CN109599031B - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109599031B
CN109599031B CN201811524785.7A CN201811524785A CN109599031B CN 109599031 B CN109599031 B CN 109599031B CN 201811524785 A CN201811524785 A CN 201811524785A CN 109599031 B CN109599031 B CN 109599031B
Authority
CN
China
Prior art keywords
layer
line layer
power line
display substrate
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811524785.7A
Other languages
English (en)
Other versions
CN109599031A (zh
Inventor
汪军
王东方
王海涛
李广耀
胡迎宾
张扬
王庆贺
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811524785.7A priority Critical patent/CN109599031B/zh
Publication of CN109599031A publication Critical patent/CN109599031A/zh
Priority to US16/556,779 priority patent/US11075227B2/en
Application granted granted Critical
Publication of CN109599031B publication Critical patent/CN109599031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明公开一种显示基板及其制作方法、显示装置，涉及显示技术领域，为解决显示基板的扇出区域容易出现DGS不良的问题。所述显示基板包括显示区域和位于所述显示区域周边的扇出区域，所述扇出区域包括：数据线层，第一电源线层和至少两层绝缘层；在垂直于所述显示基板的衬底基板的方向上，所述第一电源线层与所述数据线层至少部分交叠；所述至少两层绝缘层包括位于所述数据线层和所述第一电源线层之间的部分，以使得所述数据线层和所述第一电源线层绝缘。本发明提供的显示用于制作显示装置。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
目前，常用的显示装置中一般包括显示区域，驱动电路区域，以及位于二者之间，用于连接二者的扇出区域，其中扇出区域包括多条扇出线，示例性的，扇出区域包括数据线和电源线等。由于现有技术中在制作扇出区域，一般采用显示区域中的栅极层同层制作电源线，并采用显示区域中的源漏金属层同层制作数据线，使得在扇出区域存在较大面积的电源线和数据线交叠区，而由于栅极层和源漏金属层之间相距较近，从而使得形成在扇出区域的电源线与数据线之间的距离较近，容易导致电源线与数据线之间发生短路现象(即DGS不良)。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置，用于解决显示基板的扇出区域容易出现DGS不良的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板，包括显示区域和位于所述显示区域周边的扇出区域，所述扇出区域包括：
数据线层，
第一电源线层，在垂直于所述显示基板的衬底基板的方向上，所述第一电源线层与所述数据线层至少部分交叠；
至少两层绝缘层，所述至少两层绝缘层包括位于所述数据线层和所述第一电源线层之间的部分，以使得所述数据线层和所述第一电源线层绝缘。
可选的，所述数据线层包括多条数据线；所述显示基板还包括位于所述扇出区域远离所述显示区域的一侧的测试线路区域，所述测试线路区域包括：
由所述多条数据线延伸出的多条数据检测线，所述多条数据检测线包括至少两组数据检测线组；
由所述至少两层绝缘层对应延伸出的延伸膜层；
位于所述延伸膜层背向所述多条数据检测线的一侧的至少两条短路连接线，所述至少两条短路连接线与所述至少两组数据检测线组一一对应，所述短路连接线与对应的数据检测线组中的数据检测线连接。
可选的，所述至少两条短路连接线与所述第一电源线层同层同材料设置。
可选的，所述显示基板包括顶栅型显示基板，所述第一电源线层与所述顶栅型显示基板中的遮光金属层同层同材料设置。
可选的，所述至少两层绝缘层包括：
沿靠近所述衬底基板至远离所述衬底基板的方向依次设置的缓冲层、栅极绝缘层和层间介电层。
可选的，所述显示区域包括第二电源线层；
所述扇出区域还包括：
贯穿所述至少两层绝缘层的连接过孔，所述连接过孔在所述衬底基板上的正投影与所述第一电源线层在所述衬底基板上的正投影至少部分重叠；
与所述数据线层同层同材料设置的第三电源线，所述第三电源线与所述第二电源线层连接，且所述第三电源线通过所述连接过孔与所述第一电源线层连接。
可选的，所述第一电源线层的至少部分为镂空结构。
基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
基于上述显示基板的技术方案，本发明的第三方面提供一种显示基板的制作方法，用于制作上述显示基板，所述制作方法包括：
在所述显示基板的扇出区域依次制作第一电源线层，至少两层绝缘层和数据线层，在垂直于所述显示基板的衬底基板的方向上，所述第一电源线层与所述数据线层至少部分交叠，所述至少两层绝缘层包括位于所述数据线层和所述第一电源线层之间的部分，以使得所述数据线层和所述第一电源线层绝缘。
可选的，所述数据线层包括多条数据线，所述制作方法还包括：
在所述显示基板的测试线路区域制作至少两条短路连接线；
制作由所述至少两层绝缘层对应延伸出的延伸膜层；
在所述延伸膜层背向所述至少两条短路连接线的一侧制作由所述多条数据线延伸出的多条数据检测线，所述多条数据检测线包括至少两组数据检测线组，所述至少两条短路连接线与所述至少两组数据检测线组一一对应，所述短路连接线与对应的数据检测线组中的数据检测线连接。
可选的，所述在所述显示基板的测试线路区域制作至少两条短路连接线的步骤具体包括：
通过一次构图工艺，制作所述第一电源线层和所述至少两条短路连接线。
可选的，当所述显示基板包括顶栅型显示基板时，制作第一电源线层的步骤具体包括：
通过一次构图工艺，制作所述第一电源线层和所述顶栅型显示基板中的遮光金属层。
可选的，当所述显示基板还包括第二电源线层和第三电源线时，制作所述至少两层绝缘层的步骤具体包括：
沿靠近所述衬底基板至远离所述衬底基板的方向依次制作缓冲层、栅极绝缘层和层间介电层，并形成贯穿所述缓冲层、所述栅极绝缘层和所述层间介电层的连接过孔，所述连接过孔在所述衬底基板上的正投影，与所述第一电源线层在所述衬底基板上的正投影至少部分重叠；
所述制作方法还包括：
通过一次构图工艺，制作所述数据线层和所述第三电源线，所述第三电源线与所述第二电源线层连接，且所述第三电源线通过所述连接过孔与所述第一电源线层连接。
本发明提供的技术方案中，扇出区域包括的至少两层绝缘层中，包括位于数据线层和第一电源线层之间的部分，使得数据线层和第一电源线层之间间隔有至少两层绝缘层，从而使得数据线层和第一电源线层在垂直于衬底基板的方向上距离较远，降低了数据线层和第一电源线层之间出现DGS不良的概率，保证显示基板具有更稳定的工作性能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1a-图1c为本发明实施例提供的扇出区域的制备流程图；
图2为图1c中沿A1A2方向的截面示意图；
图3为本发明实施例提供的扇出区域和测试线路区域的俯视图。
附图标记：
1-扇出区域， 10-数据线层，
11-第一电源线层， 111-镂空结构，
12-绝缘层， 121-缓冲层，
122-栅极绝缘层， 123-层间介电层，
13-第三电源线， 14-连接过孔，
141-大孔径子过孔， 142-小孔径子过孔，
2-测试线路区域， 20-数据检测线，
201-奇数条数据检测线， 202-偶数条数据检测线，
21-第一短路连接线， 22-第二短路连接线，
3-衬底基板。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
请参阅图1a-图1c、图2，本发明实施例提供了一种显示基板，包括显示区域和位于显示区域周边的扇出区域1，所述扇出区域1包括：数据线层10、第一电源线层11和至少两层绝缘层12；在垂直于显示基板的衬底基板3的方向上，第一电源线层11与数据线层10至少部分交叠，至少两层绝缘层12包括位于数据线层10和第一电源线层11之间的部分，以使得数据线层10和第一电源线层11绝缘。
具体地，显示基板一般包括显示区域、驱动电路区域和位于二者之间的扇出区域1，该扇出区域1中包括多种信号线膜层，示例性的，包括数据线层10和第一电源线层11；各种不同类型的信号线膜层之间彼此绝缘，且各种不同类型的信号线膜层用于在显示区域和驱动电路区域之间传输对应的信号。
上述显示基板在实际应用时，驱动电路区域通过扇出区域1中包括的各种不同类型的信号线膜层，向显示区域传输对应的信号，示例性的，驱动电路区域中输出的电源信号经扇出区域1中的第一电源线层11传输至显示区域中的第二电源线层，驱动电路区域中输出的数据信号经扇出区域1中的数据线层10传输至显示区域包括的多条数据线中；显示区域在由扇出区域1传输的信号的控制下，实现显示功能。
根据上述显示基板的具体结构和工作方式可知，本发明实施例提供的显示基板中，扇出区域1包括的至少两层绝缘层12中，包括位于数据线层10和第一电源线层11之间的部分，使得数据线层10和第一电源线层11之间间隔有至少两层绝缘层，从而使得数据线层10和第一电源线层11在垂直于衬底基板3的方向上距离较远，降低了数据线层10和第一电源线层11之间出现DGS不良的概率，使得显示基板具有更稳定的工作性能。
在一些实施例中，如图3所示，上述实施例提供的数据线层10包括多条数据线，上述实施例提供的显示基板还包括位于扇出区域1远离显示区域的一侧的测试线路区域2，该测试线路区域2包括：
由多条数据线延伸出的多条数据检测线20，多条数据检测线20包括至少两组数据检测线组；
由至少两层绝缘层12对应延伸出的延伸膜层；
位于延伸膜层背向多条数据检测线20的一侧的至少两条短路连接线，至少两条短路连接线与至少两组数据检测线组一一对应，短路连接线与对应的数据检测线组中的数据检测线20连接。
具体地，显示基板在制作过程中，在完成显示区域和扇出区域1的制作后，一般需要对这两个区域的工作性能进行测试，测试主要是通过扇出区域1中包括的各种不同类型的信号线膜层向显示区域中对应的信号线传输测试信号，以检测显示区域和扇出区域1中包括的各类信号线是否存在断路或短路等不良。
为了方便对显示区域和扇出区域1进行测试，上述实施例提供的显示基板中，在扇出区域1远离显示区域的一侧设置测试线路区域2，该测试线路区域2包括由扇出区域1的多条数据线延伸出的多条数据检测线20，由扇出区域1的至少两层绝缘层12对应延伸出的延伸膜层，以及设置在延伸膜层背向多条数据检测线20的一侧的至少两条短路连接线；其中，多条数据检测线20包括至少两组数据检测线组，至少两条短路连接线与至少两组数据检测线组一一对应，且短路连接线通过设置在延伸膜层上的过孔与对应的数据检测线组中的数据检测线20连接。
示例性的，多条数据检测线20包括第一数据检测线组和第二数据检测线组，其中第一数据检测线组包括多条数据检测线20中的奇数条数据检测线201，第二数据检测线组包括多条数据检测线20中的偶数条数据检测线202；至少两条短路连接线包括第一短路连接线21和第二短路连接线22，第一短路连接线21分别与第一数据检测线组中包括的奇数条数据检测线201连接，第二短路连接线22分别与第二数据检测线组中包括的偶数条数据检测线202连接。在检测时，通过第一短路连接线21向奇数条数据检测线201中输入检测信号，通过第二短路连接线22向偶数条数据检测线202中输入检测信号，从而实现对扇出区域1和显示区域中的信号的检测。
从上述示例能够看出，在垂直于衬底基板3的方向上，偶数条数据检测线202与第一短路连接线21之间存在交叠区域(如图3中的虚线圈处)，而由于上述实施例提供的显示基板中，在数据检测线20和短路连接线之间设置了由扇出区域1的至少两层绝缘层12对应延伸出的延伸膜层，使得数据检测线20和短路连接线之间间隔了至少两层绝缘层12的厚度，从而降低了第一短路连接线21与偶数条数据检测线202之间发生短路现象的概率。可见，上述实施例提供的显示基板中，在测试线路区域2，在多条数据检测线20和短路连接线之间设置了较厚的延伸膜层，使得两者距离较远，从而更好的降低了数据检测线20和短路连接线之间发生短路的概率，提升了显示基板在测试过程中的稳定性。
值得注意，由于上述显示基板中包括的测试线路区域2仅用于对显示区域和扇出区域1进行检测，因此，在完成检测后，可将该测试线路区域2对应的部分从显示基板上去除。
进一步地，上述实施例提供的至少两条短路连接线可根据实际需要设置在任何位置，示例性的，可以将所述至少两条短路连接线与扇出区域1中的第一电源线层11同层同材料设置。
具体地，将所述至少两条短路连接线与扇出区域1中的第一电源线层11同层同材料设置，能够实现通过一次构图工艺同时制作所述至少两条短路连接线和第一电源线层11，从而避免了增加额外的专门用于制作所述至少两条短路连接线的制作工艺，很好的简化了显示基板的制作工艺流程，降低了显示基板的制作成本。
进一步地，当上述实施例提供的显示基板包括顶栅型显示基板时，第一电源线层11与顶栅型显示基板中的遮光金属层同层同材料设置。
具体地，上述第一电源线层11可根据实际需要设置在任意位置，以上述显示基板包括顶栅型显示基板为例，由于顶栅型显示基板一般包括位于显示区域中的遮光金属层，该遮光金属层相对于显示基板中的其它具有导电性能的膜层(例如：栅极层、源极层和漏极层等)最靠近衬底基板3，因此，将第一电源线层11与顶栅型显示基板中的遮光金属层同层同材料设置，不仅使得能够通过同一次构图工艺同时形成第一电源线层11和遮光金属层，避免增加专门的用于制作第一电源线层11的制作工艺，而且还使得第一电源线层11与数据线层10之间具有较远的距离，能够更好的降低DGS不良发生的概率。
进一步地，如图2所示，上述实施例中位于第一电源线层11与数据线层10之间的至少两层绝缘层12包括：沿靠近衬底基板3至远离衬底基板3的方向依次设置的缓冲层121、栅极绝缘层122和层间介电层123。
具体地，上述数据线层10一般与显示区域中的源极层和漏极层同层同材料设置，将第一电源线层11与顶栅型显示基板中的遮光金属层同层设置时，位于第一电源线层11与数据线层10之间的至少两层绝缘层12能够至少包括缓冲层121、栅极绝缘层122和层间介电层123，从而使得第一电源线层11与数据线层10之间相距较远，能够更好的避免发生DGS不良现象。
在一些实施例中，如图1c所示，上述显示区域还包括第二电源线层；上述扇出区域1还包括：
贯穿至少两层绝缘层12的连接过孔14，连接过孔14在衬底基板3上的正投影与第一电源线层11在衬底基板3上的正投影至少部分重叠；
与数据线层10同层同材料设置的第三电源线13，第三电源线13与第二电源线层连接，且第三电源线13通过连接过孔14与第一电源线层11连接。
具体地，上述位于扇出区域1的第一电源线层11可以通过多种方式为位于显示区域的第二电源线层提供电源信号，示例性的，可在二者之间设置第三电源线13，通过该第三电源线13分别与第一电源线层11和第二电源线层连接，实现将第一电源线层11输出的电源信号传输至第二电源线层。进一步地，可将第三电源线13与数据线层10同层同材料设置，这样就可以通过一次构图工艺同时制作数据线层10和第三电源线13，从而避免了增加专门的用于制作第三电源线13的工艺流程。另外，在将第三电源线13与数据线层10同层同材料设置时，可在位于数据线层10和第一电源线层11之间的至少两层绝缘层12上设置连接过孔14，从而使得第三电源线13能够通过连接过孔14与第一电源线层11实现连接。
在一些实施例中，可设置第一电源线层11的至少部分为镂空结构111。
具体地，设置第一电源线层11的至少部分为镂空结构111，能够有效减小第一电源线层11和数据线层10在垂直于衬底基板3的方向上的交叠面积，从而有效降低DGS不良发生的概率。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板中，扇出区域1包括的至少两层绝缘层12中，包括位于数据线层10和第一电源线层11之间的部分，使得数据线层10和第一电源线层11之间间隔有至少两层绝缘层12，从而使得数据线层10和第一电源线层11之间在垂直于衬底基板3的方向上距离较远，降低了数据线层10和第一电源线层11之间出现DGS不良的概率，使得显示基板具有更稳定的工作性能；因此，本发明实施例提供的显示装置在包括上述显示基板时，同样具有上述效果，此处不再赘述。
本发明实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，所述制作方法包括：
在显示基板的扇出区域1依次制作第一电源线层11，至少两层绝缘层12和数据线层10，在垂直于显示基板的衬底基板3的方向上，第一电源线层11与数据线层10至少部分交叠，至少两层绝缘层12包括位于数据线层10和第一电源线层11之间的部分，以使得数据线层10和第一电源线层11绝缘。
具体地，在制作第一电源线层11时，可将第一电源线层11的至少部分制作为镂空结构111，从而减小第一电源线层11和数据线层10在垂直于衬底基板3的方向上的交叠面积，有效降低DGS不良发生的概率；在制作完第一电源线层11后，可继续在该第一电源线层11背向衬底基板3的一侧制作至少两层绝缘层12，然后在至少两层绝缘层12背向衬底基板3的一侧制作数据线层10。
采用本发明实施例提供的制作方法制作的显示基板中，扇出区域1包括的至少两层绝缘层12中，包括位于数据线层10和第一电源线层11之间的部分，使得扇出区域1包括的数据线层10和第一电源线层11之间间隔有至少两层绝缘层12，从而使得数据线层10和第一电源线层11之间在垂直于衬底基板3的方向上距离较远，降低了数据线层10和第一电源线层11之间出现DGS不良的概率，使得显示基板具有更稳定的工作性能。
进一步地，上述实施例提供的数据线层10包括多条数据线，上述实施例提供的显示基板的制作方法还包括：
在显示基板的测试线路区域2制作至少两条短路连接线；
制作由至少两层绝缘层12对应延伸出的延伸膜层；
在延伸膜层背向至少两条短路连接线的一侧制作由多条数据线延伸出的多条数据检测线20，多条数据检测线20包括至少两组数据检测线组，至少两条短路连接线与至少两组数据检测线组一一对应，短路连接线与对应的数据检测线组中的数据检测线20连接。
具体地，先制作至少两条短路连接线，然后通过一次构图工艺，在所述至少两条短路连接线背向衬底基板3的一侧制作相连接的延伸膜层和至少两层绝缘膜层，其中所述至少两层绝缘膜层位于扇出区域1，延伸膜层位于测试线路区域2；然后在延伸膜层上形成与多条数据检测线20一一对应的多个过孔；然后通过一次构图工艺，在延伸膜层背向衬底基板3的一侧制作数据线层10和多条数据检测线20，数据线层10中的多条数据线与多条数据检测线20一一对应连接，数据线层10位于扇出区域1，多条数据检测线20位于测试线路区域2，多条数据检测线20包括至少两组数据检测线组，至少两条短路连接线与至少两组数据检测线组一一对应，短路连接线通过过孔与对应的数据检测线组中的数据检测线20连接。
上述实施例提供的制作方法中，在测试线路区域2，在多条数据检测线20和短路连接线之间设置了较厚的延伸膜层，使得两者距离较远，从而更好的降低了数据检测线20和短路连接线之间发生短路的概率，提升了显示基板在测试过程中的稳定性。
进一步地，上述在显示基板的测试线路区域2制作至少两条短路连接线的步骤可具体包括：通过一次构图工艺，制作第一电源线层11和至少两条短路连接线。
具体地，通过一次构图工艺，制作第一电源线层11和至少两条短路连接线，避免了增加额外的专门用于制作所述至少两条短路连接线的制作工艺，很好的简化了显示基板的制作工艺流程，降低了显示基板的制作成本。
进一步地，当显示基板包括顶栅型显示基板时，上述制作第一电源线层11的步骤可具体包括：通过一次构图工艺，制作第一电源线层11和顶栅型显示基板中的遮光金属层。
具体地，当上述显示基板包括顶栅型显示基板时，由于顶栅型显示基板一般包括位于显示区域中的遮光金属层，该遮光金属层相对于显示基板中的其它具有导电性能的膜层(例如：栅极层、源极层和漏极层等)最靠近衬底基板3，因此，通过一次构图工艺，制作第一电源线层11和顶栅型显示基板中的遮光金属层，不仅避免增加专门的用于制作第一电源线层11的制作工艺，而且还使得第一电源线层11与数据线层10之间具有较远的距离，能够更好的降低DGS不良发生的概率。
进一步地，当显示基板还包括第二电源线层和第三电源线13时，上述制作至少两层绝缘层12的步骤具体包括：
沿靠近衬底基板3至远离衬底基板3的方向依次制作缓冲层121、栅极绝缘层12和层间介电层123，并形成贯穿缓冲层121、栅极绝缘层12和层间介电层123的连接过孔14，连接过孔14在衬底基板3上的正投影，与第一电源线层11在衬底基板3上的正投影至少部分重叠；
上述实施例提供的显示基板的制作方法还包括：通过一次构图工艺，制作数据线层10和第三电源线13，第三电源线13与第二电源线层连接，且第三电源线13通过连接过孔14与第一电源线层11连接。
具体地，在沿靠近衬底基板3至远离衬底基板3的方向依次制作缓冲层121、栅极绝缘层122和层间介电层123后，可采用刻蚀工艺形成贯穿缓冲层121、栅极绝缘层122和层间介电层123的连接过孔14，由于缓冲层121、栅极绝缘层122和层间介电层123叠加后的厚度较厚，因此，可将连接过孔14形成为阶梯状过孔，可具体设置该阶梯状过孔包括连通的大孔径子过孔141和小孔径子过孔142，其中小孔径子过孔142贯穿缓冲层121，小孔径子过孔142在衬底基板3上的正投影与第一电源线层11在衬底基板3上的正投影至少部分重叠；大孔径子过孔141贯穿栅极绝缘层122和层间介电层123，小孔径子过孔142在衬底基板3上的正投影位于大孔径子过孔141在衬底基板3上的正投影的内部。值得注意，一个连接过孔14可包括一个大孔径子过孔141和多个小孔径子过孔142。
在制作完连接过孔14后，可通过一次构图工艺制作数据线层10和第三电源线13，第三电源线13的一端与第二电源线层连接，第三电源线13的另一端通过连接过孔14与第一电源线层11连接。
上述通过一次构图工艺同时制作数据线层10和第三电源线13，很好的避免了增加专门的用于制作第三电源线13的工艺流程，降低了制作成本。另外，由于位于第一电源线层11与数据线层10之间的至少两层绝缘层12能够至少包括缓冲层121、栅极绝缘层12和层间介电层123，从而使得第一电源线层11与数据线层10之间相距较远，能够更好的避免发生DGS不良现象。
为了更好的说明上述实施例提供的显示基板的制作方法，下面给出一具体实施例对该制作方法进行详细说明。
以制作顶栅型显示基板中的扇出区域1为例：
在提供的衬底基板3上沉积形成遮光金属薄膜，该遮光金属薄膜的材料可选为Cu、Al、Mo，或者选用MoNb合金与Cu分别制作两层金属层来作为遮光金属薄膜，其中MoNb合金制作的金属层位于衬底基板3和Cu制作的金属层之间，或者选用Mo和Al制作三层金属层来作为遮光金属薄膜，其中Al制作的金属层位于Mo制作的第一金属层和Mo制作的第二金属层之间。所形成的遮光金属薄膜的厚度可选在
Figure BDA0001904145960000121
在遮光金属薄膜上形成光刻胶，光刻胶的厚度可选在0.5μm-10μm之间，然后对该光刻胶依次进行曝光、显影和后烘工艺，曝光量可选为但不限于10MJ/mm2-500MJ/mm2，显影时间可选为但不限于10s-500s，后烘工艺的温度可选为但不限于100℃-300℃，后烘工艺的时间可选为但不限于10s-500s。更详细地说，可利用掩膜板对光刻胶进行曝光，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶保留区域对应遮光金属层和第一电源线层11所在区域，光刻胶去除区域对应除遮光金属层和第一电源线层11所在区域之外的其它区域；利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除；最后再通过后烘工艺对剩余的光刻胶进行固化。
接着根据遮光金属薄膜的材质，选择合适的刻蚀液对位于光刻胶去除区域的遮光金属薄膜进行刻蚀，将位于光刻胶去除区域的遮光金属薄膜去除，最后再将剩余的光刻胶剥离，即完成了遮光金属层和第一电源线层11的制作。
采用无机材料沉积形成缓冲层121，该缓冲层121覆盖遮光金属层和第一电源线层11。示例性的，该无机材料可选用SiOx，缓冲层121的厚度可选在
Figure BDA0001904145960000131
之间。
继续采用无机材料沉积形成栅极绝缘层122，该栅极绝缘层122覆盖缓冲层121，该无机材料可选用SiOx，栅极绝缘层122的厚度可选在
Figure BDA0001904145960000132
Figure BDA0001904145960000133
之间。
继续采用无机材料沉积形成层间介电层123，该层间介电层123的材料可选用SiOx，厚度可选在
Figure BDA0001904145960000134
之间；然后在层间介电层123上形成光刻胶，光刻胶的厚度可选在0.5μm-10μm之间，然后对该光刻胶依次进行曝光、显影和后烘工艺，曝光量可选为但不限于10MJ/mm2-500MJ/mm2，显影时间可选为但不限于10s-500s，后烘工艺的温度可选为但不限于100℃-300℃，后烘工艺的时间可选为但不限于10s-500s。更详细地说，可利用掩膜板对光刻胶进行曝光，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶去除区域对应连接过孔14中大孔径子过孔141所在的区域，光刻胶保留区域对应除对应连接过孔14中大孔径子过孔141所在的区域之外的其它区域；利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除；最后再通过后烘工艺对剩余的光刻胶进行固化。
然后可利用干法刻蚀工艺对位于光刻胶去除区域的层间介电层123和栅极绝缘层122进行刻蚀，形成贯穿层间介电层123和栅极绝缘层122的大孔径子过孔141，最后将光刻胶保留区域的光刻胶去除。
继续在层间介电层123上形成光刻胶，光刻胶的厚度可选在0.5μm-10μm之间，然后对该光刻胶依次进行曝光、显影和后烘工艺，曝光量可选为但不限于10MJ/mm2-500MJ/mm2，显影时间可选为但不限于10s-500s，后烘工艺的温度可选为但不限于100℃-300℃，后烘工艺的时间可选为但不限于10s-500s。更详细地说，可利用掩膜板对光刻胶进行曝光，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶去除区域对应连接过孔14中小孔径子过孔142所在的区域，光刻胶保留区域对应除对应连接过孔14中小孔径子过孔142所在的区域之外的其它区域；利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除；最后再通过后烘工艺对剩余的光刻胶进行固化。
然后可利用干法刻蚀工艺对位于光刻胶去除区域的缓冲层121进行刻蚀，形成贯穿缓冲层121的小孔径子过孔142，最后将光刻胶保留区域的光刻胶去除，完成连接过孔14的制作。
在形成有连接过孔14的层间介电层123上沉积形成源漏金属薄膜，该源漏金属薄膜的材料可选为Cu、Al、Mo，或者选用MoNb合金与Cu分别制作两层金属层来作为源漏金属薄膜，其中MoNb合金制作的金属层位于衬底基板3和Cu制作的金属层之间，或者选用Mo和Al制作三层金属层来作为源漏金属薄膜，其中Al制作的金属层位于Mo制作的第一金属层和Mo制作的第二金属层之间。所形成的源漏金属薄膜的厚度可选在
Figure BDA0001904145960000141
在源漏金属薄膜上形成光刻胶，光刻胶的厚度可选在0.5μm-10μm之间，然后对该光刻胶依次进行曝光、显影和后烘工艺，曝光量可选为但不限于10MJ/mm2-500MJ/mm2，显影时间可选为但不限于10s-500s，后烘工艺的温度可选为但不限于100℃-300℃，后烘工艺的时间可选为但不限于10s-500s。更详细地说，可利用掩膜板对光刻胶进行曝光，形成光刻胶保留区域和光刻胶去除区域，其中光刻胶保留区域对应位于显示区域的源电极和漏电极所在区域，以及位于扇出区域1的数据线层10和第三电源线13所在区域，光刻胶去除区域对应除源电极、漏电极、数据线层10和第三电源线13所在区域之外的其它区域；利用显影液对曝光后的光刻胶进行显影，将位于光刻胶去除区域的光刻胶去除；最后再通过后烘工艺对剩余的光刻胶进行固化。
接着根据源漏金属薄膜的材质，选择合适的刻蚀液对位于光刻胶去除区域的源漏金属薄膜进行刻蚀，将位于光刻胶去除区域的源漏金属薄膜去除，最后再将剩余的光刻胶剥离，即完成了源电极、漏电极、数据线层10和第三电源线13的制作，其中第三电源线13通过连接过孔14与第一电源线层11连接。
需要说明，位于显示基板的扇出区域1的缓冲层121、栅极绝缘层122和层间介电层123均可以与位于显示基板的显示区域的缓冲层121、栅极绝缘层122和层间介电层123在同次工艺中制作。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种显示基板，包括显示区域和位于所述显示区域周边的扇出区域，其特征在于，所述扇出区域包括：
数据线层，
第一电源线层，在垂直于所述显示基板的衬底基板的方向上，所述第一电源线层与所述数据线层至少部分交叠；
至少两层绝缘层，所述至少两层绝缘层包括位于所述数据线层和所述第一电源线层之间的部分，以使得所述数据线层和所述第一电源线层绝缘；
所述显示区域包括第二电源线层；
所述扇出区域还包括：
贯穿所述至少两层绝缘层的连接过孔，所述连接过孔在所述衬底基板上的正投影与所述第一电源线层在所述衬底基板上的正投影至少部分重叠；
与所述数据线层同层同材料设置的第三电源线，所述第三电源线与所述第二电源线层连接，且所述第三电源线通过所述连接过孔与所述第一电源线层连接。
2.根据权利要求1所述的显示基板，其特征在于，
所述数据线层包括多条数据线；
所述显示基板还包括位于所述扇出区域远离所述显示区域的一侧的测试线路区域，所述测试线路区域包括：
由所述多条数据线延伸出的多条数据检测线，所述多条数据检测线包括至少两组数据检测线组；
由所述至少两层绝缘层对应延伸出的延伸膜层；
位于所述延伸膜层背向所述多条数据检测线的一侧的至少两条短路连接线，所述至少两条短路连接线与所述至少两组数据检测线组一一对应，所述短路连接线与对应的数据检测线组中的数据检测线连接。
3.根据权利要求2所述的显示基板，其特征在于，所述至少两条短路连接线与所述第一电源线层同层同材料设置。
4.根据权利要求1～3中任一项所述的显示基板，其特征在于，所述显示基板包括顶栅型显示基板，所述第一电源线层与所述顶栅型显示基板中的遮光金属层同层同材料设置。
5.根据权利要求4所述的显示基板，其特征在于，所述至少两层绝缘层包括：
沿靠近所述衬底基板至远离所述衬底基板的方向依次设置的缓冲层、栅极绝缘层和层间介电层。
6.根据权利要求1～3中任一项所述的显示基板，其特征在于，所述第一电源线层的至少部分为镂空结构。
7.一种显示装置，其特征在于，包括如权利要求1～6中任一项所述的显示基板。
8.一种显示基板的制作方法，其特征在于，用于制作如权利要求1～6中任一项所述的显示基板，所述制作方法包括：
在所述显示基板的扇出区域依次制作第一电源线层，至少两层绝缘层和数据线层，在垂直于所述显示基板的衬底基板的方向上，所述第一电源线层与所述数据线层至少部分交叠，所述至少两层绝缘层包括位于所述数据线层和所述第一电源线层之间的部分，以使得所述数据线层和所述第一电源线层绝缘；
当所述显示基板还包括第二电源线层和第三电源线时，制作所述至少两层绝缘层的步骤具体包括：
沿靠近所述衬底基板至远离所述衬底基板的方向依次制作缓冲层、栅极绝缘层和层间介电层，并形成贯穿所述缓冲层、所述栅极绝缘层和所述层间介电层的连接过孔，所述连接过孔在所述衬底基板上的正投影，与所述第一电源线层在所述衬底基板上的正投影至少部分重叠；
所述制作方法还包括：
通过一次构图工艺，制作所述数据线层和所述第三电源线，所述第三电源线与所述第二电源线层连接，且所述第三电源线通过所述连接过孔与所述第一电源线层连接。
9.根据权利要求8所述的显示基板的制作方法，其特征在于，所述数据线层包括多条数据线，所述制作方法还包括：
在所述显示基板的测试线路区域制作至少两条短路连接线；
制作由所述至少两层绝缘层对应延伸出的延伸膜层；
在所述延伸膜层背向所述至少两条短路连接线的一侧制作由所述多条数据线延伸出的多条数据检测线，所述多条数据检测线包括至少两组数据检测线组，所述至少两条短路连接线与所述至少两组数据检测线组一一对应，所述短路连接线与对应的数据检测线组中的数据检测线连接。
10.根据权利要求9所述的显示基板的制作方法，其特征在于，所述在所述显示基板的测试线路区域制作至少两条短路连接线的步骤具体包括：
通过一次构图工艺，制作所述第一电源线层和所述至少两条短路连接线。
11.根据权利要求8～10中任一项所述的显示基板的制作方法，其特征在于，当所述显示基板包括顶栅型显示基板时，制作第一电源线层的步骤具体包括：
通过一次构图工艺，制作所述第一电源线层和所述顶栅型显示基板中的遮光金属层。
CN201811524785.7A 2018-12-13 2018-12-13 一种显示基板及其制作方法、显示装置 Active CN109599031B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811524785.7A CN109599031B (zh) 2018-12-13 2018-12-13 一种显示基板及其制作方法、显示装置
US16/556,779 US11075227B2 (en) 2018-12-13 2019-08-30 Display substrate and method of manufacturing same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811524785.7A CN109599031B (zh) 2018-12-13 2018-12-13 一种显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109599031A CN109599031A (zh) 2019-04-09
CN109599031B true CN109599031B (zh) 2021-03-26

Family

ID=65961957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811524785.7A Active CN109599031B (zh) 2018-12-13 2018-12-13 一种显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11075227B2 (zh)
CN (1) CN109599031B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607376B1 (ko) * 2018-07-03 2023-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110473883B (zh) 2019-08-21 2021-01-01 深圳市华星光电技术有限公司 阵列基板及oled显示装置
CN112018086B (zh) * 2020-07-27 2022-03-22 惠科股份有限公司 短接棒及其制作方法、阵列基板和显示装置
US20230132617A1 (en) * 2021-07-26 2023-05-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
CN113628577B (zh) * 2021-09-24 2023-12-08 京东方科技集团股份有限公司 一种显示基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636928A (zh) * 2012-04-16 2012-08-15 深圳市华星光电技术有限公司 液晶显示面板配线区线路结构及液晶显示面板测试方法
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
CN108447872A (zh) * 2018-03-14 2018-08-24 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108493226A (zh) * 2018-05-14 2018-09-04 上海天马有机发光显示技术有限公司 一种电子设备、显示面板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420479B1 (ko) * 2011-10-31 2014-07-17 엘지디스플레이 주식회사 유기발광 표시장치
KR102199359B1 (ko) * 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102458683B1 (ko) * 2015-08-13 2022-10-26 삼성디스플레이 주식회사 어레이 기판
TWI582739B (zh) * 2016-04-29 2017-05-11 群創光電股份有限公司 顯示器面板
KR102559544B1 (ko) * 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102572341B1 (ko) * 2016-07-29 2023-08-30 엘지디스플레이 주식회사 표시장치
KR102632168B1 (ko) * 2016-09-27 2024-02-01 삼성디스플레이 주식회사 표시장치
CN109411619B (zh) * 2017-08-17 2020-05-26 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636928A (zh) * 2012-04-16 2012-08-15 深圳市华星光电技术有限公司 液晶显示面板配线区线路结构及液晶显示面板测试方法
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
CN108447872A (zh) * 2018-03-14 2018-08-24 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108493226A (zh) * 2018-05-14 2018-09-04 上海天马有机发光显示技术有限公司 一种电子设备、显示面板及其制备方法

Also Published As

Publication number Publication date
CN109599031A (zh) 2019-04-09
US20200194470A1 (en) 2020-06-18
US11075227B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN109599031B (zh) 一种显示基板及其制作方法、显示装置
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US9799679B2 (en) Thin film transistor array substrate, its manufacturing method and display device
CN106933416B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN106597770B (zh) 一种阵列基板及其制作方法、显示装置
CN104915052A (zh) 触控显示装置及其制备方法、电子设备
CN103441128B (zh) 一种tft阵列基板及其制造方法
CN100490124C (zh) 制造显示设备的方法和形成图案的方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN104900589B (zh) 阵列基板及其制作方法、显示器件
CN110335874B (zh) 一种显示基板、其制备方法及其显示装置
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN104516166A (zh) 用于制造液晶显示器的方法
WO2014146358A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN103474453A (zh) 电致发光装置及其制备方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN104299975A (zh) 阵列基板及其制作方法
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN101477989B (zh) 薄膜晶体管基板及其制造方法
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant