KR102458683B1 - 어레이 기판 - Google Patents

어레이 기판 Download PDF

Info

Publication number
KR102458683B1
KR102458683B1 KR1020150114553A KR20150114553A KR102458683B1 KR 102458683 B1 KR102458683 B1 KR 102458683B1 KR 1020150114553 A KR1020150114553 A KR 1020150114553A KR 20150114553 A KR20150114553 A KR 20150114553A KR 102458683 B1 KR102458683 B1 KR 102458683B1
Authority
KR
South Korea
Prior art keywords
conductive layer
fan
lines
signal
disposed
Prior art date
Application number
KR1020150114553A
Other languages
English (en)
Other versions
KR20170020641A (ko
Inventor
이소현
김소운
박해령
오수아
이완도
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150114553A priority Critical patent/KR102458683B1/ko
Priority to US15/075,345 priority patent/US9947694B2/en
Publication of KR20170020641A publication Critical patent/KR20170020641A/ko
Application granted granted Critical
Publication of KR102458683B1 publication Critical patent/KR102458683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명의 일 측면에 따른 어레이 기판은, 표시 영역에 배치된 복수의 신호선들, 비표시 영역에 배치된 복수의 신호 패드들 및 상기 비표시 영역에 위치하고, 상기 신호선들과 상기 신호 패드들을 연결하는 복수의 팬아웃선들을 구비한 팬아웃부를 포함하고, 상기 복수의 팬아웃선들 각각은, 상기 신호 패드와 전기적으로 연결된 패턴부 및 상기 신호선과 전기적으로 연결된 직선부를 포함하고, 상기 패턴부는 제1 도전층으로 이루어지고, 상기 직선부는 상기 제1 도전층과 상기 제1 도전층 상의 제2 도전층으로 이루어질 수 있다.

Description

어레이 기판{Array substrate}
본 발명은 어레이 기판에 관한 것이다.
평판형 표시 장치는 두 장의 기판 및 그 사이에 게재되어 있는 액정, 발광 소자, 전기 영동 입자 등의 화상 표시 부재를 포함하고 있다.
두 장의 기판 중 하나인 어레이 기판은 표시 영역과 표시 영역 외곽의 주변 영역을 갖고, 표시 영역에는 게이트선과 데이터선을 포함하는 신호선들 및 화소 전극들이 행렬의 형태로 배열되어 있다. 신호선의 끝부분은 다른 층이나 외부 구동 회로와의 접속을 위하여 주변 영역으로 연장되어 있으며, 복수의 신호선들은 끝부분으로 갈수록 상호 간의 간격이 좁아지는 팬아웃부를 포함한다.
한편, 최근에는 평판형 표시 장치의 비표시 영역을 감소시키는 추세이며, 이에 따라 팬아웃부의 영역 또한 감소하여 팬아웃부 내의 배선들 사이에 저항 편차가 심화될 수 있다.
본 발명의 실시예들은 팬아웃부의 팬아웃선들 간의 저항 편차를 최소화한 어레이 기판을 제공한다.
본 발명의 일 측면에 따른 어레이 기판은, 표시 영역에 배치된 복수의 신호선들, 비표시 영역에 배치된 복수의 신호 패드들 및 상기 비표시 영역에 위치하고, 상기 신호선들과 상기 신호 패드들을 연결하는 복수의 팬아웃선들을 구비한 팬아웃부를 포함하고, 상기 복수의 팬아웃선들 각각은, 상기 신호 패드와 전기적으로 연결된 패턴부 및 상기 신호선과 전기적으로 연결된 직선부를 포함하고, 상기 패턴부는 제1 도전층으로 이루어지고, 상기 직선부는 상기 제1 도전층과 상기 제1 도전층 상의 제2 도전층으로 이루어질 수 있다.
본 실시예에 있어서, 상기 제1 도전층과 상기 제2 도전층 사이에는 절연막이 위치하고, 상기 제2 도전층은 컨택부를 통해 상기 제1 도전층과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 컨택부는 상기 제2 도전층의 일단과 상기 제1 도전층을 연결하는 제1 컨택부와, 상기 제2 도전층의 타단과 상기 제1 도전층을 연결하는 제2 컨택부를 포함하고, 상기 직선부의 상기 제1 도전층과 상기 제2 도전층은 병렬로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 컨택부는 상기 패턴부와 상기 직선부의 경계에 위치하고, 상기 제1 컨택부의 위치는 상기 팬아웃부의 중앙에서 외곽으로 갈수록 상기 신호 패드에 근접할 수 있다.
본 실시예에 있어서, 상기 패턴부의 저항은 상기 팬아웃부의 중앙에서 외곽으로 갈수록 감소할 수 있다.
본 실시예에 있어서, 상기 직선부의 길이는 상기 중앙에서 상기 외곽으로 갈수록 증가할 수 있다.
본 실시예에 있어서, 상기 팬아웃부는, 상기 복수의 팬아웃선들이 상기 신호선들 측에서 상기 신호 패드들 측으로 갈수록 상호 간의 간격이 일정한 제1 영역 및 상호 간의 간격이 좁아지는 제2 영역을 포함하고, 상기 패턴부는 상기 제1 영역 내에 위치하며, 상기 직선부는 상기 제2 영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 신호선들은, 제1 방향으로 연장된 게이트선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들을 포함하고, 상기 제1 도전층은 상기 게이트선들과 동일층에 배치되고, 상기 제2 도전층은 상기 데이터선들과 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 팬아웃선들 각각은, 절연막을 사이에 두고 상기 제1 도전층과 중첩 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 더미 전극일 수 있다.
본 실시예에 있어서, 상기 제2 도전층과 상기 제3 도전층은 동일층에 배치되고, 서로 단절된 상태일 수 있다.
본 발명의 다른 측면에 따른 어레이 기판은, 표시 영역에 배치된 복수의 신호선들, 비표시 영역에 배치된 복수의 신호 패드들 및 상기 비표시 영역에 위치하고, 상기 신호선들과 상기 신호 패드들을 연결하는 복수의 팬아웃선들을 구비한 팬아웃부를 포함하고, 상기 복수의 팬아웃선들 각각은, 상기 신호 패드와 전기적으로 연결된 패턴부, 상기 신호선과 전기적으로 연결된 직선부 및 상기 패턴부와 상기 직선부의 경계에 위치한 제1 컨택부를 포함하고, 상기 제1 컨택부의 위치는 상기 팬아웃부의 중앙에서 외곽으로 갈수록 상기 신호 패드에 근접할 수 있다.
본 실시예에 있어서, 상기 패턴부는 제1 도전층으로 이루어지고, 상기 직선부는 상기 제1 도전층과 상기 제1 도전층 상의 제2 도전층으로 이루어질 수 있다.
본 실시예에 있어서, 상기 제1 도전층과 상기 제2 도전층 사이에는 절연막이 위치하고, 상기 제1 컨택부는 상기 제2 도전층의 일단과 상기 제1 도전층을 연결하고, 상기 복수의 팬아웃선들 각각은, 상기 제2 도전층의 타단과 상기 제1 도전층을 연결하는 제2 컨택부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 팬아웃선들 각각에 포함된 상기 제2 컨택부는 동일선상에 배치될 수 있다.
본 실시예에 있어서, 상기 패턴부의 저항은 상기 팬아웃부의 중앙에서 외곽으로 갈수록 감소할 수 있다.
본 실시예에 있어서, 상기 직선부의 길이는 상기 중앙에서 상기 외곽으로 갈수록 증가할 수 있다.
본 실시예에 있어서, 상기 복수의 팬아웃선들은 상기 신호선들 측에서 상기 신호 패드들 측으로 갈수록 상호 간의 간격이 좁아지는 제1 영역 및 상호 간의 간격이 일정한 제2 영역을 포함하고, 상기 직선부는 상기 제1 영역 내에 위치하며, 상기 패턴부는 상기 제2 영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 신호선들은, 제1 방향으로 연장된 게이트선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들을 포함하고, 상기 제1 도전층은 상기 게이트선들과 동일층에 배치되고, 상기 제2 도전층은 상기 데이터선들과 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 팬아웃선들 각각은, 절연막을 사이에 두고 상기 제1 도전층과 중첩 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 더미 전극일 수 있다.
본 실시예에 있어서, 상기 제2 도전층과 상기 제3 도전층은 동일층에 배치되고, 서로 단절된 상태일 수 있다.
본 발명의 실시예들에 의하면, 팬아웃부의 면적이 감소하더라도 팬아웃부의 팬아웃선들 간의 저항 편차를 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 개략적으로 도시한 평면도이다.
도 2는 도 1의 화소를 개략적으로 도시한 단면도이다.
도 3은 도 1의 어레이 기판의 팬아웃부를 개략적으로 도시한 평면도이다.
도 4는 도 3의 영역 C를 확대하여 개략적으로 도시한 평면도이다.
도 5는 도 4의 I-I'의 단면을 개략적으로 도시한 단면도이다.
도 6은 도 3의 팬아웃부의 팬아웃선들의 저항 편차를 개략적으로 도시한 도이다.
도 7은 도 4의 Ⅱ-Ⅱ'의 단면을 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 개략적으로 도시한 평면도이고, 도 2는 도 1의 화소를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따는 어레이 기판(10, 이하 '기판'이라 함)은 화상을 표시하는 표시영역(DA)과 표시영역(DA) 주변의 주변영역(PA)을 포함할 수 있다. 기판(10) 상에는 버퍼층(11)이 형성될 수 있다.
표시영역(DA)에는 제1 방향으로 연장된 복수의 게이트선들(GL1 내지 GLn), 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터선들(DL1 내지 DLm), 및 이들과 전기적으로 연결된 복수의 화소들(P)이 형성된다.
도 2를 함께 참조하면, 화소(P)는 박막 트랜지스터(TFT) 및 화소 전극(50)을 포함할 수 있다. 박막 트랜지스터(TFT)는 기판(10) 상에 형성된 게이트 전극(20), 게이트 전극(20) 상부의 액티브층(35) 및 액티브층(35) 상부의 소스 및 드레인 전극(40a 및 40b)을 포함할 수 있다. 액티브층(35)과 소스 및 드레인 전극(40a 및 40b) 사이에 오믹 콘택층이 더 구비될 수 있다.
게이트 전극(20)과 액티브층(35) 사이에 제1 절연막(13)이 구비되고, 소스 및 드레인 전극(40a 및 40b)과 화소 전극(50) 사이에 제2 절연막(15)이 구비될 수 있다. 게이트 전극(20)은 게이트선들(GL1 내지 GLn) 중 대응하는 게이트선과 연결될 수 있다. 소스 전극(40a)은 데이터선들(DL1 내지 DLm) 중 대응하는 데이터선과 연결될 수 있다. 드레인 전극(40b)은 화소 전극(50)과 연결될 수 있다.
주변영역(PA)에는 복수의 데이터 팬아웃부들(DF) 및 복수의 게이트 팬아웃부들(GF)이 구비된다.
데이터 팬아웃부들(DF) 각각은 복수의 데이터 팬아웃선(DFL)들로 구성된다. 데이터 팬아웃선(DFL)들 각각의 일단은 대응하는 데이터 패드(DP)와 전기적으로 연결되고, 타단은 대응하는 데이터선(DL)과 전기적으로 연결된다.
데이터 패드(DP)는 구동 집적 회로와 같은 외부 장치가 전기적으로 연결될 수 있다. 예를 들어, 데이터 구동부를 포함하는 구동 집적 회로가 COG(chip on glass) 방식으로 데이터 패드(DP)들과 본딩되어 기판(10)의 주변영역(PA)에 실장될 수 있다. 각 데이터 팬아웃부(DF)의 데이터 팬아웃선(DFL)들은 데이터선(DL) 측에서 데이터 패드(DP) 측으로 갈수록 상호 간의 간격이 좁아진다.
게이트 팬아웃부들(GF) 각각은 복수의 게이트 팬아웃선들(GFL)로 구성된다. 게이트 팬아웃선들(GFL) 각각의 일 단은 대응하는 게이트 패드(GP)와 전기적으로 연결되고, 타 단은 대응하는 게이트선(GL)과 전기적으로 연결된다. 게이트 패드(GP)는 구동 집적 회로와 같은 외부 장치가 전기적으로 연결될 수 있다. 예를 들어, 게이트 구동부를 포함하는 구동 집적 회로가 COG(chip on glass) 방식으로 게이트 패드(GP)들과 본딩되어 기판(10)의 주변영역(PA)에 실장될 수 있다. 각 게이트 팬아웃부(GF)의 게이트 팬아웃선들(GFL)은 게이트선(GL) 측에서 게이트 패드(GP) 측으로 갈수록 상호 간의 간격이 좁아진다.
데이터 팬아웃선(DFL)들과 게이트 팬아웃선들(GFL)은 게이트선들(GL1 내지 GLn)과 동일층에 동일 물질로 형성된 제1 도전층으로 이루어질 수 있으며, 데이터 팬아웃선(DFL)들과 게이트 팬아웃선들(GFL)의 일부 영역은 제2 도전층이 제1 도전층과 중첩 배치될 수 있다. 제2 도전층은 데이터선들(DL1 내지 DLm)과 동일층에 동일 물질로 이루어질 수 있다.
한편, 게이트 팬아웃부(GF) 및 데이터 팬아웃부(DF)는 유사한 구조로 형성되므로, 이하에서는 데이터 팬아웃부(DF)를 예로 들어 본 발명의 실시예를 더욱 상세하게 설명하도록 한다.
도 3은 도 1의 어레이 기판의 데이터 팬아웃부를 개략적으로 도시한 평면도, 도 4는 도 3의 영역 C를 확대하여 개략적으로 도시한 평면도, 도 5는 도 4의 I-I'의 단면을 개략적으로 도시한 단면도, 그리고 도 6은 도 3의 팬아웃부의 팬아웃선들의 저항 편차를 개략적으로 도시한 도이다.
먼저, 도 3 내지 도 5를 참조하면, 데이터 팬아웃부(DF)에는 복수의 데이터 팬아웃선(DFL)들이 배치된다. 각 데이터 팬아웃선(DFL)은 일단이 데이터 패드(DP)에 연결되고, 타단이 데이터선(DL)과 연결된다. 각 데이터 팬아웃선(DFL)은 연결된 대응하는 데이터선(DL)으로 데이터 신호를 공급한다.
데이터 팬아웃선(DFL)들은 데이터 팬아웃 영역에서 서로 이격되어 배치된다. 데이터 팬아웃 영역은 패드부(SA1), 컨택부(SA5), 제1 영역(SA2) 및 제2 영역(SA3 및 SA4)으로 구성될 수 있다.
패드부(SA1)에는 복수의 데이터 패드(DP)들이 배치되고, 데이터 구동부를 포함하는 구동 집적 회로가 실장되며, 컨택부(SA5)는 표시영역(DA)과 인접한다.
제1 영역(SA2) 및 제2 영역(SA3 및 SA4)은 패드부(SA1)와 컨택부(SA5) 사이에 위치한다. 제2 영역(SA3 및 SA4)은 삼각 형상으로 이루어지고, 서로 인접한다. 제1 영역(SA2)은 패드부(SA1)와 제2 영역(SA3 및 SA4)에 의해 정의되고, 역삼각 형상을 갖는다.
패드부(SA1)에서 데이터 팬아웃선(DFL)들은 데이터 패드(DP)들과 연결되고, 상호 간의 간격이 대략 일정하게 배치되고, 직선 형상을 갖는다.
데이터 팬아웃선(DFL)들은 패드부(SA1)로부터 제1 영역(SA2)으로 연장된다. 제1 영역(SA2)에서 데이터 팬아웃선(DFL)들은 상호 간의 간격이 대략 일정하게 배치된다. 한편, 데이터 패드(DP)들의 간격은 표시영역(DA)의 데이터선들(DL)의 간격보다 작으며, 이에 의해 데이터 패드(DP)들과 데이터선(DL)들을 연결하는 데이터 팬아웃선(DFL)들의 길이가 서로 일정하지 않아, 데이터 팬아웃선(DFL)들 간의 저항 편차가 발생할 수 있다.
따라서, 데이터 팬아웃선(DFL)들의 길이 편차를 최소화하기 위해 데이터 팬아웃선(DFL)들은 제1 영역(SA2)에서 패턴을 가지는 패턴부(DFL1)를 포함할 수 있다. 예를 들어, 상기 패턴은 지그재그 패턴일 수 있다. 또한, 제1 영역(SA2)의 가장자리에서 중앙으로 갈수록 지그재그 패턴의 횟수를 증가시켜, 팬아웃부의 중앙에서 외곽으로 갈수록 패턴부(DFL1)의 저항을 감소시킴으로써 데이터 팬아웃선(DFL)들 간의 저항 편차를 보완할 수 있다. 패턴부(DFL1)는 게이트 선들과 동일층에 동일 물질로 형성된 제1 도전층(20a)으로 이루어질 수 있다.
데이터 팬아웃선(DFL)들은 제1 영역(SA2)으로부터 제2 영역(SA3, SA4)으로 연장된다. 데이터 팬아웃선(DFL)들은 제2 영역(SA3, SA4)에서 사선 방향으로 연장되며 상호 이격 배치된 직선 형상의 직선부(DFL2)를 갖는다. 제2 영역(SA3, SA4)에서 직선부(DFL2)들의 간격은 데이터선(DL) 측으로 갈수록 넓어지며, 팬아웃부의 중앙에서 외곽으로 갈수록 직선부(DFL2)들의 길이는 증가할 수 있다.
직선부(DFL2)는 절연막을 사이에 두고 제1 도전층(20a)과 중첩된 제2 도전층(40)을 더 포함할 수 있다. 제2 도전층(40)은 데이터선(DP)들과 동일층에 동일 물질로 이루어질 수 있으며, 제1 도전층(20a)과 병렬로 연결될 수 있다. 이에 의해, 직선부(DFL2)의 저항이 감소할 수 있다.
제2 도전층(40)은 제1 도전층(20a)과 컨택부에 의해 전기적으로 연결될 수 있다. 구체적으로, 컨택부는 제2 도전층(40)의 일단과 제1 도전층(20a)을 연결하는 제1 컨택부(CNT1)와, 제2 도전층(40)의 타단과 제1 도전층(20a)을 연결하는 제2 컨택부(CNT2)를 포함할 수 있다.
제1 컨택부(CNT1)는 패턴부(DFL1)와 직선부(DFL2)의 경계에 위치할 수 있다. 따라서, 제1 컨택부(CNT1)의 위치는 데이터 팬아웃부의 중앙에서 외곽으로 데이터 패드(DP)에 근접할 수 있으며, 이에 의해, 컨택부(SA5)의 중앙에서 가장자리로 갈수록 제1 도전층(20a)과 병렬로 연결된 제2 도전층(40)의 길이가 증가할 수 있다. 이에 의해 컨택부(SA5)의 중앙에서 가장자리로 갈수록, 제1 도전층(20a)과 제2 도전층(40)이 병렬로 연결된 직선부(DFL2)의 감소되는 저항 값이 커지므로, 데이터 팬아웃선(DFL)들 간의 저항 편차가 더욱 감소할 수 있다.
데이터 팬아웃선(DFL)들은 제2 영역(SA3, SA4)으로부터 컨택부(SA5)로 연장되고, 컨택부(SA5)에서 데이터 팬아웃선(DFL)들은 데이터선들(DL)과 연결된다. 데이터 팬아웃선(DFL)의 타단은 더 넓은 폭을 가지는 확장부(101a)가 형성될 수 있고, 확장부(101a)는 브릿지 전극(BEa)에 의해 데이터선(DL)의 확장부(301a)과 전기적으로 연결될 수 있다.
도 6은 데이터 팬아웃부의 위치에 따른 데이터 팬아웃선(DEL)들의 저항을 개략적으로 도시한도로써, 도 6의 (Ⅰ)은 패턴부(DFL1)와 직선부(DFL2)가 모두 제1 도전층(20a)으로만 형성된 경우이고, (Ⅱ)는 패턴부(DFL1)와 직선부(DFL2)가 모두 제1 도전층(20a)과 제2 도전층(40)의 적층 구조로 이루어진 경우이며, (Ⅲ)은 본 발명과 같이 패턴부(DFL1)는 제1 도전층(20a)으로 이루어지고, 직선부(DFL2)는 제1 도전층(20a)과 제2 도전층(40)의 적층 구조로 이루어진 경우이다.
도 6에서 알 수 있는 바와 같이, (Ⅱ)의 경우는 (Ⅰ)에 비해 전체적으로 데이터 팬아웃선(DEL)들의 저항(R)이 감소하였으나, (Ⅰ)과 마찬가지로 데이터 팬아웃부의 중앙부와 외곽부(A 및 B)에서의 데이터 팬아웃선(DEL)들의 저항(R) 값이 차이가 크게 나타나는 것을 알 수 있다. 이에 반해, (Ⅲ)의 경우는, 제1 컨택부(CNT1)가 패턴부(DFL1)와 직선부(DFL2) 사이에 배치되고, 이에 따라 데이터 팬아웃부의 외곽부(A 및 B)로 갈수록 제1 도전층(20a)과 제2 도전층(40)의 적층 구조로 이루어진 직선부(DFL2)의 길이가 길어진 결과, 데이터 팬아웃부의 중앙부에서의 데이터 팬아웃선(DEL)의 저항(R)값 즉, 최소 저항(R)값은 (Ⅰ)의 경우와 유사하고, 데이터 팬아웃부의 외곽부(A 및 B)에서의 데이터 팬아웃선(DEL)의 저항(R)값 즉, 최대 저항(R)값은 (Ⅱ)와 유사한 값을 가지게 되어, 표시 장치의 비표시 영역의 감소에 따라 팬아웃부의 면적이 감소하더라도 전체적으로 데이터 팬아웃선(DEL)들 저항(R) 편차가 감소하는 것을 알 수 있다.
도 7은 도 4의 Ⅱ-Ⅱ'의 단면을 개략적으로 도시한 단면도이다.
도 7은 설명의 편의상 도 4의 Ⅱ-Ⅱ'의 단면을 취하고 있으나, 도 1의 어레이 기판(10)의 변형예에 해당하며, 이하에서는 도 3, 도 4 및 도 7을 함께 참조하여 도 7의 데이터 팬아웃부(DF)를 설명하기로 한다.
도 3, 도 4 및 도 7을 함께 참조하면, 버퍼층(11) 상의 각 데이터 팬아웃선(DFL)은 데이터 패드(DP)와 연결된 패턴부(DFL1), 데이터선(DL)과 연결된 직선부(DFL2) 및 패턴부(DFL1)와 직선부(DFL2)의 경계에 위치하는 제1 컨택부(CNT1)을 포함할 수 있다.
패턴부(DFL1)는 제1 도전층(20a)으로 이루어지며, 직선부(DFL2)는 제1 절연막(13)을 사이에 두고 제1 도전층(20a)과 제2 도전층(40)이 병렬로 연결되어 이루어질 수 있다.
제1 컨택부(CNT1)는 패턴부(DFL1)와 직선부(DFL2)의 경계에 위치할 수 있다. 즉, 데이터 팬아웃부(DF)의 중앙에서 외곽으로 갈수록 제1 컨택부(CNT1)의 위치는 데이터 패드(DP)에 근접할 수 있다. 이에 의해, 데이터 팬아웃선(DEL)들 저항 편차가 감소할 수 있다.
한편, 각 데이터 팬아웃선(DFL)은 제1 절연막(13)을 사이에 두고 제1 도전층(20a)과 중첩 배치된 제3 도전층(40')을 더 포함할 수 있다. 제3 도전층(40')은 플로팅 상태로 데이터 팬아웃선(DFL)들과 절연 배치된다.
제3 도전층(40')은 제2 도전층(40)과 동일한 층에 동일한 재질로 형성될 수 있다. 다만, 제3 도전층(40')은 절단영역(CA)에 의해 제2 도전층(40)과 단절된 상태로써, 제3 도전층(40')은 더미 전극일 수 있다.
이와 같이, 각 데이터 팬아웃선(DFL)이 제3 도전층(40')을 포함하면, 데이터 팬아웃선(DFL)의 높이가 전체적으로 균일해질 수 있다. 따라서, 표시 장치를 제조하기 위해 본 발명에 따른 어레이 기판과 다른 하나의 기판을 접합하기 위한 씰(Seal)이 데이터 팬아웃선(DFL) 상에 형성될 때, 씰 갭의 균일성이 향상될 수 있다.
또한, 제3 도전층(40')은 제1 도전층(20a)과 중첩한 위치에 형성되므로, 제1 도전층(20a)에 단선 등의 불량의 발생시, 단선된 제1 도전층(20a)을 제3 도전층(40')으로 리페어할 수 있으므로, 어레이 기판(10)의 제조 효율이 향상될 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시 영역에 배치된 복수의 신호선들;
    비표시 영역에 배치된 복수의 신호 패드들; 및
    상기 비표시 영역에 위치하고, 상기 신호선들과 상기 신호 패드들을 연결하는 복수의 팬아웃선들을 구비한 팬아웃부;를 포함하고,
    상기 복수의 팬아웃선들 각각은, 상기 신호 패드와 전기적으로 연결된 패턴부 및 상기 신호선과 전기적으로 연결된 직선부를 포함하고,
    상기 패턴부는 제1 도전층으로 이루어지고, 상기 직선부는 상기 제1 도전층과 상기 제1 도전층 상의 제2 도전층으로 이루어지며,
    상기 패턴부와 상기 직선부의 경계에는 상기 제1 도전층과 상기 제2 도전층을 전기적으로 연결하는 제1 컨택부가 위치하며,
    상기 제1 컨택부의 위치는 상기 팬아웃부의 중앙에서 외곽으로 갈수록 상기 신호 패드에 근접하는 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 도전층과 상기 제2 도전층 사이에는 절연막이 위치하는 어레이 기판.
  3. 제2항에 있어서,
    상기 컨택부는 상기 제2 도전층의 일단과 상기 제1 도전층을 연결하는 상기 제1 컨택부와, 상기 제2 도전층의 타단과 상기 제1 도전층을 연결하는 제2 컨택부를 포함하고, 상기 직선부의 상기 제1 도전층과 상기 제2 도전층은 병렬로 연결된 어레이 기판.
  4. 삭제
  5. 제1항에 있어서,
    상기 패턴부의 저항은 상기 팬아웃부의 중앙에서 외곽으로 갈수록 감소하는 어레이 기판.
  6. 제1항에 있어서,
    상기 직선부의 길이는 상기 팬아웃부의 중앙에서 상기 팬아웃부의 외곽으로 갈수록 증가하는 어레이 기판.
  7. 제1항에 있어서,
    상기 팬아웃부는, 상기 복수의 팬아웃선들이 상기 신호선들 측에서 상기 신호 패드들 측으로 갈수록 상호 간의 간격이 일정한 제1 영역 및 상호 간의 간격이 좁아지는 제2 영역을 포함하고,
    상기 패턴부는 상기 제1 영역 내에 위치하며, 상기 직선부는 상기 제2 영역 내에 위치하는 어레이 기판.
  8. 제1항에 있어서,
    상기 신호선들은, 제1 방향으로 연장된 게이트선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들을 포함하고,
    상기 제1 도전층은 상기 게이트선들과 동일층에 배치되고, 상기 제2 도전층은 상기 데이터선들과 동일층에 배치된 어레이 기판.
  9. 제1항에 있어서,
    상기 복수의 팬아웃선들 각각은, 절연막을 사이에 두고 상기 제1 도전층과 중첩 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 더미 전극인 어레이 기판.
  10. 제9항에 있어서,
    상기 제2 도전층과 상기 제3 도전층은 동일층에 배치되고, 서로 단절된 상태인 어레이 기판.
  11. 표시 영역에 배치된 복수의 신호선들;
    비표시 영역에 배치된 복수의 신호 패드들; 및
    상기 비표시 영역에 위치하고, 상기 신호선들과 상기 신호 패드들을 연결하는 복수의 팬아웃선들을 구비한 팬아웃부;를 포함하고,
    상기 복수의 팬아웃선들 각각은, 상기 신호 패드와 전기적으로 연결된 패턴부, 상기 신호선과 전기적으로 연결된 직선부 및 상기 패턴부와 상기 직선부의 경계에 위치한 제1 컨택부를 포함하고,
    상기 제1 컨택부의 위치는 상기 팬아웃부의 중앙에서 외곽으로 갈수록 상기 신호 패드에 근접하며,
    상기 제1 컨택부의 각 위치는 서로 다른 어레이 기판.
  12. 제11항에 있어서,
    상기 패턴부는 제1 도전층으로 이루어지고,
    상기 직선부는 상기 제1 도전층과 상기 제1 도전층 상의 제2 도전층으로 이루어진 어레이 기판.
  13. 제12항에 있어서,
    상기 제1 도전층과 상기 제2 도전층 사이에는 절연막이 위치하고,
    상기 제1 컨택부는 상기 제2 도전층의 일단과 상기 제1 도전층을 연결하고,
    상기 복수의 팬아웃선들 각각은, 상기 제2 도전층의 타단과 상기 제1 도전층을 연결하는 제2 컨택부를 더 포함하는 어레이 기판.
  14. 제13항에 있어서,
    상기 복수의 팬아웃선들 각각에 포함된 상기 제2 컨택부는 동일선상에 배치된 어레이 기판.
  15. 제12항에 있어서,
    상기 패턴부의 저항은 상기 팬아웃부의 중앙에서 외곽으로 갈수록 감소하는 어레이 기판.
  16. 제12항에 있어서,
    상기 직선부의 길이는 상기 중앙에서 상기 외곽으로 갈수록 증가하는 어레이 기판.
  17. 제12항에 있어서,
    상기 복수의 팬아웃선들은 상기 신호선들 측에서 상기 신호 패드들 측으로 갈수록 상호 간의 간격이 좁아지는 제1 영역 및 상호 간의 간격이 일정한 제2 영역을 포함하고,
    상기 직선부는 상기 제1 영역 내에 위치하며, 상기 패턴부는 상기 제2 영역 내에 위치하는 어레이 기판.
  18. 제12항에 있어서,
    상기 신호선들은, 제1 방향으로 연장된 게이트선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들을 포함하고,
    상기 제1 도전층은 상기 게이트선들과 동일층에 배치되고, 상기 제2 도전층은 상기 데이터선들과 동일층에 배치된 어레이 기판.
  19. 제12항에 있어서,
    상기 복수의 팬아웃선들 각각은, 절연막을 사이에 두고 상기 제1 도전층과 중첩 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 더미 전극인 어레이 기판.
  20. 제19항에 있어서,
    상기 제2 도전층과 상기 제3 도전층은 동일층에 배치되고, 서로 단절된 상태인 어레이 기판.
KR1020150114553A 2015-08-13 2015-08-13 어레이 기판 KR102458683B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150114553A KR102458683B1 (ko) 2015-08-13 2015-08-13 어레이 기판
US15/075,345 US9947694B2 (en) 2015-08-13 2016-03-21 Structure of signal lines in the fan-out region of an array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114553A KR102458683B1 (ko) 2015-08-13 2015-08-13 어레이 기판

Publications (2)

Publication Number Publication Date
KR20170020641A KR20170020641A (ko) 2017-02-23
KR102458683B1 true KR102458683B1 (ko) 2022-10-26

Family

ID=57996090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114553A KR102458683B1 (ko) 2015-08-13 2015-08-13 어레이 기판

Country Status (2)

Country Link
US (1) US9947694B2 (ko)
KR (1) KR102458683B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109061961B (zh) * 2018-09-13 2021-02-19 重庆惠科金渝光电科技有限公司 扇出走线结构、显示面板和显示装置
US20200103991A1 (en) * 2018-09-29 2020-04-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, display module and electronic device
CN109270755B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
CN109445135A (zh) * 2018-12-12 2019-03-08 惠科股份有限公司 一种显示面板的修复方法和显示面板
CN109599031B (zh) * 2018-12-13 2021-03-26 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
KR20200109415A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 디스플레이 장치
CN110061012B (zh) * 2019-04-09 2022-01-28 Tcl华星光电技术有限公司 一种阵列基板及其制作方法、以及显示面板
CN113971909B (zh) * 2019-11-06 2023-10-20 上海中航光电子有限公司 显示面板及显示装置
KR20210109699A (ko) * 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN114822259B (zh) * 2022-05-09 2023-05-30 武汉华星光电技术有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086048A1 (en) * 2001-11-02 2003-05-08 Nec Corporation Liquid crystal display
US20070052895A1 (en) * 2005-09-05 2007-03-08 Wan-Jung Chen Fan-out wire structure
US20150108480A1 (en) * 2013-06-03 2015-04-23 Boe Technology Group Co., Ltd. Array substrate and repairing method thereof and display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
JP2776357B2 (ja) 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置
KR20070002278A (ko) * 2005-06-30 2007-01-05 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR20080044503A (ko) 2006-11-16 2008-05-21 삼성전자주식회사 표시장치
KR20080076519A (ko) 2007-02-16 2008-08-20 삼성전자주식회사 표시 기판
KR101353493B1 (ko) 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
CN103324035B (zh) * 2013-06-20 2015-07-01 深圳市华星光电技术有限公司 掩膜板和阵列基板的制作方法
US9204532B2 (en) 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086048A1 (en) * 2001-11-02 2003-05-08 Nec Corporation Liquid crystal display
US20070052895A1 (en) * 2005-09-05 2007-03-08 Wan-Jung Chen Fan-out wire structure
US20150108480A1 (en) * 2013-06-03 2015-04-23 Boe Technology Group Co., Ltd. Array substrate and repairing method thereof and display device

Also Published As

Publication number Publication date
US9947694B2 (en) 2018-04-17
KR20170020641A (ko) 2017-02-23
US20170047356A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
KR102458683B1 (ko) 어레이 기판
KR102585079B1 (ko) 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102481377B1 (ko) 어레이 기판
CN108305889B (zh) 触摸式有机发光显示装置
US8477252B2 (en) Display apparatus with gate leading lines of differing lengths
KR102081152B1 (ko) Cof 패키지 및 이를 포함하는 표시 장치
US10725354B2 (en) Wiring substrate and display device
US8804365B2 (en) Driver element and display device
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
US10811439B2 (en) Display device
JP3708467B2 (ja) 表示装置
CN100501539C (zh) 平面显示器及其制造方法
CN111580312A (zh) 显示装置及其制造方法
JP2018017988A (ja) 表示装置
JP2008064961A (ja) 配線構造、及び表示装置
KR20200097832A (ko) 표시장치
KR101621559B1 (ko) 액정표시장치
US20190025629A1 (en) Display device and smart mobile device
KR20120050147A (ko) 박막 트랜지스터 표시판
US7692753B2 (en) Flat panel display device
CN113284927A (zh) 具有柔性电路板的显示设备
KR20080044503A (ko) 표시장치
JP6291215B2 (ja) 表示装置
WO2020241527A1 (ja) 表示装置
CN111323942B (zh) 电子装置以及电子装置的框胶涂布方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant