KR20200109415A

KR20200109415A - 디스플레이 장치

Info

Publication number: KR20200109415A
Application number: KR1020190028156A
Authority: KR
Inventors: 박종원; 김현웅; 이승규; 정선이
Original assignee: 삼성디스플레이 주식회사
Priority date: 2019-03-12
Filing date: 2019-03-12
Publication date: 2020-09-23
Also published as: CN111697030A; US20200295117A1; TW202043871A

Abstract

본 발명의 일 실시예는, 디스플레이영역과 상기 디스플레이영역 주변의 주변영역을 포함하는 기판; 상기 디스플레이영역에서 제1 방향으로 연장된 복수의 스캔선들; 상기 디스플레이영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들; 및 상기 주변영역에 위치하고, 상기 복수의 데이터선들과 전기적으로 연결된 팬아웃선들을 각각 포함하는 복수의 팬아웃부들;을 포함하고, 상기 복수의 팬아웃부들 각각에서, 상기 팬아웃선들은 서로 교번적으로 배치되고 서로 다른 층에 위치한 제1 팬아웃선들과 제2 팬아웃선들을 포함하고, 상기 복수의 팬아웃부들 중 서로 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은, 상기 제1 팬아웃선들 또는 상기 제2 팬아웃선들인 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}

본 발명은 디스플레이 장치에 관한 것이다.

각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치들이 소개되고 있으며, 이들 디스플레이 장치의 해상도 또한 높아지고 있다.

한편, 디스플레이 장치의 해상도가 높아지면, 디스플레이 영역으로 전기적 신호를 전달하는 배선들의 개수가 증가할 수 밖에 없고, 그 결과 인접한 배선들 사이의 간격이 감소함으로써 발생하는 커플링 현상에 의해 디스플레이 장치의 영상 품질이 저하될 수 있다.

본 발명의 실시예들은, 디스플레이 영역으로 전기적 신호를 전달하는 배선들 사이에서 커플링 현상이 발생하는 것을 방지 또는 감소시키고, 영상 품질이 우수한 디스플레이 장치를 제공한다.

본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이영역과 상기 디스플레이영역 주변의 주변영역을 포함하는 기판; 상기 디스플레이영역에서 제1 방향으로 연장된 복수의 스캔선들; 상기 디스플레이영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들; 및 상기 주변영역에 위치하고, 상기 복수의 데이터선들과 전기적으로 연결된 팬아웃선들을 각각 포함하는 복수의 팬아웃부들;을 포함하고, 상기 복수의 팬아웃부들 각각에서, 상기 팬아웃선들은 서로 교번적으로 배치되고 서로 다른 층에 위치한 제1 팬아웃선들과 제2 팬아웃선들을 포함하고, 상기 복수의 팬아웃부들 중 서로 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은, 상기 제1 팬아웃선들 또는 상기 제2 팬아웃선들일 수 있다.

본 실시예에 있어서, 상기 두 개의 팬아웃부들에 포함된 상기 제1 팬아웃선들과 상기 제2 팬아웃선들은, 상기 최외측 팬아웃선들을 기준으로 서로 대칭적으로 배치될 수 있다.

본 실시예에 있어서, 상기 복수의 팬아웃부들 각각은, 상기 디스플레이영역과 인접한 컨택부, 상기 컨택부와 반대측에 위치한 패드부 및 상기 컨택부와 상기 패드부 사이에 위치한 확장부를 포함하고, 상기 확장부는 제1 영역과 상기 제1 영역의 양측에 배치된 제2 영역과 제3 영역을 포함하며, 상기 제1 영역에서 상기 복수의 팬아웃부들은 절곡 패턴을 포함할 수 있다.

본 실시예에 있어서, 상기 제2 영역과 상기 제3 영역의 형상이 서로 상이할 수 있다.

본 실시예에 있어서, 상기 디스플레이영역에는, 상기 복수의 스캔선들 및 상기 복수의 데이터선들과 전기적으로 연결된 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은 박막 트랜지스터를 포함하는 화소회로, 및 상기 박막 트랜지스터와 전기적으로 연결된 발광소자를 포함할 수 있다.

본 실시예에 있어서, 상기 박막 트랜지스터는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 상기 활성층과 상기 게이트 전극 사이에는 제1 게이트 절연층이 위치하고, 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에는 제2 게이트 절연층이 위치하며, 상기 제1 게이트 절연층과 상기 제2 게이트 절연층 각각은 상기 주변영역까지 연장되고, 무기물을 포함할 수 있다.

본 실시예에 있어서, 상기 게이트 전극과 상기 제1 팬아웃선들은 동일한 층에 위치하고 동일한 재질을 포함할 수 있다.

본 실시예에 있어서, 상기 제2 팬아웃선들은 상기 제2 게이트 절연층 상에 위치할 수 있다.

본 실시예에 있어서, 상기 제2 팬아웃선들 상의 층간 절연층을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극은, 상기 디스플레이 영역에서, 상기 층간 절연층 상에 위치할 수 있다.

본 실시예에 있어서, 상기 발광소자는 유기발광소자일 수 있다.

본 발명의 다른 측면에 따른 디스플레이 장치는, 디스플레이영역과 상기 디스플레이영역 주변의 주변영역을 포함하는 기판; 상기 디스플레이영역에 위치하는 복수의 화소들; 및 상기 주변영역에 위치하고, 팬아웃선들을 각각 포함하는 복수의 팬아웃부들;을 포함하고, 상기 복수의 팬아웃부들 각각에서, 상기 팬아웃선들은 서로 교번적으로 배치되고 서로 다른 층에 위치한 제1 팬아웃선들과 제2 팬아웃선들을 포함하며, 상기 복수의 화소들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터를 포함하고, 상기 활성층과 상기 게이트 전극 사이의 제1 게이트 절연층과, 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이의 제2 게이트 절연층은 상기 주변영역까지 연장되며, 상기 제1 팬아웃선들은 상기 제1 게이트 절연층 상에 위치하고, 상기 제2 팬아웃선들은 상기 제2 게이트 절연층 상에 위치할 수 있다.

본 실시예에 있어서, 상기 복수의 팬아웃부들 중 서로 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은 서로 동일한 층에 위치할 수 있다.

본 실시예에 있어서, 상기 제1 팬아웃선들과 상기 게이트 전극은 동일한 층에 위치하고 동일한 재질을 포함할 수 있다.

본 실시예에 있어서, 상기 디스플레이영역에서 제1 방향으로 연장된 복수의 스캔선들과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터선들을 더 포함하고, 상기 복수의 팬아웃선들은 상기 복수의 데이터선들과 전기적으로 연결될 수 있다.

본 실시예에 있어서, 상기 복수의 화소들 각각은, 상기 박막 트랜지스터와 전기적으로 연결된 유기발광소자를 포함할 수 있다.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.

본 발명의 실시예들에 의하면, 디스플레이 영역으로 전기적 신호를 인가하는 복수의 팬 아웃부들 각각은, 서로 다른 층에 위치하고 교번적으로 배치된 제1 팬아웃선들과 제2 팬아웃선들을 포함하여, 팬아웃선들 사이에서 커플링 현상이 발생하는 것을 방지 또는 감소시킬 수 있다.

또한, 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은 동일한 층에 위치한 제1 팬아웃선들 또는 제2 팬아웃선들로 구성됨으로써, 디스플레이 장치에 휘도 편차가 발생하는 것을 방지 내지는 최소화할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 일 (부)화소의 등가 회로도이다.
도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시한 단면도이다.
도 4는 도 1의 디스플레이 장치의 제1 팬아웃부와 제2 팬아웃부를 개략적으로 도시한 평면도이다.
도 5는 도 4의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 디스플레이 장치의 일 (부)화소의 등가 회로도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 이미지가 표시되는 디스플레이영역(DA)과, 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.

디스플레이영역(DA)에는 제1 방향으로 연장된 복수의 스캔선(SL)들과 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터선(DL)들이 위치하며, 주변영역(PA)에는 복수의 데이터 팬아웃부(DF)들 및 복수의 게이트 팬아웃부(GF)들이 위치할 수 있다.

데이터 팬아웃부(DF)들 각각은 복수의 데이터 팬아웃선(DFL)들로 구성된다. 데이터 팬아웃선(DFL)들 각각의 일단은 대응하는 데이터 패드(DP)와 전기적으로 연결되고, 타단은 대응하는 데이터선(DL)과 전기적으로 연결된다. 각 데이터 팬아웃부(DF)의 데이터 팬아웃선(DFL)들은 데이터선(DL) 측에서 데이터 패드(DP) 측으로 갈수록 상호 간의 간격이 좁아진다.

데이터 패드(DP)는 구동 집적 회로와 같은 외부 장치가 전기적으로 연결될 수 있다. 일 예로, 데이터 구동부를 포함하는 구동 집적 회로가 COG(chip on glass) 방식으로 데이터 패드(DP)들과 본딩되어 기판(10)의 주변영역(PA)에 실장될 수 있다. 다른 예로, 데이터 패드(DP)는 구동 집적 회로가 배치된 플렉서블 인쇄회로기판과 연결될 수 있다.

게이트 팬아웃부들(GF) 각각은 복수의 게이트 팬아웃선(GFL)들로 구성된다. 게이트 팬아웃선(GFL)들 각각의 일 단은 대응하는 게이트 패드(GP)와 전기적으로 연결되고, 타 단은 대응하는 게이트선(GL)과 전기적으로 연결된다. 각 게이트 팬아웃부(GF)의 게이트 팬아웃선(GFL)들은 게이트선(GL) 측에서 게이트 패드(GP) 측으로 갈수록 상호 간의 간격이 좁아진다.

게이트 패드(GP)는 구동 집적 회로와 같은 외부 장치가 전기적으로 연결될 수 있다. 예를 들어, 게이트 구동부를 포함하는 구동 집적 회로가 COG(chip on glass) 방식으로 게이트 패드(GP)들과 본딩되어 기판(10)의 주변영역(PA)에 실장될 수 있다. 다른 예로, 게이트 패드(GP)는 구동 집적 회로가 배치된 플렉서블 인쇄회로기판과 연결될 수 있다.

한편, 디스플레이영역(DA)에는 데이터선(DL)과 게이트선(GL)이 교차하는 부위에 이들과 전기적으로 연결된 복수의 (부)화소(P)들이 형성된다.

도 2는 하나의 (부)화소(P)의 등가 회로도의 일 예를 도시하고 있다. 도 2를 참조하면, (부)화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자를 포함할 수 있다. 발광소자는 일 예로 유기발광소자(OLED)일 수 있다.

화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.

구동 박막 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.

도 2에서는 하나의 (부)화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, (부)화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.

도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시한 단면도이다. 이하에서는 도 3을 참조하여 하나의 (부)화소 구조를 자세하게 설명한다.

도 3을 참조하면, 기판(100) 상에는 박막트랜지스터(210) 및 박막트랜지스터(210)와 전기적으로 연결된 발광소자(310)가 위치할 수 있다. 발광소자(310)는 일 예로, 유기발광소자(OLED)일 수 있으며, 박막트랜지스터(210)는 도 2에서 설명한 화소회로(도 2의 PC)의 구동 박막트랜지스터(도 2의 Td)에 해당할 수 있다. 한편, 도 3에서는 설명의 편의상 하나의 박막트랜지스터(210)만을 도시하고 있으나, 도 2에서 설명한 스위칭 박막트랜지스터(도 2의 Ts)와 스토리지 커패시터(도 2의 Cst) 가 기판(100) 상에 형성됨은 물론이다.

기판(100)은 글라스재, 금속재, 또는 PET(Polyethylene terephthalate), PEN(Polyethylene naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 일 예로, 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (산화실리콘(SiOx), 질화실리콘(SiNx), 산질화실리콘(SiON) 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.

기판(100) 상에는 버퍼층(110)이 위치할 수 있다. 버퍼층(110)은 기판(100)의 상부에 평탄면을 제공할 수 있고, 기판(100)을 통하여 침투하는 이물 등을 차단할 수 있다. 예를 들어, 버퍼층(110)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.

박막 트랜지스터(210)는 활성층(211), 게이트 전극(213), 소스 전극(215a) 및 드레인 전극(215b)을 포함할 수 있다. 이하에서는, 박막 트랜지스터(210)가 활성층(211), 게이트 전극(213), 소스 전극(215a) 및 드레인 전극(215b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(210)가 채용될 수 있다.

활성층(211)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon) 등과 같은 반도체 물질을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(211)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(211)은 유기 반도체 물질 등을 함유할 수 있다. 또 다른 선택적 실시예로서, 활성층(211)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(211)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.

활성층(211) 상에는 제1 게이트 절연층(121)이 형성된다. 제1 게이트 절연층(121)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제1 게이트 절연층(121)은 활성층(211)과 게이트 전극(213)을 절연하는 역할을 하며, 디스플레이영역(DA)뿐만 아니라 주변영역(PA)까지 연장되어 형성될 수 있다.

제1 게이트 절연층(121) 상에는 게이트 전극(213)이 위치한다. 게이트 전극(213)은 박막 트랜지스터(210)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다. 게이트 전극(213)은 저저항 금속 물질로 이루어질 수 있다. 예를 들어, 게이트 전극(213)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.

게이트 전극(213)상에는 제2 게이트 절연층(122)이 형성된다. 제2 게이트 절연층(122)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물로 이루어진 막이 다층 또는 단층으로 형성되며, 주변영역(PA)까지 연장될 수 있다.

제2 게이트 절연층(122) 상의 층간 절연층(131)은 디스플레이영역(DA)뿐만 아니라 주변영역(PA)까지 연장되어 형성될 수 있다. 층간 절연층(131)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.

층간 절연층(131) 상에는 소스 전극(215a) 및 드레인 전극(215b)이 형성된다. 즉, 제2 게이트 절연층(122)과 층간 절연층(131)은 소스 전극(215a) 및 드레인 전극(215b)과 게이트 전극(213)을 절연시킨다.

소스 전극(215a) 및 드레인 전극(215b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 소스 전극(215a) 및 드레인 전극(215b)은 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)의 3층 적층 구조를 가질 수 있다.

소스 전극(215a)과 드레인 전극(215b)은 제1 게이트 절연층(121), 제2 게이트 절연층(122) 및 층간 절연층(131)에 형성된 컨택홀을 통해 활성층(211)의 소스 영역과 드레인 영역에 각각 접촉할 수 있다.

소스 전극(215a) 및 드레인 전극(215b) 상에는 평탄화층(140)이 형성된다. 평탄화층(140)은 박막 트랜지스터(210)로부터 비롯된 단차를 해소하여, 하부 요철에 의해 발광소자(310)에 불량이 발생하는 것을 방지한다. 평탄화층(140)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.

평탄화층(140)상에는 화소전극(311), 공통전극(315), 및 화소전극(311)과 공통전극(315) 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 발광소자(310)가 위치할 수 있다. 일 예로, 발광소자(310)는 유기발광소자일 수 있다.

화소전극(311)은 평탄화층(140)상에 배치되고, 평탄화층(140)에 형성된 콘택홀을 통해 그 아래에 구비된 박막 트랜지스터(210)와 전기적으로 연결될 수 있다. 화소전극(311)은 다양한 형태를 가질 수 있는데, 예를 들면 포토 리소그래피법에 의해 아일랜드 형태로 패터닝되어 형성될 수 있다.

화소전극(311)은, 일 예로, 반사 전극일 수 있다. 예를 들어, 화소전극(311)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 산화주석인듐(ITO), 산화아연인듐(IZO), 산화주석아연인듐(ITZO), 산화갈륨아연(GZO) 및 산화갈륨아연인듐(IGZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.

일 예로, 화소전극(311)은 투명 또는 반투명 전극층인 제1 도전층, 은을 포함하는 제2 도전층 및 투명 또는 반투명 전극층인 제3 도전층의 적층 구조를 가질 수 있다. 또한, 은을 포함하는 제2 도전층은 은의 응집현상을 방지하기 위하여, 은과 동일하거나 작은 원자 반경을 가지는 합금 원소를 더 포함할 수 있다. 합금 원소는 아연(Zn), 니켈(Ni), 코발트(Co), 구리(Cu), 갈륨(Ga), 게르마늄(Ge), 플래티늄(Pt), 안티모니(Sb), 망가니즈(Mn), 텅스텐(W) 및 몰리브덴(Mo) 중 적어도 어느 하나를 포함할 수 있다.

평탄화층(140)상에는 화소전극(311)의 가장자리를 덮는 화소정의막(150)이 형성된다. 화소정의막(150)은 각 화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(311)의 가장자리와 공통전극(315) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.

화소정의막(150)의 개구에서 노출된 화소전극(311) 상에는 중간층(313)이 형성될 수 있다. 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.

중간층(313)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(313)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(313)은 복수 개의 화소전극(311)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(311)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.

공통전극(315)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 공통전극(315)은 복수개의 발광소자(310)들을 커버하도록 일체(一體)로 형성될 수 있다. 공통전극(315)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In₂O₃ 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 공통전극(315)은 중간층(313)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 공통전극(315) 측으로 방출되거나, 또는 반사 전극으로 구성된 화소전극(311)에 의해 반사되어 공통전극(315) 측으로 방출될 수 있다.

그러나, 본 실시예의 디스플레이 장치(100)는 전면 발광형으로 제한되지 않으며, 유기 발광층에서 방출된 광이 기판(110) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 화소전극(311)은 투명 또는 반투명 전극으로 구성되고, 공통전극(315)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 디스플레이 장치(100)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.

도 4는 도 1의 디스플레이 장치의 데이터 팬아웃부들을 개략적으로 도시한 평면도이고, 도 5는 도 4의 I-I'단면의 일 예를 개략적으로 도시한 단면도이며, 도 6은 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.

도 4는 서로 인접한 제1 데이터 팬아웃부(DF1)와 제2 데이터 팬아웃부(DF2)를 도시하고 있다. 제1 데이터 팬아웃부(DF1)와 제2 데이터 팬아웃부(DF2)는 도 1에 도시된 복수의 데이터 팬아웃부(도 1의 DF)들 중 인접한 두 개의 데이터 팬아웃부(DF)들을 의미한다. 또한, 이하에서는 제2 데이터 팬아웃부(DF2)에 대해 설명하나, 이는 제1 데이터 팬아웃부(DF1)에 적용될 수 있다.

제2 데이터 팬아웃부(DF2)에는 복수의 데이터 팬아웃선(DFL)들이 배치된다. 각 데이터 팬아웃선(DFL)은 일단이 데이터 패드(DP)에 연결되고, 타단이 데이터선(도 1의 DL)과 연결된다.

데이터 팬아웃선(DFL)들은 데이터 팬아웃 영역에서 서로 이격되어 배치된다. 데이터 팬아웃 영역은 패드부(SA1), 컨택부(SA5), 확장부를 포함할 수 있다. 확장부는 제1 영역(SA2), 제2영역(SA3) 및 제3영역(SA4)으로 구성될 수 있다. 한편, 도 4에서는 제2영역(SA3)과 제3영역(SA4)이 서로 동일한 형상을 가지는 것으로 도시되어 있으나, 본 발명은 이에 한하지 않는다. 즉, 제2영역(SA3)과 제3영역(SA4)은 서로 다른 형상을 가지거나, 서로 다른 면적을 가질 수 있다.

컨택부(SA5)는 디스플레이영역(도 1의 DA)과 인접하여 위치하고, 컨택부(SA5)와 반대측에 위치한 패드부(SA1)에는 복수의 데이터 패드(DP)들이 배치된다.

제1 영역(SA2), 제2영역(SA3) 및 제3영역(SA4)은 패드부(SA1)와 컨택부(SA5) 사이에 위치하며, 제2영역(SA3)과 제3영역(SA4)은 제1 영역(SA2)의 양측에 위치한다. 도면을 기준으로, 제2영역(SA3)과 제3영역(SA4)은 삼각 형상으로 이루어지고, 제1 영역(SA2)은 역삼각 형상을 가질 수 있다.

데이터 팬아웃선(DFL)들은 패드부(SA1)에서 데이터 패드(DP)들과 연결되며, 상호 간의 간격이 대략 일정하게 배치될 수 있다.

데이터 팬아웃선(DFL)들은 패드부(SA1)로부터 제1 영역(SA2)으로 연장된다. 제1 영역(SA2)에서 데이터 팬아웃선(DFL)들은 상호 간의 간격이 대략 일정하게 배치된다.

한편, 데이터 패드(DP)들의 간격은 표시영역(도 1의 DA)의 데이터선들(도 1의 DL)의 간격보다 작으므로, 데이터 팬아웃선(DFL)들은 제2영역(SA3) 및 제3영역(SA4)에서 사선 방향으로 확산되어 연장된다. 제2영역(SA3) 및 제3영역(SA4)에서 데이터 팬아웃선(DFL)들의 간격은 컨택부(SA5)로 갈수록 넓어지며, 그 결과 데이터 팬아웃선(DFL)들의 길이는 제2 데이터 팬아웃부(DF2)의 중앙에서 외곽으로 갈수록 길어질 수 있다.

따라서, 제2 데이터 팬아웃부(DF2)의 위치에 따라 데이터 팬아웃선(DFL)들 간에 저항 차이가 발생할 수 있다. 이를 방지하기 위해, 데이터 팬아웃선(DFL)들은 제1 영역(SA2)에서 절곡 패턴을 포함할 수 있다. 예를 들어, 패턴은 지그재그 패턴일 수 있다. 또한, 제1 영역(SA2)의 가장자리에서 중앙으로 갈수록 패턴의 절곡 횟수를 증가시켜 데이터 팬아웃선(DFL)들 간의 저항 차이를 감소시킬 수 있다.

한편, 데이터 팬아웃선(DFL)들은 서로 교번적으로 배치된 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들을 포함할 수 있다. 이때, 제1 데이터 팬아웃선(DFL1)과 제2 데이터 팬아웃선(DFL2)은, 도 5에 도시된 바와 같이, 서로 다른 층에 위치할 수 있다.

일 예로, 제1 데이터 팬아웃선(DFL1)은 제1 게이트 절연층(121) 상에 위치하고, 제2 데이터 팬아웃선(DFL2)은 제1 데이터 팬아웃선(DFL1)을 덮는 제2 게이트 절연층(122) 상에 위치할 수 있다. 즉, 제1 데이터 팬아웃선(DFL1)과 게이트 전극(도 3의 213)은 동일한 물질로 동시에 형성될 수 있고, 제2 데이터 팬아웃선(DFL2) 상에는 층간 절연층(131), 평탄화층(140), 화소정의막(150)이 순차적으로 적층될 수 있다.

이와 같이, 서로 교번적으로 배치된 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들이 서로 다른 층에 위치하면, 제1 데이터 팬아웃선(DFL1)과 제2 데이터 팬아웃선(DFL2)이 동일한 층에 위치할 때보다 제1 데이터 팬아웃선(DFL1)과 제2 데이터 팬아웃선(DFL2) 간의 간격이 감소할 수 있으므로, 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들의 개수가 증가하더라도, 인접한 제1 데이터 팬아웃선(DFL1)과 제2 데이터 팬아웃선(DFL2) 사이에서 단락과 커플링 현상이 발생하는 것을 방지 내지는 최소화할 수 있다.

한편, 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들이 서로 다른 층에 위치한다는 것은, 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들이 서로 다른 공정에 의해 형성된다는 것을 뜻하며, 이는 제1 데이터 팬아웃선(DFL1)들을 형성하는 공정과 제2 데이터 팬아웃선(DFL2)들을 형성하는 공정간 편차에 제1 데이터 팬아웃선(DFL1)들과 제2 데이터 팬아웃선(DFL2)들의 두께 등이 서로 다르게 형성되는 등의 이유로, 제1 데이터 팬아웃선(DFL1)의 저항과 제2 데이터 팬아웃선(DFL2)의 저항이 서로 다르게 형성될 수 있음을 의미한다.

또한, 상술한 바와 같이, 제2영역(SA3)과 제3영역(SA4)은 서로 다른 형상을 가질 수 있다. 일 예로, 디스플레이 장치(도 1의 10)에 포함되는 다른 구성요소의 배치 등과 같은 이유에 의해, 제1 데이터 팬아웃부(DF1)의 패드부(SA1) 및/또는 제2 데이터 팬아웃부(DF2)의 패드부(SA1)의 위치가 이동되면, 컨택부(SA5)의 위치는 변하지 않으므로, 제1 데이터 팬아웃부(DF1) 및/또는 제2 데이터 팬아웃부(DF2)에서 제2영역(SA3)과 제3영역(SA4)은 서로 다른 형상을 가지게 될 수 있다. 이에 의해 제1 데이터 팬아웃부(DF1)의 데이터 팬아웃선(DFL)들 중 제2 데이터 팬아웃부(DF2)와 가장 인접한 최외측 데이터 팬아웃선(DFL)의 길이와, 제2 데이터 팬아웃부(DF2)의 데이터 팬아웃선(DFL)들 중 제1 데이터 팬아웃부(DF1)와 가장 인접한 최외측 데이터 팬아웃선(DFL)의 길이는 서로 상이하게 형성될 수 있다.

이와 같은 상태에서, 제2 데이터 팬아웃부(DF2)와 가장 인접한 제1 데이터 팬아웃부(DF1)의 최외측 데이터 팬아웃선(DFL)과, 제1 데이터 팬아웃부(DF1)와 가장 인접한 제2 데이터 팬아웃부(DF2)의 최외측 데이터 팬아웃선(DFL)이 서로 다른 층에 형성된다면, 이들 간의 저항 차이는 더욱 커질 수 있으며, 이들과 각각 연결된 두 개의 데이터선(도 1의 DL)으로부터 데이터 신호를 전달받는 (부)화소(도 1의 P)들 사이에서 휘도 차이가 뚜렷하게 나타날 수 있다.

따라서, 도 6에 도시된 바와 같이, 서로 인접한 제1 데이터 팬아웃부(DF1)의 최외측 데이터 팬아웃선(DFL)과 제2 데이터 팬아웃부(DF2)의 최외측 데이터 팬아웃선(DFL)이 동일한 층에 위치하도록 함으로써, 제조 공정 과정에서 이들의 저항이 서로 다르게 형성되는 것을 방지할 수 있다. 이에 의해, 제1 데이터 팬아웃부(DF1)의 최외측 데이터 팬아웃선(DFL)과 제2 데이터 팬아웃부(DF2)의 최외측 데이터 팬아웃선(DFL)의 길이가 다르게 형성되더라도, 이들 간의 저항 차이가 더 커지는 것을 방지하여 디스플레이 장치(도 1의 10)에 휘도 차이가 발생하는 것을 최소화할 수 있다.

한편, 도 6에는 제1 데이터 팬아웃부(DF1)의 데이터 팬아웃선(DFL)들 중 제2 데이터 팬아웃부(DF2)와 가장 인접한 데이터 팬아웃선(DFL)과, 제2 데이터 팬아웃부(DF2)의 데이터 팬아웃선(DFL)들 중 제1 데이터 팬아웃부(DF1)와 가장 인접한 데이터 팬아웃선(DFL)이 제1 데이터 팬아웃선(DFL1)인 것을 도시하고 있지만, 본 발명은 이에 한하지 않는다. 즉, 서로 인접한 제1 데이터 팬아웃부(DF1)와 제2 데이터 팬아웃부(DF2)에 각각 포함되고 서로 이웃하게 배치된 최외측 데이터 팬아웃선(DFL)들이 동일한 층에 위치하면 되므로, 이들은 제2 데이터 팬아웃선(DFL2)들로 형성될 수도 있다.

또한, 제1 데이터 팬아웃부(DF1)와 제2 데이터 팬아웃부(DF2)에서 제1 팬아웃선(DFL1)들과 제2 팬아웃선(DFL2)들은 서로 교번적으로 배치되고, 서로 다른 층에 위치하므로, 제1 데이터 팬아웃부(DF1)와 제2 데이터 팬아웃부(DF2)에 포함된 제1 팬아웃선(DFL1)들과 제2 팬아웃선(DFL2)들은, 서로 인접한 최외측 데이터 팬아웃선(DFL)들을 기준으로 서로 대칭적으로 배치될 수 있다.

이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

DL: 데이터선,
DFL: 데이터 팬아웃선

Claims

디스플레이영역과 상기 디스플레이영역 주변의 주변영역을 포함하는 기판;
상기 디스플레이영역에서 제1 방향으로 연장된 복수의 스캔선들;
상기 디스플레이영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터선들; 및
상기 주변영역에 위치하고, 상기 복수의 데이터선들과 전기적으로 연결된 팬아웃선들을 각각 포함하는 복수의 팬아웃부들;을 포함하고,
상기 복수의 팬아웃부들 각각에서, 상기 팬아웃선들은 서로 교번적으로 배치되고 서로 다른 층에 위치한 제1 팬아웃선들과 제2 팬아웃선들을 포함하고,
상기 복수의 팬아웃부들 중 서로 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은, 상기 제1 팬아웃선들 또는 상기 제2 팬아웃선들인 디스플레이 장치.
제1항에 있어서,
상기 두 개의 팬아웃부들에 포함된 상기 제1 팬아웃선들과 상기 제2 팬아웃선들은, 상기 최외측 팬아웃선들을 기준으로 서로 대칭적으로 배치된 디스플레이 장치.
제1항에 있어서,
상기 복수의 팬아웃부들 각각은, 상기 디스플레이영역과 인접한 컨택부, 상기 컨택부와 반대측에 위치한 패드부 및 상기 컨택부와 상기 패드부 사이에 위치한 확장부를 포함하고,
상기 확장부는 제1 영역과 상기 제1 영역의 양측에 배치된 제2 영역과 제3 영역을 포함하며,
상기 제1 영역에서 상기 복수의 팬아웃부들은 절곡 패턴을 포함하는 디스플레이 장치.
제3항에 있어서,
상기 제2 영역과 상기 제3 영역의 형상이 서로 상이한 디스플레이 장치.
제1항에 있어서,
상기 디스플레이영역에는, 상기 복수의 스캔선들 및 상기 복수의 데이터선들과 전기적으로 연결된 복수의 화소들을 포함하고,
상기 복수의 화소들 각각은 박막 트랜지스터를 포함하는 화소회로, 및 상기 박막 트랜지스터와 전기적으로 연결된 발광소자를 포함하는 디스플레이 장치.
제5항에 있어서,
상기 박막 트랜지스터는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
상기 활성층과 상기 게이트 전극 사이에는 제1 게이트 절연층이 위치하고,
상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에는 제2 게이트 절연층이 위치하며,
상기 제1 게이트 절연층과 상기 제2 게이트 절연층 각각은 상기 주변영역까지 연장되고, 무기물을 포함하는 디스플레이 장치.
제6항에 있어서,
상기 게이트 전극과 상기 제1 팬아웃선들은 동일한 층에 위치하고 동일한 재질을 포함하는 디스플레이 장치.
제7항에 있어서,
상기 제2 팬아웃선들은 상기 제2 게이트 절연층 상에 위치하는 디스플레이 장치.
제8항에 있어서,
상기 제2 팬아웃선들 상의 층간 절연층을 더 포함하고,
상기 소스 전극 및 상기 드레인 전극은, 상기 디스플레이 영역에서, 상기 층간 절연층 상에 위치하는 디스플레이 장치.
제5항에 있어서,
상기 발광소자는 유기발광소자인 디스플레이 장치.
디스플레이영역과 상기 디스플레이영역 주변의 주변영역을 포함하는 기판;
상기 디스플레이영역에 위치하는 복수의 화소들; 및
상기 주변영역에 위치하고, 팬아웃선들을 각각 포함하는 복수의 팬아웃부들;을 포함하고,
상기 복수의 팬아웃부들 각각에서, 상기 팬아웃선들은 서로 교번적으로 배치되고 서로 다른 층에 위치한 제1 팬아웃선들과 제2 팬아웃선들을 포함하며,
상기 복수의 화소들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터를 포함하고,
상기 활성층과 상기 게이트 전극 사이의 제1 게이트 절연층과, 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이의 제2 게이트 절연층은 상기 주변영역까지 연장되며,
상기 제1 팬아웃선들은 상기 제1 게이트 절연층 상에 위치하고, 상기 제2 팬아웃선들은 상기 제2 게이트 절연층 상에 위치한 디스플레이 장치.
제11항에 있어서,
상기 복수의 팬아웃부들 중 서로 인접한 두 개의 팬아웃부들에 각각 포함되고 서로 이웃하게 배치된 최외측 팬아웃선들은 서로 동일한 층에 위치한 디스플레이 장치.
제12항에 있어서,
상기 두 개의 팬아웃부들에 포함된 상기 제1 팬아웃선들과 상기 제2 팬아웃선들은, 상기 최외측 팬아웃선들을 기준으로 서로 대칭적으로 배치된 디스플레이 장치.
제11항에 있어서,
상기 제1 팬아웃선들과 상기 게이트 전극은 동일한 층에 위치하고 동일한 재질을 포함하는 디스플레이 장치.
제11항에 있어서,
상기 제2 팬아웃선들 상의 층간 절연층을 더 포함하고,
상기 소스 전극 및 상기 드레인 전극은, 상기 디스플레이 영역에서, 상기 층간 절연층 상에 위치하는 디스플레이 장치.
제11항에 있어서,
상기 디스플레이영역에서 제1 방향으로 연장된 복수의 스캔선들과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터선들을 더 포함하고,
상기 복수의 팬아웃선들은 상기 복수의 데이터선들과 전기적으로 연결된 디스플레이 장치.
제11항에 있어서,
상기 복수의 팬아웃부들 각각은, 상기 디스플레이영역과 인접한 컨택부, 상기 컨택부와 반대측에 위치한 패드부 및 상기 컨택부와 상기 패드부 사이에 위치한 확장부를 포함하고,
상기 확장부는 제1 영역과 상기 제1 영역의 양측에 배치된 제2 영역과 제3 영역을 포함하며,
상기 제1 영역에서 상기 복수의 팬아웃부들은 절곡 패턴을 포함하는 디스플레이 장치.
제17항에 있어서,
상기 제2 영역과 상기 제3 영역의 형상이 서로 상이한 디스플레이 장치.
제11항에 있어서,
상기 복수의 화소들 각각은, 상기 박막 트랜지스터와 전기적으로 연결된 유기발광소자를 포함하는 디스플레이 장치.