KR20210035959A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210035959A
KR20210035959A KR1020190117569A KR20190117569A KR20210035959A KR 20210035959 A KR20210035959 A KR 20210035959A KR 1020190117569 A KR1020190117569 A KR 1020190117569A KR 20190117569 A KR20190117569 A KR 20190117569A KR 20210035959 A KR20210035959 A KR 20210035959A
Authority
KR
South Korea
Prior art keywords
layer
disposed
display area
bending
area
Prior art date
Application number
KR1020190117569A
Other languages
English (en)
Inventor
최준원
곽원규
변창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190117569A priority Critical patent/KR20210035959A/ko
Priority to US16/822,914 priority patent/US11424422B2/en
Priority to CN202010660518.3A priority patent/CN112635519A/zh
Publication of KR20210035959A publication Critical patent/KR20210035959A/ko
Priority to US17/874,883 priority patent/US11770968B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은 제품의 신뢰성이 향상된 디스플레이 장치를 위하여, 표시영역 및 상기 표시영역 외곽의 주변영역을 가지며, 상기 표시영역은 중앙표시영역, 상기 중앙표시영역에 접하여 배치되며 제1 벤딩축을 기준으로 벤딩되는 제1 벤딩표시영역 및 상기 제1 벤딩축과 교차하는 제2 벤딩축을 기준으로 벤딩되는 제2 벤딩표시영역을 포함하고, 상기 주변영역은 상기 제1 벤딩표시영역 및 상기 제2 벤딩표시영역과 인접한 라운드 형상의 코너영역을 포함하는, 기판; 상기 표시영역 및 상기 주변영역에 걸쳐 배치되되, 상기 코너영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 및 상기 개구 패턴의 적어도 일부를 덮는, 제1 유기물층;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display device}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광다이오드들을 형성하고, 유기발광다이오드들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 표시부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 표시부로 사용되기도 한다.
유기발광 디스플레이 장치와 같은 디스플레이 장치는 기판 상에 위치한 디스플레이부를 갖는다. 이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이 영역의 면적을 줄일 수 있다.
본 발명은 크랙의 전파를 방지함으로써 제품의 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역 외곽의 주변영역을 가지며, 상기 표시영역은 중앙표시영역, 상기 중앙표시영역에 접하여 배치되며 제1 벤딩축을 기준으로 벤딩되는 제1 벤딩표시영역 및 상기 제1 벤딩축과 교차하는 제2 벤딩축을 기준으로 벤딩되는 제2 벤딩표시영역을 포함하고, 상기 주변영역은 상기 제1 벤딩표시영역 및 상기 제2 벤딩표시영역과 인접한 라운드 형상의 코너영역을 포함하는, 기판; 상기 표시영역 및 상기 주변영역에 걸쳐 배치되되, 상기 코너영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 및 상기 개구 패턴의 적어도 일부를 덮는, 제1 유기물층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 개구 패턴은 상기 코너영역에 대응하여 슬릿 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 개구 패턴은 상기 코너영역에 대응하여 격자 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 기판 상에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 코너영역에 대응하여 상기 무기층 상에 배치된 적어도 하나 이상의 절연층을 포함할 수 있다.
본 실시예에 있어서, 상기 중앙표시영역, 상기 제1 벤딩표시영역 및 상기 제2 벤딩표시영역의 상기 무기층 상에 배치된 복수의 박막트랜지스터 및 상기 복수의 박막트랜지스터에 각각 전기적으로 연결된, 복수의 표시소자를 더 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 박막트랜지스터를 덮도록 상기 복수의 박막트랜지스터 상에 각각 배치된 제1 평탄화층, 상기 제1 평탄화층 상에 배치된 제2 평탄화층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 평탄화층은 상기 제1 유기물층과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 표시소자 상에 배치되며, 적어도 하나 이상의 무기봉지층 및 적어도 하나 이상의 유기봉지층을 포함하는 박막봉지층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 박막봉지층 상에 배치된, 터치 유닛을 더 포함하고, 상기 터치 유닛은, 제1 터치 절연막; 상기 제1 터치 절연막 상에 배치된, 제1 도전층; 상기 제1 도전층 상에 배치된, 제2 도전층; 상기 제1 도전층과 상게 제2 도전층 사이에 개재되는, 제2 터치 절연막; 및 상기 제2 도전층 상에 배치되는, 제2 유기물층을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 유기물층은 상기 제1 유기물층의 적어도 일부를 덮도록 상기 코너영역까지 연장되어 배치될 수 있다.
본 실시예에 있어서, 상기 코너영역에 대응하되 상기 개구 패턴의 외곽을 둘러싸도록 배치되는, 제1 댐부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 중앙표시영역에 접하여 배치되며 제3 벤딩축을 기준으로 벤딩되는 제3 벤딩표시영역을 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 중앙표시영역에 접하여 배치되며 제4 벤딩축을 기준으로 벤딩되는 제4 벤딩표시영역을 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 플렉서블 기판; 상기 플렉서블 기판 상에 배치되되, 상기 주변영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 상기 주변영역에 대응하여 상기 무기층 상에 배치되는 적어도 하나 이상의 절연층; 및 상기 개구 패턴의 적어도 일부를 덮으며 상기 플렉서블 기판 상에 배치되는, 제1 유기물층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 개구 패턴은 상기 주변영역에 대응하여 슬릿 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 개구 패턴은 상기 주변영역에 대응하여 격자 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 플렉서블 기판 상에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판 상에 배치된 복수의 박막트랜지스터, 상기 복수의 박막트랜지스터를 덮도록 상기 복수의 박막트랜지스터 상에 배치된 제1 평탄화층, 상기 제1 평탄화층 상에 배치된 제2 평탄화층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 평탄화층은 상기 제1 유기물층과 동일 물질을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 표시영역, 상기 표시영역 외곽의 주변영역, 상기 표시영역에 접하여 배치되며 제1 벤딩축을 기준으로 벤딩되는 제1 벤딩영역 및 상기 제1 벤딩축과 교차하는 제2 벤딩축을 기준으로 벤딩되는 제2 벤딩영역을 포함하고, 상기 주변영역은 상기 제1 벤딩영역 및 상기 제2 벤딩영역과 인접한 라운드 형상의 코너영역을 포함하는, 기판; 상기 표시영역 및 상기 주변영역에 걸쳐 배치되되, 상기 코너영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 및 상기 개구 패턴의 적어도 일부를 덮는, 제1 유기물층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 개구 패턴은 상기 코너영역에 대응하여 슬릿 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 개구 패턴은 상기 코너영역에 대응하여 격자 구조로 배치될 수 있다.
본 실시예에 있어서, 상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 기판 상에 직접 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 주변영역에 개구 패턴을 배치함으로써, 크랙이 전파되는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도들이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로들이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 도면들이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 도면들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 도면들이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위해 도시한 도면들이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도들이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 디스플레이가 적용된 전자기기들을 도시한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도들이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 표시영역(DA) 외곽에 배치되며 이미지를 구현하지 않는 주변영역(PA)을 포함할 수 있다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 주변영역(PA)은 이미지가 표시되지 않는 영역일 수 있다.
표시영역(DA)은 중앙표시영역(CDA), 중앙표시영역(CDA)에 접하여 배치되며 제1 방향(DR1)으로 연장되는 제1 벤딩축(BAX1)을 기준으로 벤딩되는 제1 벤딩표시영역(BA1), 중앙표시영역(CDA)에 접하여 배치되며 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되는 제2 벤딩축(BAX2)을 기준으로 벤딩되는 제2 벤딩표시영역(BA2), 중앙표시영역(CDA)에 접하여 배치되며 제1 방향(DR1)으로 연장되는 제3 벤딩축(BAX3)을 기준으로 벤딩되는 제3 벤딩표시영역(BA3) 및 중앙표시영역(CDA)에 접하여 배치되며 제2 방향(DR2)으로 연장되는 제4 벤딩축(BAX4)을 기준으로 벤딩되는 제4 벤딩표시영역(BA4)을 포함할 수 있고, 주변영역(PA)은 제1 벤딩표시영역(BA1)과 제2 벤딩표시영역(BA2), 제2 벤딩표시영역(BA2)과 제3 벤딩표시영역(BA3), 제3 벤딩표시영역(BA3)과 제4 벤딩표시영역(BA4) 및 제4 벤딩표시영역(BA4)과 제1 벤딩표시영역(BA1)에서 각각 인접한 라운드 형상의 코너영역(CA)을 포함할 수 있다.
제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)은 각각 중앙표시영역(CDA)에 대하여 벤딩되어, 서로 다른 방향으로 이미지를 표시할 수 있다.
일 실시예로, 디스플레이 장치는 제1 벤딩표시영역(BA1)에 대응하는 제1 벤딩영역, 제2 벤딩표시영역(BA2)에 대응하는 제2 벤딩영역, 제3 벤딩표시영역(BA3)에 대응하는 제3 벤딩영역 및 제4 벤딩표시영역(BA4)에 대응하는 제4 벤딩영역을 포함할 수 있고, 제1 벤딩영역, 제2 벤딩영역, 제3 벤딩영역 및 제4 벤딩영역에는 주변영역(PA)과 같이 복수의 화소(P)들이 배치되지 않을 수 있다. 이 경우, 제1 벤딩영역, 제2 벤딩영역, 제3 벤딩영역 및 제4 벤딩영역은 이미지를 구현하지 않을 수 있다.
본 발명의 일 실시예에서 벤딩형 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 이에 제한되지 않는다. 후술할 도 9에 도시된 바와 같이, 플랫한 표시면을 구비한 디스플레이 장치를 포함할 수도 있다.
본 실시예에 따른 디스플레이 장치(1)는 플렉서블형 디스플레이 장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 디스플레이 장치(1)는 리지드형 디스플레이 장치(1)일 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 디스플레이 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 2를 참조하면, 디스플레이 장치(1)는 중앙표시영역(CDA)에 배치된 복수의 화소(P)들을 포함할 수 있다. 복수의 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
디스플레이 장치(1)는 제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)에 배치된 복수의 화소(P)들을 포함할 수도 있다. 제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)의 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
중앙표시영역(CDA), 제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)은 박막봉지층(TFE, 도 5b)로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
일 실시예로, 제1 벤딩표시영역(BA1)에 대응하는 제1 벤딩영역, 제2 벤딩표시영역(BA2)에 대응하는 제2 벤딩영역, 제3 벤딩표시영역(BA3)에 대응하는 제3 벤딩영역 및 제4 벤딩표시영역(BA4)에 대응하는 제4 벤딩영역에는 화소(P)가 배치되지 않을 수도 있다.
각 화소(P)는 주변영역(PA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 제2 발광 구동회로(125), 패드부(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1 발광 구동회로(115)는 발광제어선(EL)을 통해 각 화소에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 중앙표시영역(CDA), 제2 벤딩표시영역(BA2) 및 제4 벤딩표시영역(BA4)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있고, 제2 발광 구동회로(125)는 중앙표시영역(CDA), 제2 벤딩표시영역(BA2) 및 제4 벤딩표시영역(BA4)을 사이에 두고 제1 발광 구동회로(115)와 나란하게 배치될 수 있다. 중앙표시영역(CDA), 제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)에 연결될 수 있다. 중앙표시영역(CDA), 제1 벤딩표시영역(BA1), 제2 벤딩표시영역(BA2), 제3 벤딩표시영역(BA3) 및 제4 벤딩표시영역(BA4)에 배치된 화소(P)들 중 일부는 제1 발광 구동회로(115)와 전기적으로 연결될 수 있고, 나머지는 제2 발광 구동회로(125)에 연결될 수 있다.
도 2에는 제1 스캔 구동회로(110)와 제1 발광 구동회로(115)가 제2 방향(DR2)으로 교번하여 배치된 것으로 도시되어 있지만, 제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 제1 방향(DR1)으로 이격되어 배치될 수 있다.
패드부(140)는 기판(100)의 일 측에 배치될 수 있다. 패드부(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 패드부(PCB-P)는 디스플레이 장치(1)의 패드부(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달할 수 있다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 도 4)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로(150)의 데이터 신호는 패드부(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 패드부(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 중앙표시영역(CDA), 제1 벤딩표시영역(BA1) 및 제3 벤딩표시영역(BA3)을 사이에 두고 제1 방향(DR1)을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 중앙표시영역(CDA)을 부분적으로 둘러쌀 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로들이다.
도 3을 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 4에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 도 4에서는 1개의 스토리지 커패시터를 포함한 것으로 도시하였으나, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 4를 참조하면, 화소(P)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL) 및 구동전압선(PL)에 연결될 수 있다.
도 4에서는 화소(P)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL) 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 스캔선(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함할 수 있다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달할 수 있다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔선(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결될 수 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 할 수 있다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔선(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 4에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔선(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 상부전극(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 4에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 디스플레이의 일부를 개략적으로 도시하는 도면들이다. 보다 구체적으로는, 도 5a는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 코너영역(CA)을 확대한 확대도이고, 도 5b는 도 5a의 I―I' 선을 따라 취한 단면도이며, 도 5c는 도 5a의 II―II' 선을 따라 취한 단면도이고, 도 5d는 도 5a의 III―III' 선을 따라 취한 단면도이다.
도 5a 및 도 5b를 참조하면, 일 실시예에 따른 디스플레이 장치(1)의 기판(100)은 표시영역(DA) 및 표시영역(DA) 외곽의 주변영역(PA)을 가지며, 표시영역(DA)은 중앙표시영역(CDA), 중앙표시영역(CDA)에 접하여 배치되며 제1 벤딩축(BAX1)을 기준으로 벤딩되는 제1 벤딩표시영역(BA1) 및 제1 벤딩축(BAX1)과 교차하는 제2 벤딩축(BAX2)을 기준으로 벤딩되는 제2 벤딩표시영역(BA2)을 포함하고, 주변영역(PA)은 제1 벤딩표시영역(BA1) 및 제2 벤딩표시영역(BA2)과 인접한 라운드 형상의 코너영역(CA)을 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 일 실시예로, 기판(100)은 플렉서블 기판일 수 있다.
무기층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 무기층(101)은 산화물 또는 질화물과 같은 무기물을 포함할 수 있다. 기판(100)과 무기층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 무기층(101)은 표시영역(DA)과 주변영역(PA)에 걸쳐 배치되되, 코너영역(CA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 가질 수 있다.
기판(100) 상에는 표시영역(DA)과 대응되는 위치에 구비된 박막트랜지스터(TFT), 스토리지 커패시터(Cst) 및 이들과 전기적으로 연결된 표시소자가 위치할 수 있다. 도 5b의 박막트랜지스터(TFT)는 도 4를 참조하여 설명한 화소회로(PC)에 구비된 박막트랜지스터들 중 어느 하나, 예컨대 구동 박막트랜지스터(T1)에 해당할 수 있다.
박막트랜지스터(TFT)는 반도체층(134) 및 게이트전극(136)을 포함할 수 있다. 반도체층(134)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되, 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막트랜지스터(TFT)의 소스전극과 드레인전극으로 이해할 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(134)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등 일 수 있다. 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트 라인과 연결될 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 게이트절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(144) 및 상부전극(146)을 포함한다. 하부전극(144) 및 상부전극(146) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
도 5b에서는 스토리지 커패시터(Cst)가 박막트랜지스터(TFT)와 중첩하며, 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)인 경우를 도시한다. 일 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 별개의 독립된 구성요소일 수도 있다.
제2 층간절연층(107)은 스토리지 커패시터(Cst) 상에 배치될 수 있다. 제2 층간절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2) 등을 포함할 수 있으며, 단층 또는 다층일 수 있다.
제2 층간절연층(107) 상에는 제1 평탄화층(111) 및 제2 평탄화층(113)이 배치될 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)은 화소회로(PC)의 상면을 평탄화하게 하여, 유기발광다이오드(OLED)가 위치할 면을 평탄화하게 할 수 있다.
제1 평탄화층(111) 및 제2 평탄화층(113)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA) 나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)은 무기물질을 포함할 수 있다. 이러한, 제1 평탄화층(111) 및 제2 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)이 무기물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 제1 평탄화층(111) 및 제2 평탄화층(113)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
구동전압선(PL)은 제1 평탄화층(111) 상에 배치될 수 있다. 구동전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 구동전압선(PL), Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도 5b에서는 제1 평탄화층(111)의 아래에 배치된 하부 구동전압선(PL1)이 더 포함된 구조를 도시하고 있다. 하부 구동전압선(PL1)은 제1 평탄화층(111)을 관통하는 컨택홀을 통해 구동전압선(PL)과 전기적으로 연결되어, 구동전압선(PL)을 통해 제공되는 구동전압(ELVDD)의 전압 강하를 방지할 수 있다.
하부 구동전압선(PL1)은 데이터선(DL)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 구동전압선(PL1) 및 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 하부 구동전압선(PL1) 및 데이터선(DL)은 Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
일 실시예로, 하부 구동전압선(PL1) 및 데이터선(DL)은 보호층(109)으로 커버될 수 있다. 보호층(109)은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 보호층(109)은 주변영역(PA)까지 연장되어 형성될 수 있다. 경우에 따라 보호층(109)은 생략될 수도 있다.
기판(100)의 표시영역(DA)에 있어서, 제2 평탄화층(113) 상에는 화소전극(210), 중간층(220) 및 중간층(220)을 사이에 두고 화소전극(210)과 대향하여 배치된 대향전극(230)을 포함하는 표시소자 즉, 유기발광다이오드(OLED)가 위치할 수 있다.
제2 평탄화층(113) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 적어도 일부가 노출되도록 하는 개구를 가짐으로써, 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(180)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180) 상에는 스페이서(190)가 배치될 수 있다. 스페이서(190)는 마스크를 사용하는 제조공정에서 마스크의 처짐에 의해 유기발광다이오드(OLED)가 손상되는 것을 방지할 수 있다. 스페이서(190)는 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
화소정의막(180)에 의해 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층이 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL; hole injection layer), 홀 수송층(HTL; hole transport layer), 발광층(EML, Emission Layer), 전자 수송층(ETL; electron transport layer), 전자 주입층(EIL; electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 물질을 포함할 경우에는 중간층(220)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
화소전극(210)은 복수 개 구비될 수 있는데, 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소전극(210)에 걸쳐서 일체(一體)인 층을 포함할 수 있는 등 다양한 변형이 가능하다. 일 실시예로, 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치되며, 중간층(220)을 제외한 기능층(들)은 복수의 화소전극(210)에 걸쳐서 일체로 형성될 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부 덮는 형태로 배치될 수 있다.
대향전극(230)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 전면에 배치될 수 있다. 즉, 대향전극(230)은 복수의 화소들을 커버하도록 일체(一體)로 형성될 수 있다. 대향전극(230)은 주변영역(PA)에 배치된 도전막(75)에 전기적으로 컨택될 수 있다. 일 실시예로, 대향전극(230)은 도 5b에 도시된 바와 같이 제1 격벽(PW1)과 인접한 영역까지 연장될 수 있다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치(1)는 전면(全面) 발광형이 될 수 있다.
일 실시예로, 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치(1)는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않으며, 본 실시예의 디스플레이 장치(1)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
대향전극(230) 상에는 박막봉지층(TFE)이 배치되어, 유기발광다이오드(OLED)를 외부의 습기 및 산소로부터 보호할 수 있다. 박막봉지층(TFE)은 적어도 하나 이상의 유기봉지층과 적어도 하나 이상의 무기봉지층을 구비할 수 있다.
박막봉지층(TFE)은 표시영역(DA) 전체를 커버하며, 주변영역(PA) 측으로 연장되어 주변영역(PA)의 일부를 커버하도록 배치될 수 있다. 박막봉지층(TFE)은 제2 격벽(PW2)의 외측까지 연장될 수 있다.
박막봉지층(TFE)은 제1 무기봉지층(310), 제1 무기봉지층(310) 상에 배치되는 제2 무기봉지층(330) 및 제1 무기봉지층(310)과 제2 무기봉지층(330) 사이에 개재되는 유기봉지층(320)을 포함할 수 있다.
이 경우 제2 격벽(PW2)의 외측까지 연장되는 박막봉지층(TFE)은 제1 무기봉지층(310) 및 제2 무기봉지층(330)이며, 유기봉지층(320)은 제2 격벽(PW2)의 외측까지 연장되지 않을 수 있다. 또한, 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 제1 격벽(PW1) 상에서 서로 접할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330) 서로 동일 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 다를 수 있다. 제1 무기봉지층(310)의 두께가 제2 무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2 무기봉지층(330)의 두께가 제1 무기봉지층(310)의 두께 보다 크거나, 제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 동일할 수 있다.
유기봉지층(320)은 모노머(monomer)계열의 물질 또는 폴리머(polymer)계열의 물질을 포함할 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
박막봉지층(TFE) 상에는 터치 유닛(TU)이 배치될 수 있다. 터치 유닛(TU)은 제1 터치 절연막(510), 제1 터치 절연막(510) 상에 배치된 제1 도전층(520), 제1 도전층(520) 상에 배치된 제2 도전층(540), 제1 도전층(520)과 제2 도전층(540) 사이에 개재되는 제2 터치 절연막(530) 및 제2 도전층(540) 상에 배치되는 제2 유기물층(550)을 포함할 수 있다.
제1 도전층(520)은 제1 감지전극들일 수 있으며, 제2 도전층(540)은 제2 감지전극들일 수 있다. 일 실시예로, 제1 도전층(520)과 제2 도전층(540)은 사용자에게 시인되는 것을 방지하기 위해 메쉬 형상을 가질 수 있고, 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
제1 도전층(520)과 제2 도전층(540)은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다. 다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 Ti/Al/Ti의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 터치 절연막(510) 및 제2 터치 절연막(530) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 터치 절연막(510) 및 제2 터치 절연막(530) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다. 선택적 실시예로, 제1 터치 절연막(510) 및 제2 터치 절연막(530) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
선택적 실시예로, 제1 터치 절연막(510) 및 제2 터치 절연막(530) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제2 도전층(540) 상에는 제2 유기물층(550)이 배치될 수 있다. 제2 유기물층(550)은 후술할 제1 유기물층(114)을 덮도록 코너영역(CA)까지 연장되어 배치될 수 있다. 제2 유기물층(550)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
터치 유닛(TU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 터치 유닛(TU)의 동작방식은 특별히 제한되지 않고, 본 발명에 따른 터치 유닛(TU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 5b를 참조하면, 유기발광다이오드(OLED)와 인접하여 복수의 더미화소들(DPX)이 배치될 수 있다. 더미화소들(DPX)은 실제로 발광하지 않는 화소로서, 예컨대 패터닝된 중간층을 포함할 수 있다. 더미화소들(DPX)은 표시영역(DA)과 구동회로영역(DPC-A) 사이에 위치할 수 있다.
주변영역(PA) 상에는 구동회로영역(DPC-A)이 위치한다. 예컨대, 구동회로영역(DPC-A)에는 제2 스캔 구동회로(120)가 배치될 수 있다. 제2 스캔 구동회로(120)는 박막트랜지스터(TFT-P)들을 포함하며, 박막트랜지스터(TFT-P)들과 연결된 배선(미도시)을 포함할 수 있다. 박막트랜지스터(TFT-P)는 화소회로(PC)의 박막트랜지스터(TFT)와 동일한 공정에서 형성될 수 있다. 무기층(101), 게이트절연층(103), 제1 층간절연층(105), 제2 층간절연층(107), 보호층(109)은 주변영역(PA)으로 연장될 수 있다. 이러한 무기층(101), 게이트절연층(103), 제1 층간절연층(105), 제2 층간절연층(107), 보호층(109)은 무기 절연물질을 포함할 수 있다.
제2 스캔 구동회로(120)는 보호층(109)으로 커버될 수 있다. 보호층(109)은 표시 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다.
보호층(109)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 무기 보호층(109)은 질화규소(SiNx)를 포함할 수 있다. 보호층(109)은 약 500 이상 10,000 옹스트롬 이하의 두께를 가질 수 있다. 보호층(109) 상에는 표시영역(DA)으로부터 연장된 제1 평탄화층(111), 제2 평탄화층(113) 및 화소정의막(180)이 배치될 수 있다.
주변영역(PA)의 기판(100) 상에는 제1 격벽(PW1) 및 제2 격벽(PW2)이 배치될 수 있다. 제1 격벽(PW1)은 표시영역(DA)의 외곽을 둘러싸도록 배치될 수 있고, 제2 격벽(PW2)은 제1 격벽(PW1)을 둘러싸도록 배치될 수 있다.
주변영역(PA)의 기판(100) 상에는 제2 전원공급배선(170)이 배치될 수 있다. 제2 전원공급배선(170)은 각 화소(P)의 대향전극(230)에 제2 전원전압(ELVSS)을 제공할 수 있다. 제2 전원공급배선(170) 상에는 제2 연결배선(171)이 배치될 수 있다. 제2 연결배선(171)을 통해 제2 전원공급배선(170)과 도전막(75)이 연결되어 대향전극(230)으로 제2 전원전압(ELVSS)이 제공될 수 있다. 제2 연결배선(171) 상에는 도전막(75)이 배치될 수 있다. 도전막(75)은 도전막(75)의 일단부를 통해 제2 연결배선(171)과 접촉하여 제2 전원전압(ELVSS)을 대향전극(230)으로 제공하는 역할을 할 수 있다.
제1 격벽(PW1)은 제2 전원공급배선(170) 상에 배치될 수 있고, 제2 전원공급배선(170) 상에 제2 연결배선(171)이 배치될 수 있다. 제2 격벽(PW2)은 제2 전원공급배선(170)의 외측에 배치될 수 있다. 제1 격벽(PW1) 및 제2 격벽(PW2)은 유기봉지층(320)을 형성하는 유기물질이 기판(100) 외측으로 오버플로우되는 것을 방지하는 역할을 할 수 있다.
제2 격벽(PW2)에 대응하는 기판(100) 상에는 복수의 배선들(147)이 배치될 수 있다. 복수의 배선들(147)은 상부전극(146)과 동일 물질을 포함할 수 있고, 동일 공정에 의해 동시에 배치될 수도 있다.
도 5a를 참조하면, 일 실시예에 따른 디스플레이 장치에 있어서, 기판(100)은 제1 벤딩표시영역(BA1) 및 제2 벤딩표시영역(BA2)과 인접한 라운드 형상의 코너영역(CA)을 포함할 수 있고, 기판(100) 상에 배치된 무기층(101)은 코너영역(CA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 가질 수 있다. 개구 패턴(OP)은 코너영역(CA)에 대응하여 슬릿 구조로 배치될 수 있다.
도 5b를 참조하면, 코너영역(CA)에 대응하여 무기층(101)의 적어도 일부가 제거된 기판(100) 상에는 제1 유기물층(114)이 배치될 수 있다. 일 실시예로, 제1 유기물층(114)은 코너영역(CA)에 대응하여 무기층(101)의 적어도 일부가 제거된 상기 기판(100)상에 직접 배치될 수 있다. 제1 유기물층(114)은 전술한 제2 평탄화층(113)과 동일 물질을 포함할 수 있다.
제1 유기물층(114)은 코너영역(CA)에 대응하여 무기층(101)의 적어도 일부가 제거된 개구 패턴(OP) 상에 배치되어, 코너영역(CA)에서 발생한 크랙(Crack)이 디스플레이 장치 내부로 전파되는 것을 방지할 수 있다.
제1 유기물층(114) 상에는 제2 유기물층(550)이 배치될 수 있다. 제2 유기물층(550)은 표시영역(DA) 상에 배치되되, 제1 유기물층(114)의 적어도 일부를 덮도록 코너영역(CA)까지 연장되어 배치될 수 있다.
일 실시예에 따른 디스플레이 장치는 코너영역(CA)에 대응하되 개구 패턴(OP)의 외곽을 둘러싸도록 배치되는 제1 댐부(DM1)를 더 포함할 수 있다. 제1 댐부(DM1)는 제1 층(104), 제2 층(106) 및 제3 층(108)을 포함하되, 제1 댐부(DM1)의 제1 층(104)은 무기층(101) 상에 배치될 수 있고, 제2 층(106)은 제1 층(104) 상에 배치될 수 있으며, 제3 층(108)은 제2 층(106) 상에 배치될 수 있다.
제1 댐부(DM1)의 제1 층(104)은 표시영역(DA)의 게이트절연층(103)과 동일 물질을 포함할 수 있고, 제1 댐부(DM1)의 제2 층(106)은 표시영역(DA)의 제1 층간절연층(105)과 동일 물질을 포함할 수 있으며, 제1 댐부(DM1)의 제3 층(108)은 표시영역(DA)의 제2 층간절연층(107)과 동일 물질을 포함할 수 있다. 선택적 실시예로, 제1 댐부(DM1)의 제1 층(104), 제2 층(106) 및 제3 층(108)은 무기물로 형성될 수 있으며, 제1 댐부(DM1)의 외곽에는 무기층(101)을 제외한 무기물이 배치되지 않을 수 있다.
제1 댐부(DM1)는 제1 유기물층(114)을 더 포함할 수 있다. 제1 유기물층(114)은 무기층(101) 상에 차례로 배치된 제1 층(104), 제2 층(106) 및 제3 층(108)을 덮으며 배치될 수 있다. 일 실시예로, 개구 패턴(OP)의 적어도 일부를 덮는 제1 유기물층(114)이 연장되어 제1 댐부(DM1)의 제1 층(104), 제2 층(106) 및 제3 층(108)을 덮을 수 있다. 일 실시예로, 개구 패턴(OP)과 제1 댐부(DM1)는 서로 이격되어 개구 패턴(OP)의 적어도 일부를 덮는 제1 유기물층(114)과 제1 댐부(DM1)의 제1 유기물층(114)은 서로 이격되어 배치될 수도 있다.
도 5c를 참조하면, 코너영역(CA)에 대응하여 무기층(101) 상에는 적어도 하나 이상의 절연층(ILL)이 배치될 수 있다. 절연층(ILL)은 제1 절연층(ILL1), 제2 절연층(ILL2) 및 제3 절연층(ILL3)을 포함할 수 있다. 제1 절연층(ILL1)은 코너영역(CA)에 대응하여 무기층(101) 상에 배치될 수 있고, 제2 절연층(ILL2)은 제1 절연층(ILL1) 상에 배치될 수 있으며, 제3 절연층(ILL3)은 제2 절연층(ILL2) 상에 배치될 수 있다.
제1 절연층(ILL1)은 표시영역(DA) 상에 배치된 게이트절연층(103)과 동일 물질을 포함할 수 있고, 제2 절연층(ILL2)은 표시영역(DA) 상에 배치된 제1 층간절연층(105)과 동일 물질을 포함할 수 있으며, 제3 절연층(ILL3)은 표시영역(DA) 상에 배치된 제2 층간절연층(107)과 동일 물질을 포함할 수 있다.
도 5d를 참조하면, 본 발명의 일 실시예에 따른 코너영역(CA)에 대응하여 무기층(101)의 적어도 일부가 제거된 개구 패턴(OP)은 코너영역(CA)에 대응하여 무기층(101) 상에 배치된 적어도 하나 이상의 절연층(ILL)과 반복되며, 슬릿 구조로 배치될 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 도면들이다. 보다 구체적으로는, 도 6a는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 코너영역(CA)을 확대한 확대도이고, 도 6b는 도 6a의 IV―IV' 선을 따라 취한 단면도이다.
도 6a 및 도 6b를 참조하면, 일 실시예에 따른 디스플레이 장치(1')는 표시영역(DA), 표시영역(DA) 외곽의 주변영역(PA)을 가지며, 표시영역(DA)은 중앙표시영역(CDA), 중앙표시영역(CDA)에 접하여 배치되며 제1 벤딩축(BAX1)을 기준으로 벤딩되는 제1 벤딩표시영역(BA1) 및 제1 벤딩축(BAX1)과 교차하는 제2 벤딩축(BAX2)을 기준으로 벤딩되는 제2 벤딩표시영역(BA2)을 포함하고, 주변영역(PA)은 제1 벤딩표시영역(BA1) 및 제2 벤딩표시영역(BA2)과 인접한 라운드 형상의 코너영역(CA)을 포함하는 기판(100), 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되되, 코너영역(CA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 갖는 무기층(101) 및 개구 패턴(OP)의 적어도 일부를 덮는 제1 유기물층(114)을 구비할 수 있다. 무기층(101)의 적어도 일부가 제거된 개구 패턴(OP)은 코너영역(CA)에 대응하여 격자 구조로 배치될 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 도면들이다. 보다 구체적으로, 도 7a는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 코너영역(CA)을 확대한 확대도이고, 도 7b는 도 7a의 V―V' 선을 따라 취한 단면도이다.
도 7a 및 도 7b를 참조하면, 일 실시예에 따른 디스플레이 장치(1')는 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되되, 코너영역(CA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 갖는 무기층(101)을 포함할 수 있으며, 무기층(101)의 적어도 일부가 제거된 개구 패턴(OP)은 코너영역(CA)에 대응하여 코너영역(CA)의 둘레를 따라 띠 구조로 배치될 수 있다.
일 실시예로, 기판(100)은 제1 벤딩표시영역(BA1)에 대응하는 제1 벤딩영역 및 제2 벤딩표시영역(BA2)에 대응하는 제2 벤딩영역과 인접한 라운드 형상의 코너영역(CA)을 포함할 수 있고, 기판(100) 상에 배치된 무기층(101)은 코너영역(CA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 가질 수 있다. 개구 패턴(OP)은 코너영역(CA)에 대응하여 슬릿 구조, 격자 구조 및 띠 구조 중 적어도 하나의 구조로 배치될 수 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위해 도시한 도면들이다. 보다 구체적으로는, 도 8a는 개구 패턴(OP)이 주변영역(PA)에 대응하여 슬릿 구조로 배치된 모습을 도시한 도면이고, 도 8b는 개구 패턴(OP)이 주변영역(PA)에 대응하여 격자 구조로 배치된 모습을 도시한 도면이며, 도 8c는 개구 패턴(OP)이 주변영역(PA)에 대응하여 띠 구조로 배치된 모습을 도시한 도면이다.
도 8a 내지 도 8c를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에서 개구 패턴(OP)은 코너영역(CA)에 대응하여 배치될 뿐만 아니라, 제1 방향(DR1) 및 제2 방향(DR2)을 따라 연장되어 주변영역(PA)에 대응하여 배치될 수도 있다. 일 실시예로, 도 8a에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 슬릿 구조로 배치될 수 있고, 도 8b에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 격자 구조로 배치될 수 있으며, 도 8c에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 띠 구조로 배치될 수 있다.
도 8a 내지 도 8c에는 일 실시예에 따른 개구 패턴(OP)이 주변영역(PA)에 대응하여 일부에만 배치된 것으로 도시되어 있으나, 개구 패턴(OP)은 표시영역(DA)을 둘러싸며 주변영역(PA)에 대응하여 배치될 수 있다.
기존 디스플레이 장치에 있어서, 주변영역(PA)에 발생한 크랙(Crack)이 표시영역(DA)으로 전파되어 유기발광다이오드(OLED), 터치 유닛(TU) 등이 손상되는 문제점이 존재하였다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로서, 주변영역(PA)에 대응하여 무기층(101)의 적어도 일부가 제거된 개구 패턴(OP)을 형성함으로써, 크랙의 전파를 방지함으로써 제품의 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(2)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 주변영역(PA)을 포함할 수 있다. 디스플레이 장치(2)는 표시영역(DA)에서 방출되는 빛을 이용하여 외부로 이미지를 제공할 수 있다.
도 9에서는 표시영역(DA)이 사각형인 디스플레이 장치(2)를 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다. 또한, 도 9의 디스플레이 장치(2)는 플랫한 형태의 평판 디스플레이 장치를 도시하나, 디스플레이 장치(2)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
도 10a 내지 도 10a는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도들이다. 보다 구체적으로는, 도 10a는 개구 패턴(OP)이 주변영역(PA)에 대응하여 슬릿 구조로 배치된 모습을 도시한 도면이고, 도 10b는 개구 패턴(OP)이 주변영역(PA)에 대응하여 격자 구조로 배치된 모습을 도시한 도면이며, 도 10c는 개구 패턴(OP)이 주변영역(PA)에 대응하여 띠 구조로 배치된 모습을 도시한 도면이다.
도 10a 내지 도 10c에서는 본 발명의 일 실시예에 따른 디스플레이 장치(2)를 개략적으로 나타낸 평면도들을 도시하지만, 도 10a는 전술한 도 5a와 대응하여 표시영역(DA) 및 주변영역(PA)의 모양만 다를 뿐, 도 10a의 플렉서블 기판(100) 상에도 도 5b에 배치된 구성이 동일하게 배치될 수 있고, 도 10b는 전술한 도 6a와 대응하여 표시영역(DA) 및 주변영역(PA)의 모양만 다를 뿐, 도 5b에 배치된 구성이 동일하게 배치될 수 있으며, 도 10c는 전술한 도 7a와 대응하여 표시영역(DA) 및 주변영역(PA)의 모양만 다를 뿐, 도 5b에 배치된 구성이 동일하게 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치(2)는 표시영역(DA) 및 표시영역(DA) 외곽의 주변영역(PA)을 포함하는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치되되, 주변영역(PA)에 대응하여 적어도 일부가 제거된 개구 패턴(OP)을 갖는 무기층 및 주변영역(PA)에 대응하여 무기층 상에 배치되는 적어도 하나 이상의 절연층 및 개구 패턴(OP)의 적어도 일부를 덮으며 플렉서블 기판(100) 상에 배치되는 제1 유기물층을 구비할 수 있다. 선택적 실시예로, 제1 유기물층은 플렉서블 기판(100) 상에 직접 배치될 수 있다.
일 실시예에 따른 디스플레이 장치(2)는 플렉서블 기판(100) 상에 배치된 복수의 박막트랜지스터, 복수의 박막트랜지스터를 덮도록 복수의 박막트랜지스터 상에 배치된 제1 평탄화층, 제1 평탄화층 상에 배치된 제2 평탄화층을 더 포함할 수 있고, 제2 평탄화층은 제1 유기물층과 동일 물질을 포함할 수 있다.
도 10a에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 표시영역(DA)을 따라 슬릿 구조로 배치될 수 있고, 도 10b에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 표시영역(DA)을 따라 격자 구조로 배치될 수 있으며, 도 10c에 도시된 바와 같이, 개구 패턴(OP)은 주변영역(PA)에 대응하여 표시영역(DA)을 따라 띠 구조로 배치될 수 있다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 디스플레이가 적용된 전자기기들을 도시한 도면이다.
전술한 구조를 포함하는 디스플레이 장치(2)는, 도 11a에 도시된 바와 같이, 텔레비전(2A)일 수 있으며, 도 11b에 도시된 바와 같이 노트북 또는 접을 수 있는 태블릿 PC(2B)일 수 있으며, 도 11c에 도시된 바와 같이 모바일폰과 같은 휴대용 표시기(2C)일 수 있다. 또는, 디스플레이 장치는 인공지능 스피커에 구비된 표시부분에 적용되는 것과 같이, 본 발명의 실시예에 따른 구조는 소정의 이미지를 제공할 수 있는 전자 장치라면 그 제한을 두지 않는다.
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 주변영역에서 발생한 크랙(Crack)이 표시영역으로 전파되어 디스플레이 장치가 손상되는 등의 문제점을 해결하기 위하여, 주변영역에 개구 패턴을 배치함으로써, 크랙이 전파되는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
BA1, BA2, BA3, BA4: 제1 벤딩표시영역, 제2 벤딩표시영역, 제3 벤딩표시영역, 제4 벤딩표시영역
BAX1, BAX2, BAX3, BAX4: 제1 벤딩축, 제2 벤딩축, 제3 벤딩축, 제4 벤딩축
CA: 코너영역
DA: 표시영역
OP: 개구 패턴
PA: 주변영역
1, 2: 디스플레이 장치
100: 기판
101: 무기층
111: 제1 평탄화층
113: 제2 평탄화층
114: 제1 유기물층
550: 제2 유기물층

Claims (24)

  1. 표시영역 및 상기 표시영역 외곽의 주변영역을 가지며, 상기 표시영역은 중앙표시영역, 상기 중앙표시영역에 접하여 배치되며 제1 벤딩축을 기준으로 벤딩되는 제1 벤딩표시영역 및 상기 제1 벤딩축과 교차하는 제2 벤딩축을 기준으로 벤딩되는 제2 벤딩표시영역을 포함하고, 상기 주변영역은 상기 제1 벤딩표시영역 및 상기 제2 벤딩표시영역과 인접한 라운드 형상의 코너영역을 포함하는, 기판;
    상기 표시영역 및 상기 주변영역에 걸쳐 배치되되, 상기 코너영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 및
    상기 개구 패턴의 적어도 일부를 덮는, 제1 유기물층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 개구 패턴은 상기 코너영역에 대응하여 슬릿 구조로 배치되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 개구 패턴은 상기 코너영역에 대응하여 격자 구조로 배치되는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 기판 상에 직접 배치되는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 코너영역에 대응하여 상기 무기층 상에 배치된 적어도 하나 이상의 절연층을 포함하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 중앙표시영역, 상기 제1 벤딩표시영역 및 상기 제2 벤딩표시영역의 상기 무기층 상에 배치된 복수의 박막트랜지스터 및 상기 복수의 박막트랜지스터에 각각 전기적으로 연결된, 복수의 표시소자를 더 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 복수의 박막트랜지스터를 덮도록 상기 복수의 박막트랜지스터 상에 각각 배치된 제1 평탄화층, 상기 제1 평탄화층 상에 배치된 제2 평탄화층을 더 포함하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2 평탄화층은 상기 제1 유기물층과 동일 물질을 포함하는, 디스플레이 장치.
  9. 제6항에 있어서,
    상기 복수의 표시소자 상에 배치되며, 적어도 하나 이상의 무기봉지층 및 적어도 하나 이상의 유기봉지층을 포함하는 박막봉지층을 더 포함하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 박막봉지층 상에 배치된, 터치 유닛을 더 포함하고,
    상기 터치 유닛은,
    제1 터치 절연막;
    상기 제1 터치 절연막 상에 배치된, 제1 도전층;
    상기 제1 도전층 상에 배치된, 제2 도전층;
    상기 제1 도전층과 상게 제2 도전층 사이에 개재되는, 제2 터치 절연막; 및
    상기 제2 도전층 상에 배치되는, 제2 유기물층을 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제2 유기물층은 상기 제1 유기물층의 적어도 일부를 덮도록 상기 코너영역까지 연장되어 배치되는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 코너영역에 대응하되 상기 개구 패턴의 외곽을 둘러싸도록 배치되는, 제1 댐부를 더 포함하는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 기판은 상기 중앙표시영역에 접하여 배치되며, 제3 벤딩축을 기준으로 벤딩되는 제3 벤딩표시영역을 더 포함하는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 기판은 상기 중앙표시영역에 접하여 배치되며, 제4 벤딩축을 기준으로 벤딩되는 제4 벤딩표시영역을 더 포함하는, 디스플레이 장치.
  15. 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 플렉서블 기판;
    상기 플렉서블 기판 상에 배치되되, 상기 주변영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층;
    상기 주변영역에 대응하여 상기 무기층 상에 배치되는 적어도 하나 이상의 절연층; 및
    상기 개구 패턴의 적어도 일부를 덮으며 상기 플렉서블 기판 상에 배치되는, 제1 유기물층;
    을 구비하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 개구 패턴은 상기 주변영역에 대응하여 슬릿 구조로 배치되는, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 개구 패턴은 상기 주변영역에 대응하여 격자 구조로 배치되는, 디스플레이 장치.
  18. 제15항에 있어서,
    상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 플렉서블 기판 상에 직접 배치되는, 디스플레이 장치.
  19. 제15항에 있어서,
    상기 플렉서블 기판 상에 배치된 복수의 박막트랜지스터, 상기 복수의 박막트랜지스터를 덮도록 상기 복수의 박막트랜지스터 상에 배치된 제1 평탄화층, 상기 제1 평탄화층 상에 배치된 제2 평탄화층을 더 포함하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제2 평탄화층은 상기 제1 유기물층과 동일 물질을 포함하는, 디스플레이 장치.
  21. 표시영역, 상기 표시영역 외곽의 주변영역, 상기 표시영역에 접하여 배치되며 제1 벤딩축을 기준으로 벤딩되는 제1 벤딩영역 및 상기 제1 벤딩축과 교차하는 제2 벤딩축을 기준으로 벤딩되는 제2 벤딩영역을 포함하고, 상기 주변영역은 상기 제1 벤딩영역 및 상기 제2 벤딩영역과 인접한 라운드 형상의 코너영역을 포함하는, 기판;
    상기 표시영역 및 상기 주변영역에 걸쳐 배치되되, 상기 코너영역에 대응하여 적어도 일부가 제거된 개구 패턴을 갖는, 무기층; 및
    상기 개구 패턴의 적어도 일부를 덮는, 제1 유기물층;
    을 구비하는, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 개구 패턴은 상기 코너영역에 대응하여 슬릿 구조로 배치되는, 디스플레이 장치.
  23. 제21항에 있어서,
    상기 개구 패턴은 상기 코너영역에 대응하여 격자 구조로 배치되는, 디스플레이 장치.
  24. 제21항에 있어서,
    상기 제1 유기물층은 상기 무기층의 적어도 일부가 제거된 상기 기판 상에 직접 배치되는, 디스플레이 장치.
KR1020190117569A 2019-09-24 2019-09-24 디스플레이 장치 KR20210035959A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190117569A KR20210035959A (ko) 2019-09-24 2019-09-24 디스플레이 장치
US16/822,914 US11424422B2 (en) 2019-09-24 2020-03-18 Display device with opening pattern
CN202010660518.3A CN112635519A (zh) 2019-09-24 2020-07-10 显示装置
US17/874,883 US11770968B2 (en) 2019-09-24 2022-07-27 Display device with opening pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190117569A KR20210035959A (ko) 2019-09-24 2019-09-24 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210035959A true KR20210035959A (ko) 2021-04-02

Family

ID=74882141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190117569A KR20210035959A (ko) 2019-09-24 2019-09-24 디스플레이 장치

Country Status (3)

Country Link
US (2) US11424422B2 (ko)
KR (1) KR20210035959A (ko)
CN (1) CN112635519A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11839111B2 (en) 2020-06-22 2023-12-05 Samsung Display Co., Ltd. Display device having crack prevention portions on a side portion and method of fabricating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430566A (zh) * 2020-03-30 2020-07-17 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
KR20220038948A (ko) * 2020-09-21 2022-03-29 엘지디스플레이 주식회사 표시패널
KR20230124155A (ko) * 2022-02-17 2023-08-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126545B2 (ja) * 2009-02-09 2013-01-23 ソニー株式会社 表示装置の製造方法
JP2015062056A (ja) * 2013-08-19 2015-04-02 三菱化学株式会社 電子写真感光体、電子写真感光体カートリッジ、及び画像形成装置
KR20150071538A (ko) * 2013-12-18 2015-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102223675B1 (ko) 2014-03-17 2021-03-08 삼성디스플레이 주식회사 라미네이션 장치 및 라미네이션 방법
JP2016038520A (ja) * 2014-08-08 2016-03-22 株式会社ジャパンディスプレイ 表示装置
US9276055B1 (en) 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
KR102560703B1 (ko) 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
JP6815159B2 (ja) * 2016-10-14 2021-01-20 株式会社ジャパンディスプレイ 表示装置
US10916221B2 (en) * 2017-05-03 2021-02-09 Innolux Corporation Display device
KR102354387B1 (ko) 2017-05-08 2022-01-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101834793B1 (ko) * 2017-07-28 2018-03-06 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이를 포함하는 전자 장치
KR102403713B1 (ko) 2017-10-31 2022-05-30 엘지디스플레이 주식회사 플렉서블 디스플레이
US10847596B2 (en) * 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
KR102453147B1 (ko) * 2017-12-11 2022-10-07 엘지디스플레이 주식회사 플렉서블 표시장치
KR102095910B1 (ko) * 2017-12-13 2020-04-01 엘지디스플레이 주식회사 곡면형 표시장치와 그의 제조방법
CN112820766A (zh) * 2018-03-28 2021-05-18 上海天马微电子有限公司 一种柔性显示面板及显示装置
CN108766977B (zh) * 2018-05-24 2021-04-13 京东方科技集团股份有限公司 一种oled显示基板、显示面板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11839111B2 (en) 2020-06-22 2023-12-05 Samsung Display Co., Ltd. Display device having crack prevention portions on a side portion and method of fabricating the same

Also Published As

Publication number Publication date
CN112635519A (zh) 2021-04-09
US20210091320A1 (en) 2021-03-25
US20220359841A1 (en) 2022-11-10
US11424422B2 (en) 2022-08-23
US11770968B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
US11581378B2 (en) Display apparatus having pixel electrodes arranged on a planarization layer
US11770968B2 (en) Display device with opening pattern
US11462605B2 (en) Display apparatus
US11398543B2 (en) Display device including connective wirings within a display area thereof
KR20210034158A (ko) 디스플레이 장치
US11158837B2 (en) Display apparatus having a thin-film encapsulation layer
KR20210010716A (ko) 표시 장치
US20230189576A1 (en) Display panel
EP3764204A1 (en) Display device and method of manufacturing the same
US11545528B2 (en) Display apparatus
KR20210050058A (ko) 디스플레이 장치
KR20210030539A (ko) 디스플레이 장치 및 그 제조방법
KR20210157512A (ko) 디스플레이 장치
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20210052635A (ko) 디스플레이 장치
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210131508A (ko) 디스플레이 장치
KR20210018646A (ko) 디스플레이 장치 및 그 제조방법
US11765953B2 (en) Display apparatus including overlapping elements
KR20210031583A (ko) 디스플레이 장치
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법
KR20210086792A (ko) 디스플레이 장치
KR20210149967A (ko) 표시 장치
KR20220017568A (ko) 디스플레이 장치
KR20210099238A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination