KR20210034158A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210034158A
KR20210034158A KR1020190115480A KR20190115480A KR20210034158A KR 20210034158 A KR20210034158 A KR 20210034158A KR 1020190115480 A KR1020190115480 A KR 1020190115480A KR 20190115480 A KR20190115480 A KR 20190115480A KR 20210034158 A KR20210034158 A KR 20210034158A
Authority
KR
South Korea
Prior art keywords
fan
display area
disposed
driving circuit
wiring
Prior art date
Application number
KR1020190115480A
Other languages
English (en)
Inventor
김병선
곽원규
김경화
김재원
박형준
조승연
최준원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190115480A priority Critical patent/KR20210034158A/ko
Priority to US16/917,716 priority patent/US11653533B2/en
Priority to CN202010650808.XA priority patent/CN112530992A/zh
Publication of KR20210034158A publication Critical patent/KR20210034158A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 데드 스페이스를 축소할 수 있는 디스플레이 장치를 위하여, 제1 표시영역과 제2 표시영역을 포함하는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판; 상기 제1 표시영역의 외곽을 따라 상기 주변영역 상 일부에 배치되는, 제1 팬아웃 부분; 상기 제1 팬아웃 부분의 외곽을 따라 배치되는, 제2 팬아웃 부분; 상기 주변영역 상에서 상기 표시영역의 일 측에 대응하도록 배치되며, 상기 제1 팬아웃 부분과 적어도 일부 중첩하는, 제1 전원공급배선; 및 상기 주변영역 상에서 상기 표시영역의 외곽을 따라 배치되며, 상기 제2 팬아웃 부분과 적어도 일부 중첩하는, 제2 전원공급배선;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 데드 스페이스를 축소할 수 있는 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이 장치에 대한 요구가 다양한 형태로 증가하고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치에서 표시영역의 크기를 넓히기 위해 주변영역, 일명, 데드 스페이스(Dead Space)가 점점 작아지는 방향으로 기술개발이 이루어지고 있다. 표시영역 외곽의 데드 스페이스(Dead Space)를 줄이기 위해, 주변영역에 배치된 배선들을 중첩시키는 방법을 도입하고 있다.
그러나 종래의 디스플레이 장치에서 코너부의 데드 스페이스가 직선부의 데드 스페이스보다 넓다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 코너부의 데드 스페이스를 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 표시영역과 제2 표시영역을 포함하는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판; 상기 제1 표시영역의 외곽을 따라 상기 주변영역 상 일부에 배치되는, 제1 팬아웃 부분; 상기 제1 팬아웃 부분의 외곽을 따라 배치되는, 제2 팬아웃 부분; 상기 주변영역 상에서 상기 표시영역의 일 측에 대응하도록 배치되며, 상기 제1 팬아웃 부분과 적어도 일부 중첩하는, 제1 전원공급배선; 및 상기 주변영역 상에서 상기 표시영역의 외곽을 따라 배치되며, 상기 제2 팬아웃 부분과 적어도 일부 중첩하는, 제2 전원공급배선;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 상기 제2 팬아웃 부분 사이 및 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는, 구동회로를 더 포함할 수 있다.
본 실시예에 있어서, 상기 구동회로는 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 제2 팬아웃 부분 사이에 배치되는 제1 서브 구동회로와 제2 서브 구동회로를 포함하고, 상기 제1 서브 구동회로와 제2 서브 구동회로는 제1 거리만큼 이격될 수 있다.
본 실시예에 있어서, 상기 구동회로는 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는 제3 서브 구동회로와 제4 서브 구동회로를 포함하고, 상기 제3 서브 구동회로와 상기 제4 서브 구동회로는 상기 제1 거리보다 작은 제2 거리만큼 이격될 수 있다.
본 실시예에 있어서, 상기 제1 팬아웃 부분은 상기 기판 상에서 서로 상이한 층에 배치되는 제1 팬아웃 배선과 제2 팬아웃 배선을 포함하고, 상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 서로 교번하여 배치될 수 있다.
본 실시예에 있어서, 상기 제2 팬아웃 부분은 상기 기판 상에서 서로 상이한 층에 배치되는 제3 팬아웃 배선과 제4 팬아웃 배선을 포함하고, 상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 서로 교번하여 배치될 수 있다.
본 실시예에 있어서, 상기 제3 팬아웃 배선은 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로 사이를 지날 수 있다.
본 실시예에 있어서, 상기 표시영역에 배치된 복수의 화소들을 더 포함하고, 상기 제1 전원공급배선은 상기 화소들에 제1 전원전압을 제공할 수 있다.
본 실시예에 있어서, 상기 제2 전원공급배선은 상기 화소들에 제2 전원전압을 제공할 수 있다.
본 실시예에 있어서, 상기 제1 표시영역 상에 배치되고, 제1 방향을 따라 연장된 복수의 제1 데이터선들을 더 포함하고, 상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 상기 제1 데이터선들과 연결되어 상기 화소들로 데이터신호를 제공할 수 있다.
본 실시예에 있어서, 상기 제2 표시영역 상에 배치되되, 상기 제1 방향을 따라 연장된 복수의 제2 데이터선들을 더 포함하고, 상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 상기 제2 데이터선들과 연결되어 상기 화소들로 데이터신호를 제공할 수 있다.
본 실시예에 있어서, 상기 표시영역 상에 배치되되, 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 복수의 스캔선들을 포함하고, 상기 구동회로는 상기 복수의 스캔선들을 통해 각 화소에 스캔신호를 전달할 수 있다.
본 실시예에 있어서, 반도체층, 상기 반도체층과 절연된 게이트전극 및 상기 게이트전극과 절연된 소스전극과 드레인전극을 포함하는, 박막트랜지스터를 더 포함하고, 상기 제1 팬아웃 배선은 상기 게이트전극과 동일 물질을 포함하고 상기 제1 전원공급배선은 상기 소스전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 하부전극 및 상기 하부전극 상에 배치된 상부전극을 포함하는, 스토리지 커패시터;를 더 포함하고, 상기 제1 팬아웃 배선은 상기 하부전극 또는 상기 상부전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 표시영역은 라운드형 코너부를 포함할 수 있다.
본 발명의 다른 관점에 따르면, 제1 표시영역과 제2 표시영역을 포함하는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판; 상기 제1 표시영역의 외곽에 대응하는 상기 주변영역 상에 배치되되, 제1 팬아웃 배선과 제2 팬아웃 배선을 포함하는, 제1 팬아웃 부분; 상기 제1 팬아웃 부분의 외곽을 따라 배치되되, 제3 팬아웃 배선과 제4 팬아웃 배선을 포함하는, 제2 팬아웃 부분; 상기 제1 팬아웃 배선과 적어도 일부 중첩하며, 상기 제1 팬아웃 배선 상에 배치되는, 제1 전원공급배선; 및 상기 제3 팬아웃 배선과 적어도 일부 중첩하며, 상기 제3 팬아웃 배선 상에 배치되는, 제2 전원공급배선;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 상기 제2 팬아웃 부분 사이 및 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는, 구동회로를 더 포함할 수 있다.
본 실시예에 있어서, 상기 구동회로는 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 제2 팬아웃 부분 사이에 배치되는 제1 서브 구동회로와 제2 서브 구동회로를 포함하고, 상기 제1 서브 구동회로와 상기 제2 서브 구동회로는 제1 거리만큼 이격될 수 있다.
본 실시예에 있어서, 상기 구동회로는 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는 제3 서브 구동회로와 제4 서브 구동회로를 포함하고, 상기 제3 서브 구동회로와 상기 제4 서브 구동회로는 상기 제1 거리보다 작은 제2 거리만큼 이격될 수 있다.
본 실시예에 있어서, 상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 상기 기판 상에서 상이한 층에 배치되고, 상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 상기 기판 상에서 상이한 층에 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 코너부의 전원공급배선과 팬아웃 배선을 중첩되도록 함으로써, 주변영역을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 7은 도 6의 I―I' 선을 따라 취한 단면도이다.
도 8a 내지 도 8c는 도 6의 II―II' 선을 따라 취한 단면도이다.
도 9a 및 도 9b는 도 6의 III―III' 선을 따라 취한 단면도이다.
도 10은 도 6의 IV―IV' 선을 따라 취한 단면도이다.
도 11은 도 6의 V―V' 선을 따라 취한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 주변영역(PA)을 포함할 수 있다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 주변영역(PA)은 이미지가 표시되지 않고 표시영역(DA)의 외곽의 영역일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 플랫한 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 디스플레이 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수 있다.
디스플레이 장치(1)가 입체형 표시면을 포함하는 경우, 디스플레이 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예로, 디스플레이 장치(1)가 커브드 표시면을 포함하는 경우, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
또한, 일 실시예로, 도 1에서는 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라모듈, 전원모듈 등이 디스플레이 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에서는 디스플레이 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 일 실시예로, 표시영역(DA)의 형상은 원형, 타원 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 일 실시예에 따른 디스플레이 장치(1)의 표시영역(DA)은 제1 표시영역(DA1) 및 제2 표시영역(DA2)을 포함할 수 있다. 또한, 표시영역(DA)의 네 코너부(DA-C)는 소정의 곡률을 갖는 라운드형 형상일 수 있다. 주변영역(PA)은 표시영역(DA)을 에워싸을 수 있다. 다만, 표시영역(DA)과 주변영역(PA)의 형상은 상대적으로 디자인될 수 있다.
도 3을 참조하면, 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들을 포함할 수 있다. 복수의 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시소자를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 박막봉지층(TFE, 도 7)으로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
각 화소(P)는 주변영역(PA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 구동회로(120), 패드부(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
구동회로(120)는 스캔선(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있고, 발광제어선(EL)을 통해 각 화소에 발광제어신호를 제공할 수 있다. 구동회로(120)는 표시영역(DA)을 사이에 두고 좌측과 우측에 나란하게 구비될 수 있다. 표시영역(DA)에 배치된 복수의 화소(P)들 중 일부는 표시영역(DA)의 좌측 또는 우측에 구비된 구동회로(120) 중 적어도 어느 하나와 전기적으로 연결될 수 있다.
패드부(140)는 기판(100)의 일 측에 배치될 수 있다. 패드부(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판과 전기적으로 연결될 수 있다. 인쇄회로기판의 패드부는 디스플레이 장치(1)의 패드부(140)와 전기적으로 연결될 수 있다. 인쇄회로기판은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달할 수 있다.
제어부에서 생성된 제어 신호는 인쇄회로기판을 통해 표시영역(DA)의 좌측과 우측에 구비된 구동회로(120)에 각각 전달될 수 있다. 제어부는 제1 연결배선(161)을 통해 제1 전원공급배선(160)에 제1 전원전압을 제공할 수 있고, 제2 연결배선(171)을 통해 제2 전원공급배선(170)에 제2 전원전압을 제공할 수 있다.
제1 전원전압은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공될 수 있고, 제2 전원전압은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다. 구동전압선(PL)은 제1 방향(y방향)으로 연장되어 배치될 수 있다. 예컨대, 제1 전원전압은 구동전압(ELVDD)일 수 있고, 제2 전원전압은 공통전압(ELVSS)일 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로(150)의 데이터신호는 패드부(140)에 연결된 연결배선 및 연결배선과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 3은 데이터 구동회로(150)가 기판(100) 상의 제1 전원공급배선(160)과 패드부(140) 사이에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 인쇄회로기판에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 제2 방향(x방향)을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일 측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 4를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 도 5에서는 1개의 스토리지 커패시터를 포함한 것으로 도시하였으나, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 5를 참조하면, 화소(P)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL) 및 구동전압선(PL)에 연결될 수 있다.
도 5에서는 화소(P)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL) 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 스캔선(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함할 수 있다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화 전압(Vint)을 전달할 수 있다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔선(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결될 수 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 메인 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 할 수 있다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔선(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 5에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔선(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 상부전극(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다. 보다 구체적으로는, 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 표시영역(DA)의 라운드형 코너부(DA-C)의 AA부분을 확대한 확대도이다. 도 6에서는 제1 팬아웃 부분(165)이 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)을 포함하는 것을 도시하고 있지만, 제1 팬아웃 부분(165)은 복수의 팬아웃 배선들을 포함할 수 있다. 또한, 제2 팬아웃 부분(175)이 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)을 포함하는 것을 도시하고 있지만, 제2 팬아웃 부분(175)은 복수의 팬아웃 배선들을 포함할 수 있다.
일 실시예로, 디스플레이 장치는 제1 표시영역(DA1)과 제2 표시영역(DA2)을 포함하는 표시영역(DA) 및 표시영역(DA) 외곽의 주변영역(PA)을 포함하는 기판(100), 제1 표시영역(DA1)의 외곽을 따라 주변영역(PA) 상 일부에 배치되는 제1 팬아웃 부분(165), 제1 팬아웃 부분(165)의 외곽을 따라 배치되는 제2 팬아웃 부분(175), 주변영역(PA) 상에서 표시영역(DA)의 일 측에 대응하도록 배치되며, 제1 팬아웃 부분(165)과 적어도 일부 중첩하는 제1 전원공급배선(160) 및 주변영역(PA) 상에서 표시영역(DA)의 외곽을 따라 배치되며, 제2 팬아웃 부분(175)과 적어도 일부 중첩하는 제2 전원공급배선(170)을 구비할 수 있다.
제1 표시영역(DA1)에 대응하여 제1 팬아웃 부분(165)과 제2 팬아웃 부분(175) 사이 및 제2 표시영역(DA2)에 대응하여 제2 표시영역(DA2)과 제2 팬아웃 부분(175) 사이에는 구동회로(120)가 배치될 수 있다. 구동회로(120)는 제1 표시영역(DA1)에 대응하여 제1 팬아웃 부분(165)과 제2 팬아웃 부분(175) 사이에 배치되는 제1 서브 구동회로(121)와 제2 서브 구동회로(122)를 포함할 수 있고, 제1 서브 구동회로(121)와 제2 서브 구동회로(122)는 이격되어 배치될 수 있다. 구동회로(120)는 제2 표시영역(DA2)에 대응하여 제2 표시영역(DA2)과 제2 팬아웃 부분(175) 사이에 배치되는 제3 서브 구동회로(123)와 제4 서브 구동회로(124)를 포함할 수 있고, 제3 서브 구동회로(123)와 제4 서브 구동회로(124)는 이격되어 배치될 수 있다.
일 실시예로, 제1 표시영역(DA1)과 대응하여 제1 팬아웃 부분(165)과 제2 팬아웃 부분(175) 사이에 제1 서브 구동회로(121)와 이격되어 제2 서브 구동회로(122)가 배치될 수 있고, 제2 서브 구동회로(122)와 이격되어 제1 서브 구동회로(121)가 배치될 수 있으며, 제1 서브 구동회로(121)와 이격되어 제2 서브 구동회로(122)가 배치될 수 있다. 예컨대, 제1 서브 구동회로(121)와 제2 서브 구동회로(122)가 반복적으로 이격되어 배치될 수 있다. 또한, 제2 표시영역(DA2)에 대응하여 제2 표시영역(DA2)과 제2 팬아웃 부분(175) 사이에 제3 서브 구동회로(123)와 제4 서브 구동회로(124)도 제1 서브 구동회로(121) 및 제2 서브 구동회로(122)와 마찬가지로 제3 서브 구동회로(123)와 제4 서브 구동회로(124)가 반복적으로 이격되어 배치될 수 있다.
제2 표시영역(DA2)에 대응되며, 주변영역(PA) 상에 배치된 구동회로(120)에 포함된 서브 구동회로들은 서로 이격되어 배치될 수 있고, 제1 표시영역(DA1)에 대응되며, 주변영역(PA) 상에 배치된 구동회로(120)에 포함된 서브 구동회로들도 서로 이격되어 배치될 수 있다. 제2 표시영역(DA2)에 대응되는 주변영역(PA)에서 제1 표시영역(DA1)에 대응되는 주변영역(PA)으로 갈수록 서브 구동회로들의 이격간격이 점점 커질 수 있다.
복수의 스캔선(SL)들은 표시영역(DA) 상에 배치되되, 제1 방향(y방향)과 교차하는 제2 방향(x방향)을 따라 연장될 수 있다. 구동회로(120)는 복수의 스캔선(SL)들을 통해 각 화소에 스캔신호를 전달할 수 있고, 복수의 발광제어선(EL)들을 통해 각 화소에 발광제어신호를 전달할 수 있다.
제1 전원공급배선(160)은 구동전압선(PL)을 통해 각 화소와 연결되며, 화소들에 제1 전원전압을 제공할 수 있고, 제2 전원공급배선(170)은 각 화소에 연결되며, 화소들에 제2 전원전압을 제공할 수 있다. 이때, 제1 전원전압은 구동전압(ELVDD)일 수 있고, 제2 전원전압은 공통전압(ELVSS)일 수 있다.
제1 팬아웃 부분(165)은 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)을 포함할 수 있고, 제2 팬아웃 부분(175)은 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)을 포함할 수 있다.
도 6에 도시된 바와 같이, 제3 팬아웃 배선(176)은 제3 서브 구동회로(123)와 제4 서브 구동회로(124) 사이를 지날 수 있다. 도 6에서는 제3 팬아웃 배선(176)이 제3 서브 구동회로(123)와 제4 서브 구동회로(124) 사이를 지나는 것을 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 제2 표시영역(DA2)에 배치된 복수의 제2 데이터선(DL2)과 연결된 복수의 팬아웃 배선들은 제2 표시영역(DA2)과 제2 팬아웃 부분(175) 사이에 배치되고 서로 이격된 복수의 서브 구동회로들 사이를 지날 수 있다. 또한, 제1 표시영역(DA1)에 배치된 복수의 제1 데이터선(DL1)과 연결된 복수의 팬아웃 배선들은 제1 표시영역(DA1)과 제2 표시영역(DA2) 사이에 배치되고 서로 이격된 복수의 서브 구동회로들 사이를 지날 수 있다.
일 실시예로, 디스플레이 장치는 제1 표시영역(DA1) 상에 배치되고, 제1 방향(y방향)을 따라 연장된 복수의 제1 데이터선(DL1)들을 포함할 수 있고, 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)은 복수의 제1 데이터선(DL1)들을 통해 화소들로 데이터신호를 제공할 있다. 또한, 디스플레이 장치는 제2 표시영역(DA2) 상에 배치되고, 제1 방향(y방향)을 따라 연장된 복수의 제2 데이터선(DL2)을 포함할 수 있고, 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)은 복수의 제2 데이터선(DL2)들을 통해 화소들로 데이터신호를 제공할 수 있다.
도 7은 도 6의 I―I' 선을 따라 취한 단면도이다. 보다 구체적으로는, 도 7은 본 발명의 일 실시예에 디스플레이 장치의 일 화소의 적층 순서를 설명하기 위해 도시한 도면이다.
도 7을 참조하면, 일 실시예에 따른 디스플레이 장치는, 기판(100), 기판(100) 상에 배치된 박막트랜지스터(TFT), 박막트랜지스터(TFT)와 연결되며, 박막트랜지스터(TFT) 상에 배치된 유기발광다이오드(OLED) 및 유기발광다이오드(OLED) 상에 배치된 박막봉지층(TFE)을 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 일 실시예로, 기판(100)은 플렉서블 기판일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(101)은 표시영역(DA)과 주변영역(PA)에 걸쳐 배치될 수 있다.
기판(100) 상에는 표시영역(DA)과 대응되는 위치에 구비된 박막트랜지스터(TFT), 스토리지 커패시터(Cst) 및 이들과 전기적으로 연결된 유기발광다이오드(OLED)가 위치할 수 있다. 도 7의 박막트랜지스터(TFT)는 도 5를 참조하여 설명한 화소회로(PC)에 구비된 박막트랜지스터들 중 어느 하나, 예컨대 구동 박막트랜지스터(T1)에 해당할 수 있다.
박막트랜지스터(TFT)는 반도체층(134), 게이트전극(136), 소스전극(137) 및 드레인전극(138)을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131), 채널영역(131)의 양측에 배치되되, 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막트랜지스터(TFT)의 소스전극(137)과 드레인전극(138)과 전기적으로 연결될 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(134)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등 일 수 있다. 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트 라인과 연결될 수 있다. 일 실시예로, 게이트전극(136)은 제1 팬아웃 배선(166), 제2 팬아웃 배선(167), 제3 팬아웃 배선(176) 및 제4 팬아웃 배선(177)과 동일 물질을 포함할 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치되어, 반도체층(134)과 게이트전극(136)이 절연될 수 있다. 게이트절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 게이트절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 하부전극(144) 및 하부전극(144) 상에 배치된 상부전극(146)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(144) 및 상부전극(146)은 서로 중첩하며 배치될 수 있다. 일 실시예로, 제1 팬아웃 배선(166), 제2 팬아웃 배선(167), 제3 팬아웃 배선(176) 및 제4 팬아웃 배선(177)은 하부전극(144) 또는 상부전극(146)과 동일물질을 포함할 수 있고, 동일한 층에 배치될 수 있다.
하부전극(144)과 상부전극(146) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
도 7에서는 스토리지 커패시터(Cst)가 박막트랜지스터(TFT)와 중첩하며, 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)인 경우를 도시하고 있지만, 일 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 별개의 독립된 구성요소일 수도 있다.
제2 층간절연층(107)은 스토리지 커패시터(Cst)의 상부전극(146) 상에 배치될 수 있다. 제2 층간절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2) 등을 포함할 수 있으며, 단층 또는 다층일 수 있다.
제2 층간절연층(107) 상에는 소스전극(137)과 드레인전극(138)이 배치될 수 있다. 소스전극(137) 및 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 소스전극(137)과 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 일 실시예로, 소스전극(137)과 드레인전극(138)은 제1 전원공급배선(160) 및 제2 전원공급배선(170)과 동일 물질을 포함할 수 있다.
소스전극(137)과 드레인전극(138) 상에는 제1 평탄화층(111) 및 제2 평탄화층(113)이 배치될 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)은 화소회로(PC)의 상면을 평탄화하게 하여, 유기발광다이오드(OLED)가 위치할 면을 평탄화하게 할 수 있다.
제1 평탄화층(111) 및 제2 평탄화층(113)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA) 나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)은 무기물질을 포함할 수 있다. 이러한, 제1 평탄화층(111) 및 제2 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 제1 평탄화층(111) 및 제2 평탄화층(113)이 무기물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 제1 평탄화층(111) 및 제2 평탄화층(113)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
기판(100)의 표시영역(DA)에 있어서, 제2 평탄화층(113) 상에는 화소전극(210), 중간층(220) 및 중간층(220)을 사이에 두고 화소전극(210)과 대향하여 배치된 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 위치할 수 있다.
제2 평탄화층(113) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써, 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(180)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180) 상에는 스페이서(미도시)가 배치될 수 있다. 스페이서는 마스크를 사용하는 제조공정에서 마스크의 처짐에 의해 유기발광다이오드(OLED)가 손상되는 것을 방지할 수 있다. 스페이서는 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
화소정의막(180)에 의해 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층이 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL; hole injection layer), 홀 수송층(HTL; hole transport layer), 발광층(EML, Emission Layer), 전자 수송층(ETL; electron transport layer), 전자 주입층(EIL; electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 물질을 포함할 경우에는 중간층(220)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
화소전극(210)은 복수 개 구비될 수 있는데, 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소전극(210)에 걸쳐서 일체(一體)인 층을 포함할 수 있는 등 다양한 변형이 가능하다. 일 실시예로, 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치되며, 중간층(220)을 제외한 기능층(들)은 복수의 화소전극(210)에 걸쳐서 일체로 형성될 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부 덮는 형태로 배치될 수 있다. 대향전극(230)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)의 전면에 배치될 수 있다. 즉, 대향전극(230)은 복수의 화소들을 커버하도록 일체(一體)로 형성될 수 있다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치(1)는 전면(全面) 발광형이 될 수 있다. 일 실시예로, 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치(1)는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않으며, 본 실시예의 디스플레이 장치(1)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
대향전극(230) 상에는 박막봉지층(TFE)이 배치되어, 유기발광다이오드(OLED)를 외부의 습기 및 산소로부터 보호할 수 있다. 박막봉지층(TFE)은 적어도 하나 이상의 유기봉지층과 적어도 하나 이상의 무기봉지층을 구비할 수 있다. 박막봉지층(TFE)은 표시영역(DA) 전체를 커버하며, 주변영역(PA) 측으로 연장되어 주변영역(PA)의 일부를 커버하도록 배치될 수 있다.
박막봉지층(TFE)은 제1 무기봉지층(310), 제1 무기봉지층(310) 상에 배치되는 제2 무기봉지층(330) 및 제1 무기봉지층(310)과 제2 무기봉지층(330) 사이에 개재되는 유기봉지층(320)을 포함할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330) 서로 동일 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
유기봉지층(320)은 모노머(monomer)계열의 물질 또는 폴리머(polymer)계열의 물질을 포함할 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
도 8a 내지 도 8c는 도 6의 II―II' 선을 따라 취한 단면도이다. 보다 구체적으로는, 도 8a는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제1 팬아웃 부분(165)에 포함된 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)이 제1 전원공급배선(160)과 적어도 일부 중첩하며 배치된 모습을 도시한 도면이고, 도 8b는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제1 팬아웃 부분(165)에 포함된 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)이 서로 교번하여 배치된 모습을 도시한 도면이며, 도 8c는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제1 팬아웃 배선(166)과 제1 데이터선(DL1)이 컨택홀(CNT)을 통해 전기적으로 연결된 모습을 도시한 도면이다.
표시영역(DA)에 배치된 버퍼층(101), 게이트절연층(103), 제1 층간절연층(105), 제2 층간절연층(107), 제1 평탄화층(111) 및 제2 평탄화층(113)은 주변영역(PA)으로 연장되어 배치될 수 있다.
도 8a를 참조하면, 기판(100) 상에 버퍼층(101)이 배치될 수 있고, 버퍼층(101) 상에는 게이트절연층(103)이 배치될 수 있으며, 게이트절연층(103) 상에는 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)이 배치될 수 있다. 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)은 제1 데이터선(DL1)을 통해 제1 표시영역(DA1)의 각 화소에 데이터신호를 제공할 수 있다. 일 실시예로, 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)은 전술한 게이트전극(136)과 동일 물질을 포함할 수 있다.
제1 팬아웃 배선(166)과 제2 팬아웃 배선(167) 상에는 제1 층간절연층(105)이 배치될 수 있고, 제1 층간절연층(105) 상에는 제2 층간절연층(107)이 배치될 수 있으며, 제2 층간절연층(107) 상에는 제1 전원공급배선(160)이 배치될 수 있다. 제1 전원공급배선(160)은 구동전압선(PL)을 통해 각 화소에 제1 전원전압을 제공할 수 있다. 일 실시예로, 제1 전원공급배선(160)은 전술한 소스전극(137) 및 드레인전극(138)과 동일 물질을 포함할 수 있다. 제1 전원공급배선(160) 상에는 제1 평탄화층(111)이 배치될 수 있다.
제1 팬아웃 배선(166)과 제1 전원공급배선(160)은 제1 층간절연층(105) 및 제2 층간절연층(107)에 의해 절연될 수 있고, 제1 팬아웃 배선(166)과 제1 전원공급배선(160)의 적어도 일부는 기판(100) 상에서 중첩하며 배치될 수 있다.
제2 팬아웃 배선(167)과 제1 전원공급배선(160)은 제1 층간절연층(105) 및 제2 층간절연층(107)에 의해 절연될 수 있고, 제2 팬아웃 배선(167)과 제1 전원공급배선(160)의 적어도 일부는 기판(100) 상에서 중첩하며 배치될 수 있다.
도 8b를 참조하면, 제1 팬아웃 부분(165)은 기판(100) 상에서 서로 상이한 층에 배치되는 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)을 포함할 수 있고, 은 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)은 서로 교번하여 배치될 수 있다. 보다 구체적으로는, 제1 팬아웃 부분(165)은 게이트절연층(103) 상에 배치되는 제1 팬아웃 배선(166) 및 제1 층간절연층(105) 상에 배치되는 제2 팬아웃 배선(167)을 포함할 수 있고, 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)은 서로 교번하며 기판(100) 상에 배치될 수 있다. 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)이 서로 교번하며 상이한 층에 배치됨으로써, 주변영역(PA) 즉, 데드 스페이스의 면적을 줄일 수 있다. 도 8b에서는 제1 팬아웃 배선(166)이 게이트절연층(103) 상에 배치되고, 제2 팬아웃 배선(167)이 제1 층간절연층(105) 상에 배치된 것을 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 일 실시예로, 제1 팬아웃 배선(166)이 제1 층간절연층(105) 상에 배치될 수 있고, 제2 팬아웃 배선(167)이 게이트절연층(103) 상에 배치될 수도 있다.
도 8c를 참조하면, 기판(100) 상에 버퍼층(101)이 배치될 수 있고, 버퍼층(101) 상에 게이트절연층(103)이 배치될 수 있으며, 게이트절연층(103) 상에는 제1 팬아웃 배선(166)이 배치될 수 있다. 제1 팬아웃 배선(166) 상에는 제1 층간절연층(105)이 배치될 수 있고, 제1 층간절연층(105) 상에는 제2 층간절연층(107)이 배치될 수 있으며, 제2 층간절연층(107) 상에는 제1 데이터선(DL1)과 제1 전원공급배선(160)이 동일한 층에 배치될 수 있다. 제1 데이터선(DL1)은 제1 층간절연층(105)과 제2 층간절연층(107)을 관통하는 컨택홀(CNT)을 통해 제1 팬아웃 배선(166)과 전기적으로 연결될 수 있다. 제1 전원공급배선(160)은 제1 층간절연층(105)과 제2 층간절연층(107)을 사이에 두고 제1 팬아웃 배선(166)과 적어도 일부 중첩할 수 있다.
도 9a 및 도 9b는 도 6의 III―III' 선을 따라 취한 단면도이다. 보다 구체적으로는, 도 9a는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제2 팬아웃 부분(175)에 포함된 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)이 제2 전원공급배선(170)과 적어도 일부 중첩하며 배치된 모습을 도시한 도면이고, 도 9b는 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 제2 팬아웃 부분(175)에 포함된 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)이 서로 교번하여 배치된 모습을 도시한 도면이다.
도 9a를 참조하면, 기판(100) 상에 버퍼층(101)이 배치될 수 있고, 버퍼층(101) 상에는 게이트절연층(103)이 배치될 수 있으며, 게이트절연층(103) 상에는 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)이 배치될 수 있다. 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)은 제2 데이터선(DL2)을 통해 제2 표시영역(DA2)의 각 화소에 데이터신호를 제공할 수 있다. 일 실시예로, 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)은 전술한 게이트전극(136)과 동일 물질을 포함할 수 있다.
제3 팬아웃 배선(176)과 제4 팬아웃 배선(177) 상에는 제1 층간절연층(105)이 배치될 수 있고, 제1 층간절연층(105) 상에는 제2 층간절연층(107)이 배치될 수 있으며, 제2 층간절연층(107) 상에는 제2 전원공급배선(170)이 배치될 수 있다. 제2 전원공급배선(170)은 각 화소에 제2 전원전압을 제공할 수 있다. 일 실시예로, 제2 전원공급배선(170)은 전술한 소스전극(137) 및 드레인전극(138)과 동일 물질을 포함할 수 있다. 제2 전원공급배선(170) 상에는 제1 평탄화층(111)이 배치될 수 있다.
제3 팬아웃 배선(176)과 제2 전원공급배선(170)은 제1 층간절연층(105) 및 제2 층간절연층(107)에 의해 절연될 수 있고, 제3 팬아웃 배선(176)과 제2 전원공급배선(170)의 적어도 일부는 기판(100) 상에서 중첩하며 배치될 수 있다.
제4 팬아웃 배선(177)과 제2 전원공급배선(170)은 제1 층간절연층(105) 및 제2 층간절연층(107)에 의해 절연될 수 있고, 제4 팬아웃 배선(177)과 제2 전원공급배선(170)의 적어도 일부는 기판(100) 상에서 중첩하며 배치될 수 있다.
도 9b를 참조하면, 제2 팬아웃 부분(175)은 기판(100) 상에서 서로 상이한 층에 배치되는 제3 팬아웃 배선(176) 및 제4 팬아웃 배선(177)을 포함할 수 있고 은 제3 팬아웃 배선(176) 및 제4 팬아웃 배선(177)은 서로 교번하여 배치될 수 있다. 보다 구체적으로는, 제2 팬아웃 부분(175)은 게이트절연층(103) 상에 배치되는 제3 팬아웃 배선(176) 및 제1 층간절연층(105) 상에 배치되는 제4 팬아웃 배선(177)을 포함할 수 있고, 제3 팬아웃 배선(176)과 제4 팬아웃 배선(177)은 서로 교번하며 기판(100) 상에 배치될 수 있다. 제1 팬아웃 배선(166)과 제2 팬아웃 배선(167)이 서로 교번하며 상이한 층에 배치됨으로써, 주변영역(PA) 즉, 데드 스페이스의 면적을 줄일 수 있다. 도 9b에서는 제3 팬아웃 배선(176)이 게이트절연층(103) 상에 배치되고, 제4 팬아웃 배선(177)이 제1 층간절연층(105) 상에 배치된 것을 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 일 실시예로, 제3 팬아웃 배선(176)이 제1 층간절연층(105) 상에 배치될 수 있고, 제4 팬아웃 배선(177)이 게이트절연층(103) 상에 배치될 수도 있다.
도 10은 도 6의 IV―IV' 선을 따라 취한 단면도이고, 도 11은 도 6의 V―V' 선을 따라 취한 단면도이다. 보다 구체적으로는, 도 10 및 도 11은 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 구동회로에 포함된 제1 서브 구동회로와 제2 서브 구동회로의 이격간격 및 제3 서브 구동회로와 제4 서브 구동회로의 이격간격을 설명하기 위해 도시한 도면이다.
도 10을 참조하면, 구동회로(120)는 제1 서브 구동회로(121)와 제2 서브 구동회로(122)를 포함할 수 있다. 제1 서브 구동회로(121)와 제2 서브 구동회로(122)는 각각 박막트랜지스터(TFT)들을 포함하며, 박막트랜지스터(TFT)들과 연결된 배선(미도시)을 포함할 수 있다. 박막트랜지스터(TFT)는 화소회로(PC)의 박막트랜지스터(TFT)와 동일한 공정에서 형성될 수 있다.
제1 서브 구동회로(121)와 제2 서브 구동회로(122)는 서로 이격되어 배치될 수 있다. 보다 구체적으로는, 제1 서브 구동회로(121)와 제2 서브 구동회로(122)는 기판(100) 상에서 제1 거리(d1) 만큼 이격되어 배치될 수 있다.
도 11을 참조하면, 구동회로(120)는 제3 서브 구동회로(123)와 제4 서브 구동회로(124)를 포함할 수 있다. 제3 서브 구동회로(123)와 제4 서브 구동회로(124)는 각각 박막트랜지스터(TFT)들을 포함하며, 박막트랜지스터(TFT)들과 연결된 배선(미도시)을 포함할 수 있다.
제3 서브 구동회로(123)와 제4 서브 구동회로(124)는 서로 이격되어 배치될 수 있다. 보다 구체적으로는, 제3 서브 구동회로(123)와 제4 서브 구동회로(124)는 기판(100) 상에서 제2 거리(d2) 만큼 이격되어 배치될 수 있다. 제3 서브 구동회로(123)와 제4 서브 구동회로(124) 사이에는 제2 표시영역(DA2)에 배치된 제2 데이터선(DL2)과 연결된 제3 팬아웃 배선(176)이 배치될 수 있다.
제1 서브 구동회로(121)와 제2 서브 구동회로(122)의 이격간격인 제1 거리(d1)는 제3 서브 구동회로(123)와 제4 서브 구동회로(124)의 이격간격인 제2 거리(d2) 보다 클 수 있다. 예컨대, 제1 표시영역(DA1)과 제2 표시영역(DA2)에 대응하여 주변영역(PA) 상에 배치된 서브 구동회로들의 이격간격은 제2 표시영역(DA2)에 대응하는 주변영역(PA)에서 제1 표시영역(DA1)에 대응하는 주변영역(PA)으로 갈수록 점점 커질 수 있다.
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 코너부의 데드 스페이스가 직선부의 데드 스페이스보다 넓다는 문제점을 해결하기 위하여, 코너부의 전원공급배선과 팬아웃 배선을 중첩되도록 함으로써, 주변영역을 최소화 하여 공간을 효율적으로 활용할 수 있는 디스플레이 장치를 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DA: 표시영역
DA1: 제1 표시영역
DA2: 제2 표시영역
PA: 주변영역
1: 디스플레이 장치
100: 기판
120: 구동회로
160: 제1 전원공급배선
165: 제1 팬아웃 부분
170: 제2 전원공급배선
175: 제2 팬아웃 부분

Claims (20)

  1. 제1 표시영역과 제2 표시영역을 포함하는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판;
    상기 제1 표시영역의 외곽을 따라 상기 주변영역 상 일부에 배치되는, 제1 팬아웃 부분;
    상기 제1 팬아웃 부분의 외곽을 따라 배치되는, 제2 팬아웃 부분;
    상기 주변영역 상에서 상기 표시영역의 일 측에 대응하도록 배치되며, 상기 제1 팬아웃 부분과 적어도 일부 중첩하는, 제1 전원공급배선; 및
    상기 주변영역 상에서 상기 표시영역의 외곽을 따라 배치되며, 상기 제2 팬아웃 부분과 적어도 일부 중첩하는, 제2 전원공급배선;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 상기 제2 팬아웃 부분 사이 및 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는, 구동회로를 더 포함하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 구동회로는 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 제2 팬아웃 부분 사이에 배치되는 제1 서브 구동회로와 제2 서브 구동회로를 포함하고,
    상기 제1 서브 구동회로와 제2 서브 구동회로는 제1 거리만큼 이격된, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 구동회로는 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는 제3 서브 구동회로와 제4 서브 구동회로를 포함하고,
    상기 제3 서브 구동회로와 상기 제4 서브 구동회로는 상기 제1 거리보다 작은 제2 거리만큼 이격된, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1 팬아웃 부분은 상기 기판 상에서 서로 상이한 층에 배치되는 제1 팬아웃 배선과 제2 팬아웃 배선을 포함하고,
    상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 서로 교번하여 배치된, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 팬아웃 부분은 상기 기판 상에서 서로 상이한 층에 배치되는 제3 팬아웃 배선과 제4 팬아웃 배선을 포함하고,
    상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 서로 교번하여 배치된, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제3 팬아웃 배선은 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로 사이를 지나는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 표시영역에 배치된 복수의 화소들을 더 포함하고,
    상기 제1 전원공급배선은 상기 화소들에 제1 전원전압을 제공하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제2 전원공급배선은 상기 화소들에 제2 전원전압을 제공하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 표시영역 상에 배치되고, 제1 방향을 따라 연장된 복수의 제1 데이터선들을 더 포함하고,
    상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 상기 제1 데이터선들과 연결되어 상기 화소들로 데이터신호를 제공하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제2 표시영역 상에 배치되되, 상기 제1 방향을 따라 연장된 복수의 제2 데이터선들을 더 포함하고,
    상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 상기 제2 데이터선들과 연결되어 상기 화소들로 데이터신호를 제공하는, 디스플레이 장치.
  12. 제10항에 있어서,
    상기 표시영역 상에 배치되되, 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 복수의 스캔선들을 포함하고,
    상기 구동회로는 상기 복수의 스캔선들을 통해 각 화소에 스캔신호를 전달하는, 디스플레이 장치.
  13. 제5항에 있어서,
    반도체층, 상기 반도체층과 절연된 게이트전극 및 상기 게이트전극과 절연된 소스전극과 드레인전극을 포함하는, 박막트랜지스터를 더 포함하고,
    상기 제1 팬아웃 배선은 상기 게이트전극과 동일 물질을 포함하고 상기 제1 전원공급배선은 상기 소스전극과 동일 물질을 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    하부전극 및 상기 하부전극 상에 배치된 상부전극을 포함하는, 스토리지 커패시터;를 더 포함하고,
    상기 제1 팬아웃 배선은 상기 하부전극 또는 상기 상부전극과 동일 물질을 포함하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 표시영역은 라운드형 코너부를 포함하는, 디스플레이 장치.
  16. 제1 표시영역과 제2 표시영역을 포함하는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판;
    상기 제1 표시영역의 외곽에 대응하는 상기 주변영역 상에 배치되되, 제1 팬아웃 배선과 제2 팬아웃 배선을 포함하는, 제1 팬아웃 부분;
    상기 제1 팬아웃 부분의 외곽을 따라 배치되되, 제3 팬아웃 배선과 제4 팬아웃 배선을 포함하는, 제2 팬아웃 부분;
    상기 제1 팬아웃 배선과 적어도 일부 중첩하며, 상기 제1 팬아웃 배선 상에 배치되는, 제1 전원공급배선; 및
    상기 제3 팬아웃 배선과 적어도 일부 중첩하며, 상기 제3 팬아웃 배선 상에 배치되는, 제2 전원공급배선;
    을 구비하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 상기 제2 팬아웃 부분 사이 및 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는, 구동회로를 더 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 구동회로는 상기 제1 표시영역에 대응하여 상기 제1 팬아웃 부분과 제2 팬아웃 부분 사이에 배치되는 제1 서브 구동회로와 제2 서브 구동회로를 포함하고,
    상기 제1 서브 구동회로와 상기 제2 서브 구동회로는 제1 거리만큼 이격된, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 구동회로는 상기 제2 표시영역에 대응하여 상기 제2 표시영역과 상기 제2 팬아웃 부분 사이에 배치되는 제3 서브 구동회로와 제4 서브 구동회로를 포함하고,
    상기 제3 서브 구동회로와 상기 제4 서브 구동회로는 상기 제1 거리보다 작은 제2 거리만큼 이격된, 디스플레이 장치.
  20. 제16항에 있어서,
    상기 제1 팬아웃 배선과 상기 제2 팬아웃 배선은 상기 기판 상에서 상이한 층에 배치되고, 상기 제3 팬아웃 배선과 상기 제4 팬아웃 배선은 상기 기판 상에서 상이한 층에 배치되는, 디스플레이 장치.
KR1020190115480A 2019-09-19 2019-09-19 디스플레이 장치 KR20210034158A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190115480A KR20210034158A (ko) 2019-09-19 2019-09-19 디스플레이 장치
US16/917,716 US11653533B2 (en) 2019-09-19 2020-06-30 Display device
CN202010650808.XA CN112530992A (zh) 2019-09-19 2020-07-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190115480A KR20210034158A (ko) 2019-09-19 2019-09-19 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210034158A true KR20210034158A (ko) 2021-03-30

Family

ID=74881232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190115480A KR20210034158A (ko) 2019-09-19 2019-09-19 디스플레이 장치

Country Status (3)

Country Link
US (1) US11653533B2 (ko)
KR (1) KR20210034158A (ko)
CN (1) CN112530992A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022133792A1 (zh) * 2020-12-23 2022-06-30 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN113363298B (zh) * 2021-05-31 2023-04-07 京东方科技集团股份有限公司 显示面板及含有其的显示装置
CN113421896B (zh) * 2021-06-03 2022-10-11 武汉天马微电子有限公司 显示面板及显示装置
WO2022252230A1 (zh) * 2021-06-04 2022-12-08 京东方科技集团股份有限公司 显示基板和显示装置
CN116615775A (zh) * 2021-12-17 2023-08-18 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627245B1 (ko) 2009-05-11 2016-06-07 삼성디스플레이 주식회사 팬아웃 배선을 포함하는 표시장치
KR101771562B1 (ko) 2011-02-14 2017-08-28 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9204532B2 (en) * 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
KR20170130016A (ko) * 2016-05-17 2017-11-28 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR20180030314A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 표시 장치
US11049445B2 (en) 2017-08-02 2021-06-29 Apple Inc. Electronic devices with narrow display borders
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
CN108493226B (zh) * 2018-05-14 2021-04-30 上海天马有机发光显示技术有限公司 一种电子设备、显示面板及其制备方法
US10763323B2 (en) * 2018-06-22 2020-09-01 Apple Inc. Power and data routing structures for organic light-emitting diode displays
KR20200039263A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US11653533B2 (en) 2023-05-16
CN112530992A (zh) 2021-03-19
US20210091164A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
KR20210034158A (ko) 디스플레이 장치
KR20210052730A (ko) 디스플레이 장치
US11770968B2 (en) Display device with opening pattern
KR20200133095A (ko) 유기발광표시장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210010716A (ko) 표시 장치
CN112713170A (zh) 显示装置
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR20210032600A (ko) 디스플레이 장치
US20210159288A1 (en) Display device and method of manufacturing the same
KR20210132789A (ko) 표시 장치
KR20210076293A (ko) 디스플레이 장치
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210007084A (ko) 표시 패널
KR102531674B1 (ko) 표시 패널
KR20210155444A (ko) 디스플레이 장치
US11387311B2 (en) Display device for reducing or preventing crosstalk
KR20210086792A (ko) 디스플레이 장치
KR20210141821A (ko) 디스플레이 장치
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20210052729A (ko) 디스플레이 장치 및 그 제조방법
KR20210055851A (ko) 디스플레이 장치 및 그 제조방법
KR20220100763A (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination