KR20220002792A - 디스플레이 장치와, 이의 제조방법 - Google Patents

디스플레이 장치와, 이의 제조방법 Download PDF

Info

Publication number
KR20220002792A
KR20220002792A KR1020200080501A KR20200080501A KR20220002792A KR 20220002792 A KR20220002792 A KR 20220002792A KR 1020200080501 A KR1020200080501 A KR 1020200080501A KR 20200080501 A KR20200080501 A KR 20200080501A KR 20220002792 A KR20220002792 A KR 20220002792A
Authority
KR
South Korea
Prior art keywords
panel
driving
display panel
disposed
electrically connected
Prior art date
Application number
KR1020200080501A
Other languages
English (en)
Inventor
안이준
김억수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200080501A priority Critical patent/KR20220002792A/ko
Priority to US17/189,349 priority patent/US11664359B2/en
Priority to CN202110724895.3A priority patent/CN113871426A/zh
Publication of KR20220002792A publication Critical patent/KR20220002792A/ko

Links

Images

Classifications

    • H01L27/3253—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H01L27/3255—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H01L2227/323—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치와, 이의 제조방법을 개시한다. 본 발명은 표시영역이 배치된 제1면과, 제2면을 구비하는 표시패널;과, 표시패널 상에 배치되며, 제1면과, 제2면을 가지는 구동패널;과, 표시패널과 구동패널 사이에 충진된 충진부;를 포함하되, 표시패널과 구동패널은 수직방향으로 적층되며, 각각의 배선들은 표시패널과 구동패널을 관통한 컨택홀을 통하여 서로 전기적으로 연결될 수 있다.

Description

디스플레이 장치와, 이의 제조방법{Display apparatus and method for manufacturing the same}
본 발명은 디스플레이 장치와, 이의 제조방법에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트폰, 랩탑컴퓨터, 디지털카메라, 캠코더, 휴대정보단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일장치나, 데스크탑 컴퓨터, 텔레비전, 옥외광고판, 전시용 디스플레이 장치, 자동차용 계기판, 헤드업 디스플레이(head up display, HUD)와 같은 전자장치에 이용할 수 있다.
디스플레이 장치는 이미지를 표시하는 표시영역 이외에 발광에 직접적으로 관여하지 않는 주변영역, 이른바, 데드스페이스(dead space)를 포함한다. 데드스페이서에는 배선이나 드라이버 등이 배치될 수 있으며, 이들은 표시영역의 소자들에 전기적으로 연결될 수 있다.
그런데, 디스플레이 장치는 풀스크린의 이미지를 구현하기 위하여 데드스페이서가 차지하는 영역을 줄일 필요가 있다.
본 발명의 실시예들은 데드스페이스를 최소화시킨 디스플레이 장치와, 이의 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 이미지를 표시하는 표시영역이 배치된 제1면과, 상기 제1면에 반대되는 제2면을 구비하는 표시패널;과, 상기 표시패널 상에 배치되며, 상기 표시패널의 제2면에 마주보는 제1면과, 상기 제1면에 반대되는 제2면을 가지는 구동패널;과, 상기 표시패널과 구동패널 사이에 충진된 충진부;를 포함하되, 상기 표시패널과 구동패널은 수직방향으로 적층되며, 상기 표시패널 및 구동패널의 각각의 배선들은 상기 표시패널과 구동패널을 관통한 컨택홀을 통하여 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시패널에는 복수의 제1 컨택홀이 배치되며, 상기 구동패널에는 복수의 제2 컨택홀이 배치되며, 상기 각각의 배선들은 상기 제1 컨택홀 및 제2 컨택홀을 경유하여 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시패널의 제1면 상에는 상기 표시영역에 전기적으로 연결된 복수의 제1 배선이 배치되며, 상기 구동패널의 제1면 상에는 상기 복수의 제1 배선에 전기적으로 연결된 복수의 제2 배선과, 상기 복수의 제2 배선에 전기적으로 연결된 드라이버가 배치되며, 상기 구동패널의 제2면 상에는 상기 드라이버에 전기적으로 연결된 IC가 배치될 수 있다.
일 실시예에 있어서, 제1 접속부는 상기 표시패널의 제2면 상에 배치되며, 상기 제1 컨택홀을 통하여 상기 제1 배선에 전기적으로 연결되며, 제2 접속부는 상기 구동패널의 제1면 상에 배치되어 상기 제1 접속부에 접속되며, 상기 제2 배선에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제1 접속부와 제2 접속부 사이에는 범프가 개재될 수 있다.
일 실시예에 있어서, 상기 구동패널의 제1면 상에는 상기 드라이버에 전기적으로 연결된 복수의 제3 배선이 배치되며, 상기 구동패널의 제2면 상에는 상기 IC에 전기적으로 연결된 제4 배선이 배치되며, 상기 제3 배선과 제4 배선은 상기 제2 컨택홀을 통하여 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시영역에 배치된 표시소자에 인가되는 신호는 상기 구동패널에 배치된 드라이버로부터 인가될 수 있다.
일 실시예에 있어서, 상기 충진부는 상기 표시패널의 제2면과, 상기 구동패널의 제1면 사이의 간격에 충진될 수 있다.
일 실시예에 있어서, 상기 표시패널과 구동패널은 중첩되며, 상기 구동패널의 크기는 상기 표시패널의 크기보다 작을 수 있다.
일 실시예에 있어서, 상기 구동패널은 제1 구동패널과, 제2 구동패널을 구비하며, 상기 제1 구동패널은 상기 표시패널의 상부에 배치되며, 상기 제2 구동패널은 상기 표시패널의 하부에 배치될 수 있다.
일 실시예에 있어서, 상기 표시패널과 구동패널의 각각의 배선들은 동일한 물질의 기판 상에 배치될 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치의 제조방법은, 원장기판을 준비하는 단계;와, 상기 원장기판 상에 복수의 표시패널 및 복수의 구동패널을 패턴화시키는 단계;와, 상기 복수의 표시패널 및 복수의 구동패널을 단일의 표시패널 및 단일의 구동패널로 각각 분리하는 단계;와, 상기 단일의 표시패널 및 상기 단일의 구동패널을 전기적으로 연결하는 단계;와, 상기 단일의 표시패널 및 단일의 구동패널 사이에 충진부를 충진하는 단계;를 포함할 수 있다.
일 실시예에 있어서, 상기 원장기판의 제1 면상에 상기 표시패널의 제1 면 및 상기 구동패널의 제1 면 상에 패턴화될 요소들을 패턴화시키는 단계;와, 상기 원장기판의 제2 면 상에 상기 표시패널의 제2 면 및 상기 구동패널의 제2면 상에 패턴화될 요소들을 패턴화시키는 단계;를 포함하되, 상기 표시패널의 제2면과 상기 구동패널의 제1면이 서로 마주보도록 결합될 수 있다.
일 실시예에 있어서, 상기 표시패널 및 구동패널에는 복수의 배선들이 형성되며, 상기 표시패널에는 복수의 제1 컨택홀이 형성되며, 상기 구동패널에는 복수의 제2 컨택홀이 형성되며, 상기 표시패널 및 구동패널의 각각의 배선들은 상기 제1 컨택홀 및 제2 컨택홀을 경유하여 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시패널의 제1면 상에는 표시영역에 전기적으로 연결되는 복수의 제1 배선이 형성되며, 상기 구동패널의 제1면 상에는 상기 복수의 제1 배선에 전기적으로 연결되는 복수의 제2 배선과, 상기 복수의 제2 배선에 전기적으로 연결되는 드라이버가 형성되며, 상기 구동패널의 제2면 상에는 상기 드라이버에 연결된 IC가 형성될 수 있다.
일 실시예에 있어서, 상기 표시패널의 제2면 상에는 제1 접속부가 형성되며, 상기 제1 접속부는 제1 컨택홀을 통하여 상기 제1 배선에 전기적으로 연결되며, 상기 구동패널의 제1면 상에는 상기 제1 접속부에 접속되는 제2 접속부가 형성되며, 상기 제2 접속부는 상기 제2 배선에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 구동패널의 제1면 상에는 상기 드라이버에 전기적으로 연결되는 복수의 제3 배선이 형성되며, 상기 구동패널의 제2면 상에는 상기 IC에 전기적으로 연결되는 제4 배선이 형성되며, 상기 제3 배선과 제4 배선은 제2 컨택홀을 통하여 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 충진부는 상기 표시패널의 제2면과 상기 구동패널의 제1면 사이의 간격에 충진될 수 있다.
일 실시예에 있어서, 상기 표시패널과 구동패널은 중첩되며, 상기 구동패널의 크기는 상기 표시패널의 크기보다 작을 수 있다.
일 실시예에 있어서, 상기 구동패널은 제1 구동패널과, 제2 구동패널을 구비하며, 상기 제1 구동패널은 상기 표시패널의 상부에 배치되며, 상기 제2 구동패널은 상기 표시패널의 하부에 배치될 수 있다.
본 발명의 일 측면에 따른 디스플레이 장치와 이의 제조방법은 표시패널과 구동패널을 분리시키고, 구동패널에 배치된 드라이버로부터 표시패널로 전기적 신호를 전달하게 됨으로써, 패널 주변의 데드스페이서를 최소화시킬 수 있다.
본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 픽셀의 등가회로도이다.
도 3는 도 1의 Ⅲ-Ⅲ'선을 따라 절단한 것을 도시한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 제1면을 도시한 평면도이다.
도 4b는 도 4a의 표시패널의 제2면을 도시한 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 구동패널의 제1면을 도시한 평면도이다.
도 5b는 도 5a의 구동패널의 제2면을 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시패널과 구동패널이 배치된 것을 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 것을 도시한 단면도이다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 디스플레이 장치를 제조하는 과정을 도시한 순차적으로 도시한 것이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 디스플레이 장치를 구비한 전자장치를 도시한 구성도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에 있어서, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한, 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장, 또는, 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에 있어서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하의 실시예에 있어서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에 있어서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에 있어서, 포함하다, 또는, 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에 있어서, 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 접속되었다고 하거나 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 접속되거나 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 접속되거나 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 개략적으로 도시한 평면도이다.
도면을 참조하면, 상기 디스플레이 장치(100)는 이미지를 표시하는 장치일 수 있다. 상기 디스플레이 장치(100)는 유기발광 디스플레이장치를 예를 들어 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로, 상기 디스플레이 장치(100)는 무기발광 디스플레이 장치(Inorganic Light Emitting Display)이거나, 퀀텀닷발광 디스플레이장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 상기 디스플레이 장치(100)에 구비된 표시소자의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
상기 디스플레이 장치(100)는 기판(101) 상에 배치된 표시영역(DA)과, 상기 표시영역(DA) 주변으로 연장되는 주변영역(PA)을 포함한다. 상기 디스플레이 장치(100)는 상기 표시영역(DA)에 배치된 복수의 픽셀로부터 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
상기 표시영역(DA)은 Y방향으로 연장된 데이터선(DL)과, Y방향과 교차하는 X방향으로 연장된 스캔선(SL)에 연결된 복수의 픽셀(P)을 포함한다. 각 픽셀(P)은 Y방향으로 연장된 구동전압선(PL)에도 연결될 수 있다.
복수의 픽셀(P)은 각각 유기발광 다이오드(OLED)와 같은 표시소자를 포함할 수 있다. 각 픽셀(P)은 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 다른 실시예로, 복수의 픽셀(P)에 포함된 유기발광 다이오드(OLED)는 모두 동일한 색상을 방출하고, 유기발광 다이오드(OLED) 상부에 배치된 컬러필터, 색변환층 등에 의하여 각 픽셀(P)의 색상이 구현될 수 있다.
도 2는 도 1의 픽셀(P)의 등가회로도이다.
도면을 참조하면, 각 픽셀(P)은 스캔선(SL) 및 데이터선(DL)에 연결된 픽셀회로(PC), 및 상기 픽셀회로(PC)에 연결된 유기발광 다이오드(OLED)를 포함한다.
상기 픽셀회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
상기 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압 및 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
상기 구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 구동전압선(PL)으로부터 유기발광 다이오드(OLED)를 흐르는 구동전류를 제어할 수 있다. 유기발광 다이오드(OLED)는 구동전류에 의해 소정의 휘도를 가지는 빛을 방출할 수 있다.
도 2에서는 픽셀회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하나, 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로디자인은 한정되지 않으며, 개수 및 회로디자인은 다양하게 변경 가능하다.
도 3는 도 1의 Ⅲ-Ⅲ'선을 따라 절단한 것을 도시한 단면도이다.
도면을 참조하면, 기판(301) 상에는 표시소자가 배치될 수 있다. 표시소자는 박막트랜지스터(TFT), 및 유기발광다이오드(OLED)를 포함할 수 있다.
상기 기판(301)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 상기 기판(301)은 단층 또는 다층일 수 있으며, 다층 구조의 경우 무기층(미도시)을 더 포함할 수 있다. 상기 기판(301)은 플렉서블, 롤러블, 또는 벤더블 특성을 가질 수 있다.
기판(301) 상에는 버퍼층(302)이 배치될 수 있다. 상기 버퍼층(302)은 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있으며, 기판(301) 상에 평탄면을 제공할 수 있다. 상기 버퍼층(302)은 산화물 또는 질화물과 같은 무기물이나, 유기물이나, 유무기 복합물을 포함할 수 있다. 상기 버퍼층(302)은 무기물과 유기물의 단층 또는 다층일 수 있다.
상기 버퍼층(302) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(334), 상기 반도체층(334)에 중첩하는 게이트전극(336), 및 반도체층(334)에 전기적으로 연결되는 소스전극(337)과 드레인전극(338)을 포함할 수 있다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
상기 반도체층(334)은 버퍼층(302) 상에 배치되며, 게이트전극(336)에 중첩하는 채널영역(331) 및 채널영역(331)의 양측에 배치되어서 상기 채널영역(331)보다 고농도의 불순물을 포함하는 소스영역(332) 및 드레인영역(333)을 포함할 수 있다. 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 상기 소스영역(332)과 드레인영역(333)은 소스전극(337)과 드레인전극(338)에 각각 전기적으로 연결될 수 있다.
상기 반도체층(334)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(334)이 산화물반도체로 형성되는 경우, 예컨대, 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 반도체층(334)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 상기 반도체층(334)이 실리콘반도체로 형성되는 경우, 예컨대, 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 포함할 수 있다.
상기 반도체층(334) 상에는 제1 게이트절연층(303)이 배치될 수 있다. 상기 제1 게이트절연층(303)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나의 무기절연물을 포함할 수 있다. 상기 제1 게이트절연층(303)은 전술한 무기절연물을 포함하는 단층 또는 다층일 수 있다.
상기 제1 게이트절연층(303) 상에는 게이트전극(336)이 배치될 수 있다. 상기 게이트전극(336)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 적어도 하나의 금속을 포함할 수 있으며, 단층 또는 다층일 수 있다. 상기 게이트전극(336)은 게이트라인에 연결될 수 있다.
상기 게이트전극(336) 상에는 제2 게이트절연층(305)이 배치될 수 있다. 상기 제2 게이트절연층(305)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나의 무기절연물을 포함할 수 있다. 상기 제2 게이트절연층(305)은 전술한 무기절연물을 포함하는 단층 또는 다층일 수 있다.
상기 제2 게이트절연층(305) 상에는 스토리지 커패시터(Cst)가 배치될 수 있다. 상기 스토리지 커패시터(Cst)는 하부전극(344) 및 하부전극(344)과 중첩하는 상부전극(346)을 포함할 수 있다. 상기 스토리지 커패시터(Cst)의 하부전극(344)은 박막트랜지스터(TFT)의 게이트전극(336)에 연결되며, 일체로 배치될 수 있다. 다른 실시예로, 상기 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)에 중첩하지 않을 수 있으며, 상기 스토리지 커패시터(Cst)의 하부전극(344)은 박막트랜지스터(TFT)의 게이트전극(336)과 별개의 독립된 구성요소일 수 있다.
상기 스토리지 커패시터(Cst)의 상부전극(346)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 단층 또는 다층일 수 있다.
상기 스토리지 커패시터(Cst)의 상부전극(346) 상에는 층간절연층(307)이 배치될 수 있다. 상기 층간절연층(307)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나의 무기절연물을 포함할 수 있다. 상기 층간절연층(307)은 전술한 무기절연물을 포함하는 단층 또는 다층일 수 있다.
상기 층간절연층(307) 상에는 데이터선(DL), 하부 구동전압선(PL1), 소스전극(337), 및 드레인전극(338)이 배치될 수 있다. 데이터선(DL), 하부 구동전압선(PL1), 소스전극(337), 및 드레인전극(338)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전물질을 포함할 수 있으며, 단층 또는 다층일 수 있다. 상기 데이터선(DL), 하부 구동전압선(PL1), 소스전극(337), 및 드레인전극(338)은 Ti/Al/Ti의 다층일 수 있다. 일 실시예로, 상기 데이터선(DL), 하부 구동전압선(PL1), 소스전극(137), 및 드레인전극(338)은 동일물질을 포함할 수 있다.
상기 데이터선(DL)은 데이터 구동회로와 전기적으로 연결될 수 있다. 데이터 구동회로의 데이터신호는 데이터선(DL)을 통해 픽셀(P)에 제공될 수 있다. 도시되지 않으나, 스캔구동회로와 전기적으로 연결된 스캔선이 제1 게이트절연층(303) 또는 제2 게이트절연층(305) 상에 배치될 수 있고, 발광구동회로와 전기적으로 연결된 발광제어선이 제1 게이트절연층(303) 또는 제2 게이트절연층(305) 상에 배치될 수 있다. 스캔구동회로의 스캔신호는 스캔선을 통해 픽셀(P)에 제공될 수 있고, 발광구동회로의 발광제어신호는 발광제어선을 통해 픽셀(P)에 제공될 수 있다.
상기 데이터선(DL), 하부 구동전압선(PL1), 소스전극(337), 및 드레인전극(338) 상에는 제1 평탄화층(311)이 배치될 수 있다. 상기 제1 평탄화층(311)은 유기물질 또는 무기물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 상기 제1 평탄화층(311)은 벤조시클로부텐(benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
상기 제1 평탄화층(311)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 상기 제1 평탄화층(311)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 및 기계적 폴리싱 공정이 수행될 수 있다.
상기 제1 평탄화층(311) 상에는 상부 구동전압선(PL2), 및 컨택메탈층(CM)이 배치될 수 있다. 상기 상부 구동전압선(PL2), 및 컨택메탈층(CM)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층일 수 있다. 상기 상부 구동전압선(PL2), 및 컨택메탈층(CM)은 Ti/Al/Ti의 다층일 수 있다. 일 실시예로, 상부 구동전압선(PL2), 및 컨택메탈층(CM)은 동일물질을 포함할 수 있다.
상기 상부 구동전압선(PL2)은 상기 제1 평탄화층(311)을 관통하는 컨택홀을 통해 하부 구동전압선(PL1)에 전기적으로 연결되어, 구동전압선을 통해 제공되는 구동전압의 전압강하를 방지할 수 있다.
상기 컨택메탈층(CM)은 상기 제1 평탄화층(311)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)에 전기적으로 연결될 수 있으며, 픽셀전극(310)은 제2 평탄화층(313)을 관통하는 컨택홀을 통해 컨택메탈층(CM)에 전기적으로 연결될 수 있다.
상기 상부 구동전압선(PL2), 및 컨택메탈층(CM) 상에는 제2 평탄화층(313)이 배치될 수 있다. 상기 제2 평탄화층(313)은 유기물질 또는 무기물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 상기 제2 평탄화층(313)은 벤조시클로부텐(benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
상기 제2 평탄화층(313)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 상기 제2 평탄화층(313)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 및 기계적 폴리싱공정이 수행될 수 있다.
상기 제2 평탄화층(113) 상에는 픽셀전극(310), 중간층(320), 및 대향전극(330)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있다. 상기 픽셀전극(310)은 제2 평탄화층(313)을 관통하는 컨택홀을 통해 컨택메탈층(CM)에 전기적으로 연결되고, 상기 컨택메탈층(CM)은 제1 평탄화층(311)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)의 소스전극(337), 및 드레인전극(338)에 전기적으로 연결될 수 있으며, 그때, 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
상기 제2 평탄화층(313) 상에는 픽셀전극(310)이 배치될 수 있다. 상기 픽셀전극(310)은 (반)투광성 전극 또는 반사전극일 수 있다. 상기 픽셀전극(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명전극층을 구비할 수 있다. 투명 또는 반투명전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나를 구비할 수 있다. 픽셀전극(210)은 ITO/Ag/ITO일 수 있다.
상기 제2 평탄화층(313) 상에는 픽셀정의막(380)이 배치될 수 있으며, 상기 픽셀정의막(380)은 픽셀전극(310)의 적어도 일부를 노출하는 개구를 가질 수 있다. 상기 픽셀정의막(380)의 개구에 의해 노출된 영역을 발광영역(EA)으로 정의할 수 있다. 상기 발광영역(EA)의 주변은 비발광영역(NEA)일 수 있으며, 비발광영역(NEA)은 발광영역(EA)을 둘러쌀 수 있다. 구체적으로, 표시영역(DA)은 복수의 발광영역(EA) 및 이들을 둘러싸는 비발광영역(NEA)을 포함할 수 있다. 상기 픽셀정의막(380)은 픽셀전극(310) 상의 대향전극(330) 사이의 거리를 증가시킴으로써, 픽셀전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 상기 픽셀정의막(380)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기절연물질일 수 있으며, 스핀코팅 등의 방법으로 형성될 수 있다.
상기 픽셀정의막(380)에 의해 적어도 일부가 노출된 픽셀전극(310) 상에는 중간층(320)이 배치될 수 있다. 중간층(320)은 발광층(320b)을 포함할 수 있으며, 상기 발광층(320b)의 아래 및 위에는 제1 기능층(320a) 및 제2 기능층(320c)이 선택적으로 배치될 수 있다.
상기 제1 기능층(320a)은 홀주입층(HIL: hole injection layer) 및/또는 홀수송층(HTL: hole transport layer)을 포함할 수 있으며, 상기 제2 기능층(320c)은 전자수송층(ETL: electron transport layer) 및/또는 전자주입층(EIL: electron injection layer)을 포함할 수 있다.
상기 발광층(320b)은 저분자유기물 또는 고분자유기물일 수 있다.
상기 발광층(320b)이 저분자유기물을 포함할 경우, 중간층(320)은 홀주입층, 홀수송층, 발광층, 전자수송층, 전자주입층 등이 단일 혹은 복합의 구조로 적층될 수 있다.
저분자유기물은 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine), 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착법으로 형성될 수 있다.
상기 발광층(320b)이 고분자유기물을 포함할 경우에는 중간층(320)은 홀수송층 및 발광층을 포함하는 구조를 가질 수 있다. 이때, 홀수송층은 PEDOT을 포함하고, 발광층은 PPV(poly-phenylene vinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자물질을 포함할 수 있다. 발광층은 스크린인쇄법이나, 잉크젯인쇄법, 레이저열전사법(LITI; laser induced thermal imaging) 등으로 형성할 수 있다.
상기 중간층(320) 상에는 대향전극(330)이 배치될 수 있다. 상기 대향전극(330)은 중간층(320)을 덮을 수 있다. 일 실시예로, 상기 대향전극(330)은 표시영역(DA) 상부에 배치되며, 표시영역(DA) 전체를 덮을 수 있다. 상기 대향전극(330)은 오픈마스크를 이용하여 표시영역(DA)에 배치된 복수의 픽셀(P)을 커버하도록 패널 전체에 일체로 형성될 수 있다.
상기 대향전극(330)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(330)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 상기 대향전극(330)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
상기 유기발광다이오드(OLED)는 박막봉지층(340)으로 커버될 수 있다. 상기 박막봉지층(340)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(340)은 제1 무기봉지층(350) 및 제2 무기봉지층(370) 및 이들 사이의 유기봉지층(360)을 포함할 수 있다.
상기 제1 무기봉지층(350) 및 제2 무기봉지층(370)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 상기 유기봉지층(360)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(360)은 아크릴계 수지, 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
상기 디스플레이 장치(100)는 도 4a, 4b에 도시된 표시패널(400) 및 도 5a 및 도 5b에 도시된 구동패널(500)을 포함한다. 상기 구동패널(500)은 상기 표시패널(400) 상에 배치될 수 있다. 상기 표시패널(400)과 구동패널(500)은 수직방향으로 서로 분리될 수 있다. 상기 구동패널(500)에는 상기 표시영역(DA)에 배치된 표시소자에 전기적으로 접속되는 배선, 예컨대, 데이터선(DL), 스캔선(SL), 발광제어선(EM) 등에 연결되는 데이터 드라이버, 스캔드라이버, 제어드라이버와 같은 외곽회로가 배치될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시패널(400)의 제1면(410)을 도시한 평면도이고, 도 4b는 도 4a의 표시패널(400)의 제2면(420)을 도시한 평면도이다.
도 4a를 참조하면, 상기 표시패널(400)의 제1면(410) 상에는 이미지를 표시하는 표시영역(DA)이 배치되며, 상기 표시영역(DA) 주변에는 주변영역(PA)이 배치될 수 있다. 상기 주변영역(PA)은 상기 표시영역(DA)을 둘러쌀 수 있다. 상기 표시패널(400)은 도 3에 도시된 기판(301)과 박막봉지층(340)이 결합된 구조물을 포함한다. 상기 표시영역(DA)에는 도 3의 표시소자가 배치될 수 있다.
상기 표시영역(DA)의 바깥의 상하부 주변영역에는 복수의 제1 배선(430)이 배치될 수 있다. 구체적으로, 상기 표시패널(400)의 Y방향으로, 상부주변영역(411)에는 복수의 제1 상부배선(431)이 배치될 수 있으며, 하부주변영역(412)에는 복수의 제1 하부배선(432)이 배치될 수 있다. 복수의 제1 상부배선(431) 및 복수의 제1 하부배선(432)은 상기 표시영역(DA)에 배치된 표시소자와 전기적 신호를 전달할 수 있다. 복수의 제1 상부배선(431) 및 복수의 제1 하부배선(432)은 교대로 상기 표시영역(DA)에 신호를 전달할 수 있다. 다른 실시예로, 상기 상부주변영역(411) 또는 하부주변영역(412)중 어느 하나의 주변영역에 복수의 제1 상부배선(431) 또는 복수의 제1 하부배선(432)중 어느 하나의 배선들이 배치될 수 있다.
도 4b를 참조하면, 상기 표시패널(400)의 제2면(420)은 상기 표시패널(400)의 두께방향으로 상기 표시패널(400)의 제1면(410)의 반대면일 수 있다. 상기 표시패널(400)의 제2면(420) 상에는 상기 복수의 제1 배선(430)에 전기적으로 연결되는 복수의 제1 접속부(440)가 배치될 수 있다. 구체적으로, 상기 표시패널(400)의 Y방향으로, 상부주변영역(421)에는 복수의 제1 상부접속부(441)가 배치될 수 있으며, 하부주변영역(422)에는 복수의 제1 하부접속부(442)가 배치될 수 있다. 복수의 제1 상부접속부(441)는 복수의 제1 상부배선(431)에 대응되는 위치에 배치될 수 있으며, 복수의 제1 하부접속부(442)는 복수의 제1 하부배선(432)에 대응되는 위치에 배치될 수 있다.
상기 제1 상부배선(431) 및 상기 제1 상부접속부(441)와, 상기 제1 하부배선(432) 및 상기 제1 하부접속부(442)는 상기 표시패널(400)을 두께방향으로 관통한 제1 컨택홀(도 7의 490)에 의하여 전기적으로 각각 연결될 수 있다. 상기 제1 컨택홀(490)에는 상기 제1 배선(430)과 제1 접속부(440)를 전기적으로 연결하기 위하여 도전물질이 충진될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 구동패널(500)의 제1면을 도시한 평면도이고, 도 5b는 도 5a의 구동패널(500)의 제2면을 도시한 평면도이다.
도 5a를 참조하면, 상기 구동패널(500)은 제1 구동패널(500a) 및 제2 구동패널(500b)을 포함할 수 있다. 상기 제1 구동패널(500a) 및 제2 구동패널(500b)은 실질적으로 동일한 구성을 가지는 패널일 수 있다. 상기 제1 구동패널(500a)은 상기 표시패널(400)의 상부에 배치될 수 있으며, 상기 제2 구동패널(500b)은 상기 표시패널(400)의 하부에 배치될 수 있다. 다른 실시예로, 상기 제1 구동패널(500a) 또는 제2 구동패널(500b)중 어느 하나의 구동패널을 구비할 수 있다.
상기 제1 구동패널(500a)의 제1면(510a)은 상기 표시패널(400)의 제2면(420)에 마주볼 수 있다. 상기 제1 구동패널(500a)의 제1면(510a) 상에는 상기 복수의 제1 상부배선(431)에 전기적으로 연결된 복수의 제2 상부배선(531)이 배치될 수 있다. 상기 복수의 제2 상부배선(531)은 상부드라이버(501)에 전기적으로 연결될 수 있다. 상기 복수의 제2 상부배선(531)은 팬아웃(fan-out) 형태일 수 있다.
상기 제1 구동패널(500a)의 제1면(510a) 상에는 복수의 제2 상부접속부(541)가 배치될 수 있다. 상기 제2 상부접속부(541)는 상기 제2 상부배선(531)에 전기적으로 연결될 수 있다. 복수의 제2 상부접속부(541)는 복수의 제1 상부접속부(441)와 대응되는 위치에 배치될 수 있다. 상기 제1 상부접속부(441)와 제2 상부접속부(541)는 범프(도 7의 710)에 의하여 전기적으로 연결될 수 있다. 상기 제1 구동패널(500a)의 제1면(510a) 상에는 상기 상부드라이버(501)에 전기적으로 연결된 복수의 제3 상부배선(551)이 배치될 수 있다.
상기 제2 구동패널(500b)의 제1면(510b) 상에는 상기 복수의 제1 하부배선(432)에 전기적으로 연결된 복수의 제2 하부배선(532)이 배치될 수 있다. 상기 복수의 제2 하부배선(532)은 하부드라이버(502)에 전기적으로 연결될 수 있다. 상기 제2 하부배선(532)은 팬아웃 형태일 수 있다.
상기 제2 구동패널(500b)의 제1면(510b) 상에는 복수의 제2 하부접속부(542)가 배치될 수 있다. 상기 제2 하부접속부(542)는 상기 제2 하부배선(532)에 연결될 수 있다. 복수의 제2 하부접속부(542)는 복수의 제1 하부접속부(442)에 대응되는 위치에 배치될 수 있다. 상기 제1 하부접속부(442)와 제2 하부접속부(542)는 범프(710)에 의하여 전기적으로 연결될 수 있다. 상기 제2 구동패널(500b)의 제1면(510b) 상에는 상기 하부드라이버(502)에 전기적으로 연결된 제3 하부배선(552)이 배치될 수 있다.
도 5b를 참조하면, 상기 제1 구동패널(500a)의 제2면(520a)은 상기 제1 구동패널(500a)의 두께방향으로 상기 제1 구동패널(500)의 제1면(510a)의 반대면일 수 있다.
상기 제1 구동패널(500a)의 제2면(520a) 상에는 상기 복수의 제3 상부배선(551)에 전기적으로 연결된 복수의 제4 상부배선(571)이 배치될 수 있다. 상기 제3 상부배선(551)과 상기 제4 상부배선(571)은 상기 제1 구동패널(500a)을 두께방향으로 관통한 제2 컨택홀(도 7의 590)에 의하여 전기적으로 연결될 수 있다. 상기 복수의 제4 상부배선(571)은 상부IC(561)에 전기적으로 연결될 수 있다. 상기 상부IC(561)는 외부회로보드의 단자에 전기적으로 연결되는 외부상부배선(581)에 전기적으로 연결될 수 있다.
상기 제2 구동패널(500b)의 제2면(520b) 상에는 상기 복수의 제3 하부배선(552)에 전기적으로 연결된 복수의 제4 하부배선(572)이 배치될 수 있다. 상기 제3 하부배선(552)과 제4 하부배선(572)은 상기 제2 구동패널(500b)을 두께방향으로 관통한 제2 컨택홀(590)에 의하여 전기적으로 연결될 수 있다. 상기 복수의 제4 하부배선(572)은 하부IC(562)에 전기적으로 연결될 수 있다. 상기 하부IC(562)는 외부회로보드의 단자에 전기적으로 연결되는 외부하부배선(582)에 전기적으로 연결될 수 있다.
이처럼, 상기 상부드라이버(501)는 제1 구동패널(500a)의 제1면(510a) 상에 배치되며, 상기 하부드라이버(502)는 상기 제2 구동패널(500b)의 제1면(510b) 상에 배치될 수 있다. 구체적으로, 상기 상부드라이버(501) 및 하부드라이버(502)는 상기 표시패널(400) 상에 배치되지 않고, 상기 표시패널(400)과는 분리된 상기 제1 구동패널(500a) 및 제2 구동패널(500b)에 각각 배치되며, 전기적 신호는 상기 표시패널(400)의 양면 및 상기 구동패널(500)의 양면에 각각 배치된 복수의 배선들을 경유하여 표시영역(DA)에 배치된 표시소자에 전달할 수 있다.
예컨대, 상기 상부드라이버(501) 및/또는 하부드라이버(502)는 데이터 구동회로일 수 있으며, 데이터선(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로의 데이터신호는 데이터선(DL)을 통하여 픽셀(P)에 제공될 수 있다.
일 실시예로, 상기 상부드라이버(501) 및/또는 하부드라이버(502)는 스캔구동회로일 수 있으며, 스캔선(SL)에 전기적으로 연결될 수 있다. 스캔구동회로의 스캔신호는 스캔선(SL)을 통하여 픽셀(P)에 제공될 수 있다.
일 실시예로, 상기 상부드라이버(501) 및/또는 하부드라이버(502)는 발광구동회로일 수 있으며, 발광제어선(EM)에 전기적으로 연결될 수 있다. 발광구동회로의 발광제어신호는 발광제어선을 통해 픽셀(P)에 제공될 수 있다.
일 실시예로, 상기 상부드라이버(501) 및/또는 하부드라이버(502)는 스위칭회로일 수 있다. 스위칭회로는 데이터 구동회로에서 출력되는 데이터신호를 디먹싱(demuxing)하여 데이터선(DL)에 공급할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시패널(400)과 구동패널(500)이 배치된 것을 도시한 평면도이다.
도면을 참조하면, 상기 표시패널(400) 상에는 구동패널(500)이 배치될 수 있다. 상기 표시패널(400)과 구동패널(500)는 분리배치되며, 서로 중첩될 수 있다.
상기 제1 구동패널(500a) 및 상기 제2 구동패널(500b) 각각의 크기는 상기 표시패널(400)의 크기보다 작다. 이에 따라, 상기 제1 구동패널(500a)은 Y방향으로 상기 표시패널(400)의 상부에 배치될 수 있다. 상기 제2 구동패널(500b)은 Y방향으로 상기 표시패널(400)의 하부에 배치될 수 있다.
예컨대, 상기 표시패널(400)의 폭(Wp)은 상기 제1 구동패널(500a)의 폭(Wd1) 또는 상기 제2 구동패널(500b)의 폭(Wd2)보다 넓다. 게다가, 상기 표시패널(400)의 폭(Wp)은 상기 제1 구동패널(500a)의 폭(Wd1) 및 상기 제2 구동패널(500b)의 폭(Wd2)을 합한 것보다 넓다. 반면, 상기 표시패널(400)의 길이(Lp)는 상기 제1 구동패널(500a)의 길이(Ld1) 또는 상기 제2 구동패널(500b)의 길이(Ld2)와 동일할 수 있다. 상기 구동패널(500)의 크기가 상기 표시패널(400)의 크기보다 작아서, 상기 표시패널(440)이 배치된 영역 이내에 배치된다면, 어느 하나의 크기에 한정되는 것은 아니다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 것을 도시한 단면도이다.
여기서, 상기 표시패널(400)과 제1 구동패널(500a)이 서로 결합된 구조물을 도시한 것이지만, 상기 표시패널(400)과 제2 구동패널(500b)이 서로 결합된 구조물도 실질적으로 동일할 수 있으므로, 이에 대한 설명은 생략하기로 한다.
도면을 참조하면, 전술한 바와 같이, 상기 표시패널(400)과 구동패널(도 5a의 500)은 수직방향(Z방향)으로 적층될 수 있다. 상기 표시패널(400)의 제1면(410) 상에는 이미지를 표시하는 표시영역(DA)과, 상기 표시영역(DA)에 전기적으로 연결된 제1 상부배선(431)이 배치될 수 있다. 상기 표시패널(400)의 제2면(420) 상에는 상기 제1 상부배선(431)에 전기적으로 연결되는 제1 상부접속부(441)가 배치될 수 있다. 상기 제1 상부배선(431)과 제1 상부접속부(441)는 상기 표시패널(400)을 두께방향으로 관통한 제1 컨택홀(490)에 의하여 전기적으로 연결될 수 있다.
상기 제1 구동패널(500a)의 제1면(510a) 상에는 제2 상부배선(531)과, 상기 제2 상부배선(531)에 전기적으로 연결된 상부드라이버(501)가 배치될 수 있다. 상기 제2 상부배선(531)은 상기 제1 상부배선(431)에 전기적으로 연결될 수 있다. 구체적으로, 상기 제1 상부접속부(441)에 대응되는 위치의 상기 제1 구동패널(500a)의 제1면(510a) 상에는 제2 상부접속부(541)가 배치될 수 있다. 상기 제1 상부접속부(441)와 제2 상부접속부(541) 사이에는 범프(710)가 개재되어, 이들을 전기적으로 연결시킬 수 있다.
상기 제1 구동패널(500a)의 제1면(510a) 상에 배치된 상부드라이버(501)는 상기 제1 구동패널(500a)의 제2면(520a) 상에 배치된 상부IC(561)에 전기적으로 연결될 수 있다. 구체적으로, 상기 제1 구동패널(500a)의 제1면(510a) 상에는 상부드라이버(501)에 전기적으로 연결된 제3 상부배선(551)이 배치될 수 있다. 상기 제1 구동패널(500a)의 제2면(520a) 상에는 상기 상부IC(561)에 전기적으로 연결된 제4 상부배선(571)이 배치될 수 있다. 상기 제3 상부배선(551)과 제4 상부배선(571)은 상기 제1 구동패널(500a)을 두께방향으로 관통한 제2 컨택홀(590)에 의하여 전기적으로 연결될 수 있다.
수직방향(Z방향)으로 적층된 상기 표시패널(400)과 제1 구동패널(500a) 사이에는 충진부(720)가 개재될 수 있다. 구체적으로, 상기 표시패널(400)의 제2면(420)과 상기 제1 구동패널(500a)의 제1면(510a) 사이에는 간격(d)이 존재할 수 있다. 상기 간격(d)에는 상기 상부드라이버(501) 및 상기 제1 상부접속부(441)와 제2 상부접속부(541)의 접속부가 배치될 수 있다. 상기 간격(d)에는 충진부(720)가 개재될 수 있다. 상기 충진부(720)는 상부 드라이버(501) 및 상기 제1 상부접속부(441)와 제2 상부접속부(541)의 접속부를 보호할 수 있다. 게다가, 상기 충진부(720)는 상기 표시패널(400)과 제1 구동패널(500a)을 서로 고정시킬 수 있다.
상기 충진부(720)는 레진을 포함할 수 있다. 일 실시예로, 상기 충진부(720)는 메틸 실리콘(methyl silicone), 페닐 실리콘(phenyl silicone), 폴리이미드 등의 유기물질을 포함할 수 있다. 다른 실시예로, 상기 충진부(720)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기실런트인 실리콘 등을 포함할 수 있다.
상기와 같은 구조를 가지는 디스플레이 장치(100)의 전기적 신호전달은 다음과 같을 수 있다.
상기 제1 구동패널(500a)에서의 전기적 경로를 살펴보면, 전기적 신호는 상기 상부IC(561), 제4 상부배선(571), 제2 컨택홀(590), 제3 상부배선(551), 상부드라이버(501), 제2 상부배선(531), 제2 상부접속부(541) 순으로 전달될 수 있다.
제1 구동패널(500a)과 표시패널(400) 사이의 전기적 경로를 살펴보면, 전기적 신호는 제2 상부접속부(541), 범프(710), 제1 상부접속부(441) 순으로 전달될 수 있다.
상기 표시패널(400)에서의 전기적 경로를 살펴보면, 전기적 신호는 제1 상부접속부(441), 제1 컨택홀(490), 제1 상부배선(431), 표시영역(DA) 순으로 전달될 수 있다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 제조하는 과정을 순차적으로 도시한 것이다.
도 8a를 참조하면, 원장기판(800)이 마련된다. 상기 원장기판(800)은 복수의 표시패널(400)과 복수의 구동패널(500)을 동시에 제조할 수 있는 크기를 가진다. 상기 표시패널(400)과 구동패널(500)은 동일한 물질을 가지는 기판으로 형성할 수 있다. 상기 원장기판(800)은 글래스 또는 고분자수지를 포함할 수 있다. 글래스기판은 무알칼리 글래스를 포함할 수 있다. 고분자수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트, 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
상기 원장기판(800)의 제1면(810) 상에는 각각의 표시패널(400)의 제1면(410) 상에 배치된 표시소자 및 배선들과 같은 요소들을 패턴화시키게 된다. 이와 동시에, 상기 원장기판(800)의 제1면(810) 상에는 각각의 제1 구동패널(500a)의 제1면(510a) 및 각각의 제2 구동패널(500b)의 제1면(510b) 상에 배치된 표시소자 및 배선들과 같은 요소들을 패턴화시키게 된다.
도 8b를 참조하면, 상기 원장기판(800)의 제1면(810) 상의 제1 패턴공정이 완료되면, 상기 원장기판(800)을 반전시키게 된다. 상기 원장기판(800)의 제2면(820) 상에는 각각의 표시패널(400)의 제2면(420) 상에 배치된 표시소자 및 배선들과 같은 요소들을 패턴화시키게 된다. 이와 동시에, 상기 원장기판(800)의 제2면(820) 상에는 각각의 제1 구동패널(500a)의 제2면(520a) 및 각각의 제2 구동패널(500b)의 제2면(520b) 상에 배치된 표시소자 및 배선들과 같은 요소들을 패턴화시키게 된다.
도 8c를 참조하면, 원장기판(800)을 절단하게 된다. 복수의 표시패널(400), 복수의 제1 구동패널(500a), 및 복수의 제2 구동패널(500b)은 커팅휘일 또는 레이저장치와 같은 절단장치를 이용하여 단일의 표시패널(400), 단일의 제1 구동패널(500a), 및 단일의 제2 구동패널(500b)로 분리하게 된다.
도 8d를 참조하면, 단일의 표시패널(400) 상에 단일의 제1 구동패널(500a)을 배치하고, 표시패널(400)에 대하여 제1 구동패널(500a)을 전기적으로 연결하게 된다. 이때, 상기 표시패널(400)의 제2면(420)과 상기 제1 구동패널(500a)의 제1면(510a)은 마주보게 배치된다. 상기 제1 상부접속부(441)와 제2 상부접속부(541)는 범프(710)에 의하여 전기적으로 연결된다.
도시되지 않지만, 단일의 표시패널(400) 상에 단일의 제2 구동패널(500b)을 배치하고, 표시패널(400)에 대하여 제2 구동패널(500b)도 전기적으로 연결하게 된다. 상기 표시패널(400)의 제2면(420)과 상기 제2 구동패널(500b)의 제1면(510b)도 마주보게 배치되며, 상기 제1 하부접속부(442)와 제2 하부접속부(542)도 범프(710)에 의하여 전기적으로 연결된다.
도 8e를 참조하면, 단일의 표시패널(400)과 단일의 제1 구동패널(500a) 사이에는 충진부(720)가 개재될 수 있다. 상기 표시패널(400)의 제2면(420)과 제1 구동패널(500a)의 제1면(510a) 사이에는 간격(d)이 존재하며, 상기 간격(d)에는 레진을 구비한 충진부(720)가 충진될 수 있다. 도시되지 않지만, 상기 단일의 표시패널(400)의 제2면(420)과 단일의 제2 구동패널(500b)의 제1면(510b) 사이에도 간격(d)이 존재하며, 상기 간격(d)에는 충진부(720)가 충진될 수 있다.
상기와 같은 제조공정을 통하여 상기 단일의 표시패널(400)에 대하여 단일의 제1 구동패널(500a) 및 단일의 제2 구동패널(500b)의 결합이 완성된다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 디스플레이 장치(900)(1000)를 구비한 전자장치를 도시한 것이다.
도 9 및 도 10을 참조하면, 디스플레이 장치(900)(1000)는 텔레비전이나 모니터와 같은 전자기기, 또는 노트북과 같은 전자기기에 구비될 수 있다. 또는 스마트 액자, 또는 대형 광고판과 같이 다양한 전자장치에 사용될 수 있다.
상기 디스플레이 장치(900)(1000)는 가로로 긴 장방형의 스크린을 갖는 전자장치에만 사용되는 것은 아니다. 예컨대, 세로로 긴 장방형의 스크린을 갖는 전자장치에 사용될 수 있다.
100...디스플레이 장치 400...표시패널
430...제1 배선 431...제1 상부배선
432...제1 하부배선 440...제1 접속부
441...제1 상부접속부 442...제1 하부접속부
490...제1 컨택홀 500...구동패널
501...상부드라이버 502...하부드라이버
500a...제1 구동패널 500b...제2 구동패널
531...제2 상부배선 532...제2 하부배선
541...제2 상부접속부 542...제2 하부접속부
561...상부IC 562...하부IC
590...제2 컨택홀 710...범프

Claims (20)

  1. 이미지를 표시하는 표시영역이 배치된 제1면과, 상기 제1면에 반대되는 제2면을 구비하는 표시패널;
    상기 표시패널 상에 배치되며, 상기 표시패널의 제2면에 마주보는 제1면과, 상기 제1면에 반대되는 제2면을 가지는 구동패널; 및
    상기 표시패널과 구동패널 사이에 충진된 충진부;를 포함하되,
    상기 표시패널과 구동패널은 수직방향으로 적층되며,
    상기 표시패널 및 구동패널의 각각의 배선들은 상기 표시패널과 구동패널을 관통한 컨택홀을 통하여 서로 전기적으로 연결된 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 표시패널에는 복수의 제1 컨택홀이 배치되며,
    상기 구동패널에는 복수의 제2 컨택홀이 배치되며,
    상기 각각의 배선들은 상기 제1 컨택홀 및 제2 컨택홀을 경유하여 서로 전기적으로 연결된 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 표시패널의 제1면 상에는 상기 표시영역에 전기적으로 연결된 복수의 제1 배선이 배치되며,
    상기 구동패널의 제1면 상에는 상기 복수의 제1 배선에 전기적으로 연결된 복수의 제2 배선과, 상기 복수의 제2 배선에 전기적으로 연결된 드라이버가 배치되며,
    상기 구동패널의 제2면 상에는 상기 드라이버에 전기적으로 연결된 IC가 배치된 디스플레이 장치.
  4. 제 3 항에 있어서,
    제1 접속부는 상기 표시패널의 제2면 상에 배치되며, 상기 제1 컨택홀을 통하여 상기 제1 배선에 전기적으로 연결되며,
    제2 접속부는 상기 구동패널의 제1면 상에 배치되어 상기 제1 접속부에 접속되며, 상기 제2 배선에 전기적으로 연결된 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 제1 접속부와 제2 접속부 사이에는 범프가 개재된 디스플레이 장치.
  6. 제 3 항에 있어서,
    상기 구동패널의 제1면 상에는 상기 드라이버에 전기적으로 연결된 복수의 제3 배선이 배치되며,
    상기 구동패널의 제2면 상에는 상기 IC에 전기적으로 연결된 제4 배선이 배치되며,
    상기 제3 배선과 제4 배선은 상기 제2 컨택홀을 통하여 서로 전기적으로 연결된 디스플레이 장치.
  7. 제 3 항에 있어서,
    상기 표시영역에 배치된 표시소자에 인가되는 신호는 상기 구동패널에 배치된 드라이버로부터 인가되는 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 충진부는 상기 표시패널의 제2면과, 상기 구동패널의 제1면 사이의 간격에 충진된 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 표시패널과 구동패널은 중첩되며,
    상기 구동패널의 크기는 상기 표시패널의 크기보다 작은 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 구동패널은 제1 구동패널과, 제2 구동패널을 구비하며,
    상기 제1 구동패널은 상기 표시패널의 상부에 배치되며,
    상기 제2 구동패널은 상기 표시패널의 하부에 배치된 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 표시패널과 구동패널의 각각의 배선들은 동일한 물질의 기판 상에 배치된 디스플레이 장치.
  12. 원장기판을 준비하는 단계;
    상기 원장기판 상에 복수의 표시패널 및 복수의 구동패널을 패턴화시키는 단계;
    상기 복수의 표시패널 및 복수의 구동패널을 단일의 표시패널 및 단일의 구동패널로 각각 분리하는 단계; 및
    상기 단일의 표시패널 및 상기 단일의 구동패널을 전기적으로 연결하는 단계; 및
    상기 단일의 표시패널 및 단일의 구동패널 사이에 충진부를 충진하는 단계;를 포함하는 디스플레이 장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 원장기판의 제1 면상에 상기 표시패널의 제1 면 및 상기 구동패널의 제1 면 상에 패턴화될 요소들을 패턴화시키는 단계; 및
    상기 원장기판의 제2 면 상에 상기 표시패널의 제2 면 및 상기 구동패널의 제2면 상에 패턴화될 요소들을 패턴화시키는 단계;를 포함하되,
    상기 표시패널의 제2면과 상기 구동패널의 제1면이 서로 마주보도록 결합되는 디스플레이 장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 표시패널 및 구동패널에는 복수의 배선들이 형성되며,
    상기 표시패널에는 복수의 제1 컨택홀이 형성되며,
    상기 구동패널에는 복수의 제2 컨택홀이 형성되며,
    상기 표시패널 및 구동패널의 각각의 배선들은 상기 제1 컨택홀 및 제2 컨택홀을 경유하여 서로 전기적으로 연결되는 디스플레이 장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 표시패널의 제1면 상에는 표시영역에 전기적으로 연결되는 복수의 제1 배선이 형성되며,
    상기 구동패널의 제1면 상에는 상기 복수의 제1 배선에 전기적으로 연결되는 복수의 제2 배선과, 상기 복수의 제2 배선에 전기적으로 연결되는 드라이버가 형성되며,
    상기 구동패널의 제2면 상에는 상기 드라이버에 연결된 IC가 형성되는 디스플레이 장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 표시패널의 제2면 상에는 제1 접속부가 형성되며, 상기 제1 접속부는 제1 컨택홀을 통하여 상기 제1 배선에 전기적으로 연결되며,
    상기 구동패널의 제1면 상에는 상기 제1 접속부에 접속되는 제2 접속부가 형성되며, 상기 제2 접속부는 상기 제2 배선에 전기적으로 연결되는 디스플레이 장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 구동패널의 제1면 상에는 상기 드라이버에 전기적으로 연결되는 복수의 제3 배선이 형성되며,
    상기 구동패널의 제2면 상에는 상기 IC에 전기적으로 연결되는 제4 배선이 형성되며,
    상기 제3 배선과 제4 배선은 제2 컨택홀을 통하여 서로 전기적으로 연결되는 디스플레이 장치의 제조방법.
  18. 제 12 항에 있어서,
    상기 충진부는 상기 표시패널의 제2면과 상기 구동패널의 제1면 사이의 간격에 충진되는 디스플레이 장치의 제조방법.
  19. 제 12 항에 있어서,
    상기 표시패널과 구동패널은 중첩되며,
    상기 구동패널의 크기는 상기 표시패널의 크기보다 작은 디스플레이 장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 구동패널은 제1 구동패널과, 제2 구동패널을 구비하며,
    상기 제1 구동패널은 상기 표시패널의 상부에 배치되며,
    상기 제2 구동패널은 상기 표시패널의 하부에 배치된 디스플레이 장치의 제조방법.
KR1020200080501A 2020-06-30 2020-06-30 디스플레이 장치와, 이의 제조방법 KR20220002792A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200080501A KR20220002792A (ko) 2020-06-30 2020-06-30 디스플레이 장치와, 이의 제조방법
US17/189,349 US11664359B2 (en) 2020-06-30 2021-03-02 Display apparatus
CN202110724895.3A CN113871426A (zh) 2020-06-30 2021-06-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200080501A KR20220002792A (ko) 2020-06-30 2020-06-30 디스플레이 장치와, 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20220002792A true KR20220002792A (ko) 2022-01-07

Family

ID=78990073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200080501A KR20220002792A (ko) 2020-06-30 2020-06-30 디스플레이 장치와, 이의 제조방법

Country Status (3)

Country Link
US (1) US11664359B2 (ko)
KR (1) KR20220002792A (ko)
CN (1) CN113871426A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230189581A1 (en) * 2021-12-09 2023-06-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050933A (ko) 2003-11-26 2005-06-01 삼성전자주식회사 칩 온 글래스 구조의 액정 표시 장치
KR102248785B1 (ko) 2014-06-19 2021-05-10 삼성디스플레이 주식회사 디스플레이 모듈 및 이를 포함하는 멀티 디스플레이 장치
KR20180041301A (ko) 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
KR102613852B1 (ko) 2016-12-29 2023-12-15 엘지디스플레이 주식회사 플렉서블 표시장치
KR102013323B1 (ko) 2018-05-03 2019-08-22 주식회사 넵시스 3차원 비아를 갖는 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
US11664359B2 (en) 2023-05-30
CN113871426A (zh) 2021-12-31
US20210407981A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
US11088232B2 (en) Display device
KR20210034158A (ko) 디스플레이 장치
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220009544A (ko) 플렉서블 디스플레이 장치
CN112466909A (zh) 显示装置以及制造该显示装置的方法
KR20210076293A (ko) 디스플레이 장치
KR20210090779A (ko) 표시 장치 및 그 제조 방법
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
CN113206132A (zh) 显示设备
CN112825324A (zh) 显示装置及其制造方法
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
CN217933800U (zh) 显示装置
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법
KR20220065135A (ko) 표시 장치 및 그 제조 방법
KR20210084743A (ko) 디스플레이 장치
US20240349564A1 (en) Display panel and display apparatus including the same
US12082458B2 (en) Display device having a conductive layer of a same material as the pixel electrode covering one side surface of a power supply line formed under a sealing portion between two substrates
US20240324347A1 (en) Display apparatus and method of manufacturing the same
US20230397467A1 (en) Display apparatus including overlapping elements
KR20240052152A (ko) 표시 장치
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20210099238A (ko) 표시 장치
KR20230147801A (ko) 표시장치
KR20220075103A (ko) 박막 트랜지스터 기판, 표시 장치, 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination