KR20220065135A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220065135A
KR20220065135A KR1020200150996A KR20200150996A KR20220065135A KR 20220065135 A KR20220065135 A KR 20220065135A KR 1020200150996 A KR1020200150996 A KR 1020200150996A KR 20200150996 A KR20200150996 A KR 20200150996A KR 20220065135 A KR20220065135 A KR 20220065135A
Authority
KR
South Korea
Prior art keywords
layer
substrate
display device
protective layer
disposed
Prior art date
Application number
KR1020200150996A
Other languages
English (en)
Inventor
김효중
박정민
박종우
조대연
김준환
노영주
박소라
최영태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200150996A priority Critical patent/KR20220065135A/ko
Priority to US17/365,909 priority patent/US11925053B2/en
Priority to CN202111318643.7A priority patent/CN114497145A/zh
Publication of KR20220065135A publication Critical patent/KR20220065135A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L51/0096—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/32—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 고분자 수지를 포함하는 제1 기판; 상기 제1 기판 상에 배치되고 SiOCH, SiOC, SiOF, 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 보호층; 및 상기 보호층 상에 배치되고 상기 보호층과 상이한 물질을 포함하는 버퍼층;을 구비하는, 표시 장치를 제공한다.

Description

표시 장치 및 그 제조 방법{Display apparatus and manufacturing the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 표시 장치 및 그 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 특히, 표시 장치의 두께가 얇아지고 무게가 가벼워져 그 사용의 범위가 광범위해지고 있는 추세이다. 그 중에서도 휴대가 가능한 박형의 평판 형태의 플렉서블 표시 장치가 각광받고 있다. 이러한 플렉서블 표시 장치는 대체로 중량이 가볍고 충격에 강한 성질을 가지며, 접거나 말아서 보관할 수 있어 휴대성이 뛰어난 장점을 가진다.
그러나 종래의 표시 장치에서 고분자 수지를 포함하는 기판을 이용하는 경우, 고분자 수지에 분극이 발생하고 이로 인해 잔상이 시인되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고분자 수지를 포함하는 기판과 배리어층 사이에 보호층을 배치함으로써, 잔상이 시인되는 것을 방지 또는 최소화하고 동시에 신뢰성이 향상된 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 고분자 수지를 포함하는 제1 기판; 상기 제1 기판 상에 배치되고 SiOCH, SiOC, SiOF, 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 보호층; 및 상기 보호층 상에 배치되고 상기 보호층과 상이한 물질을 포함하는 버퍼층;을 구비하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 보호층은 상기 제1 기판 상에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 보호층 내의 Si-CH3 결합 비율이 10% 이상일 수 있다.
본 실시예에 있어서, 상기 보호층의 밀도(Density)는 2 g/cm3 미만일 수 있다.
본 실시예에 있어서, 상기 보호층의 러프니스(Roughness)는 4.4 nm 이하일 수 있다.
본 실시예에 있어서, 상기 보호층은 플라즈마 화학기상증착(PECVD)을 이용하여 형성될 수 있다.
본 실시예에 있어서, 상기 보호층은 60W 내지 100W의 RF 전력을 이용하여 형성될 수 있다.
본 실시예에 있어서, 상기 보호층과 상기 버퍼층 사이에 배치되는 제1 배리어층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 배리어층은 상기 보호층과 상이한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 기판 하부에 배치되는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 제2 배리어층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 버퍼층 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 유기발광다이오드를 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기발광다이오드는 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 발광층을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 고분자 수지를 포함하는 제1 기판을 준비하는 단계; 상기 제1 기판 상에 SiOCH, SiOC, SiOF, 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 보호층을 형성하는 단계; 및 상기 보호층 상에 상기 보호층과 상이한 물질을 포함하는 버퍼층을 형성하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 제1 기판 상에 상기 보호층을 형성하는 단계에서, 상기 보호층은 상기 제1 기판 상에 직접 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판 상에 상기 보호층을 형성하는 단계에서는, 플라즈마 화학기상증착(PECVD)을 이용하여 상기 제1 기판 상에 상기 보호층을 형성할 수 있다.
본 실시예에 있어서, 상기 보호층은 60W 내지 100W의 RF 전력을 이용하여 형성될 수 있다.
본 실시예에 있어서, 상기 보호층 내의 Si-CH3 비율은 10% 이상일 수 있다.
본 실시예에 있어서, 상기 보호층의 밀도(Density)는 2 g/cm3 미만일 수 있다.
본 실시예에 있어서, 상기 보호층의 러프니스(Roughness)는 4.4 nm 이하일 수 있다.
본 실시예에 있어서, 상기 보호층 상에 상기 버퍼층을 형성하는 단계 이전에, 상기 보호층 상에 상기 보호층과 상이한 물질을 포함하는 제1 배리어층을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 기판과 배리어층 사이에 보호층을 배치함으로써, 잔상이 시인되는 것을 방지 또는 최소화하고 동시에 제품의 신뢰성이 향상된 표시 장치 및 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 3 및 도 4는 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 8 내지 도 11은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA), 및 표시영역(DA)의 주변에 배치되는 주변영역(PA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 주변영역(PA)은 이미지가 표시되지 않는 비표시영역일 수 있다.
이하에서는, 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 표시 장치는 이에 제한되지 않는다. 일 실시예에서, 표시 장치(1)는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 플랫한 표시면을 구비한 표시 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 표시 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
표시 장치(1)가 입체형 표시면을 포함하는 경우, 표시 장치(1)는 서로 다른 방향을 지시하는 복수의 표시영역을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예에서, 표시 장치(1)가 커브드 표시면을 포함하는 경우, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있다.
도 1에서는 핸드폰 단말기에 적용될 수 있는 표시 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈, 카메라 모듈, 전원모듈 등이 표시 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 특히, 표시 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에서는 표시 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 표시영역(DA)의 형상은 원형, 타원 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
표시 장치(1)는 표시영역(DA)에 배치된 화소(P)들을 포함할 수 있다. 화소(P)들 각각은 유기발광다이오드(Organic Light-Emitting Diode, OLED)를 포함할 수 있다. 화소(P)들 각각은 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2를 참조하면, 표시 장치(1)는 표시영역(DA)에 배치된 화소(P)들을 포함한다. 각 화소(P)는 주변영역(PA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(PA)에는 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160), 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔선(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있다. 제1 발광 구동회로(115)는 발광제어선(EL)을 통해 각 화소(P)에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 일 실시예에서, 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)와 전기적으로 연결될 수 있다. 일 실시예에서, 제2 스캔 구동회로(120)는 생략될 수도 있다.
제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 x 방향으로 이격되어 비표시영역(NDA) 상에 배치될 수 있다. 또한, 제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 y 방향으로 교번하여 배치될 수도 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 장치(1)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 장치(1)로 전달할 수 있다. 제어부에서 생성된 제어신호는 인쇄회로기판(PCB)을 통해 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 및 제2 스캔 구동회로(120)에 각각 전달될 수 있다. 제어부는 제1 연결배선(161) 및 제2 연결배선(171)을 통해 제1 전원공급배선(160) 및 제2 전원공급배선(170)에 각각 제1 전원전압(ELVDD), 및 제2 전원전압(ELVSS)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로(150)의 데이터신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다.
도 2에서는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예에서, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 x 방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3 및 도 4는 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 3을 참조하면, 화소회로(PC)는 유기발광다이오드(OLED)와 연결되어 화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 4를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2 초기화 박막트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 4에서는, 각 화소회로(PC) 마다 신호선(SL, SL-1, SL+1, EL, DL)들, 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 신호선(SL, SL-1, SL+1, EL, DL)들 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결될 수 있다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1 초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴 온 되어 제1 전원전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2 초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 4에서는, 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 초기화 박막트랜지스터(T4) 및 제2 초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1 초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 제2 전원전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
화소회로(PC)는 도 4를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
이하에서는 도 5를 참고하여 표시 장치(1)의 적층 구조를 간략하게 설명하기로 한다.
도 5를 참조하면, 제1 기판(101)은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 제1 기판(101)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 일 실시예에서, 제1 기판(101)은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 일 실시예에서, 제1 기판(101)은 폴리이미드로 구비될 수 있다. 예컨대, 제1 기판(101)은 투명 폴리이미드로 구비될 수 있다.
제1 기판(101) 상에는 버퍼층(107)이 배치될 수 있다. 버퍼층(107)은 제1 기판(101) 상에 위치하여 제1 기판(101) 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 제1 기판(101) 상에 평탄면을 제공할 수 있다. 버퍼층(107)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다. 일 실시예에서, 버퍼층(107)은 실리콘산화물(SiOX) 또는 실리콘질화물(SiNX)로 구비될 수 있다. 또는, 버퍼층(107)은 실리콘산화물(SiOX), 및 실리콘질화물(SiNX) 다층 구조로 구비될 수도 있다.
버퍼층(107) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(134), 반도체층(134)과 중첩하는 게이트전극(136), 및 반도체층(134)과 전기적으로 연결되는 연결전극을 포함할 수 있다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
반도체층(134)은 버퍼층(107) 상에 배치되며, 게이트전극(136)과 중첩하는 채널영역(131), 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 연결전극과 전기적으로 연결될 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 일 실시예에서, 반도체층(134)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 일 실시예에서, 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 비정질 실리콘(a-Si) 또는 비정질 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
반도체층(134) 상에는 제1 절연층(109)이 배치될 수 있다. 제1 절연층(109)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(109)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(109) 상에는 게이트전극(136)이 배치될 수 있다. 게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트라인과 연결될 수 있다.
게이트전극(136) 상에는 제2 절연층(111)이 배치될 수 있다. 제2 절연층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(111)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(109) 상에는 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 하부전극(144), 및 하부전극(144)과 중첩되는 상부전극(146)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(144)과 상부전극(146)은 제2 절연층(111)을 사이에 두고 중첩될 수 있다.
일 실시예에서, 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 중첩되며, 스토리지 커패시터(Cst)의 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)로서 구비될 수 있다. 일 실시예에서, 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 이격되어 별개의 독립된 구성요소로 제1 절연층(109) 상에 배치될 수 있다.
스토리지 커패시터(Cst)의 상부전극(146)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
스토리지 커패시터(Cst)의 상부전극(146) 상에는 제3 절연층(113)이 배치될 수 있다. 제3 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제3 절연층(113) 상에는 연결전극인 소스전극(137), 및 드레인전극(138)이 배치될 수 있다. 소스전극(137), 및 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 소스전극(137), 및 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(137), 및 드레인전극(138) 상에는 제1 평탄화층(117)이 배치될 수 있다. 제1 평탄화층(117)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 제1 평탄화층(117)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제1 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO) 등을 포함할 수 있다. 제1 평탄화층(117)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(117) 상에는 컨택메탈층(CM)이 배치될 수 있다. 컨택메탈층(CM)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 컨택메탈층(CM)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
컨택메탈층(CM) 상에는 제2 평탄화층(119)이 배치될 수 있다. 제2 평탄화층(119)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 제2 평탄화층(119)은 제1 평탄화층(117)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 제2 평탄화층(119)은 제1 평탄화층(117)과 상이한 물질을 포함할 수 있다. 제2 평탄화층(119)이 형성된 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다. 일 실시예로, 제2 평탄화층(119)은 생략될 수도 있다.
제2 평탄화층(119) 상에는 화소전극(210), 중간층(220), 및 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있다. 화소전극(210)은 제2 평탄화층(119)을 관통하는 컨택홀을 통해 컨택메탈층(CM)과 전기적으로 연결되고, 컨택메탈층(CM)은 제1 평탄화층(117)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)의 연결전극인 소스전극(137), 또는 드레인전극(138)과 전기적으로 연결되어, 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 평탄화층(119) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(119) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 적어도 일부를 노출하는 개구를 가질 수 있다. 화소정의막(180)의 개구에 의해 노출된 영역을 발광영역(EA)으로 정의할 수 있다. 발광영역(EA)의 주변은 비발광영역(NEA)으로서, 비발광영역(NEA)은 발광영역(EA)을 둘러쌀 수 있다. 즉, 표시영역(DA)은 복수의 발광영역(EA) 및 이들을 둘러싸는 비발광영역(NEA)을 포함할 수 있다. 화소정의막(180)은 화소전극(210), 및 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 일 실시예에서, 화소정의막(180) 상에는 스페이서(미도시)가 더 배치될 수 있다.
화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층(220b)을 포함할 수 있으며, 발광층(220b)의 아래 및 위에는, 제1 기능층(220a) 및 제2 기능층(220c)이 선택적으로 배치될 수 있다.
일 실시예에서, 중간층(220)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 배치될 수 있다. 구체적으로, 중간층(220)의 발광층(220b)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 배치될 수 있다.
발광층(220b)의 아래에는 제1 기능층(220a)이 배치될 수 있고, 발광층(220b)의 위에는 제2 기능층(220c)이 배치될 수 있다. 발광층(220b)의 아래 및 위에 배치된, 제1 기능층(220a) 및 제2 기능층(220c)을 통틀어 유기 기능층들이라 할 수 있다.
제1 기능층(220a)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있으며, 제2 기능층(220c)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있다.
발광층(220b)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(220b)은 저분자 유기물 또는 고분자 유기물을 포함할 수 있다.
발광층(220b)이 저분자 유기물을 포함할 경우, 중간층(220)은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다.
발광층(220b)이 고분자 유기물을 포함할 경우에는 중간층(220)은 대개 홀 수송층 및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT를 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층(220b)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부를 덮는 형태로 배치될 수 있다. 대향전극(230)은 표시영역(DA) 상부에 배치되되, 표시영역(DA)의 전부를 덮는 형태로 배치될 수 있다. 즉, 대향전극(230)은 오픈 마스크를 이용하여 표시영역(DA)에 배치된 화소(P)들을 커버하도록 표시영역 전체에 일체(一體)로 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일 실시예로, 유기발광다이오드(OLED)는 박막봉지층으로 커버될 수 있다. 박막봉지층은 적어도 하나 이상의 무기봉지층, 및 적어도 하나 이상의 유기봉지층을 포함할 수 있다. 다른 실시예로, 유기발광다이오드(OLED)는 봉지기판으로 커버될 수 있다.
제1 기판(101)이 고분자 수지를 포함하는 경우 제1 기판(101) 상에 배치된 배선들에 바이어스(Bias) 인가 시, 상기 바이어스에 의해 제1 기판(101) 내에 플루오린(F) 이온이 생성될 수 있다. 또한, 제1 기판(101) 내에 생성된 플루오린(F) 이온에 의해 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 버퍼층(107) 사이에 네거티브 차지(Negative charge)가 형성되고, 상기 네거티브 차지(Negative charge)에 의해 문턱전압 이동(Threshold Voltage Shift)이 발생하여 잔상이 발현되는 경우가 존재하였다.
일 실시예에서, 제1 기판(101)과 버퍼층(107) 사이에는 보호층(103)이 배치될 수 있다. 일 실시예에서, 보호층(103)은 제1 기판(101) 상에 직접 배치될 수 있다.
일 실시예에서, 보호층(103)은 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 보호층(103) 내에는 Si-CH3, Si-C, 및/또는 Si-O 결합이 존재할 수 있다. 일 실시예에서, 제1 기판(101) 상에 배치된 보호층(103)은 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 버퍼층(107) 사이에 네거티브 차지(Negative charge)가 형성되는 것을 방지 또는 최소화하여 표시 장치(1)에 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
보다 구체적으로, 플루오린의 전자 친화도가 탄소 또는 산소의 전자 친화도 보다 높으므로, 보호층(103) 내에 존재하는 Si-C, 및/또는 Si-O 결합의 실리콘(Si)이 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 Si-F 결합을 형성함으로써, 보호층(103) 내에 존재하는 Si-C 및/또는 Si-O 결합이 Si-F 결합으로 대체될 수 있다. 또한, 보호층(103) 내에 존재하는 Si-CH3의 수소가 플루오린으로 치환될 수 있다. 따라서, 제1 기판(101) 내에 생성된 플루오린 이온이 결합 또는 치환됨으로써, 제1 기판(101) 내에 생성된 플루오린 이온이 소비될 수 있다. 이를 통해, 제1 기판(101) 내에 생성된 플루오린 이온에 의해 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 보호층(103)은 플라즈마 화학기상증착(PECVD)을 이용하여 제1 기판(101) 상에 형성될 수 있다. 이때, 보호층(103)은 60W 내지 100W의 RF 전력으로 제1 기판(101) 상에 형성될 수 있다.
보호층(103) 내에는 Si-CH3 결합이 존재할 수 있다. 일 실시예에서, RF 전력이 낮을수록 보호층(103) 내에 Si-CH3 결합의 비율이 증가할 수 있다. 다만, RF 전력이 60W 미만인 경우, 제1 기판(101) 상에 보호층(103)이 증착되는 속도가 저하되거나, 제1 기판(101)과의 밀착성이 저하되거나, 조밀성, 및 균일성이 저하될 수 있다. 반면에, RF 전력이 100W 초과인 경우, 보호층(103) 내에 존재하는 Si-CH3 결합 비율이 10% 미만일 수 있어, 결합되지 않은 플루오린 이온이 존재하여 이로 인해 제1 기판(101)과 버퍼층(107) 사이에 네거티브 차지(Negative charge)가 형성되어 표시 장치(1)에 잔상이 발생할 수 있다.
따라서, 보호층(103)이 60W 내지 100W의 RF 전력으로 제1 기판(101) 상에 형성됨으로써, 10% 이상의 Si-CH3 결합 비율을 가져 표시 장치(1)에 잔상이 발생하는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 보호층(103) 내의 Si-CH3 결합 비율은 10% 이상일 수 있고, 보호층(103)의 러프니스(Roughness)가 4.4 nm 이하일 수 있으며, 보호층(103)의 밀도(Density)가 2 g/cm3 미만일 수 있다.
보호층(103) 내의 Si-CH3 결합 비율이 10% 이상으로 구비됨으로써, 보호층(103) 내에 존재하는 실리콘 또는 탄소가 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 Si-F, 및/또는 Si-CF3(Si-CH2F, Si-CHF2)를 형성함으로써, 표시 장치(1)에 잔상이 발생하는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 제1 기판(101) 상에 코팅 공정을 통해 Balz-Schiemann reaction, Wallach reaction, Radiofluorination of diaryliodonium salts, 및 Thermal decomposition of diaryliodonium salts 반응이 일어날 수 있는 물질을 포함하는 보호층(103)을 형성할 수 있다.
일 실시예에서, 보호층(103)은 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함할 수 있다. 보호층(103)이 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 경우, 상기 물질들과 플루오린 이온이 결합 또는, 상기 물질들에 플루오린이 이온이 치환되어 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 버퍼층(107) 사이에 네거티브 차지(Negative charge)가 유발되는 것을 방지 또는 최소화할 수 있다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 6의 실시예는 보호층(103) 상에 제1 배리어층(104)이 더 구비된다는 점에서 도 5의 실시예와 차이가 있다. 도 6에 있어서, 도 5와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 6을 참조하면, 보호층(103)과 버퍼층(107) 사이에는 제1 배리어층(104)이 개재될 수 있다. 제1 배리어층(104)은 제1 기판(101) 상에 위치하여 제1 기판(101)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있다.
일 실시예에서, 제1 배리어층(104)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 예컨대, 제1 배리어층(104)은 실리콘산화물(SiO2)로 구비될 수 있다.
일 실시예에서, 제1 배리어층(104)은 버퍼층(107)과 동일한 물질로 구비될 수 있다. 예컨대, 제1 배리어층(104)과 버퍼층(107) 모두 실리콘산화물(SiO2)로 구비될 수 있다. 일 실시예에서, 제1 배리어층(104)과 버퍼층(107)은 상이한 물질로 구비될 수 있다. 예컨대, 제1 배리어층(104)이 실리콘산화물(SiO2)로 구비되고, 버퍼층(107)이 실리콘질화물(SiNx)로 구비될 수 있다. 또는, 제1 배리어층(104)이 실리콘질화물(SiNx)로 구비되고, 버퍼층(107)이 실리콘산화물(SiO2)로 구비될 수 있는 등 다양한 변형이 가능하다.
제1 기판(101) 상에 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함하는 보호층(103)만 배치되는 경우, 하부로부터 이물, 습기 또는 외기의 침투로 인해 박막트랜지스터(TFT)가 손상될 수 있고, 보호층(103)의 밀도가 낮아 보호층(103) 상에 형성되는 막들의 증착 균일도가 저하될 수 있다.
제1 기판(101) 상에 보호층(103)이 배치되되, 보호층(103) 상에 제1 배리어층(104)이 배치됨으로써, 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고 동시에, 제1 기판(101) 상에 형성되는 막들의 증착 균일도를 향상시킬 수 있다.
제1 기판(101)이 고분자 수지를 포함하는 경우 제1 기판(101) 상에 배치된 배선들에 바이어스(Bias) 인가 시, 상기 바이어스에 의해 제1 기판(101) 내에 플루오린(F) 이온이 생성될 수 있다. 또한, 제1 기판(101) 내에 생성된 플루오린(F) 이온에 의해 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 제1 배리어층(104) 사이에 네거티브 차지(Negative charge)가 형성되고, 상기 네거티브 차지(Negative charge)에 의해 문턱전압 이동(Threshold Voltage Shift)이 발생하여 잔상이 발현되는 경우가 존재하였다.
일 실시예에서, 제1 기판(101)과 제1 배리어층(104) 사이에는 보호층(103)이 배치될 수 있다. 일 실시예에서, 보호층(103)은 제1 기판(101) 상에 직접 배치될 수 있다.
일 실시예에서, 보호층(103)은 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 보호층(103) 내에는 Si-CH3, Si-C, 및/또는 Si-O 결합이 존재할 수 있다. 일 실시예에서, 제1 기판(101) 상에 배치된 보호층(103)은 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 제1 배리어층(104) 사이에 네거티브 차지(Negative charge)가 형성되는 것을 방지 또는 최소화하여 표시 장치(1)에 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
보다 구체적으로, 플루오린의 전자 친화도가 탄소 또는 산소의 전자 친화도 보다 높으므로, 보호층(103) 내에 존재하는 Si-C, 및/또는 Si-O 결합의 실리콘(Si)이 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 Si-F를 형성함으로써, 보호층(103) 내에 존재하는 Si-C 및/또는 Si-O 결합이 Si-F로 대체될 수 있다. 또한, 보호층(103) 내에 존재하는 Si-CH3의 수소가 플루오린으로 치환될 수 있다. 이를 통해, 제1 기판(101) 내에 생성된 플루오린 이온에 의해 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 7의 실시예는 제1 기판(101)의 하부에 제2 기판(102), 및 제2 배리어층(105)이 더 구비된다는 점에서 도 6의 실시예와 차이가 있다. 도 7에 있어서, 도 6와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 7을 참조하면, 기판(100)은 제1 기판(101)과 제2 기판(102)을 포함할 수 있다. 제2 기판(102)은 제1 기판(101)의 하부에 배치될 수 있다. 제2 기판(102)은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 제2 기판(102)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 일 실시예에서, 제2 기판(102)은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 일 실시예에서, 제2 기판(102)은 제1 기판(101)과 동일한 물질로 구비될 수 있다. 예컨대, 제2 기판(102)은 폴리이미드로 구비될 수 있다. 일 실시예에서, 제2 기판(102)은 제1 기판(101)과 상이한 물질로 구비될 수 있다.
제1 기판(101)과 제2 기판(102) 사이에는 제2 배리어층(105)이 배치될 수 있다. 제2 배리어층(105)은 제2 기판(102) 상에 위치하여 제2 기판(102) 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있다. 제2 배리어층(105)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다. 일 실시예에서, 제2 배리어층(105)은 제1 배리어층(104)과 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2 배리어층(105)은 제1 배리어층(104)과 상이한 물질로 구비될 수 있다.
도 8 내지 도 10은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
이하에서는, 도 8 내지 도 11을 참조하여 표시 장치의 제조 방법을 순차적으로 설명한다.
일 실시예에 따른 표시 장치의 제조 방법은 고분자 수지를 포함하는 제1 기판(101)을 준비하는 단계, 제1 기판(101) 상에 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함하는 보호층(103)을 형성하는 단계, 및 보호층(103) 상에 보호층(103)과 상이한 물질을 포함하는 버퍼층(107)을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 제1 기판(101) 상에 보호층(103)을 형성하는 단계와 보호층(103) 상에 버퍼층(107)을 형성하는 단계 사이에 보호층(103) 상에 제1 배리어층(104)을 형성하는 단계가 수행될 수 있다.
먼저, 도 8 참조하면, 고분자 수지를 포함하는 제1 기판(101)을 준비하는 단계에서는, 제2 배리어층(105)이 형성된 제2 기판(102) 상에 제1 기판(101)을 형성할 수 있다. 예컨대, 제2 기판(102), 제2 배리어층(105), 및 제1 기판(101) 순으로 적층될 수 있다.
기판(100)은 제1 기판(101)과 제2 기판(102)을 포함할 수 있다. 일 실시예에서, 제1 기판(101)과 제2 기판(102)은 동일한 물질을 포함할 수 있다. 예컨대, 제1 기판(101)과 제2 기판(102) 모두 폴리이미드를 포함할 수 있다. 일 실시예에서, 제1 기판(101)과 제2 기판(102)은 상이한 물질을 포함할 수 있다.
이후, 도 9를 참조하면, 고분자 수지를 포함하는 제1 기판(101) 상에 보호층(103)을 형성하는 단계가 수행될 수 있다. 보호층(103)은 제1 기판(101) 상에 직접 형성될 수 있다. 보호층(103)은 플라즈마 화학기상증착(PECVD)을 통해 제1 기판(101) 상에 형성될 수 있다. 이때, 보호층(103)은 60W 내지 100W의 RF 전력을 이용하여 형성될 수 있다.
일 실시예에서, 보호층(103)은 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 보호층(103) 내의 Si-CH3 비율은 10% 이상일 수 있고, 보호층(103)의 밀도(Density)는 2 g/cm3 미만일 수 있으며, 보호층(103)의 러프니스(Roughness)는 4.4 nm 이하일 수 있다.
플루오린의 전자 친화도가 탄소 또는 산소의 전자 친화도 보다 높으므로, 보호층(103) 내에 존재하는 Si-C, 및/또는 Si-O 결합의 실리콘(Si)이 제1 기판(101) 내에 생성된 플루오린 이온과 결합하여 Si-F 결합을 형성함으로써, 보호층(103) 내에 존재하는 Si-C 및/또는 Si-O 결합이 Si-F 결합으로 대체될 수 있다. 또한, 보호층(103) 내에 존재하는 Si-CH3의 수소가 플루오린으로 치환될 수 있다. 이를 통해, 제1 기판(101) 내에 생성된 플루오린 이온에 의해 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
이후, 도 10을 참조하면, 보호층(103) 상에 제1 배리어층(104)을 형성하는 단계가 더 수행될 수 있다. 제1 배리어층(104)은 화학기상증착(PECVD)을 통해 보호층(103) 상에 형성될 수 있다. 제1 배리어층(104)은 제1 기판(101) 상에 위치하여 제1 기판(101)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있다.
제1 기판(101) 상에 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함하는 보호층(103)만 배치되는 경우, 하부로부터 이물, 습기 또는 외기의 침투로 인해 박막트랜지스터(TFT)가 손상될 수 있고, 보호층(103)의 밀도가 낮아 보호층(103) 상에 형성되는 막들의 증착 균일도가 저하될 수 있다.
제1 기판(101) 상에 보호층(103)이 배치되되, 보호층(103) 상에 제1 배리어층(104)이 배치됨으로써, 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고 동시에, 제1 기판(101) 상에 형성되는 막들의 증착 균일도를 향상시킬 수 있다.
일 실시예에서, 제1 배리어층(104)과 제2 배리어층(105)은 동일한 물질을 포함할 수 있다. 예컨대, 제1 배리어층(104)과 제2 배리어층(105) 모두 실리콘산화물(SiO2)로 구비될 수 있다. 일 실시예에서, 제1 배리어층(104)과 제2 배리어층(105)은 상이한 물질을 포함할 수 있다.
일 실시예에서, 제1 배리어층(104)은 생략될 수도 있다. 이 경우, 버퍼층(107)이 제1 배리어층(104)과 동일한 물질로 구비되어 제1 배리어층(104)의 역할을 할 수 있다.
이후, 도 11을 참조하면, 제1 배리어층(104) 상에 버퍼층(107)을 형성하는 단계가 수행될 수 있다. 버퍼층(107)은 제1 기판(101) 상에 위치하여 제1 기판(101) 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 제1 기판(101) 상에 평탄면을 제공할 수 있다.
일 실시예에서, 버퍼층(107)은 화학기상증착(PECVD)을 통해 제1 배리어층(104) 상에 형성될 수 있다. 일 실시예에서, 버퍼층(107)은 제1 배리어층(104)과 동일한 물질을 포함할 수 있다. 예컨대, 버퍼층(107)과 제1 배리어층(104) 모두 실리콘산화물(SiO2)로 구비될 수 있다. 일 실시예에서, 버퍼층(107)과 제1 배리어층(104)은 상이한 물질을 포함할 수 있다. 예컨대, 제1 배리어층(104)이 실리콘산화물(SiO2)로 구비되고, 버퍼층(107)이 실리콘질화물(SiNx)로 구비될 수 있다. 또는, 제1 배리어층(104)이 실리콘질화물(SiNx)로 구비되고, 버퍼층(107)이 실리콘산화물(SiO2)로 구비될 수 있는 등 다양한 변형이 가능하다.
이후, 도시되지는 않았으나, 버퍼층(107) 상에 박막트랜지스터(TFT), 및 유기발광다이오드(OLED) 등이 추가적으로 형성될 수 있다.
일 실시예에서, 제1 기판(101) 상에 SiOCH, SiOC, 및 SiOF 중 적어도 하나를 포함하는 보호층(103)을 배치하여, 제1 기판(101)에 생성되는 플루오린 이온을 소비함으로써, 제1 기판(101)에 분극이 발생하여 제1 기판(101)과 제1 배리어층(104, 또는 버퍼층(107))에 네거티브 차지(Negative charge)가 형성되는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 제1 기판(101)과 제1 배리어층(104, 또는 버퍼층(107))에 네거티브 차지(Negative charge)가 형성되는 것을 방지 또는 최소화함으로써, 네거티브 차지(Negative charge)에 의해 문턱전압 이동(Threshold Voltage Shift)이 발생하여 잔상이 발현되는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 플라즈마 화학기상증착(PECVD)을 이용함으로써, 별도의 마스크 공정 없이 제1 기판(101) 상에 보호층(103)을 형성할 수 있다.
또한, 배리어층(제1 배리어층(104), 및/또는 제2 배리어층(105)), 및 버퍼층(107)을 형성하는 플라즈마 화학기상증착(PECVD)을 이용함으로써, 새로운 증착 장비의 추가 없이 제1 기판(101) 상에 보호층(103)을 형성할 수 있어 표시 장치(1)의 양산성이 향상될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
101: 제1 기판
103: 보호층
104: 제1 배리어층
107: 버퍼층

Claims (20)

  1. 고분자 수지를 포함하는 제1 기판;
    상기 제1 기판 상에 배치되고 SiOCH, SiOC, SiOF, 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 보호층; 및
    상기 보호층 상에 배치되고 상기 보호층과 상이한 물질을 포함하는 버퍼층;
    을 구비하는, 표시 장치.
  2. 제1항에 있어서,
    상기 보호층은 상기 제1 기판 상에 직접 배치되는, 표시 장치.
  3. 제1항에 있어서,
    상기 보호층 내의 Si-CH3 결합 비율이 10% 이상인, 표시 장치.
  4. 제3항에 있어서,
    상기 보호층의 밀도(Density)는 2 g/cm3 미만인, 표시 장치.
  5. 제3항에 있어서,
    상기 보호층의 러프니스(Roughness)는 4.4 nm 이하인, 표시 장치.
  6. 제1항에 있어서,
    상기 보호층은 플라즈마 화학기상증착(PECVD)을 이용하여 형성된, 표시 장치.
  7. 제6항에 있어서,
    상기 보호층은 60W 내지 100W의 RF 전력을 이용하여 형성된, 표시 장치.
  8. 제1항에 있어서,
    상기 보호층과 상기 버퍼층 사이에 배치되는 제1 배리어층을 더 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 배리어층은 상기 보호층과 상이한 물질을 포함하는, 표시 장치.
  10. 제8항에 있어서,
    상기 제1 기판 하부에 배치되는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 제2 배리어층을 더 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 버퍼층 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 유기발광다이오드를 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 유기발광다이오드는 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 발광층을 포함하는, 표시 장치.
  13. 고분자 수지를 포함하는 제1 기판을 준비하는 단계;
    상기 제1 기판 상에 SiOCH, SiOC, SiOF, 방향족 아민(Aromatic amine), 디아조늄 테트라플로오로보레이트(Diazonium tetrafluoroborate), 및 방향족 디아조늄 화합물(Aromatic diazonium compound) 중 적어도 하나를 포함하는 보호층을 형성하는 단계; 및
    상기 보호층 상에 상기 보호층과 상이한 물질을 포함하는 버퍼층을 형성하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 기판 상에 상기 보호층을 형성하는 단계에서,
    상기 보호층은 상기 제1 기판 상에 직접 형성되는, 표시 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 제1 기판 상에 상기 보호층을 형성하는 단계에서는,
    플라즈마 화학기상증착(PECVD)을 이용하여 상기 제1 기판 상에 상기 보호층을 형성하는, 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 보호층은 60W 내지 100W의 RF 전력을 이용하여 형성된, 표시 장치의 제조 방법.
  17. 제13항에 있어서,
    상기 보호층 내의 Si-CH3 비율은 10% 이상인, 표시 장치의 제조 방법.
  18. 제13항에 있어서,
    상기 보호층의 밀도(Density)는 2 g/cm3 미만인, 표시 장치의 제조 방법.
  19. 제13항에 있어서,
    상기 보호층의 러프니스(Roughness)는 4.4 nm 이하인, 표시 장치의 제조 방법.
  20. 제13항에 있어서,
    상기 보호층 상에 상기 버퍼층을 형성하는 단계 이전에,
    상기 보호층 상에 상기 보호층과 상이한 물질을 포함하는 제1 배리어층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
KR1020200150996A 2020-11-12 2020-11-12 표시 장치 및 그 제조 방법 KR20220065135A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200150996A KR20220065135A (ko) 2020-11-12 2020-11-12 표시 장치 및 그 제조 방법
US17/365,909 US11925053B2 (en) 2020-11-12 2021-07-01 Display apparatus and method of manufacturing the same
CN202111318643.7A CN114497145A (zh) 2020-11-12 2021-11-09 显示设备和制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150996A KR20220065135A (ko) 2020-11-12 2020-11-12 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220065135A true KR20220065135A (ko) 2022-05-20

Family

ID=81453782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150996A KR20220065135A (ko) 2020-11-12 2020-11-12 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11925053B2 (ko)
KR (1) KR20220065135A (ko)
CN (1) CN114497145A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411211A (zh) * 2022-08-31 2022-11-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2084451A1 (en) 1992-02-18 1993-08-19 Cameron T. Murray Polyimide surfaces having enhanced adhesion
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
KR101255512B1 (ko) 2006-06-30 2013-04-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
KR101063361B1 (ko) 2010-05-06 2011-09-07 포항공과대학교 산학협력단 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
WO2014207963A1 (ja) 2013-06-26 2014-12-31 東レ株式会社 ポリイミド前駆体、ポリイミド、それを用いたフレキシブル基板、カラーフィルタおよびその製造方法、ならびにフレキシブル表示デバイス
KR102052445B1 (ko) 2013-06-28 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
KR102139677B1 (ko) 2013-11-25 2020-07-30 엘지디스플레이 주식회사 플렉서블 유기전계 발광장치 및 그 제조방법
US9934723B2 (en) 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102367274B1 (ko) 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR101653282B1 (ko) 2015-01-23 2016-09-01 한국과학기술연구원 폴리이미드 기판 구조 및 이를 이용하는 박막 태양전지
JP2017062941A (ja) 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
KR101801545B1 (ko) * 2016-05-18 2017-12-20 주식회사 테스 발광소자의 보호막 증착방법
KR102480840B1 (ko) 2018-01-31 2022-12-26 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
KR102667308B1 (ko) * 2018-12-20 2024-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막 트랜지스터 기판의 제조 방법
US11063571B2 (en) * 2019-07-25 2021-07-13 Zhuhai Crystal Resonance Technologies Co., Ltd. Packaged electronic components
KR20210083678A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20220027448A (ko) * 2020-08-27 2022-03-08 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20220149322A1 (en) 2022-05-12
CN114497145A (zh) 2022-05-13
US11925053B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US7510891B2 (en) Organic light emitting display device and method of manufacturing the same
TW201320328A (zh) 有機發光顯示裝置及其製造方法
KR20210034158A (ko) 디스플레이 장치
KR20200143562A (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
US11455952B2 (en) Display apparatus
KR20210148505A (ko) 유기발광 디스플레이 장치
US11925053B2 (en) Display apparatus and method of manufacturing the same
KR20210090779A (ko) 표시 장치 및 그 제조 방법
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
US11825704B2 (en) Display apparatus having flourine at interfaces of semiconductor layer and manufacturing method thereof
US11569269B2 (en) Display apparatus and method of manufacturing the same
US11690251B2 (en) Organic light-emitting display device having a gate insulating layer with controlled dielectric constants and method of manufacturing the same
US11588141B2 (en) Display apparatus and method of manufacturing the same
US11672164B2 (en) Display apparatus with doped barrier and conductive layers and method of manufacturing the same
US20210202652A1 (en) Display device
US20220399420A1 (en) Display apparatus and method of manufacturing the same
KR20220063864A (ko) 표시 장치 및 그 제조 방법
KR20220117414A (ko) 표시 장치 및 그 제조 방법
KR20210099238A (ko) 표시 장치
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법
KR20220153174A (ko) 표시 장치 및 그 제조 방법
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20220100763A (ko) 표시 장치의 제조 방법
KR20230076906A (ko) 표시 장치 및 표시 장치의 제조방법
CN112490267A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination