KR20230147801A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230147801A
KR20230147801A KR1020220046498A KR20220046498A KR20230147801A KR 20230147801 A KR20230147801 A KR 20230147801A KR 1020220046498 A KR1020220046498 A KR 1020220046498A KR 20220046498 A KR20220046498 A KR 20220046498A KR 20230147801 A KR20230147801 A KR 20230147801A
Authority
KR
South Korea
Prior art keywords
dam
layer
insulating layer
area
disposed
Prior art date
Application number
KR1020220046498A
Other languages
English (en)
Inventor
방기호
조승환
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220046498A priority Critical patent/KR20230147801A/ko
Priority to CN202310050303.3A priority patent/CN116916676A/zh
Priority to US18/110,452 priority patent/US20230337487A1/en
Publication of KR20230147801A publication Critical patent/KR20230147801A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 확장된 표시영역을 갖는 표시장치를 제공하기 위하여, 표시요소가 배치되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판, 상기 표시영역을 둘러싸도록 상기 주변영역 상에 배치되는 댐부, 상기 표시요소를 밀봉하도록 상기 표시영역 및 상기 주변영역 상에 배치되는 봉지층, 상기 봉지층 상에 배치되고, 상기 표시영역으로부터 상기 주변영역으로 연장되어 상기 댐부를 덮는 유기절연층, 및 상기 유기절연층 상에 배치되고, 상기 댐부와 중첩하는, 금속패턴을 포함하는, 표시장치를 제공한다.

Description

표시장치{Display apparatus}
본 발명은 표시장치에 관한 것으로서, 더 상세하게는 확장된 표시영역을 가진 표시장치에 관한 것이다.
일반적으로 유기발광 표시장치와 같은 표시장치는 발광다이오드의 휘도 등을 제어하기 위해 박막트랜지스터들이 표시영역에 배치된다. 박막트랜지스터들은 전달된 데이터신호, 구동전압, 및 공통전압을 이용하여 대응하는 발광다이오드에서 소정의 색을 갖는 빛을 방출하도록 제어한다.
데이터신호, 구동전압, 및 공통전압 등을 제공하기 위해, 표시영역 외측의 주변영역에는 데이터 구동회로, 구동전압공급선, 공통전압공급선 등이 위치한다.
표시장치 중 이미지를 제공할 수 있는 표시영역이 표시장치에서 차지하는 비율이 증가함에 따라, 발광다이오드들이 배치되지 않는 데드스페이스(dead space)로서 주변영역이 축소되고 있다. 따라서, 주변영역에 배치되는 구성요소들이 위치할 공간이 감소하는 문제가 발생한다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드스페이스의 면적이 축소되어 확장된 표시영역을 갖는 표시장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시요소가 배치되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판, 상기 표시영역을 둘러싸도록 상기 주변영역 상에 배치되는 댐부, 상기 표시요소를 밀봉하도록 상기 표시영역 및 상기 주변영역 상에 배치되는 봉지층, 상기 봉지층 상에 배치되고, 상기 표시영역으로부터 상기 주변영역으로 연장되어 상기 댐부를 덮는 유기절연층 및 상기 유기절연층 상에 배치되고, 상기 댐부와 중첩하는 금속패턴을 포함하는, 표시장치가 제공된다.
일 실시예에서, 상기 댐부는 제1댐 및 상기 제1댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 제2댐을 포함하고, 상기 유기절연층은 상기 제1댐과 상기 제2댐 사이의 밸리영역을 적어도 일부 매립할 수 있다.
일 실시예에서, 상기 금속패턴은 상기 제1댐 또는 상기 제1댐과 상기 제2댐 사이의 밸리영역과 중첩할 수 있다.
일 실시예에서, 상기 댐부는 상기 제2댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 하나 이상의 서브댐을 포함하고, 상기 봉지층은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함하고, 상기 유기봉지층은 상기 표시영역으로부터 상기 제2댐까지 연장되고, 상기 금속패턴은 상기 유기봉지층과 중첩할 수 있다.
일 실시예에서, 상기 표시영역에서 상기 유기절연층의 두께는 0.7 ㎛ 이상이고, 상기 밸리영역에서 상기 유기절연층의 두께는 1.4 ㎛ 이상일 수 있다.
일 실시예에서, 표시장치는 상기 표시영역 및 상기 주변영역 상에 배치되는, 적어도 하나의 무기절연층 및 상기 주변영역 상에 배치되고, 상기 적어도 하나의 무기절연층의 끝단을 덮는 외곽댐을 더 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 무기절연층은 상기 외곽댐과 중첩하는 홀 또는 그루브를 포함할 수 있다.
일 실시예에서, 표시장치는 상기 주변영역 상에 배치되는 공통전압 공급라인을 더 포함하고, 평면 상에서 상기 금속패턴과 상기 공통전압 공급라인은 이격되어 배치될 수 있다.
일 실시예에서, 상기 공통전압 공급라인은 상이한 층에 배치된 복수의 도전라인을 포함할 수 있다.
일 실시예에서, 표시장치는 상기 표시영역에 배치되고, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로를 더 포함하고, 상기 복수의 도전라인 중 어느 하나의 도전라인은 상기 박막트랜지스터의 소스전극 또는 드레인전극과 동일한 물질을 포함할 수 있다.
일 실시예에서, 표시장치는 상기 표시영역에 배치되고, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로 및 상기 박막트랜지스터의 소스전극 또는 드레인전극과 상기 표시요소의 화소전극을 전기적으로 연결하는 연결전극을 더 포함하고, 상기 복수의 도전라인 중 어느 하나의 도전라인은 상기 연결전극과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 공통전압 공급라인은 개구부를 구비하고, 상기 금속패턴은 상기 개구부의 내측에 위치할 수 있다.
일 실시예에서, 상기 개구부는 복수 개 구비될 수 있다.
일 실시예에서, 상기 개구부는 상기 공통전압 공급라인의 외측 경계와 접할 수 있다.
일 실시예에서, 상기 개구부의 제1방향을 따른 폭은 상기 금속패턴의 제1방향을 따른 폭보다 클 수 있다.
일 실시예에서, 상기 댐부는 제1댐 및 상기 제1댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 제2댐을 포함하고, 상기 제1댐은 상기 공통전압 공급라인의 외측 경계를 덮을 수 있다.
일 실시예에서, 상기 공통전압 공급라인은 상기 제1댐과 상기 제2댐 사이의 밸리영역과 중첩하는 개구부를 구비하고, 상기 금속패턴은 상기 개구부의 내측에 위치할 수 있다.
일 실시예에서, 표시장치는 상기 봉지층 상에 배치되는 제1터치도전층 및 상기 제1터치도전층 상에 배치되는 제2터치도전층을 더 포함하고, 상기 유기절연층은 상기 제1터치도전층과 상기 제2터치도전층 사이에 개재될 수 있다.
일 실시예에서, 상기 금속패턴은 상기 제2터치도전층과 동일한 물질을 포함할 수 있다.
일 실시예에서, 상기 제2터치도전층은 상기 주변영역에 중첩하여 배치되는 입력신호라인을 더 포함하고, 상기 금속패턴은 상기 입력신호라인과 이격하여 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드스페이스의 면적이 축소되어 확장된 표시영역을 갖는 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2은 본 발명의 일 실시예에 따른 표시장치의 일부를 개략적으로 도시하는 단면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 표시장치에 포함될 수 있는 일 화소의 등가회로도들이다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 7 및 도 8은 도 1의 A 영역을 확대한 평면도이다.
도 9는 도 7의 B-B'선에 따른 단면도이고, 도 10은 도 7의 C-C'선에 따른 단면도이다.
도 11은 도 10의 D 영역을 확대한 단면도이다.
도 12는 도 8의 변형예를 도시하는 평면도이다.
도 13은 도 12의 E-E'선에 따른 단면도이다.
도 14는 제1댐의 상면과 중첩하는 영역과 제1댐과 제2댐 사이의 밸리영역에서 제1절연층의 단차 및 유기절연층의 단차를 도시하는 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 표시장치(1)는 표시패널을 포함한다. 표시장치(1)는 후술할 표시패널을 포함하는 것이라면 어떤 것이든 가능하다. 예컨대 표시장치(1)는 스마트폰, 태블릿, 랩탑, 텔레비전 또는 광고판 등과 같은 다양한 제품일 수 있다.
표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)를 포함하는 기판(100)을 포함한다. 본 명세서에서 어떠한 구성요소가 표시영역(DA)에 위치한다는 것은 그 구성요소가 기판(100)의 표시영역(DA) 상에 배치되거나, 기판(100)의 표시영역(DA)와 중첩하여 배치된다는 것을 의미한다. 마찬가지로, 본 명세서에서 어떠한 구성요소가 주변영역(PA)에 위치한다는 것은 그 구성요소가 기판(100)의 주변영역(PA) 상에 배치되거나, 기판(100)의 표시영역(DA)와 중첩하여 배치된다는 것을 의미한다.
표시영역(DA)은 이미지를 표시하는 부분으로 복수의 화소(PX)들이 표시영역(DA)에 배치될 수 있다. 기판(100)에서 대략 수직인 방향에서 바라볼 때, 표시영역(DA)은 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 대략 사각형의 형상을 갖는 것을 도시하고 있으나, 다른 실시예로서 표시영역(DA)은 모서리가 둥근 사각형의 형상을 가질 수 있다.
각 화소(PX)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 각 화소(PX)들은 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
주변영역(PA)은 표시영역(DA)의 외측에 배치되어 화상을 표시하지 않는 영역일 수 있다. 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)에는 화소(PX)들을 구동하기위한 외곽회로들을 포함한다. 예컨대, 주변영역(PA)은 제1스캔 구동회로(SDRV1), 제2스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 화소(PX)들을 구동하는 화소회로들 각각에 스캔신호를 인가할 수 있다. 제2스캔 구동회로(SDRV2)는 표시영역(DA)을 중심으로 제1스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔 구동회로(SDRV1)과 대략 평행할 수 있다. 표시영역(DA)에 배치된 화소(PX)들의 화소회로 중 일부는 제1스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(SDRV2)와 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일 측에 배치될 수 있다. 단자부(PAD)는 절연층에 의하여 덮이지 않고 노출되어 표시회로보드(30)와 연결된다. 표시회로보드(30)에는 표시구동부(32)가 배치될 수 있다. 표시구동부(32)는 제1스캔 구동회로(SDRV1) 및 제2스캔 구동회로(SDRV2)에 전달하는 제어신호를 생성할 수 있다. 또한, 표시구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 화소(PX)들의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결된 표시요소의 대향전극에 인가될 수 있다. 표시구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 화소(PX)들의 화소회로에 전달될 수 있다.
구동전압 공급라인(11)은 표시영역(DA)의 하측에서 제1방향(예컨대, x 방향)으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
표시장치(1)는 표시영역(DA)의 외측에 배치되는 금속패턴들(510, 520, 530, 540)을 포함한다. 금속패턴들(510, 520, 530, 540)은 아일랜드 패턴으로, 다른 구성요소들과 분리되거나, 전기적으로 절연될 수 있다.
금속패턴들(510, 520, 530, 540)은 표시패널(10, 도 2 참조)과 커버윈도우(CW, 도 2 참조)(또는 기능모듈(20))을 합착하는 공정에서, 표시패널(10, 도 2 참조)의 위치를 파악하거나, 표시패널(10, 도 2 참조)의 정렬을 위한 식별 표식으로 사용될 수 있다.
금속패턴들(510, 520, 530, 540)은 공통전압 공급라인(13)과 이격되어 배치될 수 있다. 예컨대, 기판(100)에서 대략 수직인 방향에서 바라볼 때 금속패턴들(510, 520, 530, 540)과 공통전압 공급라인(13)은 비중첩할 수 있다. 예컨대, 공통전압 공급라인(13)의 일부가 제거되어 개구부를 형성하고, 개구부 내에 금속패턴들(510, 520, 530, 540)이 배치될 수 있다. 따라서, 표시패널의 배면에서 광을 조사할 때, 공통전압 공급라인(13)의 그림자에 의해 금속패턴들(510, 520, 530, 540)의 그림자가 식별되지 않는 것을 방지할 수 있다.
일 실시예에서, 제1금속패턴(510) 및 제4금속패턴(540)은 표시영역(DA)을 사이에 두고, 주변영역(PA)의 상측에 마주 배치될 수 있다. 마찬가지로 제2금속패턴(520) 및 제3금속패턴(530)은 표시영역(DA)을 사이에 두고, 주변영역(PA)의 하측에 마주 배치될 수 있다. 이와 관련하여 도 1에서는 금속패턴들(510, 520, 530, 540)들이 기판(100)의 제1경계(100E1) 및 제3경계(100E3)에 인접하여 배치된 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 예컨대, 금속패턴들(510, 520, 530, 540)은 공통전압 공급라인(13)을 따라 기판(100)의 제1경계(100E1), 제2경계(100E2) 및 제3경계(100E3)에 인접하여 배치된 금속패턴들을 더 포함할 수 있다. 또는 금속패턴들(510, 520, 530, 540) 중 일부가 생략될 수도 있다.
도 2는 도 1에 도시된 표시장치의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시장치(1)는 표시패널(10), 기능모듈(20) 및 커버윈도우(CW)를 포함할 수 있다.
표시패널(10)은 기판(100), 표시요소층(200), 봉지층(300) 및 입력감지층(400)을 포함할 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 예컨대 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 예컨대 기판(100)은 상술한 고분자 수지를 포함하는 두 층들 및 그 사이에 개재된 무기 배리어층을 포함할 수 있다.
기판(100) 상에는 표시요소층(200)이 배치될 수 있다. 표시요소층(200)은 화소들을 포함하며, 화상을 표시하는 층일 수 있다. 표시요소층(200)은 표시요소들 및 표시요소들과 전기적으로 연결되는 화소회로들을 포함할 수 있다. 또한, 표시요소층(200)은 화소회로에 접속되는 스캔 배선들, 데이터 배선들, 전원 배선들 등과, 스캔 배선들에 스캔 신호들을 인가하기 위한 스캔 구동부, 데이터 배선들과 표시 구동부를 연결하기 위한 팬 아웃 배선들 등을 포함할 수 있다.
표시요소층(200) 상에는 표시요소를 밀봉하기 위한 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층을 포함하여, 보다 평탄화된 베이스면을 제공할 수 있다. 따라서 후술하는 입력감지층(400)을 연속 공정에 의해 형성하더라도 불량률이 감소될 수 있다.
봉지층(300) 상에는 입력감지층(400)이 직접 배치될 수 있다. 입력감지층(400)은 터치전극들, 터치전극들에 연결된 입력신호라인을 포함하며, 사용자의 터치 여부를 감지하기 위한 층일 수 있다. 입력감지층(400)은 예컨대, 정전용량 방식으로 사용자의 터치 여부를 감지할 수 있다. 본 발명에서 입력감지층(400)의 동작 방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서, 입력감지층(400)은 전자기 유도방식 또는 압력 감지방식으로 외부 입력을 감지할 수도 있다.
표시패널(10)을 이루는 "층"들은 다른 구성들과 연속 공정을 통하여 형성된 것일 수 있다. 예컨대, 표시패널(10)의 기판(100)이 베이스면을 제공하는 베이스층으로 기능하고, 표시요소층(200), 봉지층(300) 및 입력감지층(400)은 다른 구성이 제공하는 베이스면 상에 배치될 수 있다.
기능모듈(20)은 표시패널(10)의 상부에 배치될 수 있다. 기능모듈(20)은 적어도 하나의 기능층을 포함할 수 있다. 기능층은 컬러 필터링, 컬러 변환 기능, 편광 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 이루어진 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 예를 들어, 기능층은 컬러필터, 광학필름 등일 수 있다. 기능모듈(20)은 생략될 수도 있다.
커버윈도우(CW)는 기능모듈(20)의 상부에 배치될 수 있다. 또는 기능모듈(20)이 생략되고, 커버윈도우(CW)는 표시패널(10)의 상부에 배치될 수도 있다. 커버윈도우(CW)는 표시패널(10)의 상면을 보호하는 기능을 할 수 있다.
기능모듈(20) 또는 커버윈도우(CW)는 광학 투명 접착제(OCA) 또는 광학 투명 수지(OCR)를 이용하여 표시패널(10)에 결합될 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 표시장치에 포함될 수 있는 일 화소의 등가회로도들이다.
도 3을 참조하면, 화소회로(PC)는 표시요소(OLED)와 연결되어, 화소(PX)들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시요소(OLED)에 흐르는 구동 전류를 제어할 수 있다. 표시요소(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 4에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 표시요소(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 표시요소(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 표시요소(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 표시요소(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 표시요소(OLED)에 전달되며, 표시요소(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 표시요소(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 표시요소(OLED)의 화소전극을 초기화시킬 수 있다.
도 4에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
표시요소(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 표시요소(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 3 및 도 4를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
일부 실시예들에서, 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 N 타입 MOSFET(n-type MOSFET)로 구비되고, 나머지는 P 타입 MOSFET(p-type MOSFET)으로 구비될 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 동작제어 박막트랜지스터(T5), 및 발광제어 박막트랜지스터(T6)가 P 타입 MOSFET으로 구비되고, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4) 및/또는 제2초기화 박막트랜지스터(T7)가 N 타입 MOSFET으로 구비될 수 있다. 또는 복수의 박막트랜지스터들(T1 내지 T7) 모두 N 타입 MOSFET으로 구비될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 단면도이다.
도 5를 참조하면, 기판(100)의 표시영역(DA) 상에는 표시요소(OLED) 및 표시요소(OLED)와 전기적으로 연결되는 화소회로(PC)가 배치될 수 있다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(201)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단하고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기물, 유기물 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(201) 사이에는 외기의 침투를 차단하는 배리어층(101)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(201)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다.
버퍼층(201) 상에 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)가 배치된다.
박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 드레인전극(DE) 및 소스전극(SE)를 포함할 수 있다.
반도체층(Act)은 버퍼층(201) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(Act)는 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(Act)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(Act)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(Act)을 덮도록 제1게이트절연층(203)이 구비될 수 있다. 제1게이트절연층(203)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(203)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(203) 상부에는 반도체층(Act)과 중첩되도록 게이트전극(GE)이 배치된다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(GE)은 Mo의 단층일 수 있다.
제2게이트절연층(204)은 상기 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(204)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(204)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(204) 상에는 스토리지 커패시터(Cst)의 제2축전판(CE2)이 배치될 수 있다. 제2축전판(CE2)는 게이트전극(GE)와 중첩할 수 있다. 제2게이트절연층(204)을 사이에 두고 중첩하는 게이트전극(GE) 및 제2축전판(CE2)은 스토리지 커패시터(Cst)를 이룰 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cst)의 제1축전판(CE1)으로 기능할 수 있다.
제2축전판(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(205)은 제2축전판(CE2)을 덮도록 형성될 수 있다. 층간절연층(205)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(205)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한 버퍼층(201), 제1게이트절연층(203), 제2게이트절연층(204) 및 층간절연층(205)를 무기절연층(IIL)이라고 할 수 있다.
소스전극(SE) 및 드레인전극(DE)은 층간절연층(205) 상에 배치된다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 일부 실시예에서, 소스전극(SE) 또는 드레인전극(DE)은 생략될 수도 있다. 예컨대, 인접한 박막트랜지스터(TFT)들은 반도체층(Act)의 소스영역 또는 드레인영역을 공유할 수 있으며, 소스영역 또는 드레인영역이 소스전극(SE) 또는 드레인전극(DE)으로 기능할 수 있다.
소스전극(SE) 및 드레인전극(DE)을 덮도록 제1평탄화절연층(206), 제2평탄화절연층(207) 및 제3평탄화절연층(208)이 순차적으로 배치될 수 있다. 제3평탄화절연층(208)은 그 상부에 배치되는 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1평탄화절연층(206), 제2평탄화절연층(207) 및 제3평탄화절연층(208)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다.제1평탄화절연층(206), 제2평탄화절연층(207) 및 제3평탄화절연층(208)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 제1평탄화절연층(206), 제2평탄화절연층(207) 및 제3평탄화절연층(208)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1평탄화절연층(206), 제2평탄화절연층(207) 및 제3평탄화절연층(208)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1평탄화절연층(206) 상에는 제1연결전극(CM1)이 배치될 수 있다. 제1평탄화절연층(206)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE) 중 어느 하나를 노출시키는 비아홀을 가지며, 제1연결전극(CM1)은 이 비아홀을 통해 소스전극(SE) 또는 드레인전극(DE)과 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다.
제2평탄화절연층(207) 상에는 제2연결전극(CM2)이 배치될 수 있다. 제2평탄화절연층(207)은 제1연결전극(CM1)을 노출시키는 비아홀을 가지며, 제2연결전극(CM2)은 이 비아홀을 통해 제1연결전극(CM1)에 전기적으로 연결될 수 있다.
제1연결전극(CM1) 및 제2연결전극(CM2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제3평탄화절연층(208) 상에는 화소전극(210)이 배치될 수 있다. 제3평탄화절연층(208)은 제2연결전극(CM2)을 노출시키는 비아홀을 가지며, 화소전극(210)은 이 비아홀을 통해 제2연결전극(CM2)에 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 제2평탄화절연층(207) 및 제3평탄화절연층(208) 중 어느 하나 이상은 생략될 수 있다. 예컨대, 층간절연층(205) 상에 제1평탄화절연층(206) 및 제2평탄화절연층(207)이 배치되고, 화소전극(210)이 제2평탄화절연층(207) 상에 배치될 수 있다. 화소전극(210)은 제1연결전극(CM1)을 노출시키는 제2평탄화절연층(207)의 비아홀을 통해 제1연결전극(CM1)에 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다.
화소전극(210)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(209)은 제3평탄화절연층(208) 상에서 화소전극(210)의 가장자리를 덮으며, 화소전극(210)의 중앙부를 노출하는 화소개구(OP1)를 구비할 수 있다. 화소개구(OP1)에 의해 표시요소(OLED)의 발광영역, 즉 화소의 크기 및 형상이 정의된다.
화소정의막(209)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(209)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(209)은 블랙으로 형성될 수 있다. 이러한 화소정의막(209)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈(Ni), 알루미늄(Al), 몰리브덴(Mo) 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(209)이 광차단 물질을 포함하는 경우, 화소정의막(209)의 하부에 배치된 금속 구조물들에 의한 외곽 반사를 줄일 수 있다.
화소정의막(209)의 화소개구(OP1) 내부에는 화소전극(210)에 대응되도록 형성된 발광층(222)이 배치된다. 발광층(222)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
발광층(222)의 아래 및/또는 위에는 각각 제1 기능층(221) 및 제2 기능층(223)이 배치될 수 있다. 일 실시예로, 발광층(222)이 각 화소마다 패터닝되어 배치되는 것과는 달리, 제1 기능층(221) 및 제2 기능층(223)은 표시영역(DA) 전면에 걸쳐 일체로 구비될 수 있다.
제1 기능층(221)은 단층 또는 다층일 수 있다. 예컨대 제1 기능층(221)이 고분자 물질로 형성되는 경우, 제1 기능층(221)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 기능층(221)이 저분자 물질로 형성되는 경우, 제1 기능층(221)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2 기능층(223)은 선택적으로 배치될 수 있다. 예컨대, 제1 기능층(221)과 발광층(222)을 고분자 물질로 형성하는 경우, 제2 기능층(223)을 형성하는 것이 바람직할 수 있다. 제2 기능층(223)은 단층 또는 다층일 수 있다. 제2 기능층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 일부 실시예에서, 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 적어도 하나는 생략될 수도 있다.
정공 주입층(HIL)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, HATCN 및 CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N, N-dinaphthyl-N, N'-diphenylbenzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공 수송층(HTL) 은 TPD(N, N'-diphenyl-N,N'-bis(3-methylphenyl)-1,1'-bi-phenyl-4,4'-diamine) 또는 NPB(N,N'-di(naphthalen-1-yl)-N,N'-diphenyl-benzidine) 등과 같이 높은 정공이동도를 가지고 안정성이 우수한 트리페닐아민 유도체를 정공 수송층의 호스트로 포함할 수 있다.
전자 수송층(ETL)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq, Liq(lithium quinolate), BMB-3T, PF-6P, TPBI, COT 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
전자 주입층(EIL)은 전자의 주입을 원활하게 하는 역할을 할 수 있으며, 전자 주입층(EIL)은 Yb, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.
대향전극(230)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(230)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다.
순차적으로 적층된 화소전극(210), 중간층(220) 및 대향전극(230)의 적층 구조는 발광다이오드를 형성할 수 있다.
일 실시예에서, 표시요소(OLED) 상에 캡핑층(미도시)이 배치될 수 있다. 캡핑층은 보강 간섭의 원리에 의하여 표시요소(OLED)의 발광 효율을 향상시킬 수 있다. 캡핑층은 유기물을 포함한 유기 캡핑층, 무기물을 포함한 무기 캡핑층, 또는 유기물 및 무기물을 포함한 복합 캡핑층일 수 있다. 예컨대, 캡핑층은 카보시클릭 화합물, 헤테로시클릭 화합물, 아민 그룹-함유 화합물, 포르핀 유도체(porphine derivatives), 프탈로시아닌 유도체(phthalocyanine derivatives), 나프탈로시아닌 유도체(naphthalocyanine derivatives), 알칼리 금속 착체, 알칼리 토금속 착체, 또는 이의 임의의 조합을 포함할 수 있다. 카보시클릭 화합물, 헤테로시클릭 화합물 및 아민 그룹-함유 화합물은 선택적으로, O, N, S, Se, Si, F, Cl, Br, I, 또는 이의 임의의 조합을 포함한 치환기로 치환될 수 있다.
표시요소(OLED) 상에 봉지층(300)이 배치될 수 있다. 일 실시예에서, 봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 배치되는 유기봉지층(320)을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 하프늄산화물(HfO2), 징크옥사이드(ZnO), 실리콘산화물(SiOX), 실리콘질화물(SiNX), 또는/및 실리콘산화질화물(SiON)을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 화학기상증착법(Chemical Vapor Deposition)을 통해 형성될 수 있다.
유기봉지층(320)은 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리에틸렌나프탈레이트(polyethylene naphthalate), 폴리카보네이트(polycarbonate), 폴리이미드(polyimide), 폴리에틸렌설포네이트(polyethylene sulfonate), 폴리옥시메틸렌(polyoxymethylene), 폴리아릴레이트(polyarylate), 헥사메틸디실록산(hexamethyldisiloxane), 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트(polymethyl methacrylate), 폴리아크릴산(polyacrylic acid) 등) 또는 이들의 조합을 더 포함할 수 있다.
봉지층(300)은 표시영역(DA) 전체를 커버하며, 주변영역(PA)로 연장되어 주변영역(PA)의 적어도 일부를 커버하도록 배치될 수 있다.
봉지층(300)은 전술한 바와 같이 유기봉지층(320)을 포함하여, 보다 평탄화된 베이스면을 제공할 수 있다. 따라서, 입력감지층(400)의 구성들은 연속공정에 의해 형성되더라도 불량률이 감소될 수 있다.
입력감지층(400)은 다층구조를 가질 수 있다. 입력감지층(400)은 감지전극, 감지전극에 연결된 감지신호라인(trace line) 및 적어도 하나의 절연층을 포함한다. 입력감지층(400)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 상술한 바와 같이, 입력감지층(400)의 동작방직은 특별히 제한되지 않고, 일부 실시예들에서 입력감지층(400)은 전자기 유도방식 또는 압력 감지방식으로 외부 입력을 감지할 수도 있다.
입력감지층(400)은 제1절연층(410), 제1터치도전층(MTL1), 유기절연층(420), 및 제2터치도전층(MTL2)을 포함할 수 있다.
제1절연층(410)은 봉지층(300) 상에 직접 위치할 수 있다. 제1절연층(410)은 무기물질 또는 유기물질을 포함하며, 단일층 또는 다층으로 구비될 수 있다. 상기 유기 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지를 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 상기 무기 물질은 실리콘질화물(SiNX), 알루미늄질화물(AlN), 지르코늄질화물(ZrN), 티타늄질화물(TiN), 하프늄질화물(HfN), 탄탈륨질화물(TaN), 실리콘산화물(SiOX), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 주석산화물(SnO2), 세륨산화물(CeO2) 및 실리콘산화질화물(SiON)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
제1절연층(410)은 봉지층(300)의 손상을 방지하며, 입력감지층(400)의 구동 시 발생할 수 있는 간섭 신호를 차단하기 위한 역할을 할 수 있다.
예컨대, 제1터치도전층(MTL1) 및 제2터치도전층(MTL2) 각각은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 Ti/Al/Ti의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1터치도전층(MTL1) 및 제2터치도전층(MTL2) 각각은 복수 개의 패턴들을 포함한다. 제1터치도전층(MTL1)은 제1도전패턴들을 포함하고, 제2터치도전층(MTL2)은 제2도전패턴들을 포함하는 것으로 이해될 수 있다. 제1도전패턴들과 제2도전패턴들은 감지전극을 형성할 수 있다.
제1터치도전층(MTL1) 및 제2터치도전층(MTL2)은 컨택홀을 통해 전기적으로 연결될 수 있다. 일 실시예로, 제1터치도전층(MTL1) 및 제2터치도전층(MTL2)은 표시요소(OLED)로부터 방출되는 빛이 통과할 수 있도록 메쉬 구조를 가질 수 있다. 이 때, 제1터치도전층(MTL1) 및 제2터치도전층(MTL2)은 발광영역(EA)과 중첩되지 않도록 배치될 수 있다.
유기절연층(420)은 유기 물질을 포함할 수 있다. 유기 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지를 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 유기절연층(420)은 무기 물질을 더 포함할 수도 있다. 무기 물질은 실리콘질화물(SiNX), 알루미늄질화물(AlN), 지르코늄질화물(ZrN), 티타늄질화물(TiN), 하프늄질화물(HfN), 탄탈륨질화물(TaN), 실리콘산화물(SiOX), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 주석산화물(SnO2), 세륨산화물(CeO2) 및 실리콘산화질화물(SiON)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 표시영역(DA)에서, 유기절연층(420)의 두께(TDA)는 약 0.7 ㎛ 이상일 수 있다. 일부 실시예들에서, 유기절연층(420)의 두께(TDA)는 약 0.7 ㎛ 내지 약 2 ㎛ 일 수 있다.
제2터치도전층(MTL2) 상에 제2절연층(430)이 배치될 수 있다. 제2절연층(430)은 단층 또는 다층 구조를 가질 수 있다. 제2절연층(430)은 유기 물질, 무기 물질 또는 복합 재료를 포함할 수 있다. 무기 물질은 실리콘질화물(SiNX), 알루미늄질화물(AlN), 지르코늄질화물(ZrN), 티타늄질화물(TiN), 하프늄질화물(HfN), 탄탈륨질화물(TaN), 실리콘산화물(SiOX), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 주석산화물(SnO2), 세륨산화물(CeO2) 및 실리콘산화질화물(SiON)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 유기 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지를 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
입력감지층(400) 상에 표시요소(OLED)의 광추출 효율을 향상시키기 위한 광학기능층 등이 더 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시장치의 일부분을 개략적으로 도시하는 평면도이다. 도 6에서는 입력감지층(400)의 제1터치도전층(MTL1) 및 제2터치도전층(MTL2)에 포함되는 구동전극(TE), 감지전극(RE), 제1감지신호라인(TSL1), 제2감지신호라인(TSL2), 제1입력감지패드(TP1), 제2입력감지패드(TP2) 및 금속패턴들(510, 520, 530, 540)만을 도시하고 있다.
도 6을 참조하면, 입력감지층(400)은 사용자의 터치를 감지하기 위한 터치 감지영역(TSA)과 터치 감지영역(TSA)의 주변에 배치되는 터치 주변영역(TPA)을 포함한다. 터치 감지영역(TSA)은 기판(100)의 표시영역(DA)에 중첩하고 터치 주변영역(TPA)은 기판(100)의 주변영역(PA)에 중첩할 수 있다.
구동전극(TE) 및 감지전극(RE)들 각각은 마름모의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 도 6에서 도시의 편의를 위하여 마름모의 평면 형태를 가진 것으로 도시하였으나, 구동전극(TE), 감지전극(RE), 제1터치연결전극(BE1), 및 제2터치연결전극(BE2)은 평면 상 메쉬 구조 또는 그물망 구조로 형성될 수 있다. 감지전극(RE)들은 제1방향(예컨대, x 방향)으로 배치되고, 전기적으로 연결될 수 있다. 구동전극(TE)들은 제1방향(예컨대, x 방향)과 교차하는 제2방향(예컨대, y 방향)으로 배치되며, 전기적으로 연결될 수 있다. 구동전극(TE)들과 감지전극(RE)들은 서로 이격되어 배치될 수 있다. 구동전극(TE)들은 제2방향(예컨대, y 방향)으로 나란하게 배치될 수 있다. 감지전극(RE)들과 구동전극(TE)들의 교차 영역들에서, 제2방향(예컨대, y 방향)으로 서로 인접한 구동전극(TE)들은 제1터치연결전극(BE1)을 통해 연결되고, 제1방향(예컨대, x 방향)으로 서로 인접한 감지전극(RE)들은 제2터치연결전극(BE2)을 통해 연결될 수 있다.
제1감지신호라인(TSL1) 및 제2감지신호라인(TSL2)은 터치 주변영역(TPA)에 배치될 수 있다. 터치 감지영역(TSA)의 구동전극(TE)들은 제1감지신호라인(TSL1)들에 연결될 수 있다. 제1감지신호라인(TSL1)들은 제1입력감지패드(TP1)들에 연결될 수 있다.
감지전극(RE)들 중 일 측 끝에 배치된 감지전극은 제2감지신호라인(TSL2)에 연결되어 제2입력감지패드(TP2)들에 연결될 수 있다.
제1감지신호라인(TSL1)들 및 제2감지신호라인(TSL2)들 중 일부는 구동전극(TE) 및 감지전극(RE)에 연결되지 않는 접지 배선들일 수 있다.
제1감지신호라인(TSL1)들 및 제2감지신호라인(TSL2)들의 외측에 금속패턴들(510, 520, 530, 540)이 배치될 수 있다. 금속패턴들(510, 520, 530, 540)은 제1감지신호라인(TSL1)들 및 제2감지신호라인(TSL2)들과 이격된 금속 아일랜드를 포함하며, 다른 구성요소들과 전기적으로 절연된 것일 수 있다.
도 6에는 제1금속패턴(510) 및 제4금속패턴(540)이 터치 감지영역(TSA)을 사이에 두고 터치 주변영역(TPA)의 상측에 마주 배치되고, 제2금속패턴(520) 및 제3금속패턴(530)이 터치 감지영역(TSA)을 사이에 두고 터치 주변영역(TPA)의 하측에 마주 배치되는 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 상술한 바와 같이, 금속패턴들(510, 520, 530, 540)들은 추가되거나 일부가 생략될 수도 있다.
일 실시예에서, 구동전극(TE), 감지전극(RE), 제2터치연결전극(BE2) 및 금속패턴들(510, 520, 530, 540)은 제2터치도전층(MTL2, 도 5 참조)으로 구비될 수 있으며, 제1터치연결전극(BE1)은 제1터치도전층(MTL1, 도 5 참조)으로 구비될 수 있다. 즉, 금속패턴들(510, 520, 530, 540)은 구동전극(TE), 감지전극(RE) 및 제2터치연결전극(BE2)과 동일한 물질을 포함할 수 있다. 이 때, 본 명세서에서 "A와 B가 동일한 물질을 포함"한다는 것의 의미는 "A와 B가 동일한 공정을 통하여 함께 형성"되었음을 의미한다.
다른 일 실시예로, 구동전극(TE), 감지전극(RE) 및 제2터치연결전극(BE2)은 제1터치도전층(MTL1, 도 5 참조)으로 구비될 수 있으며, 제1터치연결전극(BE1) 및 금속패턴들(510, 520, 530, 540)은 제2터치도전층(MTL2, 도 5 참조)으로 구비될 수도 있다. 즉, 금속패턴들(510, 520, 530, 540)은 제1터치연결전극(BE1)과 동일한 물질을 포함할 수 있다.
도 7 및 도 8은 도 1의 A 영역을 확대한 평면도이다. 도 9는 도 7의 B-B'선에 따른 단면도이고, 도 10은 도 7의 C-C'선에 따른 단면도이며, 도 11은 도 10의 D 영역을 확대한 확대도이다. 도 7에서는 공통전압 공급라인(13)과 제1금속패턴(510)의 배치를 설명하기 위하여, 공통전압 공급라인(13) 및 제1금속패턴(510)만을 도시하고 있으며, 도 8에서는 A영역에 배치되는 제1댐(DAM1), 제2댐(DAM2), 서브댐(SDAM)들 및 외곽댐(ODAM)을 도시하고 있다.
도 7, 도 8 및 도 9를 참조하면, 기판(100)의 제1경계(100E1)와 평행하게 공통전압 공급라인(13)이 배치된다. 예컨대 기판(100)의 제1경계(100E1)가 제2방향(예컨대, y 방향)과 평행할 때, 공통전압 공급라인(13)은 제2방향(예컨대, y 방향)을 따라 연장될 수 있다.
공통전압 공급라인(13)은 적어도 하나의 도전라인들을 포함할 수 있다. 예컨대, 공통전압 공급라인(13)은 제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3)을 포함할 수 있다. 제1도전라인(ML1)은 층간절연층(205) 상에 배치될 수 있다. 제1도전라인(ML1)은 박막트랜지스터(TFT, 도 5 참조)의 소스전극(SE) 및 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 제2도전라인(ML2)의 일부는 표시영역(DA, 도 5 참조)으로부터 주변영역(PA)의 일부로 연장된 제1평탄화절연층(206) 상에 배치될 수 있다. 제2도전라인(ML2)은 제1연결전극(CM1)과 동일한 물질을 포함할 수 있다. 제3도전라인(ML3)의 일부는 표시영역(DA, 도 5 참조)으로부터 주변영역(PA)의 일부로 연장된 제2평탄화절연층(207) 상에 배치될 수 있다. 제3도전라인(ML3)은 제2연결전극(CM2)과 동일한 물질을 포함할 수 있다.
제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3)은 중첩하여 배치되며, 표시영역(DA, 도 4 참조)의 적어도 일부를 둘러싸도록 일 측이 개방된 루프 형상을 가질 수 있다.
제2도전라인(ML2)은 제1평탄화절연층(206)의 끝단으로부터 기판(100)의 제1경계(100E1) 방향으로 더 연장되어, 제1도전라인(ML1)과 접촉할 수 있다. 마찬가지로, 제3도전라인(ML3)은 제2평탄화절연층(207)의 끝단으로부터 기판(100)의 제1경계(100E1) 방향으로 더 연장되어 제2도전라인(ML2)와 접촉할 수 있다. 공통전압 공급라인(13)은 서로 다른 층에 배치된 제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3)을 포함함으로써, 낮은 저항을 가질 수 있다.
일부 실시예들에서, 제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3) 중 일부가 생략될 수 있다. 또한, 공통전압 공급라인(13)은 제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3)과 상이한 층에 위치하는 도전라인을 더 포함할 수도 있다.
제1댐(DAM1)은 공통전압 공급라인(13)의 외측 경계(13E1)와 중첩하여 배치될 수 있다. 본 명세서에서, '외측 경계'는 기판(100)의 제1경계(100E1), 제2경계(100E2) 및 제3경계(100E3)에 인접한 경계를 의미하며, '내측 경계'는 표시영역(DA, 도 1 참조)과 인접한 경계를 의미한다. 제1댐(DAM1)은 제1-1유기층(1101), 제1-2유기층(1102), 제1-3유기층(1103) 및 제1-4유기층(1104)을 포함할 수 있다. 제1-1유기층(1101)은 제1도전라인(ML1)의 경계를 덮도록 배치될 수 있다. 제1-1유기층(1101) 상에 제2도전라인(ML2)이 배치되고, 제1-2유기층(1102)이 제2도전라인(ML2)의 경계를 덮도록 배치될 수 있다. 제1-2유기층(1102) 상에 제3도전라인(ML3)이 배치되고, 제1-3유기층(1103)이 제3도전라인(ML3)의 경계를 덮도록 배치될 수 있다. 제1-3유기층(1103) 상에 제1-4유기층(1104)이 배치될 수 있다.
일 실시예에서, 제1댐(DAM1)의 제1-1유기층(1101)은 제1평탄화절연층(206)과 동일한 물질을 포함하고, 제1-2유기층(1102)은 제2평탄화절연층(207)과 동일한 물질을 포함하고, 제1-3유기층(1103)은 제3평탄화절연층(208)과 동일한 물질을 포함하고, 제1-4유기층(1104)은 화소정의막(209)와 동일한 물질을 포함할 수 있다. 일부 실시예들에서, 제1댐(DAM1)은 다른 유기층들을 더 포함하거나, 상술한 층들 중 일부가 생략될 수 있다.
제1댐(DAM1)으로부터 표시영역(DA, 도 4 참조) 방향으로 이격하여 제2댐(DAM2)이 배치된다. 제2댐(DAM2)은 공통전압 공급라인(13)과 중첩하여 배치될 수 있다. 제2댐(DAM2)은 제2-1유기층(1201), 제2-2유기층(1202) 및 제2-3유기층(1203)을 포함할 수 있다. 일 실시예에서, 제2-1유기층(1201)은 제2평탄화절연층(207)과 동일한 물질을 포함하고, 제2-2유기층(1202)은 제3평탄화절연층(208)과 동일한 물질을 포함하고, 제2-3유기층(1203)은 화소정의막(209)와 동일한 물질을 포함할 수 있다. 일부 실시예들에서, 제2댐(DAM2)은 다른 유기층들을 더 포함하거나, 상술한 층들 중 일부가 생략될 수 있다.
제2댐(DAM2)으로부터 표시영역(DA, 도 1 참조) 방향으로 이격하여 서브댐(SDAM)들이 배치된다. 서브댐(SDAM)들은 제1서브댐(SDAM1) 및 제2서브댐(SDAM2)을 포함할 수 있다. 제1서브댐(SDAM1)은 제3-1유기층(1301) 및 제3-2유기층(1302)을 포함하고, 제2서브댐(SDAM2)은 제4-1유기층(1401) 및 제4-2유기층(1402)을 포함할 수 있다. 제3-1유기층(1301) 및 제4-1유기층(1401)은 제3평탄화절연층(208)과 동일한 물질을 포함할 수 있다. 제3-2유기층(1302) 및 제4-2유기층(1402)은 화소정의막(209)과 동일한 물질을 포함할 수 있다. 서브댐(SDAM)들은 다른 유기층들을 더 포함하거나, 상술한 층들 중 일부가 생략될 수 있다.
제2댐(DAM2) 및 서브댐(SDAM)들은 유기봉지층(320)이 기판(100)의 제1경계(100E1) 측으로 오버플로우(overflow) 되는 것을 방지하는 역할을 할 수 있다. 예컨대, 유기봉지층(320)의 끝단(320E)은 제2댐(DAM2)의 상면에 걸쳐 배치되거나, 표시영역(DA, 도 4 참조)을 향하는 제2댐(DAM2)의 내측면에 접할 수 있다.
제1댐(DAM1)과 제2댐(DAM2) 사이에는 밸리영역(VA)이 구비될 수 있다. 제1댐(DAM1)과 제2댐(DAM2) 사이의 밸리영역(VA)에서 제1무기봉지층(310)과 제2무기봉지층(330)이 직접 접촉하여 무기접촉영역을 형성할 수 있다.
제1댐(DAM1), 제2댐(DAM2) 및 서브댐(SDAM)들을 포함하는 댐부는 표시영역(DA, 도 5 참조)의 적어도 일부를 둘러쌀 수 있다.
기판(100)의 제1경계(100E1)에 인접하여 외곽댐(ODAM)이 배치된다. 외곽댐(ODAM)은 기판(100)의 제1경계(100E1)으로부터 발생한 크랙이 무기절연층에 의해 표시영역(DA, 도 1 참조)로 전파되는 것을 방지하거나 감소시킬 수 있다. 외곽댐(ODAM)은 유기 물질을 포함할 수 있으며, 주변영역(PA)으로 연장된 무기절연층(IIL)들의 끝단을 덮을 수 있다.
일부 실시예들에서, 무기절연층(IIL)들의 적어도 일부가 제거되어 버퍼층(201), 배리어층(101), 또는 기판(100)의 상면의 일부를 노출시키는 홀(IILOP)이 외곽댐(ODAM)와 중첩하여 배치될 수 있다. 일 실시예에서, 무기절연층(IIL)은 배리어층(101), 버퍼층(201), 제1게이트절연층(203), 제2게이트절연층(204) 및 층간절연층(205)을 포함할 수 있고, 홀(IILOP)은 배리어층(101)의 개구, 버퍼층(201)의 개구, 제1게이트절연층(203)의 개구, 제2게이트절연층(204)의 개구 및 층간절연층(205)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이와 달리, 무기절연층(IIL)은 기판(100)의 사연을 노출하는 홀(IILOP)이 아닌 그루브(groove)를 가질수도 있다. 또는, 무기절연층(IIL)은 외곽댐(ODAM)과 중첩하는 홀 또는 그루브를 갖지 않을 수도 있다.
유기절연층(420)은 표시영역(DA,도 5 참조)으로부터 기판(100)의 제1경계(100E1) 측으로 연장될 수 있다. 외곽댐(ODAM)은 유기절연층(420)이 기판(100)의 제1경계(100E1) 측으로 오버플로우 되는 것을 방지하는 역할을 할 수 있다. 도 9는 유기절연층(420)의 끝단(420E)이 외곽댐(ODAM)과 기판(100)의 제1경계(100E1) 사이에 위치하는 것을 도시하고 있다. 일부 실시예들에서, 유기절연층(420)의 끝단(420E)은 외곽댐(ODAM)의 상면에 걸쳐 위치하거나, 외곽댐(ODAM)의 표시영역(DA, 도 5 참조)을 향하는 내측면에 접하거나, 외곽댐(ODAM)과 제1댐(DAM1) 사이에 위치할 수도 있다.
유기절연층(420)은 제1댐(DAM1)과 제2댐(DAM2) 사이에 위치하는 밸리영역(VA)을 매립하여 유기절연층(420)의 상면(420US)은 제1절연층(410)의 상면(410US)보다 완만한 경사를 가질 수 있다.
제1금속패턴(510)은 유기절연층(420) 상에 배치된다. 제1금속패턴(510)은 공통전압 공급라인(13)과 상이한 층에 배치되어, 공통전압 공급라인(13)과 충분히 절연될 수 있다.
도 9에 도시된 바와 같이, 기판(100)에서 대략 수직인 방향에서 바라볼 때, 제1금속패턴(510)은 공통전압 공급라인(13)과 이격되어 배치될 수 있다. 즉, 공통전압 공급라인(13)은 제1금속패턴(510)과 비중첩하도록 공통전압 공급라인(13)의 일부 영역이 제거된 개구부(13OP)를 구비할 수 있다. 일부 실시예들에서 공통전압 공급라인(13)은 제1도전라인(ML1), 제2도전라인(ML2) 및 제3도전라인(ML3)을 포함할 수 있고, 공통전압 공급라인(13)의 개구부(13OP)는 제1도전라인(ML1)의 개구, 제2도전라인(ML2)의 개구 및 제3도전라인(ML3)의 개구가 중첩된 것일 수 있다. 공통전압 공급라인(13)의 개구부(13OP)가 배치된 영역은 제1금속패턴(510)을 제외하고, 금속 물질을 포함하는 구성요소가 배치되지 않을 수 있다. 공통전압 공급라인(13)의 개구부(13OP)는 얼라인 마크 검출 영역으로 기능할 수 있다. 공통전압 공급라인(13)은 도 1에 도시된 바와 같이, 금속패턴들(510, 520, 530, 540, 도 1 참조)과 비중첩하도록 하나 이상의 개구부를 구비할 수 있다.
일부 실시예들에서, 공통전압 공급라인(13)의 개구부(13OP)는 기판(100)에서 대략 수직인 방향에서 바라볼 때, 제1금속패턴(510)을 둘러싸는 사각형 형상을 가질 수 있으나 이에 한정되는 것은 아니다. 다른 일부 실시예들에서, 공통전압 공급라인(13)의 개구부(13OP)는 원형, 다각형 등 다양한 형상을 가질 수 있다.
일부 실시예들에서, 공통전압 공급라인(13)의 개구부(13OP)는 공통전압 공급라인(13)의 외측 경계(13E1)의 연장선과 접하여 일 측이 개방된 오목부 형상을 가질 수 있다. 제1금속패턴(510)을 공통전압 공급라인(13)의 외측 경계(13E1)의 연장선에 인접하도록 배치하여, 공통전압 공급라인(13)의 개구부(13OP)에 의한 공통전압 공급라인(13)의 면적 감소를 최소화할 수 있다. 다른 일부 실시예들에서, 공통전압 공급라인(13)의 개구부(13OP)는 공통전압 공급라인(13)의 외측 경계(13E1)으로부터 이격되어, 닫힌 도형의 형상을 가질 수도 있다.
제1금속패턴(510)은 복수의 금속 아일랜드들을 포함할 수 있다. 예컨대, 도 7은 제1금속패턴(510)은 제1아일랜드(511), 제2아일랜드(512) 및 제3아일랜드(513)을 포함하는 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 제1금속패턴(510)은 더 많은 수의 금속 아일랜드들을 포함하거나, 더 적은 수의 금속 아일랜드들을 포함할 수 있다.
제1아일랜드(511), 제2아일랜드(512) 또는 제3아일랜드(513)는 기판(100)에 대략 수직인 방향에서 바라볼 때, 원형, 다각형, 십자형 등 다양한 형상을 가질 수 있다. 제1아일랜드(511), 제2아일랜드(512) 또는 제3아일랜드(513)은 동일한 형상을 갖거나, 서로 다른 형상을 가질 수도 있다.
제1아일랜드(511), 제2아일랜드(512) 및 제3아일랜드(513)는 하나의 얼라인 마크로 기능하거나, 각각이 얼라인 마크로 기능할 수 있다. 여기서, 얼라인 마크(또는 얼라인 키)는 표시패널(10, 도 2 참조)과 커버윈도우(CW, 도 2 참조)(또는 기능모듈(20))을 합착하는 공정에서, 표시패널(10, 도 2 참조)의 위치를 파악하거나, 표시패널(10, 도 2 참조)의 정렬을 위한 식별 표식으로 사용될 수 있다.
기판(100)의 제1경계(100E1)를 따라 표시패널(10, 도 2 참조)을 모기판으로부터 분리하기 위한 레이저 컷팅 공정이 수행될 수 있다. 레이저 컷팅 공정에 의해 발생하는 열로 인해 제1금속패턴(510)이 손상되는 것을 방지하기 위하여, 제1금속패턴(510)은 기판(100)의 제1경계(100E1)과 제2거리(d2)만큼 이격되어 배치될 수 있다. 주변영역(PA)의 면적이 감소함에 따라, 제2거리(d2)가 충분한 크기를 갖기 위해서, 제1금속패턴(510)이 공통전압 공급라인(13)의 외측 경계(13E1)의 연장선보다 표시영역(DA, 도 1 참조)에 가깝거나 동일한 거리를 갖도록 배치될 수 있다. 즉, 공통전압 공급라인(13)과 기판(100)의 제1경계(100E1) 사이의 제1거리(d1) 보다 제1금속패턴(510)과 기판(100)의 제1경계(100E1) 사이의 제2거리(d2)가 크거나 동일할 수 있다.
제1금속패턴(510)이 공통전압 공급라인(13)의 외측 경계(13E1)보다 표시영역(DA, 도 1 참조)에 가깝게 배치됨에 따라, 제1금속패턴(510)은 제1댐(DAM1)과 중첩하거나, 제1댐(DAM1)과 제2댐(DAM2) 사이의 밸리영역(VA)과 중첩할 수 있다. 상술한 바와 같이, 유기봉지층(320)의 끝단(320E)은 제2댐(DAM2)의 상면에 걸쳐 배치되거나, 제2댐(DAM2)의 내측면에 접할 수 있다.
도 11을 참조하면, 제1댐(DAM1)의 상면과 중첩하는 제1절연층(410)의 상면(410US)은 밸리영역(VA)과 중첩하는 제1절연층(410)의 상면(410US)과 제1높이(h1) 만큼의 단차를 가지고, 제2댐(DAM2)의 상면과 중첩하는 제1절연층(410)의 상면(410US)은 밸리영역(VA)과 중첩하는 제1절연층(410)의 상면(410US)과 제2높이(h2) 만큼의 단차를 가질 수 있다. 비교예로서 제1절연층의 상면에 제1금속패턴이 배치되는 경우, 밸리영역에 제1금속패턴을 형성한 뒤 제거되지 않은 잔여금속층이 남아있을 수 있다. 이러한 잔여금속층으로 인하여 제1금속패턴의 그림자 형상이 변형되어, 얼라인 마크의 인식율이 저하될 수 있다.
따라서, 본 발명의 실시예들에서 유기절연층(420)은 기판(100)의 제1경계(100E1) 측으로 연장되어, 밸리영역(VA)의 적어도 일부를 매립하여 제1금속패턴(510)이 형성되는 영역에 비교적 평평한 상면(420US)을 구비하도록 할 수 있다. 제1댐(DAM1)의 상면과 중첩하는 유기절연층(420)의 상면(420US)은 밸리영역(VA)과 중첩하는 유기절연층(420)의 상면(420US)과 제3높이(h3)의 단차를 가질 수 있다. 이 때, 제3높이(h3)는 제1높이(h1) 및 제2높이(h2)보다 작을 수 있다.
일부 실시예들에서, 제3높이(h3)는 약 3 ㎛ 이하일 수 있다. 일부 실시예들에서, 밸리영역(VA)에서 유기절연층(420)의 두께(TVA)는 약 1.4 ㎛ 이상일 수 있다. 일부 실시예들에서, 밸리영역(VA)에서 유기절연층(420)의 두께(TVA)는 약 1.4 ㎛ 내지 약 4 ㎛일 수 있다.따라서, 유기절연층(420)의 상면(420US)은 제1절연층(410)의 상면(410US)보다 완만한 경사를 가질 수 있다. 공통전압 공급라인(13)의 면적 손실을 최소화하기 위하여, 공통전압 공급라인(13)의 개구부(13OP)는 공통전압 공급라인(13)의 외측 경계(13E1)와 접하도록, 밸리영역(VA)과 중첩하여 배치될 수 있다. 제1금속패턴(510)은 공통전압 공급라인(13)과 중첩하지 않도록, 기판(100)에 대략 수직인 방향에서 바라볼 때, 공통전압 공급라인(13)과 이격되어 배치된다. 상술한 바와 같이, 제1금속패턴(510)은 유기절연층(420)의 상면(420US)에 배치된다. 유기절연층(420)의 상면(420US)은 밸리영역(VA)에서 완만한 경사를 가져, 제1금속패턴(510)의 패터닝 과정에서 밸리영역(VA)에 잔여금속층이 남는 것을 방지하거나 감소시킬 수 있다.
도 12는 도 7의 변형예를 도시하는 평면도이고, 도 13은 도 12의 E-E'선에 따른 단면도이다.
도 12 및 도 13을 참조하면, 제1금속패턴(510)은 제2댐(DAM2)의 내측에 위치할 수 있다. 상술한 바와 같이, 유기봉지층(320)의 끝단(320E)은 제2댐(DAM2)의 상면에 걸쳐 배치되거나, 제2댐(DAM2)의 내측면에 접할 수 있다. 따라서, 제2댐(DAM2)의 내측은 유기봉지층(320)에 의하여 보다 평탄한 상면을 가질 수 있다.
유기봉지층(320) 상에 제2무기봉지층(330),제1절연층(410) 및 유기절연층(420)이 순차적으로 배치되고, 유기절연층(420) 상면에 제1금속패턴(510)이 배치될 수 있다. 제1금속패턴(510)은 기판(100)에 대략 수직인 방향에서 바라볼 때, 유기봉지층(320)과 중첩하여 배치될 수 있다. 제1금속패턴(510)은 유기봉지층(320)에 의하여 보다 평탄화된 유기절연층(420)의 상면에 배치됨으로써, 제1금속패턴(510)의 패터닝 과정에서 잔여금속층이 남는 것을 방지하거나 감소시킬 수 있다.
제1금속패턴(510)을 이루는 복수의 금속 아일랜드들은 주변 구성요소들과 전기적으로 절연되어 있다. 제1금속패턴(510)이 인접한 구성요소들의 정전기 유입 경로로 작용하는 것을 방지하기 위하여, 제1금속패턴(510)은 인접한 구성요소들과 충분한 거리를 가지고 이격될 수 있다. 예컨대, 제1금속패턴(510)은 제1감지신호라인(TSL1, 도 6 참조) 및 제2감지신호라인(TSL2, 도 6 참조)의 최외곽 배선으로부터 충분히 이격되도록 제2댐(DAM2)과 제2서브댐(SDAM2) 사이에 배치될 수 있다. 여기서, 제2서브댐(SDAM2)은 서브댐(SDAM)들 중 표시영역(DA, 도 5 참조)에 가장 인접하여 배치된 댐일 수 있다.
기판(100)에서 대략 수직인 방향에서 바라볼 때, 제1금속패턴(510)은 공통전압 공급라인(13)의 개구부(13OP) 내에 배치될 수 있다. 공통전압 공급라인(13)의 개구부(13OP)는 유기봉지층(320)과 중첩할 수 있다. 예컨대, 공통전압 공급라인(13)의 개구부(13OP)는 제2댐(DAM2)과 제2서브댐(SDAM2) 사이에 배치될 수 있다. 개구부(13OP)는 닫힌 도형의 형상을 가질 수 있다. 제1방향(예컨대, x 방향)을 따른 공통전압 공급라인(13)의 개구부(13OP)의 폭(w2)은 공통전압 공급라인(13)과 제1금속패턴(510)이 비중첩하도록 제1금속패턴(510)의 폭(w1)보다 클 수 있다.
도 14는 본 발명의 실시예에 따른 표시장치들과 비교예에 따른 표시장치들의 제1댐과 제2댐 사이의 영역에서의 단차를 도시하는 그래프이다.
비교예에 따른 표시장치들은 제1절연층 상에, 무기물질로 구비되어 기판의 경계까지 연장되는 터치절연층을 포함한다. 터치절연층은 표시영역에서 입력감지층의 제1터치도전층과 제2터치도전층 사이에 개재되는 층이다. 비교예에 따른 표시장치들의 제1댐과 제2댐 사이의 영역에서의 단차는 제1댐의 상면과 중첩하는 영역과 밸리영역에서의 터치절연층 상면의 높이를 각각 측정하여 산출하였다.
본 발명의 일 실시예에 따른 표시장치들은 각각 대응하는 비교예에 따른 표시장치들과 제1절연층까지 동일한 적층구조를 가지며, 제1절연층 상에 유기절연층을 포함하는 점에서 차이가 있다. 본 발명의 일 실시예에 따른 표시장치들의 제1댐과 제2댐 사이의 영역에서의 단차는 제1댐의 상면과 중첩하는 영역과 밸리영역에서의 유기절연층 상면의 높이를 각각 측정하여 산출하였다. 비교예 1의 제1댐과 제2댐 사이의 영역에서 터치절연층의 단차는 3.84 ㎛이다. 실시예 1은 유기절연층을 형성하는 유기물질 원소재의 도포 두께가 1.9 ㎛이고, 제1댐과 제2댐 사이의 영역에서 유기절연층의 단차는 2.26 ㎛이다.
비교예 2의 제1댐과 제2댐 사이의 영역에서 터치절연층의 단차는 4.06 ㎛이다. 실시예 2는 유기절연층을 형성하는 유기물질 원소재의 도포 두께가 2.9 ㎛이고, 제1댐과 제2댐 사이의 영역에서 유기절연층의 단차는 2.28 ㎛이다.
비교예 3의 제1댐과 제2댐 사이의 영역에서 터치절연층의 단차는 4.02 ㎛이다. 실시예 3은 유기절연층을 형성하는 유기물질 원소재의 도포 두께가 3.6 ㎛이고, 제1댐과 제2댐 사이의 영역에서 유기절연층의 단차는 1.54 ㎛이다.
상술한 바와 같이, 유기절연층의 단차가 3 ㎛ 를 초과하는 경우 밸리영역에 잔여금속층이 잔존할 수 있기 때문에, 본 발명의 일부 실시예들에서 유기절연층의 단차는 3 ㎛ 이하일 수 있다.
유기물질 원소재의 도포 두께가 약 1.5 ㎛일 때, 유기절연층의 단차는 약 3 ㎛이고, 표시영역(DA, 도 5 참조)에서 유기절연층의 두께(TDA, 도 5 참조)는 약 0.7 ㎛이고, 밸리영역(VA, 도 11 참조)에서 유기절연층의 두께(TVA, 도 11 참조)는 약 1.4 ㎛일 수 있다. 따라서, 표시영역(DA, 도 5 참조)에서 유기절연층의 두께(TDA, 도 5 참조)는 약 0.7 ㎛ 내지 약 2 ㎛ 이고, 밸리영역(VA, 도 11 참조)에서 유기절연층의 두께(TVA, 도 11 참조)는 약 1.4 ㎛ 내지 약 4 ㎛일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시장치
10: 표시패널
13: 공통전압 공급라인
100: 기판
200: 표시요소층
201: 버퍼층
203: 제1게이트절연층
204: 제2게이트절연층
205: 층간절연층
207: 제2평탄화절연층
208: 제3평탄화절연층
209: 화소정의막
210: 화소전극
220: 중간층
221: 제1기능층
222: 발광층
223: 제2기능층
230: 대향전극
300: 봉지층
400: 입력감지층
410: 제1절연층
420: 제2절연층
510, 520, 530, 540: 금속패턴들

Claims (20)

  1. 표시요소가 배치되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는, 기판;
    상기 표시영역을 둘러싸도록 상기 주변영역 상에 배치되는, 댐부;
    상기 표시요소를 밀봉하도록 상기 표시영역 및 상기 주변영역 상에 배치되는, 봉지층;
    상기 봉지층 상에 배치되고, 상기 표시영역으로부터 상기 주변영역으로 연장되어 상기 댐부를 덮는, 유기절연층; 및
    상기 유기절연층 상에 배치되고, 상기 댐부와 중첩하는, 금속패턴;을 포함하는, 표시장치.
  2. 제1항에 있어서,
    상기 댐부는 제1댐 및 상기 제1댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 제2댐을 포함하고,
    상기 유기절연층은 상기 제1댐과 상기 제2댐 사이의 밸리영역을 적어도 일부 매립하는, 표시장치.
  3. 제2항에 있어서,
    상기 금속패턴은 상기 제1댐 또는 상기 제1댐과 상기 제2댐 사이의 밸리영역과 중첩하는, 표시장치.
  4. 제2항에 있어서,
    상기 댐부는 상기 제2댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 하나 이상의 서브댐을 포함하고,
    상기 봉지층은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함하고,
    상기 유기봉지층은 상기 표시영역으로부터 상기 제2댐까지 연장되고,
    상기 금속패턴은 상기 유기봉지층과 중첩하는, 표시장치.
  5. 제2항에 있어서,
    상기 표시영역에서 상기 유기절연층의 두께는 0.7 ㎛ 이상이고, 상기 밸리영역에서 상기 유기절연층의 두께는 1.4 ㎛ 이상인, 표시장치.
  6. 제1항에 있어서,
    상기 표시영역 및 상기 주변영역 상에 배치되는, 적어도 하나의 무기절연층; 및
    상기 주변영역 상에 배치되고, 상기 적어도 하나의 무기절연층의 끝단을 덮는 외곽댐;을 더 포함하는, 표시장치.
  7. 제6항에 있어서,
    상기 적어도 하나의 무기절연층은 상기 외곽댐과 중첩하는 홀 또는 그루브를 포함하는, 표시장치.
  8. 제1항에 있어서,
    상기 주변영역 상에 배치되는, 공통전압 공급라인;을 더 포함하고,
    평면 상에서 상기 금속패턴과 상기 공통전압 공급라인은 이격되어 배치되는, 표시장치.
  9. 제8항에 있어서,
    상기 공통전압 공급라인은 상이한 층에 배치된 복수의 도전라인을 포함하는, 표시장치.
  10. 제9항에 있어서,
    상기 표시영역에 배치되고, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로;를 더 포함하고,
    상기 복수의 도전라인 중 어느 하나의 도전라인은 상기 박막트랜지스터의 소스전극 또는 드레인전극과 동일한 물질을 포함하는, 표시장치.
  11. 제9항에 있어서,
    상기 표시영역에 배치되고, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 및
    상기 박막트랜지스터의 소스전극 또는 드레인전극과 상기 표시요소의 화소전극을 전기적으로 연결하는 연결전극;을 더 포함하고,
    상기 복수의 도전라인 중 어느 하나의 도전라인은 상기 연결전극과 동일한 물질을 포함하는, 표시장치.
  12. 제8항에 있어서,
    상기 공통전압 공급라인은 개구부를 구비하고,
    상기 금속패턴은 상기 개구부의 내측에 위치하는, 표시장치.
  13. 제12항에 있어서,
    상기 개구부는 복수 개 구비되는, 표시장치.
  14. 제12항에 있어서,
    상기 개구부는 상기 공통전압 공급라인의 외측 경계와 접하는, 표시장치.
  15. 제12항에 있어서,
    상기 개구부의 제1방향을 따른 폭은 상기 금속패턴의 제1방향을 따른 폭보다 큰, 표시장치.
  16. 제8항에 있어서,
    상기 댐부는 제1댐 및 상기 제1댐으로부터 상기 표시영역 방향으로 이격되어 배치되는 제2댐을 포함하고,
    상기 제1댐은 상기 공통전압 공급라인의 외측 경계를 덮는, 표시장치.
  17. 제16항에 있어서,
    상기 공통전압 공급라인은 상기 제1댐과 상기 제2댐 사이의 밸리영역과 중첩하는, 개구부를 구비하고,
    상기 금속패턴은 상기 개구부의 내측에 위치하는, 표시장치.
  18. 제1항에 있어서,
    상기 봉지층 상에 배치되는 제1터치도전층; 및
    상기 제1터치도전층 상에 배치되는 제2터치도전층;을 더 포함하고,
    상기 유기절연층은 상기 제1터치도전층과 상기 제2터치도전층 사이에 개재되는, 표시장치.
  19. 제18항에 있어서,
    상기 금속패턴은 상기 제2터치도전층과 동일한 물질을 포함하는, 표시장치.
  20. 제18항에 있어서,
    상기 제2터치도전층은 상기 주변영역에 중첩하여 배치되는 입력신호라인을 더 포함하고,
    상기 금속패턴은 상기 입력신호라인과 이격하여 배치되는, 표시장치.
KR1020220046498A 2022-04-14 2022-04-14 표시장치 KR20230147801A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220046498A KR20230147801A (ko) 2022-04-14 2022-04-14 표시장치
CN202310050303.3A CN116916676A (zh) 2022-04-14 2023-02-01 显示装置
US18/110,452 US20230337487A1 (en) 2022-04-14 2023-02-16 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220046498A KR20230147801A (ko) 2022-04-14 2022-04-14 표시장치

Publications (1)

Publication Number Publication Date
KR20230147801A true KR20230147801A (ko) 2023-10-24

Family

ID=88307522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220046498A KR20230147801A (ko) 2022-04-14 2022-04-14 표시장치

Country Status (3)

Country Link
US (1) US20230337487A1 (ko)
KR (1) KR20230147801A (ko)
CN (1) CN116916676A (ko)

Also Published As

Publication number Publication date
CN116916676A (zh) 2023-10-20
US20230337487A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
CN110880524A (zh) 显示装置
CN106066729B (zh) 有机发光二极管显示器及其制造方法
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US11950460B2 (en) Display device
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR20210030539A (ko) 디스플레이 장치 및 그 제조방법
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
KR100766949B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
US11495650B2 (en) Display apparatus
KR102379744B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20230147801A (ko) 표시장치
KR20210155444A (ko) 디스플레이 장치
CN217933800U (zh) 显示装置
KR20230132658A (ko) 표시장치용 어레이 기판 및 표시장치의 제조방법
US11765953B2 (en) Display apparatus including overlapping elements
EP4355058A1 (en) Display apparatus
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20240066312A (ko) 표시 패널 및 표시 패널의 제조 방법.
CN115955874A (zh) 显示装置和提供该显示装置的方法
KR20210141821A (ko) 디스플레이 장치
KR20240038215A (ko) 표시 장치
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20220075103A (ko) 박막 트랜지스터 기판, 표시 장치, 및 이의 제조 방법
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법