CN112466909A - 显示装置以及制造该显示装置的方法 - Google Patents

Abstract

本发明涉及显示装置以及制造该显示装置的方法。该显示装置包括：基板，该基板包括第一表面、与第一表面相对的第二表面、被限定在第一表面上的显示区域和被限定在第二表面上的非显示区域；在基板的第一表面上的显示区域处的多个显示元件；在第二表面上并且与基板的显示区域重叠的驱动电路；在基板的第二表面上的第一导电图案；以及第二导电图案，该第二导电图案在基板的第一表面上并且经由延伸穿过基板的接触孔连接到第一导电图案。基板的第二表面的表面粗糙度大于基板的第一表面的表面粗糙度。

Description

显示装置以及制造该显示装置的方法

相关申请的交叉引用

本申请要求2019年9月9日在韩国知识产权局递交的韩国专利申请第10-2019-0111558号的优先权和权益，其全部公开内容通过引用并入本文。

技术领域

本公开的一个或多个实施例的方面涉及一种显示装置以及制造该显示装置的方法，并且更具体地，涉及一种包括在显示区域之外(例如，围绕显示区域的外围)的减小的外围区域的显示装置以及制造该显示装置的方法。

背景技术

通常，显示装置使用薄膜晶体管和被形成在基板上并且发光的显示元件(诸如有机发光二极管)来操作。这种显示装置可以用在例如诸如蜂窝电话等的小型产品中，或者例如诸如电视机(TV)等的大型产品中。

显示装置包括其中图像被向外部显示的显示区域以及在显示区域之外的外围区域。多个像素被设置在显示区域中。电路和布线(每个被配置为将信号发送到多个像素)被设置在外围区域中。

近来，显示装置的用途已经多样化。此外，当显示装置已经变得更薄和更轻时，显示装置被越来越广泛地使用。随着显示装置在各个领域中被利用，正在迅速地进行研究以减小显示区域外部的外围区域的尺寸。

该背景技术部分中公开的以上信息是为了增强对本公开的背景技术的理解，并且因此，它可能包含不构成现有技术的信息。

发明内容

本公开的一个或多个示例实施例可以针对一种其中减小了显示区域之外(例如，围绕显示区域的外围)的外围区域的显示装置以及制造该显示装置的方法。

然而，本公开不限于此，并且附加方面和特征将在以下描述中部分地阐述，并且部分地从描述中显而易见，或者可以通过实践本公开的一个或多个实施例而习得。

根据本公开的一个或多个示例实施例，一种显示装置，包括：基板，该基板包括第一表面、与第一表面相对的第二表面、被限定在第一表面上的显示区域和被限定在第二表面上的非显示区域；在基板的第一表面上的显示区域处的多个显示元件；在第二表面上并且与基板的显示区域重叠的驱动电路；在基板的第二表面上的第一导电图案；以及第二导电图案，该第二导电图案在基板的第一表面上并且经由延伸穿过基板的接触孔连接到第一导电图案。基板的第二表面的表面粗糙度大于基板的第一表面的表面粗糙度。

在示例实施例中，第一表面的材料组分可以不同于第二表面的材料组分。

在示例实施例中，第一导电图案可以被埋设在基板内。

在示例实施例中，第一导电图案可以包括：一表面、与该表面相对的另一表面以及在该表面和该另一表面之间延伸以将该表面连接到该另一表面的侧表面；第一导电图案的表面可以位于与基板的第一表面的平面相同的平面上；并且第一导电图案的另一表面和侧表面可以与基板直接接触。

在示例实施例中，基板可以包括：第一基底层和在第一基底层上的第二基底层，并且显示装置可以进一步包括连接图案，该连接图案被设置在第一基底层和第二基底层之间，并且将第一导电图案电连接到第二导电图案。

在示例实施例中，第一导电图案可以经由在第一基底层中的第一接触孔连接到连接图案，并且连接图案可以经由在第二基底层中的第二接触孔连接到第二导电图案。

在示例实施例中，显示装置可以进一步包括电子结构，该电子结构在第二表面上，并且电连接到第一导电图案以与显示区域重叠。

在示例实施例中，显示装置可以进一步包括：在显示区域处在第一方向上延伸的多条第一信号线以及在与第一方向交叉的第二方向上延伸的多条第二信号线，并且第二导电图案可以连接到多条第一信号线或多条第二信号线。

在示例实施例中，显示装置可以进一步包括多个像素电路，多个像素电路在显示区域处并且分别连接到多个显示元件，多个像素电路中的每一个像素电路包括：薄膜晶体管，该薄膜晶体管包括半导体层、至少部分地与半导体层重叠的栅电极和连接到半导体层的电极层；以及存储电容器，该存储电容器包括与栅电极的至少一部分相对应的下电极和在下电极上的上电极。第二导电图案可以包括与选自栅电极、电极层、下电极和上电极之中的至少一个的材料相同的材料。

在示例实施例中，多条第二信号线可以经由第二导电图案电连接到驱动电路。

在示例实施例中，显示装置可以进一步包括电源线，该电源线在第二表面上与基板的显示区域重叠。

根据本公开的一个或多个示例实施例，一种显示装置，包括：基板，该基板包括：有机缓冲层、在有机缓冲层上的第一基底层和在第一基底层上的第二基底层；在第二基底层上的多个显示元件；在有机缓冲层和第一基底层之间的第一导电图案；连接图案，该连接图案在第一基底层和第二基底层之间，并且经由第一基底层中的第一接触孔连接到第一导电图案；第二导电图案，该第二导电图案在第二基底层上，并且经由第二基底层中的第二接触孔连接到连接图案；以及电连接到第一导电图案的电子结构。有机缓冲层具有暴露第一导电图案的至少一部分的开口。

在示例实施例中，电子结构可以与经由开口暴露的第一导电图案直接接触。

根据本公开的一个或多个示例实施例，一种制造显示装置的方法，包括：在承载基板上形成有机缓冲层；在有机缓冲层上形成第一导电图案；在有机缓冲层上形成第一基底层以覆盖第一导电图案；在第一基底层上形成连接图案，该连接图案经由延伸穿过第一基底层的第一接触孔连接到第一导电图案；在第一基底层上形成包括多个像素电路和分别连接到多个像素电路的多个显示元件的显示单元，以与第一导电图案重叠；从承载基板分离有机缓冲层；通过移除有机缓冲层的至少一部分暴露第一导电图案；以及将电子结构附接到所暴露的第一导电图案。

在示例实施例中，在形成显示单元之前，该方法可以进一步包括：在第一基底层上形成第二基底层以覆盖连接图案；以及在第二基底层上形成第二导电图案，该第二导电图案经由延伸穿过第二基底层的第二接触孔连接到连接图案。

在示例实施例中，为了暴露第一导电图案，该方法可以进一步包括移除有机缓冲层的全部以暴露第一基底层的表面。

在示例实施例中，第一基底层的该表面的表面粗糙度可以大于第一基底层的在第一基底层的该表面的相对侧处的另一表面的表面粗糙度。

在示例实施例中，第一导电图案可以被埋设在第一基底层内。

在示例实施例中，第一导电图案的所暴露的表面可以在与第一基底层的表面的平面相同的平面上。

在示例实施例中，为了暴露第一导电图案，该方法可以进一步包括在有机缓冲层中形成与第一导电图案的至少一部分相对应的开口。

本公开的上面和其他实施例中的一个或多个实施例可以通过使用系统、方法、计算机程序或其组合来实现。

附图说明

从参照附图的示例实施例的以下详细描述中，本公开的以上和其他方面以及特征将对本领域技术人员变得更显而易见，其中：

图1A是根据实施例的显示装置的正面的示意性平面图；

图1B是根据实施例的显示装置的背面的示意性平面图；

图2是根据实施例的显示装置的像素的等效电路图；

图3是图1A的部分IIIa的放大图；

图4是根据实施例的显示装置的一部分的示意性截面图；

图5是图4的部分A的示意性放大图；

图6至图7是根据一个或多个实施例的显示装置的一部分的示意性截面图；

图8A至图8G是图示根据实施例的制造显示装置的方法的各个操作的示意性截面图；

图9至图12是根据一个或多个实施例的显示装置的一部分的示意性截面图；并且

图13图示根据实施例的显示装置的示例应用。

具体实施方式

下文中，将参照附图更详细地描述示例实施例，其中，贯穿全文，相同的附图标记指代相同的元件。然而，本公开可以以各种不同形式具体化，并且不应被解释为仅限于本文所图示的实施例。相反，提供这些实施例作为示例以使本公开将是全面的和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员而言用于完整理解本公开的方面和特征不是必需的工艺、元件和技术。进一步，当可以不同地实现特定实施例时，特定工艺顺序可以与描述的工艺顺序不同。例如，连续描述的两个工艺可以同时或基本上同时执行，或者可以以与所描述的顺序相反的顺序执行。除非另外陈述，否则贯穿附图和书面描述，相同的附图标记表示相同的元件，并且因此可以不重复其描述。

在附图中，为了清楚，可以夸大和/或简化元件、层和区域的相对尺寸。为了便于解释，诸如“下方”、“下面”、“下部”、“下”、“上面”、“上部”等的空间相对术语可以在本文中用于描述如图中所图示的一个元件或特征与另一元件或特征的关系。将理解，除了图中所描绘的定向之外，空间相对术语意在包括设备在使用或操作中的不同定向。例如，如果图中的设备翻转，则被描述为在其他元件或特征“下面”或“下方”或“下”的元件将随后被定向在其他元件或特征“上面”。因此，示例性术语“下面”和“下”可以包括上面和下面的定向两者。设备可以被另外定向(例如，旋转90度或以其他定向)并且在本文中所使用的空间相对描述符应该被相应地解释。在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。

将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各个元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应受这些术语限制。这些术语用于区分一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段。因此，下面描述的第一元件、部件、区域、层或区段可以被称作第二元件、部件、区域、层或区段而不脱离本公开的精神和范围。

将理解，当元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接耦接到另一元件或层，或者可以存在一个或多个中间的元件或层。类似地，当层、区域或部件被称为“电连接到”或“电耦接到”另一层、区域或部件时，它可以电地“间接连接到”或电地“间接耦接到”该另一层、区域或部件，和/或电地“直接连接到”或电地“直接耦接到”该另一层、区域或部件，一个或多个中间的元件在它们之间。此外，也将理解，当元件或层被称为在两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间的元件或层。

在本文中所使用的术语是为了描述特定实施例的目的并且不意在限制本公开。如在本文中所使用的，单数形式“一”意在也包括复数形式，除非上下文明确地另外指示。将进一步理解，当在本说明书中使用时，术语“包括”和“包含”以及“具有”规定了所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。如在本文中所使用的，术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。例如，“A和/或B”指代A或B，或者A和B。当在元件列表后面时，诸如“中的至少一个”的表达修饰整个元件列表而不修饰列表的单个元件。例如，表达“a、b和c中的至少一个”可以指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变形。

如在本文中所使用的，术语“基本上”、“大约”和类似术语用作近似术语而不用作程度术语，并且意在考虑由本领域普通技术人员将认识到的在测量的或计算的值中的固有偏差。进一步，当描述本公开的实施例时，“可以”的使用指代“本公开的一个或多个实施例”。如在本文中所使用的，术语“使用”、“正在使用”和“被使用”可以被认为分别与术语“利用”、“正在利用”和“被利用”含义相同。另外，术语“示例性”意在指代示例或图示。

除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如那些在常用词典中限定的术语应该被解释为具有与相关领域和/或本说明书的上下文中它们的含义一致的含义，并且不应以理想化的或过度正式的意义解释，除非本文明确地如此限定。

图1A是根据实施例的显示装置1的正面的示意性平面图。图1B是根据实施例的显示装置1的背面的示意性平面图。图2是根据实施例的显示装置1的像素的等效电路图。图3是图1A的部分IIIa的放大图。

参照图1A和图1B，基板100可以包括在正面上的其中图像被显示的显示区域DA，以及在背面上的其中被配置为显示图像的驱动电路和连接到驱动电路的布线被设置的非显示区域NDA。显示区域DA可以被限定在基板100的第一表面100a上。非显示区域NDA可以被限定在作为第一表面100a的相对表面的第二表面100b上。因此，基板100的第一表面100a可以被理解为显示表面。基板100的第二表面100b可以被理解为非显示表面。

基板100可以包括例如诸如玻璃、金属、塑料等的各种材料。根据实施例，基板100可以包括柔性材料，使得基板100可以是可弯曲、可弯折、可折叠、可卷曲的等(例如，可以被容易地弯曲、弯折、折叠、卷曲等)。包括柔性材料的基板100可以包括例如超薄玻璃、金属、塑料等。

显示单元(例如，显示面板或显示层)200可以位于基板100的显示区域处(例如，中)。显示单元200可以包括：包括各种显示元件(例如，诸如有机发光二极管OLED)的多个像素P。多个像素P可以被以各种形式设置(例如，诸如条带设置、蜂窝状设置、马赛克设置等)以实现图像。

下文中，显示装置1可以被描述为有机发光显示装置作为根据实施例的代表性示例。然而，本公开不限于此。例如，在其他实施例中，显示装置1可以是任何合适种类的显示装置，例如，诸如无机发光显示装置(例如，无机电致发光(EL)显示装置)、量子点发光显示装置等。例如，在各个实施例中，显示装置1中的显示元件的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点、无机材料和量子点等。

像素P中的每一个可以包括可以发射具有合适或期望颜色(例如，预定颜色)的光的显示元件(例如，如图2中所示的有机发光二极管OLED)。有机发光二极管OLED可以发射例如红颜色的光、绿颜色的光和/或蓝颜色的光，或者可以发射例如红颜色的光、绿颜色的光、蓝颜色的光和/或白光。有机发光二极管OLED中的每一个可以电连接到像素电路PC。

参照图2，像素电路PC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2以及存储电容器Cst。第二薄膜晶体管T2可以是连接到扫描线SL和数据线DL的开关薄膜晶体管。第二薄膜晶体管T2可以根据从扫描线SL输入的开关电压而将从数据线DL输入的数据电压发送到第一薄膜晶体管T1。存储电容器Cst可以连接到第二薄膜晶体管T2和驱动电压线PL。存储电容器Cst可以存储与从第二薄膜晶体管T2发送的电压和施加到驱动电压线PL的第一电源电压ELVDD之间的差值相对应的电压。

第一薄膜晶体管T1可以是连接到驱动电压线PL和存储电容器Cst的驱动薄膜晶体管。第一薄膜晶体管T1可以根据存储在存储电容器Cst中的电压的值而控制从驱动电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流而发射具有合适或期望亮度(例如，预定亮度)的光。有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。

虽然图2图示像素电路PC包括两个薄膜晶体管和一个存储电容器，但是本公开不限于此。例如，在其他实施例中，如本领域技术人员已知的，薄膜晶体管的数量和存储电容器的数量可以根据像素电路PC的设计(例如，结构)而不同地修改。

返回参照图1A，因为根据本实施例的显示装置1包括在正面上的显示区域DA，所以显示区域DA的形状可以在平面图中与基板100的形状相对应。如图1A中所示，显示区域DA可以在平面图中具有矩形形状，但是本公开不限于此。例如，在其他实施例中，显示区域DA可以根据基板100的形状而在平面图中具有与圆形、多边形(例如，诸如三角形、五边形、六边形等)、椭圆形、不规则形状等相对应的形状。

显示区域DA可以包括在第一方向D1上延伸的多条数据线DL以及在与第一方向D1交叉的第二方向D2上延伸的多条扫描线SL。位于显示区域DA处(例如，中)的像素P连接到对应的数据线DL和对应的扫描线SL，并且可以分别从对应的数据线DL和对应的扫描线SL接收数据信号和扫描信号。

如图1A中所示，发光控制线EL和驱动电压线PL可以进一步被设置在显示区域DA处(例如，中)。例如，发光控制线EL可以在与扫描线SL的方向相同或基本上相同的方向上延伸，并且驱动电压线PL可以在与数据线DL的方向相同或基本上相同的方向上延伸。

在基板100的第一表面100a上，无机区域IRA(例如，参照图11)可以位于显示区域DA外部。如下面将更详细地描述的，无机区域IRA可以是在其处(例如，中)薄膜封装层240的第一无机封装层241和第二无机封装层243彼此相交的区域。

非显示区域NDA位于显示区域DA的相对表面上，并且可以是在其处(例如，中)图像不被显示的区域。用于输送(例如，传输)要被施加到显示区域DA的电信号的各条布线以及驱动电路可以位于非显示区域NDA处(例如，中)。

显示区域DA可以如图1A中所示被提供在基板100的第一表面100a上。换言之，在显示区域DA处(例如，中)的多个像素P可以被设置在基板100的第一表面100a上。因此，经由显示区域DA实现的图像可以实现在基板100的第一表面100a处(例如，中)。

参照图1B，基板100包括在第一表面100a的相对侧处的第二表面100b。第二表面100b可以包括(例如，可以是)在其处(例如，中)被配置为显示图像的驱动电路和连接到驱动电路的布线可以被设置的非显示区域NDA。保护膜可以在基板100的第二表面100b上(例如，可以附接到或连接到基板100的第二表面100b)。

驱动电路(例如，诸如第一扫描驱动电路110、第二扫描驱动电路120、和数据驱动电路150)、端子140、第一电源线160和第二电源线170可以在基板100的第二表面100b上被设置在非显示区域NDA处(例如，中)。然而，本公开不限于此，并且在另一实施例中，被配置为显示图像的驱动电路和连接到驱动电路的布线中的至少一些布线可以位于第一表面100a上。在图1B中所示的实施例中，被配置为显示图像的驱动电路和连接到驱动电路的布线两者可以被设置在基板100的第二表面100b上，并且第一表面100a的全部可以对应于(例如，可以是)显示区域DA。

第一扫描驱动电路110可以经由对应的扫描线SL将扫描信号提供到像素P中的至少一些。在一些实施例中，驱动电路可以进一步包括发光驱动电路。发光驱动电路可以经由对应的发光控制线EL将发光控制信号提供到像素P中的每一个。

第二扫描驱动电路120可以被设置为与第一扫描驱动电路110间隔开并且与第一扫描驱动电路110平行。在显示区域DA处(例如，中)的像素P中的一些像素P可以电连接到第一扫描驱动电路110，并且在显示区域DA处(例如，中)的像素P中的其他像素P可以连接到第二扫描驱动电路120。在此情况下，连接到第一扫描驱动电路110的像素P可以从第一扫描驱动电路110接收扫描信号，并且连接到第二扫描驱动电路120的像素P可以从第二扫描驱动电路120接收扫描信号。然而，本公开不限于此，例如，在另一实施例中，第二扫描驱动电路120可以被省略。在此情况下，像素P中的每一个可以经由对应的扫描线SL从第一扫描驱动电路110接收扫描信号。

在本实施例中，如下面将参照至少图3更详细地描述的，位于基板100的第一表面100a上的扫描线SL可以经由延伸穿过(例如，穿透)基板100的接触孔CNT(例如，参照图3)电连接到第一扫描驱动电路110或第二扫描驱动电路120。

端子140可以被设置在基板100的第二表面100b上。端子140可以不被绝缘层覆盖并且可以被暴露(例如，以电连接到电子结构300)。电子结构300可以实现为集成电路(IC)或柔性印刷电路板(FPCB)(例如，可以具有IC或FPCB的形式)。为了方便，图1B图示电子结构300被实现为FPCB，但是本公开不限于此。当电子结构300被实现为FPCB时，FPCB的端子可以电连接到显示装置1的端子140。在实施例中，FPCB可以将控制器的信号或电力发送到显示装置1。从控制器产生的控制信号可以分别经由连接布线111和112发送到第一扫描驱动电路110和第二扫描驱动电路120。

数据驱动电路150电连接到数据线DL。数据驱动电路150的数据信号可以经由连接到连接布线151的对应数据线DL被提供到像素P中的每一个，连接布线151连接到端子140。图1B图示数据驱动电路150被设置在印刷电路基板上。然而，本公开不限于此，并且在另一实施例中，数据驱动电路150可以被设置在基板100上。例如，数据驱动电路150可以被设置在端子140和第一电源线160之间。

第一电源线160和第二电源线170可以经由连接布线161和171将第一电源电压ELVDD和第二电源电压ELVSS(例如，参照图2)提供到像素P中的每一个。第一电源电压ELVDD可以经由连接到第一电源线160的驱动电压线PL被提供到像素P中的每一个。第二电源电压ELVSS可以被提供到像素P的连接到第二电源线170的对电极223(例如，参照图9)。作为示例，第二电源线170可以被提供为具有带有开放侧的环形。

在基板100的第二表面100b上的端子140可以包括多个焊盘400(下文中，其可以被称为第一导电图案)。多个焊盘400可以被设置为彼此邻近，并且可以彼此间隔开。焊盘400中的每一个可以是电连接到电子结构300的部件，电子结构300可以是被配置为驱动和/或控制显示装置1的FPCB、集成电路(IC)芯片等。焊盘400中的每一个可以包括导电材料。

在示例实施例中，在基板100的第二表面100b上的焊盘400可以电连接到包括在基板100的第一表面100a上的显示单元200处(例如，中或上)的多条布线(例如，数据线DL)。

参照图3，第一表面100a上的多条数据线DL可以经由延伸穿过(例如，穿透)基板100的接触孔CNT电连接到在第二表面100b上的多个焊盘400。在此情况下，多条数据线DL(例如，多条数据线DL中的每一条)可以直接连接到多个焊盘400。然而，本公开不限于此，并且在另一实施例中，多条数据线DL(例如，多条数据线DL中的每一条)可以经由可以通过使用分离工艺被形成的导电层连接到多个焊盘400。

此外，第一表面100a上的多条扫描线SL可以经由延伸穿过(例如，穿透)基板100的接触孔CNT电连接到在第二表面100b上的第一扫描驱动电路110或第二扫描驱动电路120。

根据一个或多个示例实施例，为了在显示装置1的整个表面或基本上整个表面上实现全显示，显示装置1的整个表面(例如，第一表面100a或正面)或基本上整个表面可以对应于(例如，可以是)在其处(例如，中)图像被显示的显示区域DA。在此情况下，显示装置1可以不包括围绕显示区域DA(例如，在显示区域DA的外围周围)的非显示区域(例如，外围区域或边框区域)(或者可以包括围绕在显示区域DA的外围的基本上减小或最小化的非显示区域)。例如，当被配置为显示图像的驱动电路和连接到驱动电路的布线被设置在基板100的第二表面100b(例如，背面)上、并且驱动电路和连接到驱动电路的布线经由延伸穿过(例如，穿透)基板100的接触孔CNT电连接到位于第一表面100a(例如，正面)上的显示单元200的布线时，第一表面100a(例如，正面)的全部或基本上全部可以被实现为显示区域DA。

图4是根据实施例的显示装置1的一部分的示意性截面图。例如，图4可以图示沿着图3的线IV-IV’截取的显示装置1的示例截面图。图5是图4的部分A的示意性放大图。

参照图4，基板100包括第一表面100a和在与第一表面100a相对侧处的第二表面100b。显示单元200可以位于与显示区域DA相对应的第一表面100a上。如图1A中所示，显示单元200可以包括多个像素P。下面将参照图9更详细地描述显示单元200的详细配置。

第一导电图案CP1(例如，上述多个焊盘400)可以位于基板100的第二表面100b处(例如，中或上)。如图4中所示，第一导电图案CP1可以被设置为与位于显示区域DA处(例如，中)的显示单元200重叠。

在一些实施例中，第一导电图案CP1可以位于第二表面100b内，使得第一导电图案CP1的至少一部分可以经由第二表面100b被暴露至外部。这在结构上不同于位于第二表面100b上的第一导电图案CP1。例如，在图4中所示的实施例中，第一导电图案CP1可以被埋设在基板100内，并且因此，第一导电图案CP1的表面可以经由第二表面100b被暴露至外部。另外，第一导电图案CP1的侧表面可以不经由第二表面100b被暴露至外部。

例如，参照图示第一导电图案CP1的放大图的图5，第一导电图案CP1包括表面(例如，底表面)CP1a、在与表面CP1a的相对侧处的另一表面(例如，顶表面)CP1b以及在表面CP1a和CP1b之间延伸(例如，将底表面CP1a连接到顶表面CP1b)的侧表面CP1c。如上所述，第一导电图案CP1可以被提供为埋设在基板100内。换言之，第一导电图案CP1的另一表面CP1b和侧表面CP1c可以与基板100直接接触，并且第一导电图案CP1的表面CP1a可以经由基板100的第二表面100b被暴露至外部。

在实施例中，第一导电图案CP1的表面CP1a可以位于与基板100的第二表面100b的平面相同的平面上。这种结构可以由根据实施例的制造显示装置1的方法得到。例如，在根据实施例的制造工艺期间，因为第一导电图案CP1的表面CP1a和基板100的第二表面100b两者可以被设置在有机缓冲层101上(例如，如图8A至图8C中所示)，所以在有机缓冲层101被移除之后，第一导电图案CP1的表面CP1a的剩余部分和基板100的第二表面100b可以在彼此相同的平面上。

返回参照图4，在其中有机缓冲层101被移除的蚀刻工艺(例如，诸如灰化工艺和/或干法蚀刻工艺)期间，基板100的第二表面100b可能被不规则地损坏。例如，如在图4的第一表面100a和第二表面100b的放大部分中所示，基板100的可以由移除有机缓冲层101的工艺得到的第二表面100b的表面粗糙度可以大于基板100的其上未执行该工艺的第一表面100a的表面粗糙度。换言之，第二表面100b可以被形成为比第一表面100a更不规则并且更粗糙。

此外，基板100的第二表面100b的可以在移除有机缓冲层101的工艺中与蚀刻气体反应的材料组分100S可以不同于基板100的第一表面100a的材料组分。可以经由基板100的表面的组分分析检查材料组分100S的特性。例如，基板100的第二表面100b的材料组分100S可以是在第二表面100b与蚀刻气体反应之后部分地剩余的蚀刻气体组分。第二表面100b的材料组分100S可以不同于基板100的在基板100距离第二表面100b的深度(例如，特定深度或某一深度)D处的材料组分。在实施例中，第二表面100b的材料组分100S可以根据使用的蚀刻气体的种类或类型而不同地修改，并且因此，本公开不限于用于材料组分100S的特定元素或化合物。在此情况下，第二表面100b的材料组分100S可以是在基板100的材料中初始未包括的组分。

第二导电图案CP2可以被设置在基板100的第一表面100a上。在实施例中，第二导电图案CP2可以是包括在显示单元200处(例如，中或上)并且在显示单元200上延伸(例如，延伸跨过显示单元200)的线(例如，数据线DL)。在另一实施例中，第二导电图案CP2可以是电连接到线(例如，数据线DL)的分离导电层。第二导电图案CP2可以经由延伸穿过(例如，穿透)基板100的接触孔CNT连接到第一导电图案CP1。

连接到第二导电图案CP2的电子结构300(例如，FPCB或IC芯片)可以被设置在基板100的第二表面100b上。在比较示例中，当焊盘和电子结构被设置在基板的正面(例如，第一表面)上时，焊盘和电子结构位于其处(例如，中)的区域可以被提供为非显示区域。在此情况下，实现全显示可能存在限制。例如，在比较示例中，非显示区域可以在正面(例如，第一表面)处与显示区域邻近，并且因此，正面的全部可能未被实现为显示区域。另一方面，在实施例中，因为第一导电图案CP1被设置在基板100的背面(例如，第二表面100b)上，所以电子结构300可以被直接设置在基板100的背面(例如，第二表面100b)上。因此，可以显著地减小在显示区域DA外部(例如，与显示区域DA邻近)的外围区域PA(例如，非显示区域NDA)。

图6和图7是根据一个或多个实施例的显示装置的一部分的示意性截面图。例如，图6和图7可以图示沿着图3的线IV-IV’截取的显示装置1的示例截面图。

图6和图7中分别示出的显示装置1’和显示装置1”的基板100可以被提供为具有多层结构。图6和图7图示其中基板100包括第一基底层102和第二基底层104的双层结构。然而，本公开不限于此，并且在其他实施例中，基板100可以包括：包括三层或更多层的结构。

参照图6，基板100可以包括在与第一方向D1和第一方向D2垂直的第三方向D3(例如，z轴方向)上顺序堆叠的第一基底层102和第二基底层104。第一导电图案CP1可以位于基板100的第二表面100b(例如，第一基底层102的表面)上。连接图案CP3可以位于第一基底层102和第二基底层104之间。第二导电图案CP2可以位于基板100的第一表面100a(例如，第二基底层104的表面)上。连接图案CP3可以经由延伸穿过(例如，穿透)第一基底层102的第一接触孔CNT1连接到第一导电图案CP1。第二导电图案CP2可以经由延伸穿过(例如，穿透)第二基底层104的第二接触孔CNT2连接到连接图案CP3。

第一导电图案CP1可以经由基板100的第二表面100b被暴露至外部。电子结构300可以如上所述电连接到暴露的第一导电图案CP1。

参照图7，第一导电图案CP1可以经由基板100的第二表面100b被暴露至外部，并且可以经由有机缓冲层101中的开口101OP被暴露至外部，有机缓冲层101可以被提供为与基板100的第二表面100b接触。在此情况下，由于在开口101OP处(例如，中或上)的高度差，电子结构300可以经由导电材料层310(例如，参见图11)(例如，诸如凸块)电连接到第一导电图案CP1。

下文中，参照图8A至图8G更详细地描述根据实施例的制造显示装置1的方法。

图8A至图8G是图示根据实施例的制造显示装置的方法的各个操作的示意性截面图。参照图8A至图8G描述的制造方法可以与图6的显示装置1’相对应。

参照图8A，有机缓冲层101可以被形成在承载基板10上。承载基板10可以被划分成在其处(例如，中)多个像素要被设置的显示区域DA(例如，第一表面100a或正面)以及在显示区域DA的外部部分处(例如，中)的外围区域PA(例如，第二表面100b或背面)。有机缓冲层101以及下面将更详细地描述的第一基底层102和第二基底层104可以形成构成了基板100的至少一部分的结构。有机缓冲层101、第一基底层102和第二基底层104可以被形成在承载基板10的整个表面上。

有机缓冲层101可以包括例如聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。

在实施例中，有机缓冲层101的厚度t可以少于(例如，可以小于)第一基底层102的厚度和第二基底层104的厚度，因为有机缓冲层101的一部分或全部可以在制造工艺期间被移除。有机缓冲层101的厚度t可以在数微米(μm)范围内。例如，在实施例中，有机缓冲层101的厚度t可以被形成在从大约0.5μm至大约2μm的范围内。

如图8B中所示，第一导电图案CP1可以形成在有机缓冲层101上。第一导电图案CP1可以指代诸如电子结构300的模块连接到的焊盘。图8B图示其中第一导电图案CP1被设置在外围区域PA(例如，第二表面100b或背面)处(例如，中)的结构。然而，在另一实施例中，第一导电图案CP1可以被设置在显示区域DA(例如，第一表面100a或正面)处(例如，中)。考虑到第一导电图案CP1的导电率，第一导电图案CP1可以包括例如选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)和铜(Cu)之中的至少一种金属。第一导电图案CP1可以包括单层或多层。

第一基底层102可以被形成在第一导电图案CP1上，如图8C中所示。第一基底层102可以被形成在承载基板10的整个表面上以覆盖第一导电图案CP1。

连接图案CP3可以被形成在第一基底层102上。连接图案CP3可以经由第一基底层102中的第一接触孔CNT1连接到第一导电图案CP1。在连接图案CP3被形成之前，第一接触孔CNT1可以被图案化以延伸穿过(例如，穿透)第一基底层102以使第一导电图案CP1的一部分被暴露至外部。

连接图案CP3可以是被配置为将第一导电图案CP1电连接到第二导电图案CP2的结构，这将在下面详细地描述。连接图案CP3可以在平面图中包括各种合适的形状。在实施例中，连接图案CP3可以包括多条导电线。多条导电线可以在平面图中或在截面图中具有扇出形状。考虑到连接图案CP3的导电率，连接图案CP3可以包括例如选自Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo和Cu之中的至少一种金属。连接图案CP3可以包括单层或多层。

如图8D中所示，第二基底层104可以被形成在连接图案CP3上。第二基底层104可以被设置为覆盖连接图案CP3。

第一基底层102和第二基底层104可以包括例如聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。第一基底层102和第二基底层104可以包括彼此相同或基本上相同的材料，但是本公开不限于此。例如，在另一实施例中，第一基底层102和第二基底层104可以包括彼此不同的材料。

第二接触孔CNT2可以被形成在第二基底层104中以暴露连接图案CP3的一部分。

第一基底层102和第二基底层104可以形成基板100的至少一部分。在一些实施例中，无机缓冲层可以被设置在第一基底层102和第二基底层104之间。

第二导电图案CP2可以被形成在第二基底层104上。第二导电图案CP2可以通过使用与在显示单元200处(例如，中或上)包括的包括导电材料的导电层中的一个的工艺相同或基本上相同的工艺被形成。例如，在实施例中，第二导电图案CP2可以包括与图9中示出的薄膜晶体管TFT的栅电极GE的材料或与图9中示出的存储电容器Cst的上电极CE2的材料相同或基本上相同的材料。考虑到第二导电图案CP2的导电率，第二导电图案CP2可以包括例如选自Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo和Cu之中的至少一种金属。第二导电图案CP2可以包括单层或多层。

显示单元200可以被形成在第二基底层104的显示区域DA(例如，第一表面100a或正面)处(例如，中)，如图8E中所示。例如，显示单元200可以被形成在第二基底层104上以覆盖第二导电图案CP2。为了方便，图8E中未图示显示单元200的堆叠结构。然而，显示单元200可以包括通过堆叠并且图案化包括无机绝缘材料的至少一个无机层、包括有机绝缘材料的至少一个有机层以及包括导电材料的至少一个导电层形成的结构。显示单元200可以包括：包括薄膜晶体管和存储电容器的像素电路PC以及电连接到像素电路PC的显示元件(例如，诸如有机发光二极管OLED)。下面可以参照图9更详细地描述显示单元200的结构。

在显示单元200被形成之后(或者在第二导电图案CP2被形成之后)，承载基板10可以被分离(例如，可以被移除)。在承载基板10被分离之后，蚀刻有机缓冲层101的工艺可以如图8F中所示被执行。例如，灰化和/或干法蚀刻方法可以用作蚀刻工艺。在各个实施例中，有机缓冲层101的一部分(例如，部分)或全部(例如，整体)可以被移除。例如，如图8G中所示，在实施例中，有机缓冲层101的全部可以被移除。在另一示例中，在实施例中，当有机缓冲层101的一部分被移除时，暴露第一导电图案CP1的开口101OP(例如，参见图7)可以在有机缓冲层101中被形成。

图8G图示在有机缓冲层101的全部被移除之后获得的结构。参照图8G中第二表面100b的放大图，作为通过蚀刻工艺移除有机缓冲层101的结果，基板100的第二表面100b可以具有表面粗糙度。基板100的第二表面100b的表面粗糙度可以大于基板100的在其上蚀刻工艺未被执行的第一表面100a的表面粗糙度。换言之，第二表面100b可以被形成为比第一表面100a更不规则和更粗糙。在实施例中，基板100的第二表面100b的表面粗糙度可以大于第一基底层102的相对表面的表面粗糙度。在实施例中，基板100的第二表面100b可以意味着第一基底层102的位于基板100的背面上的一个表面，并且基板100的第一表面100a可以意味着第二基底层104的位于基板100的上表面上的一个表面。然而，基板100的第一表面100a可以意味着第一基底层102的被布置为面对第二基底层104的另一表面。

此外，基板100的第二表面100b的用于在蚀刻工艺中与蚀刻气体反应的材料组分100S可以不同于基板100的第一表面100a的材料组分。可以从基板100的表面的组分分析中检查材料组分100S的特性。例如，基板100的第二表面100b的材料组分100S可以是可以在第二表面100b与蚀刻气体反应之后部分地剩余的蚀刻气体组分。第二表面100b的材料组分100S可以不同于基板100的在基板100距离第二表面100b的深度(例如，特定深度)D处的材料组分。第二表面100b的材料组分100S不限于特定元素或化合物，并且可以根据使用的蚀刻气体而不同地修改。在此情况下，第二表面100b的材料组分100S可以是在基板100的材料中初始未包括的组分。

可以通过上述制造工艺在朝向基板100的第二表面100b的方向上被暴露的第一导电图案CP1可以电连接到电子结构300。

图9和图10是根据一个或多个实施例的显示装置的一部分的示意性截面图。

参照图9，缓冲层201可以被设置在基板100上。缓冲层201可以被形成以防止或基本上防止杂质渗入薄膜晶体管TFT的半导体层Act中。缓冲层201可以包括无机绝缘层，例如诸如氮化硅、氮氧化硅或氧化硅。缓冲层201可以包括：包括上述无机绝缘材料中的一种或多种的单层结构或多层结构。

像素电路PC可以被设置在缓冲层201上。像素电路PC包括薄膜晶体管TFT和存储电容器Cst。薄膜晶体管TFT可以包括半导体层Act、栅电极GE、源电极SE和/或漏电极DE(例如，电极层)。

在实施例中，图9中所示的薄膜晶体管TFT可以与参照图2描述的驱动薄膜晶体管相对应。像素电路PC的数据线DL可以电连接到像素电路PC的开关薄膜晶体管(例如，参见图2)。在图9中所示的实施例中，栅电极GE被图示为设置在半导体层Act之上的顶栅电极并且在栅电极GE和半导体层Act之间具有栅绝缘层203。然而，本公开不限于此，并且在另一实施例中，薄膜晶体管TFT可以是底栅晶体管。

在实施例中，半导体层Act可以包括多晶硅。在其他实施例中，半导体层Act可以包括非晶硅、氧化物半导体、有机半导体等。在另一实施例中，像素电路PC可以包括多个半导体层Act。在此情况下，多个半导体层Act中的至少一个半导体层Act可以包括多晶硅，并且多个半导体层Act中的至少一个其他半导体层Act可以包括氧化物半导体。

栅电极GE可以包括低电阻金属材料。栅电极GE可以包括：包括例如Mo、Al、Cu、钛(Ti)等的导电材料。栅电极GE可以包括：包括上述材料中的一种或多种的单层或多层。

栅绝缘层203被设置在半导体层Act和栅电极GE之间，并且可以包括无机绝缘材料，例如，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等。栅绝缘层203可以包括：包括上述材料中的一种或多种的单层或多层。

源电极SE和漏电极DE可以是电连接到半导体层Act的连接电极。源电极SE和漏电极DE可以位于与数据线DL的层相同的层上，并且可以包括与数据线DL相同或基本上相同的材料。源电极SE、漏电极DE和数据线DL可以包括具有期望或合适的(例如，具有良好)导电率的材料。源电极SE和漏电极DE可以包括：包括例如Mo、Al、Cu、Ti等的导电材料。源电极SE和漏电极DE可以包括：包括上述材料中的一种或多种的单层或多层。在实施例中，源电极SE、漏电极DE和数据线DL可以包括：包括Ti/Al/Ti的多层。

存储电容器Cst可以包括下电极CE1和上电极CE2，下电极CE1和上电极CE2彼此重叠并且在下电极CE1和上电极CE2之间具有第一层间绝缘层205。存储电容器Cst可以与薄膜晶体管TFT重叠。例如，图9图示薄膜晶体管TFT的栅电极GE是存储电容器Cst的下电极CE1。在另一实施例中，存储电容器Cst可以不与薄膜晶体管TFT重叠。存储电容器Cst可以被第二层间绝缘层207覆盖。存储电容器Cst的上电极CE2可以包括：包括例如Mo、Al、Cu、Ti等的导电材料。上电极CE2可以包括：包括上述材料中的一种或多种的单层或多层。

第一层间绝缘层205和第二层间绝缘层207可以包括无机绝缘材料，例如，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等。第一层间绝缘层205和第二层间绝缘层207可以包括：包括上述材料中的一种或多种的单层或多层。

在实施例中，薄膜晶体管TFT和存储电容器Cst可以被无机绝缘层覆盖。无机绝缘层可以防止或基本上防止包括可能在制造显示装置的工艺期间由蚀刻剂损坏的金属(例如，诸如铝)的布线等被暴露至蚀刻环境。在此情况下，无机绝缘层可以覆盖源电极SE和漏电极DE，并且可以被设置在第二层间绝缘层207和第一有机绝缘层209之间。

无机绝缘层可以包括无机绝缘材料(例如，诸如氧化硅、氮化硅、氮氧化硅等)，并且可以包括单层或多层。在实施例中，无机绝缘层可以包括氮化硅(SiN_x)。无机绝缘层可以具有大约

的厚度。在其他实施例中，无机绝缘层可以具有大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大、大约

或更大的厚度。在另一实施例中，无机绝缘层可以具有在大约

至大约

的范围内的厚度。

第一有机绝缘层209可以被设置在薄膜晶体管TFT上。第一有机绝缘层209可以包括近似平坦的(例如，平坦的或基本上平坦的)上表面。

像素电路PC可以电连接到像素电极221。例如，如图9中所示，接触金属层CM(例如，第二电极层)可以被设置在薄膜晶体管TFT和像素电极221之间。接触金属层CM可以经由第一有机绝缘层209中的接触孔连接到薄膜晶体管TFT。像素电极221可以在接触金属层CM上经由第二有机绝缘层211中的接触孔连接到接触金属层CM。接触金属层CM可以包括：包括例如Mo、Al、Cu、Ti等的导电材料。接触金属层CM可以包括：包括上述材料中的一种或多种的单层或多层。在实施例中，接触金属层CM可以包括：包括Ti/Al/Ti的多层。

第一有机绝缘层209和第二有机绝缘层211可以包括有机绝缘材料，例如，诸如通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、包含酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其组合(例如，混合物)。在实施例中，第一有机绝缘层209和第二有机绝缘层211可以包括聚酰亚胺。

像素电极221可以被设置在第二有机绝缘层211上。像素电极221可以包括导电氧化物，例如，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟镓(IGO)或氧化铝锌(AZO)。在另一实施例中，像素电极221可以包括：包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其组合(例如，化合物)的反射层。在另一实施例中，像素电极221可以进一步包括可以在上述反射层上面或下面的、包括ITO、IZO、ZnO或In₂O₃的层。

像素限定层215可以被设置在像素电极221上。像素限定层215可以包括暴露像素电极221的上表面的开口，并且可以覆盖像素电极221的边缘。在实施例中，像素限定层215可以包括有机绝缘层。在另一实施例中，像素限定层215可以包括无机绝缘材料，例如，诸如SiN_x、氮氧化硅(SiON)和/或氧化硅(SiO_x)。在另一实施例中，像素限定层215可以包括有机绝缘层和无机绝缘层。

中间层222包括发射层222b。中间层222可以包括在发射层222b下面的第一功能层222a和/或在发射层222b上的第二功能层222c。发射层222b可以包括用于发射期望颜色的光的聚合物有机材料或低分子量有机材料。

第一功能层222a可以包括单层或多层。例如，当第一功能层222a包括聚合物材料时，第一功能层222a可以具有包括空穴传输层(HTL)以及聚(3,4-乙撑二氧噻吩)(PEDOT)或聚苯胺(PANI)的单层结构。当第一功能层222a包括低分子量材料时，第一功能层222a可以包括空穴注入层(HIL)和HTL。

在一些实施例中，第二功能层222c可以被省略。例如，当第一功能层222a和发射层222b包括聚合物材料时，可以包括第二功能层222c。第二功能层222c可以包括单层或多层。第二功能层222c可以包括电子传输层(ETL)和/或电子注入层(EIL)。

中间层222中的发射层222b可以被设置在显示区域DA处(例如，中)的像素P中的每一个处(例如，中或上)。发射层222b可以被图案化以对应于像素电极221。不同于发射层222b，中间层222中的第一功能层222a和/或第二功能层222c可以与显示区域DA被整体形成，并且存在于显示区域DA以及中间层222处(例如，中)。

对电极223可以包括具有低功函数的导电材料。例如，对电极223可以包括：包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、其合金等的(半)透明层。在另一实施例中，对电极223可以进一步包括可以在包括了上述材料中的一种或多种的(半)透明层上的、包括ITO、IZO、ZnO或In₂O₃的层。对电极223可以被设置在中间层222处(例如，中或上)以及在显示区域DA处(例如，中)。第一功能层222a、第二功能层222c和对电极223可以通过使用热沉积方法形成。

封盖层230可以被设置在对电极223上。例如，封盖层230可以包括氟化锂(LiF)，并且可以通过使用热沉积方法被形成。然而，本公开不限于此，并且在另一实施例中，封盖层230可以被省略。

间隔件217可以被设置在像素限定层215上。间隔件217可以包括有机绝缘材料，例如，诸如聚酰亚胺。在其他实施例中，间隔件217可以包括无机绝缘材料，或者有机绝缘材料和无机绝缘材料。

间隔件217可以包括与像素限定层215的材料不同的材料，或者可以包括与像素限定层215的材料相同或基本上相同的材料。例如，像素限定层215和间隔件217可以在使用半色调掩模的掩模工艺中一起被形成。在实施例中，像素限定层215和间隔件217可以包括聚酰亚胺。

有机发光二极管OLED可以被封装构件覆盖。图9图示有机发光二极管OLED被诸如薄膜封装层240的封装构件覆盖。然而，本公开不限于此。例如，如图10中所示，有机发光二极管OLED可以经由诸如上基板500或玻璃料的封装构件阻隔外部空气。

薄膜封装层240可以包括至少一个有机封装层和至少一个无机封装层。图9示出薄膜封装层240包括第一无机封装层241和第二无机封装层243以及设置在第一无机封装层241和第二无机封装层243之间的有机封装层242。在另一实施例中，如本领域技术人员已知的，有机封装层的数量、无机封装层的数量以及有机封装层和无机封装层的堆叠顺序可以不同地修改。

第一无机封装层241和第二无机封装层243可以包括选自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。第一无机封装层241和第二无机封装层243可以包括：包括上述材料中的一种或多种的单层或多层。

有机封装层242可以包括单体类材料或聚合物类材料。聚合物类材料可以包括例如丙烯酸类树脂、环氧类树脂、聚酰亚胺、聚乙烯等。在实施例中，有机封装层242可以包括丙烯酸酯。

第一无机封装层241可以具有与第二无机封装层243的厚度不同的厚度。例如，第一无机封装层241可以具有比第二无机封装层243的厚度大的厚度。然而，本公开不限于此，并且在其他实施例中，第二无机封装层243可以具有比第一无机封装层241的厚度大的厚度，或者第一无机封装层241和第二无机封装层243可以具有彼此相同或基本上相同的厚度。

图11和图12是根据一个或多个实施例的显示装置的一部分的示意性截面图。

图11和图12图示其中在显示单元200处(例如，中或上)的布线(例如，数据线DL或扫描线SL)连接到基板100的第二表面100b(例如，背面)上的焊盘(例如，第一导电图案CL1)或连接到电路(例如，第一扫描驱动电路110或第二扫描驱动电路120)的结构。

缓冲层201和栅绝缘层203可以延伸到基板100的边缘100e。第二导电图案CL2可以位于栅绝缘层203上。在此情况下，第二导电图案CL2可以包括与栅电极GE的材料相同或基本上相同的材料。在另一实施例中，第二导电图案CL2可以位于延伸到无机区域IRA的第一层间绝缘层205上。在此情况下，第二导电图案CL2可以包括与存储电容器Cst的上电极CE2的材料相同或基本上相同的材料。在另一实施例中，第二导电图案CL2可以包括多条导电线。在此情况下，多条导电线可以包括：可以被设置为彼此交替的、包括与栅电极GE的材料相同或基本上相同的材料的导电线以及包括与上电极CE2的材料相同或基本上相同的材料的导电线。

第二导电图案CL2可以是连接到像素电路PC中包括的信号线或电压线的图案。在实施例中，第二导电图案CL2可以连接到数据线DL。数据线DL可以经由被限定在第一层间绝缘层205和第二层间绝缘层207中的接触孔电连接到第二导电图案CL2。

第二导电图案CL2可以经由延伸穿过(例如，穿透)栅绝缘层203、缓冲层201和第二基底层104的第二接触孔CNT2连接到第二导电图案CL2下面的连接图案CL3。连接图案CL3可以经由延伸穿过(例如，穿透)第一基底层102的第一接触孔CNT1连接到第一导电图案CL1。

第二导电图案CL2可以经由连接图案CL3电连接到第一导电图案CL1。在图11中，连接图案CL3的一侧可以连接到第二导电图案CL2，并且连接图案CL3的另一侧可以连接到第一导电图案CL1。

在第一基底层102上的连接图案CL3可以在平面图中具有各种合适的形状。在一个或多个实施例中，因为连接图案CL3电连接到数据线DL，所以连接图案CL3可以在平面图中具有扇出形状(例如，如图1B中所示)。

电子结构300可以使用导电材料层310作为介质电连接到第一导电图案CL1。电子结构300可以包括被配置为将数据信号提供到像素中的每一个的数据驱动器。在实施例中，电子结构300可以包括上述数据驱动器、用于提供第一电源电压和/或第二电源电压的布线以及被配置为将各种控制信号提供到像素的电路结构。电子结构300可以具有IC形式或FPCB形式。

导电材料层310可以包括(例如，可以是)在电子结构300处(例如，中或上)包括的凸块。例如，在电子结构300的下部处(例如，中或上)的凸块可以与第一导电图案CL1直接接触以电连接到第一导电图案CL1。在另一实施例中，导电材料层310可以包括(例如，可以是)导电粘附层，例如，诸如各向异性导电膜。在此情况下，在电子结构300处(例如，中或上)的凸块可以在包括各向异性导电膜的导电材料层310处(例如，中或上)与导电球接触。当导电球与第一导电图案CL1接触时，电子结构300可以电连接到第一导电图案CL1。

图11图示其中包括数据驱动器的IC具有芯片形式并且经由导电材料层310电连接到第一导电图案CL1的电子结构300。在此情况下，导电材料层310可以是IC的与IC的一部分相对应的凸块，或者包括导电球的各向异性导电膜。IC可以包括上述数据驱动器以及被配置为施加电源电压的布线和电路结构。在另一实施例中，FPCB可以经由包括各向异性导电膜的导电材料层310电连接到第一导电图案CL1。

参照图12，在显示单元200处(例如，中或上)包括的扫描线SL可以经由连接图案CL3电连接到第一扫描驱动电路110(或第二扫描驱动电路120)。图12图示其中扫描线SL与第二导电图案CL2被整体提供的实施例。然而，在另一实施例中，扫描线SL可以经由接触孔连接到与扫描线SL的层提供在不同层上的第二导电图案CL2。

第二导电图案CL2可以经由第二接触孔CNT2电连接到连接图案CL3。连接图案CL3可以经由第一接触孔CNT1电连接到第一扫描驱动电路110(或第二扫描驱动电路120)中包括的第一导电图案CL1。在实施例中，在图12中，第一导电图案CL1可以是第一扫描驱动电路110(或第二扫描驱动电路120)中包括的薄膜晶体管TFT的半导体层。

如图12中所示，第一基底层102包括第一扫描驱动电路110和/或第二扫描驱动电路120，并且驱动电路包括薄膜晶体管TFT等。因此，第一基底层102可以包括无机层和/或有机/无机复合层，并且可以包括多层结构。

图12图示其中扫描线SL连接到第一扫描驱动电路110(或第二扫描驱动电路120)的结构。然而，图12的结构也可以适用于其中发光控制线EL连接到发光驱动电路的情况。此外，显示单元200的可以如图1B中所示连接到在基板100的第二表面100b上的各个电路和/或布线的导电层可以通过使用参照图4、图6、图7、图11和/或图12所描述的一个或多个方法而连接。

图13图示根据实施例的显示装置1的示例应用。

参照图13，根据一个或多个实施例的多个显示装置1可以彼此连接以实现大型显示装置1A(例如，倾斜的显示器)。因此，当多个显示装置1彼此连接时，可以在连接部分处产生边界区域(例如，非显示区域)。作为比较示例，当显示装置包括在基板的正面上的显示区域和在基板的正面上的显示区域外部(例如，围绕显示区域的外围)的非显示区域时，可以在显示装置的连接部分的边界区域处(例如，中或上)示出非显示区域的宽度。例如，当在大型显示装置中划分屏幕时，可以识别非显示区域的宽度。因此，大型显示装置的质量可能劣化。

因此，在根据本公开的一个或多个实施例的显示装置1中，包括连接到电子结构300的焊盘的第一导电图案CL1可以被设置在基板100的背面(例如，第二表面100b)上，并且可以电连接到包括延伸穿过(例如，穿透)基板100并且被设置在基板100的正面(例如，第一表面100a)上的布线的第二导电图案CL2。因此，基板100的第一表面100a(例如，正面)的全部可以是显示区域DA。此外，上述电子结构300和焊盘以及可以不被设置在显示区域DA处(例如，中)的各个驱动电路和布线也可以被设置在基板100的第二表面100b(例如，背面)上以与显示区域DA重叠。因此，基板100的第一表面100a(例如正面)的全部(或基本上全部)可以被实现为显示区域DA以实现全显示。

如上所述，根据本公开的一个或多个示例实施例，提供了其中减小了显示区域外部(例如，围绕显示区域的外围)的外围区域的一种显示装置以及实现该显示装置的方法。然而，本公开的方面和特征不限于此。

尽管已经描述了一些示例实施例，但是本领域技术人员将易于知晓，在不脱离本公开的精神和范围的情况下，在示例实施例中各种修改是可能的。将理解，每个实施例内的特征或方面的描述通常应该被视为可适用于其他实施例中的其他类似特征或方面，除非另外描述。因此，要理解，前述是各个示例实施例的说明并且不应被解释为限于本文所公开的特定示例实施例，并且对于所公开的示例实施例以及其他示例实施例的各种修改意在包括在如所附权利要求及其等价形式中所限定的本公开的精神和范围内。

Claims (20)

1.一种显示装置，包括：

基板，所述基板包括第一表面、与所述第一表面相对的第二表面、被限定在所述第一表面上的显示区域和被限定在所述第二表面上的非显示区域；

在所述基板的所述第一表面上的所述显示区域处的多个显示元件；

在所述第二表面上并且与所述基板的所述显示区域重叠的驱动电路；

在所述基板的所述第二表面上的第一导电图案；以及

第二导电图案，所述第二导电图案在所述基板的所述第一表面上并且经由延伸穿过所述基板的接触孔连接到所述第一导电图案，

其中，所述基板的所述第二表面的表面粗糙度大于所述基板的所述第一表面的表面粗糙度。

2.根据权利要求1所述的显示装置，其中，所述第一表面的材料组分不同于所述第二表面的材料组分。

3.根据权利要求1所述的显示装置，其中，所述第一导电图案被埋设在所述基板内。

4.根据权利要求3所述的显示装置，其中：

所述第一导电图案包括：一表面、与所述表面相对的另一表面以及在所述表面和所述另一表面之间延伸以将所述表面连接到所述另一表面的侧表面；

所述第一导电图案的所述表面与所述基板的所述第一表面的平面位于相同的平面上；并且

所述第一导电图案的所述另一表面和所述侧表面与所述基板直接接触。

5.根据权利要求1所述的显示装置，其中，所述基板包括：第一基底层和在所述第一基底层上的第二基底层，并且

所述显示装置进一步包括连接图案，所述连接图案被设置在所述第一基底层和所述第二基底层之间，并且将所述第一导电图案电连接到所述第二导电图案。

6.根据权利要求5所述的显示装置，其中，所述第一导电图案经由在所述第一基底层中的第一接触孔连接到所述连接图案，并且

所述连接图案经由在所述第二基底层中的第二接触孔连接到所述第二导电图案。

7.根据权利要求1所述的显示装置，进一步包括电子结构，所述电子结构在所述第二表面上，并且电连接到所述第一导电图案以与所述显示区域重叠。

8.根据权利要求1所述的显示装置，进一步包括：在所述显示区域处在第一方向上延伸的多条第一信号线以及在与所述第一方向交叉的第二方向上延伸的多条第二信号线，

其中，所述第二导电图案连接到所述多条第一信号线或所述多条第二信号线。

9.根据权利要求8所述的显示装置，进一步包括多个像素电路，所述多个像素电路在所述显示区域处并且分别连接到所述多个显示元件，所述多个像素电路中的每一个像素电路包括：

薄膜晶体管，所述薄膜晶体管包括：半导体层、至少部分地与所述半导体层重叠的栅电极和连接到所述半导体层的电极层；以及

存储电容器，所述存储电容器包括：与所述栅电极的至少一部分相对应的下电极和在所述下电极上的上电极，

其中，所述第二导电图案包括与选自所述栅电极、所述电极层、所述下电极和所述上电极之中的至少一个的材料相同的材料。

10.根据权利要求8所述的显示装置，其中，所述多条第二信号线经由所述第二导电图案电连接到所述驱动电路。

11.根据权利要求1所述的显示装置，进一步包括电源线，所述电源线在所述第二表面上与所述基板的所述显示区域重叠。

12.一种显示装置，包括：

基板，所述基板包括有机缓冲层、在所述有机缓冲层上的第一基底层和在所述第一基底层上的第二基底层；

在所述第二基底层上的多个显示元件；

在所述有机缓冲层和所述第一基底层之间的第一导电图案；

连接图案，所述连接图案在所述第一基底层和所述第二基底层之间，并且经由所述第一基底层中的第一接触孔连接到所述第一导电图案；

第二导电图案，所述第二导电图案在所述第二基底层上，并且经由所述第二基底层中的第二接触孔连接到所述连接图案；以及

电连接到所述第一导电图案的电子结构，

其中，所述有机缓冲层具有暴露所述第一导电图案的至少一部分的开口。

13.根据权利要求12所述的显示装置，其中，所述电子结构与经由所述开口暴露的所述第一导电图案直接接触。

14.一种制造显示装置的方法，所述方法包括：

在承载基板上形成有机缓冲层；

在所述有机缓冲层上形成第一导电图案；

在所述有机缓冲层上形成第一基底层以覆盖所述第一导电图案；

在所述第一基底层上形成连接图案，所述连接图案经由延伸穿过所述第一基底层的第一接触孔连接到所述第一导电图案；

在所述第一基底层上形成包括多个像素电路和分别连接到所述多个像素电路的多个显示元件的显示单元，以与所述第一导电图案重叠；

从所述承载基板分离所述有机缓冲层；

通过移除所述有机缓冲层的至少一部分暴露所述第一导电图案；以及

将电子结构附接到所暴露的第一导电图案。

15.根据权利要求14所述的方法，其中，在形成所述显示单元之前，所述方法进一步包括：

在所述第一基底层上形成第二基底层以覆盖所述连接图案；以及

在所述第二基底层上形成第二导电图案，所述第二导电图案经由延伸穿过所述第二基底层的第二接触孔连接到所述连接图案。

16.根据权利要求15所述的方法，其中，为了暴露所述第一导电图案，所述方法进一步包括移除所述有机缓冲层的全部以暴露所述第一基底层的表面。

17.根据权利要求16所述的方法，其中，所述第一基底层的所述表面的表面粗糙度大于所述第一基底层的在所述第一基底层的所述表面的相对侧处的另一表面的表面粗糙度。

18.根据权利要求16所述的方法，其中，所述第一导电图案被埋设在所述第一基底层内。

19.根据权利要求18所述的方法，其中，所述第一导电图案的所暴露的表面在与所述第一基底层的所述表面的平面相同的平面上。

20.根据权利要求15所述的方法，其中，为了暴露所述第一导电图案，所述方法进一步包括在所述有机缓冲层中形成与所述第一导电图案的至少一部分相对应的开口。

Images