KR20210145025A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20210145025A
KR20210145025A KR1020200061691A KR20200061691A KR20210145025A KR 20210145025 A KR20210145025 A KR 20210145025A KR 1020200061691 A KR1020200061691 A KR 1020200061691A KR 20200061691 A KR20200061691 A KR 20200061691A KR 20210145025 A KR20210145025 A KR 20210145025A
Authority
KR
South Korea
Prior art keywords
substrate
layer
pad
disposed
display
Prior art date
Application number
KR1020200061691A
Other languages
English (en)
Inventor
홍정표
박종우
변창우
정윤재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200061691A priority Critical patent/KR20210145025A/ko
Priority to US17/196,908 priority patent/US11462529B2/en
Priority to EP21171213.8A priority patent/EP3913462A1/en
Priority to CN202110473255.XA priority patent/CN113710017A/zh
Publication of KR20210145025A publication Critical patent/KR20210145025A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H01L27/323—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 전자 장치는, 전면으로 영상을 표시하는 화소 및 상기 전면과 대향하는 배면에 노출되고 상기 화소와 연결된 표시 패드를 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치된 보호 필름, 상기 표시 모듈 및 상기 보호 필름 사이에 배치되고, 상기 표시 모듈의 상기 배면과 마주하는 전면에 노출되어 상기 표시 패드와 연결된 제1 기판 패드, 상기 전면과 대향하는 배면에 노출되는 제2 기판 패드를 포함하는 회로 기판, 상기 제2 기판 패드와 연결되어 상기 화소를 구동하는 구동 소자를 포함하는 전자 장치.

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 것으로, 상세하게는 신뢰성이 향상된 전자 장치에 관한 것이다.
전자 장치는, 표시 패널이 제조된 후 표시 패널에 회로 기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 회로 기판을 표시 패널에 본딩 한다.
본 발명은 표시 패널 및 보호 필름 사이에 배치되는 회로 기판을 포함함에 따라, 내구성이 향상된 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는, 전면으로 영상을 표시하는 화소 및 상기 전면과 대향하는 배면에 노출되고 상기 화소와 연결된 표시 패드를 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치된 보호 필름, 상기 표시 모듈 및 상기 보호 필름 사이에 배치되고, 상기 표시 모듈의 상기 배면과 마주하는 전면에 노출되어 상기 표시 패드와 연결된 제1 기판 패드, 상기 전면과 대향하는 배면에 노출되는 제2 기판 패드를 포함하는 회로 기판, 및 상기 제2 기판 패드와 연결되어 상기 화소를 구동하는 구동 소자를 포함하고, 상기 제2 기판 패드와 상기 보호 필름은 이격된다.
상기 회로 기판은, 제1 솔더레지스트층, 상기 제1 솔더레지스트층 상에 배치되고, 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함하는 복수의 기판 절연층들, 상기 기판 절연층들 사이에 배치된 복수의 기판 신호 라인들, 및 상기 기판 절연층들을 커버하는 제2 솔더레지시트층을 포함하고, 상기 제1 기판 패드와 상기 제2 기판 패드는 상기 기판 신호 라인들 중 동일한 기판 신호 라인에 연결되는 것을 특징으로 할 수 있다.
상기 제1 기판 패드는 상기 제2 기판 패드의 적어도 일부와 중첩하는 것을 특징으로 할 수 있다.
상기 제1 기판 패드는 상기 제2 기판 패드와 이격되고, 상기 구동 소자는 상기 보호 필름에 의해 에워 쌓인 것을 특징으로 할 수 있다.
상기 보호 필름은 관통된 수납 홀이 정의되고, 상기 구동 소자는 상기 수납 홀에 수용되는 것을 특징으로 할 수 있다.
상기 회로 기판은, 상기 기판 신호 라인들이 배치되는 라인 영역 및 상기 라인 영역과 인접한 더미 영역을 포함하는 것을 특징으로 할 수 있다.
상기 보호 필름 하부에 배치되고, 음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 전자 모듈을 더 포함하고, 상기 회로 기판은, 상기 전자 모듈과 연결된 커넥터를 더 포함하는 것을 특징으로 할 수 있다.
상기 회로 기판은, 상기 더미 영역에 배치된 금속 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 표시 모듈은, 유기물질을 포함하는 베이스층, 상기 베이스층 상에 배치되고 무기물질 베리어층을 포함하는 베이스 기판, 상기 베이스층 상에 배치되고, 복수의 전극들을 포함하는 반도체 패턴을 포함하는 트랜지스터, 상기 트랜지스터와 연결된 유기발광소자, 및 상기 트랜지스터와 상기 표시 패드를 연결하는 신호 라인을 포함하고, 상기 신호 라인은 상기 반도체 패턴의 전극들 중 어느 하나와 동일층 상에 배치되는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 상기 베이스층 및 상기 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고, 상기 표시 패드는, 상기 기판 홀에 충진된 도전 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 상기 베이스층 하부에 배치된 추가 베리어층, 및 상기 추가 베리어층 하부에 배치되고 폴리이미드(polyimide)를 포함하는 추가 베이스층을 더 포함하고, 상기 베이스 기판은, 상기 베이스층, 상기 베리어층, 상기 추가 베이스층, 및 상기 추가 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고, 상기 표시 패드는, 상기 기판 홀에 충진 된 금속으로 이루어지는 것을 특징으로 할 수 있다.
상기 표시 모듈과 상기 회로 기판 사이에 배치되어 상기 표시 모듈과 상기 회로 기판을 접합시키는 접착층을 포함하고, 상기 접착층은, 감압 접착제(pressure sensitive adhesive, PSA), 광학 투명 접착제(optical clear adhesive, OCA), 및 광학 투명 레진(optical clear resin, OCR) 중 어느 하나인 것을 특징으로 할 수 있다.
상기 접착층은, 정전기 방지 물질을 포함하는 것을 특징으로 할 수 있다.
상기 표시 패드와 상기 제1 기판 패드, 및 상기 제2 기판 패드와 상기 구동 소자는 이방성 도전 필름(Anisotropic Conductive Film, ACF)에 의해 연결되는 것을 특징으로 할 수 있다.
상기 보호 필름은, 차광층, 방열층, 및 쿠션층 중 적어도 어느 하나를 포함하는 것을 특징으로 할 수 있다.
상기 회로 기판은 상기 표시 모듈의 상기 배면의 전(whole) 면을 커버하는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 전면으로 영상을 표시하는 화소 및 상기 전면과 대향하는 배면에 노출되고 상기 화소와 연결된 표시 패드를 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치되고, 상기 표시 모듈의 상기 배면과 마주하는 전면에 노출되어 상기 표시 패드와 연결된 제1 기판 패드, 상기 전면과 대향하는 배면에 노출되는 제2 기판 패드를 포함하는 회로 기판, 및 상기 제2 기판 패드와 연결되어 상기 화소를 구동하는 구동 소자를 포함하고, 상기 회로 기판은 상기 표시 모듈의 상기 배면의 전(whole) 면을 커버한다.
상기 회로 기판은, 제1 솔더레지스트층, 상기 제1 솔더레지스트층 상에 배치되고, 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함하는 복수의 기판 절연층들, 상기 기판 절연층들 사이에 배치된 복수의 기판 신호 라인들, 및 상기 기판 절연층들을 커버하는 제2 솔더레지시트층을 포함하고, 상기 제1 기판 패드와 상기 제2 기판 패드는 상기 기판 신호 라인들 중 동일한 기판 신호 라인에 연결되는 것을 특징으로 할 수 있다.
상기 회로 기판은, 상기 기판 신호 라인들이 배치되는 라인 영역 및 상기 라인 영역과 인접한 더미 영역을 포함하는 것을 특징으로 할 수 있다.
상기 회로 기판은, 상기 더미 영역에 배치된 금속 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 표시 모듈은, 유기물질을 포함하는 베이스층, 상기 베이스층 상에 배치되고 무기물질 베리어층을 포함하는 베이스 기판, 상기 베이스층 상에 배치되고, 복수의 전극들을 포함하는 반도체 패턴을 포함하는 트랜지스터, 상기 트랜지스터와 연결된 유기발광소자, 및 상기 트랜지스터와 상기 표시 패드를 연결하는 신호 라인을 포함하고, 상기 신호 라인은 상기 반도체 패턴의 전극들 중 어느 하나와 동일층 상에 배치되는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 상기 베이스층 및 상기 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고, 상기 표시 패드는, 상기 기판 홀에 충진 된 금속으로 이루어지는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 상기 베이스층 하부에 배치된 추가 베리어층, 및 상기 추가 베리어층 하부에 배치되고 폴리이미드(polyimide)를 포함하는 추가 베이스층을 더 포함하고, 상기 베이스 기판은, 상기 베이스층, 상기 베리어층, 상기 추가 베이스층, 및 상기 추가 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고, 상기 표시 패드는, 상기 기판 홀에 충진 된 도전 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 표시 모듈 하부에 배치되고, 차광층, 방열층, 및 쿠션층 중 적어도 어느 하나를 포함하는 보호 필름을 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 표시 패널이 벤딩되어 구동 소자와 연결되는 연성 회로 기판을 배제하고, 표시 모듈과 보호 필름 사이 배치되는 회로 기판을 포함함에 따라, 표시 패널의 벤딩 시 가해지는 스트레스로 인해 신호 라인들에 크랙이 발생하는 불량을 방지할 수 있다.
본 발명에 따르면, 표시 패널의 벤딩 공정을 생략함에 따라 전자 장치 생성의 공정이 간소화될 수 있다. 또한, 회로 기판의 내부에 배치된 절연층이 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함함에 따라, 내 충격성이 향상된 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 전자 모듈의 블럭도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 도 4의 I-I'를 따라 절단한 단면도이다.
도 6은 도 5와 대응되는 영역에 따른 표시 패널의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 회로 기판의 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 회로 기판의 배면도이다.
도 8는 도 7a의 II-II'를 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다.
도 10b는 본 발명의 일 실시예에 따른 보호 필름 및 구동 소자를 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 회로 기판의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 전자 모듈의 블럭도이다. 도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 5는 도 4의 I-I'를 따라 절단한 단면도이다. 도 6은 도 5와 대응되는 영역에 따른 표시 패널의 단면도이다.
도 1 및 도 2를 참조하면, 전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 표시 장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 표시 장치 등에 사용될 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않는 이상 다른 표시 장치에도 채용될 수 있음은 물론이다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시하였다.
전자 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에, 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계 창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
전자 장치(EA)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 회로 기판(PCB), 구동 소자(D-IC), 보호 필름(PF), 전자 모듈(EM), 전원공급 모듈(PM) 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)과 하우징(HU)은 결합되어 전자 장치(EA)의 외관을 구성할 수 있다.
윈도우 패널(WP)은 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 표시면(FS)은 상술한 바와 같이, 전자 장치(EA)의 전면을 정의할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편. 이는 예시적으로 도시한 것으로 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 본 발명의 일 실시예에 따른 반사 방지 패널(RPP)은 생략될 수 있으며, 표시 모듈(DM)의 내부에 포함되는 구성일 수 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함할 수 있다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)의 적어도 일부와 중첩할 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩할 수 있다.
이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것으로 본 발명의 일 실시예에 따른 표시 모듈(DM)은 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접할 수 있다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 소자나 구동 배선 등이 배치될 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 감지 센서(ISP)를 포함할 수 있다. 표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인될 수 있다.
감지 센서(ISP)는 외부에서 인가되는 외부 입력을 제공할 수 있다. 상술한 바와 같이, 감지 센서(ISP)는 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
외부 입력은 전자 장치(EA)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 전자 장치(EA)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 광 등 다양한 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 모듈(DM)은 표시 패드 영역(PDD)을 포함한다. 표시 패드 영역(PDD)의 표시 패드들은 제2 방향(DR2)으로 배열되고, 복수의 표시 패드들은 표시 모듈(DM)의 배면(IU)으로부터 노출될 수 있다.
표시 패드 영역(PDD)은 회로 기판(PCB)의 기판 패드 영역(PDC)과 연결되는 영역일 수 있다. 표시 모듈(DM)은 표시 패드 영역(PDD)에 배치된 복수의 표시 패드들을 포함한다. 표시 패드들은 표시 모듈(DM)의 배면(IU)에 배치될 수 있다.
회로 기판(PCB)은 표시 모듈(DM)의 하부에 배치될 수 있다. 보다 상세하게는 회로 기판(PCB)은 표시 모듈(DM)의 배면(IU)에 배치될 수 있다. 본 발명에 따른 회로 기판(PCB)는 표시 모듈(DM)의 배면(IU)의 전(whole) 면의 적어도 일부를 커버할 수 있다.
회로 기판(PCB)은 기판 패드 영역(PDC)을 포함한다. 기판 패드 영역(PDC)의 복수의 패드들은 회로 기판(PCB)의 전면(PS)으로부터 노출될 수 있다.
기판 패드 영역(PDC)은 표시 모듈(DM)의 표시 패드 영역(PDD)과 연결되는 영역일 수 있다. 기판 패드 영역(PDC)에는 표시 패드 영역(PDD)에 포함된 기판 패드들과 대응되는 복수의 패드들을 포함할 수 있다.
회로 기판(PCB)은 표시 모듈(DM)과 전기적으로 연결된다. 회로 기판(PCB)은 전기적 신호를 생성하여 표시 모듈(DM)에 제공하거나, 표시 모듈(DM)로부터 생성된 전기적 신호를 수신하여 처리할 수 있다.
회로 기판(PCB)에서 생성된 전기적 신호들은 표시 패널(DP)의 신호 라인들을 통해 화소(PX)에 제공될 수 있다. 신호 라인들은 도 4에서 후술하는 전원 라인(PL), 스캔 라인(GL), 데이터 라인(DL), 및 발광제어 라인(EL) 중 적어도 어느 하나를 포함할 수 있다.
접착층(ADL) 표시 모듈(DM)과 회로 기판(PCB) 사이에 배치되어 표시 모듈(DM)과 회로 기판(PCB)을 접합시킬 수 있다. 접착층(ADL)의 제1 방향(DR1) 및 제2 방향(DR2)에서의 면적은, 표시 모듈(DM) 및 회로 기판(PCB) 각각의 면적보다 작을 수 있다.
접착층(ADL)은 표시 모듈(DM)의 배면(IU)에 노출된 표시 패드 영역(PDD) 및 회로 기판(PCB)의 전면(PS)에 노출된 기판 패드 영역(PDC)과 이격될 수 있다. 따라서, 표시 패드 영역(PDD)과 기판 패드 영역(PDC)이 전기적으로 연결될 때, 접착층(ADL)의 간섭이 없이 전기적으로 연결될 수 있다.
접착층(ADL)은 감압 접착제(pressure sensitive adhesive, PSA), 광학 투명 접착제(optical clear adhesive, OCA), 및 광학 투명 레진(optical clear resin, OCR) 중 어느 하나로 제공될 수 있다.
본 발명에 따른 접착층(ADL)은 정전기 방지 물질을 포함할 수 있다. 정전기 방지 물질은 공지의 것이면 어느 하나로 한정되지 않는다. 접착층(ADL)이 정전기 방지 물질을 포함함에 따라, 정전기가 표시 모듈(DM)로 유입되는 것을 방지할 수 있다.
구동 소자(D-IC)는 회로 기판(PCB)의 배면(PU)에 배치되어 회로 기판(PCB)과 연결될 수 있다. 회로 기판(PCB)은 구동 소자(D-IC)와 표시 모듈(DM)을 전기적으로 연결하고, 구동 소자(D-IC)는 표시 모듈(DM)에 제공하기 위한 전기적 신호를 생성하거나 표시 모듈(DM)로부터 제공된 전기적 신호를 처리할 수 있다.
구동 소자(D-IC)는 게이트 신호들을 생성하는 게이트 구동 회로나 데이터 신호들을 생성하는 데이터 구동 회로를 포함할 수 있다. 다만 이는 예시적으로 설명한 것이고, 구동 소자(D-IC)는 표시 모듈(DM)을 구동하기 위한 각종 제어 신호들을 생성 및 처리하는 다양한 제어 회로를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
보호 필름(PF)은 회로 기판(PCB)의 배면(PU)에 배치되어 회로 기판(PCB)과 접착층(미도시)에 의해 결합될 수 있다. 보호 필름(PF) 는 표시 모듈(DM)의 하부에 배치되어 외부의 충격으로부터 표시 모듈(DM)을 보호할 수 있다.
본 발명의 보호 필름(PF)은 표시 모듈(DM)의 배면에 노출된 제2 기판 패드(IP)와 이격될 수 있다. 본 발명에서 "이격"된다는 것은 평면상에서 "비 중첩"하는 것과 동일할 수 있다.
보호 필름(PF)는 복수의 층들을 포함할 수 있다. 예를 들어, 보호 필름(PF)는 차광층, 방열층, 쿠션층, 및 복수의 접착층들을 포함한다.
차광층은 표시 모듈(DM)의 배면에 배치되는 구성들이 비치는 문제를 개선하는 역할을 할 수 있다. 도시되지 않았으나, 차광층은 바인더 및 이에 분산된 복수의 안료 입자들을 포함할 수 있다. 안료 입자들은 카본 블랙 등을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 모듈(DM)은 차광층을 포함하는 보호 필름(PF)를 포함함으로써, 내 충격성 향상과 함께 광 차폐성 향상 효과를 가질 수 있다. 또한, 사용 과정에서 발생되는 외부 충격이나 응력에 대한 신뢰성과 함께 향상된 시인성을 가진 전자 장치(EA)를 제공할 수 있다.
방열층은 표시 모듈(DM)에서 발생하는 열을 효과적으로 방열할 수 있다. 방열층은 방열 특성이 좋은 메탈 플레이트로 제공될 수 있다. 예를 들어, 방열층은 스트인레스강, 흑연(graphite), 구리(Cu), 및 알루미늄(Al) 중 적어도 어느 하나를 포함할 수 있으며, 이에 한정되는 것은 아니다. 방열층은 방열 특성을 향상시킬 뿐만 아니라, 전자파 차폐 또는 전자파흡수 특성을 가질 수 있다.
쿠션층은 스펀지, 발포 폼(foam), 또는 우레탄 수지 중 어느 하나를 포함할 수 있다. 쿠션층이 발포 폼(foam)을 포함할 경우, 쿠션층은 매트릭스 부재 및 복수의 공극들을 포함한다. 복수의 공극들은 매트릭스 부재에 분산되어 정의될 수 있다. 쿠션층은 탄성을 가지며 다공성 구조를 가질 수 있다.
매트릭스 부재는 유연한 물질을 포함할 수 있다. 예를 들어, 매트릭스 부재는 합성 수지를 포함한다. 예를 들어, 매트릭스 부재는 아크릴로나이트릴 부타디엔 스티렌 공중합체(Acrylonitrile butadiene styrene copolymer, ABS), 폴리우레탄(Polyurethane, PU), 폴리에틸렌(Polyethylene, PE), 에틸렌 비닐 아세테이트(Ethylene Vinyl Acetate, EVA), 및 폴리염화비닐(Polyvinyl chloride, PVC) 중 적어도 어느 하나를 포함할 수 있다.
복수의 공극들은 쿠션층에 인가되는 충격을 용이하게 흡수한다. 복수의 공극들은 쿠션층이 다공성 구조를 가짐에 따라 정의될 수 있다. 복수의 공극들은 쿠션층의 형태 변형이 용이하게 이루어지도록 하여 쿠션층의 탄성을 향상시켜, 전자 장치(EA)의 내 충격성을 향상시킨다. 쿠션층은 복수의 합성 수지들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2b를 참조하면, 전자 장치(EA)는 표시 모듈(DM), 전원공급 모듈(PM), 전자 모듈(EM)을 포함할 수 있다. 전자 모듈(EM)은 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(DM), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 감지 센서(ISP)를 포함할 수 있다. 표시 패널(DP)은 영상(IM)을 생성하는 구성이고, 감지 센서(ISP)는 외부 입력을 감지하는 구성일 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 표시 모듈(DM)과 전기적으로 연결된 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 회로 기판(PCB)을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 모듈(DM)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(DM)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(DM)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(DM)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외선광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외선광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다
도 3a를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 감지 센서(ISP), 및 결합 부재(SLM)을 포함할 수 있다.
표시 패널(DP)은 제1 베이스 기판(BS1), 회로 소자층(ML-D), 및 표시 소자층(EML)을 포함할 수 있다. 감지 센서(ISP)는 제2 베이스 기판(BS2) 및 감지 회로층(ML-T)을 포함할 수 있다.
제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
회로 소자층(ML-D)은 제1 베이스 기판(BS1) 상에 배치될 수 있다. 회로 소자층(ML-D)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 회로 소자층(ML-D)의 복수의 도전층들은 신호 라인들 또는 화소의 제어 회로를 구성할 수 있다.
표시 소자층(EML)은 회로 소자층(ML-D) 상에 배치될 수 있다. 표시 소자층(EML)은 유기 발광 다이오드들을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 표시 소자층(EML)은 무기 발광 다이오드들, 유기-무기 발광 다이오드들, 또는 액정층을 포함할 수 있다.
제2 베이스 기판(BS2)은 표시 소자층(EML) 상에 배치될 수 있다. 제2 베이스 기판(BS2)과 표시 소자층(EML) 사이에는 소정의 공간이 정의될 수 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지, 또는 아크릴계 수지 등과 같은 충진재로 충진될 수 있다.
감지 회로층(ML-T)은 제2 베이스 기판(BS2) 상에 배치될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극들, 감지 전극들과 전기적으로 연결된 감지 배선들, 및 감지 배선들과 전기적으로 연결된 감지패드들을 구성할 수 있다.
제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b를 참조하면, 표시 모듈(DM-1)은 표시 패널(DP-1), 감지 센서(ISP-1)를 포함할 수 있다.
표시 패널(DP-1)은 제1 베이스 기판(BS1), 회로 소자층(ML-D), 표시 소자층(EML), 및 박막 봉지층(ETL)을 포함할 수 있다. 감지 센서(ISP-1)는 제2 베이스 기판(ETL) 및 감지 회로층(ML-T)을 포함할 수 있다. 박막 봉지층(ETL)과 제2 베이스 기판(ETL)은 실질적으로 동일한 구성이며 설명의 편의를 위해 분설하여 설명하였다.
박막 봉지층(ETL)은 외부에서 표시 소자층(EML)을 밀봉하여 표시 소자층(EML)으로 유입되는 수분 및 산소를 차단할 수 있다. 박막 봉지층(ETL)은 유기층 및 상기 유기층을 밀봉하는 복수의 무기층들을 포함할 수 있다.
무기층들은 외부 수분이나 산소가 표시 소자층(EML)에 침투하는 것을 방지할 수 있다. 무기층들은 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx) 또는 이들이 조합된 화합물을 포함할 수 있다. 무기층들은 증착 공정을 통해 형성될 수 있다.
유기층은 표시 소자층(EML) 상에 배치되어 평탄면을 제공할 수 있다. 표시 소자층(EML) 상면에 형성된 굴곡이나 파티클(particle) 등은 유기층에 의해 커버되어 유기층 상에 형성되는 구성들, 예를 들어, 감지 센서(ISP)에 미치는 영향을 방지할 수 있다.
본 발명의 일 실시예에 따르면, 표시 패널(DP-1)과 감지 센서(ISP-1)는 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 박막 봉지층(ETL) 위에 직접 형성될 수 있다.
도 4를 참조하면, 표시 패널(DP)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, EL), 및 복수의 표시 패드들(VP)을 포함할 수 있다.
표시 패널(DP)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다. 액티브 영역(AA)에는 복수의 화소들(PX)이 발광하는 발광 영역들 및 발광 영역들과 인접한 비발광 영역이 배치될 수 있다.
복수의 신호 라인들(GL, DL, PL, EL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호를 전달할 수 있다. 표시 패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(EL)을 예시적으로 도시하였다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 신호 라인들(GL, DL, PL, EL)은 초기화 전압 라인을 더 포함할 수 있고, 어느 하나의 실시예로 한정되지 않는다.
도시되지 않았으나, 주변 영역(NAA)에 배치되어 복수의 전원 라인들(PL)과 연결되는 전원 패턴을 더 포함할 수 있다. 이에 따라, 표시 패널(DP)은 화소들에 동일한 전원 신호를 제공할 수 있다.
표시 모듈(DM)의 배면(IU)에 노출된 표시 패드들(VP) 어느 하나의 표시 패드는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 나머지 표시 패드는 전원 패턴에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(DP)은 표시 패드들(VP)을 통해 구동 소자(D-IC)로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다.
도 5를 참조하면, 본 발명에 따른 표시 패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성할 수 있다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성할 수 있다.
베이스 기판(BS1)은 베이스층(PI) 및 베리어층(BI)을 포함하는 다층구조일 수 있다. 베이스층(PI)은 유기물을 포함할 수 있다.
예를 들어, 베이스층(PI)은 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리아릴레이트(polyarylate), 폴리카보네이트(polycarbonate), 폴리에테르이미드(polyetherimide) 또는 폴리에테르술폰(polyethersulfone)중 적어도 어느 하나를 포함할 수 있다. 따라서, 본 발명에 따른 베이스층(PI)은 플렉서블(flexible)할 수 있다. 다만, 이에 한정되는 것은 아니며, 베이스 기판(BS1)은 리지드할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베리어층(BI)은 베이스층(PI) 상에 배치된다. 베리어층(BI)은 베이스층(PI)을 커버할 수 있다. 베리어층(BI)은 무기 물질을 포함하는 절연층일 수 있다. 예를 들어, 베리어층(BI)은 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 및 하프늄 산화물(HfOx) 중 적어도 하나를 포함할 수 있다. 베리어층(BI)은 다층의 무기층들로 형성될 수 있다. 베리어층(BI)은 외부로부터 이물질이 유입되는 것을 방지할 수 있다.
트랜지스터(TR)는 복수의 전극들을 포함할 수 있다. 예를 들어, 트랜지스터(TR)의 소스(SE), 액티브(AP), 드레인(DE)이 반도체 패턴으로부터 형성된다. 트랜지스터(TR)는 제어 전극(CE)을 통해 반도체 패턴에서의 전하 이동을 제어하여 소스(SE)으로부터 입력되는 전기적 신호를 드레인(DE)을 통해 출력한다.
베이스 기판(BS1) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 및 하프늄 산화물(HfOx) 중 적어도 하나를 포함할 수 있다.
본 실시예에서 제1 절연층(10)은 단층의 실리콘 산화물(SiOx)층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 절연층들은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(GE)가 배치된다. 게이트(GE)는 금속패턴의 일부일 수 있다. 게이트(GE)는 액티브(AP)에 중첩할 수 있다. 반도체 패턴을 도핑하는 공정에서 게이트(GE)는 마스크와 같다.
제1 절연층(10) 상에 게이트(GE)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘 산화물(SiOx)층일 수 있다.
제2 절연층(20) 상에 제1 연결전극(SD1)이 배치될 수 있다. 제1 연결전극(SD1)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 컨택홀을 통해 도 4에 도시된 신호 라인들 중 어느 하나에 접속될 수 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 유기층일 수 있다. 제3 절연층(30) 상에 제2 연결전극(SD2)이 배치될 수 있다. 제2 연결전극(SD2)은 제3 절연층(30)을 관통하는 컨택홀을 통해 제1 연결전극(SD1)에 접속될 수 있다.
제3 절연층(30) 상에 제2 연결전극(SD2)을 커버하는 제4 절연층(40)이 배치된다. 제4 절연층(40)은 유기층일 수 있다.
본 실시예에서 유기발광소자(OLED)는 제1 전극(EL1), 정공 제어층(HCL), 발광층(ELP), 전자 제어층(ECL), 및 제2 전극(EL2)을 포함할 수 있다.
제4 절연층(40) 상에 제1 전극(EL1)이 배치된다. 제1 전극(EL1)은 제4 절연층(40)을 관통하는 컨택홀을 통해 제2 연결전극(SD2)에 연결된다.
화소 정의막(PDL)에는 표시 개구부가 정의된다. 화소 정의막(PDL)의 표시 개구부는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 발명에서 표시 개구부에 의해 노출된 제1 전극(EL1)의 영역은 발광 영역으로 정의될 수 있으며, 발광 영역과 인접한 영역은 비발광 영역으로 정의될 수 있다.
정공 제어층(HCL)은 발광 영역과 비발광 영역에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(ELP)이 배치된다. 발광층(ELP)은 표시 개구부에 대응하는 영역에 배치될 수 있다. 즉, 발광층(ELP)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(ELP) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(EL2)이 배치된다. 제2 전극(EL2)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치된다.
제2 전극(EL2) 상에 박막 봉지층(ETL)이 배치된다. 박막 봉지층(ETL)은 복수 개의 화소들에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(ETL)은 제2 전극(EL2)을 직접 커버할 수 있다. 본 발명의 일 실시예에서, 박막 봉지층(ETL)과 제2 전극(EL2) 사이에는, 제2 전극(EL2)을 커버하는 캡핑층이 더 배치될 수 있다. 이때, 박막 봉지층(ETL)은 캡핑층을 직접 커버할 수 있다. 본 실시예의 박막 봉지층(ETL)은 도 3b에서 설명한 박막 봉지층(ETL)과 대응될 수 있다.
본 발명에 따르면, 도 4에 도시된 신호 라인들 중 하나의 신호 라인(DL)은 반도체 패턴으로부터 연장되어 표시 패드(VP)와 연결될 수 있다. 즉, 신호 라인(DL)은 액티브 영역(AA)에서 주변 영역(NAA)으로 연장되어 표시 패드(VP)와 연결될 수 있다.
신호 라인(DL)은 트랜지스터(TR)에 포함된 전극들 중 어느 하나와 동일층 상에 배치될 수 있다. 예를 들어, 신호 라인(DL)은 소스(SE)로부터 분기된 것일 수 있다. 본 실시예에서 신호 라인(DL)은 베리어층(BI) 상에 배치될 수 있다.
본 실시예에서 베이스 기판(BS1)은 주변 영역(NAA)과 중첩하고, 베이스층(PI) 및 베리어층(BI)을 관통하여 신호 라인(DL)의 일부를 노출시키는 기판 홀(VH)이 정의될 수 있다.
표시 패드(VP)는 신호 라인(DL)의 일부와 연결될 수 있다. 표시 패드(VP)는 기판 홀(VH)에 충진 된 금속으로 이루어질 수 있다. 표시 패드(VP)와 신호 라인(DL)은 복수로 제공되어 대응되는 화소들(PX)에 연결될 수 있다.
도 6을 참조하면, 본 실시예에서 표시 패널(DP-A)의 베이스 기판(BS1-A)은 제3 방향(DR3)을 따라 적층된 베리어층(BI1), 베이스층(PI1), 추가 베리어층(BI2), 및 추가 베이스층(PI2))을 포함할 수 있다.
일 실시예에 따른 표시 패널(DP-A)의 구성들은 베이스 기판(BS1-A)을 제외하고 도 5의 표시 패널(DP)의 구성들과 동일할 수 있다.
본 실시예에서 베이스 기판(BS1-A)은 주변 영역(NAA)과 중첩하고, 베리어층(BI1), 베이스층(PI1), 추가 베리어층(BI2), 및 추가 베이스층(PI2)을 관통하여 신호 라인(DL)의 일부를 노출시키는 기판 홀(VH-A)이 정의될 수 있다.
표시 패드(VP-A)는 신호 라인(DL)의 일부와 연결될 수 있다. 표시 패드(VP-A)는 기판 홀(VH-A)에 충진 된 금속으로 이루어질 수 있다. 표시 패드(VP-A)와 신호 라인(DL)은 복수로 제공되어 대응되는 화소들(PX)에 연결될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 회로 기판의 평면도이다. 도 7b는 본 발명의 일 실시예에 따른 회로 기판의 배면도이다. 도 8는 도 7a의 II-II'를 따라 절단한 단면도이다.
도 7a 및 도 7b를 참조하면, 본 실시예에 따른 회로 기판(PCB)은 라인 영역(CBA) 및 라인 영역(CBA)과 인접한 더미 영역(DMA)으로 구분될 수 있다. 회로 기판(PCB)은 표시 모듈(DM)의 배면(IU)과 마주하는 전면(PS) 및 전면(PS)과 마주하는 배면(PU)을 포함한다.
회로 기판(PCB)의 라인 영역(CBA)에는 회로 기판(PCB)에 실장 된 기판 신호 라인들, 제1 기판 패드 영역(PDC)에 배치된 제1 기판 패드들(CP) 및 제2 기판 패드 영역(PDI)에 제2 기판 패드들(IP)을 포함할 수 있다.
제1 기판 패드들(CP)은 전면(PS)에 배치되고, 라인 영역(CBA)과 중첩한다. 제1 기판 패드들(CP)은 표시 모듈(DM)의 표시 패드들(VP)과 연결될 수 있다. 제2 기판 패드들(IP)은 배면(PU)에 배치되고, 라인 영역(CBA)과 중첩한다. 제2 기판 패드들(IP)은 구동 소자(D-IC)와 연결될 수 있다.
본 실시예에서 회로 기판(PCB)은 라인 영역(CBA)으로부터 제2 방향(DR2)으로 돌출된 커넥터(CNT)를 더 포함할 수 있다. 커넥터(CNT)는 표시 모듈(CNT)을 조립하는 과정에서 회로 기판(PCB)의 작동 여부를 판별하는 검사용 커넥터(CNT)로 이용될 수 있다. 또한, 커넥터(CNT)는 배면(PU)을 향하는 방향으로 벤딩되어 전자 모듈(EM)에 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서 라인 영역(CBA)은 회로 기판(PCB)의 우측 및 하단에 제공된 것으로 도시하였으나, 이에 한정되는 것은 아니며, 표시 모듈(DM)과 회로 기판(PCB)이 연결되는 형상에 따라 라인 영역(CBA)의 위치는 변할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 8을 참조하면, 본 실시예에서 회로 기판(PCB)은 복수의 절연층들을 포함할 수 있다. 예를 들어, 회로 기판(PCB)은 순차적으로 적층된 제1 솔더레지스트층(SR-1), 제1 기판 절연층(IL-1), 제2 기판 절연층(IL-2), 제2 솔더레지스트층(SR-2)을 포함할 수 있다.
제1 기판 절연층(IL-1), 제2 기판 절연층(IL-2)은 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리아릴레이트(polyarylate), 폴리카보네이트(polycarbonate), 폴리에테르이미드(polyetherimide) 또는 폴리에테르술폰(polyethersulfone)중 적어도 어느 하나를 포함할 수 있다.
회로 기판(PCB)은 복수의 절연층들 사이에 배치된 도전 패드들을 포함할 수 있다. 예를 들어, 회로 기판(PCB)은 제1 솔더레지스트층(SR-1) 상에 배치된 제1 기판 신호 라인(SL-1), 제1 기판 절연층(IL-1)을 사이에 두고 제1 기판 신호 라인(SL-1)과 절연된 제2 기판 신호 라인(SL-2)을 포함할 수 있다.
회로 기판(PCB)은 제1 기판 패드(CP) 및 제2 기판 패드(IP)를 포함할 수 있다. 제1 기판 패드(CP)는 제2 솔더레지스트층(SR-2) 및 제2 기판 절연층(IL-2)이 관통되어 제2 기판 신호 라인(SL-2)의 일부를 노출시키는 홀에 배치되어 전면(PS)으로부터 노출될 수 있다. 제2 기판 패드(IP)는 제1 솔더레지스트층(SR-1) 및 제1 기판 절연층(IL-1)이 관통되어 제2 기판 신호 라인(SL-2)의 일부를 노출시키는 홀에 배치되어 배면(PU)으로부터 노출될 수 있다.
본 실시예에서 제1 기판 패드(CP)는 제2 기판 패드(IP)의 적어도 일부와 중첩할 수 있다.
제1 기판 패드(CP)와 제2 기판 패드(IP)는 기판 신호 라인들(SL-1, SL-2) 중 동일한 제2 기판 신호 라인(SL-2)의 일 면 및 타 면에 연결될 수 있다.
본 실시예에서 회로 기판(PCB)은 두 개의 기판 절연층들(IL-1, IL-2) 및 두 개의 기판 신호 라인들(SL-1, SL-2)을 도시하였으나 이에 한정되는 것은 아니며, 두 개 이상의 기판 절연층들 및 기판 신호 라인들을 포함할 수 있다.
또한, 도시되지 않았으나, 기판 절연층들(IL-1, IL-2)을 관통하여 서로 다른 층 상에 배치된 신호 라인들(SL-1, SL-2)을 연결하는 브릿지 패턴을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다.
도 9를 참조하면, 본 발명에 따른 표시 모듈(DM)의 표시 패드(VP)와 회로 기판(PCB)의 제1 기판 패드(CP)의 연결은 도전성 점착 부재(ACF)를 통해 결합될 수 있다. 또한, 구동 소자(D-IC)와 회로 기판(PCB)의 제2 기판 패드(IP)의 연결은 도전성 점착 부재(ACF)를 통해 결합될 수 있다. 도전성 점착 부재는 이방성 도전 필름(Anisotropic conductive adhesive film, ACF)을 포함할 수 있다.
표시 패드(VP)와 제1 기판 패드(CP)가 도전성 점착 부재(ACF)에 의해 연결되는 이외의 영역에서 표시 모듈(DM)과 회로 기판(PCB)의 연결은 제1 접착층(ADL1)으로 결합될 수 있다. 구동 소자(D-IC)와 제2 기판 패드(IP)가 도전성 점착 부재(ACF)에 의해 연결되는 이외의 영역에서 회로 기판(PCB)과 보호 필름(PF)의 연결은 제2 접착층(ADL2)으로 결합될 수 있다.
본 실시예에서 제1 기판 패드(CP)는 제2 기판 패드(IP)의 적어도 일부와 중첩할 수 있다.
제1 접착층(ADL1) 및 제2 접착층(ADL2)은 감압 접착제(pressure sensitive adhesive, PSA), 광학 투명 접착제(optical clear adhesive, OCA), 및 광학 투명 레진(optical clear resin, OCR) 중 어느 하나로 제공될 수 있으며, 어느 하나로 한정되지 않는다.
본 발명에 따르면, 표시 패널(DP)이 벤딩되어 구동 소자와 연결되는 연성 회로 기판을 배제하고, 표시 모듈(DM)과 보호 필름(PF) 사이 배치되는 회로 기판(PCB)을 포함함에 따라, 표시 패널(DP)의 벤딩 시 가해지는 스트레스로 인해 신호 라인들에 크랙이 발생하는 불량을 방지할 수 있다.
본 발명에 따르면, 표시 패널(DP)의 벤딩 공정을 생략함에 따라 전자 장치 생성의 공정이 간소화될 수 있다. 또한, 회로 기판(PCB)의 내부에 배치된 절연층이 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함함에 따라, 내 충격성이 향상된 전자 장치(EA)를 제공할 수 있다.
도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다. 도 10b는 본 발명의 일 실시예에 따른 보호 필름 및 구동 소자를 도시한 평면도이다. 도 9와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 이하, 본 실시예에 따른 전자 장치(EA-1)를 설명한다.
도 10a 및 도 10b를 참조하면, 본 발명에 따른 표시 모듈(DM)의 표시 패드(VP)와 회로 기판(PCB-1)의 제1 기판 패드(CP)의 연결은 도전성 점착 부재(ACF)를 통해 결합될 수 있다. 또한, 구동 소자(D-IC)와 회로 기판(PCB-1)의 제2 기판 패드(IP-1)의 연결은 도전성 점착 부재(ACF)를 통해 결합될 수 있다. 도전성 점착 부재는 이방성 도전 필름(Anisotropic conductive adhesive film, ACF)을 포함할 수 있다.
표시 패드(VP)와 제1 기판 패드(CP)가 도전성 점착 부재(ACF)에 의해 연결되는 이외의 영역에서 표시 모듈(DM)과 회로 기판(PCB-1)의 연결은 제1 접착층(ADL1)으로 결합될 수 있다.
구동 소자(D-IC)와 제2 기판 패드(IP-1)가 도전성 점착 부재(ACF)에 의해 연결되는 이외의 영역에서 회로 기판(PCB-1)과 보호 필름(PF-1)의 연결은 제2 접착층(ADL2-1)으로 결합될 수 있다.
본 실시예에서 제1 기판 패드(CP)는 제2 기판 패드(IP-1)는 이격될 수 있다. 이에 따라, 구동 소자(D-IC)는 제2 접착층(ADL2-1)의 제1 홀(A-OP) 및 보호 필름(PF-1)의 제2 홀(P-OP)에 의해 노출된 제2 기판 패드(IP-1)와 연결될 수 있다. 이때, 구동 소자(D-IC)는 제2 접착층(ADL2-1)과 보호 필름(PF-1)에 의해 에워 싸일 수 있다.
도 11은 본 발명의 일 실시예에 따른 회로 기판의 평면도이다. 도 7a 및 도 7b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
회로 기판(PCB-1)은 라인 영역(CBA) 및 라인 영역(CBA)과 인접한 더미 영역(DMA)으로 구분될 수 있다. 라인 영역(CBA)에는 제1 기판 패드 영역(PDC)에 배치된 기판 패드들(VP) 및 라인 영역(CBA)으로부터 제2 방향(DR2)을 따라 돌출된 커넥터(CNT)를 포함할 수 있다. 본 실시예에서 회로 기판(PCB-1)은 더미 영역(DMA)에 배치되는 금속 패턴(DMP)을 더 포함할 수 있다.
금속 패턴(DMP)은 전자파 차폐 또는 전자파흡수 특성을 가질 수 있다. 금속 패턴(DMP)이 회로 기판(PCB-1)에 내장됨에 따라, 도 2A에 설명한 보호 필름(PF) 중 메탈 플레이트를 포함하는 기능층이 생략될 수 있다. 따라서, 별도의 메탈 플레이트를 배치시키는 전자 장치 대비 슬림한 전자 장치(EA)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치
DM: 표시 모듈
VP: 표시 패드들
DP: 표시 패널
PCB: 회로 기판
CBA: 라인 영역
DMA: 더미 영역
PDC: 제1 기판 패드 영역
PDI: 제2 기판 패드 영역
CP: 제1 기판 패드들
IP: 제2 기판 패드들
D-IC: 구동 소자

Claims (24)

  1. 전면으로 영상을 표시하는 화소 및 상기 전면과 대향하는 배면에 노출되고 상기 화소와 연결된 표시 패드를 포함하는 표시 모듈;
    상기 표시 모듈 하부에 배치된 보호 필름;
    상기 표시 모듈 및 상기 보호 필름 사이에 배치되고, 상기 표시 모듈의 상기 배면과 마주하는 전면에 노출되어 상기 표시 패드와 연결된 제1 기판 패드, 상기 전면과 대향하는 배면에 노출되는 제2 기판 패드를 포함하는 회로 기판; 및
    상기 제2 기판 패드와 연결되어 상기 화소를 구동하는 구동 소자를 포함하고,
    상기 제2 기판 패드와 상기 보호 필름은 이격된 전자 장치.
  2. 제1 항에 있어서,
    상기 회로 기판은,
    제1 솔더레지스트층;
    상기 제1 솔더레지스트층 상에 배치되고, 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함하는 복수의 기판 절연층들;
    상기 기판 절연층들 사이에 배치된 복수의 기판 신호 라인들; 및
    상기 기판 절연층들을 커버하는 제2 솔더레지시트층을 포함하고,
    상기 제1 기판 패드와 상기 제2 기판 패드는 상기 기판 신호 라인들 중 동일한 기판 신호 라인에 연결되는 것을 특징으로 하는 전자 장치.
  3. 제1 항에 있어서,
    상기 제1 기판 패드는 상기 제2 기판 패드의 적어도 일부와 중첩하는 것을 특징으로 하는 전자 장치.
  4. 제1 항에 있어서,
    상기 제1 기판 패드는 상기 제2 기판 패드와 이격되고,
    상기 구동 소자는 상기 보호 필름에 의해 에워 쌓인 것을 특징으로 하는 전자 장치.
  5. 제4 항에 있어서,
    상기 보호 필름은 관통된 수납 홀이 정의되고,
    상기 구동 소자는 상기 수납 홀에 수용되는 것을 특징으로 하는 전자 장치.
  6. 제1 항에 있어서,
    상기 회로 기판은,
    상기 기판 신호 라인들이 배치되는 라인 영역 및 상기 라인 영역과 인접한 더미 영역을 포함하는 것을 특징으로 하는 전자 장치.
  7. 제6 항에 있어서,
    상기 보호 필름 하부에 배치되고, 음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 전자 모듈을 더 포함하고,
    상기 회로 기판은,
    상기 전자 모듈과 연결된 커넥터를 더 포함하는 것을 특징으로 하는 전자 장치.
  8. 제6 항에 있어서,
    상기 회로 기판은,
    상기 더미 영역에 배치된 금속 패턴을 더 포함하는 것을 특징으로 하는 전자 장치.
  9. 제1 항에 있어서,
    상기 표시 모듈은,
    유기물질을 포함하는 베이스층, 상기 베이스층 상에 배치되고 무기물질 베리어층을 포함하는 베이스 기판;
    상기 베이스층 상에 배치되고, 복수의 전극들을 포함하는 반도체 패턴을 포함하는 트랜지스터;
    상기 트랜지스터와 연결된 유기발광소자; 및
    상기 트랜지스터와 상기 표시 패드를 연결하는 신호 라인을 포함하고,
    상기 신호 라인은 상기 반도체 패턴의 전극들 중 어느 하나와 동일층 상에 배치되는 것을 특징으로 하는 전자 장치.
  10. 제9 항에 있어서,
    상기 베이스 기판은,
    상기 베이스층 및 상기 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고,
    상기 표시 패드는,
    상기 기판 홀에 충진된 도전 패턴을 포함하는 것을 특징으로 하는 전자 장치.
  11. 제9 항에 있어서,
    상기 베이스 기판은,
    상기 베이스층 하부에 배치된 추가 베리어층, 및 상기 추가 베리어층 하부에 배치되고 폴리이미드(polyimide)를 포함하는 추가 베이스층을 더 포함하고,
    상기 베이스 기판은,
    상기 베이스층, 상기 베리어층, 상기 추가 베이스층, 및 상기 추가 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고,
    상기 표시 패드는,
    상기 기판 홀에 충진 된 금속으로 이루어지는 것을 특징으로 하는 전자 장치.
  12. 제1 항에 있어서,
    상기 표시 모듈과 상기 회로 기판 사이에 배치되어 상기 표시 모듈과 상기 회로 기판을 접합시키는 접착층을 포함하고,
    상기 접착층은,
    감압 접착제(pressure sensitive adhesive, PSA), 광학 투명 접착제(optical clear adhesive, OCA), 및 광학 투명 레진(optical clear resin, OCR) 중 어느 하나인 것을 특징으로 하는 전자 장치.
  13. 제12 항에 있어서,
    상기 접착층은,
    정전기 방지 물질을 포함하는 것을 특징으로 하는 전자 장치.
  14. 제1 항에 있어서,
    상기 표시 패드와 상기 제1 기판 패드, 및 상기 제2 기판 패드와 상기 구동 소자는 이방성 도전 필름(Anisotropic Conductive Film, ACF)에 의해 연결되는 것을 특징으로 하는 전자 장치.
  15. 제1 항에 있어서,
    상기 보호 필름은,
    차광층, 방열층, 및 쿠션층 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 전자 장치.
  16. 제1 항에 있어서,
    상기 회로 기판은 상기 표시 모듈의 상기 배면의 전(whole) 면을 커버하는 것을 특징으로 하는 전자 장치.
  17. 전면으로 영상을 표시하는 화소 및 상기 전면과 대향하는 배면에 노출되고 상기 화소와 연결된 표시 패드를 포함하는 표시 모듈;
    상기 표시 모듈 하부에 배치되고, 상기 표시 모듈의 상기 배면과 마주하는 전면에 노출되어 상기 표시 패드와 연결된 제1 기판 패드, 상기 전면과 대향하는 배면에 노출되는 제2 기판 패드를 포함하는 회로 기판; 및
    상기 제2 기판 패드와 연결되어 상기 화소를 구동하는 구동 소자를 포함하고,
    상기 회로 기판은 상기 표시 모듈의 상기 배면의 전(whole) 면을 커버하는 전자 장치.
  18. 제17 항에 있어서,
    상기 회로 기판은,
    제1 솔더레지스트층;
    상기 제1 솔더레지스트층 상에 배치되고, 폴리이미드(polyimide) 및 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET) 중 어느 하나를 포함하는 복수의 기판 절연층들;
    상기 기판 절연층들 사이에 배치된 복수의 기판 신호 라인들; 및
    상기 기판 절연층들을 커버하는 제2 솔더레지시트층을 포함하고,
    상기 제1 기판 패드와 상기 제2 기판 패드는 상기 기판 신호 라인들 중 동일한 기판 신호 라인에 연결되는 것을 특징으로 하는 전자 장치.
  19. 제17 항에 있어서,
    상기 회로 기판은,
    상기 기판 신호 라인들이 배치되는 라인 영역 및 상기 라인 영역과 인접한 더미 영역을 포함하는 것을 특징으로 하는 전자 장치.
  20. 제19 항에 있어서,
    상기 회로 기판은,
    상기 더미 영역에 배치된 금속 패턴을 더 포함하는 것을 특징으로 하는 전자 장치.
  21. 제17 항에 있어서,
    상기 표시 모듈은,
    유기물질을 포함하는 베이스층, 상기 베이스층 상에 배치되고 무기물질 베리어층을 포함하는 베이스 기판;
    상기 베이스층 상에 배치되고, 복수의 전극들을 포함하는 반도체 패턴을 포함하는 트랜지스터;
    상기 트랜지스터와 연결된 유기발광소자; 및
    상기 트랜지스터와 상기 표시 패드를 연결하는 신호 라인을 포함하고,
    상기 신호 라인은 상기 반도체 패턴의 전극들 중 어느 하나와 동일층 상에 배치되는 것을 특징으로 하는 전자 장치.
  22. 제21 항에 있어서,
    상기 베이스 기판은,
    상기 베이스층 및 상기 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고,
    상기 표시 패드는,
    상기 기판 홀에 충진 된 금속으로 이루어지는 것을 특징으로 하는 전자 장치.
  23. 제22 항에 있어서,
    상기 베이스 기판은,
    상기 베이스층 하부에 배치된 추가 베리어층, 및 상기 추가 베리어층 하부에 배치되고 폴리이미드(polyimide)를 포함하는 추가 베이스층을 더 포함하고,
    상기 베이스 기판은,
    상기 베이스층, 상기 베리어층, 상기 추가 베이스층, 및 상기 추가 베리어층이 관통되어 상기 신호 라인의 일부를 노출시키는 기판 홀이 정의되고,
    상기 표시 패드는,
    상기 기판 홀에 충진 된 도전 패턴을 포함하는 것을 특징으로 하는 전자 장치.
  24. 제17 항에 있어서,
    상기 표시 모듈 하부에 배치되고,
    차광층, 방열층, 및 쿠션층 중 적어도 어느 하나를 포함하는 보호 필름을 더 포함하는 것을 특징으로 하는 전자 장치.
KR1020200061691A 2020-05-22 2020-05-22 전자 장치 KR20210145025A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200061691A KR20210145025A (ko) 2020-05-22 2020-05-22 전자 장치
US17/196,908 US11462529B2 (en) 2020-05-22 2021-03-09 Electronic apparatus
EP21171213.8A EP3913462A1 (en) 2020-05-22 2021-04-29 Electronic apparatus
CN202110473255.XA CN113710017A (zh) 2020-05-22 2021-04-29 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200061691A KR20210145025A (ko) 2020-05-22 2020-05-22 전자 장치

Publications (1)

Publication Number Publication Date
KR20210145025A true KR20210145025A (ko) 2021-12-01

Family

ID=75746266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061691A KR20210145025A (ko) 2020-05-22 2020-05-22 전자 장치

Country Status (4)

Country Link
US (1) US11462529B2 (ko)
EP (1) EP3913462A1 (ko)
KR (1) KR20210145025A (ko)
CN (1) CN113710017A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203038A (zh) * 2021-12-01 2022-03-18 上海中航光电子有限公司 驱动面板、显示面板、显示器及驱动面板制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060008021A (ko) 2004-07-23 2006-01-26 삼성전자주식회사 인쇄회로기판 및 이를 이용한 평판표시장치
US10170711B2 (en) 2015-05-05 2019-01-01 Apple Inc. Display with vias to access driver circuitry
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR20180041301A (ko) 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
KR20180054965A (ko) * 2016-11-14 2018-05-25 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20180100013A (ko) 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN106973520A (zh) 2017-05-27 2017-07-21 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
KR20190079086A (ko) 2017-12-27 2019-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102468327B1 (ko) 2018-01-22 2022-11-18 삼성디스플레이 주식회사 표시 장치
KR102562291B1 (ko) * 2018-09-10 2023-08-02 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20210017144A (ko) 2019-08-07 2021-02-17 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20210030539A (ko) 2019-09-09 2021-03-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
EP3913462A1 (en) 2021-11-24
US20210366891A1 (en) 2021-11-25
US11462529B2 (en) 2022-10-04
CN113710017A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
KR102538829B1 (ko) 전자 장치
KR102570864B1 (ko) 전자 장치
KR101974377B1 (ko) 표시장치
EP3300466B1 (en) Narrow border displays for electronic devices
EP3929699A1 (en) Electronic device
KR20240010733A (ko) 연성 기판 및 이를 포함하는 표시 장치
US11402899B2 (en) Electronic apparatus
US12089381B2 (en) Display device
KR20200090282A (ko) 표시 장치
US11735121B2 (en) Display apparatus
KR20220159311A (ko) 표시 장치
KR20210008238A (ko) 전자 장치
KR20230001078A (ko) 발광 표시 장치
KR20210145025A (ko) 전자 장치
KR20210076299A (ko) 표시 장치 및 입력 센서
CN111752406A (zh) 显示面板
US11740750B2 (en) Input sensing circuit including a pressure sensing part and a display device including the same
US20210263551A1 (en) Electronic apparatus
KR20210127295A (ko) 표시 장치
CN220569331U (zh) 电子装置
US20220022331A1 (en) Electronic apparatus
US20210126173A1 (en) Electronic apparatus
KR20230001065A (ko) 발광 표시 장치
KR20240029681A (ko) 표시 장치
KR20230003684A (ko) 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal