KR102612998B1 - 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 - Google Patents

표시 장치 및 이를 이용한 멀티 스크린 표시 장치 Download PDF

Info

Publication number
KR102612998B1
KR102612998B1 KR1020160184459A KR20160184459A KR102612998B1 KR 102612998 B1 KR102612998 B1 KR 102612998B1 KR 1020160184459 A KR1020160184459 A KR 1020160184459A KR 20160184459 A KR20160184459 A KR 20160184459A KR 102612998 B1 KR102612998 B1 KR 102612998B1
Authority
KR
South Korea
Prior art keywords
film
gate
data
display device
light
Prior art date
Application number
KR1020160184459A
Other languages
English (en)
Other versions
KR20180079079A (ko
Inventor
김한석
김진영
박재우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160184459A priority Critical patent/KR102612998B1/ko
Priority to US15/798,960 priority patent/US10468396B2/en
Priority to CN201711077383.2A priority patent/CN108267901B/zh
Priority to CN202110355318.1A priority patent/CN113238417B/zh
Priority to EP20150171.5A priority patent/EP3671328B1/en
Priority to EP22214971.8A priority patent/EP4184576A1/en
Priority to EP17207579.8A priority patent/EP3343273B1/en
Publication of KR20180079079A publication Critical patent/KR20180079079A/ko
Priority to KR1020230176832A priority patent/KR20230172441A/ko
Application granted granted Critical
Publication of KR102612998B1 publication Critical patent/KR102612998B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0021—Side-by-side or stacked arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Abstract

본 출원은 최소화된 베젤 영역을 갖는 표시 장치 및 이를 이용한 멀티 스크린 표시 장치를 제공하는 것으로, 표시 장치는 복수의 데이터 배선과 복수의 게이트 배선에 의해 정의되는 픽셀 영역에 마련된 복수의 서브 픽셀 및 복수의 데이터 배선과 일대일로 연결된 데이터 패드부를 포함하는 표시 기판, 및 복수의 데이터 배선과 일대일로 연결되는 복수의 데이터 라우팅 배선을 가지면서 데이터 패드부에 부착된 데이터 라우팅 필름을 포함하며, 데이터 라우팅 필름은 데이터 패드부와 표시 기판의 일측변 및 데이터 패드부와 중첩되는 표시 기판의 후면을 둘러싸도록 표시 기판에 직접적으로 밀착될 수 있다.

Description

표시 장치 및 이를 이용한 멀티 스크린 표시 장치{DISPLAY APPARATUS AND MULTI SCREEN DISPLAY APPARATUS USING THE SAME}
본 출원은 표시 장치 및 이를 이용한 멀티 스크린 표시 장치에 관한 것이다.
표시 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자로서 트랜지스터(Thin Film Transistor)를 이용하여 영상을 표시한다. 액정 표시 장치는 자체 발광 방식이 아니기 때문에 액정 표시 패널의 하부에 배치된 백라이트 유닛으로부터 조사되는 광을 이용하여 영상을 표시하게 된다. 이러한 액정 표시 장치는 백라이트 유닛을 가지므로 디자인에 제약이 있으며, 휘도 및 응답 속도가 저하될 수 있다. 유기 발광 표시 장치는 유기물을 포함하기 때문에 수분에 취약하여 신뢰성 및 수명이 저하될 수 있다.
최근에는, 발광 소자를 이용한 발광 다이오드 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 다이오드 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다.
종래의 발광 다이오드 표시 장치는 발광 소자를 박막 트랜지스터 어레이 기판에 전사하여 제조하게 되는데, 이러한 발광 소자의 전사 공정 시간 등으로 인하여, 현재 전사 기술로는 상대적으로 작은 크기 패널보다는 상대적으로 대형 크기의 표시 장치에 더 유리한 측면이 있다.
그러나, 종래의 발광 다이오드 표시 장치는 표시 기판의 픽셀 구동 라인들에 연결된 패드부와 패드부에 부착된 표시 구동 회로부 각각을 은폐시키기 위한 기구물을 포함하기 때문에 기구물로 인하여 베젤 영역이 증가하는 문제점이 있다.
또한, 종래의 발광 다이오드 표시 장치를 대형 크기로 제조하는 경우, 픽셀 개수의 증가로 인하여 발광 소자의 전사 불량률이 증가함에 따라 생산성이 저하되는 문제점이 있다. 이러한 문제점을 해결하기 위해, 최근에는 상대적으로 작은 크기를 갖는 2개 이상의 발광 다이오드 표시 장치를 연결하여 대형 크기의 화면을 구현하는 멀티 스크린 표시 장치에 대한 연구 및 개발이 진행되고 있다. 그러나, 멀티 스크린 표시 장치의 경우, 2개 이상의 발광 다이오드 표시 장치 각각의 베젤 영역으로 인하여 서로 연결된 표시 장치들 사이에 심(Seam)이라는 경계 부분이 존재하게 된다. 이러한 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 출원은 배경이 되는 기술의 문제점을 해결하기 위한 것으로, 최소화된 베젤 영역을 갖는 표시 장치 및 이를 이용한 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 출원은 배경이 되는 기술의 문제점을 해결하기 위한 것으로, 인접한 표시 장치 사이의 경계 부분이 최소화된 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.
전술한 기술적 과제를 달성하기 위한 본 출원에 따른 표시 장치는 복수의 데이터 배선과 복수의 게이트 배선에 의해 정의되는 픽셀 영역에 마련된 복수의 서브 픽셀 및 복수의 데이터 배선과 일대일로 연결된 데이터 패드부를 포함하는 표시 기판, 및 복수의 데이터 배선과 일대일로 연결되는 복수의 데이터 라우팅 배선을 가지면서 데이터 패드부에 부착된 데이터 라우팅 필름을 포함하며, 데이터 라우팅 필름은 데이터 패드부와 표시 기판의 일측변 및 데이터 패드부와 중첩되는 표시 기판의 후면을 둘러싸도록 표시 기판에 직접적으로 밀착될 수 있다.
본 출원에 따른 표시 장치는 복수의 게이트 배선과 일대일로 연결되는 복수의 게이트 라우팅 배선을 갖는 게이트 라우팅 필름을 더 포함하며, 표시 기판은 복수의 게이트 배선과 일대일로 연결된 게이트 패드부를 더 포함하며, 게이트 라우팅 필름은 게이트 패드부와 표시 기판의 타측변 및 게이트 패드부와 중첩되는 표시 기판의 타측 후면을 둘러싸도록 표시 기판에 직접적으로 밀착될 수 있다.
일 예에 따른 데이터 라우팅 필름과 게이트 라우팅 필름 각각은 광 차단층을 포함할 수 있다.
전술한 기술적 과제를 달성하기 위한 본 출원에 따른 멀티 스크린 표시 장치는 표시 장치를 갖는 복수의 스크린 모듈 및 복수의 스크린 모듈을 측면끼리 연결하는 복수의 모듈 연결 부재를 포함하며, 표시 장치는 복수의 데이터 배선과 복수의 게이트 배선에 의해 정의되는 픽셀 영역에 마련된 복수의 서브 픽셀 및 복수의 데이터 배선과 일대일로 연결된 데이터 패드부를 포함하는 표시 기판, 및 복수의 데이터 배선과 일대일로 연결되는 복수의 데이터 라우팅 배선을 가지면서 데이터 패드부에 부착된 데이터 라우팅 필름을 포함하며, 데이터 라우팅 필름은 데이터 패드부와 표시 기판의 일측변 및 데이터 패드부와 중첩되는 표시 기판의 후면을 둘러싸도록 표시 기판에 직접적으로 밀착될 수 있다.
상기 과제의 해결 수단에 의하면, 본 출원에 따른 표시 장치는 표시 기판의 전면 가장자리에 마련된 패드부에 부착되는 라우팅 필름에 의해 베젤 영역이 증가되는 것이 최소화될 수 있으며, 멀티 스크린 표시 장치에서 서로 연결된 표시 장치 사이의 경계부를 최소화하는데 적합한 베젤 영역을 가질 수 있다.
상기 과제의 해결 수단에 의하면, 본 출원에 따른 표시 장치는 스크린 모듈 사이에 마련되는 경계부에 의한 암부 발생 영역이 최소화되거나 제거됨에 따라 전체 화면에 단절감이 최소화된 영상을 표시할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 도면이다.
도 2는 본 출원의 일 예에 따른 표시 장치의 후면을 나타내는 도면이다.
도 3은 도 1에 도시된 단위 픽셀의 회로도이다
도 4 및 도 5 각각은 도 2에 도시된 선 I-I'의 개략적인 단면도들이다.
도 6은 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 평면 구조를 설명하기 위한 도면이다.
도 7 내지 도 10 각각은 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 단면 구조를 설명하기 위한 도면들이다.
도 11은 본 출원의 일 예에 따른 표시 장치의 표시 기판을 설명하기 위한 도면이다.
도 12는 도 11에 도시된 하나의 서브 픽셀 구조를 설명하기 위한 단면도이다.
도 13은 도 12에 도시된 발광 소자의 구조를 설명하기 위한 단면도이다.
도 14는 본 출원에 따른 단위 픽셀에 마련된 오목부를 설명하기 위한 평면도이다.
도 15는 도 14에 도시된 선 II-II'의 단면도이다.
도 16 및 도 17 각각은 본 출원의 일 예에 따른 오목부의 변형 예를 설명하기 위한 도면이다.
도 18 및 도 19 각각은 도 14에 도시된 선 II-II'의 다른 단면도들이다.
도 20은 본 출원에 따른 멀티 스크린 표시 장치를 설명하기 위한 도면이다.
도 21은 도 20에 도시된 선 III-III'의 단면도이다.
도 22a 및 도 22b는 종래의 멀티 스크린 표시 장치와 본 출원에 따른 멀티 스크린 표시 장치 각각에 표시되는 영상을 나타내는 도면들이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 출원의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 표시 장치 및 이를 이용한 멀티 스크린 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다
도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 도면이고, 도 2는 본 출원의 일 예에 따른 표시 장치의 후면을 나타내는 도면이며, 도 3은 도 1에 도시된 단위 픽셀의 회로도이며, 도 4는 도 2에 도시된 선 I-I'의 개략적인 단면도이다.
도 1 내지 도 4를 참조하면, 본 예에 따른 표시 장치는 표시 기판(10) 및 데이터 라우팅 필름(20)을 포함한다.
상기 표시 기판(10)은 박막 트랜지스터 어레이 기판으로 정의될 수 있다. 일 예에 따른 표시 기판(10)은 베이스 플레이트(10), 픽셀 구동 배선들, 및 복수의 서브 픽셀(SP1, SP2, SP3)을 포함한다.
상기 베이스 플레이트(100)은 유리 또는 플라스틱 재질로 이루어질 수 있으며, 바람직하게는 유리 재질로 이루어질 수 있다. 일 예에 따른 베이스 플레이트(100)은 표시 영역(AA)과 비표시 영역(IA)을 포함한다. 상기 표시 영역(AA)은 베이스 플레이트(100)의 가장자리를 제외한 나머지 중앙 영역으로 정의될 수 있다. 상기 비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 정의되는 것으로, 베이스 플레이트(100)의 가장자리와 중첩된다. 이러한 비표시 영역(IA)은 상대적으로 매우 좁은 폭을 가지며, 베젤 영역으로 정의될 수도 있다.
상기 픽셀 구동 배선들은 베이스 플레이트(100)의 전면(前面)(100a) 상에 마련되어 복수의 서브 픽셀(SP1, SP2, SP3) 각각의 구동에 필요한 신호를 공급한다. 일 예에 따른 픽셀 구동 배선들은 복수의 데이터 배선(DL), 복수의 게이트 배선(GL), 복수의 구동 전원 배선(DPL), 및 복수의 공통 전원 배선(CPL)을 포함한다.
상기 복수의 데이터 배선(DL)은 베이스 플레이트(100)의 전면(前面)(100a) 상에 마련되는 것으로, 제 1 수평 축 방향(X)을 따라 일정한 간격으로 이격되면서 제 2 수평 축 방향(Y)을 따라 길게 연장된다. 여기서, 제 1 수평 축 방향(X)은 표시 장치의 제 1 길이 방향(X), 예를 들어 표시 장치의 장변 길이 방향 또는 가로 방향과 나란할 수 있고, 제 2 수평 축 방향(Y)은 표시 장치의 제 2 길이 방향(Y), 예를 들어 표시 장치의 단변 길이 방향 또는 세로 방향과 나란할 수 있다.
상기 복수의 게이트 배선(GL) 각각은 복수의 데이터 배선(DL)과 교차하도록 베이스 플레이트(100)의 전면(前面)(100a) 상에 마련되는 것으로, 제 1 수평 축 방향(X)을 따라 길게 연장되면서 제 2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다.
상기 복수의 구동 전원 배선(DPL)은 복수의 데이터 배선(DL) 각각과 나란하도록 베이스 플레이트(100) 상에 마련되는 것으로, 복수의 데이터 배선(DL) 각각과 함께 형성될 수 있다. 이러한 복수의 구동 전원 배선(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브 픽셀(SP1, SP2, SP3)에 공급한다.
상기 복수의 공통 전원 배선(CPL)은 복수의 게이트 배선(GL) 각각과 나란하도록 베이스 플레이트(100) 상에 마련되는 것으로, 복수의 게이트 배선(GL) 각각과 함께 형성될 수 있다. 이러한 복수의 공통 전원 배선(CPL) 각각은 외부로부터 제공되는 공통 전원을 인접한 서브 픽셀(SP1, SP2, SP3)에 공급한다.
상기 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 게이트 배선(GL)과 데이터 배선(DL)에 의해 정의되는 서브 픽셀 영역에 마련된다. 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.
상기 서로 인접한 적어도 3개의 서브 픽셀(SP1, SP2, SP3)는 컬러 표시를 위한 하나의 단위 픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위 픽셀(UP)은 제 1 수평 축 방향(X)을 따라 서로 인접한 적색 픽셀(SP1), 녹색 픽셀(SP2) 및 청색 픽셀(SP3)를 포함하며, 휘도 향상을 위해 백색 서브 픽셀을 더 포함할 수도 있다.
선택적으로, 상기 복수의 구동 전원 배선(DPL) 각각은 복수의 단위 픽셀(UP) 각각마다 하나씩 마련될 수 있다. 이 경우, 각 단위 픽셀(UP)을 구성하는 적어도 3개의 서브 픽셀(SP1, SP2, SP3)은 하나의 구동 전원 배선(DPL)을 공유한다. 이에 따라, 각 서브 픽셀(SP1, SP2, SP3)의 구동을 위한 구동 전원 배선의 개수를 감소시킬 수 있고, 감소하는 구동 전원 배선의 개수만큼 각 단위 픽셀(UP)의 개구율을 증가시키거나 각 단위 픽셀(UP)의 크기를 감소시킬 수 있다.
일 예에 따른 복수의 서브 픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(PC), 및 발광 소자(150)를 포함한다.
상기 픽셀 회로(PC)는 각 서브 픽셀(SP)에 정의된 회로 영역에 마련되어 인접한 게이트 배선(GL)과 데이터 배선(DL) 및 구동 전원 배선(DPL)에 연결된다. 이러한 픽셀 회로(PC)는 구동 전원 배선(DPL)으로부터 공급되는 픽셀 구동 전원을 기반으로, 게이트 배선(GL)으로부터의 스캔 펄스에 응답하여 데이터 배선(DL)으로부터의 데이터 신호에 따라 발광 소자(150)에 흐르는 전류를 제어한다. 일 예에 따른 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.
상기 스위칭 박막 트랜지스터(T1)는 게이트 배선(GL)에 연결된 게이트 전극, 데이터 배선(DL)에 연결된 제 1 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극(N1)에 연결된 제 2 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제 1 및 제 2 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 스위칭 박막 트랜지스터(T1)는 게이트 배선(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 배선(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)에 공급한다.
상기 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 배선(DPL)으로부터 발광 소자(150)로 흐르는 전류 량을 제어한다. 이를 위해, 일 예에 따른 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)의 제 2 전극(N1)에 연결된 게이트 전극, 구동 전원 배선(DPL)에 연결된 드레인 전극, 및 발광 소자(150)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 구동 전원 배선(DPL)으로부터 발광 소자(150)로 흐르는 데이터 전류를 제어함으로써 발광 소자(150)의 발광을 제어한다.
상기 커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극(N1)과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.
선택적으로, 픽셀 회로(PC)은 구동 박막 트랜지스터(T2)의 문턱 전압 변화를 보상하기 위한 적어도 하나의 보상 박막 트랜지스터를 더 포함할 수 있으며, 나아가 적어도 하나의 보조 커패시터를 더 포함할 수 있다. 이러한 픽셀 회로(PC)는 박막 트랜지스터와 보조 커패시터의 개수에 따라 초기화 전압 등의 보상 전원을 추가로 공급받을 수도 있다. 따라서, 본 예에 따른 픽셀 회로(PC)는 유기 발광 표시 장치의 각 서브 픽셀과 동일하게 전류 구동 방식을 통해 발광 소자(150)를 구동하기 때문에 공지된 유기 발광 표시 장치의 픽셀 회로로 변경 가능하다.
상기 발광 소자(150)는 복수의 서브 픽셀(SP1, SP2, SP3) 각각에 마련된다. 이러한 발광 소자(150)는 해당 서브 픽셀(SP)의 픽셀 회로(PC)와 공통 전원 배선(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 배선(CPL)으로 흐르는 전류에 의해 발광한다. 일 예에 따른 발광 소자(150)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 발광 다이오드 또는 마이크로 발광 다이오드 칩일 수 있다. 여기서, 마이크로 발광 다이오드 칩은 1 내지 100 마이크로 미터의 스케일을 가질 수 있으나, 이에 한정되지 않는 서브 픽셀 영역 중 픽셀 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.
일 예에 따른 표시 기판(10)은 일측 비표시 영역에 마련된 데이터 패드부(DPP) 및 타측 비표시 영역에 마련된 게이트 패드부(GPP)를 더 포함한다. 여기서, 표시 기판(10)의 일측 비표시 영역은 평면적으로 베이스 플레이트(100)의 전면(前面)(100a) 중 하측 가장자리로 정의될 수 있고, 표시 기판(10)의 타측 비표시 영역은 평면적으로 베이스 플레이트(100)의 전면(前面)(100a) 중 우측 가장자리로 정의될 수 있지만, 이에 한정되지 않는다.
상기 데이터 패드부(DPP)는 베이스 플레이트(100)의 일측 비표시 영역에 마련된다. 이러한 데이터 패드부(DPP)는 복수의 데이터 배선 각각의 일측 끝단과 일대일로 연결되고, 일부가 베이스 플레이트(100)의 전면(前面)으로 노출되는 복수의 데이터 패드를 포함한다.
상기 게이트 패드부(GPP)는 베이스 플레이트(100)의 타측 비표시 영역에 마련된다. 이러한 게이트 패드부(GPP)는 복수의 게이트 배선 각각의 일측 끝단과 일대일로 연결되고, 일부가 베이스 플레이트(100)의 전면(前面)으로 노출되는 복수의 게이트 패드를 포함한다.
추가적으로, 일 예에 따른 표시 기판(10)은 전면(前面)(100a)과 각 측변 사이의 상측 모서리 부분(CP1)에 마련된 경사부 또는 곡률부를 포함할 수 있다. 즉, 표시 기판(10)의 상측 모서리 부분(CP1)은 모따기 공정에 의해 일정한 각도 또는 일정한 길이로 모따기되거나 그라인딩 공정(또는 기판 라운딩 공정)에 의해 일정한 곡률을 가지도록 라운딩될 수 있다. 이와 동일하게, 일 예에 따른 표시 기판(10)은 후면(100b)과 각 측변 사이의 하측 모서리 부분(CP2)에 마련된 경사부 또는 곡률부를 포함할 수 있다. 즉, 표시 기판(10)의 하측 모서리 부분(CP2)은 모따기 공정에 의해 일정한 각도 또는 일정한 길이로 모따기되거나 그라인딩 공정(또는 기판 라운딩 공정)에 의해 일정한 곡률을 가지도록 라운딩될 수 있다. 따라서, 본 예는 표시 기판(10)의 각 모서리 부분이 뾰족하기 않고 경사지거나 곡면 형태를 가짐으로써 후출되는 데이터 라우팅 필름과 게이트 라우팅 필름 각각이 표시 기판(10)의 각 변에 밀착될 수 있다.
선택적으로, 일 예에 따른 표시 기판(10)의 각 측변은 그라인딩 공정(또는 기판 라운딩 공정)에 의해 일정한 곡률을 갖는 곡면, 예를 들어 반원 형태 또는 반타원 형태의 단면을 가질 수도 있다.
상기 데이터 라우팅 필름(20)은 데이터 패드부(DPP)를 통해서 복수의 데이터 배선(DL) 각각에 데이터 신호를 공급한다. 일 예에 따른 데이터 라우팅 필름(20)은 복수의 데이터 배선(DL)과 일대일로 연결되는 복수의 데이터 라우팅 배선(DRL)을 가지면서 데이터 패드부(DPP)에 부착된다. 이때, 데이터 라우팅 필름(20)은 데이터 패드부(DPP)와 표시 기판(10)의 일측변(100c) 및 데이터 패드부(DPP)와 중첩되는 표시 기판(10)의 후면(100b)을 둘러싸도록 표시 기판(10)에 직접적으로 부착된다. 여기서, 데이터 라우팅 필름(20)의 일측 가장자리에 노출된 복수의 데이터 라우팅 배선(DRL) 각각은 도전성 접착 부재를 통해서 복수의 데이터 패드에 전기적으로 연결될 수 있다.
상기 데이터 라우팅 필름(20)은 데이터 패드부(DPP)와 중첩되는 베이스 플레이트(100)의 전면(前面) 가장자리와 베이스 플레이트(100)의 전면(前面) 가장자리에 접한 베이스 플레이트(100)의 일측변(100c) 및 데이터 패드부(DPP)와 중첩되는 베이스 플레이트(100)의 후면 가장자리로 이루어지는 베이스 플레이트(100)의 일측 에지부에 직접적으로 부착(또는 본딩)됨으로써 베이스 플레이트(100)의 일측 에지부를 둘러싼다. 이때, 데이터 라우팅 필름(20)은 유연성을 가지므로 ‘⊃'자 단면 형태 또는 베이스 플레이트(100)의 일측 에지부와 매칭되는 형태로 벤딩되어 베이스 플레이트(100)의 일측 에지부에 밀착된다. 이에 따라, 본 예는 데이터 패드부(DPP)를 포함하는 베이스 플레이트(100)의 일측 에지부를 데이터 라우팅 필름(20)으로 둘러쌈으로써 데이터 패드부(DPP)에 부착되는 데이터 라우팅 필름(20)에 의한 표시 기판(10)의 일측 베젤 영역의 증가를 최소화할 수 있다.
본 예에 따른 표시 장치는 게이트 라우팅 필름(30)을 더 포함한다.
상기 게이트 라우팅 필름(30)은 데이터 패드부(GPP)를 통해서 복수의 게이트 배선(GL) 각각에 스캔 펄스를 공급한다. 일 예에 따른 게이트 라우팅 필름(30)은 복수의 게이트 배선(GL)과 일대일로 연결되는 복수의 게이트 라우팅 배선(GRL)을 가지면서 게이트 패드부(GPP)에 부착된다. 이때, 게이트 라우팅 필름(30)은 게이트 패드부(GPP)와 표시 기판(10)의 타측변(100d) 및 게이트 패드부(GPP)와 중첩되는 표시 기판(10)의 후면(100b)을 둘러싸도록 표시 기판(10)에 직접적으로 부착된다. 여기서, 게이트 라우팅 필름(30)의 일측 가장자리에 노출된 복수의 게이트 라우팅 배선(GRL) 각각은 도전성 접착 부재를 통해서 복수의 게이트 패드에 전기적으로 연결될 수 있다.
상기 게이트 라우팅 필름(30)은 게이트 패드부(GPP)와 중첩되는 베이스 플레이트(100)의 전면(前面) 가장자리와 베이스 플레이트(100)의 전면(前面) 가장자리에 접한 베이스 플레이트(100)의 타측변(100d) 및 게이트 패드부(GPP)와 중첩되는 베이스 플레이트(100)의 후면 가장자리로 이루어지는 베이스 플레이트(100)의 타측 에지부에 직접적으로 부착(또는 본딩)됨으로써 베이스 플레이트(100)의 타측 에지부를 둘러싼다. 이때, 게이트 라우팅 필름(30)은 유연성을 가지므로 ‘⊃'자 단면 형태 또는 베이스 플레이트(100)의 타측 에지부와 매칭되는 형태로 벤딩되어 베이스 플레이트(100)의 타측 에지부에 밀착된다. 이에 따라, 본 예는 게이트 패드부(GPP)를 포함하는 베이스 플레이트(100)의 타측 에지부를 게이트 라우팅 필름(30)으로 둘러쌈으로써 게이트 패드부(GPP)에 부착되는 게이트 라우팅 필름(30)에 의한 표시 기판(10)의 타측 베젤 영역의 증가를 최소화할 수 있다.
본 예에 따른 표시 장치는 제 1 플렉서블 인쇄 회로 필름(40), 제 2 플렉서블 인쇄 회로 필름(50), 및 표시 구동 회로부(60)를 더 포함한다.
상기 제 1 플렉서블 인쇄 회로 필름(40)은 표시 기판(10), 즉 베이스 플레이트(100)의 후면 일측에 배치된 데이터 라우팅 필름(20)과 전기적으로 연결된다. 즉, 제 1 플렉서블 인쇄 회로 필름(40)은 베이스 플레이트(100)의 후면 일측에서, 데이터 라우팅 필름(20)의 타측 가장자리에 전기적으로 본딩되어 데이터 라우팅 필름(20)에 마련된 복수의 데이터 라우팅 배선(DRL) 각각과 일대일로 연결된다. 여기서, 데이터 라우팅 필름(20)의 타측 가장자리에 노출된 복수의 데이터 라우팅 배선(DRL) 각각은 도전성 접착 부재를 통해서 제 1 플렉서블 인쇄 회로 필름(40)에 마련된 복수의 제 1 신호 전송 배선과 일대일로 연결될 수 있다. 이러한 제 1 플렉서블 인쇄 회로 필름(40)은 표시 구동 회로부(60)로부터 공급되는 데이터 신호를 복수의 데이터 라우팅 배선(DRL) 각각에 전달한다.
일 예에 따른 제 1 플렉서블 인쇄 회로 필름(40)은, 데이터 라우팅 필름(20)의 타측 가장자리에 노출된 복수의 데이터 라우팅 배선(DRL) 각각의 위치에 따라서, 데이터 라우팅 필름(20)의 전면(20a)에 부착되거나 후면(20b)에 부착될 수 있다.
일 예로서, 데이터 라우팅 필름(20)의 타측 가장자리가 베이스 플레이트(100)의 후면(100b)에 부착됨에 따라 데이터 라우팅 필름(20)의 타측 가장자리에 노출된 복수의 데이터 라우팅 배선(DRL) 각각이 베이스 플레이트(100)의 후면(100b)과 직접적으로 마주하지 않고 표시 기판(10)의 후면 방향으로 향할 경우, 제 1 플렉서블 인쇄 회로 필름(40)은 도 4에 도시된 바와 같이, 데이터 라우팅 필름(20)의 전면(20a)에 부착된다.
다른 예로서, 데이터 라우팅 필름(20)의 타측 가장자리에 노출된 복수의 데이터 라우팅 배선(DRL) 각각이 베이스 플레이트(100)의 후면(100b)과 직접적으로 마주할 경우, 제 1 플렉서블 인쇄 회로 필름(40)은 도 5에 도시된 바와 같이, 데이터 라우팅 필름(20)의 후면(20b)에 부착되고, 양면 테이프 등의 필름 지지 부재(45)를 매개로 하여 베이스 플레이트(100)의 후면(100b)에 부착될 수 있다. 즉, 제 1 플렉서블 인쇄 회로 필름(40)은 베이스 플레이트(100)의 후면(100b)과 데이터 라우팅 필름(20)의 타측 가장자리 사이에 개재될 수 있다.
상기 제 2 플렉서블 인쇄 회로 필름(50)은 표시 기판(10), 즉 베이스 플레이트(100)의 후면 타측에 배치된 게이트 라우팅 필름(30)의 타측과 전기적으로 연결된다. 즉, 제 2 플렉서블 인쇄 회로 필름(50)은 베이스 플레이트(100)의 후면 타측에서, 게이트 라우팅 필름(30)의 타측 가장자리에 전기적으로 본딩되어 게이트 라우팅 필름(30)에 마련된 복수의 게이트 라우팅 배선(GRL) 각각과 일대일로 연결된다. 여기서, 게이트 라우팅 필름(30)의 타측 가장자리에 노출된 복수의 게이트 라우팅 배선(GRL) 각각은 도전성 접착 부재를 통해서 제 2 플렉서블 인쇄 회로 필름(50)에 마련된 복수의 제 2 신호 전송 배선과 일대일로 연결될 수 있다. 이러한 제 2 플렉서블 인쇄 회로 필름(50)은 표시 구동 회로부(60)로부터 공급되는 스캔 펄스를 복수의 게이트 라우팅 배선(GRL) 각각에 전달한다.
일 예에 따른 제 2 플렉서블 인쇄 회로 필름(50)은, 제 1 플렉서블 인쇄 회로 필름(40)과 데이터 라우팅 필름(20) 간의 부착 구조와 동일하게, 게이트 라우팅 필름(30)의 타측 가장자리에 노출된 복수의 게이트 라우팅 배선(GRL) 각각의 위치에 따라서, 게이트 라우팅 필름(30)의 전면에 부착되거나 후면에 부착될 수 있다.
상기 표시 구동 회로부(60)는 제 1 플렉서블 인쇄 회로 필름(40)과 제 2 플렉서블 인쇄 회로 필름(50) 각각과 전기적으로 연결된다. 표시 구동 회로부(60)는 데이터 신호를 생성하여 제 1 플렉서블 인쇄 회로 필름(40)으로 출력하고, 스캔 펄스를 생성하여 제 2 플렉서블 인쇄 회로 필름(50)으로 출력한다. 일 예에 따른 표시 구동 회로부(60)는 인쇄 회로 기판(61), 데이터 구동 회로(63), 게이트 구동 회로(65), 및 타이밍 컨트롤러(67)를 포함한다.
상기 인쇄 회로 기판(61)은 표시 기판(10), 즉 베이스 플레이트(100)의 후면에 배치된다. 이러한 인쇄 회로 기판(61)은 제 1 플렉서블 인쇄 회로 필름(40)의 타측 가장자리에 노출된 복수의 제 1 신호 전송 배선과 전기적으로 연결되고, 제 2 플렉서블 인쇄 회로 필름(50)의 타측 가장자리에 노출된 복수의 제 2 신호 전송 배선과 전기적으로 연결된다.
상기 데이터 구동 회로(63)는 인쇄 회로 기판(61)에 실장되고 복수의 데이터 배선(DL)에 공급될 데이터 신호를 생성하여 제 1 플렉서블 인쇄 회로 필름(40)으로 출력한다. 일 예에 따른 데이터 구동 회로(63)는 타이밍 컨트롤러(67)로부터 제공되는 서브 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 서브 픽셀 데이터를 아날로그 형태의 서브 픽셀별 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)로 출력한다. 선택적으로, 데이터 구동 회로(63)는 인쇄 회로 기판(61)에 실장되지 않고, 복수의 데이터 구동 집적 회로 형태로 구현되어 제 1 플렉서블 인쇄 회로 필름(40)에 실장될 수도 있다.
상기 게이트 구동 회로(65)는 인쇄 회로 기판(61)에 실장되고 복수의 게이트 배선(GL)에 공급될 스캔 펄스를 생성하여 제 2 플렉서블 인쇄 회로 필름(50)으로 출력한다. 일 예에 따른 게이트 구동 회로(65)는 타이밍 컨트롤러(67)로부터 제공되는 게이트 제어 신호를 기반으로 스캔 펄스를 생성하고, 생성되는 스캔 펄스를 정해진 순서에 따라 제 2 플렉서블 인쇄 회로 필름(50)으로 출력한다. 선택적으로, 게이트 구동 회로(65)는 인쇄 회로 기판(61)에 실장되지 않고, 복수의 게이트 구동 집적 회로 형태로 구현되어 제 2 플렉서블 인쇄 회로 필름(50)에 실장될 수도 있다. 선택적으로, 게이트 구동 회로(65)는 복수의 게이트 배선(GL)과 일대일로 연결되도록 표시 기판(10), 즉 베이스 플레이트(100)의 타측 비표시 영역에 직접 형성된 쉬프트 레지스터 회로일 수도 있다. 게이트 구동 회로(65)가 쉬프트 레지스터 회로로 이루어질 경우, 제 2 플렉서블 인쇄 회로 필름(50)와 게이트 라우팅 필름(30)은 타이밍 컨트롤러(67)로부터 제공되는 게이트 제어 신호를 게이트 구동 회로(65)에 전달하는 역할만을 수행하므로, 게이트 라우팅 필름(30)은 데이터 라우팅 필름(20) 보다 상대적으로 매우 작은 크기를 가질 수 있다.
이와 같은, 본 예에 따른 표시 장치는 패드부(DPP, GPP)에 전기적으로 연결되는 라우팅 필름(20, 30)이 표시 기판(10), 즉 베이스 플레이트(100)의 에지부에 밀착됨으로써 패드부(DPP, GPP)에 부착되는 라우팅 필름(20, 30)에 의해 베젤 영역이 증가되는 것이 최소화될 수 있다. 즉, 본 예에 따른 표시 장치는 베이스 플레이트(100)의 에지부에 밀착되는 라우팅 필름(20, 30)을 통해서 표시 기판(10)의 전면(100a)에 마련된 패드부(DPP, GPP)가 표시 기판(10)의 후면에 배치된 표시 구동 회로부(60)와 전기적으로 연결됨에 따라 최소화된 베젤 영역(BA)을 가질 수 있으며, 이로 인하여 멀티 스크린 표시 장치에서 서로 연결된 표시 장치 사이의 경계부를 최소화하는데 적합한 베젤 영역(BA)을 가질 수 있다.
도 6은 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 평면 구조를 설명하기 위한 도면이다.
도 6을 도 1과 결부하면, 일 예에 따른 데이터 라우팅 필름(20)은 복수의 데이터 라우팅 배선(DRL)을 가지며, 표시 기판(10), 즉 베이스 플레이트(100)에 부착되는 위치에 따라 구분되는 제 1 영역(A1), 제 2 영역(A2), 및 제 3 영역(A3)을 포함한다.
상기 제 1 영역(A1)은 제 1 폭(W1)을 가지면서 데이터 패드부(DPP)에 부착된다. 즉, 제 1 영역(A1)은 복수의 데이터 라우팅 배선(DRL)의 일측 가장자리와 중첩되면서 데이터 패드부(DPP)와 부착되는 영역으로 정의될 수 있다. 이러한 제 1 영역(A1)은 표시 기판(10)에 마련된 데이터 패드부(DPP)를 모두 덮을 수 있는 제 1 폭(W1)과 제 1 길이(L1)를 갖는다. 여기서, 제 1 폭(W1)은 첫번째 데이터 배선에 연결된 첫번째 데이터 패드와 마지막 데이터 배선에 연결된 마지막 데이터 패드 사이의 길이 이상이면서 게이트 배선(GL)의 길이 방향과 나란한 베이스 플레이트(100)의 장변 길이 미만으로 설정될 수 있다. 그리고, 제 1 길이(L1)는 데이터 패드부(DPP)가 마련된 표시 기판(10)의 일측 비표시 영역(IA)의 폭 이하로 설정될 수 있다.
상기 제 2 영역(A2)은 제 1 폭(W1)과 다른 제 2 폭(W2)을 가지도록 제 1 영역(A1)으로부터 연장되어 표시 기판(10)의 일측변(100c)에 밀착된다. 즉, 제 2 영역(A2)은 복수의 데이터 라우팅 배선(DRL)의 중간 부분과 중첩되면서 표시 기판(10)의 일측변(100c)에 밀착되는 영역으로 정의될 수 있다.
일 에에 따른 제 2 영역(A2)의 폭은 제 1 영역(A1)으로부터 제 3 영역(A3)으로 갈수록 점점 좁아진다. 즉, 제 2 영역(A2)은 데이터 라우팅 필름(20)의 전체적으로 제 1 폭(W1)을 가질 경우, 베이스 플레이트(100)의 후면 모서리 부분에서 게이트 라우팅 필름(30)과 중첩되거나 간섭되기 때문에 이러한 간섭 문제를 방지하기 위하여, 제 2 영역(A2)은 제 1 폭(W1)을 갖는 제 1 영역(A1)으로부터 베이스 플레이트(100)의 후면(100b) 쪽으로 갈수록 제 1 폭(W1)보다 좁은 제 2 폭(W2)으로 점점 감소하도록 연장된다. 이때, 제 2 영역(A2)의 폭은 폭 방향의 중심부 쪽으로 감소함으로써 제 2 영역(A2)의 양측면은 제 1 영역(A1)과 제 3 영역(A3) 사이에 경사지고, 이로 인하여 제 2 영역(A2)의 양측면은 베이스 플레이트(100)의 전면(100a)에서 후면(100b) 쪽으로 갈수록 베이스 플레이트(100)의 단변으로부터 점점 더 이격되게 된다.
일 에에 따른 제 2 영역(A2)의 제 2 폭(W2)은 복수의 데이터 라우팅 배선(DRL) 간의 기준 배선 피치를 기반으로 베이스 플레이트(100)의 후면 모서리 부분에서 게이트 라우팅 필름(30)과 중첩되거나 간섭되지 않는 범위 내에서 설정된다. 그리고, 제 2 영역(A2)는 베이스 플레이트(100)의 두께(또는 높이)에 대응되는 제 2 길이(L2)를 갖는다.
상기 제 3 영역(A3)은 제 2 폭(W2)을 가지도록 제 2 영역(A2)으로부터 연장되어 일부 또는 전체가 표시 기판(10)의 후면(100d)에 부착된다. 즉, 제 2 영역(A2)은 복수의 데이터 라우팅 배선(DRL)의 타측 가장자리와 중첩되면서 표시 기판(10)의 후면 가장자리에 배치되는 영역으로 정의될 수 있다. 이러한 제 3 영역(A3)은 제 1 플렉서블 인쇄 회로 필름(40)과 연결되는 영역으로서, 필름 부착 공정이 용이하게 수행될 수 있는 범위의 길이(L3)를 갖는다. 추가적으로, 제 3 영역(A3)은 복수의 데이터 라우팅 배선(DRL)의 개수에 따라 단계적으로 감소하는 폭을 가질 수도 있다.
선택적으로, 일 예에 따른 데이터 라우팅 필름(20)은 제 1 영역(A1)과 제 2 영역(A2)의 경계부에 마련된 적어도 하나의 제 1 하프 커팅 라인(HCL1), 및 제 2 영역(A2)과 제 3 영역(A3)의 경계부에 마련된 적어도 하나의 제 2 하프 커팅 라인(HCL2)을 더 포함할 수 있다.
상기 적어도 하나의 제 1 하프 커팅 라인(HCL1)은 반원 형태, 삼각 형태, 또는 사각 형태의 단면을 가지도록 데이터 라우팅 필름(20)에 오목하게 마련된다. 이러한 적어도 하나의 제 1 하프 커팅 라인(HCL1)은 베이스 플레이트(100)의 상측 모서리 부분(CP1; 도 4 참조)에서 데이터 라우팅 필름(20)의 벤딩을 용이하게 하고, 베이스 플레이트(100)의 상측 모서리 부분에 벤딩되어 밀착된 데이터 라우팅 필름(20)의 벤딩 스트레스로 인하여 발생되는 데이터 라우팅 배선(DRL)의 손상을 최소화한다.
상기 적어도 하나의 제 2 하프 컷팅 라인(HCL2)은 반원 형태, 삼각 형태, 또는 사각 형태의 단면을 가지도록 데이터 라우팅 필름(20)에 오목하게 마련된다. 이러한 적어도 하나의 제 2 하프 커팅 라인(HCL2)은 베이스 플레이트(100)의 하측 모서리 부분(CP2; 도 4 참조)에서 데이터 라우팅 필름(20)의 벤딩을 용이하게 하고, 베이스 플레이트(100)의 하측 모서리 부분에 벤딩되어 밀착된 데이터 라우팅 필름(20)의 벤딩 스트레스로 인하여 발생되는 데이터 라우팅 배선(DRL)의 손상을 최소화한다.
일 예에 따른 게이트 라우팅 필름(30)은 복수의 게이트 라우팅 배선(GRL)을 가지며, 표시 기판(10), 즉 베이스 플레이트(100)에 부착되는 위치에 따라 구분되는 제 1 영역(A1), 제 2 영역(A2), 및 제 3 영역(A3)을 포함한다. 이러한 제 1 내지 제 3 영역(A1, A2, A3)을 포함하는 게이트 라우팅 필름(30)은 제 1 영역(A1)의 제 1 폭(W1)이 게이트 패드부에 마련된 첫번째 게이트 패드와 마지막 게이트 패드 사이의 길이 이상이면서 게이트 배선(GL)의 길이 방향과 나란한 베이스 플레이트(100)의 장변 길이 미만으로 설정되는 것을 제외하고는 전술한 데이터 라우팅 필름(20)과 동일하므로, 이에 대한 중복 설명은 생략하기로 한다.
선택적으로, 일 예에 따른 게이트 라우팅 필름(30)은 데이터 라우팅 필름(20)과 동일하게 제 1 영역(A1)과 제 2 영역(A2)의 경계부에 마련된 적어도 하나의 제 1 하프 커팅 라인(HCL1), 및 제 2 영역(A2)과 제 3 영역(A3)의 경계부에 마련된 적어도 하나의 제 2 하프 커팅 라인(HCL2)을 더 포함할 수 있다.
도 7은 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 단면 구조를 설명하기 위한 도면이다.
도 7을 도 1 및 도 6과 결부하면, 일 예에 따른 데이터 라우팅 필름(20)은 베이스 필름(21) 및 배선층(23)을 포함한다.
상기 베이스 필름(21)(또는 베이스 코어)은 표시 기판(100)의 일측 에지부를 둘러싸면서 밀착될 수 있도록 플렉서블 재질, 예를 들어 폴리이미드 재질로 이루어질 수 있다. 이러한 베이스 필름(21)은 도 6에 도시된 바와 같이, 제 1 내지 제 3 영역(A1, A2, A3)을 포함한다.
상기 배선층(23)은 베이스 필름(21)의 제 1 면(FS)에 마련된 복수의 데이터 라우팅 배선(DRL)을 포함한다. 이러한 배선층(23)은 Cu, Au, Ag, Al, Ni, Sn의 도전성 금속 중 어느 하나 또는 이들의 합금 재질을 포함한다. 이러한 배선층(23)은 베이스 필름(21) 상에 직접적으로 형성되거나 시트 형태를 제작되어 접착 부재를 매개로 하여 베이스 필름(21) 상에 부착될 수 있다. 여기서, 베이스 필름(21)의 제 1 면(FS)은 표시 기판(10)과 직접적으로 마주하는 대향면과 반대되는 베이스 필름(21)의 전면(前面)으로 정의될 수 있다.
일 예에 따른 데이터 라우팅 필름(20)은 광 차단층(25)을 더 포함한다.
상기 광 차단층(25)은 베이스 필름(21)의 제 1 면(FS)과 반대되는 베이스 필름(21)의 제 2 면(RS) 전체에 마련된다. 여기서, 베이스 필름(21)의 제 2 면(RS)은 표시 기판(10)과 직접적으로 마주하는 베이스 필름(21)의 후면으로 정의될 수 있다. 이러한 광 차단층(25)은 각 서브 픽셀(SP)에서 방출되는 광 중에서 베이스 플레이트(100) 내에서 최외곽 측면으로 진행하는 광에 의해 측면 빛샘을 방지하는 역할을 한다. 이를 위해, 일 예에 따른 광 차단층(25)은 광 흡수 물질을 포함하는 것으로, 블랙 매트릭스 또는 블랙 실리콘, 또는 블랙 색상의 테이프를 포함할 수 있다.
일 예에 따른 데이터 라우팅 필름(20)은 절연층(27)을 더 포함할 수 있다.
상기 절연층(27)은 배선층(23)을 덮도록 베이스 필름(21)의 제 1 면(FS)에 마련된다. 일 예에 따른 절연층(27)은 폴리이미드 등과 같은 절연 물질을 포함할 수 있다. 예를 들어, 절연층(27)은 배선층(23)을 덮도록 베이스 필름(211) 상에 직접적으로 형성되거나 시트 형태를 제작되어 접착 부재를 매개로 하여 배선층(23)을 덮도록 베이스 필름(21) 상에 부착될 수 있다. 이러한 절연층(27)은 배선층(23)을 전기적으로 절연하면서 외부 충격으로부터 배선층(23)을 손상을 방지하는 역할도 함께 한다.
선택적으로, 일 예에 따른 데이터 라우팅 필름(20)은 제 1 영역(A1)과 제 2 영역(A2)의 경계부에 마련된 적어도 하나의 제 1 하프 커팅 라인(HCL1), 및 제 2 영역(A2)과 제 3 영역(A3)의 경계부에 마련된 적어도 하나의 제 2 하프 커팅 라인(HCL2)을 더 포함할 수 있다.
상기 적어도 하나의 제 1 하프 커팅 라인(HCL1)과 적어도 하나의 제 2 하프 커팅 라인(HCL2) 각각은 삼각 형태의 단면을 가지도록 광 차단층(25)을 통해 베이스 필름(21)에 오목하게 마련될 수 있으며, 그 깊이(또는 높이)는 데이터 라우팅 필름(20)의 두께 방향을 기준으로, 광 차단층(25)의 두께와 베이스 필름(21)의 절반 두께의 합 이하로 설정될 수 있다.
일 예에 따른 데이터 라우팅 필름(20)은 제 1 단자부(TP1) 및 제 2 단자(TP2)를 포함한다.
상기 제 1 단자(TP1)는 제 1 영역(A1)에서 베이스 필름(21)의 후면 방향으로 노출된 복수의 데이터 라우팅 배선(DRL) 각각의 일측 가장자리에 의해 마련된다. 이를 위해, 베이스 필름(21)의 일측 가장자리 및 이와 중첩되는 광 차단층(25)은 컷팅 공정에 의해 제거됨으로써 복수의 데이터 라우팅 배선(DRL) 각각의 일측 가장자리는 베이스 필름(21)의 후면 방향으로 노출되어 제 1 단자(TP1)의 역할을 하고, 도 4 또는 도 5에 도시된 바와 같이, 데이터 패드부에 전기적으로 연결된다.
상기 제 2 단자(TP1)는 제 3 영역(A1)에서 베이스 필름(21)의 전면 방향으로 노출된 복수의 데이터 라우팅 배선(DRL) 각각의 타측 가장자리에 의해 마련된다. 이를 위해, 베이스 필름(21)의 타측 가장자리와 중첩되는 절연층(27)은 베이스 필름(21)의 타측 가장자리를 제외한 나머저 영역에 마련되거나 컷팅 공정에 의해 제거된다. 이에 따라, 복수의 데이터 라우팅 배선(DRL) 각각의 타측 가장자리는 베이스 필름(21)의 전면 방향으로 노출되어 제 2 단자(TP2)의 역할을 하고, 도 4에 도시된 바와 같이, 제 1 플렉서블 인쇄 회로 필름(40)과 전기적으로 연결된다.
한편, 본 예에 따른 게이트 라우팅 필름(30)은 전술한 데이터 라우팅 필름(20)과 동일한 구조로 형성되고 제 1 단자(TP1)의 역할을 하는 복수의 게이트 라우팅 배선(GRL) 각각의 일측 가장자리가 게이트 패드부(GPP)에 전기적으로 연결되고, 제 2 단자(TP2)의 역할을 하는 복수의 게이트 라우팅 배선(GRL) 각각의 타측 가장자리가 제 2 플렉서블 인쇄 회로 필름(50)과 전기적으로 연결되므로, 이에 대한 중복 설명은 생략하기로 한다.
도 8은 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 단면 구조를 설명하기 위한 도면으로서, 이는 도 7에 도시된 라우팅 필름에서 층 구조를 변경한 것이다. 이에 따라, 본 예에서는 라우팅 필름의 층 구조에 대해서만 설명하기로 한다.
도 8을 도 1, 도 6, 및 도 7과 결부하면, 일 예에 따른 데이터 라우팅 필름(20)은 베이스 필름(21), 베이스 필름(21)의 제 1 면(FS)에 마련된 광 차단층(25), 광 차단층(25) 상에 마련된 배선층(23), 및 배선층(23)의 일측 가장자리와 타측 가장자리를 제외한 나머지 배선층(23)을 덮는 절연층(27)을 포함한다. 이러한 본 예에 따른 데이터 라우팅 필름(20)은 광 차단층(25)이 베이스 필름(21)의 제 1 면(FS)과 배선층(23) 사이에 마련되고, 제 1 단자부(TP1) 및 제 2 단자(TP2) 각각이 베이스 필름(21)의 제 1 면(FS) 상에 노출되는 것을 제외하고는 도 7과 동일한 것이다.
이에 따라, 복수의 데이터 라우팅 배선(DRL) 각각의 일측 가장자리는 베이스 필름(21)의 전면 방향으로 노출되어 제 1 단자(TP1)의 역할을 하고, 도 4 또는 도 5에 도시된 바와 같이, 데이터 패드부에 전기적으로 연결된다. 그리고, 복수의 데이터 라우팅 배선(DRL) 각각의 타측 가장자리는 베이스 필름(21)의 전면 방향으로 노출되어 제 2 단자(TP2)의 역할을 하고, 도 5에 도시된 바와 같이, 제 1 플렉서블 인쇄 회로 필름(40)과 전기적으로 연결된다
한편, 본 예에 따른 게이트 라우팅 필름(30)은 전술한 데이터 라우팅 필름(20)과 동일한 구조로 형성되고 제 1 단자(TP1)의 역할을 하는 복수의 게이트 라우팅 배선(GRL) 각각의 일측 가장자리가 게이트 패드부(GPP)에 전기적으로 연결되고, 제 2 단자(TP2)의 역할을 하는 복수의 게이트 라우팅 배선(GRL) 각각의 타측 가장자리가 제 2 플렉서블 인쇄 회로 필름(50)과 전기적으로 연결되므로, 이에 대한 중복 설명은 생략하기로 한다.
선택적으로, 본 예에 따른 베이스 필름(21)은 광 차단 기능을 가질 수 있다. 즉, 일 예에 따른 베이스 필름(21)은, 도 9에 도시된 바와 같이, 광 차단 물질을 포함하는 플렉서블 재질로 이루어질 수 있다. 예를 들어, 베이스 필름(21)은 베이스 물질과 블랙 색상의 안료를 포함함으로써 블랙 색상을 가질 수 있다. 이러한 블랙 색상의 베이스 필름(21)을 포함하는 데이터 라우팅 필름과 게이트 라우팅 필름 각각은 베이스 필름(21) 자체의 광 차단 기능으로 인하여 별도의 광 차단층을 필요로 하지 않기 때문에 전술한 배선층(23)은 베이스 필름(21)의 제 1 면(FS)에 직접 마련되게 된다.
도 10는 도 1에 도시된 데이터 라우팅 필름과 게이트 라우팅 필름의 단면 구조를 설명하기 위한 도면으로서, 이는 도 7에 도시된 라우팅 필름에서 제 1 단자부의 구조를 변경한 것이다.
도 10을 도 1, 도 6, 및 도 7과 결부하면, 일 예에 따른 데이터 라우팅 필름(20)은 베이스 필름(21), 배선층(23), 절연층(27), 제 1 단자부(TP1), 제 2 단자부(TP2)를 포함한다.
상기 베이스 필름(21)은 전술한 블랙 색상의 베이스 필름(21)으로 이루어지므로, 이에 대한 중복 설명은 생략하기로 한다.
상기 배선층(23)은 베이스 필름(21)의 제 1 면(FS) 상에 마련된 복수의 데이터 라우팅 배선(DRL)을 포함한다.
상기 절연층(27)은 베이스 필름(21)의 타측 가장자리를 제외한 나머지 배선층(23)을 덮도록 형성된다.
상기 제 1 단자부(TP1)는 베이스 필름(21)의 제 1 영역(A1)과 중첩되는 베이스 필름(21)의 제 2 면(RS)에 마련되고, 복수의 데이터 라우팅 배선(DRL) 각각의 일측 가장자리와 중첩되는 복수의 단자 패턴(29)을 포함한다.
상기 복수의 단자 패턴(29) 각각은 베이스 필름(21)의 후면 방향으로 노출되고, 베이스 필름(21)에 마련된 복수의 비아홀(29h) 각각을 통해서 복수의 데이터 라우팅 배선(DRL)과 일대일로 연결된다. 이러한 제 1 단자부(TP1), 즉 복수의 단자 패턴(29) 각각은 도 4 또는 도 5에 도시된 바와 같이, 데이터 패드부에 전기적으로 연결된다.
상기 제 2 단자부(TP2)는 절연체(27)에 의해 베이스 필름(21)의 타측 가장자리에서 노출된 복수의 데이터 라우팅 배선(DRL) 각각의 타측 가장자리에 의해 마련된다. 이에 따라, 복수의 데이터 라우팅 배선(DRL) 각각의 타측 가장자리는 베이스 필름(21)의 전면 방향으로 노출되어 제 2 단자(TP2)의 역할을 하고, 도 4에 도시된 바와 같이, 제 1 플렉서블 인쇄 회로 필름(40)과 전기적으로 연결된다.
한편, 본 예에 따른 게이트 라우팅 필름(30)은 전술한 데이터 라우팅 필름(20)과 동일한 구조로 형성되고 제 1 단자(TP1)의 각 단자 패턴(29)은 게이트 패드부(GPP)에 전기적으로 연결되고, 제 2 단자(TP2)의 역할을 하는 복수의 게이트 라우팅 배선(GRL) 각각의 타측 가장자리가 제 2 플렉서블 인쇄 회로 필름(50)과 전기적으로 연결되므로, 이에 대한 중복 설명은 생략하기로 한다.
이와 같은, 본 예에 따른 데이터 라우팅 필름과 게이트 라우팅 필름 각각은 베이스 필름(21)의 제 1 면에 제 2 단자(TP2)가 마련되고 베이스 필름(21)의 제 2 면에 제 1 단자(TP1)가 마련됨으로써 표시 기판(10)에 마련된 패드부 및 플렉서블 인쇄 회로 필름과의 연결이 용이할 수 있다.
도 11은 본 출원의 일 예에 따른 표시 장치의 표시 기판을 설명하기 위한 도면이다.
도 11을 참조하면, 본 예에 따른 표시 장치의 표시 기판(10), 즉 베이스 플레이트(100)은 제 1 표시 영역(AA1), 제 2 표시 영역(AA2), 베젤 영역(BA), 복수의 제 1 단위 픽셀(UP1), 및 복수의 제 2 단위 픽셀(UP2)을 포함한다.
상기 제 1 표시 영역(AA1)은 베이스 플레이트(100)의 가장자리를 제외한 나머지 중앙 영역으로 정의될 수 있다. 상기 제 2 표시 영역(AA2)은 제 1 표시 영역(AA1)을 둘러싸도록 정의되는 것으로, 베이스 플레이트(100)의 가장자리와 중첩된다.
상기 비표시 영역(IA)은 표시 기판(100)의 각 측변과 제 2 표시 영역(AA2) 사이에 마련되는 것으로, 상대적으로 매우 좁은 폭을 가지며, 베젤 영역으로 정의될 수도 있다.
상기 복수의 제 1 단위 픽셀(UP1) 각각은 제 1 표시 영역(AA1)에 마련된다. 이때, 복수의 제 1 단위 픽셀(UP1) 각각은 제 1 수평 축 방향(X)을 따라 미리 설정된 제 1 기준 픽셀 피치를 가지면서 제 2 수평 축 방향(Y)을 따라 미리 설정된 제 2 기준 픽셀 피치를 가지도록 제 1 표시 영역(AA1)에 마련된다. 상기 제 1 기준 픽셀 피치(P)는, 제 1 수평 축 방향(X)을 따라 인접한 2개의 제 1 단위 픽셀(UP1) 각각의 정중앙부 간의 거리로 정의될 수 있으며, 상기 제 2 기준 픽셀 피치는 제 2 수평 축 방향(Y)을 따라 인접한 2개의 제 1 단위 픽셀(UP1) 각각의 정중앙부 간의 거리로 정의될 수 있다.
상기 복수의 제 2 단위 픽셀(UP2) 각각은 제 2 표시 영역(AA2)에 마련된다. 이때, 제 2 단위 픽셀(UP2)은 제 1 단위 픽셀(UP1)보다 작은 크기를 갖는다. 즉, 제 2 단위 픽셀(UP2)의 중심부(또는 정중앙부)와 베이스 플레이트(100)의 외측면 사이의 거리는 기준 픽셀 피치의 절반 이하로 설정될 수 있다.
상기 서로 인접한 제 1 단위 픽셀(UP1)과 제 2 단위 픽셀(UP2)은 기준 픽셀 피치(P)를 가지도록 마련된다. 이에 따라, 본 예에 따른 표시 장치는 표시 기판(10)의 베이스 플레이트(100) 상에 마련되는 복수의 제 1 단위 픽셀(UP2) 각각을 동일한 기준 픽셀 피치와 동일한 크기로 마련하되, 베이스 플레이트(100)의 외측면과 인접한 복수의 제 2 단위 픽셀(UP2)의 크기를 감소시킴으로써 멀티 스크린 표시 장치에서 서로 연결된 표시 장치 사이의 경계부를 최소화하는데 적합한 베젤 폭을 갖는다.
상기 복수의 제 1 단위 픽셀(UP1)과 복수의 제 2 단위 픽셀(UP2) 각각은 서로 인접한 적어도 3개의 서브 픽셀(SP1, SP2, SP3)를 포함하는 것으로, 이는 전술한 바와 동일하므로, 이에 대한 중복 설명은 생략한다.
이와 같은, 본 예에 따른 표시 기판(10)은 베이스 플레이트(100)의 제 1 표시 영역(AA1)에 마련되는 제 1 단위 픽셀(UP1)의 크기보다 베이스 플레이트(100)의 가장자리와 중첩되는 제 2 표시 영역(AA2)에 마련되는 제 2 단위 픽셀(UP2)의 크기가 작게 형성됨으로써 멀티 스크린 표시 장치에서 서로 연결된 표시 장치 사이의 경계부를 최소화하는데 적합한 베젤 폭을 가질 수 있다.
도 12는 도 11에 도시된 하나의 서브 픽셀 구조를 설명하기 위한 단면도이며, 도 13은 도 12에 도시된 발광 소자의 구조를 설명하기 위한 단면도이다.
도 12 및 도 13을 도 10과 결부하면, 본 예에 따른 표시 기판(10)의 각 서브 픽셀(SP1, SP2, SP3)은 픽셀 회로(PC), 보호층(110), 오목부(130), 발광 소자(150), 평탄화층(160), 픽셀 전극(PE), 및 공통 전극(CE)을 포함한다.
먼저, 도 12에서는 베이스 플레이트(100)의 두께를 상대적으로 얇게 도시하였지만, 실질적으로 베이스 플레이트(100)의 두께는 베이스 플레이트(100) 상에 마련된 층 구조의 전체 두께보다 상대적으로 매우 두꺼운 두께를 갖는다.
상기 픽셀 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함한다. 이러한 픽셀 회로(PC)는 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.
상기 구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 베이스 플레이트(100) 상에 게이트 배선(GL)과 함께 형성된다. 이러한 게이트 전극(GE)은 게이트 절연층(103)에 의해 덮인다. 상기 게이트 절연층(103)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.
상기 반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(103) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.
상기 오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 여기서, 오믹 컨택층(PCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것으로, 생략 가능하다.
상기 소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 일측 상에 형성된다. 소스 전극(SE)은 데이터 배선(DL) 및 구동 전원 배선(DPL)과 함께 형성된다.
상기 드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성된다. 상기 드레인 전극(DE)은 소스 전극(SE)과 함께 형성되는 것으로, 인접한 구동 전원 배선(DPL)으로부터 분기되거나 돌출된다.
부가적으로, 픽셀 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 상기 구동 박막 트랜지스터(T2)와 동일한 구조로 형성된다. 이때, 스위칭 박막 트랜지스터(T1)의 게이트 전극은 게이트 배선(GL)으로부터 분기되거나 돌출되고, 스위칭 박막 트랜지스터(T1)의 제 1 전극은 데이터 배선(DL)으로부터 분기되거나 돌출되며, 스위칭 박막 트랜지스터(T1)의 제 2 전극은 게이트 절연층(103)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.
상기 픽셀 회로(PC)는 층간 절연층(105)에 의해 덮일 수 있다. 상기 층간 절연층(105)은 구동 박막 트랜지스터(T2)를 포함하는 픽셀 회로(PC)를 덮도록 베이스 플레이트(100)의 전면(全面) 전체에 마련된다. 일 예에 따른 층간 절연층(105)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어지거나 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다. 이러한 층간 절연층(105)은 생략 가능하다.
상기 보호층(110)은 서브 픽셀(SP), 즉 픽셀 회로(PC)를 덮도록 베이스 플레이트(100)의 전면(全面) 전체에 마련되거나 층간 절연층(105)을 덮도록 베이스 플레이트(100)의 전면(全面) 전체에 마련된다. 이러한 보호층(110)은 픽셀 회로(PC)를 보호하면서 층간 절연층(105) 상에 평탄면을 제공한다. 일 예에 따른 보호층(110)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.
상기 오목부(130)는 서브 픽셀(SP)에 정의된 서브 픽셀 영역의 발광 영역에 마련되어 발광 소자(150)를 수납한다. 일 예에 따른 오목부(130)는 보호층(110)으로부터 일정한 깊이(D1)를 가지도록 오목하게 마련된다. 이때, 오목부(130)는 발광 소자(150)의 두께(또는 전체 높이)에 대응되는 깊이(D1)를 가지도록 보호층(110)의 상면(110a)으로부터 오목하게 마련된 수납 공간을 포함한다. 여기서, 오목부(130)의 바닥면은 발광 소자(150)의 두께에 기초하여 설정된 깊이(D1)를 가지도록 보호층(110)의 일부, 보호층(110)의 전체, 보호층(110)의 전체와 층간 절연층(105)의 일부, 또는 보호층(110)과 층간 절연층(105) 및 게이트 절연층(103)의 전체가 제거되어 형성될 수도 있다. 예를 들어, 오목부(130)는 보호층(110)의 상면으로부터 2~6 마이크로 미터의 깊이를 가지도록 마련될 수 있다. 이러한 오목부(130)는 발광 소자(150)의 후면(또는 하면)보다 넓은 크기를 갖는 홈(groove) 또는 컵(cup) 형태를 가질 수 있다.
일 예에 따른 오목부(130)는 바닥면과 보호층(110)의 상면(110a) 사이에 마련된 경사면을 포함할 수 있으며, 이러한 경사면은 발광 소자(150)로부터 방출되는 광을 오목부(130)의 전방 쪽으로 진행시키는 역할을 할 수 있다.
상기 발광 소자(150)는 오목부(130)에 실장되어 픽셀 회로(PC)와 공통 전원 배선(CPL)에 전기적으로 연결됨으로써 픽셀 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 공통 전원 배선(CPL)으로 흐르는 전류에 의해 발광한다. 일 예에 따른 발광 소자(150)는 발광층(EL), 제 1 전극(또는 애노드 단자)(E1), 및 제 2 전극(또는 캐소드 단자) (E2)을 포함한다.
상기 발광층(EL)은 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 일 예에 따른 발광층(EL)은 제 1 반도체층(151), 활성층(153), 및 제 2 반도체층(155)을 포함한다.
상기 제 1 반도체층(151)은 활성층(153)에 전자를 제공한다. 일 예에 따른 제 1 반도체층(151)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 1 반도체층(151)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
상기 활성층(153)은 제 1 반도체층(151)의 일측 상에 마련된다. 이러한 활성층(153)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 일 예에 따른 활성층(153)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
상기 제 2 반도체층(155)은 활성층(153) 상에 마련되어, 활성층(153)에 정공을 제공한다. 일 예에 따른 제 2 반도체층(155)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(155)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.
상기 제 1 전극(E1)은 제 2 반도체층(155) 상에 마련된다. 이러한 제 1 전극(E1)은 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 연결된다.
상기 제 2 전극(E2)은 활성층(153)과 제 2 반도체층(155)으로부터 전기적으로 분리되도록 제 1 반도체층(151)의 타측 상에 마련된다. 이러한 제 2 전극(E2)은 공통 전원 배선(CPL)과 연결된다.
일 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.
부가적으로, 제 1 반도체층(151)과 활성층(153) 및 제 2 반도체층(155) 각각은 반도체 기판 상에 순차적으로 적층되는 구조로 마련될 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 제 1 반도체층(151)과 활성층(153) 및 제 2 반도체층(155) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제 1 반도체층(151)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, 발광 소자(150)에서 성장용 반도체 기판이 제거됨에 따라 발광 소자(150)는 상대적으로 얇은 두께를 가질 수 있으며, 이로 인하여 각 서브 픽셀(SP)에 마련된 오목부(130)에 수납될 수 있다.
이와 같은, 발광 소자(150)는 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 이때, 발광 소자(150)에서 방출되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 외부로 방출된다. 다시 말하여, 발광 소자(150)에서 방출되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 오목부(130)의 바닥면을 향하는 제 1 방향과 반대되는 제 2 방향으로 방출되어 영상을 표시한다.
상기 발광 소자(150)는 픽셀 회로(PC)와 연결되는 제 1 및 제 2 전극(E1, E2)을 갖는 제 1 부분(또는 전면부)(FP), 및 제 1 부분(FP)과 반대되는 제 2 부분(또는 후면부)(RP)을 포함한다. 이때, 상기 제 1 부분(FP)은 제 2 부분(RP)보다 오목부(130)의 바닥면으로부터 상대적으로 멀리 이격된다. 여기서, 상기 제 1 부분(FP)은 제 2 부분(RP)보다 작은 크기를 가질 수 있으며, 이 경우, 발광 소자(150)는 제 1 부분(FP)과 대응되는 윗변과 제 2 부분(RP)과 대응되는 밑변을 갖는 사다리꼴 형태의 단면을 가질 수 있다.
상기 평탄화층(160)은 발광 소자(150)를 덮도록 보호층(110) 상에 마련된다. 즉, 평탄화층(160)은 보호층(110)의 상면, 발광 소자(150)가 수납된 오목부(130)의 나머지 수납 공간의 전면(前面)을 모두 덮을 수 있을 정도의 두께를 가지도록 보호층(110) 상에 마련된다.
이와 같은, 평탄화층(160)은 보호층(110) 상에 평탄면을 제공한다. 또한, 평탄화층(160)은 발광 소자(150)가 수납된 오목부(130)의 나머지 수납 공간에 매립됨으로써 발광 소자(150)의 위치를 고정하는 역할을 한다.
상기 픽셀 전극(PE)은 발광 소자(150)의 제 1 전극(E1)을 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 연결하는 것으로, 애노드 전극으로 정의될 수 있다. 일 예에 따른 픽셀 전극(PE)은 발광 소자(150)의 제 1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 평탄화층(160)의 상면(160a)에 마련된다. 픽셀 전극(PE)은 층간 절연층(105)과 보호층(110) 및 평탄화층(160)을 관통하여 마련된 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결되고, 평탄화층(160)에 마련된 제 1 전극 컨택홀(ECH1)을 통해서 발광 소자(150)의 제 1 전극(E1)에 전기적으로 연결된다. 이에 따라, 발광 소자(150)의 제 1 전극(E1)은 픽셀 전극(PE)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결된다. 이러한 픽셀 전극(PE)은 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(PE)은 광 반사 도전 물질을 포함하는 단일층 또는 상기 단일층이 적층된 다중층으로 이루어질 수 있다.
상기 공통 전극(CE)은 발광 소자(150)의 제 2 전극(E2)과 공통 전원 배선(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 공통 전극(CE)은 발광 소자(150)의 제 2 전극(E2)과 중첩되면서 공통 전원 배선(CPL)과 중첩되는 평탄화층(160)의 상면(160a)에 마련된다. 여기서, 공통 전극(CE)은 픽셀 전극(PE)과 동일한 물질로 이루어질 수 있다.
일 예에 따른 공통 전극(CE)의 일측은 공통 전원 배선(CPL)과 중첩되는 게이트 절연층(103)과 층간 절연층(105)과 보호층(110) 및 평탄화층(160)을 관통하여 마련된 제 2 회로 컨택홀(CCH2)을 통해서 공통 전원 배선(CPL)에 전기적으로 연결된다. 일 예에 따른 공통 전극(CE)의 타측은 발광 소자(150)의 제 2 전극(E2)과 중첩되도록 평탄화층(160)에 마련된 제 2 전극 컨택홀(ECH2)을 통해서 발광 소자(150)의 제 2 전극(E2)에 전기적으로 연결된다. 이에 따라, 발광 소자(150)의 제 2 전극(E2)은 공통 전극(CE)을 통해서 공통 전원 배선(CPL)과 전기적으로 연결된다.
일 예에 따른 픽셀 전극(PE)과 공통 전극(CE)은 제 1 및 제 2 회로 컨택홀(CCH1, CCH2), 및 제 1 및 제 2 전극 컨택홀(ECH1, ECH2)을 포함하는 평탄화층(160) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 예는 발광 소자(150)를 픽셀 회로(PC)에 연결하는 픽셀 전극(PE)과 공통 전극(CE)을 동시에 형성할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, 발광 소자(150)와 픽셀 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 표시 장치의 생산성을 향상시킬 수 있다.
본 예에 따른 표시 장치는 투명 버퍼층(170)를 더 포함한다.
상기 투명 버퍼층(170)은 픽셀 전극(PE)과 공통 전극(CE)이 마련된 평탄화층(160)의 전체를 모두 덮도록 베이스 플레이트(100) 상에 마련됨으로써 평탄화층(160) 상에 평탄면을 제공하면서 외부 충격으로부터 발광 소자(150) 및 픽셀 회로(PC)를 보호한다. 이에 따라, 픽셀 전극(PE)과 공통 전극(CE) 각각은 평탄화층(160)과 투명 버퍼층(170) 사이에 마련된다. 일 예에 따른 투명 버퍼층(170)은 OCA(optical clear adhesive) 또는 OCR(optical clear resin) 등이 될 수 있지만, 이에 한정되지 않는다.
본 예에 따른 표시 장치는 각 서브 픽셀(SP)의 발광 영역 아래에 마련된 반사층(101)을 더 포함한다.
상기 반사층(101)은 발광 소자(150)를 포함하는 발광 영역과 중첩되도록 오목부(130)의 바닥면과 베이스 플레이트(100) 사이에 마련된다. 일 예에 따른 반사층(101)은 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 동일한 물질로 이루어져 게이트 전극(GE)과 동일한 층에 마련될 수 있다. 이러한 반사층(101)은 발광 소자(150)로부터 입사되는 광을 발광 소자(150)의 제 1 부분(FP) 쪽으로 반사시킨다. 이에 따라, 본 예에 따른 표시 장치는 반사층(101)을 포함함에 따라 전면 발광(top emission) 구조를 갖는다. 다만, 본 예에 따른 표시 장치가 후면 발광(bottom emission) 구조를 가질 경우, 상기 반사층(101)은 생략된다.
선택적으로, 상기 반사층(101)은 구동 박막 트랜지스터(T2)의 소스/드레인 전극(SE/DE)과 동일한 물질로 이루어져 소스/드레인 전극(SE/DE)과 동일한 층에 마련될 수도 있다.
본 예에 따른 표시 장치는 각 서브 픽셀(SP)에 실장되는 발광 소자(150)는 접착 부재(120)에 의해 해당하는 오목부(130)의 바닥면에 접착될 수 있다.
상기 접착 부재(120)는 각 서브 픽셀(SP)의 오목부(130)와 발광 소자(150) 사이에 개재되어 발광 소자(150)를 해당하는 오목부(130)의 바닥면에 접착시킴으로써 발광 소자(150)를 1차적으로 고정한다.
일 예에 따른 접착 부재(120)는 발광 소자(150)의 제 2 부분(RP), 즉 제 1 반도체층(310)의 이면에 부착(또는 코팅)되어 발광 소자의 실장 공정시 각 서브 픽셀(SP)의 오목부(130)에 접착될 수 있다.
다른 예에 따른 접착 부재(120)는 각 서브 픽셀(SP)의 오목부(130)에 도팅(dotting)되어 발광 소자의 실장 공정시 가해지는 가압력에 의해 퍼짐으로써 발광 소자(150)의 제 2 부분(RP)에 접착될 수 있다. 이에 따라, 오목부(130)에 실장된 발광 소자(150)는 접착 부재(120)에 의해 1차적으로 위치 고정될 수 있다. 따라서, 본 예에 따르면, 발광 소자의 실장 공정은 발광 소자(150)를 해당하는 오목부(130)의 바닥면에 단순 접착하는 방식으로 수행됨으로써 발광 소자의 실장 공정 시간이 크게 단축될 수 있다.
다른 예에 따른 접착 부재(120)는 보호층(110)의 상면(110a)과 오목부(130)의 바닥면과 경사면 모두에 코팅된다. 즉, 접착 부재(120)는 보호층(110)의 전면(前面) 중 컨택홀들을 제외한 나머지 전체를 덮도록 마련된다. 다시 말하여, 접착 부재(120)는 보호층(110)과 평탄화층(160) 사이에 개재되고, 발광 소자(150)와 보호층(110) 사이에 개재된다. 이러한 다른 예에 따른 접착 부재(120)는 오목부(130)가 마련된 보호층(110)의 상면(110a) 전체에 일정한 두께로 코팅되되, 컨택홀들이 마련될 보호층(110)의 상면(110a)에 코팅된 접착 부재(120)의 일부는 컨택홀들의 형성시 제거된다. 이에 따라, 본 예는 발광 소자의 실장 공정 직전에, 접착 부재(120)를 보호층(110)의 상면(110a) 전체에 일정한 두께로 코팅함으로써 접착 부재(120)를 형성하는 공정 시간을 단축시킬 수 있다.
본 예에서, 접착 부재(120)가 보호층(110)의 상면 전체에 마련되기 때문에 본 예의 평탄화층(160)은 접착 부재(120)를 덮도록 마련된다.
이와 같은, 본 예에 따른 표시 장치는 전술한 예의 표시 장치와 동일한 효과를 가지며, 각 서브 픽셀(SP1, SP2, SP3)에 마련된 오목부(130)에 발광 소자(150)가 수납됨으로써 발광 소자(150)의 실장(또는 전사) 공정시 얼라인 정밀도가 향상되므로 생산성이 향상될 수 있다.
도 14는 본 출원에 따른 단위 픽셀에 마련된 오목부를 설명하기 위한 평면도이고, 도 15는 도 14에 도시된 선 II-II'의 단면도이다.
도 14 및 도 15를 참조하면, 본 예에서, 복수의 제 1 단위 픽셀(UP1)를 구성하는 제 1 내지 제 3 서브 픽셀(SP1, SP2, SP3) 각각은 보호층(110)의 상면으로부터 오목하게 마련된 오목부(130)를 포함한다.
먼저, 각 제 1 단위 픽셀(UP1)에서, 제 2 서브 픽셀(SP2)은 단위 픽셀 영역의 가운데에 마련되고, 제 1 서브 픽셀(SP1)은 제 2 서브 픽셀(SP2)의 일측에 마련되며, 제 3 서브 픽셀(SP3)은 제 2 서브 픽셀(SP2)의 타측에 마련될 수 있다.
상기 제 2 서브 픽셀(SP2)에 마련되는 오목부(130)는 평면적으로 사각 형태를 가지며, 제 1 수평 축 방향(X)을 기준으로 오목부(130)의 중심 라인(CLg2)은 제 2 서브 픽셀(SP2)의 제 2 중심 라인(CL2)과 매칭된다. 예를 들어, 제 2 서브 픽셀(SP2)의 오목부(130)는 제 1 단위 픽셀(UP1)의 정중앙부에 마련될 수 있다. 이에 따라, 제 2 서브 픽셀(SP2)에 마련된 오목부(130)의 중심부(또는 정중앙부)와 베이스 플레이트(100)의 외측면 사이의 거리(L)는 기준 픽셀 피치(P)의 절반 이하(P/2)로 설정될 수 있다.
상기 제 1 서브 픽셀(SP1)에 마련되는 오목부(130)는 평면적으로 사각 형태를 가지면서 제 2 서브 픽셀(SP2)에 마련되는 오목부(130)에 근접하도록 마련된다. 즉, 제 1 수평 축 방향(X)을 기준으로 제 1 서브 픽셀(SP1)에 마련되는 오목부(130)의 중심 라인(CLg1)은 제 1 서브 픽셀(SP1)의 중심 라인(CL1)으로부터 제 1 거리(d1)만큼 제 2 서브 픽셀(SP2) 쪽으로 이격된 위치에 마련된다.
상기 제 3 서브 픽셀(SP3)에 마련되는 오목부(130)는 평면적으로 사각 형태를 가지면서 제 2 서브 픽셀(SP2)에 마련되는 오목부(130)에 근접하도록 마련된다. 즉, 제 1 수평 축 방향(X)을 기준으로 제 3 서브 픽셀(SP3)에 마련되는 오목부(130)의 중심 라인(CLg3)은 제 3 서브 픽셀(SP3)의 중심 라인(CL3)으로부터 제 2 거리(d2)만큼 제 2 서브 픽셀(SP2) 쪽으로 이격된 위치에 마련된다.
상기 각 제 1 단위 픽셀(UP1)의 제 1 내지 제 3 서브 픽셀(SP1, SP2, SP3) 각각은 제 1 수평 축 방향(X)을 기준으로 서로 동일한 폭(Wa)을 갖는다.
이와 같은, 각 제 1 단위 픽셀(UP1)에서, 제 1 내지 제 3 서브 픽셀(SP1, SP2, SP3) 각각에 마련된 오목부(130)는 제 1 단위 픽셀(UP1)의 정중앙부에 집중되도록 마련된다. 각 제 1 단위 픽셀(UP1)은 설정된 해상도에 대응되는 제 1 폭(W1)을 가지며, 복수의 제 1 단위 픽셀(UP1)은 기준 픽셀 피치를 가지도록 마련된다. 여기서, 기준 픽셀 피치는 제 1 수평 축 방향(X) 및 제 2 수평 축 방향(Y)을 기준으로, 인접한 2개의 제 1 단위 픽셀(UP1)의 중심부(또는 정중앙부) 사이의 거리로 정의될 수 있다. 다시 말하여, 기준 픽셀 피치(P)는 제 1 수평 축 방향(X)을 기준으로 인접한 2개의 제 1 단위 픽셀(UP1)에 마련된 동일한 서브 픽셀 사이의 거리로 정의될 수 있다. 즉, 기준 픽셀 피치(P)는 인접한 2개의 제 1 단위 픽셀(UP1) 각각의 제 2 서브 픽셀(SP2)에 배치된 발광 소자(150) 사이의 거리로 정의될 수 있다. 예를 들어, 제 1 단위 픽셀(UP1)이 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2), 및 청색 서브 픽셀(SP3)로 구성될 수 있는데, 이 경우, 기준 픽셀 피치(P)는 제 1 수평 축 방향(X)을 기준으로, 적색 서브 픽셀(SP1) 각각에 마련된 오목부(130)(또는 발광 소자(150))들 간의 거리, 녹색 서브 픽셀(SP2) 각각에 마련된 오목부(130)들 간의 거리, 또는 녹색 서브 픽셀(SP2) 각각에 마련된 오목부(130)들 간의 거리일 수 있다.
상기 복수의 제 2 단위 픽셀(UP2)에서, 제 2 서브 픽셀(SP2)은 단위 픽셀 영역의 가운데에 마련되고, 제 1 서브 픽셀(SP1)은 제 2 서브 픽셀(SP2)의 일측에 마련되며, 제 3 서브 픽셀(SP3)은 제 2 서브 픽셀(SP2)의 타측에 마련되면서 베이스 플레이트(100)의 외측면에 인접하게 마련된다. 여기서, 베이스 플레이트(100)의 외측면은 베이스 플레이트(100)의 전면(前面)(100a) 끝단과 수직을 이루는 측벽으로 정의되거나 외부로 노출되는 베이스 플레이트(100)의 최외곽 측면으로 정의될 수 있다. 즉, 베이스 플레이트(100)의 측벽은 외부로 직접 노출될 수 있고, 라우팅 라인과 보호층 등의 구조물에 의해 은폐되어 외부로 직접 노출되지 않을 수 있다. 따라서, 베이스 플레이트(100)의 외측면은 외부로 노출되는 베이스 플레이트(100)의 최외곽 측면으로 정의될 수 있다.
상기 각 제 2 단위 픽셀(UP2)에서 제 1 내지 제 3 서브 픽셀(SP1, SP2, SP3) 각각에 마련되는 오목부(130)는 제 1 단위 픽셀(UP1)의 오목부와 동일하므로 이에 대한 중복 설명은 생략하기로 한다.
상기 각 제 2 단위 픽셀(UP2)에서, 제 1 및 제 2 서브 픽셀(SP1, SP2) 각각은 제 1 단위 픽셀(UP1)과 이웃하기 때문에 제 1 단위 픽셀(UP1)의 서브 픽셀들의 폭과 동일한 폭(Wa)을 갖도록 마련된다.
반면에, 각 제 2 단위 픽셀(UP2)의 제 3 서브 픽셀(SP3)은 제 1 및 제 2 서브 픽셀(SP1, SP2)의 폭(Wa)은 좁은 폭(Wb)을 갖도록 마련된다. 구체적으로, 각 제 2 단위 픽셀(UP2)에서 오목부(130)가 단위 픽셀에 정중앙부에 집중적으로 모여 마련되기 때문에 제 3 서브 픽셀(SP3)의 영역 중 베이스 플레이트(100)의 비표시 영역(IA)에 인접한 영역 일부가 제거되더라도 해당 단위 픽셀(UP2)에 표시되는 영상의 화질에 아무런 영향을 미치지 않는다. 즉, 발광 소자(150)는 서브 픽셀 영역의 크기 대비 상대적으로 작은 크기를 갖는 마이크로 발광 다이오드 칩으로 구성되기 때문에 서브 픽셀 영역 내에서 일측으로 치우져 배치되더라도 해당 단위 픽셀(UP2)에 표시되는 영상의 화질에 아무런 영향을 미치지 않는다. 이에 따라, 제 1 수평 축 방향(X)을 기준으로 제 3 서브 픽셀(SP3)의 폭(Wb)은 제 3 서브 픽셀(SP3)에 실장되는 발광 소자(150)가 제 3 서브 픽셀(SP3)의 중심 라인(CL3)을 기준으로 제 2 서브 픽셀(SP2) 쪽으로 치우치는 거리(d2)만큼 감소될 수 있다. 이때, 제 2 단위 픽셀(UP2)과 베이스 플레이트(100)의 외측면 사이의 최대 거리(L)는 복수의 제 1 단위 픽셀(UP1)들이 갖는 기준 픽셀 피치(P)의 절반(P/2) 이하, 즉 기준 픽셀 피치(P)의 절반과 동일하거나 작도록 설정된다. 따라서, 본 예에 따른 표시 장치는 베이스 플레이트(100)의 베젤 영역에 인접한 제 2 단위 픽셀(UP2) 중 제 3 서브 픽셀(SP3)의 크기가 감소됨에 따라 멀티 스크린 표시 장치에서 서로 연결된 표시 장치 사이의 경계부를 최소화하는데 적합한 베젤 폭을 갖는다.
추가적으로, 본 출원의 일 예에 따른 표시 장치는 측면 실링 부재(107)를 더 포함한다.
상기 측면 실링 부재(107)는 베이스 플레이트(100)의 외측면과 투명 버퍼층(170)의 측면 및 배선 기판(20)의 외측면을 덮도록 마련된다. 일 예에 따른 측면 실링 부재(107)는 실리콘 계열 또는 자외선(UV) 경화 계열의 실링제(또는 수지(Resin))로 이루어질 수 있으나, 공정 택 타임(Tack Time)을 고려하면 자외선(UV) 경화 계열의 실링제로 이루어지는 것이 바람직하다. 또한, 상기 측면 실링 부재(107)는 유색(예를 들어, 청색, 적색, 청록색, 또는 흑색)이 될 수 있으나, 이에 한정되지 않고, 측면 빛샘을 방지하기 위한 유색 수지 또는 광 차단 수지로 이루어지는 것이 바람직하다. 이러한 측면 실링 부재(107)는 각 서브 픽셀(SP)의 발광 소자(150)에서 방출되는 광 중에서 투명 버퍼층(170) 내에서 최외곽 측면으로 진행하는 광에 의해 측면 빛샘을 방지하는 역할을 하며, 나아가 외부 충격을 완충하여 외부 충격에 의한 베이스 플레이트(100)과 투명 버퍼층(170)의 측면 손상을 방지하는 역할도 한다.
도 16은 본 출원의 일 예에 따른 오목부의 변형 예를 설명하기 위한 도면이다.
도 16을 참조하면, 변형 예에 따른 각 단위 픽셀(UP1, UP2)의 각 서브 픽셀(SP1, SP2, SP3)에 마련된 오목부(130)는 서로 동일한 형태를 가지되, 각 서브 픽셀(SP)마다 각기 다른 깊이(D1, D2, D3)를 가지도록 보호층(110)으로부터 오목하게 형성될 수 있다.
일 예에 따른 오목부(130)는 해당 서브 픽셀에 배치될 발광 소자(150)의 높이를 기반으로, 보호층(110)으로부터 각기 다른 깊이(D1, D2, D3)로 마련됨으로써 색상별 발광 소자 간의 높이 편차(또는 단차)를 제거하거나 최소화한다.
본 예에 따른 표시 장치는 컬러 영상을 구현하기 위하여, 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2), 및 청색 서브 픽셀(SP3)를 포함하며, 발광 소자(150)는 색상별로 구분되어 해당하는 색상의 서브 픽셀에 마련된 오목부(130)에 배치된다. 이때, 색상별 발광 소자(150)는 제조 공정 상의 공정 오차 등에 의해 각기 다른 높이(또는 두께)를 가질 수 있다. 예를 들어, 색상별 발광 소자(150)의 두께는 적색, 녹색, 및 청색의 순서로 두꺼울 수 있다. 이 경우, 오목부(130)의 깊이(D1, D2, D3)는 해당 발광 소자(150)의 높이를 기반으로 적색 서브 픽셀(SP1), 녹색 서브 픽셀(SP2), 및 청색 서브 픽셀(SP3)의 순서로 깊게 마련될 수 있다.
따라서, 본 예는 서브 픽셀에 배치될 발광 소자(150)의 높이(또는 두께)를 기반으로 각 서브 픽셀에 마련되는 오목부(130)의 깊이를 각기 다른 깊이로 설정함으로써 각 서브 픽셀에 배치된 색상별 발광 소자(150)의 최상부면, 예를 들어 제 1 전극(E1)의 상면을 동일한 수평 선상(HL)에 위치시킬 수 있고, 이를 통해서 상기 제 1 및 제 2 전극 컨택홀의 패터닝 공정에서 색상별 발광 소자(150)의 두께 편차로 인하여 색상별 발광 소자(150)의 제 1 전극(또는 제 2 전극)이 노출되지 않는 오픈 불량을 방지할 수 있다. 또한, 본 예는 전면 발광(top emission) 구조에서, 각 서브 픽셀에 각기 다른 깊이(D1, D2, D3)로 마련되는 오목부(130)를 통해서 각 서브 픽셀의 색상별 발광 소자(150)와 반사층(101) 간의 광학 거리를 최적화함으로써 반사층(101)의 반사 효율을 개선할 수 있으며, 이를 통해서 발광 다이오드 소자의 광효율을 광 효율을 극대화할 수 있다.
도 17은 본 출원의 일 예에 따른 오목부의 변형 예를 설명하기 위한 도면이다.
도 17을 참조하면, 본 예에서, 각 단위 픽셀(UP1, UP2)의 각 서브 픽셀(SP1, SP2, SP3)에 마련된 오목부(130)는 경계부 없이 서로 연통되어 하나의 수납 공간을 가질 수 있다. 즉, 복수의 제 1 단위 픽셀(UP1) 각각과 복수의 제 2 단위 픽셀(UP2) 각각은 제 1 내지 제 3 서브 픽셀(SP1, SP2, SP3)에 걸쳐 마련된 하나의 오목부(130)만을 포함할 수 있다.
상기 오목부(130)는 각 단위 픽셀(UP1, UP2)의 정중앙부 또는 제 2 서브 픽셀(SP2)의 중심 라인(CL2)을 중심으로 제 1 서브 픽셀(SP1)과 제 3 서브 픽셀(SP3) 쪽으로 확장된 사각 형태를 가질 수 있다. 즉, 제 1 수평 축 방향(X)을 기준으로 오목부(130)의 중심 라인(CLg)은 제 2 서브 픽셀(SP2)의 제 2 중심 라인(CL2)과 매칭된다.
이와 같은, 본 예는 각 단위 픽셀(UP1, UP2)에 하나의 오목부(130)를 마련함으로써 각 서브 픽셀(SP1, SP2, SP3)에 대응되는 발광 소자(150)의 실장 공정시 발광 소자(150)의 이탈을 방지하고, 발광 소자(150)의 얼라인 정밀도를 향상시킬 수 있다.
도 18은 도 14에 도시된 선 II-II'의 다른 단면도로서, 이는 도 15에 도시된 표시 장치에 컬러필터를 추가로 구성한 것이다. 이에 따라, 이하에서는 본 출원에 따른 표시 장치에 추가되는 구성에 대해서만 설명하기로 한다.
도 18을 도 15와 결부하면, 본 예에 따른 표시 장치는 블랙 매트릭스(BM) 및 컬러필터층(CFL)을 더 포함한다.
먼저, 각 서브 픽셀(SP1, SP2, SP3)에 마련된 발광 소자(150)는 백색 광을 방출한다. 즉, 베이스 플레이트(100) 상에 마련된 모든 발광 소자(150)는 백색 광을 방출하는 백색 발광 소자일 수 있다.
상기 블랙 매트릭스(BM)는 각 서브 픽셀(SP1, SP2, SP3)의 개구 영역을 정의하는 것으로, 각 서브 픽셀(SP1, SP2, SP3)에 마련된 발광 소자(150)와 일대일로 중첩되는 투명 버퍼층(170)의 상면(170a)에 직접적으로 마련됨으로써 인접한 서브 픽셀(SP1, SP2, SP3) 사이의 혼색을 방지한다. 이러한 블랙 매트릭스(BM)는 광 흡수 물질을 포함할 수 있다.
선택적으로, 블랙 매트릭스(BM)는 투명 버퍼층(170)의 각 측면과 베이스 플레이트(100)의 외측면을 모두 덮도록 마련될 수 있다. 이 경우, 블랙 매트릭스(BM)는 각 서브 픽셀(SP1, SP2, SP3)의 발광 소자(150)에서 방출되는 광이 투명 버퍼층(170) 내에서 최외곽 측면으로 진행하는 광에 의해 측면 빛샘을 방지한다.
상기 컬러필터층(CFL)은 블랙 매트릭스(BM)에 의해 정의된 개구 영역과 중첩되는 투명 버퍼층(170)의 상면(170a)에 직접적으로 형성되는 것으로, 각 서브 픽셀(SP1, SP2, SP3) 각각에 정의된 색상에 대응되는 적색 컬러필터(CF1), 녹색 컬러필터(CF2), 및 청색 컬러필터(CF3)를 포함할 수 있다. 이러한 컬러필터층(190)은 각 서브 픽셀(SP1, SP2, SP3)에서 방출되는 방출되는 백색 광 중에서 해당 서브 픽셀에 해당되는 색상의 파장을 갖는 광만을 투과시킨다.
추가적으로, 본 예에 따른 표시 장치는 커버층(190)을 더 포함한다.
상기 커버층(190)은 블랙 매트릭스(BM) 및 컬러필터층(CFL)을 모두 덮도록 베이스 플레이트(100) 상에 마련된다. 일 예에 따른 커버층(190)은 상대적으로 낮은 굴절율을 갖는 물질로 이루어질 수 있다. 예를 들어, 커버층(190)은 LiF, MgF2, CaF2, 또는 ScF3의 물질로 형성될 수 있으며, 서로 다른 굴절율을 갖는 다중층 구조를 가질 수 있다. 이러한 커버층(190)은 블랙 매트릭스(BM) 및 컬러필터층(CFL)을 덮도록 마련되어 각 서브 픽셀(SP1, SP2, SP3)을 보호하면서 각 서브 픽셀(SP1, SP2, SP3)의 발광 소자(150)에서 방출되는 광을 효율적으로 외부로 방출시킨다.
선택적으로, 본 예에 따른 표시 장치는 측면 코팅층(109)을 더 포함할 수 있다.
상기 측면 코팅층(109)은 커버층(190)의 외측면을 덮도록 마련된다. 일 예에 따른 측면 코팅층(109)은 블랙 계열의 광 흡수 물질을 포함하는 블랙 잉크를 이용한 코팅 공정에 의해 커버층(190)의 외측면을 덮도록 마련될 수 있다. 나아가, 측면 코팅층(109)은 베이스 플레이트(100)의 외측면과 블랙 매트릭스(BM)의 외측면에 추가로 마련될 수 있다. 이러한 측면 코팅층(109)은 각 서브 픽셀(SP1, SP2, SP3)의 발광 소자(150)에서 방출되는 광이 커버층(190) 내에서 최외곽 측면으로 진행하는 광에 의해 측면 빛샘을 방지하는 역할을 한다.
한편, 상기 커버층(190)은 유리 재질 또는 투명 플라스틱 재질로 이루어진 투명 기판으로 대체될 수 있으며, 이 경우 투명 기판은 투명 점착 부재를 매개로 하여 블랙 매트릭스(BM)와 컬러필터층(CFL) 상에 부착될 수 있다. 나아가, 블랙 매트릭스(BM)와 컬러필터층(CFL) 각각은 투명 버퍼층(170)의 상면(170a)에 직접적으로 형성되지 않고, 상기 투명 기판에 마련될 수도 있으며, 이 경우, 블랙 매트릭스(BM)와 컬러필터층(CFL)을 갖는 투명 기판은 투명 점착 부재를 매개로 하여 투명 버퍼층(170)의 상면(170a)에 부착될 수 있다.
이와 같은, 본 예는 모두 동일한 색상의 발광 소자(150)를 각 서브 픽셀(SP1, SP2, SP3)에 실장함으로써 색상별 발광 소자의 구분 없이 발광 소자(150)의 실장 공정을 진행할 수 있으며, 이로 인하여 발광 소자의 실장 공정 시간을 단축시킬 수 있다.
도 19는 도 14에 도시된 선 II-II'의 다른 단면도로서, 이는 도 18에 도시된 표시 장치에 파장 변환층을 추가로 구성한 것이다. 이에 따라, 이하에서는 파장 변환층 및 이와 관련된 구성에 대해서만 설명하기로 한다.
도 19를 참조하면, 본 예에 따른 표시 장치에서, 파장 변환층(180)은, 백색을 제외한 제 1 색상의 광을 방출하는 발광 소자(150)가 각 서브 픽셀(SP1, SP2, SP3)에 동일하게 배치되는 경우, 단위 픽셀(UP1, UP2)의 컬러 구현을 위해 투명 버퍼층(170)의 상면에 마련된다. 즉, 파장 변환층(180)은 컬러필터층(CFL)과 투명 버퍼층(170) 사이에 마련된다.
상기 파장 변환층(180)은 각 서브 픽셀(SP1, SP2, SP3)의 발광 소자(150)로부터 입사되는 제 1 색상의 광을 기반으로 제 2 색상의 광을 방출한다. 즉, 파장 변환층(180)은 제 1 색상의 광을 흡수하고 재발광하여 제 2 색상의 광을 방출한다. 여기서, 제 1 색상의 광은 청색이고, 제 2 색상의 광은 황색일 수 있다.
일 예로서, 파장 변환층(180)은 액상 상태로 투명 버퍼층(170)의 상면(170a)에 직접적으로 코팅된 후, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수 있다. 다른 예로서, 파장 변환층(180)은 시트 형태로 제작되어 투명 버퍼층(170)의 상면(170a)에 직접적으로 부착될 수 있다.
일 예에 따른 파장 변환층(180)은 형광체 또는 양자점을 포함할 수 있다.
일 예에 따른 형광체는 청색의 광에 의해 여기되어 황색의 광을 방출하는 황색의 형광체일 수 있으며, 예를 들면, YAG(Yttrium Aluminum Garnet)계 물질일 수 있다.
일 예에 따른 양자점은 청색의 광에 의해 여기되어 황색의 광을 방출하는 황색 파장의 광을 방출하는 크기를 가지며, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, GaAs, GaP, GaAs-P, Ga-Sb, InAs, InP, InSb, AlAs, AlP, 또는 AlSb 등으로 이루어질 수 있다.
본 예에 따른 파장 변환층(180)에서 재발광되어 커버층(190) 쪽으로 방출되는 제 2 색상의 광은 파장 변환층(180)에서 재발광되지 않고 커버층(190) 쪽으로 방출되는 제 1 색상의 광과 혼합되어 백색 광으로 변환된다. 상기 백색 광은 각 서브 픽셀(SP1, SP2, SP3)과 중첩되는 컬러필터에 의해 필터링되어 각 서브 픽셀(SP1, SP2, SP3)에 대응되는 컬러 광으로 방출된다.
상기 블랙 매트릭스(BM) 및 상기 컬러필터층(CFL)은 파장 변환층(180)의 상면(170a)에 마련되는 것을 제외하고는 도 18과 동일하므로, 이에 대한 설명은 생략하기로 한다.
이와 같은, 본 예는 모두 동일한 색상의 발광 소자(150)를 각 서브 픽셀(SP1, SP2, SP3)에 실장함으로써 색상별 발광 소자의 구분 없이 발광 소자(150)의 실장 공정을 진행할 수 있으며, 이로 인하여 발광 소자의 실장 공정 시간을 단축시킬 수 있다.
한편, 상기 커버층(190)은 유리 재질 또는 투명 플라스틱 재질로 이루어진 투명 기판으로 대체될 수 있으며, 이 경우 투명 기판은 투명 점착 부재를 매개로 하여 파장 변환층(180) 상에 부착될 수 있다. 나아가, 파장 변환층(180)은 투명 버퍼층(170)의 상면(170a)에 직접적으로 형성되지 않고, 블랙 매트릭스(BM)와 컬러필터층(CFL)을 갖는 투명 기판에 마련될 수도 있으며, 이 경우, 투명 기판은 투명 점착 부재를 매개로 하여 투명 버퍼층(170)의 상면(170a)에 부착될 수 있다.
이상과 같은, 본 출원에 따른 표시 장치에서, 발광 소자, 즉 발광 소자를 갖는 서브 픽셀을 포함하는 마이크로 발광 다이오드 표시 장치를 예로 들어 설명하였지만, 본 출원에 따른 배선 기판의 기술적 특징은 마이크로 발광 다이오드 표시 장치뿐만 아니라, 액정 표시 장치, 유기 발광 표시 장치, 또는 양자점 표시 장치 등의 모든 평판 표시 장치에 동일하게 적용될 수 있다.
도 20은 본 출원에 따른 멀티 스크린 표시 장치를 설명하기 위한 도면이며, 도 21은 도 20에 도시된 선 III-III'의 단면도이다.
도 20 및 도 21을 도 15와 결부하면, 본 예에 따른 멀티 스크린 표시 장치는 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 및 하우징(600)을 포함한다.
상기 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각은 N(N은 2 이상의 양의 정수)×M(M은 2 이상의 양의 정수) 형태로 배치됨으로써 개별 영상을 표시하거나 하나의 영상을 분할하여 표시한다. 이러한 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각은 도 1 내지 도 17에 도시된 본 출원에 따른 표시 장치를 포함하는 것으로, 이에 대한 중복 설명은 생략하기로 한다.
일 예에 따른 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각은 베이스 플레이트(100)의 외측면에 마련된 모듈 연결 부재(700)를 매개로 하여 측면끼리 서로 부착될 수 있다. 상기 모듈 연결 부재(700)는 격자 형태로 배열된 인접한 2개의 스크린 모듈(500-1, 500-2, 500-3, 500-4)을 측면끼리 연결함으로써 멀티 스크린 표시 장치를 구현한다. 일 예에 따른 모듈 연결 부재(700)는 인접한 2개의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 사이의 공간을 최소화하기 위하여, 상대적으로 얇은 두께로 형성할 수 있는 접착제 또는 양면 테이프로 이루어지는 것이 바람직하다.
상기 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각에서, 제 2 단위 픽셀(UP2)과 표시 기판(10)의 외측면 사이의 최대 거리(L)는 복수의 제 1 단위 픽셀(UP1)들이 갖는 기준 픽셀 피치(P)의 절반(P/2) 이하를 갖는다. 이에 따라, 모듈 연결 부재(700)를 사이에 두고 측면끼리 결합된 인접한 2개의 스크린 모듈 각각의 제 2 단위 픽셀(UP2) 간의 최대 거리는 기준 픽셀 피치(P) 이하를 가질 수 있다. 다시 말하여, 인접한 2개의 스크린 모듈 각각의 제 2 단위 픽셀(UP2) 간의 픽셀 피치는 스크린 모듈 각각에 마련된 제 1 단위 픽셀(UP1)의 기준 픽셀 피치(P)와 동일하거나 작게 된다. 따라서, 본 예는 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 사이에 마련되는 경계부에 의한 암부 발생 영역이 최소화되거나 제거될 수 있고, 이로 인하여 전체 화면에 단절감이 최소화된 영상을 표시할 수 있다.
상기 하우징(600)은 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 가장자리를 지지하면서 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)의 후면을 덮는다. 일 예에 따른 하우징(600)은 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)의 후면을 덮는 하우징 플레이트(610), 하우징 플레이트(610)에 수직하게 마련되어 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 가장자리를 지지하는 하우징 측벽(630)을 포함한다.
일 예에 따른 하우징 플레이트(610)는 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 전체를 덮는 단일 몸체로 이루어질 수 있다.
일 예에 따른 하우징 플레이트(610)는 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면과 중첩되도록 복수의 분할 플레이트로 이루어질 수 있다.
하우징 측벽(630)은 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 가장자리와 중첩되는 하우징 플레이트(610)의 상면으로부터 수직하게 설치되어 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 가장자리를 개별적으로 지지한다. 이때, 하우징 측벽은 모듈 지지 부재(650)를 통해서 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 후면 가장자리를 지지할 수 있다. 여기서, 모듈 지지 부재(650)는 탄성 부재, 폼 패드, 양면 테이프 등이 될 수 있다.
추가적으로, 하우징(600)은 하우징 플레이트(610)와 하우징 측벽(630)을 포함하는 복수의 모듈 하우징을 포함할 수 있다. 복수의 모듈 하우징 각각은 개별적으로 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)의 후면 가장자리를 지지하면서 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)의 후면을 덮는다. 이 경우, 하우징(600)은 복수의 모듈 하우징 사이에 마련된 하우징 결합 부재(800)를 포함할 수 있다. 상기 하우징 결합 부재(800)는 인접한 모듈 하우징 사이의 갭 공간에 삽입되고, 볼트 또는 스크류 등의 체결 부재에 의해 인접한 모듈 하우징 각각의 하우징 플레이트(610)에 고정될 수 있다.
추가적으로, 본 예에 따른 멀티 스크린 표시 장치는 통합 제어 보드(900) 및 통합 제어 보드(900)에 실장된 영상 신호 생성부(910)를 더 포함한다.
상기 통합 제어 보드(900)는 하우징(600)에 의해 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)의 후면에 마련되는 수납 공간에 배치된다. 통합 제어 보드(900)는 적어도 하나의 신호 케이블(930)을 통해서 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 표시 구동 회로부(60)의 인쇄 회로 기판(61)에 연결된다.
상기 영상 신호 생성부(910)는 통합 제어 보드(80)에 실장된다. 이러한 영상 신호 생성부(910)는 외부의 호스트 구동 시스템으로부터 공급되는 원시 영상 신호를 수신하고, 수신된 원시 영상 신호를 기반으로 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각의 표시 장치에 표시될 모듈별 입력 영상 신호를 생성한다. 즉, 영상 신호 생성부(910)는 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4) 각각에 대해 제 1 표시 영역(AA1)과 제 2 표시 영역(AA2)을 포함하는 전체 해상도 정보를 수신하고, 원시 영상 신호를 모듈별 전체 해상도 정보에 대응되도록 분할하여 모듈별 입력 영상 신호를 생성하여 해당하는 스크린 모듈(500-1, 500-2, 500-3, 500-4)에 제공한다. 이에 따라, 각 스크린 모듈(500-1, 500-2, 500-3, 500-4)은 영상 신호 생성부(910)로부터 공급되는 입력 영상 신호로부터 모듈별 패널 영상 데이터에 대응되는 모듈별 영상을 표시한다.
이와 같은, 본 예에 따른 멀티 스크린 장치는 본 출원에 따른 표시 장치로 구성된 복수의 스크린 모듈(500-1, 500-2, 500-3, 500-4)를 포함함으로써 스크린 모듈(500-1, 500-2, 500-3, 500-4) 사이에 마련되는 경계부에 의한 암부 발생 영역이 최소화되거나 제거됨에 따라 전체 화면에 단절감이 최소화된 영상을 표시할 수 있다.
도 22a 및 도 22b는 종래의 멀티 스크린 표시 장치와 본 출원에 따른 멀티 스크린 표시 장치 각각에 표시되는 영상을 나타내는 도면들이다.
먼저, 도 22a를 참조하면, 종래의 멀티 스크린 표시 장치는 복수의 표시 장치 각각의 표시 영역(AA)에만 영상이 표시됨으로써 복수의 표시 장치 각각의 전면 케이스에 따른 베젤 영역(BA)으로 인하여 서로 연결된 표시 장치들 사이의 경계 부분에서 암부가 발생하게 되고, 이러한 경계 부분의 암부로 인하여 전체 화면에 단절된 영상이 표시되는 것을 알 수 있다.
반면에, 도 22b를 참조하면, 본 출원에 따른 멀티 스크린 표시 장치는 측면끼리 연결된 인접한 2개의 스크린 모듈 각각의 제 2 단위 픽셀 간의 픽셀 피치가 제 1 단위 픽셀의 기준 픽셀 피치와 동일하거나 작음으로써 복수의 스크린 모듈 사이에 마련되는 경계부에 의한 암부 발생 영역이 최소화되거나 제거됨에 따라 전체 화면에 단절감이 최소화된 영상이 표시되는 것을 알 수 있다.
결과적으로, 본 출원에 따른 멀티 스크린 표시 장치는 복수의 스크린 모듈들이 격자 형태를 가지도록 측면끼리 연결되더라도 전체 화면에 단절감이 최소화된 하나의 영상을 표시할 수 있으며, 이를 통해 대형 크기의 화면에 표시되는 영상의 몰입도를 향상시킬 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
10: 표시 기판 20: 데이터 라우팅 필름
21: 베이스 필름 23: 배선층
25: 광 차단층 30: 게이트 라우팅 필름
40: 제 1 플렉서블 인쇄 회로 필름 50: 제 2 플렉서블 인쇄 회로 필름
60: 표시 구동 회로부 63: 데이터 구동 회로
65: 게이트 구동 회로 67: 타이밍 컨트롤러
100: 베이스 플레이트 110: 보호층
130: 오목부 150: 발광 소자
160: 평탄화층 180: 파장 변환층
500-1 ~ 500-4: 스크린 모듈 600: 하우징
700: 모듈 연결 부재 800: 하우징 결합 부재
900: 통합 제어 보드 910: 영상 신호 생성부

Claims (24)

  1. 복수의 데이터 배선과 복수의 게이트 배선에 의해 정의되는 픽셀 영역에 마련된 복수의 서브 픽셀 및 상기 복수의 데이터 배선과 일대일로 연결된 데이터 패드부를 포함하는 표시 기판; 및
    상기 복수의 데이터 배선과 일대일로 연결되는 복수의 데이터 라우팅 배선을 가지면서 상기 데이터 패드부에 부착된 데이터 라우팅 필름을 포함하며,
    상기 데이터 라우팅 필름은 상기 데이터 패드부와 상기 표시 기판의 일측변 및 상기 데이터 패드부와 중첩되는 상기 표시 기판의 후면을 둘러싸도록 상기 표시 기판에 직접적으로 밀착되고,
    상기 표시 기판은,
    제 1 표시 영역과 상기 제 1 표시 영역을 둘러싸는 제 2 표시 영역;
    상기 복수의 서브 픽셀로 구성되며 상기 제 1 표시 영역에 마련된 복수의 제 1 단위 픽셀; 및
    상기 복수의 서브 픽셀을 가지면서 상기 표시 기판의 가장자리와 중첩되는 상기 제 2 표시 영역에 마련된 복수의 제 2 단위 픽셀을 더 포함하고,
    상기 복수의 제 1 단위 픽셀은 기준 픽셀 피치를 가지도록 마련되고,
    상기 제 2 단위 픽셀의 중심부와 상기 표시 기판의 외측면 사이의 거리는 상기 기준 픽셀 피치의 절반 이하인 표시 장치.
  2. 제 1 항에 있어서,
    상기 데이터 라우팅 필름은 광 차단층을 더 포함하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 복수의 게이트 배선과 일대일로 연결되는 복수의 게이트 라우팅 배선을 갖는 게이트 라우팅 필름을 더 포함하며,
    상기 표시 기판은 상기 복수의 게이트 배선과 일대일로 연결된 게이트 패드부를 더 포함하며,
    상기 게이트 라우팅 필름은 상기 게이트 패드부와 상기 표시 기판의 타측변 및 상기 게이트 패드부와 중첩되는 상기 표시 기판의 타측 후면을 둘러싸도록 상기 표시 기판에 직접적으로 밀착된 표시 장치.
  4. 제 3 항에 있어서,
    상기 게이트 라우팅 필름은 광 차단층을 더 포함하는 표시 장치.
  5. 제 3 항에 있어서,
    상기 데이터 라우팅 필름 및 상기 게이트 라우팅 필름 각각에 의해 둘러싸이는 상기 표시 기판의 모서리 부분은 일정한 각도 또는 일정한 길이로 모따기되거나 일정한 곡률로 라운딩된, 표시 장치.
  6. 제 3 항에 있어서,
    상기 데이터 라우팅 필름 및 상기 게이트 라우팅 필름 각각은,
    제 1 폭을 가지면서 해당하는 패드부에 부착되는 제 1 영역;
    상기 제 1 폭과 다른 제 2 폭을 가지도록 상기 제 1 영역으로부터 연장되고 상기 표시 기판의 측변에 밀착되는 제 2 영역; 및
    상기 제 2 영역으로부터 연장되고 상기 표시 기판의 후면에 부착되는 제 3 영역을 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 2 영역의 폭은 상기 제 1 영역으로부터 상기 제 3 영역으로 갈수록 점점 좁아지는 표시 장치.
  8. 제 3 항에 있어서,
    상기 데이터 라우팅 필름 및 상기 게이트 라우팅 필름 각각은,
    플렉서블 재질로 이루어진 베이스 필름; 및
    상기 베이스 필름의 제 1 면에 마련된 복수의 라우팅 배선을 갖는 배선층을 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 데이터 라우팅 필름 및 상기 게이트 라우팅 필름 각각은 상기 베이스 필름의 제 1 면과 상기 배선층 사이에 마련되거나 상기 베이스 필름의 제 1 면과 반대되는 제 2 면에 마련된 광 차단층을 더 포함하는 표시 장치.
  10. 제 8 항에 있어서,
    상기 베이스 필름은 블랙 색상을 갖는 표시 장치.
  11. 제 10 항에 있어서,
    상기 데이터 라우팅 필름 및 상기 게이트 라우팅 필름 각각은 상기 베이스 필름의 제 1 면과 반대되는 제 2 면에 마련되고 상기 복수의 라우팅 배선 각각의 가장자리와 중첩되는 복수의 단자 패턴을 더 포함하며,
    상기 복수의 단자 패턴 각각은 상기 베이스 필름에 마련된 복수의 비아홀을 통해서 상기 복수의 라우팅 배선과 일대일로 연결되는 표시 장치.
  12. 제 6 항에 있어서,
    상기 데이터 라우팅 필름의 제 3 영역에 부착된 제 1 플렉서블 인쇄 회로 필름;
    상기 게이트 라우팅 필름의 제 3 영역에 부착된 제 2 플렉서블 인쇄 회로 필름; 및
    상기 제 1 플렉서블 인쇄 회로 필름과 상기 제 2 플렉서블 인쇄 회로 필름에 연결된 표시 구동 회로부를 더 포함하는 표시 장치.
  13. 제 1 항에 있어서,
    상기 복수의 제 2 단위 픽셀은 상기 제 1 단위 픽셀보다 작은 크기를 갖는 표시 장치.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 복수의 제 1 단위 픽셀과 상기 복수의 제 2 단위 픽셀 각각은 제 1 내지 제 3 서브 픽셀을 가지며,
    상기 제 1 내지 제 3 서브 픽셀 각각은,
    구동 박막 트랜지스터를 가지며 상기 데이터 배선과 상기 게이트 배선에 연결된 픽셀 회로;
    상기 픽셀 회로를 덮는 보호층;
    상기 보호층에 마련되고 제 1 전극과 제 2 전극을 갖는 발광 소자를 수납하는 오목부;
    상기 구동 박막 트랜지스터와 상기 발광 소자의 제 1 전극을 전기적으로 연결하는 픽셀 전극;
    상기 발광 소자의 제 2 전극에 연결된 공통 전극을 포함하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 제 2 서브 픽셀의 오목부는 해당하는 단위 픽셀의 중심부에 마련되고,
    상기 제 1 서브 픽셀의 오목부와 상기 제 3 서브 픽셀의 오목부 각각은 상기 서브 픽셀 영역의 중심부를 기준으로 상기 제 2 서브 픽셀의 오목부 쪽으로 치우져 마련된 표시 장치.
  17. 제 15 항에 있어서,
    상기 복수의 제 2 단위 픽셀 각각에서, 상기 제 2 서브 픽셀의 오목부 중심부와 상기 기판의 외측면 사이의 거리는 상기 기준 픽셀 피치의 절반 이하인 표시 장치.
  18. 제 15 항에 있어서,
    상기 오목부에 수납된 발광 소자 및 상기 보호층을 덮는 평탄화층; 및
    상기 평탄화층을 덮는 투명 버퍼층을 더 포함하며,
    상기 픽셀 전극과 상기 공통 전극 각각은 상기 평탄화층과 상기 투명 버퍼층 사이에 마련된 표시 장치.
  19. 제 15 항에 있어서,
    상기 오목부에 수납된 상기 발광 소자와 중첩되도록 상기 발광 소자 및 상기 보호층을 덮는 평탄화층을 덮는 투명 버퍼층에 마련된 컬러필터를 더 포함하며,
    상기 발광 소자는 백색 광을 방출하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 투명 버퍼층과 상기 컬러필터 사이에 마련된 파장 변환층을 더 포함하며,
    상기 파장 변환층은 형광체 또는 양자점 입자를 포함하는 표시 장치.
  21. 제 1 항 내지 제 13 항, 및 제 15 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 서브 픽셀 각각은,
    상기 데이터 배선과 상기 게이트 배선에 연결된 픽셀 회로; 및
    상기 픽셀 회로에 연결된 발광 소자를 포함하며,
    상기 발광 소자는 발광 다이오드 또는 마이크로 발광 다이오드 칩인 표시 장치.
  22. 복수의 스크린 모듈; 및
    상기 복수의 스크린 모듈을 측면끼리 연결하는 복수의 모듈 연결 부재를 포함하며,
    상기 복수의 스크린 모듈 각각은 제 1 항 내지 제 13 항, 및 제 15 항 내지 제 20 항 중 어느 한 항에 따른 표시 장치를 갖는 멀티 스크린 표시 장치.
  23. 제 22 항에 있어서,
    상기 모듈 연결 부재를 사이에 두고 인접한 2개의 스크린 모듈 각각의 제 2 단위 픽셀 간의 최대 거리는 상기 복수의 서브 픽셀을 갖는 단위 픽셀의 기준 픽셀 피치 이하이며,
    상기 기준 픽셀 피치는 인접한 2개의 단위 픽셀의 중심부 간의 거리인 멀티 스크린 표시 장치.
  24. 제 22 항에 있어서,
    상기 서브 픽셀 각각은,
    상기 데이터 배선과 상기 게이트 배선에 연결된 픽셀 회로; 및
    상기 픽셀 회로에 연결된 발광 소자를 포함하며,
    상기 발광 소자는 발광 다이오드 또는 마이크로 발광 다이오드 칩인 멀티 스크린 표시 장치.
KR1020160184459A 2016-12-30 2016-12-30 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 KR102612998B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160184459A KR102612998B1 (ko) 2016-12-30 2016-12-30 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US15/798,960 US10468396B2 (en) 2016-12-30 2017-10-31 Display device and multi-screen display device using the same
CN201711077383.2A CN108267901B (zh) 2016-12-30 2017-11-06 显示装置和使用该显示装置的多屏显示装置
CN202110355318.1A CN113238417B (zh) 2016-12-30 2017-11-06 显示装置和使用该显示装置的多屏显示装置
EP20150171.5A EP3671328B1 (en) 2016-12-30 2017-12-15 Display device and multi-screen display device using the same
EP22214971.8A EP4184576A1 (en) 2016-12-30 2017-12-15 Display device and multi-screen display device using the same
EP17207579.8A EP3343273B1 (en) 2016-12-30 2017-12-15 Display device and multi-screen display device using the same
KR1020230176832A KR20230172441A (ko) 2016-12-30 2023-12-07 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184459A KR102612998B1 (ko) 2016-12-30 2016-12-30 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230176832A Division KR20230172441A (ko) 2016-12-30 2023-12-07 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Publications (2)

Publication Number Publication Date
KR20180079079A KR20180079079A (ko) 2018-07-10
KR102612998B1 true KR102612998B1 (ko) 2023-12-11

Family

ID=60673649

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160184459A KR102612998B1 (ko) 2016-12-30 2016-12-30 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR1020230176832A KR20230172441A (ko) 2016-12-30 2023-12-07 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230176832A KR20230172441A (ko) 2016-12-30 2023-12-07 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Country Status (4)

Country Link
US (1) US10468396B2 (ko)
EP (3) EP3671328B1 (ko)
KR (2) KR102612998B1 (ko)
CN (2) CN113238417B (ko)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6945994B2 (ja) * 2016-12-05 2021-10-06 株式会社ジャパンディスプレイ 表示装置
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
EP4235232A3 (en) * 2017-03-14 2023-12-27 Magic Leap, Inc. Waveguides with light absorbing films and processes for forming the same
TW202326261A (zh) 2017-10-16 2023-07-01 美商康寧公司 具有邊緣包覆之導體的無框顯示圖塊及製造方法
US11263933B2 (en) * 2017-10-25 2022-03-01 Samsung Electronics Co., Ltd. LED panel and display apparatus having the same
US20190179591A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Display device
US11348968B2 (en) * 2018-01-02 2022-05-31 Hongyu Liu Display device structure
US10571756B2 (en) * 2018-02-05 2020-02-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. LCD panel, LCD panel manufacturing method and display device
CN108598120A (zh) * 2018-04-27 2018-09-28 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板和显示装置
CN108447891B (zh) * 2018-05-07 2021-03-16 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及移印装置
KR102555265B1 (ko) * 2018-11-06 2023-07-14 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 및 그 제조방법
EP3588478B1 (en) 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
KR102578423B1 (ko) * 2018-07-03 2023-09-13 엘지디스플레이 주식회사 다중패널 유기발광 표시장치
US11107841B2 (en) 2018-07-04 2021-08-31 Samsung Electronics Co., Ltd. Display panel and large format display apparatus using the same
KR102517268B1 (ko) * 2018-07-16 2023-04-03 삼성전자주식회사 디스플레이 패널
US10802362B2 (en) * 2018-07-25 2020-10-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method for the same
KR102603399B1 (ko) * 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device
US10993317B2 (en) * 2018-09-28 2021-04-27 Apple Inc. Wafer level optical module
KR102620974B1 (ko) 2018-10-05 2024-01-05 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR102558857B1 (ko) 2018-11-16 2023-07-25 삼성전자주식회사 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치
US10993347B2 (en) * 2018-11-20 2021-04-27 Innolux Corporation Electronic device and tiled electronic system comprising the same
KR20200070901A (ko) 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
KR20200076581A (ko) * 2018-12-19 2020-06-29 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
WO2020130493A1 (en) * 2018-12-19 2020-06-25 Samsung Electronics Co., Ltd. Display module and manufacturing method of display module
JP7204782B2 (ja) * 2018-12-26 2023-01-16 京セラ株式会社 配線基板、それを用いた発光装置及び表示装置
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
KR20200082329A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시 장치
KR20200085533A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
KR20200091347A (ko) * 2019-01-22 2020-07-30 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법
US20200235128A1 (en) 2019-01-22 2020-07-23 Samsung Electronics Co., Ltd. Display module and repairing method of the same
US11322489B2 (en) * 2019-01-31 2022-05-03 Innolux Corporation Tiled display device
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US11056630B2 (en) * 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
KR20210086291A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20200026661A (ko) * 2019-02-20 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200105568A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법
US11275403B2 (en) * 2019-03-08 2022-03-15 Innolux Corporation Tiled display device
KR20200109422A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
US11164934B2 (en) * 2019-03-12 2021-11-02 X Display Company Technology Limited Tiled displays with black-matrix support screens
KR20200111889A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈
CN109920762B (zh) * 2019-03-28 2021-12-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110112141B (zh) * 2019-04-26 2021-02-02 深圳市华星光电技术有限公司 微发光二极管显示面板及制备方法
CN110047804B (zh) * 2019-04-30 2021-08-03 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏
EP3918635A4 (en) 2019-05-03 2022-04-06 Samsung Electronics Co., Ltd. LIGHT EMITTING DIODE MODULE
DE102019112733A1 (de) * 2019-05-15 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierendes Bauelement und Anzeigevorrichtung
TWI711852B (zh) * 2019-05-15 2020-12-01 友達光電股份有限公司 顯示面板及其製造方法
CN112216803A (zh) 2019-07-09 2021-01-12 群创光电股份有限公司 发光装置及其制作方法
CN110323231A (zh) * 2019-07-11 2019-10-11 福州京东方光电科技有限公司 阵列基板、显示面板、显示装置及其制作方法
KR20190099149A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20210019895A (ko) * 2019-08-13 2021-02-23 삼성전자주식회사 디스플레이 장치 및 그의 제조 방법
CN110600459A (zh) * 2019-08-20 2019-12-20 深圳市华星光电半导体显示技术有限公司 柔性微发光二极管显示面板及微发光二极管显示装置
KR20210028295A (ko) * 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114616515A (zh) * 2019-10-10 2022-06-10 康宁公司 用于形成包覆电极的系统及方法
CN110707121B (zh) * 2019-10-31 2022-02-01 深圳市华星光电半导体显示技术有限公司 显示面板
TWI717911B (zh) * 2019-11-25 2021-02-01 友達光電股份有限公司 顯示裝置
CN113383382B (zh) 2019-11-29 2022-12-02 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
WO2021118268A1 (en) * 2019-12-13 2021-06-17 Samsung Electronics Co., Ltd. Display apparatus having display module and method of manufacturing the same
CN111146189A (zh) * 2019-12-16 2020-05-12 深圳市华星光电半导体显示技术有限公司 一种显示模组及其制备方法及电子装置
KR20210083875A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR102211928B1 (ko) * 2019-12-31 2021-02-03 엘지디스플레이 주식회사 발광 표시 장치
KR20210086289A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
US20230077048A1 (en) 2020-01-24 2023-03-09 Kyocera Corporation Display device and method for manufacturing display device
TWI804720B (zh) * 2020-03-27 2023-06-11 南韓商太特思股份有限公司 Ｌｅｄ顯示模組及其顯示器
KR20210127272A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 타일형 표시 장치
CN113540325B (zh) * 2020-04-22 2023-11-03 群创光电股份有限公司 电子装置
KR20210138834A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 타일형 표시 장치
TWI730765B (zh) * 2020-05-14 2021-06-11 友達光電股份有限公司 畫素陣列基板
WO2021241184A1 (ja) * 2020-05-26 2021-12-02 京セラ株式会社 表示装置および複合型表示装置
CN111708194B (zh) * 2020-06-11 2021-09-24 深圳市华星光电半导体显示技术有限公司 显示装置及拼接装置
CN113805378B (zh) * 2020-06-12 2022-07-26 京东方科技集团股份有限公司 发光基板及显示装置
WO2021261191A1 (ja) * 2020-06-26 2021-12-30 京セラ株式会社 表示装置および複合型表示装置
KR20220004896A (ko) 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2022030666A1 (ko) * 2020-08-06 2022-02-10 엘지전자 주식회사 디스플레이 장치
KR20220021997A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2022054125A1 (ja) * 2020-09-08 2022-03-17 三菱電機株式会社 映像表示装置およびマルチディスプレイシステム
KR20220041970A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 타일형 표시 장치
TWI738533B (zh) * 2020-10-07 2021-09-01 友達光電股份有限公司 顯示面板及其製作方法
KR20220062206A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 장치
WO2022124161A1 (ja) * 2020-12-08 2022-06-16 京セラ株式会社 表示装置および複合型表示装置
KR20220086917A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
JP7466701B2 (ja) 2020-12-21 2024-04-12 京セラ株式会社 表示装置および表示装置の製造方法
KR20220096922A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치
KR20220096925A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20220141363A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN113192983B (zh) * 2021-04-19 2022-12-06 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113571534A (zh) * 2021-07-23 2021-10-29 昆山工研院新型平板显示技术中心有限公司 显示面板、驱动面板及其制造方法
CN113709975B (zh) * 2021-08-26 2023-05-02 合肥京东方光电科技有限公司 电路板组件、显示模组和显示装置
CN113990209B (zh) * 2021-10-22 2022-12-23 Tcl华星光电技术有限公司 一种显示模组及无缝拼接显示装置
CN114156376B (zh) * 2021-11-30 2023-10-13 Tcl华星光电技术有限公司 Micro-LED显示面板及其制备方法
KR20230103699A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치
CN114488604B (zh) * 2022-03-07 2023-10-03 Tcl华星光电技术有限公司 显示模组及显示装置
CN115148112A (zh) 2022-07-20 2022-10-04 Tcl华星光电技术有限公司 拼接显示装置
CN115236894B (zh) * 2022-07-28 2023-12-26 福州京东方光电科技有限公司 显示面板、其制作方法及显示装置
JP7355278B1 (ja) 2022-10-31 2023-10-03 三菱電機株式会社 映像表示装置及び映像表示装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658149B1 (ko) * 2010-03-03 2016-09-21 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592199A (en) * 1993-01-27 1997-01-07 Sharp Kabushiki Kaisha Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
US6025901A (en) * 1995-08-14 2000-02-15 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP3625396B2 (ja) * 1999-06-10 2005-03-02 シャープ株式会社 表示装置
JP3859469B2 (ja) 2001-07-26 2006-12-20 シャープ株式会社 画像表示装置およびその製造方法
KR20020025918A (ko) * 2002-02-15 2002-04-04 박병주 습식 공정으로 제작된 유기 반도체 디바이스 및 유기전계발광 소자
KR100583252B1 (ko) * 2003-12-29 2006-05-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
JP4909017B2 (ja) * 2006-11-16 2012-04-04 株式会社 日立ディスプレイズ 液晶表示装置
EP2230441A4 (en) * 2008-01-15 2011-01-19 Sharp Kk LIGHTING DEVICE, DISPLAY DEVICE AND TELEVISION RECEIVER
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
CN102650771B (zh) * 2011-11-08 2014-08-06 北京京东方光电科技有限公司 一种液晶面板及其制造方法和显示器
KR101957241B1 (ko) * 2012-05-04 2019-03-12 삼성전자주식회사 비디오 월 배열 자동 검출방법 및 비디오 월 시스템
KR102115174B1 (ko) * 2012-06-18 2020-05-27 삼성디스플레이 주식회사 표시 패널
US9418657B2 (en) * 2012-07-19 2016-08-16 Shavar Daniels Communication system and method for an ear worn communication device
KR20140038823A (ko) * 2012-09-21 2014-03-31 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101952132B1 (ko) * 2012-10-17 2019-02-27 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
TWI537899B (zh) 2013-02-05 2016-06-11 業鑫科技顧問股份有限公司 顯示元件、顯示裝置及拼接式顯示器
CN103107135B (zh) * 2013-02-19 2016-01-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
ITMI20130318A1 (it) * 2013-03-04 2014-09-05 Mechanica Sistemi S R L Singolarizzatore
US20150026104A1 (en) * 2013-07-17 2015-01-22 Christopher Tambos System and method for email classification
JP6310734B2 (ja) 2014-03-12 2018-04-11 株式会社ジャパンディスプレイ 表示装置
KR102323679B1 (ko) 2015-04-21 2021-11-10 삼성디스플레이 주식회사 멀티 디스플레이 장치
KR102380057B1 (ko) 2015-06-09 2022-03-30 삼성디스플레이 주식회사 표시장치
KR102396840B1 (ko) 2015-06-10 2022-05-12 삼성디스플레이 주식회사 표시장치
TWI665800B (zh) 2015-06-16 2019-07-11 友達光電股份有限公司 發光二極體顯示器及其製造方法
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102633079B1 (ko) * 2016-10-28 2024-02-01 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658149B1 (ko) * 2010-03-03 2016-09-21 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치

Also Published As

Publication number Publication date
EP3671328A1 (en) 2020-06-24
EP3343273B1 (en) 2020-02-19
US20180190631A1 (en) 2018-07-05
EP3343273A3 (en) 2018-08-15
EP4184576A1 (en) 2023-05-24
KR20180079079A (ko) 2018-07-10
US10468396B2 (en) 2019-11-05
EP3671328B1 (en) 2023-02-15
CN108267901B (zh) 2021-04-13
CN108267901A (zh) 2018-07-10
KR20230172441A (ko) 2023-12-22
EP3343273A2 (en) 2018-07-04
CN113238417B (zh) 2024-01-19
CN113238417A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
KR102612998B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US11398538B2 (en) Light emitting diode display device and multi-screen display device using the same
EP3576148B1 (en) Light emitting diode display device
KR102633079B1 (ko) 발광 다이오드 디스플레이 장치
KR102605174B1 (ko) 발광 다이오드 디스플레이 장치
KR102595735B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant