KR20200091347A - 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법 - Google Patents

디스플레이 모듈 및 디스플레이 모듈의 리페어 방법 Download PDF

Info

Publication number
KR20200091347A
KR20200091347A KR1020200006408A KR20200006408A KR20200091347A KR 20200091347 A KR20200091347 A KR 20200091347A KR 1020200006408 A KR1020200006408 A KR 1020200006408A KR 20200006408 A KR20200006408 A KR 20200006408A KR 20200091347 A KR20200091347 A KR 20200091347A
Authority
KR
South Korea
Prior art keywords
electrode
led
sub
metal pad
region
Prior art date
Application number
KR1020200006408A
Other languages
English (en)
Inventor
신상민
김진호
정영기
조영경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/749,344 priority Critical patent/US20200235128A1/en
Priority to EP20745659.1A priority patent/EP3857602B1/en
Priority to PCT/KR2020/001127 priority patent/WO2020153767A1/en
Publication of KR20200091347A publication Critical patent/KR20200091347A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시에 따르는 디스플레이 모듈은, 복수의 박막 트랜지스터가 형성된 기판 및 복수의 박막 트랜지스터 위에 배치되는 복수의 서브 픽셀을 포함하는 복수의 픽셀을 포함한다. 복수의 서브 픽셀 각각은 제1 LED가 장착된 제1영역과, 제1 LED가 불량인 경우 제2 LED가 장착되도록 제1영역에 인접하게 마련되는 제2영역, 및 제2영역을 덮는 희생층을 포함한다.

Description

디스플레이 모듈 및 디스플레이 모듈의 리페어 방법{DISPLAY MODULE AND REPAIRING METHOD OF DISPLAY MODULE}
본 개시는 디스플레이 모듈에 관한 것으로서, 더욱 상세하게는 장착된 LED가 불량인 경우 효과적으로 리페어할 수 있는 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법에 관한 것이다.
발광 다이오드(LED)는 조명 장치용 광원뿐만 아니라, TV, 휴대폰, PC, 노트북 PC, PDA 등과 같은 다양한 전자 제품의 각종 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.
특히, 최근에는 그 크기가 100μm이하의 마이크로 LED(micro LED)가 개발되고 있으며, 마이크로 LED는 기존의 LED에 비해 빠른 반응 속도, 낮은 전력, 높은 휘도를 가지고 있어 차세대 디스플레이의 발광 소자로서 각광받고 있다.
디스플레이 모듈은 LED 웨이퍼를 칩 가공하고, 전사 및 본딩 과정을 거쳐 제작할 수 있다.
이때 LED는 에피 결함, 칩공정 결함, 전사 및 본딩 과정 결함 등이 존재할 수 있으며, 이 결함들은 추후 불량 픽셀(dead pixel 또는 defective pixel) 의 원인이 될 수 있다.
예를 들어, 불량 픽셀은 디스플레이 모듈에 전원을 인가하였을 때, LED가 발광하지 않는 경우에 발생할 수 있다(이를 오프닷(Off-dot)이라 한다). 또는, 불량 픽셀은 디스플레이 모듈에 전원을 인가하지 않았을 경우, LED가 발광하는 경우에 발생할 수 있다(이를 온닷(On-dot)이라 한다).
따라서, 오프닷이나 온닷과 같은 불량 픽셀을 리페어할 수 있는 디스플레이 모듈과 그의 리페어 방법이 요구된다.
본 개시는 상술한 바와 같은 문제점을 극복하기 위하여 안출된 것으로서, 불량 픽셀을 리페어할 수 있는 구조를 갖는 디스플레이 모듈과 디스플레이 모듈의 리페어 방법을 제공하기 위한 것이다.
본 개시의 일 측면에 따르는 디스플레이 모듈은, 박막 트랜지스터가 형성된 유리 기판; 및 상기 박막 트랜지스터 위에 배치되는 서브 픽셀을 포함하며, 상기 박막 트랜지스터는, 제1전극; 상기 제1전극으로부터 이격되는 제2전극; 상기 제2전극으로부터 수직 방향으로 이격되도록 설치되며, 상기 제2전극과 연결되는 소스 패드; 상기 소스 패드의 하측에 설치되는 게이트 패드;를 포함하며, 상기 서브 픽셀은 LED로 이루어지며, 상기 LED는 상기 제1전극과 상기 제2전극에 연결되며, 상기 소스 패드는 상기 제2전극보다 상기 제1전극 쪽으로 연장되어, 위로는 상기 제1전극과 상기 제2전극 사이의 공간을 마주하고, 아래로는 상기 게이트 패드의 일부분과 마주할 수 있다.
이때, 상기 서브 픽셀은, 제1 LED가 배치되는 제1영역; 및 상기 제1 LED가 불량인 경우 제2 LED가 장착되도록 상기 제1영역에 인접하게 마련되는 제2영역;을 포함하고, 상기 제1전극 및 상기 제2전극은 상기 제1 영역 및 상기 제2 영역에 걸쳐 배치될 수 있다.
또한, 상기 서브 픽셀은, 상기 제2영역을 덮는 희생층을 더 포함할 수 있다.
또한, 상기 서브 픽셀은, 상기 제1전극 및 상기 제2전극 사이에 배치되는 슬릿;을 더 포함하며, 상기 희생층은 상기 슬릿의 일부를 덮을 수 있다.
또한, 상기 슬릿은, 서로 이격된 복수의 슬릿을 포함할 수 있다.
또한, 상기 제2 LED가 배치된 상기 제2 영역의 에지를 따라 띠 형상으로 마련된 희생층;을 더 포함할 수 있다.
또한, 전압이 인가되지 않을 때, 상기 서브 픽셀의 상기 제1 LED가 광을 방출하는 경우에, 상기 제1 LED와 대응하는 상기 박막 트랜지스터의 상기 게이트 패드는 레이저 용접으로 상기 소스 패드와 연결되고, 상기 소스 패드는 레이저빔으로 금속 패드와의 연결이 절단될 수 있다.
본 개시의 다른 측면에 따르는 디스플레이 모듈의 리페어 방법은, 제1항의 상기 디스플레이 모듈에서 불량한 서브 픽셀을 검출하는 단계; 검출된 불량 서브 픽셀에 대응하는 상기 박막 트랜지스터의 상기 게이트 패드와 상기 소스 패드를 연결하는 단계; 및 상기 소스 패드와 연결된 금속 패드를 절단하여, 소스 전압이 상기 소스 패드로 인가되지 않도록 하는 단계;를 포함할 수 있다.
또한, 상기 검출된 불량 서브 픽셀에 대응하는 상기 박막 트랜지스터의 상기 게이트 패드와 상기 소스 패드를 연결하는 단계는 레이저를 이용하여 상기 게이트 패드와 상기 소스 패드를 용접할 수 있다.
또한, 상기 소스 패드와 연결된 상기 금속 패드를 절단하여, 소스 전압이 상기 금속 패드로 인가되지 않도록 하는 단계는 레이저를 이용하여 상기 금속 패드를 절단할 수 있다.
본 개시의 다른 측면에 따르는 디스플레이 모듈은, 복수의 박막 트랜지스터가 형성된 기판; 및 상기 복수의 박막 트랜지스터 위에 배치되는 복수의 서브 픽셀을 포함하는 복수의 픽셀;을 포함하며, 상기 복수의 서브 픽셀 각각은, 제1 LED가 장착된 제1영역; 상기 제1 LED가 불량인 경우 제2 LED가 장착되도록 상기 제1영역에 인접하게 마련되는 제2영역; 및 상기 제2영역을 덮는 희생층;을 포함할 수 있다.
이때, 상기 복수의 박막 트랜지스터는 상기 제1 LED와 상기 제2 LED가 연결되는 제1전극과 제2전극을 포함하며, 상기 복수의 서브 픽셀 각각은, 상기 제1전극 및 상기 제2전극 사이에 상기 제2영역의 에지에 마련되는 슬릿;을 더 포함할 수 있다.
또한, 상기 희생층은 상기 제1전극, 상기 제2전극, 및 상기 슬릿의 일부를 덮도록 형성될 수 있다.
또한, 상기 복수의 박막 트랜지스터 각각은 상기 제2전극의 아래에 마련되는 금속 패드를 더 포함하며, 상기 금속 패드는 상기 슬릿과 마주하도록 연장될 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 개략적인 평면도이다.
도 2는 본 개시의 일 실시 예에 따른 픽셀의 개략적인 평면도이다.
도 3은 도 2에 표시된 ‘Ⅲ-Ⅲ’선을 따라 절단한 단면도이다.
도 4a는 도 2에 표시된 ‘A-A’선을 따라 절단한 단면도이다.
도 4b는 도 2에 표시된 ‘B-B’선을 따라 절단한 단면도이다.
도 5는 본 개시의 다른 실시 예에 따른 픽셀의 개략적인 평면도이다.
도 6는 도 5에 표시된 ‘Ⅵ-Ⅵ’ 선을 따라 절단한 단면도이다.
도 7은 본 개시의 또 다른 실시 예에 따른 픽셀의 개략적인 평면도이다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 리페어 방법을 나타낸 흐름도이다.
도 9 내지 도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 리페어 방법을 설명하기 위한 도면이다.
도 13은 도 2에 표시된 ‘A-A’선을 따라 절단하여 박막 트랜지스터를 나타낸 단면도이다.
도 14는 본 개시의 일 실시예에 따른 서브 픽셀이 불량인 경우, 리페어한 상태를 나타낸 단면도이다.
도 15는 도 2에 표시된‘B-B’선을 따라 절단하여 박막 트랜지스터를 나타낸 단면도이다.
도 16은 본 개시의 일 실시예에 따른 디스플레이 모듈의 리페어 방법을 나타낸 흐름도이다.
본 개시의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 개시의 개시가 완전하도록 하며, 본 개시가 속하는 기술 분야의 통상의 지식을 가진 자에게 개시의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은` 과장되거나 축소될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 다수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 개시의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 개시의 실시예들에 따라 제작되는 디스플레이 모듈은 일면에 TFT(Thin Film Transistor) 층이 형성된 기판과, 상기 TFT 층에 배열된 다수의 LED와, 상기 기판의 후면 배치된 회로들을 전기적으로 연결하는 배선을 포함할 수 있다. 여기서, 기판은 글래스 기판, 연성 기판 및 플라스틱 기판 중 어느 하나일 수 있으며, 백플레인(backplane)으로 칭할 수 있다.
본 개시의 실시예들에 따른 디스플레이 모듈의 기판은 기판의 후면에 FPC(Flexible Printed Circuit)를 통해 전기적으로 연결되는 후방 기판을 포함할 수 있다. 여기서, 후방 기판은 수십 ㎛(예를 들면, 50㎛ 이하) 두께의 얇은 필름 형태나 얇은 글래스 형태로 이루어질 수 있다. 후방 기판이 얇은 필름 형태로 이루어지는 경우, 플라스틱 소재 예를 들면, PI(Polyimide), PET(Polyethylene Terephthalate), PES(Polythersulfone), PEN(Polyethylene Naphtalate) 및 PC(Polycabonate) 중 어느 하나의 소재로 형성될 수 있다.
본 개시에 따른 실시예에 따른 기판은 에지부에 형성되는 측면 배선이 형성될 수 있으며, 기판의 전면의 에지부에 형성된 제1 접속 패드와 기판의 후면에 형성된 제2 접속 패드를 전기적으로 연결할 수 있다. 이를 위해 측면 배선은 기판의 전면, 측단면 및 후면을 따라 형성될 수 있으며 일단이 제1 접속 패드에 전기적으로 연결되고 타단이 제2 접속 패드에 전기적으로 연결될 수 있다. 이때, 측면 배선은 일부분이 기판의 측단면 위에 형성되므로 측면 배선의 두께만큼 TFT 기판의 측단면보다 돌출될 수 있다. 이 경우, 제2 접속 패드에는 FPC를 통해 후방 기판이 전기적으로 연결될 수 있다. TFT 기판의 후면에 실장되는 구동 IC(Driver Integrated　Circuit)가 제2 접속 패드와 직접 접속되거나 또는 별도의 배선을 통해 간접적으로 접속될 수 있다.
또한, 본 개시의 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장 제품에 적용될 수 있으며, 복수의 조립 배치를 통해 퍼스널 컴퓨터(personal computer) 용 모니터, TV 등과 같은 소형 디스플레이 장치 및 디지털 사이니지(digital signage), 전광판(electronic display) 등과 같은 대형 디스플레이 장치에 적용될 있다.
본 개시의 LED는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다.
또한, LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있어 차세대 디스플레이의 발광 소자로서 각광받고 있는 마이크로 엘이디(micro LED)일 수 있다. 이와 같은 마이크로 LED는 기존 LCD(liquid crystal display) 또는 OLED(Organic Light Emitting Diode)에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 “와트당 밝기”가 더 높다. 이에 따라 마이크로 LED는 기존의 LED(가로 및 세로의 크기가 100㎛×100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
이하, 첨부된 도면을 참조하여 본 개시에 의한 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법의 실시예들에 대해 상세하게 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 개략적인 평면도이다.
도 1을 참조하면, 디스플레이 모듈(1)는 박막 트랜지스터가 형성된 기판(20) 및 박막 트랜지스터와 전기적으로 연결되며, 기판(20) 상에 형성된 복수의 픽셀(10)을 포함할 수 있다.
디스플레이 모듈(1)는 복수의 픽셀(10)을 포함하는 디스플레이로서 동작할 수 있다. 복수의 디스플레이 모듈(1)를 연결하여 하나의 대형 디스플레이 장치를 형성할 수 있다. 이때, 복수의 디스플레이 모듈(1)는 하나의 디스플레이로서 동작할 수 있다.
기판(20)은 기판(20) 상에 배치된 복수의 픽셀(10)을 작동시켜 디스플레이 화면을 구현할 수 있다. 기판(20)은 후술하는 픽셀(10)을 이루는 복수의 서브 픽셀(100R, 100G, 100B, 도 2 참조) 각각을 독립적으로 구동하도록 구성될 수 있다.
복수의 픽셀(10)들은 기판(20) 상에 제1 방향 및 제1 방향과 수직인 제2 방향으로 매트릭스 형으로 배치될 수 있다.
그러나, 본 개시의 실시 예에 따른 픽셀 배치는 반드시 이에 한정되는 것은 아니며, 제1 방향 및/또는 제2 방향의 픽셀(P)들이 지그재그 형 등 다양한 패턴으로 배열될 수 있다.
각 픽셀(10)은 서로 다른 색상의 광을 방출하는 복수의 서브 픽셀(100R, 100G, 100B, 도 2 참조)을 포함할 수 있고, 복수의 서브 픽셀(100R, 100G, 100B)은 모두 동일한 구조로 이루어질 수 있다.
이하에서 픽셀(10)의 구체적인 구성 및 구조에 대해 설명한다.
도 2는 본 개시의 일 실시 예에 따른 픽셀의 개략적인 평면도이고, 도 3은 도 2에 표시된 ‘Ⅲ-Ⅲ’선을 따라 절단한 단면도이다.
도 2 를 참조하면, 픽셀(10)은 서로 다른 색상의 광을 방출하는 복수의 서브 픽셀(100R, 100G, 100B) 및 복수의 서브 픽셀(100R, 100G, 100B) 각각에 장착되는 LED(111, 121)와 전기적으로 연결되는 제1전극(30) 및 제2전극(50)을 포함할 수 있다.
복수의 서브 픽셀(100)은 각각 R 서브 픽셀(100R), G 서브 픽셀(100G), B 서브 픽셀(100B)로 이루어질 수 있다. R 서브 픽셀(100R)은 적색 광을 발광하도록 형성되고, G 서브 픽셀(100G)은 녹색 광을 발광하도록 형성되고, B 서브 픽셀(100B)은 청색 광을 발광하도록 형성된다.
하나의 픽셀(10)을 구성하는 3개의 서브 픽셀(100)은 삼각형으로 배열될 수 있다. 도 2에서는 복수의 서브 픽셀(100R, 100G, 100B)이 삼각형으로 배열된 것으로 도시하였으나, 이에 한정하지 않고 복수의 서브 픽셀(100R, 100G, 100B)은 한 방향으로 나란히 배열될 수 있고, 필요에 따라 다양한 배열을 가질 수 있다.
복수의 서브 픽셀(100R, 100G, 100B) 각각은 기판(20) 상에 배치되는 제1 LED(111)를 포함할 수 있다.
한편, 서브 픽셀(100R)은 불량이 검출된 경우 후술하는 리페어 과정을 거쳐 불량 서브 픽셀(100R)에 새로운 LED(121)를 장착할 수 있도록 형성된다. 따라서, 블량 서브 픽셀이 리페어된 디스플레이 모듈(1)에서는 복수의 서브 픽셀(100R, 100G, 100B) 중 적어도 하나의 서브 픽셀(100R)은 제1 LED(111)와 제1 LED(111)에 인접하게 배치되는 제2 LED(121)를 포함할 수 있다. 제1 LED와 제2 LED는 동일한 규격의 LED이며, 예를 들어, 제1 LED와 제2 LED는 동일한 규격의 마이크로 LED일 수 있다.
설명을 위해 도 2에서는 R 서브 픽셀(100R)은 불량이 검출되어 리페어 과정을 거친 상태를 설명하기 위해 제1 LED(111) 및 제2 LED(121)를 포함하는 것으로 도시하였고, G 서브 픽셀(100G) 및 B 서브 픽셀(100B)은 리페어 과정을 거치지 않은 상태를 설명하기 위해 각각 제1 LED(111)만을 포함하는 것으로 도시하였다.
이하에서, 서브 픽셀(100R, 100G, 100B)의 공통적인 구조를 먼저 설명하고, 도 4에서 제1 및 제2 LED(111, 121)를 포함하는 R 서브 픽셀(100R) 구조에 대해 설명한다.
도 2 및 도 3을 참조하면, 기판(20)은 베이스 기판(21), 베이스 기판(21) 상에 형성된 박막 트랜지스터(23)를 포함할 수 있다.
기판(20)은 polyimide(PI), PET, metal foil, PVC, PMMA 등으로 이루어진 1mm 이하 두께를 가지는 물질로 구성될 수 있다.
베이스 기판(21)은 기판(20)의 기본 층을 형성하며, 베이스 기판(21)의 상부에 복수의 박막 트랜지스터(23)가 하나의 층으로 형성될 수 있다. 베이스 기판(21)은 유리 기판으로 형성될 수 있다.
복수의 박막 트랜지스터(23)는 서브 픽셀(100R, 100G, 100B)을 형성하는 적어도 한 개의 LED를 제어 및 구동하기 위한 것으로서, 적어도 한 개의 LED와 전기적으로 연결될 수 있다. 복수의 박막 트랜지스터(23)는 복수의 서브 픽셀(100R, 100G, 100B)을 형성하는 복수의 LED와 일대일로 대응하도록 마련된다.
박막 트랜지스터(23)는 박막 트랜지스터(23)의 상부에 배치된 제1전극(30) 및 제2전극(50)과 전기적으로 연결될 수 있다. 제1전극(30) 및 제2전극(50) 상에는 적어도 하나의 LED(111)가 장착되어 서브 픽셀(100R, 100G, 100B)을 형성할 수 있다.
이에 따라, 구동부(미도시)로부터 LED를 구동하는 전기적 신호를 전달받은 박막 트랜지스터(23)는 제1전극(30) 및 제2전극(50)을 통해 LED에 전류를 선택적으로 흘려줌으로써, LED의 작동을 제어할 수 있다.
각 서브 픽셀(100R, 100G, 100B)은 박막 트랜지스터(23)와 연결되는 제1전극(30) 및 제2전극(50)을 포함할 수 있다.
제1전극(30) 및 제2전극(50)은 기판(20) 상에 배치될 수 있다. 제1전극(30) 및 제2전극(50)은 박막 트랜지스터(23) 상에 적층 또는 증착되는 형태로 형성될 수 있다.
제1전극(30)과 제2전극(50)은 서로 나란하게 배치될 수 있다. 도 2에는 제1전극(30)과 제2전극(50)이 서로 평행하게 배치된 것으로 도시하였으나, 이에 한정하지 않고, 제1전극(30)과 제2전극(50)은 다양한 형태로 배치될 수 있다. 일 예로, 도시하지는 않았지만, 한 전극이 다른 전극을 감싸는 U-자 형태로 배치될 수도 있다.
제1전극(30) 및 제2전극(50)은 기 설정된 간격을 갖도록 배치될 수 있다.
제1전극(30)과 제2전극(50) 사이의 간격은 상부에 장착되는 LED(111, 121)의 길이에 대응되도록 형성될 수 있다. 제1전극(30) 및 제2전극(50) 사이의 간격은 LED(111, 121)의 긴 변보다 짧게 형성될 수 있다.
여기서, 제1전극(30)은 복수의 서브 픽셀(100R, 100G, 100B) 각각에 대해서 개별적으로 마련될 수 있다. 제2전극(50)은 복수의 서브 픽셀(100R, 100G, 100B)에 구비된 복수의 LED들의 일단을 공통으로 연결하도록 마련될 수 있다.
제1전극(30)은 개별 전극이고, 제2전극(50)은 공통 전극으로 이루어질 수 있다.
각각의 서브 픽셀(100R, 100G, 100B)에 대해서 제1전극(30) 및 제2전극(50)이 마련될 수 있다. 제1전극(30) 또는 제2전극(50)에 전원이 공급되면, 제1전극(30)과 제2전극(50)에 장착된 제1 LED(111)가 광을 방출할 수 있다.
제1 LED(111)는 본딩층(60)을 통해 제1전극(30) 및 제2전극(50)과 전기적으로 연결될 수 있다.
본딩층(60)은 기판(20) 상에 형성될 수 있다. 본딩층(60)은 미세 도전 입자를 포함하는 접착수지(일반적으로 열경화성)로 이루어질 수 있다. 예를 들어, 본딩층(60)은 이방성 도전 필름(AFC, Anisotropic Conductive Film)와 같은 도전성 접착제로 이루어질 수 있다.
각 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)가 배치되는 제1 영역(110), 제1 영역(110)에 배치된 제1 LED(111)가 불량인 경우 새로운 제2 LED(121)가 장착되도록 마련된 제2 영역(120), 및 제1 영역(110)과 제2 영역(120) 사이에 배치된 슬릿(130)을 포함할 수 있다.
제1 영역(110)은 각 서브 픽셀(100R, 100G, 100B)을 형성하는 제1 LED(111)가 배치될 수 있는 영역이다. 제1 영역(110)은 제1 LED(111)와 전기적으로 연결될 수 있는 제1전극(30) 및 제2전극(50)이 마련될 수 있다. 제1전극(30)과 제2전극(50)은 전도성 있는 금속으로 형성될 수 있다.
제1 영역(110)은 평행하게 배치된 제1전극(30) 및 제2전극(50)의 일부를 포함할 수 있도록 제1전극(30) 및 제2전극(50)에 대해 수직하게 형성될 수 있다.
제1 영역(110)에 배치된 제1 LED(111)는 제1 LED(111)의 2개의 단자가 제1전극(30) 및 제2전극(50)에 각각 연결되도록 설치될 수 있다.
제2 영역(120)은 제1 영역(110)에 인접하게 형성될 수 있다. 제2 영역(120)은 제1 영역(110)에 배치된 제1 LED(111)에 결함이 생긴 경우 새로운 제2 LED(121)가 배치될 수 있는 영역이다.
제2 영역(120)은 제2 LED(121)와 전기적으로 연결될 수 있는 제1전극(30) 및 제2전극(50)이 마련될 수 있다. 제2 영역(120)은 평행하게 배치된 제1전극(30) 및 제2전극(50)의 일부를 포함할 수 있도록 제1전극(30) 및 제2전극(50)에 대해 수직하게 형성될 수 있다.
제1전극(30) 및 제2전극(50)은 일 방향으로 길게 형성될 수 있고, 제1전극(30) 및 제2전극(50)은 제1 영역(110) 및 제2 영역(120)에 걸쳐 배치되도록 형성될 수 있다. 이에 따라, 제1전극(30) 및 제2전극(50)에 복수의 LED(111, 121)가 연결될 수 있다.
기판(20) 상에는 제2 영역(120)을 덮는 희생층(150)이 형성될 수 있다.
열경화성 수지로 구성된 본딩층(60)은 고온 및 고압이 인가되는 제1 LED(111)를 장착하는 과정에 의해 경화된다. 이 과정에서 제2 영역(120) 상에 마련된 본딩층(60)도 경화되기 때문에, 본딩층(60)을 이용하여 새로운 제2 LED(121)을 제1전극(30)과 제2전극(50)에 본딩시킬 수 없다.
따라서, 제1 영역(110)에 배치된 제1 LED(111)에 결함이 생긴 경우 제2 영역(120)에 제2 LED(121)를 설치하기 위해 제2 영역(120)에 형성된 본딩층(60)을 제거해야 한다.
희생층(150)은 제2 영역(120)에 형성된 본딩층(60)을 용이하게 제거하고, 본딩층(60)을 제거하는 과정에서 기판(20)에 가해질 수 있는 데미지로부터 기판(20)을 보호할 수 있다.
희생층(150)은 제2 LED(121)가 배치되는 제2 영역(120)보다 크게 형성될 수 있다. 구체적으로, 희생층(150)은 제2 LED(121)가 연결되는 제1전극(30)및 제2전극(50), 그리고 슬릿(130) 상에 형성될 수 있다.
희생층(150)은 제1전극(30)과 제2전극(50)을 일부 덮을 수 있도록 형성될 수 있다. 또한, 희생층(150)은 슬릿(130)을 일부 또는 전부 덮을 수 있도록 형성될 수 있다.
희생층(150)은 무기재료, 유기재료, 또는 금속으로 형성될 수 있다. 무기재료로는 예를 들면, Amorphous silicon, SiO2, SiNx, GaN, 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP),알루미늄 갈륨 인듐 인화물 (aluminum gallium indium phosphide, AlGaInP), 갈륨 인화물(gallium phosphide, GaP) 등이 사용될 수 있다. 유기재료로는, 예를 들면, carbinol polysiloxane, Hydroxy-terminated carbinol polysiloxane , isophorone diisocyanate, Polyimide, 폴리 메틸 메타크릴레이트(poly methyl methacrylate, PMMA), 벤조사이클로부텐 (benzocyclobutene, BCB), 아크릴레이트, 에폭시, 폴리에스테르 등이 사용될 수 있다. 금속으로는 IZO, ITO, Ti, Al, Mo, Cu, Cr, CrN, Al2O3 등이 사용될 수 있다.
슬릿(130)은 본딩층(60)을 제거하는 과정에서 슬릿(130) 하측에 마련된 박막 트랜지스터(23)를 보호할 수 있다. 희생층(150)을 이용한 제2 영역(120)에 형성된 본딩층(60)의 제거 방법은 후술한다.
슬릿(130)은 제1전극(30) 및 제2전극(50) 사이에 배치될 수 있다. 제1전극(30) 및 제2전극(50)이 배치되지 않은 영역에 배치될 수 있다. 또한, 슬릿(130)은 제2 영역(120)의 외각에 배치될 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50)과 쇼트가 발생하지 않도록 일정 간격 이격 배치될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50)과 동일한 재료로 이루어질 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50)과 동일 평면 상에 형성될 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50)과 마찬가지로 TFT 공정 상에서 함께 형성될 수 있다. 예를 들어, 박막 트랜지스터(23) 상에 적층(또는 증착)되는 형태로 형성될 수 있다.
슬릿(130)은 제2 영역(120)에 제2 LED(121)를 배치하기 위해 제2 영역(120) 상에 형성된 본딩층(60)을 제거하는 과정에서 기판(20)에 마련된 박막 트랜지스터(23)를 보호하기 위해 마련될 수 있다.
본딩층(60)에 레이저빔을 조사하는 방법으로 본딩층(60)을 제거할 수 있다. 이 경우 본딩층(60)에 조사된 레이저빔에 의해 박막 트랜지스터(23)가 손상을 입을 수 있다. 슬릿(130)은 레이저빔을 반사시켜 박막 트랜지스터(23)로 인가되는 레이저빔을 최소화하여 박막 트랜지스터(23)의 손상을 방지할 수 있다.
한편, 제1전극(30) 및 제2전극(50)도 슬릿(130)과 마찬가지로 본딩층(60)에 조사된 레이저빔을 반사시켜 박막 트랜지스터(23)로 인가되는 레이저빔을 최소화하여 박막 트랜지스터(23)의 손상을 방지할 수 있다.
슬릿(130)은 레이저빔이 가해지는 제2 영역(120)의 외각에 배치될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50) 사이에 선형 또는 가늘고 긴 직사각형 형상으로 형성될 수 있다. 슬릿(130)은 제1전극(30)과 제2전극(50) 사이의 공간, 즉 제1전극(30)과 제2전극(30)의 사이로 노출된 박막 트랜지스터(30)의 상면을 적당하게 덮어 제1전극(30)과 제2전극(50) 사이를 통과하는 레이저빔을 반사 및 회절시켜 박막 트랜지스터(23)로 입사되는 레이저빔의 강도를 최소화할 수 있다.
도 3을 참조하면, 슬릿(130)은 복수의 슬릿(130a, 130b)을 포함할 수 있다. 복수의 슬릿(130a, 130b)은 서로 평행하도록 배치될 수 있다. 복수의 슬릿(130a, 130b)은 제1전극(30)과 제2전극(50) 사이로 입사되는 레이저빔을 반사하거나 복수의 슬릿(130a, 130b)에 의해 형성된 좁은 틈에 의해 회절시켜 박막 트랜지스터(23)로 인가되는 레이저빔을 최소화할 수 있다.
도 4a는 도 2에 표시된 ‘A-A’선을 따라 절단한 단면도이고, 도 4b는 도 2에 표시된 ‘B-B’선을 따라 절단한 단면도이다.
이하에서는, 리페어 과정을 통해 제2 LED(121)를 포함하는 R 서브 픽셀(100R)의 구조에 대해 구체적으로 설명한다. 도 4a는 R 서브 픽셀(100R)의 제1 영역(110)을 나타내고, 도 4b는 R 서브 픽셀(100R)의 제2 영역(120)을 나타낸다.
서브 픽셀(100R)에 불량이 검출된 경우 리페어 과정을 거쳐 불량 서브 픽셀(100R)에 새로운 제2 LED(121)를 장착할 수 있다. R 서브 픽셀(100R)에 장착된 제1 LED(111)가 불량인 경우를 예로 들어 설명한다. 구체적으로, 제1 LED(111)가 발광하지 않는 Off-dot 불량인 경우의 리페어 구조에 대해 설명한다.
도 4를 참조하면, 복수의 서브 픽셀(100R, 100G, 100B) 중 하나의 서브 픽셀(100R)은 기판(20) 상에 배치되는 제1 LED(111) 및 제1 LED(111)에 인접하게 배치되는 제2 LED(121)를 포함할 수 있다.
여기서, 제2 LED(121)는 제1 LED(111)와 동일한 광을 방출하는 LED로 이루어질 수 있다. 본 실시 예에서 제2 LED(121)는 적색 광을 방출할 수 있다. 이에 따라, 제2 LED(121)는 불량인 제1 LED(111)를 대신해서 R 서브 픽셀(100R)을 형성할 수 있다.
제2 LED(121)는 제2 영역(120) 상에 마련된 제1전극(30) 및 제2전극(50)에 본딩 결합할 수 있다. 제2 영역(120) 상에는 제2 LED(121)가 배치될 수 있는 수용 공간(61)이 형성될 수 있다.
수용 공간(61)은 제2 LED(121)를 배치하기 위해 제2 영역(120)에 마련된 경화된 본딩층(65, 도 9b참조)을 제거하여 형성될 수 있다.
제2 LED(121)는 별도의 본딩 부재(125)를 통해 제1전극(30) 및 제2전극(50)에 장착될 수 있다. 제2 LED(121)는 본딩 부재(125)를 통해 제1전극(30) 및 제2전극(50)에 전기적으로 연결될 수 있다.
본딩 부재(125)는 제2 LED(121)와 기판(20) 사이에 설치될 수 있다. 본딩 부재(125)는 전도성 재료로 형성될 수 있다. 예를 들면, 본딩 부재(125)는 도전성 접착제로 형성될 수 있다.
제1 LED(111)에 결함이 있는 경우 제1 LED(111)의 교체 없이 제2 LED(121)를 추가로 설치함으로써 결함 있는 서브 픽셀의 리페어를 용이하게 할 수 있다.
이 경우 희생층(155)은 제2 영역(120)의 에지를 따라 띠 형상으로 존재할 수 있다. 즉, 제2 LED(121)의 외각을 둘러싸도록 배치될 수 있다. 제2 영역(120)에 형성된 희생층(150)의 일부를 제거하고 제2 영역(120)에 제2 LED(121)를 설치하기 때문에 희생층의 일부(155)가 기판(20) 상에 띠 형상으로 남아 있을 수 있다.
이렇게 잔존하는 희생층(155)은 제2 LED(121)와 연결되는 제1전극(30) 및 제2전극(50)상에 제2 영역(120)의 에지를 따라 일정 두께를 갖도록 배치될 수 있다. 또한, 잔존 희생층(155)은 제1전극(30)과 제2전극(50) 사이 및 제2 LED(121)의 외측에 배치된 슬릿(130)의 일부에 존재할 수 있다.
슬릿(130)은 제2 영역(120)에 형성된 본딩층(65, 도 9b참조)을 제거하는 과정에서 박막 트랜지스터(23)를 보호하도록 제2 영역(120)의 에지를 따라 배치될 수 있다.
도 2 내지 4에서는 R 서브 픽셀(100R)이 제1 LED(111) 및 제2 LED(121)를 포함하는 것으로 도시하였으나, 이에 한정하지 않는다. 다른 예로, 복수의 서브 픽셀(100R, 100G, 100B) 중 결함이 있는 서브 픽셀은 후술하는 리페어 과정에 의해 제1 LED(111)에 결함이 있는 경우 제1 LED(111)와 제2 LED(121)를 모두 포함할 수 있다.
복수의 서브 픽셀(100R, 100G, 100B) 중 적어도 어느 하나의 서브 픽셀은 적어도 하나의 LED를 포함할 수 있다. 서브 픽셀(100R, 100G, 100B)에 결함이 발견되지 않은 경우, 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)만을 포함할 수 있다. 그러나, 결함이 있는 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)와 제2 LED(121)를 포함할 수 있다.
도 5는 본 개시의 다른 실시 예에 따른 픽셀의 개략적인 평면도이고, 도 6는 도 5에 표시된 ‘Ⅵ-Ⅵ’ 선을 따라 나타낸 단면도이다.
도 5 및 도 6을 참조하면, 본 개시의 다른 실시 예에 따른 픽셀(10a)은 도 2에서 설명한 픽셀(10)과 대부분의 구성이 동일하다. 다만, 픽셀(10a)은 제1전극(30) 및 제2전극(50a)이 개별 전극으로 형성된 점에서 도 2의 픽셀(10)과 차이가 있다. 따라서, 본 개시의 다른 실시 예에 따른 픽셀(10a)은 도 2에서 설명한 픽셀(10)과 동일하게 중복되는 구성은 구체적인 설명을 생략한다.
픽셀(10a)은 서로 다른 색상의 광을 방출하는 복수의 서브 픽셀(100R, 100G, 100B) 및 복수의 서브 픽셀(100R, 100G, 100B) 각각에 장착되는 LED(111, 121)와 전기적으로 연결되는 제1전극(30) 및 제2전극(50a)을 포함할 수 있다.
하나의 픽셀(10a)을 구성하는 3개의 서브 픽셀(100R, 100G, 100B)은 나란하게 배열될 수 있다. 도 5에서는 복수의 서브 픽셀(100R, 100G, 100B)이 수직한 방향으로 나란하게 배열된 것으로 도시하였으나, 이에 한정하지 않는다. 복수의 서브 픽셀(100R, 100G, 100B)은 수평한 방향으로 나란하게 배열되거나, 기울기를 갖도록 일 방향으로 나란히 배열될 수 있다. 이외에도, 복수의 서브 픽셀(100R, 100G, 100B)은 필요에 따라 다양한 배열을 가질 수 있다.
복수의 서브 픽셀(100R, 100G, 100B) 각각은 기판(20) 상에 배치되는 제1 LED(111)를 포함할 수 있다.
한편, 서브 픽셀(100R)에 불량이 검출된 경우 후술하는 리페어 과정을 거쳐 불량 서브 픽셀(100R)에 새로운 LED(121)를 장착할 수 있다. 이 경우, 복수의 서브 픽셀(100R, 100G, 100B) 중 적어도 하나의 서브 픽셀(100R)은 제1 LED(111) 및 제1 LED(111)에 인접하게 배치되는 제2 LED(121)를 포함할 수 있다.
설명을 위해 도 5에서는 R 서브 픽셀(100R)은 불량이 검출되어 리페어 과정을 거친 상태를 설명하기 위해 제1 LED(111) 및 제2 LED(121)를 포함하는 것으로 도시하였고, G 서브 픽셀(100G) 및 B 서브 픽셀(100B)은 리페어 과정을 거치지 않은 상태를 설명하기 위해 각각 제1 LED(111)만을 포함하는 것으로 도시하였다.
각 서브 픽셀(100R, 100G, 100B)은 박막 트랜지스터(23)와 연결되는 제1전극(30) 및 제2전극(50a)을 포함할 수 있다.
제1전극(30) 및 제2전극(50a)은 각각의 서브 픽셀(100R, 100G, 100B)에 개별적으로 마련된 전원 전극으로 이루어질 수 있다.
각 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)가 설치되는 제1 영역(110), 제1 영역(110)에 설치된 제1 LED(111)가 불량인 경우 새로운 제2 LED(121)가 장착되도록 마련된 제2 영역(120), 및 제1 영역(110)과 제2 영역(120) 사이에 배치된 슬릿(130)을 포함할 수 있다.
제1 영역(110)은 각 서브 픽셀(100R, 100G, 100B)을 형성하는 제1 LED(111)가 설치될 수 있는 영역이고, 제2 영역(120)은 제1 영역(110)에 설치된 제1 LED(111)에 결함이 생긴 경우 새로운 제2 LED(121)가 설치될 수 있는 영역이다.
제1 영역(110) 및 제2 영역(120)에는 각각 제1전극(30) 및 제2전극(50a)이 마련될 수 있다. 제1전극(30) 및 제2전극(50a)은 제1 영역(110) 및 제2 영역(120)에 걸쳐 배치되도록 제1전극(30) 및 제2전극(50a)은 일 방향으로 길게 형성될 수 있다. 이에 따라, 제1전극(30) 및 제2전극(50a)에 2개의 LED(111, 121)가 연결될 수 있다.
기판(20) 상에는 제2 영역(120)을 덮는 희생층(150)이 형성될 수 있다.
희생층(150)은 제2 영역(120)에 마련되는 제1전극(30) 제2전극(50a) 및 슬릿(130)을 덮을 수 있도록 형성될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50a) 사이에 제2 영역(120)의 외측으로 마련될 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50a) 사이에 제2 영역(120)에 설치되는 제2 LED(121)와 간섭되지 않는 위치에 마련될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50a)과 동일한 재료로 이루어질 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50a)과 동일 평면 상에 형성될 수 있다. 즉, 슬릿(130)은 제1전극(30) 및 제2전극(50a)이 형성된 박막 트랜지스터(23)의 상면에 형성될 수 있다.
R 서브 픽셀(100R)은 리페어 과정을 통해 제2 LED(121)를 포함할 수 있다. 서브 픽셀(100R)에 불량이 검출된 경우 리페어 과정을 거쳐 불량 서브 픽셀(100R)에 새로운 제2 LED(121)를 장착할 수 있다. R 서브 픽셀(100R)에 장착된 제1 LED(111)가 불량인 경우를 예로 들어 설명한다. 구체적으로, 제1 LED(111)가 발광하지 않는 Off-dot 불량인 경우의 리페어된 구조에 대해 설명한다.
제1 LED(111)에 결함이 있는 경우 제1 LED(111)의 교체 없이 제2 LED(121)를 추가로 설치함으로써 결함 있는 서브 픽셀(100R)의 리페어를 용이하게 할 수 있다.
이 경우 잔존 희생층(155)은 제2 영역(120)의 에지를 따라 띠 형상으로 배치될 수 있다. 즉, 제2 LED(121)의 외각을 둘러싸도록 배치될 수 있다.
잔존 희생층(155)은 제2 LED(121)와 연결되는 제1전극(30) 및 제2전극(50a)상에 제2 영역(120)의 에지를 따라 일정 두께를 갖는 형상으로 잔존할 수 있다. 또한, 리페어 과정을 거친 R 서브 픽셀(100R)의 경우, 잔존 희생층(155)은 제2 영역(120)에 포함되는 제1전극(30) 및 제2전극(50a) 사이 및 제2 LED(121)의 외각에 배치되는 슬릿(130)의 일부에 잔존할 수 있다.
복수의 서브 픽셀(100R, 100G, 100B) 중 결함이 발견된 적어도 어느 하나의 서브 픽셀(100R)은 2개의 LED, 즉 제1 및 제2 LED(111, 121)를 포함할 수 있다. 결함이 발견되지 않은 서브 픽셀(100G, 100B)은 제1 LED(111)만을 포함할 수 있다.
도 7은 본 개시의 또 다른 실시 예에 따른 픽셀의 개략적인 평면도이다.
도 7을 참조하면, 본 개시의 다른 실시 예에 따른 픽셀(10b)은 도 2에서 설명한 픽셀(10)과 대부분의 구성이 동일하다. 다만, 본 개시의 다른 실시 예에 의한 픽셀(10b)은 제1전극(30) 및 제2전극(50)의 배치 구조가 상술한 픽셀(10)과 차이가 있다. 따라서, 본 개시의 다른 실시 예에 따른 픽셀(10b)은 도 2에서 설명한 픽셀(10)과 동일하게 중복되는 구성은 구체적인 설명을 생략한다.
픽셀(10b)은 서로 다른 색상의 광을 방출하는 복수의 서브 픽셀(100R, 100G, 100B) 및 복수의 서브 픽셀(100R, 100G, 100B) 각각에 장착되는 LED(111, 121)와 전기적으로 연결되는 제1전극(30) 및 제2전극(50)을 포함할 수 있다.
하나의 픽셀(10b)을 구성하는 3개의 서브 픽셀(100R, 100G, 100B)은 삼각형으로 배열될 수 있다. 도 2에서는 복수의 서브 픽셀(100R, 100G, 100B)이 대략 직각삼각형으로 배열된 것과 달리 도 7에서는 복수의 서브 픽셀(100R, 100G, 100B)이 대략 정삼각형으로 배열될 수 있다.
제1전극(30)은 각각의 서브 픽셀(100R, 100G, 100B)에 대해서 개별적으로 마련될 수 있다. 제2전극(50)은 복수의 서브 픽셀(100R, 100G, 100B)에 구비된 복수의 LED들의 일단을 공통으로 연결하도록 마련될 수 있다.
구체적으로, 제2전극(50)은 복수의 서브 픽셀(100R, 100G, 100B) 사이에 역 T자형으로 형성될 수 있고, 제1전극(30)은 제2전극(50)의 일 측면에 나란하게 배치될 수 있다.
제1전극(30)은 개별 전극이고, 제2전극(50)은 공통 전극으로 이루어질 수 있다.
각각의 서브 픽셀(100R, 100G, 100B)에 대해서 제1전극(30) 및 제2전극(50)이 마련될 수 있다. 제1전극(30) 또는 제2전극(50)에 전원이 공급되면, 장착된 제1 LED(111)가 광을 방출할 수 있다.
제1 LED(111)는 본딩층(60)을 통해 제1전극(30) 및 제2전극(50)과 전기적으로 연결될 수 있다.
한편, 서브 픽셀(100R)에 불량이 검출된 경우 후술하는 리페어 과정을 거쳐 불량 서브 픽셀(100R)에 새로운 LED(121)를 장착할 수 있다. 복수의 서브 픽셀(100R, 100G, 100B) 중 적어도 하나의 서브 픽셀(100R)은 제1 LED(111) 및 제1 LED(111)에 인접하게 배치되는 제2 LED(121)를 포함할 수 있다.
설명을 위해 도 7에서는 R 서브 픽셀(100R)은 불량이 검출되어 리페어 과정을 거친 상태를 설명하기 위해 제1 LED(111) 및 제2 LED(121)를 포함하는 것으로 도시하였고, G 서브 픽셀(100G) 및 B 서브 픽셀(100B)은 리페어 과정을 거치지 않은 상태를 설명하기 위해 각각 제1 LED(111)를 포함하는 것으로 도시하였다.
각 서브 픽셀(100R, 100G, 100B)은 박막 트랜지스터(23)와 연결되는 제1전극(30) 및 제2전극(50)을 포함할 수 있다.
제1전극(30)은 각각의 서브 픽셀(100R, 100G, 100B)에 개별적으로 마련된 전원 전극으로 이루어질 수 있고, 제2전극(50)은 각각의 서브 픽셀(100R, 100G, 100B)에 공통적으로 전원을 공급할 수 있도록 마련된 공통 전극으로 이루어질 수 있다.
각 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)가 배치되는 제1 영역(110), 제1 영역(110)에 배치된 제1 LED(111)가 불량인 경우 새로운 제2 LED(121)가 장착되도록 마련된 제2 영역(120), 및 제1 영역(110)과 제2 영역(120) 사이에 배치된 슬릿(130)을 포함할 수 있다.
제1 영역(110)은 각 서브 픽셀(100R, 100G, 100B)을 형성하는 제1 LED(111)가 배치될 수 있는 영역이고, 제2 영역(120)은 제1 영역(110)에 배치된 제1 LED(111)에 결함이 생긴 경우 새로운 제2 LED(121)가 배치될 수 있는 영역이다.
제1 영역(110) 및 제2 영역(120)에는 각각 제1전극(30) 및 제2전극(50)이 마련될 수 있다. 제1전극(30) 및 제2전극(50)은 제1 영역(110) 및 제2 영역(120)에 걸쳐 배치되도록 제1전극(30) 및 제2전극(50)은 일 방향으로 길게 형성될 수 있다. 이에 따라, 제1전극(30) 및 제2전극(50)에 복수의 LED(111, 121)가 연결될 수 있다.
복수의 제1전극(30)들은 제2전극(50)의 측면들 각각을 따라 연장 형성될 수 있다.
기판(20) 상에는 제2 영역(120)을 덮는 희생층(150)이 형성될 수 있다. 희생층(150)은 제2 영역(120)에 대응하는 제1전극(30), 제2전극(50) 및 슬릿(130)을 덮을 수 있도록 형성될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50) 사이에 제2 영역(120)의 외측으로 마련될 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50) 사이에 제2 영역(120)에 설치되는 제2 LED(121)와 간섭되지 않는 위치에 마련될 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50a)과 동일한 재료로 이루어질 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50a)과 동일 평면 상에 형성될 수 있다. 즉, 슬릿(130)은 제1전극(30) 및 제2전극(50a)이 형성된 박막 트랜지스터(23)의 상면에 형성될 수 있다.
R 서브 픽셀(100R)은 리페어 과정을 통해 제2 LED(121)를 포함할 수 있다. R 서브 픽셀(100R)에 장착된 제1 LED(111)가 불량인 경우를 예로 들어 설명한다. 구체적으로, 제1 LED(111)가 발광하지 않는 Off-dot 불량인 경우의 리페어된 구조에 대해 설명한다.
서브 픽셀(100R)의 제1 LED(111)에 결함이 있는 경우 제1 LED(111)의 교체 없이 제2 LED(121)를 추가로 설치할 수 있다.
이 경우 잔존 희생층(155)은 제2 영역(120)의 에지를 따라 띠 형상으로 배치될 수 있다. 즉, 잔존 희생층(155)은 제2 LED(121)의 외각을 둘러싸도록 잔존할 수 있다.
잔존 희생층(155)은 제2 LED(121)와 연결되는 제1전극(30) 및 제2전극(50)상에 제2 영역(120)의 에지를 따라 일정 두께를 갖는 형상으로 잔존할 수 있다. 또한, 리페어 과정을 거친 R 서브 픽셀(100R)의 경우, 잔존 희생층(155)은 제2 영역(120)에 포함되는 제1전극(30) 및 제2전극(50) 사이 및 제2 LED(121)의 외각에 배치되는 슬릿(130)의 일부에 잔존할 수 있다.
복수의 서브 픽셀(100R, 100G, 100B) 중 결함이 발견된 적어도 어느 하나의 서브 픽셀(100R)은 2개의 LED, 즉 제1 및 제2 LED(111, 112)를 포함할 수 있다. 결함이 발견되지 않은 서브 픽셀(100G, 100B)은 제1 LED(111)만을 포함할 수 있다.
이하, 상기와 같은 구조를 갖는 본 개시의 일 실시예에 의한 디스플레이 모듈의 리페어 방법에 대해 도 8을 참조하여 설명한다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 모듈의 리페어 방법을 나타낸 흐름도이다.
도 8을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)의 리페어 방법은 제1 영역(110), 제2 영역(120) 및 슬릿(130)이 마련된 서브 픽셀(100R, 100G, 100B)을 포함하는 기판(20)을 구비하는 단계(S810)와, 기판(20)에 본딩층(60)을 형성하고, 제1 영역(110)에 제1 LED(111)를 장착하는 단계(S820)와, 기판(20) 상에 형성된 서브 픽셀(100R, 100G, 100B)의 불량을 검출하는 단계(S830), 검출된 불량 서브 픽셀(100R, 100G, 100B)의 제2 영역(120) 에지를 따라 본딩층(60)을 제거하는 단계(S840), 제2 영역(120)의 에지를 따라 노출된 희생층(150)을 절단하여 제2영역(120)의 희생층(150)과 본딩층(60)을 제거하는 단계(S850), 희생층(150) 및 본딩층(60)이 제거된 제2 영역(120)에 새로운 제2 LED(121)를 장착하는 단계(S860)를 포함할 수 있다.
이하에서 도 9 내지 도 12를 참조하여, 각 단계의 구체적인 방법을 설명한다.
도 9 내지 도 12는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 리페어 방법을 나타내는 도면이다.
설명의 편의를 위해 도 9a는 도 2에 표시된 ‘A-A’선을 따라 절단한 단면도로 서브 픽셀의 제1 영역(110)을 나타내고, 도 9b는 도 2에 표시된 ‘B-B’선을 따라 절단한 단면도로 서브 픽셀의 제2 영역(120)을 나타낸다.
먼저, 제1 영역(110), 제2 영역(120) 및 슬릿(130)이 마련된 서브 픽셀(100R, 100G, 100B)을 포함하는 기판(20)을 준비한다(S810).
기판(20)에 형성된 서브 픽셀(100R, 100G, 100B)은 제1 영역(110), 제2 영역(120) 및 슬릿(130)을 포함할 수 있다. 제1 영역(110)은 각 서브 픽셀(100R, 100G, 100B)을 형성하는 제1 LED(111)가 설치될 수 있는 영역이다. 제2 영역(120)은 제1 영역(110)에 인접하게 형성되는 영역으로, 제2 영역(120)은 제1 영역(110)에 설치된 제1 LED(111)에 결함이 생긴 경우 새로운 제2 LED(121)가 설치될 수 있는 영역이다.
슬릿(130)은 제1전극(30) 및 제2전극(50) 사이에 제2 영역(120)의 외측으로 배치될 수 있다. 슬릿(130)은 후술하는 본딩층(60)을 제거하는 과정에서 슬릿(130) 하측에 마련된 박막 트랜지스터(23)를 보호할 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50)이 배치되지 않은 박막 트랜지스터(30)의 상면에 배치되어 제1전극(30) 및 제2전극(50)에 의해 보호받지 못하는 박막 트랜지스터(23)의 부분을 보호할 수 있다.
이러한 기판(20)에 본딩층(60)을 형성하고, 제1 영역(110)에 제1 LED(111)를 장착한다(S820).
기판(20)에는 본딩층(60)이 형성될 수 있다. 본딩층(60)은 제1 LED(111)를 제1전극(30)과 제2전극(50)에 전기적으로 연결하기 위한 것으로, 제1전극(30) 및 제2전극(50) 상에 형성될 수 있다.
제1 영역(110)에는 서브 픽셀(100R, 100G, 100B)을 형성하는 제1 LED(111)가 본딩층(60)을 통해 장착될 수 있다. 제1 LED(111)는 고온 및 고압 하에서 본딩층(60)을 통해 기판(20) 상에 장착되기 때문에 열경화성 수지로 구성된 본딩층(60)은 경화될 수 있다.
이렇게 서브 픽셀(100R, 100G, 100B)을 형성한 이후에 기판(20) 상에 형성된 서브 픽셀의 불량을 검출한다(S830).
제1 LED(111)가 불량인 경우 광을 방출하지 않기 때문에, 디스플레이 모듈(1)에 전원을 인가하였을 때, 서브 픽셀이 점등되지 않는 오프닷(Off-dot) 현상이 발생할 수 있다.
이하에서, 제1 영역(110)에 장착된 제1 LED(111)가 불량인 경우 제2 영역(120)에 새로운 제2 LED(121)를 장착하는 과정을 설명한다.
도 10a 및 도 10b를 참조하면, 검출된 불량 서브 픽셀의 제2 영역(120)의 에지를 따라 본딩층(60)을 제거한다(S840). 본딩층은 레이저빔을 조사하여 제거할 수 있다.
제1 LED(111)를 장착하는 과정에서 본딩층(60)이 경화되었기 때문에 제2 영역(120) 상에 형성된 경화된 본딩층(65)을 제거해야 한다.
본딩층(65)을 제거하기 위해 제2 영역(120) 상에 마련된 희생층의 일부(151)를 노출시킬 수 있다. 희생층의 일부(151)를 노출시키기 위해 제2 영역(120) 에지를 따라 제2 영역(120) 상에 배치된 본딩층(65)을 제거할 수 있다.
본딩층(60)은 레이저를 이용하여 제거될 수 있다. 제2 영역(120) 에지를 따라 본딩층(60)에 레이저빔을 조사하여 본딩층(60)을 제거할 수 있다. 본딩층(60)은 희생층(150)의 일부(151)가 노출되는 정도로 제거될 수 있다. 그러면, 제2영역(120)에 대응하는 본딩층(60)에는 제2영역(120)의 에지를 따라 깊은 홈이 형성되며, 홈의 바닥에 희생층(151)이 노출된다.
본딩층(60)의 일부를 제거하는 과정에서 본딩층(60)에 조사된 레이저빔에 의해 기판(20)에 형성된 박막 트랜지스터(23)가 손상될 수 있다. 그러나, 본 개시의 일 실시예에 의한 디스플레이 모듈(1)는 제2영역(120)에 희생층(150)이 마련되므로, 본딩층(60)을 제거할 때, 레이저빔에 의해 박막 트랜지스터(23)가 손상되는 것을 줄일 수 있다.
또한, 본 개시에 의한 디스플레이 모듈(1)는 레이저빔에 의해 본딩층(60)을 제거할 때, 박막 트랜지스터(23)를 보호하기 위해 제2 영역(120)의 에지를 따라 슬릿(130)이 배치될 수 있다.
슬릿(130)은 금속 재료로 이루어져 조사된 레이저빔을 반사 또는 회절시켜 박막 트랜지스터(23)로 입사되는 레이저빔의 세기를 최소화할 수 있다. 슬릿(130)과 마찬가지로 제1전극(30) 및 제2전극(50)은 조사된 레이저빔을 반사시켜 레이저빔으로부터 박막 트랜지스터(23)를 보호할 수 있다.
이에 따라, 슬릿(130)은 제1전극(30) 및 제2전극(50)이 배치되지 않은 박막 트랜지스터(23)의 상면에 제2 영역(120)의 외각을 따라 배치될 수 있다.
또한, 슬릿(130)은 금속 재료로 이루어지기 때문에 제1전극(30) 및 제2전극(50)과 쇼트가 발생하지 않도록 일정 간격 이격 배치될 수 있다.
한편, 슬릿(130)은 금속 재료로 이루어지는 것으로 설명하였으나, 이에 한정하지 않고 조사된 레이저빔의 세기를 저감시키거나 레이저빔을 차단할 수 있는 재료로 이루어질 수 있다.
도 11a 및 도 11b를 참조하면, 제2 영역(120)의 에지를 따라 노출된 희생층의 일부(151)를 제거하여 제2영역(120)에 대응하는 희생층(150)과 희생층(150) 상에 형성된 본딩층(65)을 제거한다(S850).
외부로 노출된 희생층의 일부(151)를 제거하면, 희생층(150)은 기판(20)으로부터 떨어질 수 있다. 희생층(150)이 기판(20)으로부터 분리되면, 희생층(150) 상에 형성된 본딩층(65)도 함께 제거된다.
희생층(150)의 일부(151)는 식각액을 이용하는 습식식각(wet-etching)으로 제거할 수 있다. 구체적으로, 습식 식각으로 외부로 노출된 희생층 일부(151)를 제거하면, 제2영역(120)에 대응하는 희생층(150)을 제거할 수 있다.
한편, 희생층(150)은 레이저빔을 이용하여 제거될 수 있다. 레이저빔으로 노출된 희생층의 일부(151)를 절단 또는 제거하면, 제2영역(120)에 대응하는 희생층(150)을 기판(20)으로부터 분리할 수 있다. 그러면, 희생층(150) 상에 형성된 본딩층(65)도 희생층(150)과 함께 기판(20)으로부터 분리할 수 있다.
이상에서는 희생층(150)을 제거하기 위한 방법을 습식식각 또는 레이저 방식으로 설명하였으나, 이에 한정되지 않는다. 이외에도 희생층(150)은 다양한 방식으로 제거될 수 있다.
희생층(150)이 분리됨에 따라 희생층(150) 상에 형성된 본딩층(65)도 함께 기판(20)으로부터 분리될 수 있다. 제2 영역(120)에 형성된 본딩층(65)이 제거됨에 따라 제2 영역(120) 상에 제2 LED(121)가 배치될 수 있는 수용 공간(61)이 형성될 수 있다.
희생층(150)은 기판(20) 상에 제2 영역(120) 보다 넓게 형성되기 때문에 희생층의 일부(155)는 제거되지 않고 기판(20) 상에 잔존할 수 있다. 희생층(150)의 일부인 잔존 희생층(155)은 제2 영역(120)의 에지를 따라 띠 형상으로 잔존할 수 있다.
제2 영역(120) 상에 형성된 본딩층(65)을 제거하기 위한 희생층(150)의 일부를 제거하면, 제2 영역(120)의 외각에 희생층의 일부(155)가 기판(20) 상에 띠 형상으로 남아 있을 수 있다.
이와 같은 잔존 희생층(155)은 제2 LED(121)와 연결되는 제1전극(30) 및 제2전극(50)상에 제2 영역(120)의 에지를 따라 일정 두께를 갖도록 배치될 수 있다. 또한, 잔존 희생층(155)은 제1전극(30) 및 제2전극(50) 사이 및 제2 LED(121)의 외각에 배치되는 슬릿(130)의 일부에 배치될 수 있다.
슬릿(130)은 제2 영역(120)에 형성된 본딩층(65)을 레이저빔으로 제거하는 과정에서 박막 트랜지스터(23)를 보호하도록 제2 영역(120)의 에지를 따라 배치될 수 있다.
도 12a 및 도 12b를 참조하면, 희생층(150) 및 본딩층(65)이 제거된 제2 영역(120)에 새로운 제2 LED(121)를 장착할 수 있다(S860).
제2 LED(121)는 수용 공간(61)에 배치될 수 있다. 수용 공간(61)에 배치된 제2 LED(121)는 별도의 본딩 부재(125)를 통해 제 제1전극(30) 및 제2전극(50)과 전기적으로 연결될 수 있다.
제2 LED(121)는 제1 LED(111)와 동일한 광을 방출하는 LED로 이루어질 수 있다. 이에 따라, 제2 LED(121)는 불량인 제1 LED(111)를 대신해서 서브 픽셀을 형성할 수 있다.
상술한 바와 같이 본 개시의 일 실시예에 의한 디스플레이 모듈(1)는 제1 LED(111)에 결함이 있는 경우 제1 LED(111)의 교체 없이 제2 LED(121)를 추가로 배치함으로써 결함 있는 서브 픽셀의 리페어를 용이하게 할 수 있다.
이상에서는 서브 픽셀에 오프닷 결함이 있는 경우에 이 오프닷 결함이 있는 서브 픽셀을 리페어할 수 있는 구조를 갖는 디스플레이 모듈와 리페어 방법에 대해 설명하였다.
그러나, 디스플레이 모듈(1)가 온닷(On-dot) 결함이 있는 경우에는, 상기와 같이 제2영역에 제2 LED를 설치하여도 제1 LED가 계속 발광하므로 리페어가 완료되지 않는다. 따라서, 디스플레이 모듈(1)에 온닷 결함이 발생한 경우에는, 결함이 발생된 서브 픽셀의 제1 LED가 발광하지 못하도록 할 필요가 있다.
이하, 도 13을 참조하여 온닷 결함을 리페어할 수 있는 구조를 갖는 디스플레이 모듈에 대해 상세하게 설명한다.
도 13은 도 2에 표시된 ‘A-A’선을 따라 절단하여 박막 트랜지스터를 나타낸 단면도이다. 참고로, 도 13은 상술한 도 4(a)의 단면도와 달리, 박막 트랜지스터(23)의 구조를 상세하게 도시하고 있다.
도 13을 참고하면, 기판(20)과 기판(20)의 상부에 설치된 제1 LED(111)를 포함할 수 있다.
기판(20)은 베이스 기판(21)과 베이스 기판(21)의 상면에 형성된 복수의 박막 트랜지스터를 포함할 수 있다. 베이스 기판(21)은 유리 기판으로 형성될 수 있다. 복수의 박막 트랜지스터(23)는 베이스 기판(21)에 필름 형상으로 설치될 수 있다. 복수의 박막 트랜지스터(23)는 복수의 LED를 제어하도록 형성된다.
복수의 박막 트랜지스터(23) 위에는 복수의 픽셀이 형성된다. 복수의 픽셀 각각은 복수의 서브 픽셀을 포함할 수 있다. 예를 들면, 상술한 바와 같이 한 개의 픽셀(10)은 세개의 서브 픽셀(100R, 100G, 100B)을 포함할 수 있다. 한 개의 서브 픽셀은 적어도 한 개의 LED(111)를 포함할 수 있다.
또한, 한 개의 서브 픽셀(100R, 100G, 100B)은 제1 LED(111)가 설치되는 제1영역(110)과 제2 LED(121)가 설치되는 제2영역(120)을 포함할 수 있다. 제1영역(110)과 제2영역(120)에는 제1 LED(111)와 제2 LED(121)를 제어할 수 있는 박막 트랜지스터(23)가 설치된다.
이하, 도 13을 참조하여, 제1 LED(111)의 아래에 형성되는 박막 트랜지스터(23)의 구조에 대해 상세하게 설명한다.
도 13은 도 2에 표시된 ‘A-A’선을 따라 절단하여 박막 트랜지스터를 나타낸 단면도이다.
도 13을 참조하면, 디스플레이 모듈(1)은 복수의 박막 트랜지스터(23)가 형성된 기판(20) 및 복수의 박막 트랜지스터(20) 위에 배치되는 복수의 서브 픽셀(100R, 100G, 100B)을 포함하는 복수의 픽셀(10)을 포함한다. 복수의 박막 트랜지스터(23) 각각은 기판(20)에 마련되는 제1금속 패드(231); 제1금속 패드(231)를 덮는 제1절연층(151); 제1금속 패드(231) 위로 제1절연층(251)에 마련되며, 제1금속 패드(231)와 연결되는 제2금속 패드(232); 제1금속 패드(231) 위로 제1절연층(251)에 마련되고, 제2금속 패드(232)와 이격되며, 제1금속 패드(231)와 연결되는 제3금속 패드(233); 제1절연층(251)에 마련되며, 제3금속 패드(233)와 이격된 제4금속 패드(234); 제2금속 패드(232), 제3금속 패드(233), 및 제4금속 패드(234)를 덮는 제2절연층(252); 제2금속 패드(232) 위로 제2절연층(252)에 마련되며, 제2금속 패드(232)와 연결되는 제5금속 패드(235); 제3금속 패드(233) 위로 제2절연층(252)에 마련되고, 제5금속 패드(235)와 이격되며, 제3금속 패드(233)와 연결되는 제6금속 패드(236); 제4금속 패드(234) 위로 제2절연층(252)에 마련되고, 제6금속 패드(236)와 이격되며, 제4금속 패드(234)와 연결되는 제7금속 패드(237); 제5금속 패드(235), 제6금속 패드(236), 및 제7금속 패드(237)를 덮는 제3절연층(253); 제6금속 패드(236) 위로 제3절연층(253)에 마련되며, 제6금속 패드(236)와 연결되는 제1전극(30); 및 제7금속 패드(237) 위로 제3절연층(253)에 마련되고, 제7금속 패드(237)와 연결되며, 제1전극(30)으로부터 일정 거리 이격되는 제2전극(50);을 포함한다. 복수의 서브 픽셀 각각은 적어도 한 개의 LED(111)를 포함하며, 적어도 한 개의 LED(111)는 상기 제1전극(30)과 상기 제2전극(50)에 연결되며, 상기 제7금속 패드(237)는 제1전극(30)을 넘어 제2전극(50) 쪽으로 연장되어, 위로는 상기 제1전극(30)과 제2전극(50) 사이의 공간을 마주하고, 아래로는 제3금속 패드(233)의 일부분과 마주하도록 형성될 수 있다.
구체적으로, 박막 트랜지스터(23)는 기판(20), 즉 베이스 기판(21)에 마련되는 제1금속 패드(231)를 포함한다. 제1금속 패드(231)는 박막 트랜지스터(23)의 게이트(gate) 전극을 형성할 수 있다. 베이스 기판(21)은 유리 기판으로 형성될 수 있다.
베이스 기판(21)의 상면에는 제1금속 패드(231)를 덮도록 제1절연층(251)이 마련된다.
제1절연층(251)의 상면에는 제2금속 패드(232), 제3금속 패드(233), 및 제4금속 패드(234)가 형성된다.
제2금속 패드(232)는 제1금속 패드(231) 위로 제1절연층(251)에 마련되며, 제1금속 패드(231)와 연결된다. 즉, 제2금속 패드(232)는 수직방향에서 볼 때 제1금속 패드(231)와 겹치도록 제1금속 패드(231)의 위에 형성되며, 제1비아(241)를 통해 제1금속 패드(231)와 전기적으로 연결된다. 제2금속 패드(231)는 제1금속 패드(231)와 수직방향으로 일정 거리 이격되므로, 제1금속 패드(231)와 제2금속 패드(232) 사이에는 제1절연층(251)이 존재하며, 제1비아(241)는 제1절연층(251)을 관통하여 제1금속 패드(231)와 제2금속 패드(232)를 연결한다.
제3금속 패드(233)는 제1금속 패드(231) 위로 제1절연층(251)에 마련되고, 제2금속 패드(232)와 이격되며, 제1금속 패드(231)와 연결된다. 즉, 제3금속 패드(233)는 수직방향으로 볼 때 일부가 제1금속 패드(231)와 겹치도록 제1금속 패드(231)의 위에 형성되며, 제2비아(242)를 통해 제1금속 패드(231)와 전기적으로 연결된다. 제3금속 패드(233)는 제1금속 패드(231)와 수직방향으로 일정 거리 이격되므로, 제1금속 패드(231)와 제3금속 패드(233) 사이에는 제1절연층(251)이 존재하며, 제2비아(242)는 제1절연층(251)을 관통하여 제1금속 패드(231)와 제3금속 패드(233)를 연결한다. 제3금속 패드(233)는 제1절연층(251)의 상면에 제2금속 패드(232)와 일정 거리 이격되도록 형성된다. 제3금속 패드(233)는 게이트 전극인 제1금속 패드(231)와 연결되므로 게이트 패드라고 칭할 수 있다.
제4금속 패드(234)는 제1절연층(251)에 마련되며, 제3금속 패드(233)와 이격되도록 마련된다. 즉, 제4금속 패드(234)는 수직방향에서 볼 때 제1금속 패드(231)와 겹치지 않도록 제3금속 패드(233)로부터 일정 거리 이격되어 형성된다. 제4금속 패드(234)는 소스 전압(Vss)을 인가할 수 있는 소스 전압 인가용 패드(239)와 전기적으로 연결될 수 있다.
제1절연층(251)의 상면에는 제2금속 패드(232), 제3금속 패드(233), 및 제4금속 패드(234)를 덮도록 제2절연층(252)이 마련된다.
제2절연층(252)의 상면에는 제5금속 패드(235), 제6금속 패드(236), 및 제7금속 패드(237)가 형성된다.
제5금속 패드(235)는 제2금속 패드(232) 위로 제2절연층(252)에 마련되며, 제2금속 패드(232)와 연결된다. 즉, 제5금속 패드(235)는 수직방향에서 볼 때 제2금속 패드(232)와 겹치도록 제2금속 패드(232)의 위에 형성되며, 제3비아(243)를 통해 제2금속 패드(232)와 전기적으로 연결된다. 제5금속 패드(235)는 수직방향으로 제2금속 패드(232)와 일정 거리 이격되므로, 제2금속 패드(232)와 제5금속 패드(235) 사이에는 제2절연층(252)이 존재하며, 제3비아(243)는 제2절연층(252)을 관통하여 제2금속 패드(232)와 제5금속 패드(235)를 연결한다. 제5금속 패드(235)는 드레인 전압(Vdd)을 인가할 수 있는 드레인 전압 인가용 패드(238)와 전기적으로 연결될 수 있다. 드레인 전압 인가용 패드(238)는 시험 전압을 인가할 수 있도록 형성된 테스트 패드와 연결될 수 있다.
제6금속 패드(236)는 제3금속 패드(233) 위로 제2절연층(252)에 마련되고, 제5금속 패드(235)와 이격되며, 제3금속 패드(233)와 연결된다. 즉, 제6금속 패드(236)는 수직방향에서 볼 때 제3금속 패드(233)와 일부가 겹치도록 제3금속 패드(233)의 위에 형성되며, 제4비아(244)를 통해 제3금속 패드(233)와 전기적으로 연결된다. 제6금속 패드(236)는 수직방향으로 제3금속 패드(233)와 일정 거리 이격되므로, 제3금속 패드(233)와 제6금속 패드(236) 사이에는 제2절연층(252)이 존재하며, 제4비아(244)는 제2절연층(252)을 관통하여 제3금속 패드(233)와 제6금속 패드(236)를 연결한다.
제7금속 패드(237)는 제4금속 패드(234) 위로 제2절연층(252)에 마련되고, 제6금속 패드(236)와 이격되며, 제4금속 패드(234)와 연결된다. 즉, 제7금속 패드(237)는 수직방향에서 볼 때 제4금속 패드(234)와 겹치도록 제4금속 패드(234)의 위로 제2절연층(252)의 상면에 형성되며, 제5비아(245)를 통해 제4금속 패드(234)와 전기적으로 연결된다. 제7금속 패드(237)는 수직방향으로 제4금속 패드(234)와 일정 거리 이격되므로, 제4금속 패드(234)와 제7금속 패드(237) 사이에는 제2절연층(252)이 존재하며, 제5비아(245)는 제2절연층(252)을 관통하여 제4금속 패드(234)와 제7금속 패드(237)를 연결한다.
또한, 제7금속 패드(237)는 제3금속 패드(233) 위로 연장된다. 즉, 제7금속 패드(237)는 아래에 위치한 제3금속 패드(233)와 일정 길이(L2) 겹치도록 제6금속 패드(236) 쪽으로 연장된다. 따라서, 제7금속 패드(237)는 제1전극(30)을 넘어 제2전극(50) 쪽으로 연장되어, 위로는 제1전극(30)과 제2전극(50) 사이의 공간을 마주하고, 아래로는 제3금속 패드(233)의 일부분과 마주한다. 즉, 제7금속 패드(237)는 위로는 제1전극(30)을 넘어 제6금속 패드(236) 쪽으로 일정 길이(L1)만큼 연장되고, 아래로는 제3금속 패드(233)와 일정 길이(L2) 겹치도록 형성할 수 있다. 제7금속 패드(237)는 제4금속 전극(234)을 통해 소스 전압 인가용 패드(239)와 전기적으로 연결되므로 소스 패드라 칭할 수 있다.
이와 같이, 제7금속 패드(237)가 제3금속 패드(233)와 일정 길이(L2) 겹치도록 형성하면, 필요한 경우, 레이저 용접으로 제7금속 패드(237)와 제3금속 패드(233)를 연결할 수 있다.
제2절연층(252)의 상면에는 제5금속 패드(235), 제6금속 패드(236), 및 제7금속 패드(237)를 덮도록 제3절연층(253)이 마련된다. 제3절연층(253)의 아래에 위치한, 제1 내지 제7금속 패드(231,232,233,234,235,236,237), 제1 및 제2절연층(251,252)이 박막 트랜지스터를 형성할 수 있다.
제3절연층(253)의 상면에는 제1전극(30)과 제2전극(50)이 형성된다.
제1전극(30)은 제7금속 패드(237) 위로 제3절연층(253)에 마련되고, 제7금속 패드(237)와 연결된다. 제1전극(30)은 제7금속 패드(237)와 일정 부분 겹치도록 제3절연층(253)의 상면에 마련되며, 제7비아(247)를 통해 제7금속 패드(237)와 전기적으로 연결된다. 제1전극(30)은 수직방향으로 제7금속 패드(237)와 일정 거리 이격되므로, 제7금속 패드(237)와 제1전극(30) 사이에는 제3절연층(253)이 존재하며, 제7비아(247)는 제3절연층(253)을 관통하여 제1전극(30)과 제7금속 패드(237)를 연결한다.
제2전극(50)은 제6금속 패드(236) 위로 제3절연층(253)에 마련되며, 제6금속 패드(236)와 연결되며, 제1전극(30)으로부터 일정 거리(G) 이격된다. 즉, 제2전극(50)은 제1전극(30)과 수평방향으로 일정 거리 이격되며, 제6금속 패드(236)와 일정 부분 겹치도록 제3절연층(253)의 상면에 마련되며, 제6비아(246)를 통해 제6금속 패드(236)와 전기적으로 연결된다. 제2전극(50)은 수직방향으로 제6금속 패드(236)와 일정 거리 이격되므로, 제6금속 패드(236)와 제2전극(50) 사이에는 제3절연층(253)이 존재하며, 제6비아(246)는 제3절연층(253)을 관통하여 제2전극(50)과 제6금속 패드(236)를 연결한다.
제1전극(30)과 제2전극(50)은 제1 LED(111)와 전기적으로 연결된다. 예를 들면, 제1전극(30)과 제2전극(50)은 본딩층(60)을 형성하는 이방성 도전 필름의 미세 도전 입자를 통해 제1 LED(111)와 전기적으로 연결될 수 있다.
따라서, 박막 트랜지스터(23)가 작동하여 제1 LED(111)에 전압을 인가하면, 제1 LED(111)가 동작하여 광을 방출하게 된다. 제1 LED(111)에 전압이 인가되지 않는 경우에는, 제1 LED(111)는 꺼져 광을 방출하지 않는다.
그러나, 제1 LED(111)에 불량이 발생한 경우에는, 전압이 인가되지 않는 경우에도 제1 LED(111)가 광을 방출할 수 있다. 즉, 온닷 불량이 발생할 수 있다. 이와 같이, 전압이 인가되지 않을 때, 복수의 서브 픽셀 중 어느 하나의 제1 LED(111)가 광을 방출하는 경우에는 제1 LED(111)가 작동하지 않도록 리페어를 할 필요가 있다.
도 14는 본 개시의 일 실시예에 따른 서브 픽셀이 불량인 경우, 리페어한 상태를 나타낸 단면도이다.
도 14에 도시된 바와 같이, 복수의 박막 트랜지스터 중 제1 LED(111)와 대응하는 박막 트랜지스터(23)의 제3금속 패드(233)는 레이저 용접으로 제7금속 패드(237)와 연결되도록 하고, 제4금속 패드(234)는 레이저빔으로 소스 전압 인가용 패드(239)와의 연결이 절단되도록 한다. 그러면, 제1 LED(111)와 연결된 제1전극(30)과 제2전극(40)에 동일한 전압, 즉 드레인 전압이 인가되므로, 제1 LED(111)는 광을 방출하지 않게 된다.
이때, 베이스 기판(21)의 하면을 통해 레이저빔을 박막 트랜지스터(23)에 조사할 수 있다.
구체적으로, 베이스 기판(21)은 유리 기판으로 제작되므로, 베이스 기판(21)의 아래에서 레이저빔을 조사하여 제3금속 패드(233)와 제7금속 패드(237)를 용접할 수 있다. 그러면, 제3금속 패드(233)와 제7금속 패드(237)는 제2절연층(252)을 관통하는 용접부(233w)에 의해 전기적으로 연결된다. 또한, 베이스 기판(21)의 아래에서 레이저빔을 조사하여 제4금속 패드(234)를 절단할 수 있다. 제4패드(234)가 절단되면, 제4금속 패드(234)와 소스 전압 인가용 패드(239) 사이의 연결이 끊어지므로, 제7금속 패드(237)와 소스 전압 인가용 패드(239) 사이의 전기적 연결이 끊어진다.
따라서, 소스 전압 인가용 패드(239)에 인가되는 소스 전압이 제7금속 패드(237)로 인가되지 않고, 제3금속 패드(233)를 통해 드레인 전압 인가용 패드(238)에 인가되는 드레인 전압이 제7금속 패드(237)로 인가된다. 그 결과, 제1 LED(111)에 연결된 제1전극(30)과 제2전극(50) 모두에 드레인 전압만 인가되므로, 제1 LED(111)는 점등하지 않게 된다.
서브 픽셀의 제2 LED(121)가 설치될 제2영역(120)에도 제2 LED(121)를 제어할 박막 트랜지스터가 설치되어 있다.
이하, 도 15를 참조하여, 제1 LED(111)에 불량이 발생할 경우, 새로운 제2 LED(121)가 설치될 제2영역(120)에 형성되는 박막 트랜지스터(23)의 구조에 대해 상세하게 설명한다.
도 15는 도 2에 표시된‘B-B’선을 따라 절단하여 박막 트랜지스터를 나타낸 단면도이다.
도 15를 참조하면, 제2영역(120)에 형성되는 박막 트랜지스터(23)의 구조는 제1영역(110), 즉 제1 LED(111)의 아래에 설치되는 박막 트랜지스터(23)의 구조와 동일하다. 따라서, 이하에서는 도 13에 도시된 제1 LED(111)의 박막 트랜지스터(23)와 상이한 부분에 대해서만 설명한다.
제3절연층(253)의 상면에는 제1전극(30)과 제2전극(50)이 일정 간격(G)으로 이격되어 설치된다. 제1전극(30)과 제2전극(50)에는 제1 LED(111)가 불량인 경우, 새로운 제2 LED를 설치할 수 있다.
제1전극(30)의 표면에는 제1전극(30)이 산화하는 것을 방지하기 위한 캡핑 금속(capping metal)(31)이 형성되어 있다. 제2전극(50)의 표면에도 제2전극(50)이 산화하는 것을 방지하기 위한 캡핑 금속(51)이 형성되어 있다.
제1전극(30)과 제2전극(50)의 사이에는 슬릿(130)이 마련된다. 슬릿(130)은 제1전극(30) 및 제2전극(50)과 동일하게 제3절연층(253)의 상면에 마련된다. 슬릿(130)은 제1전극(30) 및 제2전극(50)과 쇼트가 발생하지 않도록 일정 간격 이격 배치될 수 있다. 슬릿(130)은 본딩층(60)을 제거하는 과정에서 슬릿(130) 하측에 마련된 박막 트랜지스터(23)를 보호할 수 있다.
슬릿(130)은 복수의 슬릿(130a, 130b)을 포함할 수 있다. 복수의 슬릿(130a, 130b)은 서로 평행하도록 배치될 수 있다. 복수의 슬릿(130a, 130b)은 제1전극(30)과 제2전극(50) 사이의 제3절연층(253)으로 입사되는 레이저빔을 반사하거나 복수의 슬릿(130a, 130b)에 의해 형성된 좁은 틈에 의해 회절시켜 박막 트랜지스터(23)로 인가되는 레이저빔을 최소화할 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50)과 동일한 재료로 이루어질 수 있다.
슬릿(130)은 제1전극(30) 및 제2전극(50)과 동일 평면, 즉 제3절연층(253)의 상면에 형성될 수 있다. 슬릿(130)은 제1전극(30) 및 제2전극(50)과 마찬가지로 TFT 제조 공정에서 함께 형성될 수 있다. 예를 들어, 슬릿(130)은 박막 트랜지스터(23)의 제3절연층(253)의 상면에 적층(또는 증착)되는 형태로 형성될 수 있다.
슬릿(130)은 희생층(150)의 아래에 위치한 박막 트랜지스터(23)의 제7금속 패드(237)와 마주하도록 형성될 수 있다. 즉, 슬릿(130)의 아래에는 제3절연층(253)으로 덮여 있으며, 제1전극(30)을 넘어 제6금속 패드(236) 쪽으로 일정 길이(L1)만큼 연장되는 제7금속 패드(237)가 형성될 수 있다. 따라서, 레이저빔으로 희생층(150)을 절단할 때, 슬릿(130)의 사이를 통과하여 제3절연층(253)을 통해 입사되는 레이저빔은 제7금속 패드(237)에 의해 반사될 수 있다. 이와 같이 슬릿(130)의 아래에 제7금속 패드(237)가 마련되면, 희생층(150)을 절단할 때 박막 트랜지스터(23)로 입사되는 레이저빔을 슬릿(130)과 제7금속 패드(237)로 반사 또는 회절시킬 수 있으므로 박막 트랜지스터(23)의 손상을 최소화할 수 있다.
희생층(150)은 제1전극(30), 제2전극(50), 및 슬롯(130)을 덮도록 제3절연층(253)의 상면에 형성된다.
희생층(150)의 아래에 위치한 박막 트랜지스터(23)의 제7금속 패드(237)는 위로는 제1전극(30)을 넘어 제6금속 패드(236) 쪽으로 일정 길이(L1)만큼 연장되어 있다. 따라서, 레이저빔으로 희생층(150)을 절단할 때, 제7금속 패드(237)가 제3절연층(253)을 통해 입사되는 레이저빔을 반사할 수 있다. 그 결과, 제2영역(120)에 새로운 제2 LED(121)를 설치하기 위해 레이저빔으로 희생층(150)을 절단할 때, 레이저빔이 제7금속 패드(237) 아래의 박막 트랜지스터(23)에 손상을 주는 것을 최소화할 수 있다.
이하, 도 14 및 도 16을 참조하여 본 개시의 일 실시예에 의한 디스플레이 모듈에 온닷 불량이 발생한 경우, 온닷 불량을 리페어하는 방법에 대해 상세하게 설명한다.
도 16은 본 개시의 일 실시예에 따른 디스플레이 모듈의 리페어 방법은 나타낸 흐름도이다.
복수의 픽셀이 형성된 기판(20) 상에 각 픽셀(10)에 포함된 복수의 서브 픽셀(100R, 100G, 100B) 중 불량한 서브 픽셀을 검출한다(S1510). 불량 서브 픽셀은 기판(20)에 전압이 인가되었을 때, 발광하지 않는 서브 픽셀과 기판(20)에 전압이 인가되지 않은 경우에도 발광하는 서브 픽셀을 포함할 수 있다. 즉, 불량 서브 픽셀은 오프닷 불량과 온닷 불량이 발생한 서브 픽셀을 포함한다.
본 실시예는 온닷 불량이 발생한 서브 픽셀을 리페어하는 방법에 관한 것이다.
온닷 불량이 발생한 서브 픽셀을 검출하였으면, 검출된 불량 서브 픽셀에 대응하는 박막 트랜지스터(23)의 제3금속 패드(233)와 제7금속 패드(237)를 연결한다(S1520). 제3금속 패드(233)와 제7금속 패드(237)는 레이저빔을 이용하여 연결할 수 있다. 구체적으로, 기판(20)의 아래에서 레이저빔을 조사하여 제3금속 패드(233)가 제7금속 패드(237)와 연결되도록 한다. 즉, 제3금속 패드(233)와 제7금속 패드(237)는 레이저 용접으로 서로 부착된다. 그러면, 제3금속 패드(233)와 제7금속 패드(237)는 용접부(233w)를 통해 서로 전기적으로 연결된다.
이때, 제3금속 패드(233)의 위에 위치하는 제7금속 패드(237)는 일정 길이(L2) 제3금속 패드(233)와 겹치도록 제2절연층(252)의 상면에서 연장되어 있으므로, 제3금속 패드(233)의 아래에서 레이저빔을 조사하면 제3금속 패드(233)와 제7금속 패드(237)가 용접부(233w)에 의해 연결될 수 있다.
이어서, 제7금속 패드(237)와 연결된 제4금속 패드(234)를 절단하여, 소스 전압이 제7금속 패드(237)로 인가되지 않도록 한다(S1530). 제4금속 패드(234)는 레이저빔을 이용하여 절단될 수 있다. 구체적으로, 기판(20)의 아래에서 레이저빔을 조사하여 제4금속 패드(234)를 절단한다. 이때, 제7금속 패드(237)와 연결된 제6비아(246)가 연결된 제4금속 패드(234)의 부분과 소스 전압 인가용 패드(239)가 연결된 제4금속 패드(234)의 부분 사이를 절단하여 소스 전압 인가용 패드(239)에 인가되는 소스 전압이 제7금속 패드(237)로 인가되지 않도록 한다. 따라서, 제4금속 패드(234)가 절단되면, 제7금속 패드(237)와 소스 전압 인가용 패드(239) 사이의 전기적 연결이 끊어진다.
상기에서 설명한 바와 같이, 제3금속 패드(233)가 제7금속 패드(237)에 연결되도록 하고, 소스 전압 인가용 패드(239)가 제7금속 패드(237)에 연결되지 않도록 하면, 소스 전압이 제7금속 패드(237)로 인가되지 않고, 제3금속 패드(233)를 통해 드레인 전압이 제7금속 패드(237)로 인가된다. 따라서, 제1 LED(111)에 연결된 제1전극(30)과 제2전극(50) 모두에 드레인 전압만 인가되므로, 제1 LED(111)는 점등하지 않게 된다. 따라서, 제1 LED(111)의 온닷 불량이 제거된다.
본 개시의 일 실시 예에 따른 리페어 방법은 결함이 있는 LED를 교체하는 것보다 비용 측면에서 유리하다. 또한, 리페어 과정에서 서브 픽셀을 재정렬하지 않고, 이미 정렬된 서브 픽셀의 제2 영역에 새로운 LED를 배치하는 방법으로 리페어할 수 있기 때문에 서브 픽셀의 정렬을 유지할 수 있다.
또한, 본 개시의 일 실시예에 따른 리페어 방법은 온닷 결함이 있는 LED 자체를 파손시키는 것이 아니라 불량 LED의 아래에 형성된 박막 트랜지스터의 금속 패드를 용접하고 절단하여 LED가 발광하지 않도록 하므로, 온닷 결함이 있는 LED의 리페어가 용이하다. LED 리페어시 기판의 아래에서 레이저빔을 조사하므로 레이저빔에 의해 박막 트랜지스터가 손상되는 것을 최소화할 수 있다.
상기에서 본 개시는 예시적인 방법으로 설명되었다. 여기서 사용된 용어들은 설명을 위한 것이며, 한정의 의미로 이해되어서는 안 될 것이다. 상기 내용에 따라 본 개시의 다양한 수정 및 변형이 가능하다. 따라서 따로 부가 언급하지 않는 한 본 개시는 청구범위의 범주 내에서 자유로이 실시될 수 있을 것이다.
1: 디스플레이 모듈 10: 픽셀
20: 기판 23: 박막 트랜지스터
30: 제1전극 50: 제2전극
100R, 100G, 100B: 서브 픽셀 110: 제1 영역
111: 제1 LED 120: 제2 영역
121: 제2 LED 130: 슬릿
150: 희생층

Claims (15)

  1. 박막 트랜지스터가 형성된 유리 기판; 및
    상기 박막 트랜지스터 위에 배치되는 서브 픽셀을 포함하며,
    상기 박막 트랜지스터는,
    제1전극;
    상기 제1전극으로부터 이격되는 제2전극;
    상기 제2전극으로부터 수직 방향으로 이격되도록 설치되며, 상기 제2전극과 연결되는 소스 패드;
    상기 소스 패드의 하측에 설치되는 게이트 패드;를 포함하며,
    상기 서브 픽셀은 LED로 이루어지며,
    상기 LED는 상기 제1전극과 상기 제2전극에 연결되며,
    상기 소스 패드는 상기 제2전극보다 상기 제1전극 쪽으로 연장되어, 위로는 상기 제1전극과 상기 제2전극 사이의 공간을 마주하고, 아래로는 상기 게이트 패드의 일부분과 마주하는, 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 서브 픽셀은,
    제1 LED가 배치되는 제1영역; 및
    상기 제1 LED가 불량인 경우 제2 LED가 장착되도록 상기 제1영역에 인접하게 마련되는 제2영역;을 포함하고,
    상기 제1전극 및 상기 제2전극은 상기 제1 영역 및 상기 제2 영역에 걸쳐 배치되는, 디스플레이 모듈.
  3. 제2항에 있어서,
    상기 서브 픽셀은,
    상기 제2영역을 덮는 희생층을 더 포함하는, 디스플레이 모듈.
  4. 제3항에 있어서,
    상기 서브 픽셀은,
    상기 제1전극 및 상기 제2전극 사이에 배치되는 슬릿;을 더 포함하며,
    상기 희생층은 상기 슬릿의 일부를 덮는, 디스플레이 모듈.
  5. 제4항에 있어서,
    상기 슬릿은, 서로 이격된 복수의 슬릿을 포함하는, 디스플레이 모듈.
  6. 제2항에 있어서,
    상기 제2 LED가 배치된 상기 제2 영역의 에지를 따라 띠 형상으로 마련된 희생층;을 더 포함하는, 디스플레이 모듈.
  7. 제2항에 있어서,
    전압이 인가되지 않을 때, 상기 서브 픽셀의 상기 제1 LED가 광을 방출하는 경우에,
    상기 제1 LED와 대응하는 상기 박막 트랜지스터의 상기 게이트 패드는 레이저 용접으로 상기 소스 패드와 연결되고, 상기 소스 패드는 레이저빔으로 금속 패드와의 연결이 절단되는, 디스플레이 모듈.
  8. 제1항의 상기 디스플레이 모듈에서 불량한 서브 픽셀을 검출하는 단계;
    검출된 불량 서브 픽셀에 대응하는 상기 박막 트랜지스터의 상기 게이트 패드와 상기 소스 패드를 연결하는 단계; 및
    상기 소스 패드와 연결된 금속 패드를 절단하여, 소스 전압이 상기 소스 패드로 인가되지 않도록 하는 단계;를 포함하는, 디스플레이 모듈의 리페어 방법.
  9. 제8항에 있어서,
    상기 검출된 불량 서브 픽셀에 대응하는 상기 박막 트랜지스터의 상기 게이트 패드와 상기 소스 패드를 연결하는 단계는 레이저를 이용하여 상기 게이트 패드와 상기 소스 패드를 용접하는, 디스플레이 모듈의 리페어 방법.
  10. 제8항에 있어서,
    상기 소스 패드와 연결된 상기 금속 패드를 절단하여, 소스 전압이 상기 금속 패드로 인가되지 않도록 하는 단계는 레이저를 이용하여 상기 금속 패드를 절단하는, 디스플레이 모듈의 리페어 방법.
  11. 복수의 박막 트랜지스터가 형성된 유리 기판; 및
    상기 복수의 박막 트랜지스터 위에 배치되는 복수의 서브 픽셀을 포함하는 복수의 픽셀;을 포함하며,
    상기 복수의 서브 픽셀 각각은,
    제1 LED가 장착된 제1영역;
    상기 제1 LED가 불량인 경우 제2 LED가 장착되도록 상기 제1영역에 인접하게 마련되는 제2영역; 및
    상기 제2영역을 덮는 희생층;을 포함하는, 디스플레이 모듈.
  12. 제11항에 있어서,
    상기 복수의 박막 트랜지스터는 상기 제1 LED와 상기 제2 LED가 연결되는 제1전극과 제2전극을 포함하며,
    상기 복수의 서브 픽셀 각각은,
    상기 제1전극 및 상기 제2전극 사이에 상기 제2영역의 에지에 마련되는 슬릿;을 더 포함하는, 디스플레이 모듈.
  13. 제12항에 있어서,
    상기 희생층은 상기 제1전극, 상기 제2전극, 및 상기 슬릿의 일부를 덮는, 디스플레이 모듈.
  14. 제 12 항에 있어서,
    상기 슬릿은 상기 제1전극 및 상기 제2전극과 동일 평면 상에 마련되는, 디스플레이 모듈.
  15. 제 12 항에 있어서,
    상기 복수의 박막 트랜지스터 각각은 상기 제2전극의 아래에 마련되는 금속 패드를 더 포함하며,
    상기 금속 패드는 상기 슬릿과 마주하도록 연장되는, 디스플레이 모듈.
KR1020200006408A 2019-01-22 2020-01-17 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법 KR20200091347A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/749,344 US20200235128A1 (en) 2019-01-22 2020-01-22 Display module and repairing method of the same
EP20745659.1A EP3857602B1 (en) 2019-01-22 2020-01-22 Display module and repairing method of the same
PCT/KR2020/001127 WO2020153767A1 (en) 2019-01-22 2020-01-22 Display module and repairing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190007902 2019-01-22
KR20190007902 2019-01-22

Publications (1)

Publication Number Publication Date
KR20200091347A true KR20200091347A (ko) 2020-07-30

Family

ID=71839196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200006408A KR20200091347A (ko) 2019-01-22 2020-01-17 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법

Country Status (2)

Country Link
EP (1) EP3857602B1 (ko)
KR (1) KR20200091347A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022086038A1 (ko) * 2020-10-19 2022-04-28 삼성전자주식회사 디스플레이 모듈
WO2022191546A1 (ko) * 2021-03-11 2022-09-15 삼성디스플레이 주식회사 표시 장치 및 이의 리페어 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557702B (zh) * 2015-06-01 2016-11-11 友達光電股份有限公司 顯示面板及其修補方法
TWI616116B (zh) * 2016-12-02 2018-02-21 錼創科技股份有限公司 顯示器及其修補方法
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN106684098B (zh) * 2017-01-06 2019-09-10 深圳市华星光电技术有限公司 微发光二极管显示面板及其修复方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022086038A1 (ko) * 2020-10-19 2022-04-28 삼성전자주식회사 디스플레이 모듈
WO2022191546A1 (ko) * 2021-03-11 2022-09-15 삼성디스플레이 주식회사 표시 장치 및 이의 리페어 방법

Also Published As

Publication number Publication date
EP3857602A4 (en) 2021-12-01
EP3857602B1 (en) 2023-08-23
EP3857602A1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
US11262630B2 (en) Display panel and method of manufacturing the same
US20200235128A1 (en) Display module and repairing method of the same
KR20240041895A (ko) 발광 다이오드 디스플레이 장치
US11594456B2 (en) Display module with improved electrical test and manufacturing method of the display module
CN111402745B (zh) 发光二极管显示装置
US9829749B2 (en) Display device and method of manufacturing the same
US11444066B2 (en) Display apparatus and manufacturing method thereof
US10268092B2 (en) Display device
JP5028443B2 (ja) 有機電界発光表示装置
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
JP2024063107A (ja) 表示装置
KR20200091347A (ko) 디스플레이 모듈 및 디스플레이 모듈의 리페어 방법
JP2019174807A (ja) 電子装置
KR20230058007A (ko) 반도체 발광소자 칩 집적 장치 및 그 제조 방법
JP2005173299A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の基板
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US11812594B2 (en) Display apparatus
KR102515399B1 (ko) 배선 필름 및 그를 포함한 표시 장치
WO2020217959A1 (ja) マイクロｌｅｄ素子基板および表示装置
US20200051958A1 (en) Electronic device
KR20190080607A (ko) 표시 장치
KR20220014743A (ko) 디스플레이 모듈
US20230290918A1 (en) Display device
TW202327147A (zh) 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法
KR20170055591A (ko) 유기발광 소자를 포함하는 유기발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination