TW202327147A - 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法 - Google Patents

顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法 Download PDF

Info

Publication number
TW202327147A
TW202327147A TW111140694A TW111140694A TW202327147A TW 202327147 A TW202327147 A TW 202327147A TW 111140694 A TW111140694 A TW 111140694A TW 111140694 A TW111140694 A TW 111140694A TW 202327147 A TW202327147 A TW 202327147A
Authority
TW
Taiwan
Prior art keywords
substrate
photoresist
signal
signal pad
display panel
Prior art date
Application number
TW111140694A
Other languages
English (en)
Inventor
崔洛初
安相禹
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202327147A publication Critical patent/TW202327147A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示面板的製造方法包含以下步驟：提供第一訊號焊墊於基板的第一面上；提供第二訊號焊墊於基板的第二面上；提供導電元件，其接觸第一訊號焊墊、第二訊號焊墊、以及基板的第三面中的每一個；提供光阻圖案，其部分地覆蓋導電元件，並且與第一訊號焊墊、第二訊號焊墊、以及基板的第三面中的每一個重疊；預固化光阻元件；透過蝕刻導電元件來形成訊號線；以及固化光阻元件以形成一固化光阻元件。固化光阻元件覆蓋訊號線的邊緣。

Description

顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法
技術領域涉及一種顯示面板、包含顯示面板的拼接顯示裝置、以及顯示面板的製造方法。
顯示裝置可以包含回應於輸入訊號以顯示影像的顯示面板。拼接顯示裝置可以包含彼此連接以共同地顯示組合的大型影像的單元顯示裝置。單元顯示裝置可以固定於安裝框架上。
實施例可以涉及一種顯示面板的製造方法。在此方法中，導電層形成在基板的側表面上，光阻圖案從模具轉移至導電層上以部分地覆蓋導電層，被部分覆蓋的導電層被蝕刻而形成訊號線，並且光阻圖案的剩餘部分再被固化以實質上/完全地覆蓋訊號線。
實施例可以涉及一種顯示面板，其包含覆蓋設置於基板的側邊上的訊號線的絕緣圖案。訊號線電性連接至設置在基板的相對表面上的訊號焊墊。
實施例可以涉及一種拼接顯示裝置，其包含多個顯示面板。
根據一個實施例，顯示面板的製造方法可以包含以下步驟：形成訊號焊墊於基板的前緣區以及後緣區中；沉積導電圖案於基板的前緣區、後緣區、以及連接前緣區與後緣區的側邊上；將覆蓋導電層的一部份的光阻圖案以線狀圖案的形式轉移至基板的前緣區、後緣區、以及側邊上；預固化光阻圖案；透過蝕刻導電層以形成由光阻圖案覆蓋的訊號線；以及透過在高溫下固化光阻圖案來覆蓋(capping)訊號線的端部。
導電層可以接觸前緣區的第一訊號焊墊的頂部以及後緣區的第二訊號焊墊的底部。
光阻圖案可以覆蓋所有的訊號線、第一訊號焊墊、以及第二訊號焊墊。
光阻圖案可以包含光阻以及黑色顏料。
黑色顏料可以包含碳黑以及鈦黑中的至少一種。
在訊號線的形成中，導電層可以被濕蝕刻以相對於光阻圖案被底切。
導電層可以透過濺射製程與前緣區、後緣區、以及側邊一體成形地形成。
導電層可以包含銅以及鈦。
光阻圖案的轉移可以包含：將光阻轉移至矽模具中；以及透過使用矽模具的印刷技術將光阻轉移至前緣區、後緣區、以及側邊上以形成光阻圖案。
矽模具可以包含光阻轉移至其中的複數個凹槽。光阻圖案可以對應於凹槽的位置。
光阻圖案可以透過以高溫進行固化而回流以接觸基板。
訊號線的端部與覆蓋訊號線的端部的光阻的一個端部之間的距離可以為2µm或以上以及10µm或以下。
根據一個實施例，顯示面板可以包含以下元件：基板；像素，其設置於基板的顯示區域的前表面上；第一訊號焊墊，其設置於基板的前緣區中，並且電性連接至像素；第二訊號焊墊，其設置於基板的後緣區中；訊號線，其透過基板的側邊分別使得第一訊號焊墊以及第二訊號焊墊彼此電性連接；以及絕緣圖案，其覆蓋訊號線、第一訊號焊墊、以及第二訊號焊墊，其中絕緣圖案圍繞訊號線、第一訊號焊墊、以及第二訊號焊墊的端部。
絕緣圖案包含光阻材料以及呈黑色的黑色顏料。
黑色顏料可以包含碳黑以及鈦黑中的至少一種。
絕緣圖案可以設置在基板的側邊以彼此分隔開。
絕緣圖案可以接觸基板。
根據一個實施例，拼接顯示裝置可以包含以下元件：顯示面板，其在顯示面板的側邊彼此接觸的同時進行佈置，其中各顯示面板包含：基板；像素，其設置在基板的顯示區域的前表面上；第一訊號焊墊，其設置在基板的前緣區中，並且電性連接至像素；第二訊號焊墊，其設置於基板的後緣區；訊號線，其分別透過基板的側邊使得第一訊號焊墊以及第二訊號焊墊彼此電性連接；以及絕緣圖案，其覆蓋訊號線、第一訊號焊墊、以及第二訊號焊墊，且其中絕緣圖案圍繞訊號線、第一訊號焊墊、以及第二訊號焊墊的端部。
絕緣圖案可以包含光阻材料以及呈黑色的黑色顏料。
絕緣圖案可以設置在基板的側邊以彼此分隔開，並且接觸基板。
一個實施例可以涉及一種顯示面板的製造方法。此方法可以包含以下步驟：提供第一訊號焊墊於基板的第一面上；提供第二訊號焊墊於基板的第二面上；提供導電元件，其接觸第一訊號焊墊、第二訊號焊墊、以及基板的第三面中的每一個，其中第一訊號焊墊以及第二訊號焊墊可以透過導電元件彼此墊性連接；提供光阻圖案，其部分地覆蓋導電元件，並且與第一訊號焊墊、第二訊號焊墊、以及基板的第三面中的每一個重疊；預固化光阻元件；透過蝕刻導電元件來形成訊號線；以及固化光阻元件以形成一固化光阻元件。固化光阻元件覆蓋訊號線的邊緣。
第一訊號焊墊以及第二訊號焊墊位於導電元件的兩個部分之間，並且分別直接接觸導電元件的兩個部分。
光阻元件可以完全地覆蓋訊號線的表面、第一訊號焊墊的表面、以及第二訊號焊墊的表面中的每一個。訊號線的表面可以與基板的第三面重疊。
光阻元件可以包含光阻以及黑色顏料。
黑色顏料可以包含碳黑以及鈦黑中的至少一種。
在訊號線的形成中，導電元件可以被濕蝕刻以相對於光阻元件被底切。
導電元件可以透過濺射製程一體成形地形成在基板的第一面、基板的第二面、以及基板的第三面上。
導電元件可以包含銅以及鈦中的至少一種。
提供光阻元件可以包含以下步驟：提供光阻於矽模具中；以及透過印刷製程將光阻從矽模具中轉移至基板的第一面、基板的第二面、以及基板的第三面上。
矽模具可以包含一凹槽。在光阻轉移至基板上之前其可以設置於凹槽內。在印刷製程中，光阻元件的位置可以對應於凹槽的位置。
光阻元件可以透過固化而回流。固化光阻元件可以直接接觸基板。
訊號線的邊緣以及固化光阻元件的邊緣兩者直接接觸基板。訊號線的邊緣與光阻元件的邊緣之間的距離可以為2µm或以上以及10µm或以下(即，在2µm至10µm的範圍內)。
一個實施例可以涉及一種顯示面板。顯示面板可以包含以下元件：基板；像素，其設置於基板的第一面上；第一訊號焊墊，其設置於基板的第一面上，且設置於像素與基板的第一面的邊緣之間，並且電性連接至像素；第二訊號焊墊，其設置於基板的第二面上；訊號線，其至少設置於基板的第三面上，並且使得第一訊號焊墊與第二訊號焊墊彼此電性連接；以及絕緣元件，其(完全地)覆蓋訊號線的表面、第一訊號焊墊的表面、以及第二訊號焊墊的表面中的每一個。
絕緣元件可以包含光阻材料以及黑色顏料。
黑色顏料可以包含碳黑以及鈦黑中的至少一種。
第一訊號焊墊以及第二訊號焊墊可以設置於訊號線的兩個部分之間。訊號線的兩個部分可以設置在絕緣元件的兩個部分之間。
絕緣元件可以直接接觸訊號線以及基板中的每一個。
一個實施例可以涉及一種拼接顯示裝置。拼接顯示裝置可以包含彼此相鄰的第一顯示面板以及第二顯示面板。第一顯示面板可以包含以下元件：基板；像素，其設置於基板的第一面上；第一訊號焊墊，其設置於基板的第一面上，且設置於像素與基板的第一面的邊緣之間，並且電性連接至像素；第二訊號焊墊，其設置於基板的第二面上；訊號線，其至少設置於基板的第三面上，且至少部分地設置於基板的第三面與第二顯示面板之間，並且使得第一訊號焊墊與第二訊號焊墊彼此電性連接；以及絕緣元件，其至少部分地設置於訊號線與第二顯示面板之間，並且(實質上或者完全地)覆蓋訊號線的表面、第一訊號焊墊的表面、以及第二訊號焊墊的表面中的每一個。
絕緣元件可以包含光阻材料以及黑色顏料。
絕緣元件可以直接接觸訊號線以及基板中的每一個，並且可以直接接觸第一訊號焊墊以及第二訊號焊墊中的至少一個。
上述實施例可以避免各別地執行光阻製程以及外塗佈(over-coating)製程從而防止污染物滲透、側線處的光反射、及其相似情況。上述實施例可以不需要光阻剝離製程。較佳地，可以高效且有效率地形成訊號線，且可以獲得令人滿意的顯示面板製造的製程成品率，並且可以最小化顯示面板的製造成本。
參照附圖以說明實施例的範例。在圖式中，相同的元件符號可以表示相同的元件或者類似的元件。
所述的實施例為示意性的並且可以被變更以及改變。實際的實施例不限定於所說明的實施例。
附圖中所繪示的尺寸及/或形狀可能會被誇大以幫助理解。
儘管在本文中可以使用術語「第一(first)」、「第二(second)」等來說明各種元件，但這些元件不應受到這些術語的限定。這些術語僅用於將一個元件與另一個元件區分開。因此，在不脫離一個或多個實施例的教示的情況下，下文中說明的第一元件可以被稱作第二元件。將元件說明為「第一(first)」元件可以不需要或暗示存在有第二元件或其他元件。術語「第一(first)」、「第二(second)」等可以用於區分不同的元件種類或者組別。為了簡潔起見，術語「第一(first)」、「第二(second)」等可以分別表示「第一類(first-category)(或第一組(first-set))」、「第二類(second-category)(或第二組(second-set))等。
術語「連接(connect)」可以表示「直接連接(directly connected)」或者「間接連接(indirectly connect)」。術語「連接(connect)」可以表示「機械連接(mechanically connect)」及/或「電性連接(electrically connect)」。術語「連接(connect)」可以表示「電性連接(electrically connect)」或者「不透過中間電晶體的電性連接(electrically connected through no intervening transistor)」。術語「絕緣(insulate)」可以表示「電性絕緣(electrically insulate)」或者「電性隔離(electrically isolate)」。術語「導電(conductive)」可以表示「電性導電(electrically conductive)」。術語「驅動(drive)」可以表示「操作(operate)」或者「控制(control)」。術語「包含(include)」可以表示「由…製成(be made of)」。術語「相鄰(adjacent)」可以表示「緊鄰於(immediately adjacent)」。元件在特定方向上延伸的表述可以表示元件在特定方向上縱向延伸及/或元件的縱向方向在特定方向上。術語「圖案(pattern)」可以表示「元件(member)」。術語「層(layer)」可以「元件(member)」。術語「重疊(overlap)」可以等同於「被…重疊(be overlapped by)」。當使用包含基板的顯示面板時，基板的頂面可以為基板的正面；當使用顯示面板時，基板的底面可以為基板的背面。前表面可以在附圖中繪示為頂面；後表面可以在附圖中繪示為底面。術語「端部(end portion)」可以表示「邊緣(edge)」。
第1圖為根據實施例的拼接顯示裝置10(或者多面板顯示裝置10)的平面圖。
參照第1圖，拼接顯示裝置10可以包含複數個顯示面板1000。
可以透過將兩個或更多個顯示面板1000彼此連接來形成拼接顯示裝置10。拼接顯示裝置10可以包含2×3個顯示面板1000或者具有不同的佈置及/或數量的顯示面板1000。
各顯示面板1000可以包含像素PX。顯示面板1000可以連接至用於驅動像素PX的驅動電路。驅動電路可以用作掃描驅動器、資料驅動器、以及時序控制器中的至少一種。驅動電路可以位於顯示面板1000的後部。
像素PX可以設置在顯示面板1000的前部以形成發光表面。像素PX可以構成複數個像素列以及複數個像素行。各像素列可以包含連接至相同掃描線的像素，並且各像素行可以包含連接至相同資料線的像素。
各像素PX可以包含用於發射不同顏色的光的子像素。各像素PX可以包含分別發射第一、第二及第三顏色的光的第一、第二及第三子像素。例如，第一、第二及第三顏色可以為紅色、綠色及藍色。
顯示面板1000中緊鄰的像素PX可以在第一方向DR1上以實質上均勻的第一距離(例如，間距)PT1來設置。相鄰的顯示面板1000中的最鄰近的像素PX的對應邊緣之間在第一方向DR1上的距離可以為均勻的第二距離PT2。第一方向DR1可以為橫向/水平方向，並且第二方向DR2可以為縱向/豎直方向。
第一距離PT1以及第二距離PT2可以實質上彼此相同。
顯示面板1000中的在第二方向DR2上緊鄰的像素PX可以以均勻的第三距離PT3來設置，並且相鄰的顯示面板1000中的最鄰近的像素PX的對應邊緣之間在第二方向DR2上的距離可以為均勻的第四距離PT4。
第三距離PT3以及第四距離PT4可以實質上彼此相同。
第一距離PT1至第四距離PT4可以實質上彼此相同。拼接顯示裝置10中包含的所有像素PX之間的垂直距離以及水平距離可以為實質上均勻的，從而提高影像的可見度。相鄰的顯示面板1000的相鄰像素PX之間的水平距離及/或垂直距離可以實質上相同。
第2圖為根據實施例的包含在拼接顯示裝置10中的顯示面板1000的剖面示意圖。
參照第1圖以及第2圖，顯示面板1000可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。基板SUB、像素電路層PCL、以及顯示元件層DPL可以在第三方向DR3上依序地堆疊。顯示面板1000可以包含用於控制從顯示元件層DPL發射的光的顏色的光控制層。
基板SUB可以由諸如玻璃或者樹脂的絕緣材料製成。基板SUB可由具有可撓性的材料製成以形成為可彎曲的或者可折疊的，並且可以具有單層或多層結構。具有可撓性的材料可以包含聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚碸、聚丙烯酸酯、聚醚酰亞胺、聚萘二甲酸乙二醇酯、聚對苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚醯亞胺、聚碳酸酯、三醋酸纖維素、以及醋酸丙酸纖維素中的至少一種。
基板SUB可以為玻璃基板。基板SUB可以包含氧化矽或者氧化鋁作為主要成分。
基板SUB可以包含顯示區域以及非顯示區域。顯示區域可以包含像素PX以回應於輸入訊號來顯示影像。非顯示區域可以不包含像素PX並且可以不回應於輸入訊號而顯示影像。
像素電路層PCL可以設置在基板SUB上。像素電路層PCL可以包含配置以驅動各像素PX的發光元件的像素電路。像素電路層PCL可以包含電晶體以及連接至電晶體的訊號線及/或電源線。像素電路層PCL可以具有用於形成電晶體的堆疊結構。
顯示元件層DPL可以設置在像素電路層PCL上。顯示元件層DPL可以包含發光元件。發光元件可以電性連接至像素電路層PCL的像素電路。
各發光元件可以為包含無機發光材料的無機發光元件。各發光元件可以發射紅光、綠光、以及藍光中的一種。顯示元件層DPL可以包含發射紅光的無機發光元件、發射綠光的無機發光元件、以及發射藍光的無機發光元件。
發光元件可以包含有機發光元件或者透過改變發射的光的波長來發射光的發光元件(例如，量子點顯示元件)。
顯示元件層DPL可以包含僅發射一種顏色的光的無機發光元件。顯示元件層DPL可以包含藍色無機發光元件。光控制層可以設置在顯示元件層DPL上。光控制層可以改變從顯示元件層DPL提供的光的波長。光控制層可以包含用於改變光的波長的顏色轉換層及/或用於透射具有特定波長的光的濾色器層。
接收使用者的觸碰輸入的觸碰感測器以及用於保護顯示面板1000的暴露表面的窗口可以附加地設置在顯示元件層DPL上。觸碰感測器以及窗口可以為可選擇的。
第3圖為根據實施例的顯示面板1000的剖面圖。
第3圖繪示出了包含顯示面板1000的一側邊的顯示面板1000的一部分。
參照第1圖、第2圖、以及第3圖，顯示面板1000可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。
在第3圖中，與參照第2圖說明的實施例相同或類似的組件將透過在第2圖中提供的相似的元件符號來指示。
顯示面板1000可以包含顯示區域DA以及邊緣區域EA。由像素電路層PCL以及顯示元件層DPL形成的像素PX可以設置在顯示區域DA中。
顯示元件層DPL可以包含第一發光元件LD1、第二發光元件LD2、以及第三發光元件LD3。第一發光元件LD1以及對應連接的像素電路可以形成第一子像素。第二發光元件LD2以及對應連接的像素電路可以形成第二子像素。第三發光元件LD3以及對應連接的像素電路可以形成第三子像素。第一子像素可以包含複數個第一發光元件LD1，第二子像素可以包含複數個第二發光元件LD2，並且第三子像素可以包含複數個第三發光元件LD3。第一發光元件LD1、第二發光元件LD2、以及第三發光元件LD3中的每一個可以為具有微米尺寸或者奈米尺寸的無機發光二極體。
第一至第三子像素可以發射不同顏色的光。第一發光元件LD1、第二發光元件LD2、以及第三發光元件LD3可以分別發射第一顏色、第二顏色、以及第三顏色的光。第一顏色、第二顏色、以及第三顏色可以分別為紅色、綠色、以及藍色。因此，第一至第三子像素可以分別發射出紅色、綠色、以及藍色的光。
第一發光元件LD1、第二發光元件LD2、以及第三發光元件LD3可以發射出相同顏色的光。從第一發光元件LD1、第二發光元件LD2、以及第三發光元件LD3發射出的光的波長可以透過光控制層來控制，並且第一子像素至第三子像素可以分別發出第一顏色、第二顏色、以及第三顏色(例如，紅色、綠色、以及藍色)的光。
邊緣區域EA可以位於顯示區域DA的外側。邊緣區域EA可以位於第1圖所示的拼接顯示裝置10中的兩個緊鄰的顯示面板1000的顯示區域DA之間。邊緣區域EA可以包含基板SUB的最外側的一部分。邊緣區域EA可以包含基板SUB的一側邊。基板SUB的前部/上側部分(例如，前部/上緣/非顯示區域)透過基板SUB的側邊與基板SUB的後部/下側部分(例如，後部/下緣/非顯示區域)彼此連接。
在拼接顯示裝置10中，透過複數個顯示面板1000的佈置來顯示大的顯示影像。在對應於邊緣區域EA的邊框上可以不顯示影像。如果邊框區域非常寬，則邊框可能會非常顯眼。應使邊框區域最小化以提高影像品質。
參照第3圖，可以在基板SUB的邊緣區域EA中形成側邊導線(例如，訊號線SGL)。訊號線SGL可以將位於基板SUB的前部/頂部的第一訊號焊墊PD1以及位於基板SUB的後部/底部的第二訊號焊墊PD2彼此電性連接。驅動電路的接合區域位於基板SUB的後部，並且驅動電路附接、形成、及/或安裝於基板SUB的後部，從而可以最小化邊框區域。
發光元件焊墊LPD以及第一訊號焊墊PD1可以設置在基板SUB的邊緣區域EA的前部/頂部並且可以彼此分隔開。
發光元件焊墊LPD可以電性連接至像素電路層PCL的一個或多個像素電路。發光元件焊墊LPD可以電性連接至顯示元件層DPL的第二電極(例如，陰極)。
第一訊號焊墊PD1可以透過連接線電性連接至發光元件焊墊LPD。第一訊號焊墊PD1可以將從驅動電路供應的訊號(例如，電源電壓、掃描訊號、或者資料訊號)傳輸至發光元件焊墊LPD。
發光元件焊墊LPD以及第一訊號焊墊PD1可以直接設置在基板SUB上。像素電路層PCL的至少一些組件可以延伸至基板SUB的邊緣區域EA的前部/頂部，並且一些對應組件的導電元件可以形成發光元件焊墊LPD以及第一訊號焊墊PD1。
第二訊號焊墊PD2可以設置在基板SUB的邊緣區域EA的後部。第二訊號焊墊PD2可以透過導線電性連接至位於基板SUB後部的驅動電路。驅動電路可以安裝在印刷電路膜上，並且印刷電路膜可以電性連接至第二訊號焊墊PD2。
第一訊號焊墊PD1以及第二訊號焊墊PD2中的每一個可以具有銅(Cu)以及鈦(Ti)的雙層結構。第一訊號焊墊PD1以及第二訊號焊墊PD2可以包含銅(Cu)、鉬(Mo)、鎢(W)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、銀(Ag)、以及一些金屬的合金或混合物中的至少一種。第一訊號焊墊PD1以及第二訊號焊墊PD2可以包含透明導電材料。透明導電材料可以包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)、以及氧化銦錫鋅(ITZO)中的至少一種。第一訊號焊墊PD1以及第二訊號焊墊PD2可以具有單層結構或者多層結構。
訊號線SGL可以將第一訊號焊墊PD1以及第二訊號焊墊PD2彼此電性連接，並且可以直接接觸基板SUB的邊緣區域EA的側邊。訊號線SGL可以直接接觸第一訊號焊墊PD1的上側暴露表面以及第二訊號焊墊PD2的下側暴露表面。
訊號線SGL可以具有銅(Cu)以及鈦(Ti)的雙層結構。訊號線SGL可以包含銅(Cu)、鉬(Mo)、鎢(W)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、銀(Ag)、以及一些金屬的合金或混合物中的至少一種。訊號線SGL可以具有單層結構或者多層結構。
絕緣圖案ISP可以設置在訊號線SGL上以保護訊號線SGL免受濕氣、氧氣、外部污染物、應力、撞擊、及其相似物的影響。絕緣圖案ISP可以覆蓋訊號線SGL、第一訊號焊墊PD1、以及第二訊號焊墊PD2。絕緣圖案ISP可以圍繞及/或覆蓋訊號線SGL、第一訊號焊墊PD1、以及第二訊號焊墊PD2的所有暴露的端部及/或邊緣。絕緣圖案ISP可以保護並且覆蓋訊號線SGL、第一訊號焊墊PD1、以及第二訊號焊墊PD2。如第3圖所示，第一訊號墊PD1與第二訊號墊PD2設置於訊號線SGL的兩個部分之間，並且訊號線SGL的兩個部分配置於絕緣圖案ISP的兩個部分之間。
絕緣圖案ISP可以為包含光阻材料以及黑色顏料的光阻圖案。可以透過絕緣圖案ISP的開口來蝕刻導電層以形成訊號線SGL。
絕緣圖案ISP可以包含黑色顏料並且可以完全地呈現黑色。因此，絕緣圖案ISP可以防止可能由訊號線SGL反射的光引起的可見度或影像缺陷。
黑色顏料可以包含碳黑以及鈦黑中的至少一種。
絕緣圖案ISP可以保護訊號線SGL，可以使得訊號線SGL與其他線路絕緣，並且可以阻擋非期望的光反射及/或透射。因此，可以不需要用於側線保護以及光阻擋的附加的外塗佈(over-coating)製程以及外塗佈層。
包含黑色顏料的外塗佈層可以設置在絕緣圖案ISP上。絕緣圖案ISP可以單獨地覆蓋每條訊號線SGL。外塗佈層可以覆蓋基板SUB的整個側邊並且可以覆蓋訊號線SGL。外塗佈層可以進一步覆蓋基板SUB的前部部分以及後部部分。外塗佈層可以覆蓋絕緣圖案ISP以及訊號線SGL的所有端部及/或邊緣。因此，隱藏了位於基板SUB前部的訊號線SGL的一部分。
然而，如果添加了外塗佈層，則外塗佈層的厚度可能會不利地影響發光元件焊墊LPD。因此，可能發生發光元件的電性連接缺陷。
根據實施例，外塗佈製程以及外塗佈層為非必要的，從而可以防止電連接缺陷，並且可以提高顯示面板的製程良率。
第4A圖為根據實施例的包含在顯示面板中的子像素的電路圖。
參照第3圖以及第4A圖，子像素SPXa可以包含發光元件LD以及像素電路PXCa。
發光元件LD可以電性連接於第一電源線PL1與第二電源線PL2之間。第一電源VDD的電壓可以提供至第一電源線PL1，並且第二電源VSS的電壓可以提供至第二電源線PL2。第一電源VDD可以設置為具有高於第二電源VSS電位的電位。
發光元件LD的第一端部可以經由像素電路PXCa電性連接至第一電源線PL1，並且發光元件LD的第二端部可以電性連接至第二電源線PL2。
發光元件LD可以發射具有對應於在像素電路PXCa中產生的驅動電流的亮度的光。
在第4A圖中繪示出了連接於像素電路PXCa與第二電源線PL2之間的一個發光元件LD。子像素SPXa可以包含複數個發光元件LD。發光元件LD可以以並聯、串聯、或串/並混合結構連接於像素電路PXCa與第二電源線PL2之間。
像素電路PXCa可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及儲存電容器Cst。
第一電晶體T1(驅動電晶體)可以連接於第一電源線PL1與發光元件LD之間。第一電晶體T1的閘極可以連接至第一節點N1。第一電晶體T1可以基於透過第一節點N1施加的電壓來控制驅動電流。
第二電晶體T2可以連接於資料線DL與第一節點N1之間。第二電晶體T2的閘極可以連接至掃描線SL。當掃描訊號供應至掃描線SL時，第二電晶體T2可以導通，以將資料訊號(資料電壓)傳輸至第一節點N1。
第三電晶體T3可以連接於感測線SENL與第二節點N2之間。當第三電晶體T3回應於提供至感測掃描線SEL的感測掃描訊號而導通時，參考電壓可以透過感測線SENL提供至第二節點N2，或者從第一電晶體T1產生的電流(例如，感測電流)可以在感測線SENL中流動。參考電壓可以設置為等於或低於第二電源VSS的電壓。
感測電流可以用於計算第一電晶體T1的遷移率以及閾值電壓的變化。
儲存電容器Cst可以連接於第一節點N1與第二節點N2之間。儲存電容器Cst可以儲存第一節點N1的電壓與第二節點N2的電壓之間的差的資訊。
第一電晶體T1至第三電晶體T3中的一個或多個可以為一個或多個N型電晶體。第一電晶體T1至第三電晶體T3中的至少一個可以為P型電晶體。
第4B圖以及第4C圖為根據實施例的包含在顯示面板中的子像素的電路圖。
參照第4B圖以及第4C圖，子像素SPXb或SPXc中的每一個可以包含發光元件LD以及像素電路PXCb或PXCc。
如第4B圖所示，子像素SPXb可以包含用於產生具有對應於資料訊號的亮度的光的發光元件LD，以及構成像素電路PXCb的第一電晶體T1、第二電晶體T2、以及儲存電容器Cst。
如第4C圖所示，子像素SPXc可以包含複數個發光元件LD、以及構成像素電路PXCc的第一電晶體T1、第二電晶體T2、以及儲存電容器Cst。發光元件LD可以構成一個發光單元LSU。如第4C圖所示，發光元件LD可以在第一電源VDD與第二電源VSS之間在相同的方向(例如，正向)上並聯連接。一些發光元件LD可以在第一電源VDD與第二電源VSS之間正向連接，而另一些發光元件LD可以反向連接。至少一些發光元件LD可以串聯連接。
第一電晶體T1可以連接於第一電源VDD與發光元件LD的單個第一電極或者發光元件LD的多個第一電極之間。第一電晶體T1的閘極可以連接至第一節點N1。第一電晶體T1可以對應於第一節點N1的電壓來控制供應至發光元件LD的驅動電流。
第二電晶體T2可以連接於資料線DL與第一節點N1之間。第二電晶體T2的閘極可以連接至掃描線SL。
第二電晶體T2可以回應於掃描訊號將資料線DL以及第一節點N1彼此電性連接。因此，對應於資料訊號的電壓被充電至儲存電容器Cst中。
儲存電容器Cst的一個電極可以連接至第一電源線PL1，並且儲存電容器Cst的另一個電極可以連接至第一節點N1。
第一電晶體T1以及第二電晶體T2兩者可以為P型電晶體。第一電晶體T1以及第二電晶體T2中的至少一個可以為N型電晶體。
第4D圖為根據實施例的包含在顯示面板中的子像素的電路圖。
在第4D圖中繪示出了位於第i像素列並且連接至第j資料線D1j以及D2j的子像素SPXd(i以及j為自然數)。
參照第4D圖，子像素SPXd可以包含發光元件LD以及像素電路PXCd。
發光元件可以為具有微米尺寸或奈米尺寸的無機發光二極體。
像素電路PXCd可以包含脈波寬度調變(pulse-width modulation，PWM)電路PWMC以及電流產生電路CGC。電流產生電路CGC可以產生具有恆定大小的恆定電流(驅動電流)並且供應至發光元件LD。PWM電路PWMC可以基於PWM資料電壓V_PWM來控制驅動電流供應至發光元件LD的時間。
電流產生電路CGC可以包含第一電晶體T1至第十一電晶體T11以及第一電容器C1。
第一電晶體T1為驅動電晶體並且可以在發光周期期間產生供應至發光元件LD的驅動電流。
第二電晶體T2可以連接於第j第一資料線D1j(第一資料線)與第二節點N2之間。第二電晶體T2可以回應於供應至第i條第一掃描線S1i(第一掃描線)的第一掃描訊號而導通。
PAM資料電壓V_PAM可以供應至第一資料線D1j。PAM資料電壓V_PAM可以決定驅動電流的大小。與有機發光二極體不同的是，作為無機發光二極體的發光元件LD的發光亮度對於驅動電流的變化並不敏感。因此，可以透過供應驅動電流的時間來控制發光元件LD的發光亮度，而非驅動電流的大小。
PAM資料電壓V_PAM可以以相同的大小供應至發射相同顏色的光的相同種類的子像素，而不論灰度或其相似參數。PAM資料電壓V_PAM可以根據預定的基準來配置。
第三電晶體T3可以連接於第一電晶體T1的閘極(例如，第一節點N1)與第一電晶體T1的汲極(例如，第三節點N3)之間。第三電晶體T3的閘極可以連接至第一掃描線S1i。第三電晶體T3可以與第二電晶體T2一起導通，以使得第一電晶體T1變為二極體連接的，從而補償第一電晶體T1的閾值電壓。第三電晶體T3可以包含串聯連接並且具有共同地連接至第一掃描線S1i的閘極的多個電晶體。
第四電晶體T4可以連接於第一節點N1與第三電源線PL3之間，其中初始化電源Vint的電壓透過第三電源線PL3來供應。第四電晶體T4可以回應於供應至第i條第二掃描線S2i(第二掃描線)的第二掃描訊號而導通。當第四電晶體T4導通時，初始化電源Vint的電壓可以供應至第一節點N1。也就是說，可以初始化第一電晶體T1的閘極電壓。第四電晶體T4可以包含串聯連接並且具有共同連接至第二掃描線S2i的閘極的多個電晶體。初始化電源Vint的電壓可以為使得電晶體導通的足夠低的電壓。
第五電晶體T5可以連接於第三節點N3與發光元件LD的陽極電極(例如，第四節點N4)之間。第五電晶體T5的閘極可以連接至第i條第一發射控制線E1i(第一發射控制線)。第五電晶體T5可以回應於供應至第一發射控制線E1i的第一發射控制訊號而導通。
第六電晶體T6可以連接於供應有第一電源VDD1的電壓的第一電源線PL1與第二節點N2之間。第六電晶體T6可以回應於供應至第i條第二發射控制線E2i(第二發射控制線)的第二發射控制訊號而導通。第一發射控制訊號以及第二發射控制訊號可以以實質上相同的時序來提供。
第七電晶體T7可以連接於第一電源線PL1與第一電容器C1的第一端子之間。第七電晶體T7可以回應於第二發射控制訊號而導通。因此，第一電容器C1的第一端子可以在發光周期中連接至第一電源VDD1。
第八電晶體T8可以連接於供應有第三電源VDD2的電壓的第四電源線PL4與第一電容器C1的第一端子之間。第八電晶體T8可以回應於供應至第i條第三掃描線S3i(第三掃描線)的第三掃描訊號而導通。當第八電晶體T8導通時，第三電源VDD2的電壓可以供應至第一電容器C1的第一端子。
第三電源VDD2的電壓與第一電源VDD1的電壓可以彼此相同或者不相同。
第一掃描訊號至第三掃描訊號可以在非發光周期中供應。可以比第一掃描訊號更早地供應第二掃描訊號。可以在與第二掃描訊號相同的時序供應第三掃描訊號。可以在供應第一掃描訊號之後供應第三掃描訊號。
第一電容器C1的第二端子可以連接至第一節點N1。第一電容器C1可以用作儲存PAM資料電壓V_PAM的儲存電容器。
第九電晶體T9可以連接於第四節點N4與第三電源線PL3之間。第九電晶體T9可以回應於第三掃描訊號將初始化電源Vint的電壓供應至第四節點N4。
第十電晶體T10可以連接於第四節點N4與供應有第二電源VSS的電壓的第二電源線PL2之間。第十電晶體T10可以回應於供應至測試線TEST的測試電壓而導通。
第十電晶體T10可以在製造過程期間在發光元件LD與像素電路PXCd連接之前根據測試電壓而導通，以用於識別像素電路PXCd是否異常。
第十一電晶體T11可以連接於第三節點N3與第五電晶體T5之間。第十一電晶體T11可以基於第九節點N9的電壓而導通。第十一電晶體T11的導通時間可以對應於發光元件LD的發射週期(發射比(emission duty))。
PWM電路PWMC可以基於PWM資料電壓V_PWM來控制第十一電晶體T11的導通時間。PWM電路PWMC可以包含第十二電晶體T12至第十九電晶體T19、第二電容器C2、以及第三電容器C3。
基於PWM資料電壓V_PWM以及供應至第i掃掠(sweep)訊號線SWi(掃掠訊號線)的掃掠電壓，第十二電晶體T12可以在發射周期期間導通。第十二電晶體T12可以連接於第六節點N6與第七節點N7之間。第十二電晶體T12的閘極可以對應於第五節點N5。
第十三電晶體T13可以連接於第j條第二資料線D2j與第六節點N6之間。第十三電晶體T13可以回應於第一掃描訊號將PWM資料電壓V_PWM提供至第六節點N6。
第十四電晶體T14可以連接於第五節點N5與第七節點N7之間。第十四電晶體T14可以透過回應於第一掃描訊號以使得第十二電晶體T12變為二極體連接的，從而補償第十二電晶體T12的閾值電壓。第十四電晶體T14可以包含串聯連接並且具有共同連接至第一掃描線S1i的閘極的多個電晶體。
第十五電晶體T15可以連接於第五節點N5與第三電源線PL3之間。第十五電晶體T15可以回應於第二掃描訊號將初始化電源Vint的電壓供應至第五節點N5。第十五電晶體T15可以包含串聯連接並且具有共同連接至第二掃描線S2i的閘極的多個電晶體。
第十六電晶體T16可以連接於第四電源線PL4與第六節點N6之間。第十七電晶體T17可以連接於第七節點N7與第九節點N9之間。第十六電晶體T16以及第十七電晶體T17可以回應於第二發射控制訊號而導通。也就是說，第十六電晶體T16以及第十七電晶體T17可以提供第四電源線PL4與第九節點N9之間的導電路徑。
第十八電晶體T18可以連接於第八節點N8與第五電源線PL5之間，其中第二電容器C2的第一端子連接至該第八節點N8，並且高電位電源VGH的電壓透過第五電源線PL5來供應。第十八電晶體T18可以回應於第三掃描訊號將高電位電源VGH的電壓供應至第八節點N8。
第二電容器C2可以連接於第五節點N5與第八節點N8之間。因此，當第十五電晶體T15以及第十八電晶體T18同時導通時，高電位電源VGH的電壓與初始化電源Vint之間的電壓差可以儲存在第二電容器C2的兩端。
第十九電晶體T19可以連接於第九節點N9與第三電源線PL3之間。第十九電晶體T19可以回應於第三掃描訊號將初始化電源Vint的電壓供應至第九節點N9。第三電容器C3可以連接於第九節點N9與第三電源線PL3之間。因此，初始化電源Vint的電壓被充入至第三電容器C3中，並且第九節點N9維持初始化電源Vint的電壓。
第十九電晶體T19可以包含串聯連接並且具有共同連接至第三掃描線S3i的閘極的多個電晶體。
接下來，當第五電晶體T5以及第六電晶體T6導通時，在第一電源線PL1與第二電源線PL2之間形成有電流路徑。因此，第十一電晶體T11可以導通，並且發光元件LD可以發射光。發光元件LD的發光可以在第十二電晶體T12關斷的狀態下開始。
PWM電路PWMC可以基於在第五節點N5設定的電壓來控制發光元件LD的發光時間。PWM電路PWMC可以基於在第五節點N5設定的電壓來控制第十一電晶體T11的操作，從而可以控制驅動電流的供應。
PWM資料電壓V_PWM可以具有第十二電晶體T12為關斷的電壓範圍。PWM資料電壓V_PWM可以確定於10V至15V的電壓範圍內。第三電源VDD2的電壓可以為約10V。因此，當第三電源VDD2的電壓隨著第十六電晶體T16以及第十七電晶體T17導通而被供應至第六節點N6時，第十二電晶體T12的閘極-源極電壓為閾值電壓或者更高，且因此第十二電晶體T12可以被關斷。當第十二電晶體T12被關斷時，第十一電晶體T11的導通狀態可以透過儲存在第三電容器C3中的初始化電源Vint的電壓來維持，並且可以維持發光元件LD的發光時間。
當第十二電晶體T12的閘極-源極電壓隨著第五節點N5的電壓變化而降低至閾值電壓或更低時，第十二電晶體T12導通，並且第三電源VDD2的電壓供應至第九節點N9。因此，第十一電晶體T11可以被導通。因此，可以暫停發光元件LD的發光。
提供至掃掠訊號線SWi的掃掠電壓可以與第一發射控制訊號以及第二發射控制訊號的供應同步地改變。掃掠電壓可以具有三角波形，其中掃掠電壓在供應第一發射控制訊號以及第二發射控制訊號的周期期間減少。掃掠電壓可以為從15V線性下降至10V的電壓。
由於掃掠電壓的變化透過第二電容器C2耦接至第五節點N5，因此第五節點N5的電壓可以根據掃掠電壓的變化而變化。因此，第十二電晶體T12導通的時間可以根據透過PWM資料電壓V_PWM的寫入而設定於第五節點N5的電壓的大小來確定，並且可以控制發光元件的發光時間。
可以透過控制發光元件的發光時間來調整發光亮度。
第5A圖為根據實施例的顯示面板的顯示區域的剖面圖。第5B圖為根據實施例的顯示面板的邊緣/非顯示區域的一部分的剖面圖。
參照第2圖、第3圖、第5A圖、以及第5B圖，顯示面板1000可以包含基板SUB、像素電路層PCL、以及顯示元件層DPL。顯示面板1000可以進一步包含封裝層。
可以在基板SUB的前部A(或者前部/頂部/上部A)以及後部B(或者後部/底部/下部B)中的每一個形成預定的堆疊結構。
像素電路層PCL可以設置在基板SUB的前部A並且可以包含複數個絕緣層以及複數個導電層。絕緣層可以包含依序設置在基板SUB上的緩衝層BFL、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間絕緣層ILD、第一通孔層VIA1、第一保護層PSV1、第二通孔層VIA2、第二保護層PSV2、第三通孔層VIA3、第三保護層PSV3、第四通孔層VIA4、以及第四保護層PSV4。
導電層可以包含設置在基板SUB上的底部金屬層BML、設置在第一閘極絕緣層GI1上的第一導電層、設置在第二閘極絕緣層GI2上的第二導電層、設置在中間絕緣層ILD上的第三導電層、設置在第一保護層PSV1上的第四導電層、設置在第二保護層PSV2上的第五導電層、以及設置在第三保護層PSV3上的第六導電層。除了上述絕緣層以及導電層之外，可以在基板SUB上進一步設置絕緣層及/或導電層。一些絕緣層及/或一些導電層可以為可選擇的。
包含絕緣層以及導電層的電路層可以設置在基板SUB的後部B。絕緣層可以包含在與第三方向DR3相反的方向上依序堆疊的第五保護層PSV5、第五通孔層VIA5、以及第六保護層PSV6。導電層可以接觸第五保護層PSV5。
第5A圖所繪示的底部金屬層BML可以由金(Au)、銀(Ag)、鋁(Al)、鉬(Mo)、鉻(Cr)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)、以及一些金屬的合金中的至少一種來製成。底部金屬層BML可以形成為單層或者其中堆疊有兩種或更多種金屬以及合金的多層。
底部金屬層BML可以連接至第一電晶體T1的一個電極(例如，源極)。底部金屬層BML可以與第一電晶體T1的半導體圖案SCL重疊，並且可以阻擋朝向半導體圖案SCL入射的光，從而穩定第一電晶體T1的操作特性。
緩衝層BFL可以設置在基板SUB上。緩衝層BFL可以防止雜質擴散至像素電路中。緩衝層BFL可以為包含無機材料的無機絕緣層。緩衝層BFL可以包含氮化矽(SiN x)、氧化矽(SiO x)、氮氧化矽(SiO xN y)、以及諸如氧化鋁(AlO x)的金屬氧化物中的至少一種。
緩衝層BFL可以為單層或者可以具有包含至少兩層的多層結構。當緩衝層BFL具有多層結構時，緩衝層BFL可以包含由相同材料或不同材料形成的層。緩衝層BFL可以包含設置在氮化矽(SiN x)層上的氧化矽(SiO x)層。緩衝層BFL可以根據基板SUB的材料以及製程條件來選擇。
第一電晶體T1可以包含半導體圖案SCL、閘極GE、第一電晶體電極ET1、以及第二電晶體電極ET2。第一電晶體電極ET1可以為源極以及汲極中的一個，並且第二電晶體電極ET2可以為源極以及汲極中的另一個。當第一電晶體電極ET1為汲極時，第二電晶體電極ET2可以為源極。
其他的電晶體可以形成為與第一電晶體T1實質上相同的堆疊結構。
半導體圖案SCL可以設置及/或形成在緩衝層BFL上。半導體圖案SCL可以包含與第一電晶體電極ET1接觸的第一接觸區並且可以包含與第二電晶體電極ET2接觸的第二接觸區。第一接觸區以及第二接觸區之間的區域可以為通道區。通道區可以與閘極GE重疊。電晶體半導體圖案SCL可以由多晶矽、非晶矽、氧化物半導體、或其相似物製成。通道區可以未摻雜有雜質及/或可以為本質半導體。第一接觸區以及第二接觸區中的每一個可以摻雜有雜質。
閘極GE可以設置在半導體圖案SCL的第一閘極絕緣層GI1上。閘極GE可以與半導體圖案SCL的通道區重疊。閘極GE可以包含在第一導電層中。
閘極GE可以包含銅(Cu)、鉬(Mo)、鎢(W)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、銀(Ag)、以及一些金屬的合金或混合物中的一種。閘極GE可以具有單層結構或者多層結構。
構成儲存電容器的一個電極的下電極LE可以設置在第一導電層中。
第一閘極絕緣層GI1可以為包含無機材料的無機絕緣層。第一閘極絕緣層GI1可以包含氮化矽(SiN x)、氧化矽(SiO x)、氮氧化矽(SiO xN y)、以及諸如氧化鋁(AlO x)的金屬氧化物中的至少一種。第一閘極絕緣層GI1可以為包含有機材料的有機絕緣層。第一閘極絕緣層GI1可以為單層或多層結構。
第一電晶體電極ET1以及第二電晶體電極ET2中的每一個可以設置在層間絕緣層ILD中。第一電晶體電極ET1以及第二電晶體電極ET2可以透過穿透過第一閘極絕緣層GI1、第二閘極絕緣層GI2、以及層間絕緣層的接觸孔來分別與半導體圖案SCL的第一接觸區以及第二接觸區接觸。第一電晶體電極ET1可以與半導體圖案SCL的第一接觸區接觸，並且第二電晶體電極ET2可以與半導體圖案SCL的第二接觸區接觸。
第一電晶體電極ET1以及第二電晶體電極ET2可以包含在第三導電層中。第一電晶體電極ET1以及第二電晶體電極ET2中的每一個可以包含與閘極GE相同的材料或者可以包含與構成閘極GE的一種或多種材料相同的一種或多種材料。第三導電層可以為鈦、鋁、以及鈦依序堆疊的多層結構。
層間絕緣層ILD可以包含與第一閘極絕緣層GI1相同的材料或者可以包含與構成第一閘極絕緣層GI1的一種或多種材料相同的一種或多種材料。層間絕緣層ILD可以包含設置在氮化矽(SiN x)層上的氧化矽(SiO x)層。
第一電晶體T1可以為低溫多晶矽(low temperature poly-silicon，LTPS)薄膜電晶體。包含第一電晶體T1的至少一個電晶體可以為氧化物半導體薄膜電晶體。第一電晶體T1可以具有頂閘結構。
第二導電層可以設置在層間絕緣層ILD上。第二導電層可以包含作為儲存電容器的一個電極的上電極UE。第二導電層可以進一步包含電源線、訊號線、第一電晶體T1的附加閘極、及其相似物。
第二閘極絕緣層GI2可以包含與第一閘極絕緣層GI1相同的材料或者可以包含與構成第一閘極絕緣層GI1的材料中的一種或多種相同的一種或多種材料。第二閘極絕緣層GI2可以包含氮化矽(SiNx)。
第一通孔層VIA1可以設置在其上設置有第一電晶體電極ET1以及第二電晶體電極ET2的層間絕緣層ILD上。第一通孔層VIA1可以為有機絕緣層。第一通孔層VIA1可以包含丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂、以及苯環丁烯樹脂中的至少一種。第一通孔層VIA1可以減少由設置在一個或多個下層(underlying layers)上的組件而引起的台階差。
第一保護層PSV1可以設置在第一通孔層VIA1上。第一保護層PSV1可以為無機絕緣層。無機絕緣層可以包含氮化矽(SiN x)、氧化矽(SiO x)、氮氧化矽(SiO xN y)、以及諸如氧化鋁(AlO x)的金屬氧化物中的至少一種。
包含第一連接圖案CNP1的第四導電圖案可以設置在第一保護層PSV1上。第一連接圖案CNP1可以透過接觸孔連接至第一電晶體電極ET1。第四導電層可以包含電源線、資料線、掃描線、及其相似物。
第四導電層可以包含與構成閘極GE的一種或多種材料相同的一種或多種材料。第四導電層可以具有鈦、鋁、以及鈦依序堆疊的多層結構。
第二通孔層VIA2可以設置在第一保護層PSV1上。第二通孔層VIA2可以為有機絕緣層。第二通孔層VIA2可以包含與第一通孔層VIA1相同的材料。
第二保護層PSV2可以設置在第二通孔層VIA2上。第二保護層PSV2可以為無機絕緣層，其類似於第一保護層PSV1。
包含第二連接圖案CNP2的第五導電層可以設置在第二保護層PSV2上。第二連接圖案CNP2可以透過接觸孔連接至第一連接圖案CNP1。第五導電層可以包含電源線、資料線、掃描線、及其相似物。
第五導電層可以包含與構成閘極GE的一種或多種材料相同的一種或多種材料。第五導電層可以具有鈦、鋁、以及鈦依序堆疊的多層結構。
第三通孔層VIA3可以設置在第二保護層PSV2上。第三通孔層VIA3可以為有機絕緣層。第三通孔層VIA3可以包含與第二通孔層VIA2相同的材料。第三通孔層VIA3可以用作平坦化層。
第三保護層PSV3可以設置在第三通孔層VIA3上。第三保護層PSV3可以為無機絕緣層，其類似於第一保護層PSV1。
顯示元件層DPL可以設置在第三保護層PSV3上。顯示元件層DPL可以包含第一電極ELT1、第二電極ELT2、以及發光元件LD。
第一電極ELT1以及第二電極ELT2可以設置在第三保護層PSV3上。第一電極ELT1可以連接至發光元件LD的第一端部。
第一電極ELT1可以透過接觸孔電性連接及/或物理連接至第一電晶體T1的第一電晶體電極ET1。第一電極ELT1可以為陽極。
第二電極ELT2可以設置在與第一電極ELT1相同的層上。第二電極ELT2可以連接至發光元件LD的第二端部。第二電極ELT2可以為陰極。
第一電極ELT1以及第二電極ELT2可以由具有預定反射率的材料形成，以允許從發光元件LD發射的光在顯示裝置的影像顯示方向(例如，正面方向)上前進。第一電極ELT1可以包含不透明的金屬。不透明的金屬可以包含銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈦(Ti)、以及一些金屬的合金中的至少一種。
分別覆蓋第一電極ELT1以及第二電極ELT2的透明電極TE1以及TE2可以設置在第一電極ELT1以及第二電極ELT2上。透明電極TE1以及TE2可以實質上覆蓋第一電極ELT1以及第二電極ELT2，從而防止第一電極ELT1以及第二電極ELT2受到損壞。
透明電極TE1以及TE2可以包含透明導電材料(或物質)。透明導電材料(或物質)可以包含諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)、或者氧化銦錫(ITZO)的導電氧化物、諸如聚3,4-乙烯二氧噻吩(PEDOT)的導電聚合物、及其相似物中的至少一種。
第一電極ELT1以及第二電極ELT2中的每一個可以為單層。第一電極ELT1以及第二電極ELT2中的至少一個可以具有其中堆疊有金屬、合金、導電氧化物、及/或導電聚合物的至少兩個材料層的多層結構。第一電極ELT1可以具有鈦、鋁、以及鈦依序堆疊的多層結構。
發光元件LD可以設置在第一電極ELT1以及第二電極ELT2上。發光元件LD可以鍵合耦接(bonding-coupled)至第一電極ELT1以及第二電極ELT2。
第四通孔層VIA4可以設置在第三保護層PSV3上。第四通孔層VIA4可以為有機絕緣層。第四通孔層VIA4可以包含與第一通孔層VIA1相同的材料。第四通孔層VIA4可以與第一電極ELT1分隔開，並且可以用作像素定義層。第四通孔層VIA4的高度可以高於發光元件LD的高度。
第四保護層PSV4可以設置在第一電極ELT1、第二電極ELT2、以及第四通孔層VIA4上，並且可以暴露出第一電極ELT1的一部分。第四保護層PSV4可以為無機絕緣層，其類似於第一保護層PSV1。
封裝層可以設置在顯示元件層DPL上。封裝層可以防止發光元件LD由於從外部滲入的諸如濕氣或空氣的雜質而受到損壞或污染。
第五保護層PSV5可以設置在基板SUB的後部B。第五保護層PSV5可以為無機絕緣層，其類似於第一保護層PSV1。
包含第二連接線CL2的第七導電層可以設置在第五保護層PSV5的後部。第二連接線CL2可以從顯示區域DA延伸至邊緣區域EA。第二連接線CL2可以電性連接至外部驅動電路。第七導電層可以具有鈦、鋁、以及鈦依序堆疊的多層結構。
透明電極TE3可以圍繞第二連接線CL2的至少一部分。透明電極TE3可以覆蓋從第五通孔層VIA5暴露出的第二連接線CL2的後部，從而防止第二連接線CL2受到損壞。透明電極TE3以及與透明電極TE3接觸的第二連接線CL2的一部分可以為第二訊號焊墊PD2(的一部分)。
因此，第二訊號焊墊PD2可以與其中設置有發光元件LD的顯示區域DA重疊。第二訊號焊墊PD2可以與位於基板SUB的後部的邊緣區域EA及/或顯示區域DA重疊。
第五通孔層VIA5以及第六保護層PSV6可以暴露出第七導電層的一部分，並且可以依序地設置在第五保護層PSV5的後部。第五通孔層VIA5可以為包含與第一通孔層VIA1相同的材料的有機絕緣層。第六保護層PSV6可以為無機絕緣層，其類似於第一保護層PSV1。
如第5B圖所示，透過接觸孔連接至第一連接線CL1的第三電極ELT3可以設置在邊緣區域EA中。第三電極ELT3可以透過與第一電極ELT1以及第二電極ELT2相同的製程形成。
透明電極TE4可以圍繞第三電極ELT3的至少一部分。透明電極TE4可以覆蓋第一連接線CL1或第三電極ELT3，從而防止第一連接線CL1或第三電極ELT3受到損壞。透明電極TE4以及與透明電極TE4接觸的第一連接線CL1或第三電極ELT3的一部分可以為第一訊號焊墊PD1(的一部分)。
第一訊號焊墊PD1以及第二訊號焊墊PD2(包含彼此接觸的第二連接線CL2的一部分以及透明電極TE3的一部分)可以設置在邊緣區域EA中。
作為有機層的第一通孔層VIA1至第五通孔層VIA5可以實質上不覆蓋邊緣區域EA，並且一些無機層可以延伸超出邊緣區域EA中的有機層。
第一連接線CL1可以延伸至第一閘極絕緣層GI1上的邊緣區域EA。第一訊號焊墊PD1可以形成在第三保護層PSV3上。
第二訊號焊墊PD2(包含彼此接觸的第二連接線CL2的一部分以及透明電極TE3的一部分)以及第一訊號焊墊PD1(包含彼此接觸的第一連接線CL1或第三電極ELT3的一部分以及透明電極TE4的一部分)可以透過形成在基板SUB的一側邊的訊號線而彼此連接。
第6圖為根據實施例的顯示面板的製造方法的流程圖。第7圖至第11圖為根據實施例的顯示面板的製造方法中形成的結構的示意圖。第11圖為根據實施例的透過在高溫下固化第10B圖中所示的光阻圖案而獲得的結構的剖面圖。
在第6圖至第11圖中，與參照第3圖說明的組件相同或類似的組件係透過第3圖中提供的相同的元件符號來指示。
參照第3圖以及第6圖至第11圖，顯示面板1000的製造方法可以包含在基板SUB的前部/頂緣區域(或第一面)以及後部/底緣區域(或第二面)中形成/提供第一訊號焊墊PD1以及第二訊號焊墊PD2(步驟S100)，在基板SUB的前緣區域、後緣區域、以及側面(或第三面)上沉積/提供導電層CDL(步驟S200)，將光阻圖案PRP從模具轉移至導電層CDL上(步驟S300)，預固化光阻圖案PRP(步驟S400)，透過蝕刻導電層CDL(的暴露部分)以形成訊號線SGL(步驟S500)，以及透過在高溫下固化光阻圖案PRP來覆蓋(capping)/覆蓋(covering)訊號線SGL的端部(或邊緣)(步驟S600)。
在顯示面板1000的製造製程中及/或當顯示面板1000未用於顯示影像時，前緣區域可以為相對於第三方向DR3的基板SUB的上表面，並且後緣區域可以為相對於第三方向DR3的基板SUB的下表面。基板SUB的側面可以為第一倒角表面CPP1與第二倒角表面CPP2之間的表面。
第一倒角表面CPP1以及第二倒角表面CPP2中的每一個可以形成在基板SUB的邊緣區域EA中。可以透過對連接於基板SUB的正面以及側面的角進行倒角來形成第一倒角表面CPP1。可以透過對連接於基板SUB的背面以及側面的角進行倒角來形成第二倒角表面CPP2。考量到製程效率，第一倒角表面CPP1以及第二倒角表面CPP2可以以彼此對稱的角度形成。第一倒角表面CPP1以及第二倒角表面CPP2的角度可以根據安裝基板SUB的條件或環境而形成為彼此不相同。
倒角表面CPP1以及CPP2可以加速基板SUB的處理。
如果在基板SUB的邊緣區域EA中未設置有倒角表面，則當基板SUB的角部與用於在基板SUB對齊或固定時的固定基板的夾具(未示出)接觸時，或者當基板SUB受到衝擊或者碰撞時，在基板SUB的直角角部可能發生損壞(例如，碎裂)。倒角表面CPP1以及CPP2可以顯著地降低損壞的可能性。
角部處的應力可以透過邊緣區域EA中的倒角表面CPP1以及CPP2而分散。倒角表面CPP1以及CPP2可以使得側邊導線(透過蝕刻導電層CDL而形成)能夠牢固地黏接至基板SUB及/或可以最小化側邊導線中的裂紋。
如第7圖所示，訊號焊墊PD1以及PD2可以形成在基板SUB的前邊緣區域以及後邊緣區域中/上。第一訊號焊墊PD1以及第二訊號焊墊PD2可以透過導電材料的圖案化形成。第一訊號焊墊PD1以及第二訊號焊墊PD2中的每一個可以連接至導線CL。
第一訊號焊墊PD1可以從基板SUB在第三方向DR3上突出。第二訊號焊墊PD2可以從基板SUB在與第三方向DR3相反的方向上突出。
接下來，如第8圖所示，可以在基板SUB的前緣區域、後緣區域、以及側面上沉積(或提供)導電層CDL。導電層CDL可以透過濺射製程一體成形地形成。
導電層CDL可以包含銅及/或鈦。導電層CDL可以具有銅以及鈦的雙層結構。導電層CDL可以包含銅(Cu)、鉬(Mo)、鎢(W)、鋁釹(AlNd)、鈦(Ti)、鋁(Al)、銀(Ag)、以及一種或多種金屬的合金或混合物中的至少一種。導電層CDL可以包含透明導電材料。透明導電材料可以包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、及其相似物中的至少一種。導電層CDL可以具有單層結構或多層結構。
導電層CDL可以覆蓋所有的第一訊號焊墊PD1以及第二訊號焊墊PD2。導電層CDL可以覆蓋超出第一訊號焊墊PD1的基板SUB的前緣區域的一部分，並且可以覆蓋超出第二訊號焊墊PD2的基板SUB的後緣區域的一部分。
接下來，如第9A圖所示，可以將光阻圖案PRP轉移/提供至基板SUB的前緣區域、後緣區域、以及側面上，以覆蓋導電層CDL的條狀區域。光阻圖案PRP可以用於形成上述的絕緣圖案ISP。
光阻圖案PRP可以與第一訊號焊墊PD1的整個面重疊並且可以與第二訊號焊墊PD2的整個面重疊。光阻圖案PRP可以包含在第二方向DR2上彼此分隔開的光阻元件。各光阻元件可以與對應的第一訊號焊墊PD1、對應的第二訊號焊墊PD2、以及基板SUB的側面重疊；第一訊號焊墊PD1以及第二訊號焊墊PD2可以位於光阻的兩個相對部分之間並被其覆蓋。
參照第9B圖以及第9C圖，可以透過使用矽模具SM的印刷技術將光阻圖案PRP轉移至基板SUB上。
首先，可以將光阻PR轉移至矽模具SM上/轉移至矽模具SM中。光阻PR可以不僅包含光阻(包含感光材料)而且包含黑色顏料。光阻可以包含含有光敏聚合物的黏合劑。光阻PR可以包含用於在光阻圖案PRP的固化製程中回流的單體(例如，基於環氧基的材料)、用於呈現黑色(及/或吸收光)的黑色顏料、以及用於均勻地分散光阻中的黑色顏料的分散劑。
黑色顏料可包含碳黑、鈦黑、及其相似物中的至少一種。
矽模具SM可以為具有延展性及/或彈性的墊。矽模具SM可能因力而變形並且當力被移除時可以恢復至原始形狀。
矽模具SM可以包含與光阻圖案PRP的各別光阻元件的形狀相對應的凹槽GRV。矽模具SM可以包含光阻PR被轉移的轉移區域CA以及轉移區域CA之間的周圍區域PA。光阻PR不轉移至周圍區域PA中。各轉移區域CA可以對應於容置有第9A圖中所示的光阻圖案PRP的光阻元件的凹槽GRV。
轉移區域CA之間的距離以及轉移區域CA的寬度可以透過考量第一訊號焊墊PD1以及第二訊號焊墊PD2的尺寸、第一訊號焊墊PD1之間的距離、及/或第二訊號焊墊PD2之間的距離來設計。
當矽模具SM從預定的焊墊影像板(pad image plate)提取光阻PR時，光阻PR可以轉移(或塗佈)在矽模具SM的轉移區域CA中。
轉移區域CA可以相對於周圍區域PA突出。
參照第9B圖，矽模具SM可以設置為面對基板SUB的側邊，可以執行移印(pad printing)製程以將矽模具SM加壓抵靠基板SUB的邊緣區域EA的頂部、側邊、以及底部。因此，如第9A圖所示，可以將光阻圖案PRP(包含光阻元件)附接至導電層CDL上。
在移印製程中，可以在導電層CDL的範圍內印刷(或附接)光阻圖案PRP。因此，光阻圖案PRP不會干擾發光元件焊墊LPD。
接下來，可以預固化形成在基板SUB上的光阻圖案PRP。光阻圖案PRP可在約120℃的溫度下固化約三分鐘。因此，光阻圖案PRP可以相對牢固地附接至導電層CDL並且可以維持期望的形狀。
接下來，參照第9A圖、第10A圖、以及第10B圖，可以透過蝕刻由光阻圖案PRP暴露出的導電層CDL的一部分來形成由光阻圖案PRP覆蓋的訊號線SGL(在步驟S500中)。光阻圖案PRP可以用作圖案化掩模。第10B圖繪示出了第10A圖中指示的AA部分的剖視圖。
訊號線SGL可以透過在導電層CDL上執行的濕蝕刻製程形成。在濕蝕刻製程(使用化學反應)中，各向同性地執行蝕刻，且因此，導電層CDL可以相對於光阻圖案PRP被底切。參照第10B圖，導電層CDL可以在光阻圖案PRP下方被底切，並且訊號線SGL的端部(或邊緣)可以相較於光阻圖案PRP(其可以與基板SUB分隔開)的端部(或邊緣)更遠離基板SUB的最近邊緣。因此，如第10A圖所示，訊號線SGL的長度以及寬度可以小於光阻圖案PRP的長度以及寬度。
參照第10B圖，在蝕刻導電層CDL之後，訊號線SGL可以完全地覆蓋對應的第一訊號焊墊PD1的邊緣以及一個或多個面。訊號線SGL以及第一訊號焊墊PD1中的每一個都可以具有朝向邊緣的錐形部分。
接下來，可以透過在高溫下固化光阻圖案PRP來覆蓋(capped)(或覆蓋(covered))訊號線SGL、第一訊號焊墊PD1、以及第二訊號焊墊PD2的端部(或邊緣)(步驟S600)。光阻圖案PRP可以在約200℃的溫度下固化約30分鐘以形成固化的光阻圖案(即，絕緣圖案ISP)。
參照第10B圖以及第11圖，光阻圖案PRP可以在以高溫固化光阻圖案PRP的製程中回流以直接接觸及覆蓋訊號線SGL的端部(以及側面/邊緣)，其中訊號線SGL覆蓋對應的第一訊號墊PD1。回流的光阻圖案PRP(以及固化的光阻圖案(絕緣圖案ISP))可以直接接觸基板SUB。較佳地，固化的光阻圖案(絕緣圖案ISP)可以牢固地覆蓋訊號線SGL。可以不需要光阻圖案PRP的各別的剝離製程。
固化的光阻圖案(絕緣圖案ISP)的一部分覆蓋訊號線SGL的邊緣。訊號線SGL的一部分的邊緣與固化的光阻圖案(絕緣圖案ISP)的邊緣之間的距離D可以為2µm或以上以及10μm或以下。也就是說，在光阻圖案PRP的回流之後，訊號線SGL的側面可以被充分地覆蓋。固化的光阻圖案(絕緣圖案ISP)的黑色光阻元件可以在第二方向DR2上彼此分隔開，並且可以充分地覆蓋佈置在基板SUB的側邊的訊號線SGL。
根據實施例，側邊導線以及塗佈絕緣結構可以透過以下步驟來形成，利用移印製程轉移黑色光阻圖案，蝕刻由光阻圖案暴露出的下部的導電層的一部分，然後回流光阻圖案。因此，可以簡化包含在拼接顯示裝置中的顯示面板的製造過程，並且可以覆蓋側邊導線。較佳地，可以最大化顯示面板的製程良率，並且可以節省顯示裝置的製造成本。
已經說明了例示性實施例。除非另有具體說明，否則結合特定實施例說明的特徵可以單獨使用或者與結合其他實施例說明的特徵組合使用。在不脫離所附申請專利範圍所限定的範圍的情況下，可以對例示性實施例進行形式以及細節上的各種變更。
10:拼接顯示裝置 1000:顯示面板 PX:像素 PT1:第一距離 PT2:第二距離 PT3:第三距離 PT4:第四距離 SUB:基板 PCL:像素電路層 DPL:顯示元件層 DA:顯示區域 EA:邊緣區域 LD1:第一發光元件 LD2:第二發光元件 LD3:第三發光元件 LPD:發光元件焊墊 SGL:訊號線 ISP:絕緣圖案 PD1:第一訊號焊墊 PD2:第二訊號焊墊 PSV1:第一保護層 PSV2:第二保護層 PSV3:第三保護層 PSV4:第四保護層 PSV5:第五保護層 PSV6:第六保護層 VIA1:第一通孔層 VIA2:第二通孔層 VIA3:第三通孔層 VIA4:第四通孔層 VIA5:第五通孔層 BFL:緩衝層 ILD:層間絕緣層 GI1:第一閘極絕緣層 GI2:第二閘極絕緣層 TE1,TE2,TE3,TE4:透明電極 ET1:第一電晶體電極 ET2:第二電晶體電極 ELT1:第一電極 ELT2:第二電極 ELT3:第三電極 CNP1:第一連接圖案 CNP2:第二連接圖案 CL1:第一連接線 CL2:第二連接線 CL:導線 BML:底部金屬層 UE:上部電極 LE:下部電極 GE:閘極 SCL:半導體圖案 CPP1,CPP2:倒角表面 CDL:導電層 PRP:光阻圖案 PR:光阻 SM:矽模具 CA:轉移區域 PA:周圍區域 GRV:凹槽 D:距離 SPXa,SPXb,SPXc,SPXd:子像素 PXCa,PXCb,PXCc,PXCd:像素電路 PWMC:PWM電路 CGC:電流產生電路 SENL:感測線 SEL:感測掃描線 SL:掃描線 DL:資料線 PL1:第一電源線 PL2:第二電源線 PL3:第三電源線 PL4:第四電源線 PL5:第五電源線 VDD,VDD1:第一電源 VSS:第二電源 VDD2:第三電源 Vint:初始化電源 VGH:高電位電源 LD:發光元件 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 T6:第六電晶體 T7:第七電晶體 T8:第八電晶體 T9:第九電晶體 T10:第十電晶體 T11:第十一電晶體 T12:第十二電晶體 T13:第十三電晶體 T14:第十四電晶體 T15:第十五電晶體 T16:第十六電晶體 T17:第十七電晶體 T18:第十八電晶體 T19:第十九電晶體 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 N7:第七節點 N8:第八節點 N9:第九節點 C1:第一電容器 C2:第二電容器 C3:第三電容器 S1i:第一掃描線 S2i:第二掃描線 S3i:第三掃描線 E1i:第一發射控制線 E2i:第二發射控制線 D1j,D2j:資料線 SWi:掃掠訊號線 Cst:儲存電容器 LSU:發光單元 TEST:測試線 V_PAM:PAM資料電壓 V_PWM:PWM資料電壓 A:前側 B:後側 DR1:第一方向 DR2:第二方向 DR3:第三方向 S100,S200,S300,S400,S500,S600:步驟
第1圖為根據實施例的拼接顯示裝置的平面圖。 第2圖為根據實施例的顯示面板的剖面圖。 第3圖為根據實施例的顯示面板的剖面圖。 第4A圖為根據實施例的包含在顯示面板中的子像素的電路圖。 第4B圖為根據實施例的包含在顯示面板中的子像素的電路圖。 第4C圖為根據實施例的包含在顯示面板中的子像素的電路圖。 第4D圖為根據實施例的包含在顯示面板中的子像素的電路圖。 第5A圖為根據實施例的顯示面板的顯示區域的剖面圖。 第5B圖為根據實施例的顯示面板的邊緣區域的一部分的剖面圖。 第6圖為根據實施例的顯示面板的製造方法的流程圖。 第7圖、第8圖、第9A圖、第9B圖、第9C圖、第10A圖、第10B圖、以及第11圖為根據實施例的顯示面板的製造方法中形成的結構的示意圖。
S100,S200,S300,S400,S500,S600:步驟

Claims (20)

  1. 一種顯示面板的製造方法，該方法包含： 提供一第一訊號焊墊於一基板的一第一面上； 提供一第二訊號焊墊於該基板的一第二面上； 提供一導電元件，其接觸該第一訊號焊墊、該第二訊號焊墊、以及該基板的一第三面中的每一個； 提供一光阻元件，其部分地覆蓋該導電元件，並且與該第一訊號焊墊、該第二訊號焊墊、以及該基板的該第三面中的每一個重疊； 預固化該光阻元件； 透過蝕刻該導電元件來形成一訊號線；以及 固化該光阻元件以形成一固化光阻元件，其中該固化光阻元件覆蓋該訊號線的邊緣。
  2. 如請求項1所述之方法，其中該第一訊號焊墊以及該第二訊號焊墊位於該導電元件的兩個部分之間，並且分別直接接觸該導電元件的兩個部分。
  3. 如請求項2所述之方法，其中該光阻元件完全地覆蓋該訊號線的表面、該第一訊號焊墊的表面、以及該第二訊號焊墊的表面中的每一個，且其中該訊號線的表面與該基板的該第三面重疊。
  4. 如請求項2所述之方法，其中該光阻元件包含一光阻以及一黑色顏料。
  5. 如請求項4所述之方法，其中該黑色顏料包含碳黑以及鈦黑中的至少一種。
  6. 如請求項1所述之方法，其中，在該訊號線的形成中，該導電元件被濕蝕刻以相對於該光阻元件被底切。
  7. 如請求項1所述之方法，其中該導電元件透過濺射製程一體成形地形成在該基板的該第一面、該基板的該第二面、以及該基板的該第三面上。
  8. 如請求項7所述之方法，其中該導電元件包含銅以及鈦中的至少一種。
  9. 如請求項1所述之方法，其中提供該光阻元件包含： 提供一光阻於一矽模具中；以及 透過印刷製程將該光阻從該矽模具中轉移至該基板的該第一面、該基板的該第二面、以及該基板的該第三面上。
  10. 如請求項9所述之方法，其中該矽模具包含一凹槽，其中在該光阻轉移至該基板上之前其設置於該凹槽內，且其中在該印刷製程中該光阻元件的位置對應於該凹槽的位置。
  11. 如請求項1所述之方法，其中該光阻元件透過固化而回流，且其中該固化光阻元件直接接觸該基板。
  12. 如請求項1所述之方法，其中該訊號線的邊緣以及該固化光阻元件的邊緣兩者直接接觸該基板，且其中該訊號線的邊緣與該光阻元件的邊緣之間的距離為2µm或以上以及10µm或以下。
  13. 一種顯示面板，包含： 一基板； 一像素，係設置於該基板的一第一面上； 一第一訊號焊墊，係設置於該基板的該第一面上，且設置於該像素與該基板的該第一面的邊緣之間，並且電性連接至該像素； 一第二訊號焊墊，係設置於該基板的一第二面上； 一訊號線，係至少設置於該基板的一第三面上，並且使得該第一訊號焊墊與該第二訊號焊墊彼此電性連接；以及 一絕緣元件，係覆蓋該訊號線的表面、該第一訊號焊墊的表面、以及該第二訊號焊墊的表面中的每一個。
  14. 如請求項13所述之顯示面板，其中該絕緣元件包含一光阻材料以及一黑色顏料。
  15. 如請求項14所述之顯示面板，其中該黑色顏料包含碳黑以及鈦黑中的至少一種。
  16. 如請求項14所述之顯示面板，其中該第一訊號焊墊以及該第二訊號焊墊設置於該訊號線的兩個部分之間，且其中該訊號線的兩個部分設置在該絕緣元件的兩個部分之間。
  17. 如請求項14所述之顯示面板，其中該絕緣元件直接接觸該訊號線以及該基板中的每一個。
  18. 一種拼接顯示裝置，包含： 一第一顯示面板以及一第二顯示面板，係彼此相鄰； 其中該第一顯示面板包含： 一基板； 一像素，係設置於該基板的一第一面上； 一第一訊號焊墊，係設置於該基板的該第一面上，且設置於該像素與該基板的該第一面的邊緣之間，並且電性連接至該像素； 一第二訊號焊墊，係設置於該基板的一第二面上； 一訊號線，係至少設置於該基板的一第三面上，且至少部分地設置於該基板的該第三面與該第二顯示面板之間，並且使得該第一訊號焊墊與該第二訊號焊墊彼此電性連接；以及 一絕緣元件，係至少部分地設置於該訊號線與該第二顯示面板之間，並且覆蓋該訊號線的表面、該第一訊號焊墊的表面、以及該第二訊號焊墊的表面中的每一個。
  19. 如請求項18所述之拼接顯示裝置，其中該絕緣元件包含一光阻材料以及一黑色顏料。
  20. 如請求項18所述之拼接顯示裝置，其中該絕緣元件直接接觸該訊號線以及該基板中的每一個，並且直接接觸該第一訊號焊墊以及該第二訊號焊墊中的至少一個。
TW111140694A 2021-12-23 2022-10-26 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法 TW202327147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0186368 2021-12-23
KR1020210186368A KR20230097279A (ko) 2021-12-23 2021-12-23 표시 패널, 이를 포함하는 타일드 표시 장치, 및 표시 패널의 제조 방법

Publications (1)

Publication Number Publication Date
TW202327147A true TW202327147A (zh) 2023-07-01

Family

ID=86877921

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111140694A TW202327147A (zh) 2021-12-23 2022-10-26 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法

Country Status (4)

Country Link
US (1) US20230207318A1 (zh)
KR (1) KR20230097279A (zh)
CN (1) CN116343599A (zh)
TW (1) TW202327147A (zh)

Also Published As

Publication number Publication date
CN116343599A (zh) 2023-06-27
KR20230097279A (ko) 2023-07-03
US20230207318A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
EP3503238B1 (en) Display device
CN110783361B (zh) 显示设备、背光模块以及电子装置
US9147717B2 (en) Organic display device having a contact hole planarization film made of an organic insulating material
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR102357269B1 (ko) 유기발광 표시장치 및 그 제조방법
TWI648851B (zh) 顯示裝置
CN106469748B (zh) 透明显示面板及包括该透明显示面板的透明显示装置
CN107785392B (zh) 显示装置
US10476039B2 (en) Display device and method for manufacturing the same
US11362304B2 (en) Display device and method of manufacturing the same
US11700742B2 (en) Display device having a dummy area between hole sealant and display sealant
US10923558B2 (en) Display device and method of manufacturing display device
KR20200119581A (ko) 디스플레이 패널 및 그의 제조 방법
US20110157114A1 (en) Electroluminescence device
US10381429B2 (en) Display device
KR101258261B1 (ko) 유기전계발광표시장치
KR20220096739A (ko) 투명 표시 패널
TWI702584B (zh) 顯示裝置及陣列基板
US20230246136A1 (en) Display device and method of manufacturing the same
US20220020831A1 (en) Display device and method of fabricating the same
TW202327147A (zh) 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法
KR102657279B1 (ko) 미러 겸용 표시장치
US20230206836A1 (en) Display device
US20230060667A1 (en) Display device and manufacturing method thereof
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same