TWI648851B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI648851B
TWI648851B TW105142718A TW105142718A TWI648851B TW I648851 B TWI648851 B TW I648851B TW 105142718 A TW105142718 A TW 105142718A TW 105142718 A TW105142718 A TW 105142718A TW I648851 B TWI648851 B TW I648851B
Authority
TW
Taiwan
Prior art keywords
electrode
pad electrode
layer
gate
insulating layer
Prior art date
Application number
TW105142718A
Other languages
English (en)
Other versions
TW201818536A (zh
Inventor
閔盛俊
李撰雨
金瑟基
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW201818536A publication Critical patent/TW201818536A/zh
Application granted granted Critical
Publication of TWI648851B publication Critical patent/TWI648851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示裝置，可包括：一基板，包含在其上顯示一輸入影像的一顯示區域以及一焊墊部，該焊墊部包括交替地位於該顯示區域外部且在其間具有高度差的一凸部和一凹部；以及一電路元件，該電路元件附接到該焊墊部，並且包括插入到該焊墊部的該凹部中的一凸塊。該焊墊部可進一步包括：一下焊墊電極，電性連接到從該顯示區域延伸的一信號線；一第一絕緣層，設置在該凸部中的該下焊墊電極上；以及一上焊墊電極，設置在該第一絕緣層上，連接到通過貫穿該第一絕緣層的一第一接觸孔的該下焊墊電極，並且延伸到該凹部的至少一部分中。

Description

顯示裝置
本發明的實施例涉及一種顯示裝置。
隨著資訊技術的發展，用作為使用者與資訊之間的連接介質的顯示裝置的市場正在增長。因此，諸如有機發光二極體(OLED)顯示器、液晶顯示器(LCD)以及電漿顯示面板(PDP)的顯示裝置的使用正在增加。
OLED顯示器是自發光顯示裝置。因此，OLED顯示器可以被製造為具有比需要背光單元的液晶顯示器更低的功耗和更薄的外形。此外，OLED顯示器具有寬視角和快速響應時間的優點。隨著OLED顯示器的製程技術已經被開發成大量生產的大螢幕顯示器，OLED顯示器已經擴大了其市場，同時與液晶顯示器競爭。
OLED顯示器的每一個像素包括具有自發光結構的有機發光二極體(OLED)。OLED顯示器可以根據發光材料的種類、發光方法、發光結構、驅動方法等進行各種分類。例如，根據發光方法，OLED顯示器可以分為螢光發光型和磷光發光型。此外，根據發光結構，OLED顯示器可以分為頂部發光型和底部發光型。此外，根據驅動方法，OLED顯示器可以分為被動矩陣OLED(PMOLED)顯示器和主動矩陣OLED(AMOLED)顯示器。
顯示裝置包括驅動積體電路(IC)，其向顯示面板的資料線提供資料信號和向顯示面板的閘極線提供與資料信號同步的閘極信號。作為用於將驅動IC連接到顯示面板的方法，已知用於將其上安裝有IC的可撓性膜附接到顯示面板的覆晶膜(chip-on film,COF)方法以及用於將IC直接安裝在基板上的覆晶玻璃(chip-on glass,COG)方法等。
為了將驅動器IC連接到顯示面板，包括在顯示面板中的焊墊和包括在可撓性膜中的凸塊與插置在其間的各向異性導電膜對齊。接下來，執行捲帶式接合製程(tape bonding process)以將焊墊電性連接到凸塊，並且顯示面板的焊墊和可撓性膜彼此擠壓。
在捲帶式接合製程中，構成各向異性導電膜的導電球不位於焊墊與凸塊之間，並且可能向外移動，因為導電球具有移動性。因此，可能產生焊墊與凸塊之間的不好的電性連接(例如，斷開)。此外，可撓性膜可能由於在執行捲帶式接合製程時產生的熱而變形，並且凸塊的位置可能由於可撓性膜的變形而偏移。在這種情況下，因為凸塊沒有設置在給定的位置，所以可能產生焊墊與凸塊之間不好的電性連接(例如，斷開)。
本發明的實施例提供一種能夠容易地對準焊墊和凸塊的顯示裝置。
在一個態樣中，提供一種顯示裝置，包括：一基板，包含於其上顯示一輸入影像的一顯示區域以及一焊墊部，該焊墊部包括一凸部和一凹部，交替地位於該顯示區域外且其間具有高度差；以及一電路元件，附接到該焊墊部，該電路元件包括插入到該焊墊部的該凹部中的一凸塊，其中該焊墊部包括：一下焊墊電極，電性連接到從該顯示區域延伸的一信號線；一第一絕緣層，設置在該凸部中的該下焊墊電極上；以及一上焊墊電極，設置在該第一絕緣層上，通過穿過該第一絕緣層的一第一接觸孔連接到該下焊墊電極，並且延伸到該凹部的至少一部分。
該顯示裝置進一步包括：插入在該焊墊部與該電路元件之間的一各向異性導電膜。該上焊墊電極通過該各向異性導電膜連接到該凹部中的該凸塊。
該各向異性導電膜包括：一黏合樹脂和分佈在該黏合樹脂中的複數個導電球，並且該等導電球收納在該凹部中。
該凹部的形狀由一平坦面和從該平坦面的兩側延伸的兩個傾斜面限定。該上焊墊電極覆蓋該兩個傾斜面中的一個和該平坦面的至少一部分。
該焊墊部包括：依序設置的一第一凸部、一第一凹部、一第二凸部、和一第二凹部。該上焊墊電極包括：彼此相鄰的一第一上焊墊電極和一第二上焊墊電極。該第一凸部的形狀由一第一傾斜面、連接到該第一傾斜面的一側的一第一平坦面、和連接到該第一平坦面的一側的一第二傾斜面限定。該第一凹部的形狀由該第二傾斜面、連接到該第二傾斜面的一側的一第二平坦面、和連接到該第二平坦面的一側的一第三傾斜面限定。該第二凸部的形狀由該第三傾斜面、連接到該第三傾斜面的一側的一第三平坦面、和連接到該第三平坦面的一側的一第四傾斜面限定。該第二凹部的形狀由該第四傾斜面、連接到該第四傾斜面的一側的一第四平坦面、和連接到該第四平坦面的一側的一第五傾斜面限定。該第一上焊墊電極覆蓋該第一平坦面的至少一部分、該第二傾斜面、和該第二平坦面的至少一部分。該第二上焊墊電極覆蓋該第三平坦面的至少一部分、該第四傾斜面、和該第四平坦面的至少一部分。
該焊墊部進一步包括在該下焊墊電極與該第一絕緣層之間的一第二絕緣層。
該第二絕緣層僅設置在該焊墊部的該凸部中。
該信號線設置在該下焊墊電極下方，其間插入有一第三絕緣層，該信號線通過穿過該第三絕緣層的一第三接觸孔連接到該下焊墊電極，並且連接到該顯示區域的一閘極線。
該信號線設置在與該下焊墊電極相同的層上，該信號線連接到該下焊墊電極，並且連接到該顯示區域的一資料線。
該顯示區域包括複數個子像素。每一個子像素包括位於該基板上的一半導體層；一閘電極，位於該半導體層上，有一閘極絕緣層插入於其間且與該半導體層部分地重疊；一源電極和一汲電極，位於覆蓋該閘電極的一層間介電層上，並且通過穿過該層間介電層的一源極接觸孔和一汲極接觸孔分別連接到該半導體層的兩側；以一及第一電極，位於一鈍化層和覆蓋該源電極和該汲電極的一覆蓋層上，並且通過穿過該鈍化層和該覆蓋層的一通孔連接到該汲電極。該上焊墊電極設置在與該第一電極相同的層上，並且包括與該第一電極相同的材料。
在另一態樣中，提供了一種顯示裝置，包括：一基板，包含於其上顯示一輸入影像的一顯示區域以及一焊墊部，該焊墊部包括交替地位於該顯示區域外部的一凸部和一凹部，且其間具有高度差；以及一電路元件，附接到該焊墊部，該電路元件包括插入該焊墊部的該凹部中的一凸塊，其中，該焊墊部包括：一下焊墊電極，電性連接到從該顯示區域延伸的一信號線；一第一絕緣層，覆蓋該下焊墊電極；一上焊盤電極，設置在該第一絕緣層上，通過穿過該第一絕緣層的一第一接觸孔連接到該下焊墊電極，且延伸到該凹部的至少一部分；以及一第二絕緣層，設置在該上焊墊電極上且在該凹部中暴露該上焊墊電極。
該顯示裝置進一步包括：插入在該焊墊部與該電路元件之間的一各向異性導電膜。該上焊墊電極通過該各向異性導電膜連接到該凹部中的該凸塊。
該各向異性導電膜包括：一黏合樹脂和分佈在該黏合樹脂中的複數個導電球，並且該等導電球收納在該凹部中。
該凹部的形狀由一平坦面和從該平坦面的兩側延伸的兩個傾斜面限定。該上焊墊電極覆蓋該兩個傾斜面中的一個並且覆蓋該平坦面的至少一部分。
該焊墊部包括依序設置的一第一凸部、一第一凹部；一第二凸部、和一第二凹部。該上焊墊電極包括：彼此相鄰的一第一上焊墊電極和一第二上焊墊電極。該第一上焊墊電極位在對應於該第一凸部和該第一凹部。該第二上焊墊電極位在對應於該第二凸部和該第二凹部。
該信號線設置在該下焊墊電極下方，其間插入有一第三絕緣層，該信號線通過穿過該第三絕緣層的一第三接觸孔連接到該下焊墊電極，並且電性連接到該顯示區域的一閘極線。
該信號線設置在與該下焊墊電極相同的層上，該信號線連接到該下焊墊電極且連接到該顯示區域的一資料線。
該顯示區域包括複數個子像素。每一個子像素包括：一半導體層，位於該基板上；一閘電極，位於該半導體層上，一閘極絕緣層插入在其間 且部分地與該半導體層重疊；一源電極和一汲電極，位於覆蓋該閘電極的一層間介電層上，並且通過穿過該層間介電層的一源極接觸孔和一汲極接觸孔分別連接到該半導體層的兩側；一第一儲存電容器電極，位於該層間介電層上；一第二儲存電容器電極，位於覆蓋該源電極和該汲電極的一鈍化層上，與該第一儲存電容器電極重疊，並且通過穿透該鈍化層的一輔助接觸孔連接到該汲電極；以及一第一電極，位於覆蓋該第一儲存電容器電極的一覆蓋層上，並且通過穿過該覆蓋層的一通孔連接到該汲極。該上焊墊電極設置在與該第二儲存電容電極相同的層上，並且包括與該第二儲存電容電極相同的材料。
該顯示裝置進一步包括：覆蓋暴露的該上焊墊電極的一輔助焊墊電極。該輔助焊墊電極設置在與該第一電極相同的層上，並且包括與該第一電極相同的材料。
該第一儲存電容器電極和該第二儲存電容器電極包括一透明導電材料。
10‧‧‧影像處理單元
20‧‧‧時序控制器
30‧‧‧資料驅動器
40‧‧‧閘極驅動器
50‧‧‧顯示面板
DATA‧‧‧資料信號
DE‧‧‧資料致能信號
DDC‧‧‧時序控制信號
GDC‧‧‧閘極時序控制信號
GL1~GLm‧‧‧閘極線
DL1~DLn‧‧‧資料線
SW‧‧‧開關電晶體
CC‧‧‧補償電路
VDD‧‧‧高電位電源線
DR‧‧‧驅動電晶體
GND‧‧‧低電位電源線
OLED‧‧‧有機發光二極體
GL1a‧‧‧1-1閘極線
GL1b‧‧‧1-2閘極線
INIT‧‧‧初始化電源線
PI‧‧‧基板
GP‧‧‧閘極焊墊部
GSL‧‧‧閘極信號線
SP‧‧‧子像素
A/A‧‧‧顯示區域
IC‧‧‧驅動積體電路
CO‧‧‧電路元件
DSL‧‧‧資料信號線
DP‧‧‧資料焊墊部
CH‧‧‧接觸孔
SE‧‧‧源電極
ACT‧‧‧半導體層
GA‧‧‧閘電極
DE‧‧‧汲電極
CH‧‧‧接觸孔
TFT‧‧‧電晶體
GI‧‧‧閘極絕緣層
ILD‧‧‧層間介電層
PAS‧‧‧鈍化層
OC‧‧‧覆蓋層
BNK‧‧‧堤岸層
OLED‧‧‧有機發光二極體
ANO‧‧‧第一電極
EML‧‧‧發光層
CAT‧‧‧第二電極
SE1‧‧‧凸部
SE1_1‧‧‧第一凸部
SE1_2‧‧‧第二凸部
SE2‧‧‧凹部
SE2_1‧‧‧第一凹部
SE2_2‧‧‧第二凹部
PCNT1‧‧‧第一接觸孔
PCNT2‧‧‧第二接觸孔
PCNT3‧‧‧第三接觸孔
SML‧‧‧下閘極焊墊電極、下資料焊墊電極
PEL‧‧‧上閘極焊墊電極、上資料焊墊電極
PEL1‧‧‧第一上閘極焊墊電極、第一上資料焊墊電極
PEL2‧‧‧第二上閘極焊墊電極、第二上資料焊墊電極
SH‧‧‧凹槽
ACF‧‧‧各向異性導電膜
CSL‧‧‧凸塊
CSL1‧‧‧第一凸塊
CSL2‧‧‧第二凸塊
SF‧‧‧可撓性膜
IF1‧‧‧傾斜面
FF‧‧‧平坦面
IF2‧‧‧傾斜面
VIA‧‧‧通孔
SGH‧‧‧輔助接觸孔
SG1‧‧‧第一儲存電容器電極
SG2‧‧‧第二儲存電容器電極
ME‧‧‧金屬材料
ITO‧‧‧透明導電材料
I1‧‧‧第一傾斜面
I2‧‧‧第二傾斜面
I3‧‧‧第三傾斜面
I4‧‧‧第四傾斜面
I5‧‧‧第五傾斜面
F1‧‧‧第一平坦面
F2‧‧‧第二平坦面
F3‧‧‧第三平坦面
F4‧‧‧第四平坦面
附圖說明本發明的實施例並且與說明書一起用於解釋本發明的原理，其中所述附圖係提供本發明的進一步理解，以及被併入且構成本說明書的一部分。在圖式中：第1圖係有機發光二極體(OLED)顯示器的示意性方塊圖；第2圖係說明子像素的電路配置的第一示例；第3圖係說明子像素的電路配置的第二示例；第4圖係根據本發明實施例的OLED顯示器的平面圖；第5圖係根據本發明第一實施例的OLED顯示器的子像素的剖面圖；第6圖係根據本發明第一實施例的閘極焊墊部的放大平面圖；第7圖係第6圖沿著I-I’線所截取的剖面圖；第8圖係第6圖沿著II-II’線所截取的剖面圖；第9圖係根據本發明第一實施例的資料焊墊部的放大平面圖；第10圖係第9圖沿著III-III’線所截取的剖面圖； 第11圖係第9圖沿著IV-IV’線所截取的剖面圖；第12圖係根據本發明第二實施例的OLED顯示器的子像素的剖面圖；第13圖係根據本發明第二實施例的閘極焊墊部的剖面圖；第14圖係根據本發明第二實施例的資料焊墊部的剖面圖；以及第15圖係說明焊墊部的剖面形狀的剖面圖。
現在將詳細參考本發明的實施例，其中的示例在附圖中說明。然而，本發明可以以許多不同的形式實施，並且不應被解釋為限於本文所闡述的實施例。儘可能地，在整個附圖中使用相同的參考標號來表示相同或相似的部件。請注意，如果確定已知技術的詳細描述可能模糊本發明的實施例，則將省略已知技術的詳細描述。在以下描述中，在實施例中使用的相同元件係代表性地描述於第一實施例中，並且在其它實施例中可省略其描述。
根據本發明實施例的顯示裝置可以被實施為液晶顯示器(LCD)、場發射顯示器(FED)、電漿顯示面板(PDP)、有機發光二極體(OLED)顯示器、電泳顯示器等。為了便於說明，本發明實施例藉由示例方式使用OLED顯示器來描述，但是實施例不限於此。
OLED顯示器包括在用作陽極的第一電極與用作陰極的第二電極之間的有機材料的發光層。OLED顯示器是自發光顯示裝置，被配置以透過結合在發光層內部從第一電極接收的電洞和從第二電極接收的電子，形成電洞電子對，亦即激子(excitons)，當激子返回基態階或較低能階時，由產生的能量發光。根據本發明實施例的OLED顯示器可以使用玻璃基板以及塑料基板。
在下文中，本發明的實施例將參照第1圖至第15圖於下面描述。
第1圖是OLED顯示器的示意性方塊圖。第2圖係說明子像素的電路配置的第一示例。第3圖係說明子像素的電路配置的第二示例。第4圖係根據本發明實施例的OLED顯示器的平面圖。
參考第1圖，根據本發明實施例的OLED顯示器包括：一影像處理單元10、一時序控制器20、一資料驅動器30、一閘極驅動器40、以及一顯示面板50。
影像處理單元10輸出從外部提供的資料信號DATA和資料致能信號DE。除了資料致能信號DE之外，影像處理單元10可以輸出垂直同步信號、水平同步信號和時脈信號中的一或多個。影像處理單元10以積體電路(IC)形式形成在系統電路板上。
時序控制器20從影像處理單元10接收資料信號DATA及驅動信號，包括資料致能信號DE或垂直同步信號、水平同步信號、時脈信號等。
時序控制器20基於驅動信號輸出：用於控制閘極驅動器40的操作時序的閘極時序控制信號GDC、以及用於控制資料驅動器30的操作時序的資料時序控制信號DDC。時序控制器20以IC形式形成在控制電路板上。
資料驅動器30響應於從時序控制器20提供的資料時序控制信號DDC，對從時序控制器20接收的資料信號DATA進行採樣和鎖存，並且使用伽瑪(gamma)參考電壓轉換所採樣和鎖存的資料信號DATA。資料驅動器30將轉換的資料信號DATA輸出到資料線DL1至DLn。資料驅動器30以IC形式附接到基板。
閘極驅動器40響應於從時序控制器20提供的閘極時序控制信號GDC，在偏移閘極電壓的位準的同時輸出閘極信號。閘極驅動器40將閘極信號輸出到閘極線GL1至GLm。閘極驅動器40以IC形式形成在閘極電路板上，或者以面板內閘極(gate-in-panel,GIP)方式形成在顯示面板50上。
顯示面板50響應於分別從資料驅動器30和閘極驅動器40接收的資料信號DATA和閘極信號來顯示影像。顯示面板50包括用於顯示影像的子像素SP。
參考第2圖，每一個子像素包括一開關電晶體SW、一驅動電晶體DR、一補償電路CC、和一有機發光二極體(OLED)。OLED基於由驅動電晶體DR產生的驅動電流操作以發光。
開關電晶體SW執行開關操作，使得響應於通過第一閘極線GL1提供的閘極信號，通過第一資料線DL1提供的資料信號儲存在作為資料電壓的電容器中。驅動電晶體DR使得驅動電流能夠基於儲存在電容器中的資料電壓在高電位電源線VDD與低電位電源線GND之間流動。補償電路CC是用於補償驅動電 晶體DR的閥值電壓的電路。連接到開關電晶體SW或驅動電晶體DR的電容器可以安裝在補償電路CC內部。
補償電路CC包括一個或多個薄膜電晶體(TFT)和電容器。補償電路CC的配置可以根據補償方法而進行各種改變。其詳細描述可以簡要地進行或者可以完全省略。
如第3圖所示，包括補償電路CC的子像素可以進一步包括用於驅動補償TFT並提供預定信號或電功率的信號線和電源線。所添加的信號線可以被定義為用於驅動包括在子像素中的補償TFT的1-2閘極線GL1b。在第3圖中，“GL1a”是用於驅動開關電晶體SW的1-1閘極線。該添加的電源線可以被定義為用於以預定電壓初始化子像素的預定節點的初始化電源線INIT。然而，這僅僅是一示例，本發明的實施例不限於此。
第2圖和第3圖說明一個子像素包括藉由示例的補償電路CC。然而，當要補償的對象(例如，資料驅動器30)位於子像素外部時，可以省略補償電路CC。子像素具有其中設置有開關電晶體SW、驅動電晶體DR、電容器和OLED的2T(電晶體)1C(電容器)的配置。然而，當將補償電路CC添加到子像素時，子像素可以具有諸如3T1C、4T2C、5T2C、6T2C、7T2C等各種配置。
此外，第2圖和第3圖藉由示例說明補償電路CC位於開關電晶體SW與驅動電晶體DR之間。然而，補償電路CC可以進一步位於驅動電晶體DR與OLED之間。補償電路CC的位置和結構不限於第2圖和第3圖中所示的位置和結構。
參考第4圖，OLED顯示器包括基板PI和電路元件CO。基板P1包括顯示區域A/A和位於顯示區域A/A外部的閘極焊墊部GP和資料焊墊部DP。複數個子像素SP設置在顯示區域A/A中。子像素SP設置在顯示區域A/A中的R(紅色)、G(綠色)、和B(藍色)子像素佈置或R、G、B、W(白色)子像素佈置中以表示全色。子像素SP可以由彼此交叉的閘極線和資料線界定。
閘極焊墊部GP設置在顯示區域A/A的一側(例如，左側或右側)。閘極焊墊部GP包括複數個閘極焊墊。閘極焊墊電性連接到從顯示區域A/A延伸的閘極信號線GSL。
資料焊墊部DP設置在顯示區域A/A的一側(例如，下側)。資料焊墊部DP包括複數個資料焊墊。資料焊墊電連接到從顯示區域A/A延伸的資料信號線DSL。
電路元件CO包括凸塊(或端子)。電路元件CO的凸塊通過各向異性導電膜分別附接到焊墊部的焊墊。參照第4圖的(a)，電路元件CO可以是配置為使得驅動積體電路(IC)安裝在可撓性膜上的覆晶膜(chip-on film,COF)。此外，參照第4圖的(b)，電路元件CO可以是玻璃上晶片(chip-on-glass,COG)型IC(COGIC)，其配置為使得驅動IC通過COG製程直接附接到基板上的焊墊。此外，電路元件CO可以是可撓性電路，例如可撓性扁平電纜(FFC)或可撓性印刷電路(FPC)。本發明的實施例使用COF作為電路元件CO的示例來描述，但不限於此。
閘極信號線GSL向顯示區域A/A的閘極線提供通過附接到閘極焊墊部GP的電路元件CO接收的閘極信號。資料信號線DSL向顯示區域A/A的資料線提供通過附接到資料焊墊部DP的電路元件CO接收的資料信號。
第一實施例
第5圖係根據本發明第一實施例的OLED顯示器的子像素的剖面圖。第6圖係根據本發明第一實施例的閘極極焊墊部的放大平面圖。第7圖係第6圖沿著I-I’線所截取的剖面圖。第8圖係第6圖沿著II-II’線所截取的剖面圖。第9圖係根據本發明第一實施例的資料焊墊部的放大平面圖。第10圖係第9圖沿著III-III’線所截取的剖面圖。第11圖係第9圖沿著IV-IV’線所截取的剖面圖。
參照第5圖，根據本發明第一實施例的OLED顯示器包括基板PI。基板PI可以由塑料材料製成。例如，基板PI可以包括聚醯亞胺(polyimide,PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚對荼二甲酸乙二酯(Polyethylene Naphthalate,PEN)、聚碳酸酯(polycarbonate,PC)、聚苯醚碸(Polycarbonate,PES)、聚芳酯(Polyarylate,PAR)、聚碸(polysulfone PSF)、或環烯烴共聚物(cyclic olefin copolymer,COC)中的至少一者。
此外，緩衝層和遮蔽層可以在基板PI上形成。例如，緩衝層可以包括第一緩衝層和第二緩衝層，並且遮蔽層可以插置在第一緩衝層與第二緩衝層之間。第一緩衝層可以保護在後續製程中形成的薄膜電晶體免於雜質，例如 從基板PI釋放的鹼離子。第一緩衝層可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。遮蔽層可以防止可能透過使用聚醯亞胺基板產生的面板驅動電流的減少。第二緩衝器可以保護在後續製程中形成的薄膜電晶體免於雜質，例如從遮蔽層釋放的鹼離子。第二緩衝層可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。
半導體層ACT位於基板PI上，並且可以由矽半導體或氧化物半導體形成。矽半導體可以包括非晶矽或結晶多晶矽。多晶矽具有高遷移率(例如，大於100cm2/Vs)，低能量功耗和優異的可靠性，因此，可以應用於閘極驅動器和/或多工器(multiplexer,MUX)，用於在驅動元件中使用、或應用於OLED顯示器的每一個像素的驅動TFT。因為氧化物半導體具有低漏電流(off-current)，所以氧化物半導體適合於具有短導通時間和長關閉時間的開關TFT。此外，因為氧化物半導體由於低漏電流而增加了像素的電壓佔有時間，所以氧化物半導體適合於需要低速驅動及/或低功耗的顯示裝置。另外，半導體層ACT包括各自包含p型或n型雜質的汲極區和源極區，並且還包括在汲極區與源極區之間的通道區。
閘極絕緣層GI位於半導體層ACT上，並且可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。閘電極GA位於閘極絕緣層GI上與半導體層ACT的通道區對應的位置。閘電極GA可以由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、和銅(Cu)、或其組合中的一者形成。此外，閘電極GA可以是由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)、或其組合中的一者形成。例如，閘電極GA可以形成為Mo/Al-Nd或Mo/Al的雙層。此外，閘極絕緣層GI和閘電極GA可以使用一個遮罩來圖案化，並且可以形成為具有相同的面積。
層間介電質層ILD位於閘電極GA上並使閘電極GA絕緣。層間介電層ILD可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。暴露半導體層ACT的一部分的接觸孔CH在層間介電層ILD和閘極絕緣層GI中的每一個的一部分中形成。
汲電極DE和源電極SE位在層間介電層ILD上。汲電極DE通過暴露半導體層ACT的汲極區的接觸孔CH連接到半導體層ACT，且源電極SE通過暴露半導體層ACT的源極區的接觸孔CH連接到半導體層ACT。源電極SE和汲電極 DE中的每一個可以形成為單層或多層。當源電極SE和汲電極DE中的每一個形成為單層時，源電極SE和汲電極DE中的每一個可以由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、和銅(Cu)、或其組合中的一者形成。當源電極SE和汲電極DE中的每一個形成為多層時，源電極SE和汲電極DE中的每一個可以形成為Mo/Al-Nd的雙層或者Ti/Al/Ti、Mo/Al/Mo、或Mo/Al-Nd/Mo的三層。因此，形成包括半導體層ACT、閘電極GA、源電極SE、和汲電極DE的薄膜電晶體TFT。
此外，鈍化層PAS位於包括薄膜電晶體TFT的基板PI上。鈍化層PAS是保護鈍化層PAS下面的部件的絕緣層，並且可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。覆蓋層OC也位於鈍化層PAS上。覆蓋層OC可以是用於減小下面結構的高度差的平坦化層，並且可以由諸如聚醯亞胺、苯環丁烯基樹脂(benzocyclobutene-based resin)、和丙烯酸酯(acrylate)的有機材料形成。例如，覆蓋層OC可以通過旋塗式玻璃(spin-on glass,SOG)方法形成，用於以液態塗覆有機材料，然後固化有機材料。
暴露薄膜電晶體TFT的汲電極DE的通孔位於覆蓋層OC的一部分中。有機發光二極體OLED位於覆蓋層OC上。更具體地，第一電極ANO位於覆蓋層OC上。第一電極ANO用作像素電極，並且通過通孔連接到薄膜電晶體TFT的汲電極DE。第一電極ANO是陽極，並且可以由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料形成。當第一電極ANO是反射電極時，第一電極ANO可以進一步包括反射層。反射層可以由鋁(Al)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)或其組合形成。較佳地，反射層可以由Ag/Pd/Cu(APC)合金形成。
此外，限定像素的堤岸層BNK位於包括第一電極ANO的基板PI上。堤岸層BNK可以由有機材料形成，例如聚醯亞胺、苯環丁烯基樹脂(benzocyclobutene-based resin)、和丙烯酸酯(acrylate)。堤岸層BNK暴露第一電極ANO的一部分。發光層EML位於由堤岸層BNK暴露的第一電極ANO上。發光層EML是其中電子和電洞結合並發光的層。電洞注入層和/或電洞傳輸層可以位於發光層EML與第一電極ANO之間，並且電子注入層及/或電子傳輸層可以位於發光層EML上。
第二電極CAT位於發光層EML上，並且可以位於基板PI的顯示區域A/A(參見第4圖)的整個表面上。另外，第二電極CAT是陰極電極，並且可以由各自具有低功函數的鎂(Mg)、鈣(Ca)、鋁(Al)、銀(Ag)、或其組合形成。當第二電極CAT是透射電極時，第二電極CAT可以足夠薄以透射光。此外，當第二電極CAT是反射電極時，第二電極CAT可以足夠厚以反射光。
參照第6圖，根據本發明第一實施例的顯示裝置包括位於基板PI上的閘極焊墊部GP。閘極焊墊部GP包括凸部SE1和凹部SE2。凸部SE1具有突面突出的剖面形狀，凹部SE2具有凹面凹陷的剖面形狀。凸部SE1和凹部SE2交替地設置，並且在凸部SE1與凹部SE2之間的邊界處具有不同的高度。
凸部SE1和凹部SE2可以透過圖案化至少一絕緣層來形成。也就是說，基板PI上的至少一絕緣層可以具有凹槽SH。在這種情況下，凹槽SH的形成區域可以被定義為凹部SE2。留在凹槽SH外部的絕緣層的部分可以被定義為凸部SE1。絕緣層圖案可以使凸部SE1與凹部SE2之間具有足夠的高度差。
電路元件CO的凸塊CSL位於凹部SE2中。也就是說，閘極焊墊部GP包括複數個凹部SE2，且複數個凸塊CSL可以分別插入到複數個凹部SE2中。凹部SE2具有能夠收納凸塊CSL的內部空間。
閘極焊墊部GP包括複數個閘極焊墊。每一個閘極焊墊包括：下閘極焊墊電極SML和上閘極焊墊電極PEL。
下閘極焊墊電極SML連接到閘極信號線GSL。下閘極焊墊電極SML和閘極信號線GSL通過穿過至少一絕緣層且在其間插入有至少一絕緣層的第一接觸孔PCNT1而彼此電性連接。
下閘極焊墊電極SML彼此間隔開一預定距離。下閘極焊墊電極SML可以具有相對大於閘極信號線GSL的面積。因此，本發明的實施例可以充分地確保下閘極焊墊電極SML和上閘極焊墊電極PEL可以彼此接觸的接觸面積，從而可以防止或最小化有缺陷的接觸。
上閘極焊墊電極PEL連接到下閘極焊墊電極SML。上閘極焊墊電極PEL和下閘極焊墊電極SML通過穿過至少一絕緣層且在其間插入有至少一絕緣層的第二接觸孔PCNT2而彼此電連接。上閘極焊墊電極PEL電連接到下閘極焊 墊電極SML、閘極信號線GSL、以及顯示區域A/A的閘極線，並且將通過電路元件CO提供的閘極信號傳送到顯示區域A/A的子像素。
上閘極焊墊電極PEL彼此間隔開一預定距離。上閘極焊墊電極PEL可以具有相對大於閘極信號線GSL的面積。因此，本發明的實施例可以充分地確保下閘極焊墊電極SML和上閘極焊墊電極PEL可以彼此接觸的接觸面積，從而可以防止或最小化有缺陷的接觸。
上閘極焊墊電極PEL與凸部SE1重疊並且延伸到凹部SE2的至少一部分中。例如，閘極焊墊部GP包括順序設置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2、以及第二凹部SE2_2。上閘極焊墊電極PEL包括彼此相鄰的第一上閘極焊墊電極PEL1和第二上閘極焊墊電極PEL2。第一上閘極焊墊電極PEL1位在對應於第一凸部SE1_1和第一凹部SE2_1，第二上閘極焊墊電極PEL2位在對應於第二凸部SE1_2和第二凹部SE2_2。這意味著第一上閘極焊墊電極PEL1和第二上閘極焊墊電極PEL2不是同時位於相同的凹部SE2中，而是PEL1和PEL2位於不同的凹部(例如，SE2_1和SE2_2)中。
上閘極焊墊電極PEL可以具有其中下閘極焊墊電極SML上的上閘極焊墊電極PEL在從平坦面觀察時在一個方向上偏移的形狀，使得上閘極焊墊電極PEL可以是位在彼此相鄰的凸部SE1和凹部SE2兩者上。所有的上閘極焊墊電極PEL在相同的方向上偏移。
參考第7圖和第8圖，閘極絕緣層GI位於閘極焊墊部GP的基板PI上。閘極信號線GSL位於閘極絕緣層GI上，並且表示從顯示區域A/A的閘極線延伸的信號線。
層間介電層ILD位於閘極信號線GSL上，並且包括第一接觸孔PCNT1。該第一接觸孔PCNT1穿透層間介電層ILD並暴露閘極信號線GSL的一部分。
下閘極焊墊電極SML位於具有第一接觸孔PCNT1的層間介電層層ILD上。下閘極焊墊電極SML通過第一接觸孔PCNT1連接到閘極信號線GSL。下閘極焊墊電極SML可以是在與顯示區域A/A的源電極和汲電極相同的製程中形成的圖案。因此，下閘極焊墊電極SML可以形成在與顯示區域A/A的源電極和汲電極相同的層上，並且可以包括與它們相同的材料。
鈍化層PAS位於下閘極焊墊電極SML上。覆蓋層OC也位於鈍化層PAS上。覆蓋層OC在相鄰的下閘極焊墊電極SML之間具有凹槽SH。凹槽SH穿透覆蓋層OC並暴露鈍化層PAS的至少一部分。凹槽SH的形成區域可以被定義為凹部SE2，並且凹槽SH的外部可以被定義為凸部SE1。凹槽SH具有能夠容納電路元件CO的凸塊CSL的足夠的內部空間。在另一實施例中，相鄰的下閘極焊墊電極SML之間的凹槽SH可以穿透覆蓋層OC和鈍化層PAS，並且可以暴露部分的層間介電層ILD。
覆蓋層OC和鈍化層PAS包括第二接觸孔PCNT2。第二接觸孔PCNT2穿透覆蓋層OC和鈍化層PAS並且暴露下閘極焊墊電極SML的一部分。
上閘極焊墊電極PEL位於具有第二接觸孔PCNT2和凹槽SH的覆蓋層OC上。上閘極焊墊電極PEL通過第二接觸孔PCNT2連接到下閘極焊墊電極SML。上閘極焊墊電極PEL可以由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料形成。上閘極焊墊電極PEL可以是在與顯示區域A/A的第一電極ANO(參見圖5)相同的製程中一起形成的圖案。因此，上閘極焊墊電極PEL可以形成在與顯示區域A/A的第一電極ANO(參見第5圖)相同的層上，並且可以包括與其相同的材料。因此，形成連接上閘極焊墊電極PEL、下閘極焊墊電極SML、以及閘極信號線GSL的信號路徑。
上閘極焊墊電極PEL沿著凸部SE1與凹部SE2之間的高度差形成(例如，PEL形成在階梯部上)並且延伸到凹部SE2的內部。更具體地，凹部SE2的形狀由平坦面FF和從平坦面FF的兩側延伸的兩個傾斜面IF1和IF2限定。在這種情況下，上閘極焊墊電極PEL覆蓋兩個傾斜面IF1和IF2中的一個，並且還覆蓋平坦面FF的至少一部分。
電路元件CO包括含有在可撓性膜SF中的凸塊CSL。各向異性導電膜ACF透過在黏合樹脂中分佈複數個導電球而形成，並且在將基板PI附接到電路元件CO的同時將焊墊電性連接到凸塊CSL。各向異性導電膜ACF的導電球收納凹部SE2中，並且位於上閘極焊墊電極PEL與凸塊CSL之間，從而將上閘極焊墊電極PEL電性連接到凸塊CSL。
凹部SE2收納導電球並且防止導電球的分離。因此，透過在接合製程期間提供的加壓操作，導電球不位於凸塊CSL與上閘極焊墊電極PEL之間，而是分佈在凹部SE2中。因此，可以防止焊墊與凸塊CSL之間的斷開。
凸塊CSL的移動受到凸部SE1與凹部SE2之間的邊界處的凸部SE1與凹部SE2之間的高度差的限制。因此，提供的外力可以防止凸塊CSL移動到凹部SE2的外部或者防止凸塊CSL從其位置過度偏移(例如，傾斜面IF1和IF2將凸塊CSL牢固地保持在適當位置)。因此，可以防止或最小化凸塊CSL與上閘極焊墊電極PEL之間的有缺陷的接觸。
當執行用於將電路元件CO附接到焊墊部的接合製程時，凸塊CSL可能由於可撓性膜的熱變形而過度偏移。在這種情況下，本發明的實施例可以透過將凸塊CSL收納在凹部SE2中來防止錯位。
當凸塊CSL和閘極焊墊對準以將電路元件CO附接到閘極焊墊部GP時，由於凹部SE2的形狀，凸塊CSL被引導到凹部SE2的內部。因此，凸塊CSL自我對準並且在預定位置精確對準。本發明的實施例可以輕易地對準凸塊CSL和焊墊。
參考第9圖，根據本發明第一實施例的顯示裝置包括位於基板PI上的資料焊墊部DP。資料焊墊部DP包括：凸部SE1和凹部SE2。凸部SE1具有凸面突出的剖面形狀，並且凹部SE2具有凹面凹陷的剖面形狀。凸部SE1和凹部SE2交替地設置，並且在凸部SE1和凹部SE2之間的邊界(例如，SE1與SE2之間的台階部)具有不同的高度。
凸部SE1和凹部SE2可以透過圖案化至少一絕緣層來形成。也就是說，基板PI上的至少一絕緣層可以具有凹槽SH。在這種情況下，凹槽SH的形成區域可以被定義為凹部SE2。留在凹槽SH外部的絕緣層部分可以被定義為凸部SE1。絕緣層圖案可以使凸部SE1與凹部SE2之間具有足夠的高度差。
電路元件CO的凸塊CSL位於凹部SE2中。即，資料焊墊部DP包括複數個凹部SE2，並且複數個凸塊CSL可以分別插入到複數個凹部SE2中。凹部SE2具有能夠收納凸塊CSL的內部空間。
資料焊墊部DP包括複數個資料焊墊。每一個資料焊墊包括：下資料焊墊電極SML和上資料焊墊電極PEL。
下資料焊墊電極SML連接到資料信號線DSL。下資料焊墊電極SML設置在與資料信號線DSL相同的層上並電性連接到資料信號線DSL。下資料焊墊電極SML和資料信號線DSL可以形成為一體。
下資料焊墊電極SML彼此間隔開一預定距離。下資料焊墊電極SML可以具有相對大於資料信號線DSL的面積。因此，本發明的實施例可以充分地確保接觸面積，其中，所述下資料焊墊電極SML和上資料焊墊電極的PEL可以彼此接觸，從而可以防止或減少有缺陷的接觸。
上資料焊墊電極PEL連接到下資料焊墊電極SML。更具體地，上資料焊墊電極PEL和下資料焊墊電極SML通過穿過至少一絕緣層的第三接觸孔PCNT3彼此電連接，其間插入有至少一絕緣層。上資料焊墊電極PEL電性連接到下資料焊墊電極SML、資料信號線DSL、和顯示區域A/A的資料線，並且將通過電路元件CO提供的資料信號傳送到顯示區域A/A的子像素。
上資料焊墊電極PEL彼此間隔開一預定距離。上資料焊墊電極PEL可以具有相對大於資料信號線DSL的面積。因此，本發明的實施例可以充分地確保接觸面積，其中，所述下資料焊墊電極SML和上資料焊墊電極的PEL可以彼此接觸，從而可以防止或減少有缺陷的接觸。
上資料焊墊電極PEL與凸部SE1重疊並且延伸到凹部SE2的至少一部分中。例如，資料焊墊部DP包括依序設置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2、和第二凹部SE2_2。上資料焊墊電極PEL包括彼此相鄰的第一上資料焊墊電極PEL1和第二上資料焊墊電極PEL2。第一上資料焊墊電極PEL1位在對應於第一凸部SE1_1和第一凹部SE2_1，第二上資料焊墊電極PEL2位在對應於第二凸部SE1_2和第二凹部SE2_2。這意味著第一上資料焊墊電極PEL1和第二上資料焊墊電極PEL2不是同時位在同一凹部SE2中。換句話說，只有一個上資料焊墊電極位在每一個凹部中。
上資料焊墊電極PEL可以具有其中下資料焊墊電極SML上的上資料焊墊電極PEL在從平坦面觀察時在一個方向上偏移的形狀，使得上資料焊墊電極PEL可以是位在彼此相鄰的凸部SE1和凹部SE2上。換句話說，每一個上資料 焊墊電極可以跨越相鄰的凹部與凸部之間的邊界。所有上資料焊墊電極PEL在相同方向上移位。
參照第10圖和第11圖，閘絕緣層GI和層間介電層ILD位於資料焊墊部DP的基板PI上。下資料焊墊電極SML位於層間介電層ILD上。下資料焊墊電極SML連接到資料信號線DSL。資料信號線DSL表示從顯示區域A/A的資料線延伸的信號線。
下資料焊墊電極SML可以是在與顯示區域A/A的源電極和汲電極的相同製程期間與它們一起形成的圖案。因此，下資料焊墊電極SML可以形成在與顯示區域A/A的源電極和汲電極相同的層上，並且可以包括與它們相同的材料。
鈍化層PAS位於下資料焊墊電極SML上。覆蓋層OC也位於鈍化層PAS上。覆蓋層OC在相鄰的下資料焊墊電極SML之間具有凹槽SH。凹槽SH穿透覆蓋層OC並暴露鈍化層PAS的至少一部分。凹槽SH的形成區域可以被定義為凹部SE2，並且凹槽SH的外部可以被定義為凸部SE1。凹槽SH具有能夠收納電路元件CO的凸塊CSL的足夠的內部空間。在另一實施例中，凹槽SH可以穿透覆蓋層OC和鈍化層PAS，並且可以暴露部分層間介電層ILD。
覆蓋層OC和鈍化層PAS包括第三接觸孔PCNT3。第三接觸孔PCNT3穿透覆蓋層OC和鈍化層PAS並暴露下資料焊墊電極SML的一部分。
上資料焊墊電極PEL位於具有第三接觸孔PCNT3和凹槽SH的覆蓋層OC上。上資料焊墊電極PEL通過第三接觸孔PCNT3連接到下資料焊墊電極SML。上資料焊墊電極PEL可以由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料形成。上資料焊墊電極PEL可以是在與顯示區域A/A的第一電極相同的製程中與其一起形成的圖案。因此，上資料焊墊電極PEL可以形成在與顯示區域A/A的第一電極相同的層上，並且可以包括與其相同的材料。因此，形成連接上資料焊墊電極PEL、下資料焊墊電極SML、和資料信號線DSL的信號路徑。
上閘極焊墊電極PEL沿著凸部SE1與凹部SE2之間的高度差形成並且延伸到凹部SE2的內部。更具體地，凹部SE2的形狀由平坦面FF和從平坦面 FF的兩側延伸的兩個傾斜面IF1和IF2限定。在這種情況下，上資料焊墊電極PEL覆蓋兩個傾斜面IF1和IF2中的一個以及平坦面FF的至少一部分。
電路元件CO包括含在可撓性膜SF中的凸塊CSL。各向異性導電膜ACF透過在黏合樹脂中分佈複數個導電球而形成，並且在將基板PI附接到電路元件CO的同時將焊墊電性連接到凸塊CSL，各向異性導電膜ACF的導電球收納在凹部SE2中，並且位於上閘極焊墊電極PEL與凸塊CSL之間，從而將上閘極焊墊電極PEL電性連接到凸塊CSL。
凹部SE2收納導電球並且防止導電球的分離。因此，透過在接合製程期間提供的加壓操作，導電球不位於凸塊CSL與上閘極焊墊電極PEL之間，而是分佈在凹部SE2中。因此，可以防止焊墊與凸塊CSL之間的斷開。
凸塊CSL的移動受到凸部SE1與凹部SE2之間的邊界處的凸部SE1與凹部SE2之間的高度差的限制。因此，提供的外力可以防止凸塊CSL移動到凹部SE2的外部或者從其位置過度偏移。換句話說，傾斜部分IF1和IF2可以幫助將凸塊CSL保持在適當位置。因此，可以防止或最小化凸塊CSL與上閘極焊墊電極PEL之間有缺陷的接觸。
當執行用於將電路元件CO附接到焊墊部的接合製程時，凸塊CSL可能由於可撓性膜的熱變形而過度偏移。在這種情況下，本發明的實施例可以透過將凸塊CSL收納在凹部SE2中來防止錯位。
當凸塊CSL和資料焊墊被對準以將電路元件CO附接到資料焊墊部GP時，由於凹部SE2的形狀，凸塊CSL被引導到凹部SE2的內部。因此，凸塊CSL自我對準並在預定位置精確對準。本發明的實施例可以輕易地對準凸塊CSL和焊墊。
本發明的實施例包括焊墊部的凹部，凸塊可以插入該凹部中，因此可以輕易地對準焊墊和凸塊，並且可以防止由外部環境的變化引起的有缺陷的接觸。此外，本發明的實施例可以透過防止焊墊與凸塊之間有缺陷的接觸來確保顯示裝置的可靠性和安全性。
焊墊部的剖面形狀和上焊墊電極的位置將參考第15圖於下面詳細描述。第15圖是說明焊墊部的剖面形狀的剖視圖。更具體地，第15圖說明凸 部和凹部的形狀，以及位於凸部和凹部上的上焊墊電極和凸塊的位置。在第15圖中省略了除了上述元件之外的其他元件。
焊墊部GP和DP中的每一個包括依序設置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2、和第二凹部SE2_2。上焊墊電極包括彼此相鄰的第一上焊墊電極PEL1和第二上焊墊電極PEL2。電路元件CO的凸塊包括彼此相鄰的第一凸塊CSL1和第二凸塊CSL2。第一上焊墊電極PEL1對應於第一凸塊CSL1，並且第二上焊墊電極PEL2對應於第二凸塊CSL2。
第一凸部SE1_1的形狀由第一傾斜面I1、連接到第一傾斜面I1的一側的第一平坦面F1和連接到第一平坦面F1的一側的第二傾斜面I2限定。第一凹部SE2_1的形狀由第二傾斜面I2、連接到第二傾斜面I2的一側的第二平坦面F2和連接到第二平坦面F2的一側的第三傾斜面I3限定。第二凸部SE1_2的形狀由第三傾斜面I3、連接到第三傾斜面I3的一側的第三平坦面F3和連接到第三平坦面F3的一側的第四傾斜面I4限定。第二凹部SE2_2的形狀由第四傾斜面I4、連接到第四傾斜面I4的一側的第四平坦面F4和連接到第四平坦面F4的一側的第五傾斜面I5限定。
第一上焊墊電極PEL1覆蓋第一平坦面F1的至少一部分、第二傾斜面I2和第二平坦面F2的至少一部分。電路元件CO的第一凸塊CSL1插入到第一凹部SE2_1中。電路元件CO的第一凸塊CSL1可以使用各向異性導電膜連接到第一上焊墊電極PEL1，該各向異性導電膜在對應於第二平坦面的位置F2處插置於第一凸塊CSL1與第一上焊墊電極PEL1之間。電路元件CO的第一凸塊CSL1可在對應於第二傾斜面I2的位置處使用插置於其間的各向異性導電膜連接到第一上焊墊電極PEL1。這表示可以確保第一凸塊CSL1與第一上焊墊電極PEL1之間的寬接觸面積。
第二上焊墊電極PEL2覆蓋第三平坦面F3的至少一部分、第四傾斜面I4和第四平坦面F4的至少一部分。電路元件CO的第二凸塊CSL2插入第二凹部SE2_2。電路元件CO的第二凸塊CSL2可以使用各向異性導電膜連接到第二上焊墊電極PEL2，該各向異性導電膜在對應於第四平坦面的位置F4處插置於第二凸塊CSL2與第二上焊墊電極PEL2之間。電路元件CO的第二凸塊CSL2可在對應於第四傾斜面I4的位置處使用插置於其間的各向異性導電膜連接到第二上焊墊電 極PEL2。因此，可以確保第二凸塊CSL2與第二上焊墊電極PEL2之間的寬接觸面積。
第一上焊墊電極PEL1和第二上焊墊電極PEL2不位於第三傾斜面I3上。因此，可以充分確保第一上焊墊電極PEL1與第二上焊墊電極PEL2之間的分離距離，並且可以防止第一上焊墊電極PEL1與第二上焊墊電極PEL2之間的接觸不良。
較佳地，但不是必須的，第二上焊墊電極PEL2僅位於第三平坦面F3的一部分中。因此，可以防止彼此不對應的第二上焊墊電極PEL2與第一凸塊CSL1之間連接。
考慮第一凸塊CSL1與第一上焊墊電極PEL1之間的充分接觸面積，可以在第二平坦面F2處的位置適當地選擇第一上焊墊電極PEL1。考慮到第二凸塊CSL2與第二上焊墊電極PEL2之間的充分接觸面積，可以在第四平坦面F4處的位置適當地選擇第二上焊墊電極PEL2。此外，考慮到用於防止有缺陷的接觸的第一上焊墊電極PEL1與第二上焊墊電極PEL2之間的分離距離，可以適當地選擇第一上焊墊電極PEL1與第二上焊墊電極PEL2的位置。
第二實施例
第12圖係根據本發明第二實施例的OLED顯示器的子像素的剖面圖；第13圖係根據本發明第二實施例的閘極焊墊部的剖面圖；第14圖係根據本發明第二實施例的資料焊墊部的剖面圖。第13圖的剖面圖可對應於沿著第6圖的II-II'線所截取的剖面圖，且第14圖的剖面圖可對應於沿著第9圖的IV-IV'線所截取的剖面圖。
參考第12圖，根據本發明第二實施例的OLED顯示器包括基板PI。基板PI可以由塑料材料製成。例如，基板PI可以包括聚醯亞胺(polyimide,PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚對荼二甲酸乙二酯(Polyethylene Naphthalate,PEN)、聚碳酸酯(polycarbonate,PC)、聚苯醚碸(Polycarbonate,PES)、聚芳酯(Polyarylate,PAR)、聚碸(polysulfone PSF)、或環烯烴共聚物(cyclic olefin copolymer,COC)中的至少一者。
此外，緩衝層和遮蔽層可以在基板PI上形成。例如，緩衝層可以包括第一緩衝層和第二緩衝層，並且遮蔽層可以插置在第一緩衝層與第二緩衝層之間。第一緩衝層可以保護在後續製程中形成的薄膜電晶體免於雜質，例如從基板PI釋放的鹼離子。第一緩衝層可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。遮蔽層可以防止可能透過使用聚醯亞胺基板產生的面板驅動電流的減少。第二緩衝器可以保護在後續製程中形成的薄膜電晶體免於雜質，例如從遮蔽層釋放的鹼離子。第二緩衝層可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。
半導體層ACT位於基板PI上，並且可以由矽半導體或氧化物半導體形成。矽半導體可以包括非晶矽或結晶多晶矽。多晶矽具有高遷移率(例如，大於100cm2/Vs)，低能量功耗和優異的可靠性，因此可以應用於閘極驅動器和/或多工器(multiplexer,MUX)，用於在驅動元件中使用、或應用於OLED顯示器的每一個像素的驅動TFT。因為氧化物半導體具有低漏電流(off-current)，所以氧化物半導體適合於具有短導通時間和長關閉時間的開關TFT。此外，因為氧化物半導體由於低漏電流而增加了像素的電壓佔有時間，所以氧化物半導體適合於需要低速驅動和/或低功耗的顯示裝置。另外，半導體層ACT包括各自包括p型或n型雜質的汲極區和源極區，並且還包括在汲極區與源極區之間的通道區。
閘極絕緣層GI位於半導體層ACT上。閘極絕緣層GI和閘電極GA可以使用一個遮罩來圖案化，並且可以形成為具有相同的面積。然而，本發明的實施例不限於此。例如，閘極絕緣層GI可以形成在基板PI的整個表面上，以覆蓋閘電極GA。閘極絕緣層GI可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。閘電極GA位於閘極絕緣層GI上與半導體層ACT的通道區對應的位置。閘電極GA可以由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)和銅(Cu)、或其組合中的一者形成。此外，閘電極GA可以是由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)或其組合中的一者形成。例如，閘電極GA可以形成為Mo/Al-Nd或Mo/Al的雙層。
層間介電質層ILD位於閘電極GA上並使閘電極GA絕緣。層間介電層ILD可以是氧化矽(SiOx)層、氮化矽(SiNx)層、或其多層。暴露半導體 層ACT的一部分的接觸孔CH在層間介電層ILD和閘極絕緣層GI中的每一個的一部分中形成。
汲電極DE和源電極SE位在層間介電層ILD上。汲電極DE通過暴露半導體層ACT的汲極區的接觸孔CH連接到半導體層ACT，且源電極SE通過暴露半導體層ACT的源極區的接觸孔CH連接到半導體層ACT層ACT。源電極SE和汲電極DE中的每一個可以形成為單層或多層。例如，源電極SE和汲電極DE可以形成為雙層，其中透明導電材料和金屬材料依序地堆疊。透明導電材料的實例可以包括氧化銦錫(ITO)、氧化銦鋅(IZO)和氧化鋅(ZnO)。
第一儲存電容器電極SG1位於層間介電層ILD上。當OLED顯示器被實施為底部發光型OLED顯示器時，第一儲存電容器電極SG1可以由透明導電材料形成。例如，汲電極DE和源電極SE可以形成為雙層，其中透明導電材料ITO和金屬材料ME使用半色調遮罩層疊，並且第一儲存電容器電極SG1可以形成為包括透明導電材料ITO的單層。然而，本發明的實施例不限於此。此外，當OLED顯示器被實施為頂部發光型OLED顯示器時，第一儲存電容器電極SG1可以由不透明導電材料形成。因此，形成包括半導體層ACT、閘電極GA、源電極SE和汲電極DE的薄膜電晶體TFT。
此外，鈍化層PAS位於包括薄膜電晶體TFT的基板PI上。鈍化層PAS是保護鈍化層PAS下面的部件的絕緣層，並且可以是氧化矽(SiOx)層、氮化矽(SiNx)層或其多層。暴露汲電極DE的一部分的輔助接觸孔SGH位於鈍化層PAS的一部分中。
第二儲存電容器電極SG2位於鈍化層PAS上。第二儲存電容器電極SG2通過暴露汲電極DE的一部分的輔助接觸孔SGH電性連接到汲電極DE。當OLED顯示器被實施為底部發光型OLED顯示器時，第二儲存電容器電極SG2可以包括諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料。然而，本發明的實施例不限於此。此外，當OLED顯示器被實施為頂部發光型OLED顯示器時，第二儲存電容器電極SG2可以包括不透明導電材料。
在底部發光型OLED顯示器中，當儲存電容器電極SG1和SG2包括透明導電材料時，儲存電容器電極SG1和SG2可以透射從發光層EML發出的光。 因此，儲存電容器電極SG1和SG2的區域可以延伸到發光區域以及非發光區域。因此，儲存電容可以在有限的區域中充分地確保。
覆蓋層OC位於第二儲存電容器電極SG2上。覆蓋層OC可以是用於減小基礎結構的高度差的平坦化層，並且可以由諸如聚酰亞胺、苯並環丁烯基樹脂、和丙烯酸酯的有機材料形成。例如，覆蓋層OC可以由諸如聚醯亞胺、苯環丁烯基樹脂(benzocyclobutene-based resin)、和丙烯酸酯(acrylate)的有機材料形成。例如，覆蓋層OC可以通過旋塗式玻璃(spin-on glass,SOG)方法形成，用於以液態塗覆有機材料，然後固化有機材料。
暴露第二儲存電容器電極SG2的通孔位於覆蓋層OC的一部分中。有機發光二極體OLED位於覆蓋層OC上。更具體地，第一電極ANO位於覆蓋層OC上。第一電極ANO用作像素電極，並且通過通孔VIA連接到第二儲存電容器電極SG2。第一電極ANO通過第二儲存電容器電極SG2電連接到薄膜電晶體TFT的汲電極DE。第一電極ANO是陽極，並且可以由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料形成。當當OLED顯示器實施為頂部發光型OLED顯示器時，第一電極ANO可以進一步包括反射層。該反射層可以由鋁(Al)、銅(Cu)、銀(Ag)、鎳(Ni)、鈀(Pd)或其組合形成。較佳地，反射層可以由Ag/Pd/Cu(APC)合金形成。
此外，界定像素的堤岸層BNK位於包括第一電極ANO的基板PI上。堤岸層BNK可以由有機材料形成，例如聚醯亞胺、苯環丁烯基樹脂(benzocyclobutene-based resin)、和丙烯酸酯(acrylate)。堤岸層BNK暴露第一電極ANO的一部分。發光層EML位於由堤岸層BNK暴露的第一電極ANO上。發光層EML是其中電子和電洞結合並發光的層。電洞注入層及/或電洞傳輸層可以位於發光層EML與第一電極ANO之間，並且電子注入層及/或電子傳輸層可以位於發光層EML上。
第二電極CAT位於發光層EML上，並且可以位於基板PI的顯示區域A/A的整個表面上。另外，第二電極CAT是陰極電極，並且可以由各自具有低功函數的鎂(Mg)、鈣(Ca)、鋁(Al)、銀(Ag)、或其組合形成。當OLED顯示器被實施為頂部發光型OLED顯示器時，第二電極CAT可以足夠薄以透射 光。或者，第二電極CAT可以由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料形成。
參考第13圖，根據本發明第二實施例的顯示裝置包括位於基板PI上的閘極焊墊部GP。閘極焊墊部GP包括凸部SE1和凹部SE2。凸部SE1具有凸面突出的剖面形狀，凹部SE2具有凹面凹陷的剖面形狀。凸部SE1和凹部SE2交替地設置，高度差在凸部SE1與凹部SE2之間的邊界處產生。
凸部SE1和凹部SE2可以透過圖案化至少一絕緣層來形成。也就是說，基板PI上的至少一絕緣層可以具有凹槽SH。在這種情況下，凹槽SH的形成區域可以被定義為凹部SE2。留在凹槽SH外部的圖案化絕緣層的部分可以被定義為凸部SE1。絕緣層圖案可以使凸部SE1與凹部SE2之間具有足夠的高度差。
電路元件CO的凸塊CSL位於凹部SE2中。也就是說，閘極焊墊部GP包括複數個凹部SE2，且複數個凸塊CSL可以分別插入到複數個凹部SE2中。凹部SE2具有能夠收納凸塊CSL的內部空間。
閘極焊墊部GP包括複數個閘極焊墊。每一個閘極焊墊包括：下閘極焊墊電極SML和上閘極焊墊電極PEL。
下閘極焊墊電極SML連接到閘極信號線GSL。下閘極焊墊電極SML和閘極信號線GSL通過穿過至少一絕緣層且在其間插入有至少一絕緣層的接觸孔而彼此電性連接。
上閘極焊墊電極PEL連接到下閘極焊墊電極SML。上閘極焊墊電極PEL和下閘極焊墊電極SML通過穿過至少一絕緣層且在其間插入有至少一絕緣層的第二接觸孔PCNT2而彼此電連接。上閘極焊墊電極PEL電連接到下閘極焊墊電極SML、閘極信號線GSL、以及顯示區域A/A的閘極線，並且將通過電路元件CO提供的閘極信號傳送到顯示區域A/A的子像素。上閘極焊墊電極PEL與凸部SE1重疊，並且延伸到凹部SE2的至少一部分。
在第一實施例中，形成凸部SE1和凹部SE2的絕緣層圖案(即，具有凹槽SH的絕緣層圖案)設置在下閘極焊墊電極SML與上閘極焊墊電極PEL之間。另一方面，在第二實施例中，形成凸部SE1和凹部SE2的絕緣層圖案設置在上閘極焊墊電極PEL上。因此，根據第二實施例的絕緣層圖案設置為覆蓋凸部 SE1中的上閘極焊墊電極PEL，並且在凹部SE2中暴露上閘極焊墊電極PEL。在凹部SE2中露出到外部的上閘極焊墊電極PEL使用各向異性導電膜與凸塊CSL電性連接。
更具體地，閘極絕緣層GI位於閘極焊墊部GP的基板PI上。閘極信號線GSL位於閘極絕緣層GI上，並且表示從顯示區域A/A的閘極線延伸的信號線。
層間介電層ILD位於閘極信號線GSL上，且下閘極焊墊電極SML位於層間介電層ILD上。下閘極焊墊電極SML通過穿透層間介電層ILD的接觸孔連接到閘極信號線GSL。下閘極焊墊電極SML可以是在與顯示區域A/A的源電極和汲電極相同的製程中與它們一起形成的圖案。因此，下閘極焊墊電極SML可以形成在與顯示區域A/A的源電極和汲電極相同的層上，並且可以包括與它們相同的材料。
鈍化層PAS位於下閘極焊墊電極SML上，並且包括第二接觸孔PCNT2。第二接觸孔PCNT2穿透鈍化層PAS並暴露下閘極焊墊電極SML的一部分。
上閘極焊墊電極PEL位於具有第二接觸孔PCNT2的鈍化層PAS上。上閘極焊墊電極PEL通過第二接觸孔PCNT2連接到下閘極焊墊電極SML。
上閘極焊墊電極PEL可以是在與源電極SE和汲電極DE(參見第12圖)及/或顯示區域A/A的第二儲存電容器電極SG2(參見第12圖)相同的製程期間與它們一起形成的圖案。因此，上閘極焊墊電極PEL可以形成在與源極和汲極SE和DE及/或顯示區域A/A的第二儲存電容器電極SG2相同的層上，並且可以包括與它們相同的材料。
當顯示裝置被實施為底部發光型顯示裝置時，第二儲存電容器電極SG2和上閘極焊墊電極PEL可以由透明導電材料形成，例如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)。然而，本發明的實施例不限於此。此外，當顯示裝置被實施為頂部發光型顯示裝置時，第二儲存電容器電極SG2和上閘極焊墊電極PEL可以由不透明導電材料形成。
凸部SE1中的上閘極焊墊電極PEL連接到下閘極焊墊電極SML並延伸到凹部SE2的內部。上閘極焊墊電極PEL位在對應於凸部SE1和凹部SE2。因此，形成連接上閘極焊墊電極PEL、下閘極焊墊電極SML、和閘極信號線GSL的信號路徑。
覆蓋層OC位於上閘極焊墊電極PEL上，並且包括在相鄰的下閘極焊墊電極SML之間的凹槽SH。凹槽SH穿透覆蓋層OC並暴露上閘極焊墊電極PEL的一部分。凹槽SH的形成區域可以被定義為凹部SE2，並且凹槽SH的外部可以被定義為凸部SE1。凹槽SH具有能夠保持電路元件CO的凸塊CSL的足夠的內部空間。
電路元件CO包括包含在可撓性膜SF中的凸塊CSL。各向異性導電膜ACF透過在黏合樹脂中分佈複數個導電球而形成，並且在將基板PI附接到電路元件CO的同時將焊墊電性連接到凸塊CSL，各向異性導電膜ACF的導電球收納凹部SE2中，且位於上閘極焊墊電極PEL與凸塊CSL之間，從而將上閘極焊墊電極PEL電性連接到凸塊CSL。
與本發明第一實施例不同，本發明第二實施例被配置為使得上閘極焊墊電極PEL僅在凹部SE2中暴露。因為凸部SE1位於相鄰的凹部SE2之間，所以在相鄰的凹部SE2中暴露於外部的上閘極焊墊電極PEL可以以足夠的距離彼此間隔開。因此，本發明第二實施例可以防止或最小化有缺陷的接觸。
參考第14圖，根據本發明第二實施例的顯示裝置包括位於基板PI上的資料焊墊部DP。資料焊墊部DP包括：凸部SE1和凹部SE2。凸部SE1具有凸面突出的剖面形狀，且凹部SE2具有凹面凹陷的剖面形狀。凸部SE1和凹部SE2交替地設置，並且不同的高度在凸部SE1與凹部SE2之間的邊界處產生。
凸部SE1和凹部SE2可以透過圖案化至少一絕緣層來形成。也就是說，基板PI上的至少一絕緣層可以具有凹槽SH。在這種情況下，凹槽SH的形成區域可以被定義為凹部SE2。留在凹槽SH外部的圖案化絕緣層的部分可以被定義為凸部SE1。絕緣層圖案可以使凸部SE1與凹部SE2之間具有足夠的高度差。
電路元件CO的凸塊CSL位於凹部SE2中。即，資料焊墊部DP包括複數個凹部SE2，且複數個凸塊CSL可以分別插入到複數個凹部SE2中。凹部SE2具有能夠收納凸塊CSL的內部空間。
資料焊墊部DP包括複數個資料焊墊。每一個資料焊墊包括下資料焊墊電極SML和上資料焊墊電極PEL。
下資料焊墊電極SML連接到資料信號線。下資料焊墊電極SML和資料信號線可以設置在同一層上並且可以形成為一體。
上資料焊墊電極PEL連接到下資料焊墊電極SML。更具體地，上資料焊墊電極PEL和下資料焊墊電極SML通過穿過至少一絕緣層的第三接觸孔PCNT3彼此電性連接，其間插入有至少一絕緣層。上資料焊墊電極PEL電性連接到下資料焊墊電極SML、顯示區域A/A的資料信號線和資料線，並且將通過電路元件CO提供的資料信號傳送到顯示區域A/A的子像素。上資料焊墊電極PEL與凸部SE1重疊，並且延伸到凹部SE2的至少一部分中。
在第一實施例中，形成凸部SE1和凹部SE2的絕緣層圖案(即，具有凹槽SH的絕緣層圖案)設置在下資料焊墊電極SML和上資料焊墊電極PEL。另一方面，在第二實施例中，形成凸部SE1和凹部SE2的絕緣層圖案設置在上資料焊墊電極PEL上。因此，根據第二實施例的絕緣層圖案覆蓋在凸部SE1中的上資料焊墊電極PEL，並且在凹部SE2中暴露上資料焊墊電極PEL。在凹部SE2中露出到外部的上資料焊墊電極PEL使用各向異性導電膜與凸塊CSL電性連接。
更具體地，閘極絕緣層GI和層間介電層ILD位於資料焊墊部DP的基板PI上。下資料焊墊電極SML位於層間介電層ILD上並連接到資料信號線。下資料焊墊電極SML和資料信號線可以形成為一體。資料信號線表示從顯示區域A/A的資料線延伸的信號線。
下資料焊墊電極SML可以是在與顯示區域A/A的源電極和汲電極相同製程期間與它們一起形成的圖案。因此，下資料焊墊電極SML可以形成在與顯示區域A/A的源電極和汲電極相同的層上，並且可以包括與它們相同的材料。
鈍化層PAS位於下資料焊墊電極SML上，並且包括第三接觸孔PCNT3。第三接觸孔PCNT3穿透鈍化層PAS並暴露下資料焊墊電極SML的一部分。
上資料焊墊電極PEL位於具有第三接觸孔PCNT3的鈍化層PAS上。上資料焊墊電極PEL通過第三接觸孔PCNT3連接到下資料焊墊電極SML。
上資料焊墊電極PEL可以是在與源電極SE和汲電極DE(參見第12圖)和/或顯示區域A/A的第二儲存電容器電極SG2(參見第12圖)相同的製程期間形成的圖案。因此，上資料焊墊電極PEL可以形成在與源極SE和汲極DE和/或顯示區域A/A的第二儲存電容器電極SG2相同的層上，並且可以包括與它們相同的材料。
當顯示裝置被實施為底部發光型顯示裝置時，第二儲存電容器電極SG2和上資料焊墊電極PEL可以由透明導電材料形成，例如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)。此外，當顯示裝置被實施為頂部發光型顯示裝置時，第二儲存電容器電極SG2和上資料焊墊電極PEL可以由不透明導電材料形成。
凸部SE1中的上資料焊墊電極PEL連接到下資料焊墊電極SML並且延伸到凹部SE2的內部。上資料焊墊電極PEL位在對應於凸部SE1和凹部SE2。因此，形成連接上資料焊墊電極PEL、下資料焊墊電極SML、和資料信號線的信號路徑。
覆蓋層OC位於上資料焊墊電極PEL上，並且包括在相鄰的下資料焊墊電極SML之間的凹槽SH。凹槽SH穿透覆蓋層OC並暴露上資料焊墊電極PEL的一部分。凹槽SH的形成區域可以被定義為凹部SE2，並且凹槽SH的外部可以被定義為凸部SE1。凹槽SH具有能夠收納電路元件CO的凸塊CSL的足夠的內部空間。
電路元件CO包括包含在可撓性膜SF中的凸塊CSL。各向異性導電膜ACF透過在黏合樹脂中分佈複數個導電球而形成，並且在將基板PI附接到電路元件CO的同時將焊墊電性連接到凸塊CSL。各向異性導電膜ACF的導電球收納在凹部SE2中，並且位於上資料焊墊電極PEL與凸塊CSL之間，從而將上資料焊墊電極PEL電性連接到凸塊CSL。
與本發明第一實施例不同，本發明第二實施例被配置為使得上資料焊墊電極PEL僅暴露在凹部SE2中。因為凸部SE1位於相鄰的凹部SE2之間，所 以在相鄰的凹部SE2中暴露於外部的上資料焊墊電極PEL可以彼此間隔足夠的距離。因此，本發明第二實施例可以防止或最小化有缺陷的接觸。
此外，當上焊墊電極PEL由不透明導電材料形成時，暴露於外部的上焊墊電極PEL可被氧化。為了防止上焊墊電極PEL的氧化，可以另外形成輔助焊墊電極以覆蓋暴露於外部的上焊墊電極PEL。
輔助焊墊電極可以包括諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、和氧化鋅(ZnO)的透明導電材料。輔助焊墊電極可以是在與第一電極ANO相同的製程中形成的電極圖案(參見第12圖)，其與第一電極ANO在相同的層上。因此，輔助焊墊電極可以包括與第一電極ANO相同的材料。
本發明的實施例包括焊墊部的凹部，凸塊可以插入到該凹部中，因此可以輕易地對準焊墊部的焊墊和凸塊，並且可以防止由於外部環境的變化造成的不良接觸。此外，本發明的實施例可以透過防止焊墊與凸塊之間有缺陷的接觸而確保顯示裝置的可靠性和安全性。
雖然實施例已經參考其多個說明性實施例描述，但應當理解，本領域具有通常技藝者可以設計落入本發明的原理的範圍內的許多其它修改和實施例。更具體地，在本發明、附圖和所附申請專利範圍內，可以對主題組合佈置的組成部件和/或佈置進行各種變化和修改。除了組成部件和/或佈置的變化和修改之外，替代使用對於本領域具有通常技藝者也將是顯而易見的。
本申請案主張於2016年8月26日提交的韓國專利申請第10-2016-0109129號的優先權，其全部內容通過引用併入本文，如同在本文中完全闡述一樣。

Claims (19)

  1. 一種顯示裝置，包括：一基板，包含在其上顯示一輸入影像的一顯示區域和一焊墊部，該焊墊部包括交替地位於該顯示區域外部且在其間具有高度差的一凸部和一凹部；以及一電路元件，附接到該焊墊部，該電路元件包括插入該焊墊部的該凹部中的一凸塊，其中，該焊墊部包括：一下焊墊電極，電性連接到從該顯示區域延伸的一信號線；一第一絕緣層，設置在該凸部中的該下焊墊電極上；以及一上焊墊電極，設置在該第一絕緣層上，通過穿過該第一絕緣層的一第一接觸孔連接到該下焊墊電極，並且延伸到該凹部的至少一部分中，其中，該焊墊部包括沿著一個方向依序設置的一第一凸部、一第一凹部、一第二凸部、和一第二凹部，其中，該下焊墊電極包括沿著該一個方向彼此相鄰的一第一下焊墊電極和一第二下焊墊電極，其中，該上焊墊電極包括沿著該一個方向彼此相鄰的一第一上焊墊電極和一第二上焊墊電極，以及其中，該第一上焊墊電極和該第二上焊墊電極分別相對於該第一下焊墊電極和該第二下焊墊電極在該一個方向上移位。
  2. 依據申請專利範圍第1項所述的顯示裝置，進一步包括：插入在該焊墊部與該電路元件之間的一各向異性導電膜，其中，該上焊墊電極通過該各向異性導電膜連接到該凹部中的該凸塊。
  3. 依據申請專利範圍第2項所述的顯示裝置，其中，該各向異性導電膜包括：一黏合樹脂和分佈在該黏合樹脂中的複數個導電球。其中，該等導電球收納在該凹部中。
  4. 依據申請專利範圍第1項所述的顯示裝置，其中，該凹部的形狀包括：一平坦面和從該平坦面的兩側延伸的兩個傾斜面，其中，該上焊墊電極覆蓋該兩個傾斜面中的一個並且覆蓋該平坦面的至少一部分。
  5. 依據申請專利範圍第1項所述的顯示裝置，其中，該第一凸部的形狀包括；一第一傾斜面、連接到該第一傾斜面的一側的一第一平坦面、以及連接到該第一平坦面的一側的一第二傾斜面，其中，該第一凹部的形狀包括：該第二傾斜面、連接到該第二傾斜面的一側的一第二平坦面、以及連接到該第二平坦面的一側的一第三傾斜面，其中，該第二凸部的形狀包括：該第三傾斜面、連接到該第三傾斜面的一側的一第三平坦面、以及連接到該第三平坦面的一側的一第四傾斜面，其中，該第二凹部的形狀包括：該第四傾斜面、連接到該第四傾斜面的一側的一第四平坦面、以及連接到該第四平坦面的一側的一第五傾斜面，其中，該第一上焊墊電極覆蓋該第一平坦面的至少一部分、該第二傾斜面、以及該第二平坦面的至少一部分，以及其中，該第二上焊墊電極覆蓋該第三平坦面的至少一部分、該第四傾斜面、以及該第四平坦面的至少一部分。
  6. 依據申請專利範圍第1項所述的顯示裝置，其中，該焊墊部進一步包括在該下焊墊電極與該第一絕緣層之間的一第二絕緣層。
  7. 依據申請專利範圍第6項所述的顯示裝置，其中，該第二絕緣層僅設置在該焊墊部的該凸部中。
  8. 依據申請專利範圍第1項所述的顯示裝置，其中，該信號線設置在該下焊墊電極下方，其間插入有一第三絕緣層，該信號線通過穿過該第三絕緣層的一第三接觸孔連接到該下焊墊電極，並且連接到該顯示區域的一閘極線。
  9. 依據申請專利範圍第1項所述的顯示裝置，其中，該信號線設置在與該下焊墊電極相同的層上，該信號線連接到該下焊墊電極，且連接到該顯示區域的一資料線。
  10. 依據申請專利範圍第1項所述的顯示裝置，其中，該顯示區域包括複數個子像素，以及其中，每一個子像素包括：一半導體層，位於該基板上；一閘電極，位於該半導體層上，且有一閘極絕緣層插入於其間並與該半導體層部分地重疊；一源電極和一汲電極，位於覆蓋該閘電極的一層間介電層上，並且通過穿過該層間介電層的一源極接觸孔和一汲極接觸孔分別連接到該半導體層的兩側；以及一第一電極，位於一鈍化層、和覆蓋該源電極與該汲電極的一覆蓋層上，並且通過穿過該鈍化層和該覆蓋層的一通孔連接到該汲電極，其中，該上焊墊電極設置在與該第一電極相同的層上，並且包括與該第一電極相同的材料。
  11. 一種顯示裝置，包括：一基板，包含於其上顯示一輸入影像的一顯示區域和一焊墊部，該焊墊部包含：交替地位於該顯示區域外部並且在其間具有高度差的一凸部和一凹部；以及一電路元件，附接到該焊墊部，該電路元件包括插入該焊墊部的該凹部中的一凸塊，其中，該焊墊部包括：一下焊墊電極，電性連接到從該顯示區域延伸的一信號線；一第一絕緣層，覆蓋該下焊墊電極；一上焊墊電極，設置在該第一絕緣層上，通過穿過該第一絕緣層的一第一接觸孔連接到該下焊墊電極，並且延伸到該凹部的至少一部分中；以及一第二絕緣層，設置在該上焊墊電極上且在該凹部中暴露該上焊墊電極，其中，該焊墊部包括沿著一個方向依序設置的一第一凸部、一第一凹部、一第二凸部、和一第二凹部，其中，該下焊墊電極包括沿著該一個方向彼此相鄰的一第一下焊墊電極和一第二下焊墊電極，其中，該上焊墊電極包括沿著該一個方向彼此相鄰的一第一上焊墊電極和一第二上焊墊電極，其中，該第一上焊墊電極和該第二上焊墊電極分別相對於該第一下焊墊電極和該第二下焊墊電極在該一個方向上移位，其中，該第一上焊墊電極的位置對應於該第一凸部和該第一凹部，以及其中，該第二上焊墊電極的位置對應於該第二凸部和該第二凹部。
  12. 依據申請專利範圍第11項所述的顯示裝置，進一步包括插入在該焊墊部與該電路元件之間的一各向異性導電膜，其中，該上焊墊電極通過該各向異性導電膜連接到該凹部中的該凸塊。
  13. 依據申請專利範圍第12項所述的顯示裝置，其中，該各向異性導電膜包括：一黏合樹脂和分佈在該黏合樹脂中的複數個導電球，以及其中，該等導電球收納在該凹部中。
  14. 依據申請專利範圍第11項所述的顯示裝置，其中，該凹部的形狀包括：一平坦面和從該平坦面的兩側延伸的兩個傾斜面，以及其中，該上焊墊電極覆蓋該平坦面的至少一部分。
  15. 依據申請專利範圍第11項所述的顯示裝置，其中，該信號線設置在該下焊墊電極下方，其間插入有一第三絕緣層，該信號線通過穿過該第三絕緣層的一第三接觸孔連接到該下焊墊電極，並且電性連接到該顯示區域的一閘極線。
  16. 依據申請專利範圍第11項所述的顯示裝置，其中，該信號線設置在與該下焊墊電極相同的層上，該信號線連接到該下焊墊電極，並且連接到該顯示區域的一資料線。
  17. 依據申請專利範圍第11項所述的顯示裝置，其中，該顯示區域包括複數個子像素，以及其中，每一個子像素包括：一半導體層，位於該基板上；一閘電極，位於該半導體層上，一閘絕緣層插置於其間，且部分地與該半導體層重疊；一源電極和一汲電極，位於覆蓋該閘電極的一層間介電層上，並且通過穿過該層間介電層的一源極接觸孔和一汲極接觸孔分別連接到該半導體層的兩側；一第一儲存電容器電極，位於該層間介電層上；一第二儲存電容器電極，位於覆蓋該源電極和該汲電極的一鈍化層上，與該第一儲存電容器電極重疊，並且通過穿透該鈍化層的一輔助接觸孔連接到該汲電極；以及一第一電極，位於覆蓋該第二儲存電容器電極的一覆蓋層上，並且通過貫通該覆蓋層的一通孔與該汲電極連接，其中，該上焊墊電極設置在與該第二儲存電容器電極相同的層上，並且包括與該第二儲存電容器電極相同的材料。
  18. 依據申請專利範圍第17項所述的顯示裝置，進一步包括一輔助焊墊電極，覆蓋在該凹部中所露出的該上焊墊電極，其中，該輔助焊墊電極設置在與該第一電極相同的層上，且包括與該第一電極相同的材料。
  19. 依據申請專利範圍第17項所述的顯示裝置，其中，該第一儲存電容器電極和該第二儲存電容器電極包括一透明導電材料。
TW105142718A 2016-08-26 2016-12-22 顯示裝置 TWI648851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160109129A KR101951939B1 (ko) 2016-08-26 2016-08-26 표시장치
??10-2016-0109129 2016-08-26

Publications (2)

Publication Number Publication Date
TW201818536A TW201818536A (zh) 2018-05-16
TWI648851B true TWI648851B (zh) 2019-01-21

Family

ID=57868002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142718A TWI648851B (zh) 2016-08-26 2016-12-22 顯示裝置

Country Status (6)

Country Link
US (1) US10068929B2 (zh)
EP (1) EP3288082B1 (zh)
JP (1) JP6487412B2 (zh)
KR (1) KR101951939B1 (zh)
CN (1) CN107785394B (zh)
TW (1) TWI648851B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664048B1 (ko) * 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106449666B (zh) * 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置
CN109427549A (zh) * 2017-08-21 2019-03-05 中华映管股份有限公司 开口的形成方法和像素结构的制造方法
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法
US20200184870A1 (en) * 2018-12-06 2020-06-11 Novatek Microelectronics Corp. Source driver
CN109473038A (zh) * 2018-12-12 2019-03-15 武汉华星光电半导体显示技术有限公司 显示面板组件及显示装置
KR102227858B1 (ko) * 2019-03-28 2021-03-12 매그나칩 반도체 유한회사 반도체 다이 형성 및 패키징 방법
KR20210054323A (ko) * 2019-11-05 2021-05-13 엘지디스플레이 주식회사 스트레쳐블 표시 장치
US20220344438A1 (en) * 2020-03-24 2022-10-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
KR20220016364A (ko) 2020-07-30 2022-02-09 삼성디스플레이 주식회사 전자장치
CN112002715B (zh) * 2020-09-15 2023-03-31 武汉华星光电技术有限公司 阵列基板及显示面板
JP7517253B2 (ja) 2021-06-04 2024-07-17 三機工業株式会社 空調システム及び自動倉庫

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937089A (en) * 2008-02-19 2009-09-01 Lg Display Co Ltd Flat display device and method for manufacturing the same
US20130026476A1 (en) * 2011-07-28 2013-01-31 Sun Park Organic light emitting display apparatus
US20140140019A1 (en) * 2012-11-16 2014-05-22 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20150287750A1 (en) * 2013-05-28 2015-10-08 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
EP3021363A1 (en) * 2014-11-12 2016-05-18 LG Display Co., Ltd. Organic light-emitting diode display having high aperture ratio and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117050A (ja) * 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP2003059653A (ja) * 2001-08-09 2003-02-28 Sony Corp 表示装置の製造方法
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
KR100943730B1 (ko) * 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
KR20050093606A (ko) * 2004-03-20 2005-09-23 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
JP2013131339A (ja) * 2011-12-20 2013-07-04 Canon Inc 有機発光装置及びその製造方法
KR101925998B1 (ko) * 2011-12-22 2018-12-07 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조 방법
JP6324098B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102341794B1 (ko) * 2015-01-15 2021-12-21 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937089A (en) * 2008-02-19 2009-09-01 Lg Display Co Ltd Flat display device and method for manufacturing the same
US20130026476A1 (en) * 2011-07-28 2013-01-31 Sun Park Organic light emitting display apparatus
US20140140019A1 (en) * 2012-11-16 2014-05-22 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20150287750A1 (en) * 2013-05-28 2015-10-08 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
EP3021363A1 (en) * 2014-11-12 2016-05-18 LG Display Co., Ltd. Organic light-emitting diode display having high aperture ratio and method for manufacturing the same

Also Published As

Publication number Publication date
CN107785394A (zh) 2018-03-09
US10068929B2 (en) 2018-09-04
KR20180023572A (ko) 2018-03-07
JP6487412B2 (ja) 2019-03-20
JP2018032007A (ja) 2018-03-01
US20180061855A1 (en) 2018-03-01
CN107785394B (zh) 2021-08-06
KR101951939B1 (ko) 2019-02-25
TW201818536A (zh) 2018-05-16
EP3288082A1 (en) 2018-02-28
EP3288082B1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
TWI648851B (zh) 顯示裝置
US10418430B2 (en) Display device
US10446789B2 (en) Display device
KR102506035B1 (ko) 전계발광 표시장치
US11437439B2 (en) Display device
JP2017120771A (ja) 有機発光表示装置
US10340318B2 (en) Display device having bank with groove portion and pixel definition portion
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US11417866B2 (en) Anisotropic conductive film and display device including the same
CN108122881B (zh) 膜上芯片以及包括该膜上芯片的显示装置
US10580835B2 (en) Display panel
CN110010658B (zh) 显示装置
US20210020732A1 (en) Display device
CN109037275B (zh) 有机发光二极管显示装置
KR20180062522A (ko) 플렉서블 표시장치
KR101258261B1 (ko) 유기전계발광표시장치
KR102505341B1 (ko) 칩 온 필름 및 이를 포함하는 표시장치
CN109728034B (zh) 显示装置
KR20240100637A (ko) 발광 표시장치
JP2024095529A (ja) フレキシブル表示装置