KR102506035B1 - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR102506035B1
KR102506035B1 KR1020170180779A KR20170180779A KR102506035B1 KR 102506035 B1 KR102506035 B1 KR 102506035B1 KR 1020170180779 A KR1020170180779 A KR 1020170180779A KR 20170180779 A KR20170180779 A KR 20170180779A KR 102506035 B1 KR102506035 B1 KR 102506035B1
Authority
KR
South Korea
Prior art keywords
layer
pads
pad
electrode
auxiliary
Prior art date
Application number
KR1020170180779A
Other languages
English (en)
Other versions
KR20190078955A (ko
Inventor
최대정
고현일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170180779A priority Critical patent/KR102506035B1/ko
Priority to CN201811474862.2A priority patent/CN110010621B/zh
Priority to US16/222,652 priority patent/US10957750B2/en
Publication of KR20190078955A publication Critical patent/KR20190078955A/ko
Application granted granted Critical
Publication of KR102506035B1 publication Critical patent/KR102506035B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Abstract

본 발명은, 표시영역과 패드부가 정의된 기판과; 상기 표시영역에 위치하는 박막트랜지스터와; 상기 패드부에 위치하는 제 1 및 제 2 패드와; 상기 박막트랜지스터와 상기 제 1 및 제 2 패드를 덮고, 상기 제 1 및 제 2 패드를 각각 노출하는 제 1 및 제 2 콘택홀을 갖는 절연층과; 상기 표시영역의 상기 절연층 상부에, 상기 박막트랜지스터와 연결되고 제 1 및 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와; 상기 패드부의 상기 절연층 상부에, 상기 제 1 및 제 2 패드 콘택홀을 통해 상기 제 1 및 제 2 패드에 각각 연결되는 제 1 및 제 2 보조 패드를 포함하고, 상기 제 1 전극과 상기 제 1 및 제 2 보조 패드의 각각은 금속물질로 이루어지는 제 1 층과 투명 도전성 물질로 이루어지는 제 2 층을 포함하며, 상기 제 1 및 제 2 보조 패드 사이의 표면 길이는 상기 제 1 및 제 2 보조 패드 사이 거리보다 큰 전계발광 표시장치를 제공한다. 이에 따라, 패드부에서 금속 마이그레이션에 의한 전기적 쇼트를 방지할 수 있다.

Description

전계발광 표시장치{Electroluminescent display device}
본 발명은 전계발광 표시장치에 관한 것으로, 더욱 상세하게는 패드 간 쇼트 문제를 방지할 수 있는 전계발광 표시장치에 관한 것이다.
새로운 평판디스플레이 중 하나인 전계발광 표시장치(Electroluminescent display device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
그리고 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
액티브 매트릭스 방식(active matrix type) 전계발광 표시장치에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 유지해 줌으로써, 게이트 배선 수에 관계없이 한 화면이 표시되는 동안 발광상태를 유지하도록 구동된다.
도 1은 종래 전계발광 표시장치의 개략적인 단면도이다.
도 1에 도시된 바와 같이, 종래 전계발광 표시장치(10)는 표시영역(DA)과 비표시영역(NDA)이 정의된 기판(11)과, 구동 박막트랜지스터(Td)와, 발광다이오드(D)와, 패드(22)와, 보조 패드(80)를 포함한다.
도시하지 않았으나, 구동 박막트랜지스터(Td)는 기판(11) 상에 위치하며 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다.
구동 박막트랜지스터(Td)의 드레인 전극을 노출하는 드레인 콘택홀(32)을 갖는 절연층(30)이 구동 박막트랜지스터(Td)를 덮는다.
발광다이오드(D)는 절연층(30) 상에 형성되며, 드레인 콘택홀(32)을 통해 구동 박막트랜지스터(Td)의 드레인 전극에 연결되는 제 1 전극(40)과, 제 1 전극(40) 상에 형성되는 발광층(50)과, 발광층(50) 상에 형성되는 제 2 전극(60)을 포함한다.
예를 들어, 제 1 전극(40)은 양극(anode)이고, 제 2 전극(60)은 음극(cathode)일 수 있다.
또한, 절연층(30) 상에는 제 1 전극(40)의 가장자리를 덮는 뱅크(70)가 형성된다. 뱅크(70)는 제 1 전극(40)의 중앙을 노출하는 개구를 가지며, 발광층(50)은 뱅크(70)의 개구 내에 형성된다.
구동 박막트랜지스터(Td) 및 발광다이오드(D)는 표시영역(DA) 내 각 화소영역(P)에 위치한다.
또한, 패드(22)가 기판(11)의 비표시영역(NDA) 내 패드부(PAD)에 위치한다. 예를 들어, 패드(22)는 데이터 배선에 연결되는 데이터 패드 또는 게이트 배선에 연결되는 게이트 패드일 수 있다.
절연층(30)은 패드(22)를 덮으며 패드(22)를 노출하는 패드 콘택홀(34)을 갖는다. 예를 들어, 패드 콘택홀(34)은 서로 이격된 제 1 및 제 2 패드 콘택홀(34a, 34b)을 포함할 수 있다.
또한, 절연층(30) 상에는 패드 콘택홀(34)을 통해 패드(22)에 연결되는 보조 패드(80)가 형성된다. 보조 패드(80)는 제 1 전극(40)과 동일층에 위치하며 동일물질로 이루어진다.
한편, 발광층(50)으로부터의 빛이 제 2 전극(60)을 통해 표시되는 상부 발광 방식(top-emission type) 전계발광 표시장치(10)에서는, 광 효율을 높이기 위해 제 1 전극(40)이 반사 특성을 갖는다.
제 1 전극(40)은 일함수 값이 비교적 높은 투명 도전성 물질로 이루어지는 제 1 및 제 2 층(42, 46)과, 제 1 및 제 2 층(42, 26) 사이에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 3 층(44)을 포함할 수 있다.
또한, 보조 패드(80) 역시 투명 도전성 물질로 이루어지는 제 1 및 제 2 층(82, 86)과, 제 1 및 제 2 층(82, 86) 사이에 위치하는 제 3 층(84)을 포함한다.
따라서, 제 1 전극(40)은 양극으로 이용되며, 발광층(50)으로부터의 빛이 제 1 전극(40)에 의해 반사됨으로써, 상부 발광 방식 전계발광 표시장치(10)의 휘도를 높일 수 있다.
그런데, 이와 같은 전계발광 표시장치(10)에서, 인접한 패드(22) 간에 전기적 쇼트(electrical short)가 발생하고 이에 따라 전계발광 표시장치(10)의 구동 특성에 문제가 발생한다.
본 발명은, 종래 전계발광 표시장치에서 패드 간 전기적 쇼트 문제를 해결하고자 한다.
상기 과제의 해결을 위하여, 본 발명은, 표시영역과 패드부가 정의된 기판과; 표시영역에 위치하는 박막트랜지스터와, 패드부에 위치하는 제 1 및 제 2 패드와, 박막트랜지스터와 제 1 및 제 2 패드를 덮고 제 1 및 제 2 패드를 각각 노출하는 제 1 및 제 2 콘택홀을 갖는 절연층과, 표시영역의 절연층 상부에 박막트랜지스터와 연결되고 제 1 및 2 전극, 그리고 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와, 패드부의 절연층 상부에 제 1 및 제 2 패드 콘택홀을 통해 제 1 및 제 2 패드에 각각 연결되는 제 1 및 제 2 보조 패드를 포함하고, 제 1 전극과 제 1 및 제 2 보조 패드의 각각은 금속물질로 이루어지는 제 1 층과 투명 도전성 물질로 이루어지는 제 2 층을 포함하며, 제 1 및 제 2 보조 패드 사이의 표면 길이는 제 1 및 제 2 보조 패드 사이 거리보다 큰 전계발광 표시장치를 제공한다.
이때, 본 발명의 전계발광 표시장치는 제 1 및 제 보조 패드 사이에 위치하는 절연패턴을 포함할 수 있다.
이와 달리, 본 발명의 전계발광 표시장치는, 절연층이 제 1 및 제 보조 패드 사이에 홈을 가질 수 있다.
본 발명에 따른 전계발광 표시장치에서는, 인접한 보조 패드 사이에 절연패턴 또는 홈이 형성되어 보조 패드의 적층 구조에서 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 층으로부터의 금속 마이그레이션 문제가 방지되거나 최소화된다.
따라서, 금속 마이그레이션에 의한 보조 패드의 전기적 연결 및 패드 간 전기적 쇼트 문제가 방지된다.
도 1은 종래 전계발광 표시장치의 개략적인 단면도이다.
도 2는 패드 간 전기적 쇼트 문제를 설명하기 위한 개략적인 단면도이다.
도 3은 본 발명에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 회로도이다.
도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 5는 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 6은 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 7은 본 발명의 제 4 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 8은 본 발명의 제 5 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 9는 본 발명의 제 6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
전술한 바와 같이, 종래 상부 발광 방식 전계발광 표시장치에서는 인접한 패드 간에 전기적 쇼트가 발생하는데, 이는 인접한 패드에서 은이나 알루미늄과 같은 금속의 마이그레이션에 의해 인접한 패드가 전기적으로 연결되어 발생된다.
즉, 패드 간 전기적 쇼트 문제를 설명하기 위한 개략적인 단면도인 도 2를 참조하면, 패드부(PAD)에는 다수의 패드(22)가 인접하여 형성되고, 각 패드(22)와 전기적으로 연결되는 보조 패드(80)가 형성된다.
보조 패드(80)는 투명 도전성 물질로 이루어지는 제 1 및 제 2 층(82, 86)과, 제 1 및 제 2 층(82, 86) 사이에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 3 층(84)을 포함하는데, 고온 환경에서 수분 중의 나트륨(Na) 또는 칼륨(K)이 전해질 역할을 하여 제 3 층(84)의 금속물질의 마이그레이션 현상이 발생한다.
따라서, 인접한 보조 패드(80) 사이 영역(A)이 마이그레이션된 금속물질에 의해 전기적으로 연결되고, 인접한 패드(22) 간 전기적 쇼트 문제가 발생한다.
이와 같은 문제의 해결을 위해, 본 발명의 전계발광 표시장치는, 표시영역과 패드부가 정의된 기판과; 상기 표시영역에 위치하는 박막트랜지스터와; 상기 패드부에 위치하는 제 1 및 제 2 패드와; 상기 박막트랜지스터와 상기 제 1 및 제 2 패드를 덮고, 상기 제 1 및 제 2 패드를 각각 노출하는 제 1 및 제 2 패드 콘택홀을 갖는 절연층과; 상기 표시영역의 상기 절연층 상부에, 상기 박막트랜지스터와 연결되고 제 1 및 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와; 상기 패드부의 상기 절연층 상부에, 상기 제 1 및 제 2 패드 콘택홀을 통해 상기 제 1 및 제 2 패드에 각각 연결되는 제 1 및 제 2 보조 패드를 포함하고, 상기 제 1 전극과 상기 제 1 및 제 2 보조 패드의 각각은 금속물질로 이루어지는 제 1 층과 투명 도전성 물질로 이루어지는 제 2 층을 포함하며, 상기 제 1 및 제 2 보조 패드 사이의 표면 길이는 상기 제 1 및 제 2 보조 패드 사이 거리보다 크다.
본 발명의 전계발광 표시장치는 상기 제 1 전극의 가장자리를 덮는 뱅크와; 상기 제 1 및 제 2 보조 패드 사이에 위치하는 절연패턴을 더 포함할 수 있다.
상기 절연패턴은 상기 제 1 및 제 2 보조 패드 각각과 이격될 수 있다.
상기 절연패턴의 일측 또는 타측 끝단은 상기 제 1 및 제 2 보조 패드 각각의 일측 또는 타측 끝단과 접촉할 수 있다.
상기 기판으로부터, 상기 뱅크는 제 1 높이를 갖고 상기 절연패턴은 상기 제 1 높이보다 작은 제 2 높이를 가질 수 있다.
또한, 상기 뱅크는 제 1 뱅크와 상기 제 1 뱅크 상에 위치하는 제 2 뱅크를 포함하고, 상기 절연패턴은 상기 제 1 및 제 2 뱅크 중 어느 하나와 동일 높이를 가질 수 있다.
한편, 상기 절연층은 상기 제 1 및 제 2 보조 패드 사이에 위치하는 홈을 포함할 수 있다. 이때, 본 발명의 전계 발광표시장치는 상기 제 1 전극의 가장자리를 덮는 뱅크와; 상기 제 1 및 제 2 보조 패드 사이의 상기 홈에 위치하는 절연패턴을 더 포함할 수 있다.
본 발명의 전계발광 표시장치에서, 상기 제 1 전극과 상기 제 1 및 제 2 보조 패드의 각각은 상기 제 1 층과 다른 도전성 물질로 이루어지는 제 3 층을 더 포함하며, 상기 제 1 층은 상기 제 2 층과 상기 제 3 층 사이에 위치할 수 있다.
여기서, 상기 금속물질은 은이나 알루미늄을 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 3은 본 발명에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 회로도이다.
도 3에 도시한 바와 같이, 전계발광 표시장치의 표시영역에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(GL), 데이터배선(DL) 및 전원배선(PL)이 형성되고, 화소영역(P)에는, 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td), 스토리지 캐패시터(Cst), 발광다이오드(D)가 형성된다.
또한, 전계발광 표시장치의 비표시영역에는 게이트 배선(GL)과 데이터 배선(DL)에 신호를 인가하기 위한 게이트 패드와 데이터 패드가 형성된다.
스위칭 박막트랜지스터(Ts)는 게이트배선(GL) 및 데이터배선(DL)에 연결되고, 구동 박막트랜지스터(Td) 및 스토리지 캐패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 전원배선(PL) 사이에 연결되고, 발광다이오드(D)는 구동 박막트랜지스터(Td)에 연결된다.
이러한 전계발광 표시장치에서, 게이트배선(GL)에 인가된 게이트신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되면, 데이터배선(DL)에 인가된 데이터신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트전극과 스토리지 캐패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 게이트전극에 인가된 데이터신호에 따라 턴-온 되며, 그 결과 데이터신호에 비례하는 전류가 전원배선(PL)으로부터 구동 박막트랜지스터(Td)를 통하여 발광다이오드(D)로 흐르게 되고, 발광다이오드(D)는 구동 박막트랜지스터(Td)를 통하여 흐르는 전류에 비례하는 휘도로 발광한다.
이때, 스토리지 캐패시터(Cst)에는 데이터신호에 비례하는 전압으로 충전되어, 일 프레임(frame) 동안 구동 박막트랜지스터(Td)의 게이트전극의 전압이 일정하게 유지되도록 한다.
따라서, 전계발광 표시장치는 게이트신호 및 데이터신호에 의하여 원하는 영상을 표시할 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 4에 도시된 바와 같이, 전계발광 표시장치(100)는, 기판(110)과, 발광다이오드(D)와, 패드(144)와, 패드(144)에 연결되는 보조 패드(170)와, 인접한 보조 패드(170) 사이에 위치하는 절연패턴(182)을 포함한다.
패드(144)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(144)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
기판(110)은 유리 기판 또는 플렉서블한 플라스틱 기판일 수 있다. 예를 들어, 기판(110)은 폴리이미드 기판일 수 있다. 기판(110)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(110) 상에는 화소영역(P)에 대응하여 구동 박막트랜지스터(Td)가 형성된다. 구동 박막트랜지스터(Td)는 반도체층(120), 게이트 전극(130), 소스 전극(140) 및 드레인 전극(142)를 포함할 수 있다.
구체적으로, 기판(110) 상에 반도체층(120)이 형성된다. 반도체층(120)은 산화물 반도체 물질로 이루어지거나 다결정 실리콘으로 이루어질 수 있다.
반도체층(120)이 산화물 반도체 물질로 이루어질 경우 반도체층(120) 하부에는 차광패턴(도시하지 않음) 이 형성될 수 있으며, 차광패턴은 반도체층(120)으로 빛이 입사되는 것을 방지하여 반도체층(120)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(120)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(120)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
도시하지 않았으나, 기판(110)과 반도체층(120) 사이에는 버퍼층이 형성될 수도 있다.
반도체층(120) 상부에는 절연물질로 이루어진 게이트 절연막(126)이 기판(110) 전면에 형성된다. 게이트 절연막(126)은 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어질 수 있다.
게이트 절연막(126) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(130)이 반도체층(120)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(126) 상에는, 게이트 배선(도 3의 GL)이 표시영역(DA)에 형성되고 게이트 배선(GL)에 연결된 게이트 패드(미도시)가 비표시영역(NDA)에 형성된다. 게이트 배선(GL)은 제1방향을 따라 연장된다. 또한, 게이트 절연막(126) 상에는 게이트 전극(130)에 연결되는 제 1 캐패시터 전극(미도시)이 형성될 수 있다.
도 4에서, 게이트 절연막(126)이 기판(110) 전면에 형성되어 있다. 이와 달리, 게이트 절연막(126)은 게이트 전극(130)과 동일한 모양으로 패터닝될 수도 있다.
게이트 전극(130) 상부에는 절연물질로 이루어진 층간 절연막(136)이 기판(110) 전면에 형성된다. 층간 절연막(136)은 산화 실리콘이나 질화 실리콘과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연물질로 형성될 수 있다.
층간 절연막(136)은 반도체층(120)의 양측을 노출하는 제 1 및 제 2 콘택홀(137, 138)을 갖는다. 제 1 및 제 2 콘택홀(137, 138)은 게이트 전극(130)의 양측에 게이트 전극(130)과 이격되어 위치한다.
도 4에서, 제 1 및 제 2 콘택홀(137, 138)은 게이트 절연막(126) 내에도 형성된다. 이와 달리, 게이트 절연막(126)이 게이트 전극(130)과 동일한 모양으로 패터닝될 경우, 제 1 및 제 2 콘택홀(137, 138)은 층간 절연막(136) 내에만 형성될 수도 있다.
층간 절연막(136) 상에는 금속과 같은 도전성 물질로 이루어지는 소스 전극(140)과 드레인 전극(142)이 형성된다. 또한, 층간 절연막(136) 상에는, 제 2 방향을 따라 연장되는 데이터 배선(도 3의 DL)이 표시영역(DA)에 형성되고 데이터 배선(DL)에 연결된 패드(144)가 패드부(PAD)에 형성된다. 패드(144)는 서로 인접하며 이격된 제 1 및 제 2 패드(144a, 144b)를 포함한다.
또한, 층간 절연막(136) 상에는, 소스 전극(140)과 연결되고 제 1 캐패시터 전극과 중첩하는 제 2 캐패시터 전극과, 데이터 배선(DL)과 평행하게 이격되며 연장되는 전원배선(도 3의 PL)이 형성될 수 있다.
소스 전극(140)과 드레인 전극(142)은 게이트 전극(130)을 중심으로 이격되어 위치하며, 각각 제 1 및 제 2 콘택홀(137, 138)을 통해 반도체층(120)의 양측과 접촉한다. 데이터 배선(DL)은 제 2 방향을 따라 연장되어 게이트 배선(GL)과 교차함으로써 화소영역(P)을 정의한다. 전원배선(PL)은 게이트 배선(GL)과 동일 층에 게이트 배선(GL)과 평행하게 이격하여 위치함으로써, 데이터 배선(DL)과 교차하도록 형성될 수도 있다.
구동 박막트랜지스터(Td)는 반도체층(120)의 상부에 게이트 전극(130), 소스 전극(140) 및 드레인 전극(142)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 구동 박막트랜지스터(Td)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 전극과 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다.
전술한 바와 같이, 기판(110) 상에는 스위칭 박막트랜지스터(Ts)가 더 형성되는데, 스위칭 박막트랜지스터(Ts)는 구동 박막트랜지스터(Td)와 실질적으로 동일한 구조를 갖는다.
구동 박막트랜지스터(Td)의 게이트 전극(130)은 스위칭 박막트랜지스터(Ts)의 드레인 전극(미도시)에 연결되고 구동 박막트랜지스터(Td)의 소스 전극(140)은 전원배선(PL)에 연결된다. 또한, 스위칭 박막트랜지스터(Ts)의 게이트 전극(미도시)과 소스 전극(미도시)은 게이트 배선(GL) 및 데이터 배선(DL)에 각각 연결된다.
구동 박막트랜지스터(Td) 상에는 보호층(150)이 형성된다. 보호층(150)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질 또는 포토-아크릴 또는 벤조싸이클로부텐과 같은 유기절연물질로 이루어질 수 있다.
보호층(150)은, 구동 박막트랜지스터(Td)의 드레인 전극(142)을 노출하는 드레인 콘택홀(152)과 제 1 및 제 2 패드(144a, 144b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(154, 156)을 포함한다.
도 4에서, 제 1 및 제 2 패드 콘택홀(154, 156) 각각이 두 개씩 형성되고 있으나, 이에 한정되지 않는다. 예를 들어, 제 1 및 제 2 패드(144a, 144b) 각각에 대응하여 하나의 제 1 및 제 2 패드 콘택홀(154, 156)이 형성될 수도 있다.
보호층(150) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(152)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(142)에 연결되는 제 1 전극(160)과 제 1 및 제 2 패드 콘택홀(154, 156)을 통해 제 1 및 제 2 패드(144a, 144b)에 각각 연결되는 제 1 및 제 2 보조 패드(170a, 170b)가 형성된다.
제 1 전극(160)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(162)과, 제 1 층(162) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(164)과, 제 2 층(164) 하부에 위치하며 보호층(150)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(166)을 포함한다.
즉, 본 발명의 전계발광 표시장치(100)는 상부 발광 방식이며, 제 1 전극(160)이 높은 반사 특성의 제 2 층(164)을 포함한다.
예를 들어, 제 1 전극(160)에 있어서, 제 1 층(162)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(164)은 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속물질로 이루어지며, 제 3 층(166)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(170a, 170b) 각각은 제 1 전극(160)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(170a, 170b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(172), 제 1 층(172)과 보호층(150) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(174), 그리고 제 2 층(174)과 보호층(150) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(176) 구조를 가질 수 있다.
한편, 제 1 전극(160)과 제 1 및 제 2 보조 패드(170a, 170b) 각각의 제 3 층(166, 176)은 보호층(150)과 제 1 전극(160)의 제 2 층(164) 간 계면 특성, 예를 들어 접착력을 향상시키기 위한 것으로, 제 3 층(166)은 생략 가능하다. 즉, 제 1 전극(160), 제 1 및 제 2 보조 패드(170a, 170b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(162, 172)과 제 1 층(162, 172) 각각과 보호층(150) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(164, 174)의 이중층 구조를 가질 수도 있다.
보호층(150) 상에는 제 1 전극(160)의 가장자리를 덮는 뱅크(180)가 형성된다. 즉, 뱅크(180)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(160)의 중앙을 노출시킨다.
또한, 패드부(PAD)에는 제 1 및 제 2 보조 패드(170a, 170b) 각각의 가장자리를 덮는 절연패턴(182)이 형성된다. 즉, 절연패턴(182)은 제 1 및 제 2 보조 패드(170a, 170b) 각각의 가장자리를 덮으며 제 1 및 제 2 보조 패드(170a, 170b) 각각의 중앙을 노출한다.
제 1 전극(160) 상에는 발광층(192)이 형성된다. 예를 들어, 발광층(192)은 액체 상태의 발광물질을 이용한 용액 공정(solution process)에 의해 형성될 수 있다.
발광층(192)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(192)은 발광물질로 이루어지는 발광물질층(emitting material layer)의 단일층 구조일 수 있다. 또한, 발광 효율을 높이기 위해, 발광층(192)은 제 1 전극(160)과 발광물질층 사이에 순차적으로 적층되는 정공주입층(hole injection layer) 및 정공수송층(hole transporting layer)과, 발광물질층 상에 순차적으로 적층되는 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)을 더 포함할 수 있다. 여기서, 전자주입층은 표시영역(DA) 전면에 되어, 뱅크(180)의 측면 및 상면에도 위치할 수 있다.
발광층(192)이 형성된 기판(110)의 표시영역(DA) 상부로 제 2 전극(194)이 형성된다. 제 2 전극(194)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다. 예를 들어, 제 2 전극(194)은 알루미늄(Al), 마그네슘(Mg), 알루미늄-마그네슘 합금(AlMg), 마그네슘-은 합금(MgAg) 중 어느 하나로 이루어질 수 있다.
제 1 전극(160), 제 1 전극(160)과 마주하는 제 2 전극(194), 제 1 및 제 2 전극(160, 194) 사이에 위치하는 발광층(192)은 발광다이오드(D)를 이룬다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)에서는, 제 1 및 제 2 보조 패드(170a, 170b) 각각이 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(172)을 포함하고 제 1 및 제 2 보조 패드(170a, 170b)의 가장자리는 절연패턴(182)에 의해 덮이며, 이에 따라 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(172)으로부터의 금속 마이그레이션은 절연패턴(182)에 의해 차단된다.
따라서, 금속 마이그레이션에 의해 인접한 제 1 및 제 2 보조 패드(170a, 170b)의 전기적 연결과 제 1 및 제 2 패드(144a, 144b)의 전기적 쇼트 문제가 방지된다.
한편, 제 1 및 제 2 보조 패드(170a, 170b)에는 연성회로기판(flexible printed circuit board, FPCB)과 같은 회로기판(미도시)이 부착되고 제 1 및 제 2 패드(144a, 144b)를 통해 데이터 배선(DL)에 신호가 인가된다.
그런데, 보조 패드(170)의 가장자리를 덮는 절연패턴(182)에 의해 보조 패드(170)와 회로기판의 접촉 면적이 감소할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 5에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는, 기판(210)과, 발광다이오드(D)와, 패드(244)와, 패드(244)에 연결되는 보조 패드(270)와, 인접한 보조 패드(270) 사이에 위치하며 보조 패드(270)와 이격된 절연패턴(282)을 포함한다.
패드(244)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(244)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
전술한 바와 같이, 기판(210)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(210)의 표시영역(DA)의 화소영역(P)에는 반도체층(220), 게이트 전극(230), 소스 전극(240) 및 드레인 전극(242)를 포함하는 구동 박막트랜지스터(Td)가 형성되고, 기판(210)의 비표시영역(NDA)의 패드부(PAD)에는 제 1 및 제 2 패드(244a, 244b)를 포함하는 패드(244)가 형성된다.
또한, 기판(210)과 패드(244) 사이에는 게이트 절연막(226)과 층간 절연막(236)이 순차 형성된다.
구동 박막트랜지스터(Td)와 제 1 및 제 2 패드(244a, 244b) 상에는, 구동 박막트랜지스터(Td)의 드레인 전극(242)을 노출하는 드레인 콘택홀(252)과 제 1 및 제 2 패드(244a, 244b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(254, 256)을 포함하는 보호층(250)이 형성된다.
보호층(250) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(252)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(242)에 연결되는 제 1 전극(260)과 제 1 및 제 2 패드 콘택홀(254, 256)을 통해 제 1 및 제 2 패드(244a, 244b)에 각각 연결되는 제 1 및 제 2 보조 패드(270a, 270b)가 형성된다.
제 1 전극(260)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(262)과, 제 1 층(262) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(264)과, 제 2 층(264) 하부에 위치하며 보호층(250)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(266)을 포함한다.
예를 들어, 제 1 전극(260)에 있어서, 제 1 층(262)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(264)은 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속로 이루어지며, 제 3 층(266)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(270a, 270b) 각각은 제 1 전극(260)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(270a, 270b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(272), 제 1 층(272)과 보호층(250) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(274), 그리고 제 2 층(274)과 보호층(250) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(276) 구조를 가질 수 있다.
한편, 제 1 전극(260)과 제 1 및 제 2 보조 패드(270a, 270b) 각각의 제 3 층(266, 276)은 생략 가능하며, 제 1 전극(260), 제 1 및 제 2 보조 패드(270a, 270b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(262, 272)과 제 1 층(262, 272) 각각과 보호층(250) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(264, 274)의 이중층 구조를 가질 수도 있다.
보호층(250) 상에는 제 1 전극(260)의 가장자리를 덮는 뱅크(280)가 형성된다. 즉, 뱅크(280)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(260)의 중앙을 노출시킨다.
또한, 패드부(PAD)에는 제 1 및 제 2 보조 패드(270a, 270b) 사이에 위치하며 제 1 및 제 2 보조 패드(270a, 270b)와 일정 간격 이격된 절연패턴(282)이 형성된다. 즉, 절연패턴(282)의 폭은 제 1 및 제 2 보조 패드(270a, 270b) 사이 거리보다 작다. 절연패턴(282)은 제 1 및 제 2 보조 패드(270a, 270b) 사이에 위치함으로써 제 1 및 제 2 보조 패드(270a, 270b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(270a, 270b) 사이 거리보다 크게 된다. 여기서, 제 1 및 제 2 보조 패드(270a, 270b) 사이의 표면 길이는 노출된 절연패턴(282)의 상면 길이와, 절연패턴(282)의 측면 길이, 제 1 보조 패드(270a)와 절연패턴(282) 사이의 보호층(250)의 상면 길이, 그리고 제 2 보조 패드(270b)와 절연패턴(282) 사이의 보호층(250)의 상면 길이를 포함한다.
즉, 도 2를 참조하면, 인접한 보조 패드(22) 사이에는 아무런 구성 요소가 없기 때문에, 인접한 보조 패드(22) 사이의 표면 길이, 인접한 보조 패드(22) 사이의 보호층(도 1의 30)의 상부면 폭은 인접한 보조 패드(22) 사이 거리와 동일하다. 따라서, 인접한 보조 패드(22) 사이에서 금속 마이그레이션 패스(path)가 짧고 금속 마이그레이션에 의한 인접한 보조 패드(22) 간 전기적 연결이 쉽게 일어난다.
그러나, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)에서는, 인접한 제 1 및 제 2 보조 패드(270a, 270b) 사이에 절연패턴(282)이 위치하기 때문에, 금속 마이그레이션의 패스가 증가하며, 금속 마이그레이션에 의한 인접한 보조 패드(270) 간 전기적 연결을 최소화할 수 있다.
제 1 전극(260) 상에는 발광층(292)이 형성된다. 발광층(292)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(292)이 형성된 기판(210)의 표시영역(DA) 상부로 제 2 전극(294)이 형성된다. 제 2 전극(294)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다.
제 1 전극(260), 제 1 전극(260)과 마주하는 제 2 전극(294), 제 1 및 제 2 전극(260, 294) 사이에 위치하는 발광층(292)은 발광다이오드(D)를 이룬다.
전술한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)에서는, 인접한 제 1 및 제 2 보조 패드(270a, 270b) 사이에 절연패턴(282)이 위치하기 때문에, 금속 마이그레이션의 패스가 증가하며, 금속 마이그레이션에 의한 인접한 보조 패드(270) 간 전기적 연결 및 패드(244) 간 전기적 쇼트 문제를 최소화할 수 있다.
또한, 절연패턴(282)은 제 1 및 제 2 보조 패드(270a, 270b)과 이격되기 때문에, 제 1 실시예에 따른 전계발광 표시장치(100)에서와 같이 절연패턴(182)에 의한 제 1 및 제 2 보조 패드(270a, 270b)와 회로기판의 접촉 면적 감소 문제가 방지된다.
도 6은 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는, 기판(310)과, 발광다이오드(D)와, 패드(344)와, 패드(344)에 연결되는 보조 패드(370)와, 인접한 보조 패드(370) 사이에 위치하며 보조 패드(370)와 이격된 절연패턴(382)을 포함한다.
패드(344)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(344)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
전술한 바와 같이, 기판(310)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(310)의 표시영역(DA)의 화소영역(P)에는 반도체층(320), 게이트 전극(330), 소스 전극(340) 및 드레인 전극(342)를 포함하는 구동 박막트랜지스터(Td)가 형성되고, 기판(310)의 비표시영역(NDA)의 패드부(PAD)에는 제 1 및 제 2 패드(344a, 344b)를 포함하는 패드(344)가 형성된다.
또한, 기판(310)과 패드(344) 사이에는 게이트 절연막(326)과 층간 절연막(336)이 순차 형성된다.
구동 박막트랜지스터(Td)와 제 1 및 제 2 패드(344a, 344b) 상에는, 구동 박막트랜지스터(Td)의 드레인 전극(342)을 노출하는 드레인 콘택홀(352)과 제 1 및 제 2 패드(344a, 344b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(354, 356)을 포함하는 보호층(350)이 형성된다.
보호층(350) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(352)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(342)에 연결되는 제 1 전극(360)과 제 1 및 제 2 패드 콘택홀(354, 356)을 통해 제 1 및 제 2 패드(344a, 344b)에 각각 연결되는 제 1 및 제 2 보조 패드(370a, 370b)가 형성된다.
제 1 전극(360)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(362)과, 제 1 층(362) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(364)과, 제 2 층(364) 하부에 위치하며 보호층(350)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(366)을 포함한다.
예를 들어, 제 1 전극(360)에 있어서, 제 1 층(362)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(364)은 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속물질로 이루어지며, 제 3 층(366)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(370a, 370b) 각각은 제 1 전극(360)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(370a, 370b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(372), 제 1 층(372)과 보호층(350) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(374), 그리고 제 2 층(374)과 보호층(350) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(376) 구조를 가질 수 있다.
한편, 제 1 전극(360)과 제 1 및 제 2 보조 패드(370a, 370b) 각각의 제 3 층(366, 376)은 생략 가능하며, 제 1 전극(360), 제 1 및 제 2 보조 패드(370a, 370b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(362, 372)과 제 1 층(362, 372) 각각과 보호층(350) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(364, 374)의 이중층 구조를 가질 수도 있다.
보호층(350) 상에는 제 1 전극(360)의 가장자리를 덮는 뱅크(380)가 형성된다. 즉, 뱅크(380)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(360)의 중앙을 노출시킨다.
또한, 패드부(PAD)에는 제 1 및 제 2 보조 패드(370a, 370b) 사이에 위치하며 제 1 및 제 2 보조 패드(270a, 270b)의 끝과 그 끝이 일치하고 접촉하는 절연패턴(382)이 형성된다. 즉, 절연패턴(382)의 폭은 제 1 및 제 2 보조 패드(370a, 370b) 사이 거리와 동일하다. 절연패턴(382)은 제 1 및 제 2 보조 패드(370a, 370b)의 측면을 덮으며 제 1 및 제 2 보조 패드(370a, 370b) 사이에 위치함으로써, 제 2 층(374)으로부터의 금속 마이그레이션이 차단되며 금속 마이그레이션에 의한 인접한 보조 패드(370) 간 전기적 연결과 인접한 패드(344) 간 전기적 쇼트 문제가 방지된다.
한편, 제 2 층(374)과 절연패턴(382)의 계면을 통해 금속 마이그레이션이 발생할 수도 있으나, 절연패턴(382)에 의해 제 2 보조 패드(370a, 370b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(370a, 370b) 사이 거리보다 크게 된다. 따라서, 금속 마이그레이션 패스가 증가하므로 금속 마이그레이션에 의한 보조 패드(370) 간 전기적 연결 가능성이 감소한다. 여기서, 제 1 및 제 2 보조 패드(370a, 370b) 사이의 표면 길이는 노출된 절연패턴(382)의 상면 길이와 절연패턴(382)의 측면 길이를 포함한다.
제 1 전극(360) 상에는 발광층(392)이 형성된다. 발광층(392)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(392)이 형성된 기판(310)의 표시영역(DA) 상부로 제 2 전극(394)이 형성된다. 제 2 전극(394)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다.
제 1 전극(360), 제 1 전극(360)과 마주하는 제 2 전극(394), 제 1 및 제 2 전극(360, 394) 사이에 위치하는 발광층(392)은 발광다이오드(D)를 이룬다.
전술한 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)에서는, 절연패턴(382)이 제 1 및 제 2 보조 패드(370a, 370b)의 측면을 덮으며 제 1 및 제 2 보조 패드(370a, 370b) 사이에 위치함으로써, 제 2 층(374)으로부터의 금속 마이그레이션이 차단되며 금속 마이그레이션에 의한 인접한 보조 패드(370) 간 전기적 연결과 인접한 패드(344) 간 전기적 쇼트가 방지된다.
또한, 절연패턴(382)은 제 1 및 제 2 보조 패드(370a, 370b)과 그 끝이 일치하여 중첩하지 않기 때문에, 제 1 및 제 2 보조 패드(370a, 370b)와 회로기판의 접촉 면적 감소 문제가 방지된다.
도 7은 본 발명의 제 4 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 전계발광 표시장치(400)는, 기판(410)과, 발광다이오드(D)와, 패드(444)와, 패드(444)에 연결되는 보조 패드(470)와, 인접한 보조 패드(470) 사이에 위치하며 보조 패드(470)와 이격된 절연패턴(482)을 포함한다.
패드(444)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(444)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
전술한 바와 같이, 기판(410)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(410)의 표시영역(DA)의 화소영역(P)에는 반도체층(420), 게이트 전극(430), 소스 전극(440) 및 드레인 전극(442)를 포함하는 구동 박막트랜지스터(Td)가 형성되고, 기판(410)의 비표시영역(NDA)의 패드부(PAD)에는 제 1 및 제 2 패드(444a, 444b)를 포함하는 패드(444)가 형성된다.
또한, 기판(410)과 패드(444) 사이에는 게이트 절연막(426)과 층간 절연막(436)이 순차 형성된다.
구동 박막트랜지스터(Td)와 제 1 및 제 2 패드(444a, 444b) 상에는, 구동 박막트랜지스터(Td)의 드레인 전극(442)을 노출하는 드레인 콘택홀(452)과 제 1 및 제 2 패드(444a, 444b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(454, 456)을 포함하는 보호층(450)이 형성된다.
보호층(450) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(452)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(442)에 연결되는 제 1 전극(460)과 제 1 및 제 2 패드 콘택홀(454, 456)을 통해 제 1 및 제 2 패드(444a, 444b)에 각각 연결되는 제 1 및 제 2 보조 패드(470a, 470b)가 형성된다.
제 1 전극(460)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(462)과, 제 1 층(462) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(464)과, 제 2 층(464) 하부에 위치하며 보호층(450)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(466)을 포함한다.
예를 들어, 제 1 전극(460)에 있어서, 제 1 층(462)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(464)은 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속물질로 이루어지며, 제 3 층(466)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(470a, 470b) 각각은 제 1 전극(460)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(470a, 470b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(472), 제 1 층(472)과 보호층(450) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(474), 그리고 제 2 층(474)과 보호층(450) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(476) 구조를 가질 수 있다.
한편, 제 1 전극(460)과 제 1 및 제 2 보조 패드(470a, 470b) 각각의 제 3 층(466, 476)은 생략 가능하며, 제 1 전극(460), 제 1 및 제 2 보조 패드(470a, 470b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(462, 472)과 제 1 층(462, 472) 각각과 보호층(450) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(464, 474)의 이중층 구조를 가질 수도 있다.
보호층(450) 상에는 제 1 전극(460)의 가장자리를 덮는 뱅크(480)가 형성된다. 즉, 뱅크(480)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(460)의 중앙을 노출시킨다.
또한, 패드부(PAD)에는 제 1 및 제 2 보조 패드(470a, 470b) 사이에 위치하며 제 1 및 제 2 보조 패드(470a, 470b)와 일정 간격 이격되고 뱅크(480)보다 작은 높이(또는 두께)를 갖는 절연패턴(482)이 형성된다.
즉, 절연패턴(482)의 폭은 제 1 및 제 2 보조 패드(470a, 470b) 사이 거리보다 작고, 뱅크(480)는 제 1 높이(H1)를 가지며 절연패턴(482)은 제 1 높이(H1)보다 작은 제 2 높이(H2)를 갖는다. 절연패턴(482)의 제 2 높이(H2)는 보조 패드(470)의 높이와 같거나 이보다 클 수 있다.
예를 들어, 제 1 실시예의 전계발광 표시장치(100)에서와 같이 절연패턴(182)이 뱅크(180)와 동일한 높이를 가져 보조 패드(170)과 절연패턴(182)의 단차가 증가하는 경우, 회로기판과 보조 패드(170)의 연결이 어려워지고 이방성 도전입자를 이용한 설계 변경 등이 요구된다.
그러나, 제 4 실시예의 전계발광 표시장치(400)에서는, 절연패턴(482)이 뱅크(480)의 제 1 높이(H1)보다 작은 제 2 높이(H2)를 가져 보조 패드(470)과 절연패턴(482)의 단차가 감소하기 때문에, 회로기판과 보조 패드(470)의 연결이 용이해진다.
도 7에서, 단일층 구조의 뱅크(480)가 도시되고 있다. 이와 달리, 뱅크(480)는 친수성의 제 1 뱅크와 소수성의 제 2 뱅크가 순차 적층된 이중 뱅크일 수 있다. 이 경우, 절연패턴(482)은 제 1 및 제 2 뱅크 중 어느 하나로 이루어지며 뱅크(480)보다 작은 높이를 가질 수 있다.
또한, 절연패턴(482)이 제 1 및 제 2 보조 패드(470a, 470b)와 이격된 것으로 보여지고 있으나, 절연패턴(482)은 제 1 및 제 2 보조 패드(470a, 470b)의 측면을 덮도록 그 끝이 제 1 및 제 2 보조 패드(470a, 470b)의 끝과 일치하고 접촉할 수도 있다.
제 1 전극(460) 상에는 발광층(492)이 형성된다. 발광층(492)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(492)이 형성된 기판(410)의 표시영역(DA) 상부로 제 2 전극(494)이 형성된다. 제 2 전극(494)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다.
제 1 전극(460), 제 1 전극(460)과 마주하는 제 2 전극(494), 제 1 및 제 2 전극(460, 494) 사이에 위치하는 발광층(492)은 발광다이오드(D)를 이룬다.
본 발명의 제 4 실시예에 따른 전계발광 표시장치(400)에서는, 절연패턴(482)이 뱅크(480)의 제 1 높이(H1)보다 작은 제 2 높이(H2)를 가져 보조 패드(470)와 절연패턴(482) 간의 단차가 감소하기 때문에, 회로기판과 보조 패드(470)의 연결이 용이해진다.
또한, 절연패턴(482)은 제 1 및 제 2 보조 패드(470a, 470b) 사이에 위치함으로써 제 1 및 제 2 보조 패드(470a, 470b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(470a, 470b) 사이 거리보다 크게 된다. 따라서, 금속 마이그레이션의 패스가 증가하며, 금속 마이그레이션에 의한 인접한 보조 패드(470) 간 전기적 연결 및 패드(444) 간 전기적 쇼트 문제를 최소화할 수 있다. 여기서, 제 1 및 제 2 보조 패드(470a, 470b) 사이의 표면 길이는 노출된 절연패턴(482)의 상면 길이와, 절연패턴(482)의 측면 길이, 제 1 보조 패드(470a)와 절연패턴(482) 사이의 보호층(450)의 상면 길이, 그리고 제 2 보조 패드(470b)와 절연패턴(482) 사이의 보호층(450)의 상면 길이를 포함한다.
또한, 절연패턴(482)은 제 1 및 제 2 보조 패드(470a, 470b)과 이격되거나 그 끝이 일치하여 중첩하지 않기 때문에, 제 1 및 제 2 보조 패드(470a, 470b)와 회로기판의 접촉 면적 감소 문제가 방지된다.
도 8은 본 발명의 제 5 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 8에 도시된 바와 같이, 발명의 제 5 실시예에 따른 전계발광 표시장치(500)는, 기판(510)과, 발광다이오드(D)와, 패드(544)와, 패드(544)에 연결되는 보조 패드(570)와, 인접한 보조 패드(570) 사이에 위치하며 홈(558)을 포함한다.
패드(544)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(544)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
전술한 바와 같이, 기판(510)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(510)의 표시영역(DA)의 화소영역(P)에는 반도체층(520), 게이트 전극(530), 소스 전극(540) 및 드레인 전극(542)를 포함하는 구동 박막트랜지스터(Td)가 형성되고, 기판(510)의 비표시영역(NDA)의 패드부(PAD)에는 제 1 및 제 2 패드(544a, 544b)를 포함하는 패드(544)가 형성된다.
또한, 기판(510)과 패드(544) 사이에는 게이트 절연막(526)과 층간 절연막(536)이 순차 형성된다.
구동 박막트랜지스터(Td)와 제 1 및 제 2 패드(544a, 544b) 상에는, 구동 박막트랜지스터(Td)의 드레인 전극(542)을 노출하는 드레인 콘택홀(552)과 제 1 및 제 2 패드(544a, 544b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(554, 556)을 포함하는 보호층(550)이 형성된다.
또한, 보호층(550)은 패드부(PAD)에 대응하여 홈(558)을 갖는다. 예를 들어, 홈(558)의 깊이는 보호층(550)의 두께보다 작을 수 있다.
보호층(550) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(552)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(542)에 연결되는 제 1 전극(560)과 제 1 및 제 2 패드 콘택홀(554, 556)을 통해 제 1 및 제 2 패드(544a, 544b)에 각각 연결되는 제 1 및 제 2 보조 패드(570a, 570b)가 형성된다.
제 1 전극(560)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(562)과, 제 1 층(562) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(564)과, 제 2 층(564) 하부에 위치하며 보호층(550)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(566)을 포함한다.
예를 들어, 제 1 전극(560)에 있어서, 제 1 층(562)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(564)은 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속물질로 이루어지며, 제 3 층(566)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(570a, 570b) 각각은 제 1 전극(560)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(570a, 570b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(572), 제 1 층(572)과 보호층(550) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(574), 그리고 제 2 층(574)과 보호층(550) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(576) 구조를 가질 수 있다.
한편, 제 1 전극(560)과 제 1 및 제 2 보조 패드(570a, 570b) 각각의 제 3 층(566, 576)은 생략 가능하며, 제 1 전극(560), 제 1 및 제 2 보조 패드(570a, 570b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(562, 572)과 제 1 층(562, 572) 각각과 보호층(550) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(564, 574)의 이중층 구조를 가질 수도 있다.
제 1 및 제 2 보조 패드(570a, 570b)는 홈(558)의 양 측에 위치한다. 즉, 홈(558)은 제 1 및 제 2 보조 패드(570a, 570b) 사이에 위치한다.
이‹š, 홈(558)의 폭은 제 1 및 제 2 보조 패드(570a, 570b) 사이 거리와 같거나 이보다 작을 수 있다. 제 1 및 제 2 보조 패드(570a, 570b) 사이에 홈(558)이 위치함으로써 제 1 및 제 2 보조 패드(570a, 570b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(570a, 570b) 사이 거리보다 크게 된다.
따라서, 금속 마이그레이션의 패스가 증가하며, 금속 마이그레이션에 의한 인접한 보조 패드(570) 간 전기적 연결을 최소화할 수 있다.
보호층(550) 상에는 제 1 전극(560)의 가장자리를 덮는 뱅크(580)가 형성된다. 즉, 뱅크(580)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(560)의 중앙을 노출시킨다.
제 1 전극(560) 상에는 발광층(592)이 형성된다. 발광층(592)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(592)이 형성된 기판(510)의 표시영역(DA) 상부로 제 2 전극(594)이 형성된다. 제 2 전극(594)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다.
제 1 전극(560), 제 1 전극(560)과 마주하는 제 2 전극(594), 제 1 및 제 2 전극(560, 594) 사이에 위치하는 발광층(592)은 발광다이오드(D)를 이룬다.
본 발명의 제 5 실시예에 따른 전계발광 표시장치(500)에서는, 인접한 보조 패드(570) 사이에 홈(558)이 형성되므로, 제 1 및 제 2 보조 패드(570a, 570b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(570a, 570b) 사이 거리보다 크게 된다. 따라서, 금속 마이그레이션의 패스가 증가하며, 금속 마이그레이션에 의한 인접한 보조 패드(570) 간 전기적 연결 및 패드(444) 간 전기적 쇼트 문제를 최소화할 수 있다. 여기서, 제 1 및 제 2 보조 패드(570a, 570b) 사이의 표면 길이는 홈(558)에 대응하는 보호층(550)의 측면 길이와 상면 길이를 포함한다.
또한, 절연패턴(도 4의 182)에 의한 보조 패드(570)와 회로기판의 접촉 면적 감소 문제 및 절연패턴(182)의 단차로 인한 회로기판 부착 공정의 어려움이 방지된다.
도 9는 본 발명의 제 6 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 9에 도시된 바와 같이, 본 발명의 제 6 실시예에 따른 전계발광 표시장치(600)는, 기판(610)과, 발광다이오드(D)와, 패드(644)와, 패드(644)에 연결되는 보조 패드(670)와, 인접한 보조 패드(670) 사이에 위치하는 홈(658)과 홈(658)에 대응하는 절연패턴(682)을 포함한다.
패드(644)는 데이터 배선(도 3의 DL)에 연결되는 데이터 패드일 수 있다. 그러나, 패드(644)는 게이트 패드일 수도 있으며, 이때, 게이트 패드는 게이트 배선(도 3의 GL)과 동일물질로 동일층에 형성될 수도 있다.
전술한 바와 같이, 기판(610)에는 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하며 패드부(PAD)를 포함하는 비표시영역(NDA)이 정의된다.
기판(610)의 표시영역(DA)의 화소영역(P)에는 반도체층(620), 게이트 전극(630), 소스 전극(640) 및 드레인 전극(642)를 포함하는 구동 박막트랜지스터(Td)가 형성되고, 기판(610)의 비표시영역(NDA)의 패드부(PAD)에는 제 1 및 제 2 패드(644a, 644b)를 포함하는 패드(644)가 형성된다.
또한, 기판(610)과 패드(644) 사이에는 게이트 절연막(626)과 층간 절연막(636)이 순차 형성된다.
구동 박막트랜지스터(Td)와 제 1 및 제 2 패드(644a, 644b) 상에는, 구동 박막트랜지스터(Td)의 드레인 전극(642)을 노출하는 드레인 콘택홀(652)과 제 1 및 제 2 패드(644a, 644b)를 각각 노출하는 제 1 및 제 2 패드 콘택홀(654, 656)을 포함하는 보호층(650)이 형성된다.
또한, 보호층(650)은 패드부(PAD)에 대응하여 홈(658)을 갖는다. 예를 들어, 홈(658)의 깊이는 보호층(650)의 두께보다 작을 수 있다.
보호층(650) 상에는, 각 화소영역(P)에 대응되며 드레인 콘택홀(652)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(642)에 연결되는 제 1 전극(660)과 제 1 및 제 2 패드 콘택홀(654, 656)을 통해 제 1 및 제 2 패드(644a, 644b)에 각각 연결되는 제 1 및 제 2 보조 패드(670a, 670b)가 형성된다.
제 1 전극(660)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어지는 제 1 층(662)과, 제 1 층(662) 하부에 위치하며 높은 반사 특성을 갖는 금속물질로 이루어지는 제 2 층(664)과, 제 2 층(664) 하부에 위치하며 보호층(650)과의 계면 특성이 좋은 도전성 물질로 이루어지는 제 3 층(666)을 포함한다.
예를 들어, 제 1 전극(660)에 있어서, 제 1 층(662)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어지고, 제 2 층(664)는 은이나 은 합금 또는 알루미늄이나 알루미늄 합금과 같은 고 반사 금속물질로 이루어지며, 제 3 층(666)은 ITO, IZO, MoTi(molybdenum-titanium alloy) 중 하나로 이루어질 수 있다. 여기서, 은 합금이나 알루미늄 합금은 팔라듐과 구리 중 적어도 하나를 포함할 수 있으며, 이에 한정되지 않는다.
제 1 및 제 2 보조 패드(670a, 670b) 각각은 제 1 전극(660)과 동일한 구조를 갖는다. 즉, 제 1 및 제 2 보조 패드(670a, 670b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(672), 제 1 층(672)과 보호층(650) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(674), 그리고 제 2 층(674)과 보호층(650) 사이에 위치하며 ITO, IZO, MoTi 중 어느 하나로 이루어지는 제 3 층(676) 구조를 가질 수 있다.
한편, 제 1 전극(660), 제 1 및 제 2 보조 패드(670a, 670b) 각각의 제 3 층(666, 676)은 생략 가능하며, 제 1 전극(660), 제 1 및 제 2 보조 패드(670a, 670b) 각각은 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 제 1 층(662, 672)과 제 1 층(662, 672) 각각과 보호층(650) 사이에 위치하며 은이나 은 합금 또는 알루미늄이나 알루미늄 합금으로 이루어지는 제 2 층(664, 674)의 이중층 구조를 가질 수도 있다.
제 1 및 제 2 보조 패드(670a, 670b)는 홈(658)의 양 측에 위치한다. 즉, 홈(658)은 제 1 및 제 2 보조 패드(670a, 670b) 사이에 위치하며, 홈(658)의 폭은 제 1 및 제 2 보조 패드(670a, 670b) 사이 거리와 같다
보호층(650) 상에는 제 1 전극(660)의 가장자리를 덮는 뱅크(680)가 형성된다. 즉, 뱅크(680)는 화소영역(P)의 경계에 위치하고 화소영역(P)에 대응하는 개구를 가져 화소영역(P)을 둘러싸며 제 1 전극(660)의 중앙을 노출시킨다.
또한, 패드부(PAD)에는 제 1 및 제 2 보조 패드(670a, 670b) 사이에 위치하며 제 1 및 제 2 보조 패드(670a, 670b)의 끝과 일치하는 절연패턴(682)이 형성된다. 즉, 절연패턴(682)의 폭은 제 1 및 제 2 보조 패드(670a, 670b) 사이 거리와 동일하다. 절연패턴(682)은 제 1 및 제 2 보조 패드(670a, 670b)의 측면을 덮으며 제 1 및 제 2 보조 패드(670a, 670b) 사이에 위치함으로써, 제 2 층(674)으로부터의 금속 마이그레이션이 차단되며 금속 마이그레이션에 의한 인접한 보조 패드(670) 간 전기적 연결과 인접한 패드(644) 간 전기적 쇼트가 방지된다.
또한, 절연패턴(682)가 뱅크(680)과 동일한 두께를 갖더라도, 홈(658)에 의해 절연패턴(682)의 높이가 감소한다. 따라서, 보조 패드(670)과 절연패턴(682)의 단차가 감소하기 때문에, 회로기판과 보조 패드(670)의 연결이 용이해진다.
한편, 절연패턴(682)은 제 1 및 제 2 보조 패드(670a, 670b)와 일정 간격 이격하며 형성됨으로써, 제 1 및 제 2 보조 패드(670a, 670b) 사이의 표면 길이는 제 1 및 제 2 보조 패드(670a, 670b) 사이 거리보다 크게 되도록 하여, 금속 마이그레이션 패스를 더욱 증가시킬 수도 있다. 여기서, 제 1 및 제 2 보조 패드(670a, 670b) 사이의 표면 길이는 노출된 절연패턴(682)의 상면 길이와, 절연패턴(682)의 측면 길이, 그리고 홈(658)에 대응하는 보호층(650)의 측면 길이와 상면 길이를 포함한다.
제 1 전극(660) 상에는 발광층(692)이 형성된다. 발광층(692)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(692)이 형성된 기판(610)의 표시영역(DA) 상부로 제 2 전극(694)이 형성된다. 제 2 전극(694)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다.
제 1 전극(660), 제 1 전극(660)과 마주하는 제 2 전극(694), 제 1 및 제 2 전극(660, 694) 사이에 위치하는 발광층(692)은 발광다이오드(D)를 이룬다.
본 발명의 제 6 실시예에 따른 전계발광 표시장치(600)에서는, 홈(658)에 대응하여 절연패턴(682)이 형성되기 때문에, 금속 마이그레이션을 차단하거나 금속 마이그레이션 패스를 증가시키면서 절연패턴(682)에 의한 단차를 줄일 수 있다.
따라서, 보조 패드(670)와 회로기판의 접촉 면적 감소 문제 및 회로기판 부착 공정의 어려움 없이 인접한 패드(644) 간 전기적 쇼트 문제를 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300, 400, 500, 600: 전계발광 표시장치
110, 210, 310, 410, 510, 610: 기판
144, 244, 344, 444, 544, 644: 패드
150, 250, 350, 450, 550, 650: 보호층
160, 260, 360, 460, 560, 660: 제 1 전극
170, 270, 370, 470, 570, 670: 보조 패드
180, 280, 380, 480, 580, 680: 뱅크
182, 282, 382, 482, 682: 절연패턴
558, 658: 홈 D: 발광다이오드

Claims (12)

  1. 표시영역과 상기 표시영역 외측에 위치하며 패드부를 포함하는 비표시영역이 정의된 기판과;
    상기 표시영역에 위치하는 박막트랜지스터와;
    상기 패드부에 위치하는 제 1 및 제 2 패드와;
    상기 박막트랜지스터와 상기 제 1 및 제 2 패드를 덮고, 상기 제 1 및 제 2 패드를 각각 노출하는 제 1 및 제 2 패드 콘택홀을 갖는 절연층과;
    상기 표시영역의 상기 절연층 상부에, 상기 박막트랜지스터와 연결되고 제 1 및 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와;
    상기 패드부의 상기 절연층 상부에, 상기 제 1 및 제 2 패드 콘택홀을 통해 상기 제 1 및 제 2 패드에 각각 연결되는 제 1 및 제 2 보조 패드
    를 포함하고,
    상기 제 1 전극과 상기 제 1 및 제 2 보조 패드의 각각은 금속물질로 이루어지는 제 1 층과 투명 도전성 물질로 이루어지는 제 2 층을 포함하며,
    상기 제 1 및 제 2 보조 패드 사이에 절연패턴 또는 홈이 구비되어, 상기 제 1 및 제 2 보조 패드 사이의 표면 길이는 상기 제 1 및 제 2 보조 패드 사이 거리보다 크고,
    상기 제 1 및 제 2 패드는 데이터 배선에 연결되는 데이터 패드 또는 게이트 배선에 연결되는 게이트 패드인 전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 전극의 가장자리를 덮는 뱅크와;
    상기 제 1 및 제 2 보조 패드 사이에 위치하는 상기 절연패턴을 더 포함하는 전계발광 표시장치.
  3. 제 2 항에 있어서,
    상기 절연패턴은 상기 제 1 및 제 2 보조 패드 각각과 이격된 전계발광 표시장치.
  4. 제 2 항에 있어서,
    상기 절연패턴의 일측 또는 타측 끝단은 상기 제 1 및 제 2 보조 패드 각각의 일측 또는 타측 끝단과 접촉하는 전계발광 표시장치.
  5. 제 2 항에 있어서,
    상기 기판으로부터, 상기 뱅크는 제 1 높이를 갖고 상기 절연패턴은 상기 제 1 높이보다 작은 제 2 높이를 갖는 전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 뱅크는 제 1 뱅크와 상기 제 1 뱅크 상에 위치하는 제 2 뱅크를 포함하고, 상기 절연패턴은 상기 제 1 및 제 2 뱅크 중 어느 하나와 동일 높이를 갖는 전계발광 표시장치.
  7. 제 1 항에 있어서,
    상기 절연층은 상기 제 1 및 제 2 보조 패드 사이에 위치하는 상기 홈을 포함하는 전계발광 표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 전극의 가장자리를 덮는 뱅크와;
    상기 제 1 및 제 2 보조 패드 사이의 상기 홈에 위치하는 절연패턴을 더 포함하는 전계발광 표시장치.
  9. 제 1 항에 있어서,
    상기 제 1 전극과 상기 제 1 및 제 2 보조 패드의 각각은 상기 제 1 층과 다른 도전성 물질로 이루어지는 제 3 층을 더 포함하며, 상기 제 1 층은 상기 제 2 층과 상기 제 3 층 사이에 위치하는 전계발광 표시장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 금속물질은 은이나 알루미늄을 포함하는 전계발광 표시장치.
  11. 제 1 항에 있어서,
    상기 제 1 및 제 2 보조 패드는 상기 제 1 전극과 동일층에 위치하며 동일물질로 이루어지는 전계발광 표시장치.
  12. 제 2 항에 있어서,
    상기 절연패턴은 상기 뱅크와 동일층에 위치하며 동일물질로 이루어지는 전계발광 표시장치.
KR1020170180779A 2017-12-27 2017-12-27 전계발광 표시장치 KR102506035B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170180779A KR102506035B1 (ko) 2017-12-27 2017-12-27 전계발광 표시장치
CN201811474862.2A CN110010621B (zh) 2017-12-27 2018-12-04 电致发光显示装置
US16/222,652 US10957750B2 (en) 2017-12-27 2018-12-17 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170180779A KR102506035B1 (ko) 2017-12-27 2017-12-27 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20190078955A KR20190078955A (ko) 2019-07-05
KR102506035B1 true KR102506035B1 (ko) 2023-03-03

Family

ID=66950628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170180779A KR102506035B1 (ko) 2017-12-27 2017-12-27 전계발광 표시장치

Country Status (3)

Country Link
US (1) US10957750B2 (ko)
KR (1) KR102506035B1 (ko)
CN (1) CN110010621B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143565A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
CN115768197B (zh) * 2019-10-23 2023-06-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20210054117A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
US11281046B2 (en) 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN111312742B (zh) * 2020-03-17 2022-04-05 深圳市华星光电半导体显示技术有限公司 背光模组及其制备方法、显示装置
WO2021189483A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20210144485A (ko) * 2020-05-22 2021-11-30 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
WO2022104702A1 (zh) * 2020-11-20 2022-05-27 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
KR20220090955A (ko) 2020-12-23 2022-06-30 엘지디스플레이 주식회사 유기발광표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110263093A1 (en) 2010-04-23 2011-10-27 Heung Jin Joo Methods of Forming Variable-Resistance Memory Devices and Devices Formed Thereby
US20130260497A1 (en) 2012-04-02 2013-10-03 Samsung Displays Co., Ltd. Method for manufacturing a thin film transistor array panel
US20140027724A1 (en) 2012-07-25 2014-01-30 Samsung Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
US20140319515A1 (en) 2013-04-26 2014-10-30 Mitsubishi Electric Corporation Thin film transistor substrate and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN101419923B (zh) * 2007-10-25 2010-09-29 中芯国际集成电路制造(上海)有限公司 引线焊垫的制造方法
TWI388909B (zh) * 2008-06-11 2013-03-11 Chimei Innolux Corp 薄膜電晶體陣列基板及其應用與製造方法
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101044486B1 (ko) * 2009-05-25 2011-06-27 주식회사 하이닉스반도체 반도체 소자의 레지스터 및 그 제조방법
KR102374833B1 (ko) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR101879180B1 (ko) * 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10743425B2 (en) * 2016-10-31 2020-08-11 Lg Display Co., Ltd. Display device and method for manufacturing the same
KR20180079097A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6967371B2 (ja) * 2017-05-26 2021-11-17 株式会社ジャパンディスプレイ アクティブマトリクス基板
US10756292B2 (en) * 2017-10-13 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing an OLED panel and an OLED panel
KR102577233B1 (ko) * 2017-12-28 2023-09-08 엘지디스플레이 주식회사 전계발광 표시 장치
KR102617812B1 (ko) * 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110263093A1 (en) 2010-04-23 2011-10-27 Heung Jin Joo Methods of Forming Variable-Resistance Memory Devices and Devices Formed Thereby
US20130260497A1 (en) 2012-04-02 2013-10-03 Samsung Displays Co., Ltd. Method for manufacturing a thin film transistor array panel
US20140027724A1 (en) 2012-07-25 2014-01-30 Samsung Display Co., Ltd. Organic light emitting display device and manufacturing method thereof
US20140319515A1 (en) 2013-04-26 2014-10-30 Mitsubishi Electric Corporation Thin film transistor substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US20190198589A1 (en) 2019-06-27
CN110010621B (zh) 2023-06-16
KR20190078955A (ko) 2019-07-05
CN110010621A (zh) 2019-07-12
US10957750B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102506035B1 (ko) 전계발광 표시장치
US10418430B2 (en) Display device
TWI648851B (zh) 顯示裝置
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
KR20060053228A (ko) 표시 장치 및 어레이 기판
KR20130135613A (ko) 유기 발광 표시 장치
KR20150002118A (ko) 플렉서블 타입 유기전계 발광소자
US20230309336A1 (en) Display device
CN110010658B (zh) 显示装置
US11955492B2 (en) Display device
KR20100034436A (ko) 유기전계 발광소자 및 그 제조방법
CN113130587A (zh) 有机发光二极管显示装置及其制造方法
US10665820B2 (en) Display device
KR20040078581A (ko) 컬러 표시 장치
KR20110070165A (ko) 유기전계발광소자
US10381429B2 (en) Display device
US20230267880A1 (en) Display device
KR20190068878A (ko) 전계발광 표시장치
US10559775B2 (en) Organic EL display device
KR20210018591A (ko) 표시 장치
CN109728034B (zh) 显示装置
KR20220043553A (ko) 유기 발광 표시 장치
KR20080003057A (ko) 유기전계발광 표시소자
KR102657279B1 (ko) 미러 겸용 표시장치
KR100669316B1 (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right