TWI388909B - 薄膜電晶體陣列基板及其應用與製造方法 - Google Patents

薄膜電晶體陣列基板及其應用與製造方法 Download PDF

Info

Publication number
TWI388909B
TWI388909B TW097121726A TW97121726A TWI388909B TW I388909 B TWI388909 B TW I388909B TW 097121726 A TW097121726 A TW 097121726A TW 97121726 A TW97121726 A TW 97121726A TW I388909 B TWI388909 B TW I388909B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
electrode
slit
pixel
Prior art date
Application number
TW097121726A
Other languages
English (en)
Other versions
TW200951590A (en
Inventor
Chihyung Hsieh
Chienhong Chen
Jiancheng Chen
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Priority to TW097121726A priority Critical patent/TWI388909B/zh
Priority to US12/482,589 priority patent/US8358393B2/en
Publication of TW200951590A publication Critical patent/TW200951590A/zh
Application granted granted Critical
Publication of TWI388909B publication Critical patent/TWI388909B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體陣列基板及其應用與製造方法
本發明是有關於一種薄膜電晶體陣列基板及其應用與製造方法，且特別是有關於可形成液晶多域配向效果之薄膜電晶體陣列基板及其應用與製造方法。
隨著資訊、通信產業不斷地推陳出新，帶動了液晶顯示器(Liquid Crystal Display；LCD)市場的蓬勃發展。液晶顯示器具有高畫質、體積小、重量輕、低驅動電壓、與低消耗功率等優點，因此被廣泛應用於個人數位助理(Personal Digital Assistant；PDA)、行動電話、攝錄放影機、筆記型電腦、桌上型顯示器、車用顯示器、及投影電視等消費性通訊或電子產品。
一般而言，液晶顯示面板主要包含一彩色濾光片(Color Filter；CF)基板及一薄膜電晶體(Thin Film Transistor；TFT)陣列基板。CF基板上設有複數個彩色濾光片和共同電極。TFT陣列基板上設有複數條彼此平行的掃描線、複數條彼此平行的資料線、複數個薄膜電晶體及像素電極，其中掃描線係垂直於閘線，且兩相鄰掃描線和兩相鄰資料線之間可界定一像素(Pixel)區域。
由於液晶顯示器係利用液晶分子的排列狀態來控制光線，因而具有先天狹視角的缺點，尤其在面對大型化LCD螢幕時，廣視角的問題更隨之顯著。目前已發展出例如分 別對CF基板的ITO電極和TFT陣列基板上的像素電極進行圖案化，藉以形成不同的電極區域，因而可產生多區域電場來使液晶分子呈多區域(Multi Domain)排列，而增加視角範圍。
然而，當上述CF基板和TFT陣列基板進行對位組合時，由於CF基板和TFT陣列基板之間的對位容易產生誤差，因而影響對組後之液晶顯示面板的顯示功能，例如光學穿透率或反應時間，亦可能導致液晶分子的排列不穩定，進而發生圖像殘影情形。
因此本發明之一方面係在於提供一種薄膜電晶體陣列基板與其製造方法、液晶顯示面板及液晶顯示裝置，藉以形成液晶多域配向之效果，以擴大顯示視角，並可減少液晶顯示面板中的對位誤差問題，確保液晶顯示器的顯示品質。
本發明之又一方面係在於提供一種薄膜電晶體陣列基板與其製造方法、液晶顯示面板及液晶顯示裝置，藉以減少大視角顯示時的色偏情形，而具有低色偏效果。
根據本發明之實施例，本發明之薄膜電晶體陣列基板至少包含有基板、複數個第一像素電極、電極絕緣層及複數個第二像素電極。此些第一像素電極設置於基板上，電極絕緣層設置於第一像素電極上，此些第二像素電極，設置於電極絕緣層上，其中每一第二像素電極具有至少一第 一狹縫及至少一第二狹縫，第一狹縫與每一第一像素電極不重疊，第二狹縫與每一第一像素電極重疊。又，根據本發明之實施例，上述薄膜電晶體陣列基板可應用於液晶顯示面板中。
又，根據本發明之實施例，上述液晶顯示面板可應用於液晶顯示裝置中。
又，根據本發明之實施例，當上述薄膜電晶體陣列基板應用於垂直配向(Vertical Alignment)型液晶顯示面板或裝置中時，此薄膜電晶體陣列基板可包含一配向層(或配向膜)，藉以使液晶形成垂直配向。
又，根據本發明之實施例，本發明之薄膜電晶體陣列基板的製造方法至少包含：提供基板；形成複數個第一薄膜電晶體和複數個第二薄膜電晶體於基板上；形成複數個第一像素電極於基板上，其中每一第一像素電極係電性連接於此些第一薄膜電晶體之其中一者；形成電極絕緣層於此些第一像素電極上；形成複數個第二像素電極於電極絕緣層上，其中每一第二像素電極係電性連接於此些第二薄膜電晶體之其中一者，且每一第二像素電極具有至少一第一狹縫及至少一第二狹縫，第一狹縫與每一第一像素電極不重疊，第二狹縫與每一第一像素電極重疊。
又，根據本發明之實施例，上述薄膜電晶體陣列基板的製造方法可更包含形成一配向層於第二像素電極上，用以使液晶分子形成垂直配向，而可應用於垂直配向型液晶顯示面板或裝置。
因此，本發明之薄膜電晶體陣列基板與其製造方法、以及液晶顯示面板與其所應用之液晶顯示裝置可形成液晶多域配向來擴大顯示視角，且可減少液晶顯示面板中的對位誤差問題，以及大視角顯示時的色偏情形。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，本說明書將特舉出一系列實施例來加以說明。但值得注意的是，此些實施例只是用以說明本發明之實施方式，而非用以限定本發明。
請參照第1圖，其繪示依照本發明之第一實施例之液晶顯示裝置的剖面示意圖。本實施例之液晶顯示裝置包含有背光模組100和液晶顯示面板200。液晶顯示面板200係設置於背光模組100的上方，背光模組100可為側光式(Edge Lighting)背光模組或直下式入光(Bottom Lighting)背光模組，以提供背光源至液晶顯示面板200，其中背光模組100較佳可設置光學膜片組(未繪示)，以提升背光效率和準直性。光學膜片組例如可為：擴散片、稜鏡片、逆稜鏡片(Turning Prism Sheet)、增亮膜(Brightness Enhancement Film；BEF)、反射式增亮膜(Dual Brightness Enhancement Film；DBEF)、非多層膜式反射偏光板(Diffused Reflective Polarizer Film；DRPF)或上述之任意組合。而背光模組100之光源(未繪示)例如為：冷陰極螢光燈管(Cold Cathode Fluorescent Lamp；CCFL)、熱陰極螢光燈(Hot Cathode Fluorescent Lamp；HCFL)、發光二極體(Light-Emitting Diode；LED)、有機發光二極體(Organic Light Emitting Diode；OLED)或電激發光片(Electro-Luminescence；EL)。
如第1圖所示，本實施之液晶顯示面板200至少包含有彩色濾光片(Color Filter；CF)基板210、薄膜電晶體(Thin Film Transistor；TFT)陣列基板220、液晶層230、第一偏光片240及第二偏光片250。彩色濾光片基板210和TFT陣列基板220係相對地設置，液晶層230係形成於彩色濾光片基板210和TFT陣列基板220之間，其中TFT陣列基板220可設有一配向層(未繪示)，其接觸於液晶層230，用以決定液晶層230之液晶分子的配向。第一偏光片240係設置彩色濾光片基板210的一側，並相對於液晶層230(亦即為彩色濾光片基板210的出光側)，第二偏光片250係設置TFT陣列基板220的一側，並相對於液晶層230(亦即為TFT基板220的入光側)。值得注意的是，熟悉該技藝者應可理解，在一些實施例中，彩色濾光片和TFT陣列亦可配置在同一基板上。
請參照第2A圖至第2D圖，第2A圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之像素區域的俯視示意圖，第2B圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之第一像素電極的俯視示意圖，第2C圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之第二像素電極的俯視示意圖，第2D圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之像素區域的布局圖。本實 施之TFT陣列基板220至少包含有基板221(參照第3圖)、複數條閘閘極線222、複數條資料線223、複數條儲存電容線224、複數個第一像素電極225、電極絕緣層226及複數個第二像素電極227。基板221例如為玻璃基板或可撓性基板，閘極線222和資料線223係設置於基板221上，且相互垂直交錯，而呈矩陣式排列，因而形成複數個像素區域201，其中每一像素區域201中設有至少一薄膜電晶體(Thin Film Transistor；TFT)，其電性連接於相鄰之閘極線222與資料線223。閘極線222和儲存電容線224的材料例如為Al、Ag、Cu、Mo、Cr、W、Ta、Ti或其合金。資料線223的材料例如為Mo、Cr、Ta、Ti或其合金，較佳為耐熱金屬。儲存電容線224可平行於閘極線222，並可形成有複數個儲存電容單元，其分別設置於每一像素區域201中，用以在TFT關閉後之一預先設定時間內，維持第一像素電極225和第二像素電極227之電壓在特定範圍內。
如第2A圖至第2D圖所示，每一第一像素電極225和每一第二像素電極227係位於每一像素區域201中，其中第一像素電極225和第二像素電極227較佳係以透光導電材料所製成，例如：ITO、IZO、AZO、GZO、TCO或ZnO。
值得注意的是，閘極線222、資料線223、第一像素電極225及第二像素電極227較佳分別形成，因而閘極線222和資料線223的材料係不同於第一像素電極225和第二像素電極227的材料，且閘極線或資料線之材料的電阻值較佳係低於像素電極材料的電阻值。
請參照第2A圖至第3圖，第3圖係繪示依照本發明之第一實施例之液晶顯示面板的局部剖面示意圖。第一像素電極225係形成於基板221上，電極絕緣層226係形成於第一像素電極225上，第二像素電極227係形成於電極絕緣層226上，因而藉由電極絕緣層226來電性絕緣第一像素電極225與第二像素電極227。在本實施例中，第一像素電極225例如為ㄑ字形結構，並具有開口圖案。其中每一第一像素電極225的面積約為每一像素區域201之面積的1/3~1/2。電極絕緣層226之材料較佳為透光絕緣材料，例如：無機絕緣材料(例如氮化矽或氧化矽)、有機絕緣材料或其複合材料所製成。第二像素電極227係對位於第一像素電極225來設置，第二像素電極227具有至少一第一狹縫228及至少一第二狹縫229，第一狹縫228與每一第一像素電極225不重疊，第二狹縫229可對應於第一像素電極225，而呈ㄑ字形狹縫，並與每一第一像素電極225重疊。此時，第二像素電極227之第一狹縫228可對位於第一像素電極225的開口圖案中，因而未形成重疊。在本實施例中，彩色濾光片基板210和TFT陣列基板220之間的的液晶層230可為垂直配向。
如第2D圖所示，在本實施例中，每一像素區域201中可設有一第一薄膜電晶體202和一第二薄膜電晶體203，第一像素電極225係電性連接於第一薄膜電晶體202，而第二像素電極227係電性連接於第二薄膜電晶體203。每一儲存電容線224可設有複數個儲存電極224a，第 一輔助儲存金屬層224b和第二輔助儲存金屬層224c係位於儲存電極224a上，且輔助儲存金屬層224b、224c和儲存電極224a之間具有絕緣層，以增加儲存電容之電容值。此些資料線223包括有複數條第一資料線223a和複數條第二資料線223b，每一第一資料線223a設有第一源電極223c，而每一第二資料線223b設有第二源電極223d。第一薄膜電晶體202係電性連接於閘極線222和第一資料線223a，而第二薄膜電晶體203係電性連接於閘極線222和第二資料線223b。
值得注意的是，第二像素電極227之第一狹縫228和第二狹縫229可選擇性地設有鋸齒狀結構204(亦即Fine Slit結構)和至少一橋接部205。鋸齒狀結構204可形成於第一狹縫228和第二狹縫229的邊緣處，以提升光學特性。橋接部205係形成於第一狹縫228或第二狹縫229中，並可形成複數個子狹縫於第一狹縫228或第二狹縫229中，用以限制和控制液晶分子之對準向量的奇異點(Singular Point)形成和液晶配向區域之面積，改善影像殘留現象。
如第2D圖和第3圖所示，當本實施例之TFT陣列基板220用以形成多區域電場時，第一像素電極225連通於一第一電壓準位，其例如係藉由第一薄膜電晶體202來提供。第二像素電極227連通於一第二電壓準位，其例如係藉由第二薄膜電晶體203來提供，其中第一像素電極225的第一電壓準位係高於第二像素電極227的第二電壓準位，藉以在彩色濾光片基板210之一共同電極層211與TFT 陣列基板220的第二像素電極227之間改變電場分布狀態，因而液晶層230中之液晶分子可形成多個液晶配向區域(Multi-domain)，藉此增加視角範圍。再者，由於第一像素電極225係重疊於第二像素電極227的第二狹縫229，而未重疊於第一狹縫228，因此，位於第一狹縫228和第二狹縫229上之區域分別具有不同的電場情形，使得位於第一狹縫228和第二狹縫229上的液晶分子分別具有不同的偏轉角度，亦即位於第一狹縫228上及位於第二狹縫229上的液晶層230對於背光模組100所入射之光線可分別具有不同的穿透率，因而當大視角顯示時可用以對應補償像素區域201中的色偏情形，確保色彩品質，而可達到廣視角低色偏(Low Color Shift)之效果。
請參照第4A圖至第4J圖，其繪示依照本發明之第一實施例之薄膜電晶體陣列基板的製程剖面示意圖。如第4A圖所示，當製造本實施例之TFT陣列基板220時，首先，提供基板221，接著，形成第一薄膜電晶體202、第二薄膜電晶體203第一儲存電容單元及第二儲存電容單元於基板221上。當形成上述單元時，首先，形成閘極線222和儲存電容線224於基板221上，並形成第一閘電極222a、第二閘電極222b及儲存電極224a於基板221上，其中第一閘電極222a和第二閘電極222b分別為部分之閘極線222，且第一閘電極222a係對應於第一薄膜電晶體202，第二閘電極222b係對應於第二薄膜電晶體203。
如第4B圖所示，接著，形成閘極絕緣層222c於第一 閘電極222a、第二閘電極222b及儲存電極224a上，其中閘極絕緣層222c之材料例如為氮化矽(SiNx)或氧化矽(SiOx)，且例如係以電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)方式來沉積形成。
如第4C圖所示，接著，形成第一半導體島202a和第二半導體島203a於閘極絕緣層222c上，其中第一半導體島202a係位於第一閘電極222a上，第二半導體島203a係位於第二閘電極222b上，且第一半導體島202a和第二半導體島203a較佳係由非晶矽(a-Si)或多晶矽所製成。
如第4D圖所示，接著，形成第一歐姆接觸層202b於第一半導體島202a上，並形成第二歐姆接觸層203b於第二半導體島203a，其中第一歐姆接觸層202b和第二歐姆接觸層203b較佳係由重摻雜有N型雜質(例如磷)的N+ 非晶矽(a-Si)或其矽化物所形成，其可利用離子摻雜製程來進行離子植入，亦或例如係以化學氣相沉積方式臨場(In-situ)沉積形成。
如第4E圖所示，接著，形成第一資料線223a、第二資料線223b、第一汲電極202c、第二汲電極203c、第一輔助儲存金屬層224b及第二輔助儲存金屬層224c，其中第一資料線223a之第一源電極223c和第一汲電極202c係位於第一歐姆接觸層202b上，第二資料線223b之第二源電極223d和第二汲電極203c係位於第二歐姆接觸層203b上，而第一輔助儲存金屬層224b和第二輔助儲存金屬層224c係形 成於閘極絕緣層222c上，且位於儲存電極224a上。此時，可預先沉積形成一金屬層，再利用微影與蝕刻製程來圖案化此金屬層，藉以定義出第一資料線223a、第二資料線223b、第一汲電極202c、第二汲電極203c、第一輔助儲存金屬層224b及第二輔助儲存金屬層224c，此金屬層之材料較佳為Mo、Al、Cr、Ta、Ti或其合金，亦可為具有耐熱金屬薄膜和低電阻率薄膜之多層結構，例如氮化鉬薄膜和鋁薄膜之雙層結構。此時，第一輔助儲存金屬層224b、閘極絕緣層222c及儲存電極224a可形成形成第一儲存電容單元，而第二輔助儲存金屬層224c、閘極絕緣層222c及儲存電極224a可形成第二儲存電容單元。
如第4F圖所示，接著，移除第一源電極223c和第一汲電極202c之間的部分第一歐姆接觸層202b，以及第二源電極223d和第二汲電極203c之間的部分第二歐姆接觸層203b，且第一半導體島202a和第二半導體島203a並未暴露出閘極絕緣層222c，藉以定義第一薄膜電晶體202和第二薄膜電晶體203的通道(Channel)，因而形成第一薄膜電晶體202和第二薄膜電晶體203。
如第4G圖所示，接著，形成一絕緣層226a於第一薄膜電晶體202、第二薄膜電晶體203、第一儲存電容單元及第二儲存電容單元上。絕緣層226a具有複數個第一接觸孔206a及206b，其分別暴露出部分第一汲電極202c和部分第一輔助儲存金屬層224b。第一接觸孔206a及206b較佳具有傾斜或階梯式的側壁。
如第4H圖所示，接著，形成第一像素電極225於絕緣層226a上，並覆蓋於第一接觸孔206a及206b上，以電性連接於第一薄膜電晶體202之第一汲電極202c及第一儲存電容單元之第一輔助儲存金屬層224b。
如第4I圖所示，接著，形成電極絕緣層226於絕緣層226a和第一像素電極225上。電極絕緣層226具有複數個第二接觸孔207a及207b，其分別暴露出部分第二汲電極203c和部分第二輔助儲存金屬層224c。第一接觸孔206a及206b較佳具有傾斜或階梯式的側壁。
如第4J圖所示，然後，形成第二像素電極227於電極絕緣層226上，並覆蓋於第二接觸孔207a及207b上，以電性連接於第二薄膜電晶體203之第二汲電極203c及第二儲存電容單元之第二輔助儲存金屬層224c，因而形成本實施例之TFT陣列基板220。
值得注意的是，當本實施例之TFT陣列基板220應用於垂直配向型液晶顯示面板(如第3圖所示)或裝置時，可形成一配向層(或配向膜)於第二像素電極227上，用以使液晶分子形成垂直配向。因此，本實施例之TFT陣列基板220可形成部分重疊之第一像素電極225和第二像素電極227，以達到多域配向效果，而無需配合彩色濾光片基板210，因而可避免彩色濾光片基板210和TFT陣列基板220之間的對位誤差問題，確保液晶顯示器的顯示品質。且TFT陣列基板220可減少在大視角顯示時的色偏情形，而具有廣視角且低色偏之效果。
請參照第5A圖至第5C圖，第5A圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之第一像素電極的俯視示意圖，第5B圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之第二像素電極的俯視示意圖，第5C圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之像素區域的布局圖。以下僅就本實施例與第一實施例之相異處進行說明，關於相似處在此不再贅述。相較於第一實施例，第二實施例之第一像素電極325可呈十字形結構，此時，第二像素電極327之第二狹縫329可對應於第一像素電極325，而呈十字形狹縫。因此，第二實施例之TFT陣列基板320可藉由第一像素電極325和第二像素電極327來形成多域配向效果。
值得注意的是，本發明之第一像素電極可呈ㄑ字形或十字形結構，然不限於此，第一像素電極亦可為其他任意形狀，以達到本發明之相同功效。
請參照第6A圖至第6D圖，其繪示依照本發明之第三實施例之薄膜電晶體陣列基板的製程剖面示意圖。以下僅就本實施例與第一實施例之相異處進行說明，關於相似處在此不再贅述。相較於第一實施例，如第6A圖所示，第三實施例之TFT陣列基板420在形成絕緣層426a時，絕緣層426a可未先不形成第一接觸孔206a及206b。接著，在形成第一像素電極225後(如第6B圖所示)，形成電極絕緣層426於絕緣層426a和第一像素電極225上(如第6C圖所示)。此時，電極絕緣層426可形成有複數個第一接觸孔406a 及406b，以及複數個第二接觸孔407a及407b。第一接觸孔406a及406b分別暴露出部分第一像素電極225、部分第一汲電極202c及部分第一輔助儲存金屬層224b，而第二接觸孔407a及407b分別暴露出部分第二汲電極203c和部分第二輔助儲存金屬層224c。如第6D圖所示，接著，在形成電極絕緣層426後，形成第二像素電極427於電極絕緣層426上，其中部分第二像素電極427係覆蓋於第二接觸孔407a及407b上，以電性連接於第二薄膜電晶體203之第二汲電極203c及第二儲存電容單元之第二輔助儲存金屬層224c。且每一第二像素電極427更設有二導電連接部427a及427b，其分別覆蓋於第一接觸孔406a及406b上，且未連接於其他部分的第二像素電極427(亦即導電連接部427a及427b電性隔離於其他部分的第二像素電極427)。由於導電連接部427a及427b係至少完全覆蓋於第一接觸孔406a及406b的內側壁，因而第三實施例之第一像素電極225可分別藉由導電連接部427a及427b來電性連接於第一薄膜電晶體202之第一汲電極202c及第一儲存電容單元之第一輔助儲存金屬層224b，而形成第三實施例之TFT陣列基板420。因此，第三實施例之TFT陣列基板420可形成部分重疊之第一像素電極225和第二像素電極427以達到多域配向效果，避免彩色濾光片基板210和TFT陣列基板420之間的對位誤差問題，並可減少在大視角顯示時的色偏情形，而具有廣視角且低色偏之效果。再者，第三實施例之TFT陣列基板420可在形成電極絕緣層426後再 形成有第一接觸孔406a及406b，以及第二接觸孔407a及407b，因而可簡化製程步驟。
請參照第7A圖至第7C圖，其繪示依照本發明之第四實施例之薄膜電晶體陣列基板的製程剖面示意圖。以下僅就本實施例與第一實施例之相異處進行說明，關於相似處在此不再贅述。相較於第一實施例，第四實施例之TFT陣列基板520在形成第一薄膜電晶體202、第二薄膜電晶體203、第一儲存電容單元及第二儲存電容單元後，並未形成絕緣層226a，亦即。如第7A圖所示，此時，可形成第一像素電極525於基板221上，其中部分第一像素電極525係覆蓋於薄膜電晶體202之第一汲電極202c和第一儲存電容單元之第一輔助儲存金屬層224b，以電性連接於薄膜電晶體202和第一儲存電容單元，亦即第一像素電極525係直接接觸於閘極絕緣層222c。如第7B圖所示，接著，形成電極絕緣層526於第一薄膜電晶體202、第二薄膜電晶體203、第一儲存電容單元、第二儲存電容單元及第一像素電極525上，其中電極絕緣層526形成有複數個第二接觸孔507a及507b，其分別暴露出部分第二汲電極203c和部分第二輔助儲存金屬層224c。如第7C圖所示，然後，形成第二像素電極527於電極絕緣層526上，並覆蓋於第二接觸孔507a及507b上，以電性連接於第二薄膜電晶體203之第二汲電極203c及第二儲存電容單元之第二輔助儲存金屬層224c，因而形成第四實施例之TFT陣列基板520。因此，第四實施例之TFT陣列基板520可形成部分重疊之第 一像素電極525和第二像素電極527以達到多域配向效果，避免彩色濾光片基板210和TFT陣列基板520之間的對位誤差問題，並可減少在大視角顯示時的色偏情形，而具有廣視角且低色偏之效果。再者，第四實施例之TFT陣列基板520可僅形成一電極絕緣層526於第一像素電極525和第二像素電極527之間，因而可進一步簡化製程步驟。
由上述本發明的實施例可知，本發明之TFT陣列基板與其製造方法、以及液晶顯示面板與其所應用之液晶顯示裝置可形成多域配向之效果，以擴大顯示視角，且可減少液晶顯示面板中的對位誤差問題，確保液晶顯示器的顯示品質。再者，本發明可具有低色偏效果，減少大視角顯示時的色偏情形。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧背光模組
200‧‧‧液晶顯示面板
210‧‧‧彩色濾光片基板
211‧‧‧共同電極層
220、320、420、520‧‧‧薄膜電晶體陣列基板
221‧‧‧基板
222‧‧‧閘極線
222a‧‧‧第一閘電極
222b‧‧‧第二閘電極
222c‧‧‧閘極絕緣層
223‧‧‧資料線
223a‧‧‧第一資料線
223b‧‧‧第二資料線
223c‧‧‧第一源電極
223d‧‧‧第二源電極
224‧‧‧儲存電容線
224a‧‧‧儲存電極
224b‧‧‧第一輔助儲存金屬層
224c‧‧‧第二輔助儲存金屬層
225、325、525‧‧‧第一像素電極
226、426、526‧‧‧電極絕緣層
226a、426a‧‧‧絕緣層
227、327、427、527‧‧‧第二像素電極
228‧‧‧第一狹縫
229、329‧‧‧第二狹縫
230‧‧‧液晶層
240‧‧‧第一偏光片
250‧‧‧第二偏光片
201‧‧‧像素區域
202‧‧‧第一薄膜電晶體
202a‧‧‧第一半導體島
202b‧‧‧第一歐姆接觸層
202c‧‧‧第一汲電極
203‧‧‧第二薄膜電晶體
203a‧‧‧第二半導體島
203b‧‧‧第二歐姆接觸層
203c‧‧‧第二汲電極
204‧‧‧鋸齒狀結構
205‧‧‧橋接部
206a、206b、406a、406b‧‧‧第一接觸孔
207a、207b、407a、407b、507a、507b‧‧‧第二接觸孔
427a、427b‧‧‧導電連接部
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖係繪示依照本發明之第一實施例之液晶顯示裝置的剖面示意圖。
第2A圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之像素區域的俯視示意圖。
第2B圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之第一像素電極的俯視示意圖。
第2C圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之第二像素電極的俯視示意圖。
第2D圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板之像素區域的布局圖。
第3圖係繪示依照本發明之第一實施例之液晶顯示面板的局部剖面示意圖。
第4A圖至第4J圖係繪示依照本發明之第一實施例之薄膜電晶體陣列基板的製程剖面示意圖。
第5A圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之第一像素電極的俯視示意圖。
第5B圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之第二像素電極的俯視示意圖。
第5C圖係繪示依照本發明之第二實施例之薄膜電晶體陣列基板之像素區域的布局圖。
第6A圖至第6D圖係繪示依照本發明之第三實施例之薄膜電晶體陣列基板的製程剖面示意圖。
第7A圖至第7C圖係繪示依照本發明之第四實施例之薄膜電晶體陣列基板的製程剖面示意圖。
200‧‧‧液晶顯示面板
210‧‧‧彩色濾光片基板
211‧‧‧共同電極層
220‧‧‧薄膜電晶體陣列基板
221‧‧‧基板
225‧‧‧第一像素電極
226‧‧‧電極絕緣層
227‧‧‧第二像素電極
228‧‧‧第一狹縫
229‧‧‧第二狹縫
230‧‧‧液晶層

Claims (47)

  1. 一種薄膜電晶體陣列基板，至少包含：一基板；複數個第一像素電極，設置於該基板上；一電極絕緣層，設置於該些第一像素電極上；複數個第二像素電極，設置於該電極絕緣層上，其中每一該些第二像素電極具有至少一第一狹縫及至少一第二狹縫，該第一狹縫與每一該些第一像素電極不重疊，該第二狹縫與每一該些第一像素電極重疊；複數個像素區域，其中每一該些像素區域包含該第一像素電極、該第二像素電極和一儲存電極；以及一第一輔助儲存金屬層和一第二輔助儲存金屬層，設置於該儲存電極之上，其中該第一輔助儲存金屬層與該第二狹縫重疊，且該第二輔助儲存金屬層與該第一狹縫重疊。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更至少包含：複數條閘極線，設置於該基板上；以及複數條資料線，設置於該基板上，且該些資料線係與該些閘極線相交，用以形成該些像素區域，其中每一該些像素區域中設有至少一薄膜電晶體，該薄膜電晶體係電性連接於相鄰之該些閘極線之其中一者與相鄰之該些資料線之其中一者。
  3. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中該些閘極線和該些資料線的材料係不同於該些第 一像素電極和該些第二像素電極的材料。
  4. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中每一該些像素區域中設有一第一薄膜電晶體和一第二薄膜電晶體，該些第一像素電極之其中一者係電性連接於該第一薄膜電晶體，而該些第二像素電極之其中一者係電性連接於該第二薄膜電晶體。
  5. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中每一該些第一像素電極係直接接觸於該第一薄膜電晶體的一閘極絕緣層。
  6. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，更至少包含：複數條儲存電容線，平行於該些閘極線。
  7. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中每一該些第一像素電極的面積實質為每一該些像素區域之面積的1/3~1/2。
  8. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第一像素電極和該第二像素電極係以透光導電材料所製成。
  9. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中每一該些第一像素電極係呈ㄑ字形結構。
  10. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中每一該些第一像素電極係呈十字形結構。
  11. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更至少包含： 一絕緣層，形成於該基板與該第一像素電極之間。
  12. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有一鋸齒狀結構，該鋸齒狀結構形成於該第一狹縫和該第二狹縫的邊緣處。
  13. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有至少一橋接部，其形成於該第一狹縫和該第二狹縫中。
  14. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第一像素電極連通於一第一電壓準位，該第二像素電極連通於一第二電壓準位，且該第一電壓準位係高於該第二電壓準位。
  15. 一種薄膜電晶體陣列基板的製造方法，至少包含：提供一基板；形成複數個第一薄膜電晶體和複數個第二薄膜電晶體於該基板上；形成複數個第一像素電極於該基板上，其中每一該些第一像素電極係電性連接於該些第一薄膜電晶體之其中一者；形成一電極絕緣層於該些第一像素電極上；形成複數個第二像素電極於該電極絕緣層上，其中每一該些第二像素電極係電性連接於該些第二薄膜電晶體之其中一者，且每一該些第二像素電極具有至少一第一狹縫及至少一第二狹縫，該第一狹縫與每一該些第一像素電極 不重疊，該第二狹縫與每一該些第一像素電極重疊；形成複數個像素區域，其中每一該些像素區域包含該第一像素電極、該第二像素電極和一儲存電極；以及形成一第一輔助儲存金屬層和一第二輔助儲存金屬層於該儲存電極之上，其中該第一輔助儲存金屬層與該第二狹縫重疊，且該第二輔助儲存金屬層與該第一狹縫重疊。
  16. 如申請專利範圍第15項所述之薄膜電晶體陣列基板的製造方法，其中該形成該些第一薄膜電晶體和該些第二薄膜電晶體的步驟至少包含：形成複數條閘極線於該基板上，其中每一該些閘極線設有複數個第一閘電極和複數個第二閘電極；形成一閘極絕緣層於該些第一閘電極和該些第二閘電極上；形成複數個第一半導體島和複數個第二半導體島於該閘極絕緣層上，其中該些第一半導體島係位於該些第一閘電極上，該些第二半導體島係位於該些第二閘電極上；形成複數個第一歐姆接觸層於該些第一半導體島上，並形成複數個第二歐姆接觸層於該些第二半導體島上；形成複數條第一資料線、複數條第二資料線、複數個第一汲電極及複數個第二汲電極，其中該些第一資料線之複數個第一源電極和該些第一汲電極係位於該些第一歐姆接觸層上，該些第二資料線之複數個第二源電極和該些第二汲電極係位於該些第二歐姆接觸層上；以及移除該些第一源電極與該些第一汲電極之間的部分該 些第一半導體島和部分該些第一歐姆接觸層，且移除該些第二源電極與該些第二汲電極之間的部分該些第二半導體島和部分該些第二歐姆接觸層，以暴露出該閘極絕緣層。
  17. 如申請專利範圍第16項所述之薄膜電晶體陣列基板的製造方法，更至少包含：形成複數條儲存電容線於該基板上，其中每一該些儲存電容線設有複數個該儲存電極；形成一閘極絕緣層於該些儲存電容線上；以及形成複數個該第一輔助儲存金屬層和複數個該第二輔助儲存金屬層於該閘極絕緣層上。
  18. 如申請專利範圍第15項所述之薄膜電晶體陣列基板的製造方法，更至少包含：在該些第一薄膜電晶體和該些第二薄膜電晶體後，形成一絕緣層於該些第一薄膜電晶體和該些第二薄膜電晶體上，其中該絕緣層具有複數個第一接觸孔，其分別暴露出每一該些第一薄膜電晶體的一第一汲電極；其中，該電極絕緣層具有複數個第二接觸孔，其分別暴露出每一該些第二薄膜電晶體的一第二汲電極，藉以形成該些第二像素電極於該電極絕緣層上，並覆蓋於該些第二接觸孔上。
  19. 如申請專利範圍第15項所述之薄膜電晶體陣列基板的製造方法，更至少包含：在該些第一薄膜電晶體和該些第二薄膜電晶體後，形成一絕緣層於該些第一薄膜電晶體和該些第二薄膜電晶體 上；其中，該第二絕緣層具有複數個第一接觸孔和複數個第二接觸孔，該些第一接觸孔分別暴露出每一該些第一薄膜電晶體的一第一汲電極，該些第二接觸孔分別暴露出每一該些第二薄膜電晶體的一第二汲電極；其中當該些第二像素電極形成於該第二絕緣層上，並覆蓋於該些第二接觸孔上時，該些第二像素電極更設有複數個導電連接部，其分別覆蓋於該些第一接觸孔上，且未連接於其他部分的該些第二像素電極。
  20. 一種液晶顯示面板，至少包含：一彩色濾光片基板；一薄膜電晶體陣列基板，相對於該彩色濾光片基板，其中該薄膜電晶體陣列基板至少包含：一基板；複數個第一像素電極，設置於該基板上；一電極絕緣層，設置於該些第一像素電極上；複數個第二像素電極，設置在於該電極絕緣層上，其中每一該些第二像素電極具有至少一第一狹縫及至少一第二狹縫，該第一狹縫與每一該些第一像素電極不重疊，該第二狹縫與每一該些第一像素電極重疊；複數個像素區域，其中每一該些像素區域包含該第一像素電極、該第二像素電極和一儲存電極；以及一第一輔助儲存金屬層和一第二輔助儲存金屬層，設置於該儲存電極之上，其中該第一輔助儲存金屬層與該第 二狹縫重疊，且該第二輔助儲存金屬層與該第一狹縫重疊。
  21. 如申請專利範圍第20項所述之液晶顯示面板，其中該薄膜電晶體陣列基板更至少包含：複數條閘極線，設置於該基板上；以及複數條資料線，設置於該基板上，且該些資料線係與該些閘極線相交，用以形成該些像素區域，其中每一該些像素區域中設有至少一薄膜電晶體，該薄膜電晶體係電性連接於相鄰之該些閘極線之其中一與相鄰之該些資料線之其中一。
  22. 如申請專利範圍第21項所述之液晶顯示面板，其中該些閘極線和該些資料線的材料係不同於該些第一像素電極和該些第二像素電極的材料。
  23. 如申請專利範圍第21項所述之液晶顯示面板，其中每一該些像素區域中設有一第一薄膜電晶體和一第二薄膜電晶體，該些第一像素電極之其中一者係電性連接於該第一薄膜電晶體，而該些第二像素電極之其中一者係電性連接於該第二薄膜電晶體。
  24. 如申請專利範圍第21項所述之液晶顯示面板，其中每一該些第一像素電極係直接接觸於該第一薄膜電晶體的一閘極絕緣層。
  25. 如申請專利範圍第21項所述之液晶顯示面板，其中該薄膜電晶體陣列基板更至少包含：複數條儲存電容線，平行於該些閘極線。
  26. 如申請專利範圍第21項所述之液晶顯示面板，其 中每一該些第一像素電極的面積實質為每一該些像素區域之面積的1/3~1/2。
  27. 如申請專利範圍第20項所述之液晶顯示面板，其中該第一像素電極和該第二像素電極係以透光導電材料所製成。
  28. 如申請專利範圍第20項所述之液晶顯示面板，其中每一該些第一像素電極係呈ㄑ字形結構。
  29. 如申請專利範圍第20項所述之液晶顯示面板，其中每一該些第一像素電極係呈十字形結構。
  30. 如申請專利範圍第20項所述之液晶顯示面板，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有一鋸齒狀結構，該鋸齒狀結構形成於該第一狹縫和該第二狹縫的邊緣處。
  31. 如申請專利範圍第20項所述之液晶顯示面板，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有至少一橋接部，其形成於該第一狹縫和該第二狹縫中。
  32. 如申請專利範圍第20項所述之液晶顯示面板，其中該第一像素電極連通於一第一電壓準位，該第二像素電極連通於一第二電壓準位，且該第一電壓準位係高於該第二電壓準位。
  33. 一種液晶顯示裝置，至少包含：一背光模組；以及一液晶顯示面板，設置該背光模組上，其中該液晶顯示面板至少包含： 一彩色濾光片基板；一薄膜電晶體陣列基板，相對於該彩色濾光片基板，其中該薄膜電晶體陣列基板至少包含：一基板；複數個第一像素電極，設置於該基板上；一電極絕緣層，設置於該些第一像素電極上；複數個第二像素電極，設置在於該電極絕緣層上，其中每一該些第二像素電極具有至少一第一狹縫及至少一第二狹縫，該第一狹縫與每一該些第一像素電極不重疊，該第二狹縫與每一該些第一像素電極重疊；複數個像素區域，其中每一該些像素區域包含該第一像素電極、該第二像素電極和一儲存電極；以及一第一輔助儲存金屬層和一第二輔助儲存金屬層，設置於該儲存電極之上，其中該第一輔助儲存金屬層與該第二狹縫重疊，且該第二輔助儲存金屬層與該第一狹縫重疊。
  34. 如申請專利範圍第33項所述之液晶顯示裝置，其中該薄膜電晶體陣列基板更至少包含：複數條閘極線，設置於該基板上；以及複數條資料線，設置於該基板上，且該些資料線係與該些閘極線相交，用以形成該些像素區域，其中每一該些像素區域中設有至少一薄膜電晶體，該薄膜電晶體係電性連接於相鄰之該些閘極線之其中一者與相鄰之該些資料線之其中一者。
  35. 如申請專利範圍第34項所述之液晶顯示裝置，其 中每一該些像素區域中設有一第一薄膜電晶體和一第二薄膜電晶體，該些第一像素電極之其中一者係電性連接於該第一薄膜電晶體，而該些第二像素電極之其中一者係電性連接於該第二薄膜電晶體。
  36. 如申請專利範圍第34項所述之液晶顯示裝置，其中該薄膜電晶體陣列基板更至少包含：複數條儲存電容線，平行於該些閘極線，並可形成有複數個儲存電容單元，該些儲存電容單元分別設置於每一像素區域中。
  37. 如申請專利範圍第34項所述之液晶顯示裝置，其中每一該些第一像素電極的面積實質為每一該些像素區域之面積的1/3~1/2。
  38. 如申請專利範圍第33項所述之液晶顯示裝置，其中該第一像素電極和該第二像素電極係以透光導電材料所製成。
  39. 如申請專利範圍第33項所述之液晶顯示裝置，其中每一該些第一像素電極係呈ㄑ字形結構。
  40. 如申請專利範圍第33項所述之液晶顯示裝置，其中每一該些第一像素電極係呈十字形結構。
  41. 如申請專利範圍第33項所述之液晶顯示裝置，更至少包含：一絕緣層，形成於該基板與該第一像素電極之間。
  42. 如申請專利範圍第33項所述之液晶顯示裝置，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有一 鋸齒狀結構，該鋸齒狀結構形成於該第一狹縫和該第二狹縫的邊緣處。
  43. 如申請專利範圍第33項所述之液晶顯示裝置，其中該第二像素電極之該第一狹縫和該第二狹縫分別設有至少一橋接部，其形成於該第一狹縫和該第二狹縫中。
  44. 如申請專利範圍第33項所述之液晶顯示裝置，其中該第一像素電極連通於一第一電壓準位，該第二像素電極連通於一第二電壓準位，且該第一電壓準位係高於該第二電壓準位。
  45. 一種薄膜電晶體陣列基板，至少包含：一基板；複數個第一透明像素電極，設置於該基板上；一電極絕緣層，設置於該些第一透明像素電極上；複數個第二透明像素電極，設置於該電極絕緣層上，其中每一該些第二透明像素電極具有至少一第一狹縫及至少一第二狹縫，該第一狹縫與每一該些第一透明像素電極不重疊，該第二狹縫與每一該些第一透明像素電極重疊；複數個像素區域，其中每一該些像素區域包含該第一像素電極、該第二像素電極和一儲存電極；以及一第一輔助儲存金屬層和一第二輔助儲存金屬層，設置於該儲存電極之上，其中該第一輔助儲存金屬層與該第二狹縫重疊，且該第二輔助儲存金屬層與該第一狹縫重疊。
  46. 如申請專利範圍第45項所述之薄膜電晶體陣列基板，其中每一該些第一透明像素電極係電性連接於一第一 薄膜電晶體，每一該些第二透明像素電極係電性連接於一第二薄膜電晶體。
  47. 如申請專利範圍第45項所述之薄膜電晶體陣列基板，更包含：複數條資料線，設置於該基板上，其中該複數條資料線之材料的電阻值係低於該些第一透明像素電極之材料的電阻值。
TW097121726A 2008-06-11 2008-06-11 薄膜電晶體陣列基板及其應用與製造方法 TWI388909B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097121726A TWI388909B (zh) 2008-06-11 2008-06-11 薄膜電晶體陣列基板及其應用與製造方法
US12/482,589 US8358393B2 (en) 2008-06-11 2009-06-11 Thin film transistor array for a liquid crystal display device and related manufacturing and operation methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097121726A TWI388909B (zh) 2008-06-11 2008-06-11 薄膜電晶體陣列基板及其應用與製造方法

Publications (2)

Publication Number Publication Date
TW200951590A TW200951590A (en) 2009-12-16
TWI388909B true TWI388909B (zh) 2013-03-11

Family

ID=41414433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121726A TWI388909B (zh) 2008-06-11 2008-06-11 薄膜電晶體陣列基板及其應用與製造方法

Country Status (2)

Country Link
US (1) US8358393B2 (zh)
TW (1) TWI388909B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542427B2 (ja) * 2009-12-25 2014-07-09 株式会社ジャパンディスプレイ 液晶表示装置
TWI451174B (zh) * 2010-07-16 2014-09-01 Innolux Corp 液晶顯示器用之薄膜電晶體陣列板
KR20120077818A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP5597557B2 (ja) * 2011-01-13 2014-10-01 株式会社ジャパンディスプレイ 液晶表示装置
JP6097565B2 (ja) 2011-02-14 2017-03-15 株式会社 オルタステクノロジー 液晶表示装置
US9366905B2 (en) * 2011-12-05 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and manufacturing method for the same
US9046713B2 (en) * 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display
US8982294B2 (en) * 2012-07-16 2015-03-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel
CN103323988B (zh) * 2013-06-27 2016-08-31 京东方科技集团股份有限公司 透明电极、阵列基板和液晶显示装置
KR102160112B1 (ko) * 2014-03-06 2020-09-28 삼성디스플레이 주식회사 액정 표시 장치
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
KR102473303B1 (ko) * 2018-01-24 2022-12-05 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379287B1 (ko) * 1999-06-25 2003-04-10 닛뽄덴끼 가부시끼가이샤 멀티 도메인 액정 표시장치
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100961941B1 (ko) * 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
JP4829501B2 (ja) * 2005-01-06 2011-12-07 シャープ株式会社 液晶表示装置
TWI316142B (en) * 2005-01-27 2009-10-21 Hannstar Display Corp Liquid crystal display panel
KR101230300B1 (ko) * 2005-06-20 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7847907B2 (en) * 2006-05-24 2010-12-07 Samsung Electronics Co., Ltd. Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR101288426B1 (ko) * 2006-10-10 2013-07-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101383706B1 (ko) * 2007-08-07 2014-04-10 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US8358393B2 (en) 2013-01-22
TW200951590A (en) 2009-12-16
US20090310076A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
TWI388909B (zh) 薄膜電晶體陣列基板及其應用與製造方法
CN101740581B (zh) 薄膜晶体管阵列基板及其应用与制造方法
TWI277917B (en) Display device
US7714963B2 (en) Transflective liquid crystal display device and method of fabricating the same
JP5328117B2 (ja) 液晶表示装置
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
TWI383233B (zh) 薄膜電晶體陣列面板及含有此面板之液晶顯示器
US8779430B2 (en) Semiconductor device, active matrix substrate, and display device
KR101531854B1 (ko) 박막 트랜지스터 표시판
US7800704B2 (en) Liquid crystal display comprising intersecting common lines
KR20060100872A (ko) 반투과 액정 표시 장치 패널 및 그 제조 방법
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
US20100245735A1 (en) Array substrate and manufacturing method thereof
US7977679B2 (en) Thin film transistor array panel
TW201013279A (en) Liquid crystal display and method of manufacturing the same
KR102602169B1 (ko) 표시 장치
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
US10324321B2 (en) Display device
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
US8242506B2 (en) Array substrate and method of manufacturing the same
CN1746752A (zh) 液晶显示器和用于其的显示板
JP2011090288A (ja) 薄膜トランジスタアレイパネル及びその製造方法
JP2007226245A (ja) 液晶表示装置
KR101044542B1 (ko) 액정표시소자
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees