KR102066020B1 - 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 - Google Patents

산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR102066020B1
KR102066020B1 KR1020130075905A KR20130075905A KR102066020B1 KR 102066020 B1 KR102066020 B1 KR 102066020B1 KR 1020130075905 A KR1020130075905 A KR 1020130075905A KR 20130075905 A KR20130075905 A KR 20130075905A KR 102066020 B1 KR102066020 B1 KR 102066020B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad
pattern
drain
Prior art date
Application number
KR1020130075905A
Other languages
English (en)
Other versions
KR20150002280A (ko
Inventor
원상혁
김정오
이승주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130075905A priority Critical patent/KR102066020B1/ko
Publication of KR20150002280A publication Critical patent/KR20150002280A/ko
Application granted granted Critical
Publication of KR102066020B1 publication Critical patent/KR102066020B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 산화물 반도체를 적용한 표시장치용 어레이 기판 및 그 제조방법에 관한 것으로, 개시된 발명은 박막 트랜지스터부와 화소부와 게이트패드부 및 데이터패드부로 정의된 기판의 일면에 일 방향으로 형성된 게이트배선과 게이트 전극 및 게이트패드; 상기 게이트 전극 상의 게이트 절연막 상에 형성된 액티브 패턴과 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴; 상기 식각정지층 패턴 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 데이터패드; 상기 소스전극과 드레인 전극을 포함한 기판 전면에 형성된 제1 패시베이션막 상에 형성된 상기 유기절연막 상의 상기 화소부에 형성된 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 형성된 보조전극, 상기 게이트패드와 접속된 게이트 패드 연결부; 상기 공통전극을 포함한 기판 전면에 형성되고, 상기 드레인전극과 상기 게이트 패드 연결부 및 데이터 패드를 노출시키는 제2 패시베이션막; 및 상기 제2 패시베이션막 상에 형성되고, 상기 드레인 전극과 접속되어 상기 공통전극과 오버랩되는 다수의 화소전극을 포함하여 구성된다.

Description

산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR DISPLAY DEVICE HAVING OXIDE SEMICONDUCTOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 산화물 반도체를 이용한 표시장치(Display Device)에 관한 것으로서, 보다 상세하게는 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법에 관한 것입니다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로서 액정디스플레이(LCD; Liquid Crystal Display)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다.
현재의 TV 용 디스플레이 기술의 방향을 시장에서 요구하는 주요 항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질(동영상 표현력, 고해상도, 밝기, 명암비, 새재현력)이 있다.
이러한 요건에 부합되게 하기 위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT; Thin Film Transistor)가 필요하다.
따라서, 향후의 기술개발은 이러한 추세에 맞게 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작 기술 확보에 초점이 맞춰져야 할 것이다.
디스플레이의 구동 및 스위칭 소자로서 대표적인 비정질 실리콘 박막트랜지스터(a-Si TFT)는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 널리 쓰이는 소자이다.
그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs 수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다.
따라서, a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다. 또한, a-Si TFT는 최대의 약점으로서 동작을 계속함에 따라 소자 특성이 계속 열화되어 초기의 성능을 유지할 수 없는 신뢰성 상의 문제를 내포하고 있다.
이것은 a-Si TFT가 교류 구동의 LCD보다는 지속적으로 전류를 흘려 보내면서 동작하는 유기발광디스플레이(OLED; Organic Luminescene Emitted Diode)로 응용되기 힘든 주된 이유이다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터 (poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖을 뿐만 아니라, a-Si TFT 대비 동작에 따른 소자특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 많은 수의 공정이 필요하고, 그에 다른 추가 장비 투자 역시 선행되어야 한다.
따라서, p-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적일 수 밖에 없다.
특히, p-Si TFT 의 경우, 제조장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1m가 넘는 대형 기판을 이용한 제조 공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어려운 것도, 고성능의 p-Si TFT가 쉽게 시장에 자리 잡기 힘들게 하는 요인이 되고 있다.
따라서, a-Si TFT의 장점(대형화, 저가격화, 균일도)과 poly-Si TFT의 장점(고성능, 신뢰성)을 모두 취할 수 있는 새로운 TFT기술에 대한 요구가 어느 때보다도 크며, 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체가 있다.
이러한 산화물 반도체인 경우 비정질 실리콘(a-Si) TFT에 비해 이동도 (mobility)가 높고, 다결정 실리콘(poly-Si) TFT에 비해서는 제조 공정이 간단하고 제작 비용이 낮다는 장점이 있어, 액정디스플레이(LCD) 및 유기전계발광소자(OLED)로서의 이용 가치가 높다.
이러한 관점에서, 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 개략적인 단면도이다.
종래기술에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판(10)은, 도 1에 도시된 바와 같이, 박막트랜지스터부(T), 화소부(P), 게이트패드부(GP) 및 데이터패드부(DP)로 정의된 기판(11) 상에 일정 폭과 길이를 갖고 패턴된 게이트배선 (미도시)과 이 게이트배선으로부터 연장된 게이트전극(13)과 게이트패드(13a) 및 데이터패드(13b)과; 상기 게이트전극(13)을 포함한 기판(11) 전면에 형성된 게이트 절연막(15)과; 상기 게이트 전극(13) 상측을 포함한 게이트 절연막(15)의 상부에 형성되고 일정 모양으로 패턴 형성된 산화물 반도체로 이루어진 액티브층(17)과; 상기 액티브층(17) 상에 형성되고 일정 모양의 패턴으로 이루어진 식각정지층(19)과, 상기 식각정지층(19) 상부에서 서로 이격되고 상기 액티브층(17)과 게이트 절연막(15) 상부에 걸쳐 형성된 소스전극(21a) 및 드레인전극(21b)과 함께 상기 게이트배선(미도시)과 수직되게 교차하여 화소부(P)를 정의하는 데이터배선(21)과; 상기 데이터배선(21)을 포함한 게이트 절연막(15) 상에 형성된 제1 패시베이션막(23)과; 상기 제1 패시베이션막 (23) 상에 형성되고, 상기 드레인 전극(21b) 상의 제1 패시베이션막(23)을 노출시키는 유기절연막(25)과; 상기 유기절연막(25) 상에 형성된 대면적의 공통전극(27)과; 상기 공통전극(27)을 포함한 제1 패시베이션막(23) 상에 형성되고, 상기 드레인 전극(21b)을 노출시키는 제2 패시베이션막(29)과; 상기 패시베이션막(29) 상부에 서로 이격되게 형성되고, 상기 공통전극(27)과 오버랩된 화소전극(29)을 포함하여 구성된다.
여기서, 상기 식각정지층(19)은 상기 게이트전극(13)과 액티브층(17)과 오버랩되어 있으며, 상기 액티브층(17)의 채널영역 상부에 형성된다.
또한, 상기 소스전극(21a) 및 드레인전극(21b)은 상기 식각정지층(19) 상부에서 서로 이격되어 형성되고, 상기 식각정지층(19), 액티브층(17) 및 게이트 절연막(15)에 걸쳐 형성된다.
그리고, 상기 게이트 절연막(15) 상에 상기 데이터배선(21) 뿐만 아니라, 상기 게이트패드(13a) 및 데이터패드(13b)와 각각 접촉하는 게이트패드 연결부(21c)과 데이터패드 연결부(21d)가 각각 형성된다.
더욱이, 상기 게이트패드 연결부(21c)과 데이터패드 연결부(21d)는 상기 제2 패시베이션막(29) 상에 형성된 게이트패드 상부패턴(33a)과 데이터패드 상부패턴 (33b)과 각각 연결된다.
상기 구성으로 이루어지는 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조방법에 대해 도 2를 참조하여 개략적으로 설명하면 다음과 같다.
도 2는 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정시에 사용되는 마스크 공정 순서도이다.
도 2를 참조하면, 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정은 제1 내지 제9 마스크 공정순에 의해 이루어진다.
먼저, 제1 마스크 공정(S11)은 박막트랜지스터부(T), 화소부(P), 게이트패드부 (GP) 및 데이터패드부(DP)로 정의된 기판(11) 상에 일정 폭과 길이를 갖고 패턴된 게이트배선(미도시)과 이 게이트배선으로부터 연장된 게이트전극(13)과 게이트패드 (13a) 및 데이터패드(13b)를 형성하는 공정으로 이루어진다.
그 다음, 제2 마스크 공정(S12)은 상기 게이트 전극(13) 상측을 포함한 게이트 절연막(15)의 상부에 일정 모양으로 된 산화물 반도체로 이루어진 액티브층(17)을 형성하는 공정으로 이루어진다.
이어서, 제3 마스크 공정(S13)은 상기 액티브층 (17) 상에 일정 모양의 패턴으로 이루어진 식각정지층(19)을 형성하는 공정으로 이루어진다.
그 다음, 제4 마스크 공정(S14)게이트 절연막(15)에 상기 게이트패드(13a)와 데이터패드(13b)를 노출시키는 콘택을 형성하는 공정으로 이루어진다.
이어서, 상기 식각정지층(19)을 포함한 상기 액티브층(17)과 게이트 절연막 (15) 상부에 소스전극(21a) 및 드레인전극(21b)과 함께 상기 게이트배선(미도시)과 수직되게 교차하여 화소부(P)를 정의하는 데이터배선(21)을 형성하는 공정으로 이루어진다.
그 다음, 제6 마스크 공정(S16)은 상기 유기절연막(25)에 상기 드레인 전극 상부의 제1 패시베이션막(23)을 노출시키는 콘택을 형성하는 공정으로 이루어진다.
이어서, 제7 마스크 공정(S17)은 상기 유기 절연막(25) 상에 대면적의 공통전극(27)을 형성하는 공정으로 이루어진다.
그 다음, 제8 마스크 공정(S18)은 상기 제2 패시베이션막(29)에 상기 드레인 전극(21b)과 함께 게이트패드 및 데이터패드 상의 게이트 패드 연결부(21c) 및 데이터패드 연결부 (21d)를 각각 노출시키는 콘택들을 형성하는 공정으로 이루어진다.
이어서, 제9 마스크 공정(S19)은 상기 제2 패시베이션막(29) 상에 상기 드레인 전극(21b)과 연결되는 화소전극(33)과 함께, 게이트 패드 상부패턴(33a) 및 데이터패드 상부패턴(33b)를 형성하는 공정으로 이루어진다.
상기한 바와 같이, 종래기술에 따른 산화물 반도체를 적용한 어레이 기판은 바텀(bottom) 게이트 구조로서 소스전극 및 드레인 전극 형성시에 액티브층의 데미지(damage)를 방지하기 위해 식각 정지층을 형성하는 마스크 공정과 함께 게이트 패드부의 콘택 불량을 방지하기 위해 게이트 절연막을 형성하는 마스크 공정이 추가로 요구된다.
따라서, 종래기술에 따른 산화물 반도체를 적용한 어레이 기판 제조시에 소스전극 및 드레인 전극 형성시에 액티브층의 데미지(damage)를 방지하기 위해 식각 정지층을 형성하는 마스크 공정과 함께 게이트 패드부의 콘택 불량을 방지하기 위해 게이트 절연막을 형성하는 마스크 공정이 추가로 필요하게 됨으로써 그만큼 마스크 수가 증가하게 되어 제품의 비용이 증가한다.
이에 본 발명은 종래기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 산화물 반도체를 적용한 표시장치용 어레이 기판 제조시에 마스크 수를 줄이고, 게이트 콘택 불량 및 공통전극의 도전성을 개선할 수 있는 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판은 박막 트랜지스터부와 화소부와 게이트패드부 및 데이터패드부로 정의된 기판의 일면에 일 방향으로 형성된 게이트배선과 게이트 전극 및 게이트패드와; 상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막과; 상기 게이트 전극 상의 게이트 절연막 상에 형성된 액티브 패턴과; 상기 액티브 패턴 상에 형성되고, 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴과; 상기 식각정지층 패턴 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 그리고 데이터패드와; 상기 소스전극과 드레인 전극을 포함한 기판 전면에 형성된 제1 패시베이션막과; 상기 패시베이션막 상에 형성되고, 상기 드레인 전극 위의 제1 패시베이션막을 노출시키는 유기절연막과; 상기 유기절연막 상의 상기 화소부에 형성된 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 형성된 보조전극, 상기 게이트패드와 접속된 게이트 패드 연결부와; 상기 공통전극을 포함한 기판 전면에 형성되고, 상기 드레인전극과 상기 게이트 패드 연결부 및 데이터 패드를 노출시키는 제2 패시베이션막과; 상기 제2 패시베이션막 상에 형성되고, 상기 드레인 전극과 접속되어 상기 공통전극과 오버랩되는 다수의 화소전극과, 상기 게이트 패드 연결부와 접속된 게이트 패드 상부패턴과, 상기 데이터 패드와 접속된 데이터 상부패턴을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법은 박막 트랜지스터부와 화소부와 게이트패드부 및 데이터패드부로 정의된 기판의 일면에 일 방향으로 게이트배선과 게이트 전극 및 게이트패드를 형성하는 단계와; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상의 게이트 절연막 상에 액티브 패턴과 함께 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴을 형성하는 단계와; 상기 식각정지층 패턴 상에 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 그리고 데이터패드를 형성하고, 상기 게이트 절연막에 상기 게이트 패드를 노출시키는 단계와; 상기 소스전극과 드레인 전극을 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계와; 상기 패시베이션막 상에 상기 드레인 전극을 노출시키는 유기절연막을 형성하는 단계와; 상기 유기절연막 상의 상기 화소부에 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 보조전극을 형성하고, 상기 게이트패드와 접속되는 게이트 패드 연결부를 형성하는 단계와; 상기 공통전극을 포함한 기판 전면에 상기 드레인전극과 상기 게이트 패드 연결부 및 데이터 패드를 각각 노출시키는 제2 패시베이션막을 형성하는 단계과; 상기 제2 패시베이션막 상에 상기 드레인 전극과 접속되어 상기 공통전극과 오버랩되는 다수의 화소전극과, 상기 게이트 패드 연결부와 접속되는 게이트 패드 상부패턴과, 상기 데이터 패드와 접속되는 데이터 상부패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법에 따르면, 다음과 같은 효과들이 있다.
본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 액티브 패턴과 식각정지층 패턴 형성시에 하프톤 마스크(Half-Ton)를 이용한 노광 공정을 이용함으로써 하나의 마스크 공정을 줄일 수 있고, 공통전극 형성시에도 하프톤 마스크(Half-Ton)를 이용한 노광 공정을 이용하여 소스전극 및 드레인 전극과 함께 게이트 절연막에 게이트 패드를 노출시키는 콘택홀을 동시에 형성함으로써 또 하나의 마스크 공정을 줄일 수 있게 된다.
따라서, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 기존의 9 마스크 공정에 비해 2개의 마스크 공정을 줄일 수 있으므로 제품의 제조 비용을 줄일 수 있다.
또한, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 추가적인 공정없이도 공통전극 상에 보조 전극을 형성할 수 있으므로 공통전극의 도전성을 향상시킬 수 있으며, 이로 인해 표시장치를 대형화할 수 있다.
그리고, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 산화물 반도체를 적용한 표시장치용 어레이기판 구조가 TV 등의 대형 모델에 적용이 가능하기 때문에, 유기전계발광장치(OLED; Organic Light Emitted Diode device)보다 저비용(low cost) 및 고 효율(high performance)을 기대할 수 있다.
도 1은 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 개략적인 단면도이다.
도 2는 종래기술에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정시에 사용되는 마스크 공정 순서도이다.
도 3은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 개략적인 단면도이다.
도 4는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정시에 사용되는 마스크 공정 순서도이다.
도 5a 내지 5m은 본 발명에 따른 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판의 제조 공정 단면도이다.
이하, 본 발명에 따른 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 개략적인 단면도이다.
본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판(100)은, 도 3에 도시된 바와 같이, 기판(101) 상에 박막 트랜지스터부(T)와 화소부(P)와 게이트패드부(GP) 및 데이터패드부(DP)가 정의되어 있다.
상기 기판(101)의 일면에 일 방향으로 게이트 배선(미도시)과, 이 게이트배선으로부터 연장된 게이트 전극(103a)과 게이트 패드(103b)가 형성되어있다. 이때, 상기 게이트 전극(103a) 및 게이트 패드(103b) 재질로는 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세개로 구성된 삼중 막을 사용할 수 있다.
상기 게이트 전극(103a)을 포함한 기판 전면에는 게이트 절연막(105)이 형성되어 있다. 이때, 상기 게이트 절연막(105)은 질화 실리콘(SiNx) 또는 실리콘산화막 (SiO2)으로 형성된다.
상기 게이트 전극(103a) 상의 게이트 절연막(105) 상에는 액티브 패턴(107a)과, 상기 액티브 패턴(107a)의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴(109a)이 형성되어 있다. 이때, 상기 액티브 패턴(107a) 재질로는 IGZO (In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5 을 포함한 산화물 반도체 중에서 선택된 어느 하나가 사용된다. 즉, 원소 주기율표에서 D 및 P 그룹(group)에 있는 원소들의 결합 중에서 선택된 어느 하나가 사용된다. 또한, 상기 식각정지층 패턴(109a)은 질화 실리콘 (SiNx) 또는 실리콘산화막(SiO2)으로 형성된다.
상기 식각정지층 패턴(109a) 상에는 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극(115a) 및 드레인 전극(115b)이 형성되어 있으며, 상기 게이트 절연막(105) 상에는 상기 게이트 배선(미도시)과 교차하여 상기 화소부(P)를 정의하는 데이터배선(115)과 데이터패드(115c)이 형성되어 있다. 이때, 상기 소스전극 (115a) 및 드레인 전극(115b)의 형성 물질로는, 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세 개로 구성된 삼중 막을 사용한다.
상기 소스전극(115a)과 드레인 전극(115b)을 포함한 기판 전면에는 제1 패시베이션막(121)이 형성되어 있다. 이때, 상기 제1 패시베이션막(121)은 무기 절연물질 또는 유기 절연물질으로 형성된다.
상기 제1 패시베이션막(121) 상에는 상기 드레인 전극(115b)를 노출시키는 유기절연막(123)이 형성되어 있다. 이때, 상기 유기절연막(123)의 형성물질로는 포토아크릴(Photo Acryl)를 포함한 유기절연 물질 중에서 선택된 어느 하나를 사용한다.
상기 유기절연막(123) 상에는 대면적의 공통전극(127a)이 형성되어 있으며, 상기 게이트배선(미도시) 상의 공통전극(127a) 상에는 공통전극의 도전성을 향상시킬 수 있는 보조전극(129a)이 형성되어 있다. 이때, 상기 공통전극(127a)의 형성 물질로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다. 또한, 상기 보조전극(129a)은 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세 개로 구성된 삼중 막을 사용한다.
그리고, 상기 게이트 절연막(105) 상에는 상기 게이트패드(103b)와 접속되는 게이트 패드 연결부(127b)가 형성되어 있다. 이때, 상기 게이트 패드 연결부(127b) 상에 보조전극 연결부(129b)가 형성되어 있다.
상기 공통전극(127a)을 포함한 기판 전면에는 상기 드레인 전극(115b)과 상기 게이트 패드 연결부(127b) 및 데이터 패드(115c)를 노출시키는 제2 패시베이션막(135)이 형성되어 있다. 이때, 상기 제2 패시베이션막(135)은 무기 절연물질 또는 유기 절연물질으로 형성된다.
상기 제2 패시베이션막(135) 상에는 상기 드레인 전극(115b)과 접속되어 상기 공통전극(127a)과 오버랩되는 다수의 화소전극(141a)과 함께 상기 게이트 패드 연결부(127b)와 접속되는 게이트 패드 상부패턴(141b)과, 상기 데이터 패드와 접속되는 데이터 상부패턴(141c)이 형성되어 있다. 이때, 상기 화소전극(141a)의 형성 물질로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
도면에는 도시하지 않았지만, 상기 기판(101), 즉 박막트랜지스터 기판과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)이 형성된다.
또한, 상기 칼라필터 기판(미도시)의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(미도시)들이 형성된다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(미도시)들 사이의 칼라필터 기판(미도시)에는 상기 블랙매트릭스(미도시)이 형성되어 있다.
여기서, 상기 칼라필터 기판(미도시)과 박막트랜지스터 기판인 기판(101)의 합착시에, 상기 블랙매트릭스(미도시)는 상기 기판(101)의 화소영역을 제외한 지역, 예를 들어 박막트랜지스터(T), 게이트배선(미도시) 및 데이터배선(115) 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층(미도시) 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막트랜지스터부(T)를 통해 화소전극(141a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(127a)과 화소전극(141a) 사이에 프린지 필드(fringe field)가 형성되어, 상기 기판(101)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기한 바와 같이, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판은, 기존에 공통전극 재질로 사용하였던 투명 도전물질층, 예를 들어 ITO층(Indium Tin Oxide), 즉 게이트배선(미도시) 상부에 추가로 불투명한 금속층으로 구성된 보조전극을 형성하여 공통전극 일부를 금속화 (metalization)되도록 함으로써, 상기 공통전극의 도전성이 개선되므로 이로 인해 표시장치를 대형화할 수 있다.
또한, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판은, 산화물 반도체를 적용한 표시장치용 어레이기판 구조가 TV 등의 대형 모델에 적용이 가능하기 때문에, 유기전계발광장치(OLED; Organic Light Emitted Diode device)보다 저비용(low cost) 및 고 효율(high performance)을 기대할 수 있다.
상기 구성으로 이루어지는 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판 제조시에 제1 내지 제7 마스크 공정에 대해 도 4를 참조하여 개략적으로 설명하면 다음과 같다.
도 4는 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정시에 사용되는 마스크 공정 순서도이다.
도 4를 참조하면, 본 발명에 따른 산화물 반도체를 적용한 박막 트랜지스터를 구비한 표시장치용 어레이 기판의 제조공정은 제1 내지 제7 마스크 공정순에 의해 이루어진다.
먼저, 제1 마스크 공정(S110)은 박막트랜지스터부(T), 화소부(P), 게이트패드부 (GP) 및 데이터패드부(DP)로 정의된 기판(101) 상에 일정 폭과 길이를 갖고 패턴된 게이트배선(미도시)과 이 게이트배선으로부터 연장된 게이트전극(103a)과 게이트패드(13b)를 형성하는 공정으로 이루어진다.
그 다음, 제2 마스크 공정(S120)은 하프톤 마스크를 이용한 마스크 공정을 통해 상기 게이트 전극(103a) 상측을 포함한 게이트 절연막(105)의 상부에 일정 모양으로 된 산화물 반도체로 이루어진 액티브 패턴(107a) 및 식각 정지층 패턴 (109a)을 형성함과 동시에 상기 액티브 패턴(107)의 소스영역(미도시) 및 드레인 영역(미도시)을 노출시키는 공정으로 이루어진다.
이어서, 제3 마스크 공정(S130)은 하프톤 마스크(미도시)을 이용한 마스크 공정을 통해 상기 식각 정지층패턴(109a) 상에 소스전극(115a) 및 드레인 전극 (115b)을 형성함과 동시에 상기 게이트 절연막(105) 상에 상기 게이트 배선과 교차하여 상기 화소부(P)를 정의하는 데이터 배선(115)을 형성하고, 상기 게이트 절연막(105)에 상기 게이트 패드(103b)를 노출시키는 콘택부를 형성하는 공정으로 이루어진다.
그 다음, 제4 마스크 공정(S140)은 유기절연막(123)을 선택적으로 식각하여, 상기 드레인 전극(115b)을 노출시키는 콘택부를 형성하는 공정으로 이루어진다.
이어서, 제5 마스크 공정(S150)은 하프톤 마스크를 이용한 마스크 공정을 이용하여, 대면적의 공통전극(127a) 및 보조전극(129a)을 형성함과 동시에, 상기 게이트 패드(103b)와 연결되는 게이트 패드 연결부(127b) 및 보조전극 연결부(129b)를 형성하는 공정으로 이루어진다.
그 다음, 제6 마스크 공정(S160)은 제2 패시베이션막(135)을 선택적으로 식각하여, 상기 드레인 전극(115b), 보조전극 연결부(129b) 및 데이터 패드(115c)를 노출시키는 콘택부를 형성하는 공정으로 이루어진다.
이어서, 제7 마스크 공정(S170)은 상기 제2 패시베이션막(135) 상에 상기 드레인 전극(115b)과 연결되는 화소전극(141a)과 함께, 게이트 패드 상부패턴(141b) 및 데이터패드 상부패턴(141c)를 형성하는 공정으로 이루어진다.
상기한 바와 같이, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 제조 공정에 있어, 액티브 패턴과 식각정지층 패턴 형성시에 하프톤 마스크 (Half-Ton)를 이용한 노광 공정을 이용함으로써 하나의 마스크 공정을 줄일 수 있고, 공통전극 형성시에도 하프톤 마스크(Half-Ton)를 이용한 노광 공정을 이용하여 소스전극 및 드레인 전극과 함께 게이트 절연막에 게이트 패드를 노출시키는 콘택홀을 동시에 형성함으로써 또 하나의 마스크 공정을 줄일 수 있게 된다.
따라서, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 제조 공정시에, 기존의 9 마스크 공정에 비해 2개의 마스크 공정을 줄일 수 있으므로 제품의 제조 비용을 줄일 수 있다.
한편, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법에 대해 도 5a 내지 5m를 참조하여 상세히 설명하면 다음과 같다.
도 5a 내지 5m은 본 발명에 따른 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판의 제조 공정 단면도이다.
도면에는 도시하지 않았지만, 투명한 기판(101) 상에 박막트랜지스터부(T), 스위칭 영역을 포함하는 다수의 화소 영역 및 게이트 패드부(GP) 및 데이터 패드부 (DP)가 정의하고, 상기 기판(101) 상에 제1 도전 금속층(미도시)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 도전 금속층(미도시) 재질로는 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세개로 구성된 삼중 막을 사용한다.
그 다음, 상기 제1 도전 금속층(미도시) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(미도시)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 제1 마스크(미도시)을 이용한 제1 마스크 공정에 의해 노광 및 현상공정을 실시하여 상기 제1 감광막(미도시)을 선택적으로 제거함으로써 게이트배선과 게이트전극 및 게이트패드 형성 지역과 대응하는 제1 감광막패턴(미도시)을 형성한다.
그 다음, 도 5a에 도시된 바와 같이, 상기 제1 감광막패턴을 식각마스크로, 상기 제1 도전 금속층(미도시을 선택적으로 식각하여 게이트배선(미도시)과 이 게이트배선으로부터 연장된 게이트 전극(103a) 및 게이트패드(103b)를 동시에 형성한다.
이어서, 도 5b에 도시된 바와 같이, 상기 감광막패턴을 제거한 후, 상기 게이트전극(103a)을 포함한 기판 전면에 질화 실리콘(SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 게이트 절연막(105)을 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착한다.
그 다음, 상기 게이트 절연막(105) 상에 산화물 반도체층(107)과 식각 정지층(109)을 차례로 적층한다. 이때, 상기 산화물 반도체층(109) 재질로는 IGZO (In-Ga- Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5 을 포함한 산화물 반도체 중에서 어느 하나를 사용한다. 즉, 원소 주기율표에서 D 및 P 그룹(group)에 있는 원소들의 결합 중에서 어느 하나를 선택하여 사용한다. 또한, 상기 식각 정지층(1090은 질화 실리콘 (SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 그룹 중에서 어느 하나를 선택하여 사용한다.
이어서, 상기 게이트 절연막(105) 상에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제2 감광막(미도시)을 형성한다.
그 다음, 도면에는 도시하지 않았지만, 제2 마스크인 하프톤 마스크 (Half-Ton mask)(미도시)을 이용한 제2 마스크 공정에 의해 노광 및 현상공정을 실시하여 상기 제2 감광막(미도시)을 선택적으로 제거함으로써 액티브 패턴과 소스전극 및 드레인 전극 형성지역과 함께 액티브 패턴의 소스영역 및 드레인 영역의 콘택부와 대응하는 제2 감광막패턴(111)을 형성한다. 이때, 상기 제2 감광막패턴 (111)은 액티브패턴 및 소스전극 및 드레인 전극과 대응하는 지역의 제1 패턴 (111a)과 소스영역 및 드레인 영역의 콘택부와 대응하는 제2 패턴(111b)으로 구성되는데, 상기 제2 패턴(111b)의 두께는 제1 패턴(111a)의 두께보다 얇게 형성된다.
이어서, 도 5c에 도시된 바와 같이, 상기 제2 감광막 패턴(111)을 식각 마스크로, 상기 식각 정지층(109) 및 그 하부의 산화물 반도체층(107)을 선택적으로 식각하여, 액티브 패턴(107a)과 식각정지층 패턴(109a)을 동시에 형성한다.
그 다음, 도 5d에 도시된 바와 같이, 애싱(Ashing) 공정을 실시하여, 상기 제2 감광막패턴(111)의 제2 패턴(111b)을 완전 제거하여 상기 소스영역 및 드레인 영역의 콘택부와 대응하는 식각정지층 패턴(109a) 상면을 노출시킨다. 이때, 상기 제2 감광막패턴(111)의 제1 패턴(111a)도 일정 두께만큼 식각된다.
이어서, 도 5e에 도시된 바와 같이, 상기 제2 감광막패턴의 제1 패턴(111a)을 식각 마스크로, 상기 식각정지층 패턴(109a)을 선택적으로 패터닝하여 상기 액티브 패턴(107a)의 상기 소스영역(미도시) 및 드레인 영역(미도시)을 노출시키는 소스/드레인 영역 콘택홀(113)을 형성한다.
그 다음, 도면에는 도시하지 않았지만, 상기 제2 감광막패턴의 제1 패턴 (111a)을 제거하고, 상기 식각정지층 패턴(109a)을 포함한 기판 전면에 제2 도전 금속층(미도시)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 도전 금속층 재질로는, 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄 (Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세 개로 구성된 삼중 막을 사용한다.
그 다음, 상기 제2 도전 금속층 상에 투과율이 높은 포토레지스트 (photo- resist)를 도포하여 제3 감광막(미도시)을 형성한다.
이어서, 제3 마스크인 하프톤 마스크를 이용한 제3 마스크 공정에 의해 노광 및 현상공정을 실시하여 상기 제3 감광막(미도시)을 선택적으로 패터닝 함으로써 제3 감광막패턴(미도시)을 형성한다. 이때, 상기 제3 감광막패턴(미도시)은 소스전극 및 드레인 전극과 데이트 배선 및 데이터 패드와 대응하는 지역과 게이트 패드(103b)의 콘택 지역과 대응하는 영역에 형성된다.
그 다음, 도면에는 도시하지 않았지만, 상기 제3 감광막패턴(미도시)을 식각 마스크로, 상기 제2 도전 금속층을 선택적으로 패터닝하여 소스전극(115a) 및 드레인 전극(115b)과 함께, 상기 게이트 패드(103b)를 노출시키는 게이트 패드 콘택홀 (117)을 형성한 후, 에싱 공정을 통해 상기 소스전극(115a) 및 드레인 전극(115b)을 서로 이격시킨다.
이어서, 제3 감광막패턴을 제거하고, 상기 소스전극(115a) 및 드레인 전극 (115b)을 포함한 기판 전면에 제1 패시베이션막(121) 및 유기 절연막(123)을 형성한다. 이때, 상기 제1 패시베이션막(121)은 질화 실리콘 (SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 그룹 중에서 선택하여 사용한다. 또한, 상기 유기절연막(123)의 형성물질로는 포토아크릴(Photo Acryl)를 포함한 유기절연 물질 중에서 선택된 어느 하나를 사용한다.
그 다음, 도 5g에 도시된 바와 같이, 제4 마스크(미도시)를 이용한 제4 마스크 공정을 통해 상기 노광 및 현상 공정에 의해 상기 유기절연막(123) 및 그 하부의 제1 패시베이션막(121)을 선택적으로 식각하여, 상기 드레인 전극(115b)을 노출시키는 드레인 콘택홀(125)을 형성한다.
이어서, 도 5h에 도시된 바와 같이, 상기 유기절연막(123)을 포함한 기판 전면에, 투명 도전물질층(127)과 제3 도전 금속층(129)을 차례로 적층한다. 이때, 상기 투명 도전물질층(127)의 형성 물질로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다. 또한, 상기 제3 도전 금속층(129)은 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 구성된 단일 막, 두 개로 구성된 이중 막 또는 세 개로 구성된 삼중 막을 사용한다.
그 다음, 상기 제3 도전 금속층(129) 상에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제5 감광막(미도시)을 형성한다.
이어서, 제5 마스크인 하프톤 마스크 (Half- Ton mask)(미도시)을 이용한 제5 마스크 공정에 의해 노광 및 현상공정을 실시하여 상기 제5 감광막(미도시)을 선택적으로 제거함으로써 공통전극 및 보조전극과 게이트패드 연결부와 대응하는 제5 감광막패턴(131)을 형성한다. 이때, 상기 제5 감광막패턴(131)은 보조전극과 게이트패드 연결부와 대응하는 지역의 제1 패턴(131a)과 상기 공통전극과 대응하는 지역의 제2 패턴(131b)로 구성되는데, 상기 제2 패턴(131b)의 두께는 제1 패턴 (131a)의 두께보다 얇게 형성된다.
그 다음, 도 5i에 도시된 바와 같이, 상기 제5 감광막 패턴(131)을 식각 마스크로, 상기 제3 도전 금속층(129)과 그 하부의 투명 도전물질층(127)을 선택적으로 식각하여, 공통전극과 게이트 패드 연결부 영역과 함께 보조전극 및 보조 전극 연결부 지역을 정의한다.
이어서, 에싱 공정을 실시하여, 상기 제5 감광막 패턴(131)의 제2 패턴 (131b)을 완전 제거하고, 제1 패턴(131a)의 일부도 함께 제거한다.
그 다음, 도 5j에 도시된 바와 같이, 상기 제1 패턴(131a)을 식각 마스크로, 상기 제3 도전 금속층(129)을 선택적으로 제거하여, 공통전극(127a)과 게이트 패드 연결부(127b)과 함께 보조전극(129a) 및 보조 전극 연결부(129b)를 형성한다. 이때, 상기 보조전극(129a)은 게이트배선(미도시)과 오버랩되는 지역에 위치하며, 상기 공통전극(127a)의 도전성을 개선시키는 역할을 담당한다.
이어서, 도 5k에 도시된 바와 같이, 상기 제5 감광막패턴의 제1 패턴(131a)을 제거한다.
그 다음, 도 5l에 도시된 바와 같이, 상기 공통전극(127a) 및 보조전극 (129a)을 포함한 기판 전면에 제2 패시베이션막(135)을 형성한다. 이때, 상기 제2 패시베이션막(135)은 질화 실리콘 (SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 그룹 중에서 선택하여 사용한다.
이어서, 도면에는 도시하지 않았지만, 제 6 마스크를 이용한 제6 마스크 공정을 통해 상기 제2 패시베이션막(135)을 선택적으로 식각하여, 상기 드레인 전극 (115b)과 게이트 패드(103b)와 연결된 보조전극 연결부(129b) 및 데이터 패드 (115c)를 각각 노출시키는 제1, 2, 3 콘택홀(137a, 137b, 137c)을 형성한다.
그 다음, 도 5m에 도시된 바와 같이, 상기 제2 패시베이션막(135)을 포함한 기판 전면에 투명 도전물질층(미도시)을 증착한다. 이때, 상기 투명 도전물질층 (미도시)의 형성 물질로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
이어서, 도면에는 도시하지 않았지만, 제 7 마스크를 이용한 제7 마스크 공정을 통해 상기 투명 도전물질층을 선택적으로 식각하여, 상기 공통전극(127a)과 오버랩되는 다수의 화소전극(141a)과 함께, 상기 보조전극 연결부(129b)와 접속되는 게이트 패드 상부패턴(141b)과, 상기 데이터 패드(115c)와 접속되는 데이터 상부패턴(141c)을 형성한다.
그 다음, 상기 다수의 화소전극(141a)을 포함한 기판 전면에 하부 배향막(미도시)을 형성함으로써, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판의 제조공정을 완료하게 된다.
상기한 바와 같이, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 액티브 패턴과 식각정지층 패턴 형성시에 하프톤 마스크 (Half-Ton)를 이용한 노광 공정을 이용함으로써 하나의 마스크 공정을 줄일 수 있고, 공통전극 형성시에도 하프톤 마스크(Half-Ton)를 이용한 노광 공정을 이용하여 소스전극 및 드레인 전극과 함께 게이트 절연막에 게이트 패드를 노출시키는 콘택홀을 동시에 형성함으로써 또 하나의 마스크 공정을 줄일 수 있게 된다.
따라서, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판 및 그 제조방법은, 기존의 9 마스크 공정에 비해 2개의 마스크 공정을 줄일 수 있으므로 제품의 제조 비용을 줄일 수 있다.
또한, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이 기판 및 그 제조방법은, 추가적인 공정없이도 공통전극 상에 보조 전극을 형성할 수 있으므로 공통전극의 도전성을 향상시킬 수 있으며, 이로 인해 표시장치를 대형화할 수 있다.
그리고, 본 발명에 따른 산화물 반도체를 적용한 표시장치용 어레이기판 및 그 제조방법은, 산화물 반도체를 적용한 표시장치용 어레이기판 구조가 TV 등의 대형 모델에 적용이 가능하기 때문에, 유기전계발광장치(OLED; Organic Light Emitted Diode device)보다 저비용(low cost) 및 고 효율(high performance)을 기대할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 기판 103a: 게이트 전극
103b: 게이트 패드 105: 게이트 절연막
107a: 액티브 패턴 109a: 식각정지층 패턴
115: 데이터 배선 115a: 소스전극
115b: 드레인 전극 121: 제1 패시베이션막
123: 유기절연막 127a: 공통전극
129a: 보조전극 135: 제2 패시베이션막
141a: 화소전극

Claims (11)

  1. 박막 트랜지스터부와 화소부와 게이트패드부 및 데이터패드부로 정의된 기판의 일면에 일 방향으로 형성된 게이트배선과 게이트 전극 및 게이트패드;
    상기 게이트 전극을 포함한 기판 전면에 형성된 게이트 절연막;
    상기 게이트 전극 상의 게이트 절연막 상에 형성되고, 산화물 반도체로 형성된 액티브 패턴과 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴;
    상기 식각정지층 패턴 상에 형성되고, 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 데이터패드;
    상기 소스전극과 드레인 전극을 포함한 기판 전면에 형성된 제1 패시베이션막 상에 형성되고, 상기 드레인 전극을 노출시키는 유기절연막;
    상기 유기절연막 상의 상기 화소부에 형성된 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 형성된 보조전극, 상기 게이트패드와 접속된 게이트 패드 연결부;
    상기 보조전극과 동일 물질로 구성되며, 상기 게이트 패드 연결부 상에 배치되는 보조 전극 연결부;
    상기 공통전극을 포함한 기판 전면에 형성되고, 상기 드레인전극과 상기 게이트 패드 연결부 및 데이터 패드를 노출시키는 제2 패시베이션막; 및
    상기 제2 패시베이션막 상에 형성되고, 상기 드레인 전극과 접속되어 상기 공통전극과 오버랩되는 다수의 화소전극을 포함하여 구성되는 산화물 반도체를 적용한 표시장치용 어레이 기판.
  2. 제1 항에 있어서, 상기 보조전극은 상기 게이트 배선과 오버랩되는 상기 공통전극 상에 형성된 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판.
  3. 제1 항에 있어서, 상기 보조전극은 불투명한 금속 물질 그룹 중에서 선택된 하나를 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판.
  4. 제1 항에 있어서, 상기 화소전극 형성시에 상기 게이트 패드와 연결되는 게이트 패드 상부 패턴과 함께 상기 데이터 패드와 연결되는 데이터 패드 상부 패턴이 동시에 형성되는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판.
  5. 박막 트랜지스터부와 화소부와 게이트패드부 및 데이터패드부로 정의된 기판의 일면에 일 방향으로 게이트배선과 게이트 전극 및 게이트패드를 형성하는 단계;
    상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상의 게이트 절연막 상에 산화물 반도체로 이루어지는 액티브 패턴과 함께 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴을 형성하는 단계;
    상기 식각정지층 패턴 상에 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 그리고 데이터패드를 형성하고, 상기 게이트 절연막에 상기 게이트 패드를 노출시키는 단계;
    상기 소스전극과 드레인 전극을 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계;
    상기 패시베이션막 상에 상기 드레인 전극을 노출시키는 유기절연막을 형성하는 단계;
    상기 유기절연막 상의 상기 화소부에 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 보조전극을 형성하고, 상기 게이트패드와 접속되는 게이트 패드 연결부와 상기 보조전극과 동일 물질로 이루어지고, 상기 게이트 패드 연결부 상에 보조 전극 연결부를 형성하는 단계;
    상기 공통전극을 포함한 기판 전면에 상기 드레인전극과 상기 게이트 패드 연결부 및 데이터 패드를 각각 노출시키는 제2 패시베이션막을 형성하는 단계; 및
    상기 제2 패시베이션막 상에 상기 드레인 전극과 접속되어 상기 공통전극과 오버랩되는 다수의 화소전극과, 상기 게이트 패드 연결부와 접속되는 게이트 패드 상부패턴과, 상기 데이터 패드와 접속되는 데이터 상부패턴을 형성하는 단계를 포함하여 구성되는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  6. 제5 항에 있어서, 상기 보조전극은 상기 게이트 배선과 오버랩되는 상기 공통전극 상에 형성된 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  7. 제5 항에 있어서, 상기 보조전극은 불투명한 금속 물질 그룹 중에서 선택된 하나를 사용하는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  8. 제5 항에 있어서, 상기 화소전극 형성시에 상기 게이트 패드와 연결되는 게이트 패드 상부 패턴과 함께 상기 데이터 패드와 연결되는 데이터 패드 상부 패턴이 동시에 형성되는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  9. 제5 항에 있어서, 상기 게이트 전극 상의 게이트 절연막 상에 액티브 패턴과 함께 상기 액티브 패턴의 소스영역과 드레인 영역을 노출시키는 식각정지층 패턴을 형성하는 단계는 하프톤 마스크를 이용한 제2 마스크 공정을 통해 이루어지는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  10. 제5 항에 있어서, 상기 식각정지층 패턴 상에 상기 소스영역과 드레인 영역과 각각 접속되는 소스전극 및 드레인 전극과 함께 상기 게이트 배선과 교차하여 상기 화소부를 정의하는 데이터배선과 그리고 데이터패드를 형성하고, 상기 게이트 절연막에 상기 게이트 패드를 노출시키는 단계는, 하프톤 마스크를 이용한 제3 마스크 공정을 통해 이루어지는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.
  11. 제5 항에 있어서, 상기 유기절연막 상의 상기 화소부에 대면적의 공통전극과, 상기 게이트배선 상의 공통전극 상에 보조전극을 형성하고, 상기 게이트패드와 접속되는 게이트 패드 연결부를 형성하는 단계는, 하프톤 마스크를 이용한 제5 마스크 공정을 통해 이루어지는 것을 특징으로 하는 산화물 반도체를 적용한 표시장치용 어레이 기판 제조방법.












KR1020130075905A 2013-06-28 2013-06-28 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 KR102066020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130075905A KR102066020B1 (ko) 2013-06-28 2013-06-28 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075905A KR102066020B1 (ko) 2013-06-28 2013-06-28 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150002280A KR20150002280A (ko) 2015-01-07
KR102066020B1 true KR102066020B1 (ko) 2020-01-14

Family

ID=52475741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075905A KR102066020B1 (ko) 2013-06-28 2013-06-28 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102066020B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170005962A (ko) 2015-07-06 2017-01-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101799529B1 (ko) * 2011-04-21 2017-12-20 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR101981279B1 (ko) * 2011-09-05 2019-05-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101942982B1 (ko) * 2011-12-05 2019-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR20150002280A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US10608052B2 (en) Display substrate and method of manufacturing the same
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9754979B2 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US10825840B2 (en) Thin-film transistor panel
US10971527B2 (en) Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
US9897866B2 (en) Liquid crystal display and method for manufacturing the same
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20150051531A (ko) 액정표시장치의 제조방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR20040026978A (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
CN117631389A (zh) 显示面板及其制作方法
KR20130029568A (ko) 액정표시장치용 어레이기판의 제조방법
KR20080049576A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20090029572A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20130014119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090131718A (ko) 어레이 기판 및 이의 제조방법
KR20100000139A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant