KR101425064B1 - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents
산화물 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101425064B1 KR101425064B1 KR1020110055786A KR20110055786A KR101425064B1 KR 101425064 B1 KR101425064 B1 KR 101425064B1 KR 1020110055786 A KR1020110055786 A KR 1020110055786A KR 20110055786 A KR20110055786 A KR 20110055786A KR 101425064 B1 KR101425064 B1 KR 101425064B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- drain electrode
- gate
- data line
- active layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 239000010408 film Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000007769 metal material Substances 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000010936 titanium Substances 0.000 claims description 12
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 153
- 230000008569 process Effects 0.000 abstract description 45
- 239000011241 protective layer Substances 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 238000000206 photolithography Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229960001296 zinc oxide Drugs 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
본 발명의 산화물 박막 트랜지스터 및 그 제조방법은 이종(異種)의 금속물질로 제 1, 제 2 데이터 배선을 형성하는 한편, 상기 제 1 데이터 배선 위에 액티브층을 형성함으로써 단채널(short channel)을 구현하여 박막 트랜지스터의 성능을 향상시키기 위한 것으로, 기판 위에 제 1 도전막으로 이루어진 게이트전극 및 게이트라인을 형성하는 단계; 상기 게이트전극 및 게이트라인이 형성된 기판 위에 게이트절연막을 형성하는 단계; 하프-톤 노광을 이용하여 상기 게이트절연막이 형성된 게이트전극 상부에 제 2 도전막으로 이루어진 소오스전극과 연장부를 가진 제 1 드레인전극 및 제 1 데이터라인을 형성하는 한편, 상기 제 1 드레인전극의 연장부 및 상기 제 1 데이터라인 위에 제 3 도전막으로 이루어진 제 2 드레인전극 및 제 2 데이터라인을 각각 형성하는 단계; 상기 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계; 및 상기 보호막 위에 상기 제 2 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층과 제 2 드레인전극은 상기 소오스전극 및 제 1 드레인전극이 형성된 기판 위의 동일층에 형성되는 것을 특징으로 한다.
이때, 상기 액티브층에 접촉하는 제 1 데이터 배선은 접촉특성이 우수한 금속물질로 형성하고, 나머지 제 2 데이터 배선은 전도도가 우수한 금속물질로 형성함으로써 대면적 산화막 박막 트랜지스터 공정에 활용 가능하게 된다. 또한, 상기 제 1, 제 2 데이터 배선은 하프-톤(halftone) 노광을 이용하여 함께 형성할 수 있으며, 이 경우 공정이 단순화되게 된다.
이때, 상기 액티브층에 접촉하는 제 1 데이터 배선은 접촉특성이 우수한 금속물질로 형성하고, 나머지 제 2 데이터 배선은 전도도가 우수한 금속물질로 형성함으로써 대면적 산화막 박막 트랜지스터 공정에 활용 가능하게 된다. 또한, 상기 제 1, 제 2 데이터 배선은 하프-톤(halftone) 노광을 이용하여 함께 형성할 수 있으며, 이 경우 공정이 단순화되게 된다.
Description
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 패널을 구성하며, 이때 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 박막 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터가 개발되고 있는데, 이때 상기 산화물 반도체를 기존의 하부 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정, 특히 플라즈마를 이용한 건식각(dry etching) 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제점이 있다.
이를 방지하기 위해 에치 스타퍼(etch stopper)를 액티브층 상부에 추가로 형성하기도 하는데, 이 경우 10㎛이하의 단채널(short channel) 구현이 어렵고 포토리소그래피(photolithography)공정(이하, 포토공정이라 함)이 추가되는 단점이 있다.
도 2는 일반적인 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15a), 상기 게이트절연막(15a) 위에 산화물 반도체로 형성된 액티브층(24)과 소정의 절연물질로 형성된 에치 스타퍼(25), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.
도 3a 내지 도 3f는 상기 도 2에 도시된 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 소정의 기판(10) 전면(全面)에 제 1 도전막을 증착한 후, 포토공정을 통해 선택적으로 패터닝함으로써 상기 기판(10) 위에 상기 제 1 도전막으로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 기판(10) 전면에 차례대로 게이트절연막(15a)과 소정의 산화물 반도체로 이루어진 산화물 반도체층을 증착한 후, 포토공정을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(21) 상부에 상기 산화물 반도체로 이루어진 액티브층(24)을 형성한다.
그리고, 도 3c에 도시된 바와 같이, 상기 기판(10) 전면에 소정의 절연물질로 이루어진 절연층을 증착한 후, 포토공정을 이용하여 선택적으로 패터닝함으로써 상기 액티브층(24) 상부에 상기 절연물질로 이루어진 에치 스타퍼(25)를 형성한다.
다음으로, 도 3d에 도시된 바와 같이, 상기 에치 스타퍼(25)가 형성된 기판(10) 전면에 제 2 도전막을 형성한 후, 포토공정을 통해 선택적으로 패터닝함으로써 상기 액티브층(24)과 에치 스타퍼(25) 상부에 상기 제 2 도전막으로 이루어지며 상기 액티브층(24)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(22, 23)을 형성하게 된다.
다음으로, 도 3e에 도시된 바와 같이, 상기 소오스/드레인전극(22, 23)이 형성된 기판(10) 전면에 소정의 보호막(15b)을 형성한 후, 포토공정을 통해 선택적으로 패터닝함으로써 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성하게 된다.
그리고, 도 3f에 도시된 바와 같이, 상기 기판(10) 전면에 제 3 도전막을 형성한 후, 포토공정을 통해 선택적으로 패터닝함으로써 상기 콘택홀을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성하게 된다.
이와 같이 상기 구조의 산화물 박막 트랜지스터를 제조하기 위해서는 에치 스타퍼를 형성하기 위한 추가적인 포토공정이 필요하며, 또한 상기 에치 스타퍼의 사용으로 10㎛이하의 단채널 구현이 어려운 단점이 있다. 즉, 빠른 이동도 장점을 유기전계발광소자에 적용하기 위해서는 단채널 구현이 필요하나, 에치 스타퍼의 선 폭으로 채널 길이가 결정되며, 게이트전극과 에치 스타퍼 및 소오스/드레인전극 간의 설계마진에 정밀도가 요구되므로 10㎛이하의 단채널 구현이 어렵게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 산화물 반도체를 액티브층으로 사용하여 대면적 디스플레이에 적용하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 대면적 산화물 박막 트랜지스터의 성능을 향상시키는 동시에 공정을 단순화 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 기판 위에 제 1 도전막으로 이루어진 게이트전극 및 게이트라인을 형성하는 단계; 상기 게이트전극 및 게이트라인이 형성된 기판 위에 게이트절연막을 형성하는 단계; 하프-톤 노광을 이용하여 상기 게이트절연막이 형성된 게이트전극 상부에 제 2 도전막으로 이루어진 소오스전극과 연장부를 가진 제 1 드레인전극 및 제 1 데이터라인을 형성하는 한편, 상기 제 1 드레인전극의 연장부 및 상기 제 1 데이터라인 위에 제 3 도전막으로 이루어진 제 2 드레인전극 및 제 2 데이터라인을 각각 형성하는 단계; 상기 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계; 및 상기 보호막 위에 상기 제 2 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층과 제 2 드레인전극은 상기 소오스전극 및 제 1 드레인전극이 형성된 기판 위의 동일층에 형성되는 것을 특징으로 한다.
이때, 상기 액티브층은 비정질 아연 산화물계 반도체로 형성하는 것을 특징으로 한다.
상기 제 2 도전막은 상기 액티브층 및 게이트절연막과의 접촉특성이 우수하고 상기 액티브층과 오믹-콘택이 우수한 몰리브덴 티타늄(MoTi), 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 티타늄(Ti) 또는 몰리브덴(Mo) 등의 금속물질로 형성하는 것을 특징으로 한다.
상기 제 3 도전막은 상기 제 2 도전막과 이종의 금속물질로 전도도가 우수한 알루미늄, 구리, 은, 금 등의 금속물질로 형성하는 것을 특징으로 한다.
상기 액티브층은 상기 제 2 데이터라인과 제 2 드레인전극 사이에 위치하는 아일랜드 형태로 형성하는 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터의 다른 제조방법은 기판 위에 게이트전극 및 게이트라인을 형성하는 단계; 상기 게이트전극 및 게이트라인이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막이 형성된 게이트전극 상부에 제 1 소오스전극과 제 1 드레인전극 및 제 1 데이터라인을 형성하는 단계; 상기 제 1 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층 위에 에치 스타퍼를 형성하는 단계; 및 상기 에치 스타퍼가 형성된 액티브층 상부에 제 2 소오스전극과 제 2 드레인전극을 형성하며, 상기 제 1 데이터라인 위에 제 2 데이터라인을 형성하는 단계를 포함한다.
이때, 상기 제 1 드레인전극과 제 2 드레인전극은 화소영역으로 연장된 연장부를 가지며, 상기 제 1 드레인전극의 연장부 위에 상기 제 2 드레인전극의 연장부가 형성되는 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터는 기판 위에 제 1 도전막으로 형성된 게이트전극 및 게이트라인; 상기 게이트전극 및 게이트라인이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 게이트전극 상부에 제 2 도전막으로 형성된 소오스전극과 연장부를 가진 제 1 드레인전극 및 제 1 데이터라인; 상기 제 1 드레인전극의 연장부 및 상기 제 1 데이터라인 위에 제 3 도전막으로 각각 형성된 제 2 드레인전극 및 제 2 데이터라인; 상기 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 형성된 액티브층; 상기 액티브층이 형성된 기판 위에 형성된 보호막; 및 상기 보호막 위에 형성되어 상기 제 2 드레인전극과 전기적으로 접속하는 화소전극을 포함하며, 상기 액티브층과 제 2 드레인전극은 상기 소오스전극 및 제 1 드레인전극이 형성된 기판 위의 동일층에 위치하는 것을 특징으로 한다.
이때, 상기 액티브층은 비정질 아연 산화물계 반도체로 이루어진 것을 특징으로 한다.
상기 제 2 도전막은 상기 액티브층 및 게이트절연막과의 접촉특성이 우수하고 상기 액티브층과 오믹-콘택이 우수한 몰리브덴 티타늄(MoTi), 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 티타늄(Ti) 또는 몰리브덴(Mo) 등의 금속물질로 이루어진 것을 특징으로 한다.
상기 제 3 도전막은 상기 제 2 도전막과 이종의 금속물질로 전도도가 우수한 알루미늄, 구리, 은, 금 등의 금속물질로 이루어진 것을 특징으로 한다.
상기 액티브층은 상기 제 2 데이터라인과 제 2 드레인전극 사이에 위치하는 아일랜드 형태로 이루어진 것을 특징으로 한다.
본 발명의 다른 산화물 박막 트랜지스터는 기판 위에 형성된 게이트전극 및 게이트라인; 상기 게이트전극 및 게이트라인이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 게이트전극 상부에 형성된 제 1 소오스전극과 제 1 드레인전극 및 제 1 데이터라인; 상기 제 1 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 형성된 액티브층; 상기 액티브층 위에 형성된 에치 스타퍼; 상기 에치 스타퍼가 형성된 액티브층 상부에 형성된 제 2 소오스전극과 제 2 드레인전극; 상기 제 1 데이터라인 위에 형성된 제 2 데이터라인을 포함한다.
이때, 상기 제 1 드레인전극과 제 2 드레인전극은 화소영역으로 연장된 연장부를 가지며, 상기 제 1 드레인전극의 연장부 위에 상기 제 2 드레인전극의 연장부가 위치하는 것을 특징으로 한다.
상기 액티브층의 제 1 소오스/드레인영역은 상기 제 1 소오스/드레인전극과 전기적으로 접속하는 한편, 상기 액티브층의 제 2 소오스/드레인영역은 상기 제 2 소오스/드레인전극과 전기적으로 접속하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 비정질 산화물 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 4㎛ ~ 10㎛의 단채널을 구현함에 따라 온 전류(on current)의 향상, 기생 커패시턴스(parasitic capacitance)의 감소 등 대면적 산화물 박막 트랜지스터의 성능을 향상시키는 효과를 제공한다.
본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 에치 스타퍼를 제거할 수 있어 포토공정의 삭제로 공정이 단순화되는 효과를 제공한다.
본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 액티브층 상, 하부에 소오스/드레인전극을 형성하여 액티브층과의 접촉 면적을 증가시킬 수 있으며, 이 경우 오믹-콘택(ohmic contact)의 개선으로 소자 특성이 향상되게 된다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 3a 내지 도 3f는 상기 도 2에 도시된 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 6a 내지 도 6e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8a 내지 도 8f는 상기 도 6b 및 도 7b에 도시된 제 2 포토공정을 구체적으로 나타내는 단면도.
도 9는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 10은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 11a 내지 도 11f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 12a 내지 도 12f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 2는 일반적인 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 3a 내지 도 3f는 상기 도 2에 도시된 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 6a 내지 도 6e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8a 내지 도 8f는 상기 도 6b 및 도 7b에 도시된 제 2 포토공정을 구체적으로 나타내는 단면도.
도 9는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도.
도 10은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 11a 내지 도 11f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 12a 내지 도 12f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도이다.
또한, 도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117, 117')이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117, 117')의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정층(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
이때, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 어레이 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115a), 상기 게이트절연막(115a) 위에 형성된 제 1 데이터 배선(즉, 소오스전극(122)과 제 1 드레인전극(123) 및 제 1 데이터라인(117))과 제 2 데이터 배선(즉, 제 2 드레인전극(123') 및 제 2 데이터라인(117')) 및 상기 소오스전극(122)과 제 1 드레인전극(123) 상부에 산화물 반도체로 형성되어 상기 소오스전극(122)과 제 1 드레인전극(123)에 전기적으로 접속하는 액티브층(124)으로 이루어져 있다.
그리고, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)이 형성된 어레이 기판(110) 위에 형성된 보호막(115b) 및 상기 보호막(115b)에 형성된 제 1 콘택홀(140a)을 통해 상기 제 2 드레인전극(123')과 전기적으로 접속하는 화소전극(118)을 포함한다.
이때, 상기 게이트전극(121)은 상기 게이트라인(116)에 연결되고 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 제 1 데이터라인(117)에 연결되며, 상기 제 2 데이터라인(117')은 상기 제 1 데이터라인(117)과 실질적으로 동일한 형태로 상기 제 1 데이터라인(117) 위에 형성되어 있다.
그리고, 상기 제 2 드레인전극(123')은 상기 제 1 콘택홀(140a)이 형성된 상기 제 1 드레인전극(123') 위에 형성되어 있다.
여기서, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 산화물 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
또한, 상기 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 제 1 데이터 배선, 즉 소오스전극(122)과 제 1 드레인전극(123) 위에 액티브층(124)을 형성함으로써 단채널(short channel)을 구현할 수 있게 된다. 즉, 소오스전극(122)과 제 1 드레인전극(123) 위에 액티브층(124)을 형성함으로써 채널 길이가 상기 소오스전극(122)과 제 1 드레인전극(123) 사이의 거리로 설정될 수 있어 에치 스타퍼의 선 폭으로 채널 길이가 결정되는 기존의 구조에 비해 채널 길이를 짧게 설계할 수 있다.
또한, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 에치 스타퍼가 제거됨에 따라 한번의 포토공정을 삭제할 수 있으며, 상기 제 1 데이터 배선 및 제 2 데이터 배선은 하프-톤 노광을 이용하여 함께 형성할 수 있어 공정이 단순화되게 된다.
즉, 산화물 박막 트랜지스터는 기존의 비정질 실리콘 박막 트랜지스터 대비 성능이 우수하나 에치 스타퍼의 추가로 포토공정이 추가되는 단점이 있었다. 그러나, 본 발명의 제 1 실시예에서는 게이트전극(121)과 게이트절연막(115a)을 형성한 후, 이종(異種)의 금속물질로 제 1, 제 2 데이터 배선을 형성하게 되는데, 이때 하프-톤 노광을 이용하여 상기 제 1, 제 2 데이터 배선을 형성한 다음 액티브층(124)을 패터닝함으로써 에치 스타퍼를 생략하고 곧바로 보호막(115b)을 형성할 수 있게 된다. 이때, 하프-톤 노광으로 형성되는 제 1, 제 2 데이터 배선 중 상기 액티브층(124)에 접촉하는 제 1 데이터 배선은 접촉특성이 우수한 금속물질로 형성하고, 나머지 제 2 데이터 배선은 전도도가 우수한 금속물질로 형성함으로써 대면적 산화막 박막 트랜지스터 공정에 활용 가능하게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예에 따른 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117, 117')에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117, 117')에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117, 117')은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p')에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p')은 상기 게이트패드라인(116p)과 데이터패드라인(117p')에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이때, 상기 데이터패드라인(117p')은 제 2 콘택홀(140b)을 통해 상기 데이터패드전극(127p)과 전기적으로 접속하게 되며, 상기 게이트패드라인(116p)은 제 3 콘택홀(140c)을 통해 상기 게이트패드전극(126p)과 전기적으로 접속하게 된다.
도 6a 내지 도 6e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
또한, 도 7a 내지 도 7e는 상기 도 5에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 6a 및 도 7a에 도시된 바와 같이, 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
또한, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토공정을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 몰리브덴 합금(Mo alloy), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 차례대로 게이트절연막(115a)과 제 2 도전막 및 제 3 도전막을 형성한 후, 포토공정을 통해 상기 제 2 도전막 및 제 3 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(110)에 각각 상기 제 2 도전막 및 제 3 도전막으로 이루어진 제 1 데이터 배선 및 제 2 데이터 배선을 형성한다.
즉, 포토공정을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 제 1 드레인전극(123) 및 제 1 데이터라인(117)을 형성하며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 제 1 데이터패드라인(117p)을 형성한다(제 1 데이터 배선 형성).
또한, 상기 포토공정을 통해 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 1 드레인전극(123)과 제 1 데이터라인(117) 및 제 1 데이터패드라인(117p) 상부에 상기 제 3 도전막으로 이루어진 제 2 드레인전극(123')과 제 2 데이터라인(117') 및 제 2 데이터패드라인(117p')을 형성하게 된다(제 2 데이터 배선 형성).
이때, 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 제 1 데이터라인(117)에 연결되며, 상기 제 2 데이터라인(117')은 상기 제 1 데이터라인(117)과 실질적으로 동일한 형태로 상기 제 1 데이터라인(117) 위에 형성되어 있다. 그리고, 상기 제 2 드레인전극(123')은 화소영역으로 연장된 상기 제 1 드레인전극(123')의 연장부 위에 형성되어 있다.
여기서, 상기 제 1 데이터 배선 및 제 2 데이터 배선은 하프-톤 노광을 이용함으로써 한번의 포토공정을 통해 형성할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 8a 내지 도 8f는 상기 도 6b 및 도 7b에 도시된 제 2 포토공정을 구체적으로 나타내는 단면도이다.
도 8a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 차례대로 게이트절연막(115a)과 제 2 도전막(120) 및 제 3 도전막(130)을 형성한다.
이때, 상기 게이트절연막(115a)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 형성할 수 있다.
그리고, 상기 제 2 도전막(120)은 제 1 데이터 배선을 형성하기 위해 액티브층 및 게이트절연막(115a)과의 접촉특성이 우수하고 상기 액티브층과 오믹-콘택이 우수한 몰리브덴 티타늄(MoTi), 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 티타늄 또는 몰리브덴 등의 금속물질로 형성할 수 있다. 그리고, 상기 제 3 도전막(130)은 상기 제 2 도전막(120)과 이종의 금속물질로 상기 제 2 데이터 배선을 형성하기 위해 전도도가 우수한 알루미늄, 구리, 은(Ag), 금(Au) 등의 금속물질로 형성할 수 있다.
다음으로, 도 8b에 도시된 바와 같이, 상기 제 3 도전막(130)이 형성된 어레이 기판(110) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(160)을 형성한 후 본 발명의 실시예에 따른 하프-톤 마스크(170)를 통해 상기 감광막(160)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(170)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(170)를 투과한 광만이 상기 감광막(160)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(170)를 통해 노광된 상기 감광막(160)을 현상하고 나면, 도 8c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(160a) 내지 제 5 감광막패턴(160e)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 3 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(160a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(160b) 내지 제 5 감광막패턴(160e)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 8d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(160a) 내지 제 5 감광막패턴(160e)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 제 1 드레인전극(123) 및 제 1 데이터라인(117)이 형성된다.
또한, 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 제 1 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 소오스전극(122)과 제 1 데이터라인(117) 및 제 1 드레인전극(123) 위에는 상기 제 3 도전막으로 이루어진 도전막패턴(130', 130")이 형성되어 있으며, 상기 제 1 데이터패드라인(117p) 위에는 상기 제 3 도전막으로 이루어진 제 2 데이터패드라인(117')이 형성되어 있다.
이후, 상기 제 1 감광막패턴(160a) 내지 제 5 감광막패턴(160e)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 8e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴 및 제 5 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴 및 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(160a') 내지 제 8 감광막패턴(160c')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.
이후, 도 8f에 도시된 바와 같이, 상기 제 6 감광막패턴(160a') 내지 제 8 감광막패턴(160c')을 마스크로 하여, 그 하부에 형성된 도전막패턴의 일부영역을 선택적으로 제거하게 되면, 상기 제 1 드레인전극(123) 및 제 1 데이터라인(117) 상부에 상기 제 3 도전막으로 이루어진 제 2 드레인전극(123') 및 제 2 데이터라인(117')이 각각 형성되게 된다.
이때, 전술한 바와 같이 상기 제 2 데이터라인(117')은 상기 제 1 데이터라인(117)과 실질적으로 동일한 형태로 상기 제 1 데이터라인(117) 위에 형성될 수 있으며, 상기 제 2 드레인전극(123')은 화소영역으로 연장된 상기 제 1 드레인전극(123')의 연장부 위에 형성될 수 있다.
다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 상기 제 1 데이터 배선 및 제 2 데이터 배선이 형성된 어레이 기판(110) 전면에 소정의 산화물 반도체로 이루어진 산화물 반도체층을 형성한 후, 포토공정을 통해 상기 산화물 반도체층을 선택적으로 패터닝하게 되면, 상기 어레이 기판(110)의 소오스전극(122) 및 제 1 드레인전극(123) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)이 형성되게 된다.
이때, 상기 액티브층(124)은 상기 제 2 데이터라인(117')과 제 2 드레인전극(123') 사이에 위치하는 아일랜드 형태로 형성되게 된다.
이와 같이 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 에치 스타퍼를 제거함에 따라 기존의 에치 스타퍼 구조 대비 한번의 포토공정을 줄일 수 있으며, 제 1 데이터 배선, 즉 소오스전극(122)과 제 1 드레인전극(123)에 의해 채널 길이를 결정할 수 있어 4㎛ ~ 10㎛정도의 단채널을 구현할 수 있는 특징을 가진다.
다음으로, 도 6d 및 도 7d에 도시된 바와 같이, 상기 액티브층(124)이 형성된 어레이 기판(110) 전면에 소정의 절연물질로 이루어진 보호막(115b)을 형성한다.
이후, 포토공정을 통해 상기 게이트절연막(115a)과 보호막(115b)을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 2 드레인전극(123')의 일부를 노출시키는 제 1 콘택홀(140a)이 형성되며, 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 제 2 데이터패드라인(117p') 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)이 형성되게 된다.
이때, 상기 보호막(115b)은 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 형성할 수 있다.
한편, 상기 제 2 데이터 배선의 부식 영향에 따라 상기 액티브층(124)의 형성 중, 예를 들어 산화물 반도체층의 형성 후 또는 상기 보호막(115b)의 형성 후에 소정의 열처리공정을 진행할 수 있다.
다음으로, 도 6e 및 도 7e에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 4 도전막을 형성한 후, 포토공정을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 4 도전막으로 이루어지며, 상기 제 1 콘택홀(140a)을 통해 상기 제 2 드레인전극(123')과 전기적으로 접속하는 화소전극(118)을 형성한다.
또한, 상기 포토공정을 통해 상기 어레이 기판의 기판(110)의 데이터패드부 및 게이트패드부에 상기 제 4 도전막으로 일어지며, 각각 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 제 2 데이터패드라인(117p') 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 제 4 도전막은 상기 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
전술한 바와 같이 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 4㎛ ~ 10㎛의 단채널을 구현함에 따라 온 전류의 향상, 기생 커패시턴스의 감소 등 대면적 산화물 박막 트랜지스터의 성능을 향상시킬 수 있다. 또한, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 에치 스타퍼를 제거할 수 있어 포토공정의 삭제로 공정이 단순화되게 된다.
한편, 본 발명은 액티브층 상, 하부에 소오스/드레인전극을 형성하여 액티브층과의 접촉 면적을 증가시킬 수 있으며, 이 경우 오믹-콘택의 개선으로 소자 특성이 향상되게 되는데, 이를 다음의 제 2 실시예를 통해 상세히 설명한다.
도 9는 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터를 개략적으로 나타내는 단면도이다.
또한, 도 10은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217, 217')이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217, 217')의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정층(미도시)을 구동시키는 화소전극(218)이 형성되어 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 어레이 기판(210) 위에 형성된 게이트전극(221), 상기 게이트전극(221) 위에 형성된 게이트절연막(215a), 상기 게이트절연막(215a) 위에 형성된 제 1 데이터 배선(즉, 제 1 소오스전극(222)과 제 1 드레인전극(223) 및 제 1 데이터라인(217)), 상기 제 1 소오스전극(222)과 제 1 드레인전극(223) 상부에 산화물 반도체로 형성되어 상기 제 1 소오스전극(222)과 제 1 드레인전극(223)에 전기적으로 접속하는 액티브층(224), 상기 액티브층(224) 상부에 형성된 에치 스타퍼(225) 및 제 2 데이터 배선(즉, 제 2 소오스전극(222')과 제 2 드레인전극(223') 및 제 2 데이터라인(217'))으로 이루어져 있다.
그리고, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(224)이 형성된 어레이 기판(210) 위에 형성된 보호막(215b) 및 상기 보호막(215b)에 형성된 제 1 콘택홀(240a)을 통해 상기 제 2 드레인전극(223')과 전기적으로 접속하는 화소전극(218)을 포함한다.
이때, 상기 게이트전극(221)은 상기 게이트라인(216)에 연결되고 상기 제 1 소오스전극(222) 및 제 2 소오스전극(222')의 일부는 일 방향으로 연장되어 각각 상기 제 1 데이터라인(217) 및 제 2 데이터라인(217')에 연결되며, 상기 제 2 데이터라인(217')은 상기 제 1 데이터라인(217)과 실질적으로 동일한 형태로 상기 제 1 데이터라인(217) 위에 형성될 수 있다.
여기서, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 본 발명의 제 1 실시예와 동일하게 산화물 반도체를 이용하여 액티브층(224)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브층(224)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
또한, 상기 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV LED, 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
또한, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 제 1 데이터 배선, 즉 제 1 소오스전극(222)과 제 1 드레인전극(223) 위에 액티브층(224)을 형성함으로써 단채널을 구현할 수 있게 된다. 즉, 제 1 소오스전극(222)과 제 1 드레인전극(223) 위에 액티브층(224)을 형성함으로써 채널 길이가 상기 소오스전극(222)과 제 1 드레인전극(223) 사이의 거리로 설정될 수 있어 에치 스타퍼의 선 폭으로 채널 길이가 결정되는 기존의 구조에 비해 채널 길이를 짧게 설계할 수 있다.
또한, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 액티브층(224) 상, 하부에 소오스/드레인전극(222,222', 223,223')을 형성함에 따라 액티브층(224)과의 접촉 면적을 증가시킬 수 있으며, 이 경우 오믹-콘택의 개선으로 소자 특성이 향상되게 된다.
이와 같이 구성된 상기 본 발명의 제 2 실시예에 따른 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217, 217')에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217, 217')에 전달하게 된다.
즉, 상기 게이트라인(216)과 데이터라인(217, 217')은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드라인(217p')에 연결되며, 상기 게이트패드라인(216p)과 데이터패드라인(217p')은 상기 게이트패드라인(216p)과 데이터패드라인(217p')에 각각 전기적으로 접속된 게이트패드전극(226p)과 데이터패드전극(227p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이때, 상기 데이터패드라인(217p')은 제 2 콘택홀(240b)을 통해 상기 데이터패드전극(227p)과 전기적으로 접속하게 되며, 상기 게이트패드라인(216p)은 제 3 콘택홀(240c)을 통해 상기 게이트패드전극(226p)과 전기적으로 접속하게 된다.
도 11a 내지 도 11f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
또한, 도 12a 내지 도 12f는 상기 도 10에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 11a 및 도 12a에 도시된 바와 같이, 투명한 절연물질로 이루어진 어레이 기판(210)의 화소부에 게이트전극(221)과 게이트라인(216)을 형성하며, 상기 어레이 기판(210)의 게이트패드부에 게이트패드라인(216p)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
또한, 상기 게이트전극(221)과 게이트라인(216) 및 게이트패드라인(216p)은 제 1 도전막을 상기 어레이 기판(210) 전면에 증착한 후 포토공정을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 몰리브덴 합금, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 11b 및 도 12b에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216) 및 게이트패드라인(216p)이 형성된 어레이 기판(210) 전면에 차례대로 게이트절연막(215a)과 제 2 도전막을 형성한다.
이후, 포토공정을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(210)의 화소부에 상기 제 2 도전막으로 이루어진 제 1 소오스전극(222)과 제 1 드레인전극(223) 및 제 1 데이터라인(217)을 형성하며, 상기 어레이 기판(210)의 데이터패드부에 상기 제 2 도전막으로 이루어진 제 1 데이터패드라인(217p)을 형성한다(제 1 데이터 배선 형성).
이때, 상기 게이트절연막(215a)은 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 형성할 수 있다.
또한, 상기 제 2 도전막은 상기 제 1 데이터 배선을 형성하기 위해 액티브층 및 게이트절연막(215a)과의 접촉특성이 우수하고 상기 액티브층과 오믹-콘택이 우수한 몰리브덴 티타늄, 인듐-틴-옥사이드, 티타늄 또는 몰리브덴 등의 금속물질로 형성할 수 있다.
이때, 상기 제 1 소오스전극(222)의 일부는 일 방향으로 연장되어 상기 제 1 데이터라인(217)에 연결된다.
다음으로, 도 11c 및 도 12c에 도시된 바와 같이, 상기 제 1 데이터 배선이 형성된 어레이 기판(210) 전면에 소정의 산화물 반도체로 이루어진 산화물 반도체층 및 절연층을 형성한 후, 포토공정을 통해 상기 산화물 반도체층 및 절연층을 선택적으로 패터닝하게 되면, 상기 어레이 기판(210)의 제 1 소오스전극(222) 및 제 1 드레인전극(223) 상부에 상기 산화물 반도체로 이루어진 액티브층(224)이 형성되게 되며, 상기 액티브층(224) 위에 상기 절연층으로 이루어진 에치 스타퍼(225)가 형성되게 된다.
이때, 상기 액티브층(224)은 상기 제 1 소오스전극(222) 및 제 1 드레인전극(223) 상부에 아일랜드 형태로 형성되며, 하프-톤 노광을 이용할 경우 상기 에치 스타퍼(225)와 동일한 포토공정을 통해 형성할 수 있게 된다.
다음으로, 도 11d 및 도 12d에 도시된 바와 같이, 상기 액티브층(224)이 형성된 어레이 기판(210) 전면에 제 3 도전막을 형성한다.
이때, 상기 제 3 도전막은 상기 제 2 도전막과 이종의 금속물질로 형성할 수도 있으며, 이 경우 제 2 데이터 배선을 형성하기 위해 전도도가 우수한 알루미늄, 구리, 은, 금 등의 금속물질로 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이후, 포토공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 액티브층(224) 및 에치 스타퍼(225) 상부에 상기 제 3 도전막으로 이루어진 제 2 소오스전극(222')과 제 2 드레인전극(223') 및 제 2 데이터라인(217')을 형성하며, 상기 제 1 데이터패드라인(217p) 위에 상기 제 3 도전막으로 이루어진 제 2 데이터패드라인(217p')을 형성하게 된다(제 2 데이터 배선 형성).
이때, 상기 제 2 소오스전극(222')의 일부는 일 방향으로 연장되어 상기 제 2 데이터라인(217')에 연결되며, 상기 제 2 데이터라인(217')은 상기 제 1 데이터라인(217)과 실질적으로 동일한 형태로 상기 제 1 데이터라인(217) 위에 형성될 수 있다.
다음으로, 도 11e 및 도 12e에 도시된 바와 같이, 상기 액티브층(224)이 형성된 어레이 기판(210) 전면에 소정의 절연물질로 이루어진 보호막(215b)을 형성한다.
이후, 포토공정을 통해 상기 게이트절연막(215a)과 보호막(215b)을 선택적으로 제거하게 되면, 상기 어레이 기판(210)의 화소부에 상기 제 2 드레인전극(223')의 일부를 노출시키는 제 1 콘택홀(240a)이 형성되며, 상기 어레이 기판(210)의 데이터패드부 및 게이트패드부에 각각 상기 제 2 데이터패드라인(217p') 및 게이트패드라인(216p)의 일부를 노출시키는 제 2 콘택홀(240b) 및 제 3 콘택홀(240c)이 형성되게 된다.
이때, 상기 보호막(215b)은 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 형성할 수 있다.
다음으로, 도 11f 및 도 12f에 도시된 바와 같이, 상기 보호막(215b)이 형성된 어레이 기판(210) 전면에 제 4 도전막을 형성한 후, 포토공정을 통해 선택적으로 제거함으로써 상기 어레이 기판(210)의 화소부에 상기 제 4 도전막으로 이루어지며, 상기 제 1 콘택홀(240a)을 통해 상기 제 2 드레인전극(223')과 전기적으로 접속하는 화소전극(218)을 형성한다.
또한, 상기 포토공정을 통해 상기 어레이 기판의 기판(210)의 데이터패드부 및 게이트패드부에 상기 제 4 도전막으로 일어지며, 각각 상기 제 2 콘택홀(240b) 및 제 3 콘택홀(240c)을 통해 상기 제 2 데이터패드라인(217p') 및 게이트패드라인(216p)과 전기적으로 접속하는 데이터패드전극(227p) 및 게이트패드전극(226p)을 형성하게 된다.
이때, 상기 제 4 도전막은 상기 화소전극(218)과 데이터패드전극(227p) 및 게이트패드전극(226p)을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 산화물 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210 : 어레이 기판 116,216 : 게이트라인
117,117',217,217' : 데이터라인 118,218 : 화소전극
121,221 : 게이트전극 122,222,222' : 소오스전극
123,123',223,223' : 드레인전극 124,224 : 액티브층
225 : 에치 스타퍼
117,117',217,217' : 데이터라인 118,218 : 화소전극
121,221 : 게이트전극 122,222,222' : 소오스전극
123,123',223,223' : 드레인전극 124,224 : 액티브층
225 : 에치 스타퍼
Claims (15)
- 기판 위에 제 1 도전막으로 이루어진 게이트전극 및 게이트라인을 형성하는 단계;
상기 게이트전극 및 게이트라인이 형성된 기판 위에 게이트절연막을 형성하는 단계;
하프-톤 노광을 이용하여 상기 게이트절연막이 형성된 게이트전극 상부에 제 2 도전막으로 이루어진 소오스전극과 연장부를 가진 제 1 드레인전극 및 제 1 데이터라인을 형성하는 한편, 상기 제 1 드레인전극의 연장부 및 상기 제 1 데이터라인 위에 제 3 도전막으로 이루어진 제 2 드레인전극 및 제 2 데이터라인을 각각 형성하는 단계;
상기 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;
상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계; 및
상기 보호막 위에 상기 제 2 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며,
상기 액티브층과 제 2 드레인전극은 상기 소오스전극 및 제 1 드레인전극이 형성된 기판 위의 동일층에 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법. - 제 1 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전막은 몰리브덴 티타늄(MoTi), 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 티타늄(Ti) 또는 몰리브덴(Mo)의 금속물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 3 도전막은 상기 제 2 도전막과 이종의 금속물질로 형성하되, 알루미늄, 구리, 은 또는 금의 금속물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 액티브층은 상기 제 2 데이터라인과 제 2 드레인전극 사이에 위치하는 아일랜드 형태로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 소오스전극의 일부는 일 방향으로 연장되어 상기 제 1 데이터라인과 연결되는 한편, 상기 제 2 데이터라인은 상기 제 1 데이터라인과 동일한 형태를 가지는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 기판 위에 제 1 도전막으로 형성된 게이트전극 및 게이트라인;
상기 게이트전극 및 게이트라인이 형성된 기판 위에 형성된 게이트절연막;
상기 게이트절연막이 형성된 게이트전극 상부에 제 2 도전막으로 형성된 소오스전극과 연장부를 가진 제 1 드레인전극 및 제 1 데이터라인;
상기 제 1 드레인전극의 연장부 및 상기 제 1 데이터라인 위에 제 3 도전막으로 각각 형성된 제 2 드레인전극 및 제 2 데이터라인;
상기 소오스전극 및 제 1 드레인전극 위에 산화물 반도체로 형성된 액티브층;
상기 액티브층이 형성된 기판 위에 형성된 보호막; 및
상기 보호막 위에 형성되어 상기 제 2 드레인전극과 전기적으로 접속하는 화소전극을 포함하며,
상기 액티브층과 제 2 드레인전극은 상기 소오스전극 및 제 1 드레인전극이 형성된 기판 위의 동일층에 위치하는 것을 특징으로 하는 산화물 박막 트랜지스터. - 제 8 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
- 제 8 항에 있어서, 상기 제 2 도전막은 몰리브덴 티타늄(MoTi), 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 티타늄(Ti) 또는 몰리브덴(Mo)의 금속물질로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
- 제 10 항에 있어서, 상기 제 3 도전막은 상기 제 2 도전막과 이종의 금속물질로 이루어지되, 알루미늄, 구리, 은 또는 금의 금속물질로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
- 제 8 항에 있어서, 상기 액티브층은 상기 제 2 데이터라인과 제 2 드레인전극 사이에 위치하는 아일랜드 형태로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
- 삭제
- 제 8 항에 있어서, 상기 소오스전극의 일부는 일 방향으로 연장되어 상기 제 1 데이터라인과 연결되는 것을 특징으로 하는 산화물 박막 트랜지스터.
- 제 8 항에 있어서, 상기 제 2 데이터라인은 상기 제 1 데이터라인과 동일한 형태를 가지는 것을 특징으로 하는 산화물 박막 트랜지스터.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110055786A KR101425064B1 (ko) | 2011-06-09 | 2011-06-09 | 산화물 박막 트랜지스터 및 그 제조방법 |
| GB201210001A GB2492627B (en) | 2011-06-09 | 2012-06-06 | Oxide thin film transistor and method of fabricating the same |
| US13/490,614 US9059296B2 (en) | 2011-06-09 | 2012-06-07 | Oxide thin film transistor and method of fabricating the same |
| CN201210186683.5A CN102820319B (zh) | 2011-06-09 | 2012-06-07 | 氧化物薄膜晶体管及其制造方法 |
| JP2012130499A JP2012256890A (ja) | 2011-06-09 | 2012-06-08 | 酸化物薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110055786A KR101425064B1 (ko) | 2011-06-09 | 2011-06-09 | 산화물 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120136695A KR20120136695A (ko) | 2012-12-20 |
| KR101425064B1 true KR101425064B1 (ko) | 2014-08-01 |
Family
ID=46582377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110055786A KR101425064B1 (ko) | 2011-06-09 | 2011-06-09 | 산화물 박막 트랜지스터 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9059296B2 (ko) |
| JP (1) | JP2012256890A (ko) |
| KR (1) | KR101425064B1 (ko) |
| CN (1) | CN102820319B (ko) |
| GB (1) | GB2492627B (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
| KR101913207B1 (ko) * | 2011-10-12 | 2018-11-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법 |
| WO2013061895A1 (en) * | 2011-10-28 | 2013-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR102028980B1 (ko) * | 2013-01-31 | 2019-10-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| CN103984171A (zh) * | 2013-02-22 | 2014-08-13 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、液晶显示器 |
| JP2014183265A (ja) * | 2013-03-21 | 2014-09-29 | Toppan Printing Co Ltd | 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置 |
| US20160004110A1 (en) * | 2013-03-22 | 2016-01-07 | Sharp Kabushiki Kaisha | Display panel and method of producing display panel |
| KR102196949B1 (ko) * | 2013-03-29 | 2020-12-30 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| JP6124668B2 (ja) * | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| KR102081107B1 (ko) * | 2013-05-30 | 2020-02-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법 |
| JP6180200B2 (ja) * | 2013-06-24 | 2017-08-16 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| KR102248645B1 (ko) * | 2013-12-02 | 2021-05-04 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| CN103700626B (zh) | 2013-12-25 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
| KR102295611B1 (ko) * | 2013-12-27 | 2021-08-30 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR102315527B1 (ko) | 2015-01-19 | 2021-10-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN104659072B (zh) | 2015-03-16 | 2017-07-28 | 京东方科技集团股份有限公司 | 阵列基板和阵列基板制作方法 |
| CN104681630B (zh) | 2015-03-24 | 2018-04-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN104716167B (zh) | 2015-04-13 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种有机电致发光显示器件、其制作方法及显示装置 |
| CN104795449B (zh) | 2015-04-16 | 2016-04-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板、显示装置 |
| CN105161454B (zh) * | 2015-07-10 | 2018-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| US10345697B2 (en) * | 2017-05-10 | 2019-07-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Mask plates and manufacturing methods of array substrates |
| CN107132724B (zh) * | 2017-05-10 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种掩膜版以及阵列基板的制备方法 |
| CN107564922B (zh) | 2017-09-19 | 2020-03-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109037350A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN113467145B (zh) * | 2021-07-07 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157702A (ja) * | 2008-12-01 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2010232652A (ja) | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20100127593A (ko) * | 2009-05-26 | 2010-12-06 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR20110056962A (ko) * | 2009-11-23 | 2011-05-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
| JP3635514B2 (ja) | 1997-02-24 | 2005-04-06 | パイオニア株式会社 | 情報記録装置 |
| JP2000162641A (ja) | 1998-11-26 | 2000-06-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| TW451447B (en) | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100936908B1 (ko) * | 2003-07-18 | 2010-01-18 | 삼성전자주식회사 | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 |
| KR100585410B1 (ko) * | 2003-11-11 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| KR101145146B1 (ko) | 2005-04-07 | 2012-05-14 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법 |
| US7432737B2 (en) * | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP5525778B2 (ja) * | 2008-08-08 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8187919B2 (en) * | 2008-10-08 | 2012-05-29 | Lg Display Co. Ltd. | Oxide thin film transistor and method of fabricating the same |
| KR101531880B1 (ko) | 2008-12-30 | 2015-06-26 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| US8278657B2 (en) * | 2009-02-13 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR101578694B1 (ko) * | 2009-06-02 | 2015-12-21 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| KR101213708B1 (ko) * | 2009-06-03 | 2012-12-18 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| WO2011007682A1 (en) | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
-
2011
- 2011-06-09 KR KR1020110055786A patent/KR101425064B1/ko active IP Right Grant
-
2012
- 2012-06-06 GB GB201210001A patent/GB2492627B/en active Active
- 2012-06-07 US US13/490,614 patent/US9059296B2/en active Active
- 2012-06-07 CN CN201210186683.5A patent/CN102820319B/zh active Active
- 2012-06-08 JP JP2012130499A patent/JP2012256890A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157702A (ja) * | 2008-12-01 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2010232652A (ja) | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20100127593A (ko) * | 2009-05-26 | 2010-12-06 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR20110056962A (ko) * | 2009-11-23 | 2011-05-31 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2492627B (en) | 2013-11-13 |
| KR20120136695A (ko) | 2012-12-20 |
| GB2492627A (en) | 2013-01-09 |
| US9059296B2 (en) | 2015-06-16 |
| CN102820319B (zh) | 2016-06-08 |
| CN102820319A (zh) | 2012-12-12 |
| US20120313093A1 (en) | 2012-12-13 |
| GB201210001D0 (en) | 2012-07-18 |
| JP2012256890A (ja) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101425064B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US8878181B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US20140159034A1 (en) | Array substrate and method of fabricating the same | |
| US8208085B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20160053262A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101631620B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR101887691B1 (ko) | 프린지 필드형 액정표시장치의 제조방법 | |
| US8357937B2 (en) | Thin film transistor liquid crystal display device | |
| KR101545923B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101640812B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101201707B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101605723B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101875940B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20120075110A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR102084397B1 (ko) | 액정표시장치의 제조방법 | |
| KR20110058519A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR102066020B1 (ko) | 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 | |
| KR20110077254A (ko) | 횡전계방식 액정표시장치의 제조방법 | |
| KR101369189B1 (ko) | 반사형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 6 |