JP5597557B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平９−１６００４１号公報

本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。

本実施形態によれば、
ゲート配線と、ソース配線と、液晶分子の初期配向方向に対して左回りに鋭角に交差する第１交差線方向に沿って延出した帯状の第１主電極及び前記初期配向方向に対して右回りに鋭角に交差する第２交差線方向に沿って延出した帯状の第２主電極を含む画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１主電極の直上の位置を挟んで両側に配置され前記第１交差線方向に沿って延出した帯状の第３主電極及び前記第２主電極の直上の位置を挟んで両側に配置され前記第２交差線方向に沿って延出した帯状の第４主電極を含む対向電極と、前記対向電極を覆う第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。 図３は、一画素における最小の単位構成体を概略的に示す平面図である。 図４は、図３に示した単位構成体のうち、第１主電極、第３主電極、及び、スイッチング素子を含む液晶表示パネルの断面を概略的に示す断面図である。 図５は、第１構成例における液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。 図６は、第１構成例における液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。 図７は、第２構成例における液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。 図８は、第２構成例における液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置１の構成を概略的に示す図である。

すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。

液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに沿ってそれぞれ延出している。また、ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに直交する第２方向Ｙに沿って交互に並列配置されている。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差する第２方向Ｙに沿ってそれぞれ延出している。また、ソース配線Ｓは、第１方向Ｘに沿って並列配置されている。ここに示した例では、ゲート配線Ｇ及び補助容量線Ｃと、ソース配線Ｓとは、略直交している。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、対向電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で対向電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと対向電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界（あるいは、基板主面に対してわずかに傾いた斜め電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。

画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。対向電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素電極ＰＥに対して共通に配置されている。この対向電極ＣＥは、図示しない導電部材を介して、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

以下に、本実施形態の基本構成例について説明する。

図３は、一画素ＰＸにおける最小の単位構成体を概略的に示す平面図である。

画素電極ＰＥは、第１主電極ＰＡ及び第２主電極ＰＢを含んでいる。第１主電極ＰＡ及び第２主電極ＰＢは、図示を省略したゲート配線が延出する第１方向Ｘ及び図示を省略したソース配線が延出する第２方向Ｙ、さらには、後述する液晶分子の初期配向方向とは異なる方向に延出している。

以下に、より具体的に説明する。ここでは、初期配向方向が第１方向Ｘに相当し、初期配向方向に対して左回りに鋭角に交差する第１交差線方向が第３方向Ｄ３に相当し、初期配向方向に対して右回りに鋭角に交差する第２交差線方向が第４方向Ｄ４に相当する場合を例に説明する。

第１主電極ＰＡは、第１交差線方向つまり第３方向Ｄ３に沿って延出した帯状である。第２主電極ＰＢは、第２交差線方向つまり第４方向Ｄ４に沿って延出した帯状である。これらの第１主電極ＰＡ及び第２主電極ＰＢは、それぞれの端部で繋がっている。このため、画素電極ＰＥは、概略Ｖ字形状である。

対向電極ＣＥは、第１方向Ｘ及び第２方向Ｙとは異なる方向に延出した第３主電極ＣＡ及び第４主電極ＣＢを含んでいる。第３主電極ＣＡは、第１交差線方向つまり第３方向Ｄ３に沿って延出した帯状である。第４主電極ＣＢは、第２交差線方向つまり第４方向Ｄ４に沿って延出した帯状である。これらの第３主電極ＣＡ及び第４主電極ＣＢは、それぞれの端部で繋がっている。このため、対向電極ＣＥは、画素電極ＰＥと同様の概略Ｖ字形状である。

なお、図示した第３主電極ＣＡは第１方向Ｘに沿って２本並んでおり、以下では、これらを区別するために、図中の左側の第３主電極をＣＡ１と称し、図中の右側の第３主電極をＣＡ２と称する。同様に、第４主電極ＣＢも第１方向Ｘに沿って２本並んでおり、以下では、これらを区別するために、図中の左側の第４主電極をＣＢ１と称し、図中の右側の第４主電極をＣＢ２と称する。第３主電極ＣＡ１と第４主電極ＣＢ１とが繋がっており、第３主電極ＣＡ２と第４主電極ＣＢ２とが繋がっている。これらの第３主電極ＣＡ１及びＣＡ２、及び、第４主電極ＣＢ１及びＣＢ２は、すべて電気的に接続されている。つまり、対向電極ＣＥは、櫛歯状に形成されている。

隣接する第３主電極ＣＡ１及びＣＡ２の間には、１本の第１主電極ＰＡが位置している。つまり、第３主電極ＣＡ１及びＣＡ２は、１本の第１主電極ＰＡを挟んで両側に配置されている。このため、第１方向Ｘに沿って、第３主電極ＣＡ１、第１主電極ＰＡ、及び、第３主電極ＣＡ２と交互に配置されている。これらの第１主電極ＰＡ及び第３主電極ＣＡ１及びＣＡ２は、互いに平行に配置されている。また、第３主電極ＣＡ１と第１主電極ＰＡとの距離は、第３主電極ＣＡ２と第１主電極ＰＡとの距離と略同等である。

隣接する第４主電極ＣＢ１及びＣＢ２の間には、１本の第２主電極ＰＢが位置している。つまり、第４主電極ＣＢ１及びＣＢ２は、１本の第２主電極ＰＢを挟んで両側に配置されている。このため、第１方向Ｘに沿って、第４主電極ＣＢ１、第２主電極ＰＢ、及び、第４主電極ＣＢ２と交互に配置されている。これらの第２主電極ＰＢ及び第４主電極ＣＢ１及びＣＢ２は、互いに平行に配置されている。また、第４主電極ＣＢ１と第２主電極ＰＢとの距離は、第４主電極ＣＢ２と第２主電極ＰＢとの距離と略同等である。

ここで、初期配向方向と第１交差線方向とのなす角度、つまり、第１方向Ｘと第３方向Ｄ３とのなす角度θ１、及び、初期配向方向と第２交差線方向とのなす角度、つまり、第１方向Ｘと第４方向Ｄ４とのなす角度θ２は、０°より大きく４５°より小さい角度であることが望ましい。また、なす角度θ１がなす角度θ２と同一角度であっても良い。この場合、第１主電極ＰＡの長さと第２主電極ＰＢの長さが同一であるとき、画素電極ＰＥは、第１方向Ｘに沿った第１主電極ＰＡと第２主電極ＰＢとの境界線に対して線対称の形状となる。また、この場合、第３主電極ＣＡ１の長さと第４主電極ＣＢ１の長さが同一であり、また、第３主電極ＣＡ２の長さと第４主電極ＣＢ２の長さが同一であるとき、対向電極ＣＥは、第１方向Ｘに沿った第３主電極ＣＡと第４主電極ＣＢとの境界線に対して線対称の形状となる。

図４は、図３に示した単位構成体のうち、第１主電極ＰＡ、第３主電極ＣＡ１及びＣＡ２、及び、スイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面を概略的に示す断面図である。ここでは、第１主電極ＰＡと第３主電極ＣＡ１及びＣＡ２との間に電位差が形成された状態での等電位線が図示されている。

アレイ基板ＡＲは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第１絶縁基板ＳＵＢ１を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板ＳＵＢ１の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。

スイッチング素子ＳＷは、トップゲート型であっても良いし、ボトムゲート型であっても良く、詳述しないが、ポリシリコンやアモルファスシリコンなどによって形成された半導体層を備えている。図示した例では、スイッチング素子ＳＷは、絶縁層ＩＳによって覆われている。

画素電極ＰＥは、図示した第１主電極ＰＡ、及び、図示しない第２主電極ＰＢを含んでいる。このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。図示した例では、画素電極ＰＥは、絶縁層ＩＳの上に形成されており、絶縁層ＩＳに形成されたコンタクトホールを介してスイッチング素子ＳＷに電気的に接続されている。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥを覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。この第１配向膜ＡＬ１は、第１ラビング方向ＲＢ１にラビング処理されている。

一方、対向基板ＣＴは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第２絶縁基板ＳＵＢ２を用いて形成されている。この対向基板ＣＴは、第２絶縁基板ＳＵＢ２のアレイ基板ＡＲに対向する側に、対向電極ＣＥ、第２配向膜ＡＬ２などを備えている。なお、この対向基板ＣＴには、図示は省略するが、各画素ＰＸを区画するブラックマトリクスや各画素ＰＸに対応して配置されたカラーフィルタ層、カラーフィルタ層の表面の凹凸の影響を緩和するオーバーコート層などが配置されても良い。

対向電極ＣＥは、図示した第３主電極ＣＡ１及びＣＡ２、及び、図示しない第４主電極ＣＢ１及びＣＢ２を含んでいる。このような対向電極ＣＥは、例えば、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。図示したように、第３主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡの直上からずれた位置に配置されている。すなわち、第３主電極ＣＡ１及びＣＡ２のそれぞれは、第１主電極ＰＡの直上の位置を挟んだ両側に配置されており、第１主電極ＰＡとは対向しないように配置されている。同様に、図示しないが、第４主電極ＣＢ１及びＣＢ２のそれぞれは、第２主電極ＰＢの直上の位置を挟んだ両側に配置されており、第２主電極ＰＢとは対向しないように配置されている。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、対向電極ＣＥを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。この第２配向膜ＡＬ２は、第２ラビング方向ＲＢ２にラビング処理されている。

第１配向膜ＡＬ１の第１ラビング方向ＲＢ１及び第２配向膜ＡＬ２の第２ラビング方向ＲＢ２は、ともに初期配向方向と平行であって、図示した例では、第１方向Ｘに平行である（図３に示した例では、第１ラビング方向ＲＢ１と第２ラビング方向ＲＢ２とは平行且つ互いに逆向きの方向である）。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば３〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、図示しないが液晶分子を含んでいる。このような液晶層ＬＱは、ポジ型の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板ＳＵＢ１の外面には、第１偏光軸を有する第１偏光板ＰＬ１が接着剤などにより貼付されている。また、対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板ＳＵＢ２の外面には、第２偏光軸を有する第２偏光板ＰＬ２が接着剤などにより貼付されている。

本実施形態においては、第１偏光板ＰＬ１の第１偏光軸と、第２偏光板ＰＬ２の第２偏光軸とが直交する位置関係にあり、一方の偏光板は、その偏光軸が液晶分子の長軸方向つまり第１ラビング方向ＲＢ１あるいは第２ラビング方向と平行（つまり、第１方向Ｘと平行）または直交（つまり第２方向と平行）するように配置されている。これにより、ノーマリーブラックモードを実現している。

すなわち、液晶層ＬＱに電圧が印加されていない状態つまり画素電極ＰＥと対向電極ＣＥとの間に電位差が形成されていない無電界時（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２に平行な方向に配向している。このようなＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。ここでは、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、ともに第１方向Ｘと平行であり且つ逆向きの方向である。

このため、液晶分子ＬＭは、図３の破線で示したように、その長軸が第１方向Ｘと平行となるように配向する。つまり、液晶分子ＬＭの初期配向方向は、第１方向Ｘとなる。しかも、このとき、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向している（ホモジニアス配向）。

なお、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２がともに第１方向Ｘと平行であり且つ同じ向きの方向である場合には、液晶分子ＬＭは、その長軸が第１方向Ｘと平行となるように配向する。しかも、このとき、液晶分子ＬＭは、液晶層ＬＱの中間部において略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、図４に示したように、第１主電極ＰＡと第３主電極ＣＡ１との間、及び、第１主電極ＰＡと第３主電極ＣＡ２との間に、それぞれ基板と略平行な横電界が形成される。同様に、図示しないが、第２主電極ＰＢと第４主電極ＣＢ１との間、及び、第２主電極ＰＢと第４主電極ＣＢ２との間に、それぞれ基板と略平行な横電界が形成される。これにより、液晶分子ＬＭは、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。

図３に示した例では、第１主電極ＰＡと第３主電極ＣＡ１との間の液晶分子ＬＭは、第１主電極ＰＡと第３主電極ＣＡ１との間の横電界に沿って時計回りに回転し、第１方向Ｘに対して図中の左上を向くように配向する。第１主電極ＰＡと第３主電極ＣＡ２との間の液晶分子ＬＭは、第１主電極ＰＡと第３主電極ＣＡ２との間の横電界に沿って時計回りに回転し、第１方向Ｘに対して図中の右下を向くように配向する。

また、第２主電極ＰＢと第４主電極ＣＢ１との間の液晶分子ＬＭは、第２主電極ＰＢと第４主電極ＣＢ１との間の横電界に沿って反時計回りに回転し、第１方向Ｘに対して図中の左下を向くように配向する。第２主電極ＰＢと第４主電極ＣＢ２との間の液晶分子ＬＭは、第２主電極ＰＢと第４主電極ＣＢ２との間の横電界に沿って反時計回りに回転し、第１方向Ｘに対して図中の右上を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと対向電極ＣＥとの間に横電界が形成された状態では、液晶分子ＬＭの配向方向が４方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、各画素ＰＸには、４つのドメインが形成される。

液晶表示パネルＬＰＮに入射した一部のバックライト光は、これらの第１主電極ＰＡと第３主電極ＣＡ１との間、第１主電極ＰＡと第３主電極ＣＡ２との間、第２主電極ＰＢと第４主電極ＣＢ１との間、及び、第２主電極ＰＢと第４主電極ＣＢ２との間を通過した際に、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２を透過する（白表示）。

つまり、第１主電極ＰＡと第３主電極ＣＡ１との間、第１主電極ＰＡと第３主電極ＣＡ２との間、第２主電極ＰＢと第４主電極ＣＢ１との間、及び、第２主電極ＰＢと第４主電極ＣＢ２との間のそれぞれが表示に寄与する開口部（あるいは透過部）となる。

このような本実施形態によれば、一画素内に４つのドメインを形成することが可能となるため、４方向での視野角を光学的に補償することができ、広視野角化が可能となるとともに、階調反転の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することが可能となる。

本実施形態において、液晶分子ＬＭがＯＦＦ時に第１方向Ｘに配向している構成（つまり、第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２が第１方向Ｘに平行の構成）では、画素電極ＰＥの第１主電極ＰＡ及び対向電極ＣＥの第３主電極ＣＡが延出する第３方向Ｄ３と第１方向Ｘとのなす角度θ１、及び、画素電極ＰＥの第２主電極ＰＢ及び対向電極ＣＥの第４主電極ＣＢが延出する第４方向Ｄ４と第１方向Ｘとのなす角度θ２は、ともに０°より大きく４５°より小さいことが望ましい。

θ１及びθ２が４５°以上となると、画素電極ＰＥと対向電極ＣＥとの間に電界が形成された際に、液晶分子ＬＭが各領域で上記の方向に一様に回転しにくくなり、配向の乱れが生じやすくなる。一方で、θ１及びθ２が４５°より小さい鋭角である場合、画素電極ＰＥと対向電極ＣＥとの間の電界の強度が比較的小さくても、液晶分子ＬＭが各領域で上記の方向に一様に回転し、安定的に４つのドメインを形成することが可能となる。

なお、画素電極及び対向電極の延出方向とラビング方向とのなす角度については、５°〜２５°程度、より望ましくは１０°前後とすることが液晶分子の配向制御の観点で極めて有効である。

また、なす角度θ１がなす角度θ２と同一角度である場合には、ＯＮ時において、第１主電極ＰＡと第３主電極ＣＡとの間の液晶分子ＬＭの配向方向が第２主電極ＰＢと第４主電極ＣＢとの間の液晶分子ＬＭの配向方向と線対称となる。

また、画素電極ＰＥが配置される一画素内において、第１主電極ＰＡと第３主電極ＣＡとの間に形成された開口部の面積は、第２主電極ＰＢと第４主電極ＣＢとの間に形成された開口部の面積と略同一であることが望ましい。この場合、さらに、第１主電極ＰＡと第３主電極ＣＡ１との間に形成された開口部の面積が第１主電極ＰＡと第３主電極ＣＡ２との間に形成された開口部の面積と略同一であり、且つ、第２主電極ＰＢと第４主電極ＣＢ１との間に形成された開口部の面積が第２主電極ＰＢと第４主電極ＣＢ２との間に形成された開口部の面積と略同一であることがより望ましい。

これにより、各ドメインの透過率が略同等となる。このため、それぞれの開口部を透過した光が互いに光学的に補償し合い、広い視野角範囲に亘って均一な表示を実現することが可能となる。

なお、ＯＮ時には、画素電極ＰＥの第１主電極ＰＡ付近及び第２主電極ＰＢ付近、また、対向電極ＣＥの第３主電極ＣＡ付近及び第４主電極ＣＢ付近では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に、第１方向Ｘからほとんど動かない。このため、画素電極ＰＥ及び対向電極ＣＥは、光透過性の導電材料によって形成されているが、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び対向電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の対向電極ＣＥとの距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に影響を及ぼさない。

次に、本実施形態の第１構成例について説明する。この第１構成例は、一画素ＰＸが１つの単位構成体からなる場合に相当する。

図５は、第１構成例における液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。

ゲート配線Ｇ１、補助容量線Ｃ１及びＣ２は、それぞれ第１方向Ｘに沿って延出している。ソース配線Ｓ１及びＳ２は、それぞれ第２方向Ｙに沿って延出している。ゲート配線Ｇ１は、補助容量線Ｃ１と補助容量線Ｃ２との間に位置し、図示した例では、画素ＰＸの略中央に配置されている。

図示した例では、画素ＰＸは、図中の破線で示したように、補助容量線Ｃ１及びＣ２とソース配線Ｓ１及びＳ２とが成すマス目の領域に相当し、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さの方が長い長方形状である。図示した画素ＰＸにおいて、補助容量線Ｃ１は上側端部に配置され、補助容量線Ｃ２は下側端部に配置され、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。

画素電極ＰＥは、図示を省略したスイッチング素子に電気的に接続されている。この画素電極ＰＥは、第１主電極ＰＡ１乃至ＰＡ３、第２主電極ＰＢ１乃至ＰＢ３、第１副電極ＰＣ、及び、容量部ＰＤを含んでいる。これらの第１主電極ＰＡ１乃至ＰＡ３、第２主電極ＰＢ１乃至ＰＢ３、第１副電極ＰＣ、及び、容量部ＰＤは、一体的に形成されており、互いに電気的に接続されている。

なお、図示した例では、一画素ＰＸに配置された画素電極ＰＥのみが図示されているが、図示を省略した他の画素についても同一形状の画素電極が配置されている。また、図示した例では、第１主電極の本数及び第２主電極の本数がそれぞれ３本であるが、この例に限らない。

第１主電極ＰＡ１乃至ＰＡ３は、それぞれ第３方向Ｄ３に沿って直線的に延出した帯状に形成されている。また、これらの第１主電極ＰＡ１乃至ＰＡ３は、第１副電極ＰＣと容量部ＰＤ（あるいは補助容量線Ｃ１）との間における画素ＰＸの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。

第２主電極ＰＢ１乃至ＰＢ３は、それぞれ第４方向Ｄ４に沿って直線的に延出した帯状に形成されている。また、これらの第２主電極ＰＢ１乃至ＰＢ３は、第１副電極ＰＣと補助容量線Ｃ２との間における画素ＰＸの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。第１主電極ＰＡ１乃至ＰＡ３のそれぞれは、画素ＰＸの略中央に配置された第１副電極ＰＣを挟んで、第２主電極ＰＢ１乃至ＰＢ３のそれぞれと略線対称である。

第１副電極ＰＣは、ゲート配線Ｇ１と平行に延出した帯状に形成されている。図示した例では、第１副電極ＰＣは、第１方向Ｘに沿って直線的に延出した帯状に形成されている。この第１副電極ＰＣは、画素ＰＸの略中央部に配置され、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１を覆っている。このような第１副電極ＰＣの第１方向Ｘに沿った長さは、ソース配線Ｓ１とソース配線Ｓ２との間のゲート配線Ｇ１の第１方向Ｘに沿った長さと同等以上である。また、第１副電極ＰＣの第２方向Ｙに沿った幅は、ゲート配線Ｇ１の第２方向Ｙに沿った幅と同等以上である。このため、ソース配線Ｓ１とソース配線Ｓ２との間において、ゲート配線Ｇ１は、第１副電極ＰＣから露出していない。

容量部ＰＤは、第１方向Ｘに沿って直線的に延出した帯状に形成されている。この容量部ＰＤは、補助容量線Ｃ１の直上に配置されている。なお、この容量部ＰＤは、図示したように、画素電極ＰＥの一部（つまり、第１主電極ＰＡなどと同一材料により一体的に形成されている）であっても良いが、画素電極ＰＥに電気的に接続された他の部材、例えば、スイッチング素子の半導体層やソース配線と同一部材によって形成されても良い。このような容量部ＰＤの第１方向Ｘに沿った長さは、例えば、ソース配線Ｓ１とソース配線Ｓ２との間の補助容量線Ｃ１の第１方向Ｘに沿った長さと同等以下である。

なお、図中のＲＢ１は、アレイ基板ＡＲの表面に配置された第１配向膜ＡＬ１の第１ラビング方向を示し、また、図中のＲＢ２は、図示しない対向基板ＣＴの表面に配置された第２配向膜ＡＬ２の第２ラビング方向を示している。これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、互いに平行且つ逆向きである。これらの第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２は、第１方向Ｘと略平行な方向である。

図６は、第１構成例における液晶表示パネルＬＰＮの対向基板ＣＴにおける画素ＰＸの構造を概略的に示す平面図である。なお、対向電極ＣＥと画素電極ＰＥとの位置関係を説明するために、画素電極ＰＥを破線で図示している。

対向電極ＣＥは、第３主電極ＣＡ１及びＣＡ２、第４主電極ＣＢ１及びＣＢ２、及び、第２副電極ＣＣを含んでいる。これらの第３主電極ＣＡ１及びＣＡ２、第４主電極ＣＢ１及びＣＢ２、及び、第２副電極ＣＣは、一体的に形成されており、互いに電気的に接続されている。なお、図示した例では、第３主電極の本数及び第４主電極の本数はそれぞれ４本であるが、画素電極ＰＥの形状に合わせて適宜変更可能である。

第３主電極ＣＡ１及びＣＡ２は、それぞれ第３方向Ｄ３に沿って直線的に延出した帯状に形成されている。また、これらの第３主電極ＣＡ１及びＣＡ２は、画素ＰＸの上側半分に配置され、略等間隔に並んでおり、互いに略平行である。また、これらの第３主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡ１乃至ＰＡ３と略平行である。

このような第３主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡ１乃至ＰＡ３と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第３主電極ＣＡ１は、第１主電極ＰＡ１と第１主電極ＰＡ２との間の略中間の位置している。第３主電極ＣＡ２は、第１主電極ＰＡ２と第１主電極ＰＡ３との間の略中間の位置している。

第４主電極ＣＢ１及びＣＢ２は、それぞれ第４方向Ｄ４に沿って直線的に延出した帯状に形成されている。また、これらの第４主電極ＣＢ１及びＣＢ２は、画素ＰＸの下側半分に配置され、略等間隔に並んでおり、互いに略平行である。第４主電極ＣＢ１及びＣＢ２のそれぞれは、画素ＰＸの略中央に配置された第２副電極ＣＣを挟んで、第２主電極ＣＡ１及びＣＡ２のそれぞれと略線対称である。

また、これらの第４主電極ＣＢ１及びＣＢ２は、第２主電極ＰＢ１乃至ＰＢ３と略平行である。このような第４主電極ＣＢ１及びＣＢ２は、第２主電極ＰＢ１乃至ＰＢ３と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第４主電極ＣＢ１は、第２主電極ＰＢ１と第２主電極ＰＢ２との間の略中間の位置している。第４主電極ＣＢ２は、第２主電極ＰＢ２と第２主電極ＰＢ３との間の略中間の位置している。

第２副電極ＣＣは、第１副電極ＰＣと平行に延出した帯状に形成されている。図示した例では、第２副電極ＣＣは、第１方向Ｘに沿って直線的に延出した帯状に形成されている。この第２副電極ＣＣは、画素ＰＸの略中央部に配置され、第１副電極ＰＣの直上に延出している。

このような画素ＰＸのうち、主として表示に寄与する開口部は、画素電極ＰＥの第１主電極ＰＡ１乃至ＰＡ３と対向電極ＣＥの第３主電極ＣＡ１及びＣＡ２との間、及び、画素電極ＰＥの第２主電極ＰＢ１乃至ＰＢ３と対向電極ＣＥの第４主電極ＣＢ１及びＣＢ２との間に形成される。画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、各開口部における液晶分子ＬＭの主な配向方向は、図中の矢印Ａ１乃至Ａ４のいずれかで示した方向である。つまり、一画素ＰＸにおいて、４分割配向されている。

本実施形態の第１構成例によれば、上記の基本構成例で述べた効果に加えて、ゲート配線Ｇ１の直上には、第１副電極ＰＣが配置されているため、ゲート配線Ｇ１からの電界が第２副電極ＰＣによって遮蔽される。このため、ゲート配線Ｇ１から液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、光抜けや焼きツキなどの表示不良の発生を抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することができる。

また、この第１構成例によれば、画素電極ＰＥの第１副電極ＰＣと、対向電極ＣＥの第２副電極ＣＣとが平行に且つ液晶層ＬＱを介して重なるように配置されているため、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された際には、これらの間に縦電界が形成される。このような縦電界は、画素ＰＸの上側半分と下側半分とを仕切り、液晶分子を基板に対して略垂直に配向させる。

このような縦電界の作用により、画素ＰＸの上側半分において矢印Ａ１または矢印Ａ２の方向に液晶分子を配向させた状態を保持できるとともに、画素ＰＸの下側半分において矢印Ａ３または矢印Ａ４の方向に液晶分子を配向させた状態を保持することが可能となる。このため、１画素ＰＸにおいて、液晶分子の配向が異なる４つの領域のそれぞれの占める割合も略同等に維持することが可能となる。これにより、液晶表示パネルＬＰＮに対して押圧するような応力が加わったとしても、１画素ＰＸ内において液晶分子の配向乱れの発生が抑制でき、瞬時に元の配向状態に復帰することが可能となる。

次に、本実施形態の第２構成例について説明する。この第２構成例は、一画素ＰＸが複数の単位構成体からなる場合に相当する。この単位構成体とは、上記の通り、第３方向Ｄ３に沿って延出した第１主電極ＰＡ及び第３主電極ＣＡの組み合わせ、及び、第４方向Ｄ４に沿って延出した第２主電極ＰＢ及び第４主電極ＣＢの組み合わせを合わせたものである。

ここでは、一画素ＰＸが一方向に並んだ第１単位構成体ＵＡ１及び第２単位構成体ＵＡ２を含む場合、特に、第２方向Ｙに並んだ第１単位構成体ＵＡ１及び第２単位構成体ＵＡ２を含む場合について説明するが、単位構成体ＵＡ１及び第２単位構成体ＵＡ２が並ぶ方向は第２方向Ｙ以外の方向であってもよい。なお、この第２構成例において、第１構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。

図７は、第２構成例における液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。

詳細な説明は省略するが、画素電極ＰＥは、画素ＰＸの上側半分には、第１単位構成体ＵＡ１をなす第１主電極ＰＡ１乃至ＰＡ３及び第２主電極ＰＢ１乃至ＰＢ３を含み、画素ＰＸの下側半分には、第２単位構成体ＵＡ２をなす第１主電極ＰＡ１乃至ＰＡ３及び第２主電極ＰＢ１乃至ＰＢ３を含んでいる。

第１単位構成体ＵＡ１においては、第１主電極ＰＡ１乃至ＰＡ３は、それぞれ第３方向Ｄ３に沿って直線的に延出し、略等しい間隔（Ｌ１１）をおいて並んでいる。また、第２主電極ＰＢ１乃至ＰＢ３は、それぞれ第４方向Ｄ４に沿って直線的に延出し、略等しい間隔（Ｌ２１）をおいて並んでいる。

第２単位構成体ＵＡ２においては、第１主電極ＰＡ１乃至ＰＡ３は、それぞれ第３方向Ｄ３に沿って直線的に延出し、略等しい間隔（Ｌ１２）をおいて並んでいる。なお、第２単位構成体ＵＡ２における第１主電極ＰＡ１乃至ＰＡ３のそれぞれの間隔Ｌ１２は、第１単位構成体ＵＡ１における第１主電極ＰＡ１乃至ＰＡ３のそれぞれの間隔Ｌ１１とは異なっている。ここでは、間隔Ｌ１２は間隔Ｌ１１よりも大きい。

また、第２単位構成体ＵＡ２において、第２主電極ＰＢ１乃至ＰＢ３は、それぞれ第４方向Ｄ４に沿って直線的に延出し、略等しい間隔（Ｌ２２）をおいて並んでいる。なお、第２単位構成体ＵＡ２における第２主電極ＰＢ１乃至ＰＢ３のそれぞれの間隔Ｌ２２は、第１単位構成体ＵＡ１における第２主電極ＰＢ１乃至ＰＢ３のそれぞれの間隔Ｌ２１とは異なっている。ここでは、間隔Ｌ２２は間隔Ｌ２１よりも大きい。

また、画素電極ＰＥは、第１単位構成体ＵＡ１と第２単位構成体ＵＡ２との間に配置された第１副電極ＰＣ、及び、画素の一端側に配置された容量部ＰＤを含んでいる。第１副電極ＰＣは、画素ＰＸの略中央を横切るゲート配線Ｇの直上に配置されている。容量部ＰＤは、補助容量線Ｃ１の直上に配置されている。

第１単位構成体ＵＡ１をなす第１主電極ＰＡ１乃至ＰＡ３及び第２主電極ＰＢ１乃至ＰＢ３、第２単位構成体ＵＡ２をなす第１主電極ＰＡ１乃至ＰＡ３及び第２主電極ＰＢ１乃至ＰＢ３、第１副電極ＰＣ、及び、容量部ＰＤは、互いに電気的に接続されている。

図８は、第２構成例における液晶表示パネルＬＰＮの対向基板ＣＴにおける画素ＰＸの構造を概略的に示す平面図である。なお、対向電極ＣＥと画素電極ＰＥとの位置関係を説明するために、画素電極ＰＥを破線で図示している。

対向電極ＣＥは、画素ＰＸの上側半分には、第１単位構成体ＵＡ１をなす第３主電極ＣＡ１及びＣＡ２、及び、第４主電極ＣＢ１及びＣＢ２を含み、画素ＰＸの下側半分には、第２単位構成体ＵＡ２をなす第３主電極ＣＡ１及びＣＡ２、及び、第４主電極ＣＢ１及びＣＢ２を含んでいる。

第１単位構成体ＵＡ１においては、第３主電極ＣＡ１及びＣＡ２のそれぞれは第３方向Ｄ３に沿って直線的に延出し、第４主電極ＣＢ１及びＣＢ２のそれぞれは第４方向Ｄ４に沿って直線的に延出している。第２単位構成体ＵＡ２においても同様に、第３主電極ＣＡ１及びＣＡ２のそれぞれは第３方向Ｄ３に沿って直線的に延出し、第４主電極ＣＢ１及びＣＢ２のそれぞれは第４方向Ｄ４に沿って直線的に延出している。

第１単位構成体ＵＡ１及び第２単位構成体ＵＡ２のそれぞれにおいて、第３主電極ＣＡ１及びＣＡ２は、第１主電極ＰＡ１乃至ＰＡ３と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第３主電極ＣＡ１は、第１主電極ＰＡ１と第１主電極ＰＡ２との間の略中間の位置している。第３主電極ＣＡ２は、第１主電極ＰＡ２と第１主電極ＰＡ３との間の略中間の位置している。同様に、第４主電極ＣＢ１及びＣＢ２は、第２主電極ＰＢ１乃至ＰＢ３と重なることはなく、略一定の間隔を置いて交互に並んでいる。すなわち、第４主電極ＣＢ１は、第２主電極ＰＢ１と第２主電極ＰＢ２との間の略中間の位置している。第４主電極ＣＢ２は、第２主電極ＰＢ２と第２主電極ＰＢ３との間の略中間の位置している。

また、対向電極ＣＥは、第１単位構成体ＵＡ１と第２単位構成体ＵＡ２との間に配置された第２副電極ＣＣを含んでいる。この第２副電極ＣＣは、画素ＰＸの略中央を横切るゲート配線Ｇの直上に配置されている。

この第２構成例においては、第１単位構成体ＵＡ１における第１主電極ＰＡと第３主電極ＣＡとの間隔が第２単位構成体ＵＡ２における第１主電極ＰＡと第３主電極ＣＡとの間隔と異なっている。また、第１単位構成体ＵＡ１における第２主電極ＰＢと第４主電極ＣＢとの間隔が第２単位構成体ＵＡ２における第２主電極ＰＢと第４主電極ＣＢとの間隔と異なっている。

画素ＰＸの上側半分においては、第１単位構成体ＵＡ１により、画素電極ＰＥの第１主電極ＰＡ１乃至ＰＡ３と対向電極ＣＥの第３主電極ＣＡ１及びＣＡ２との間、及び、画素電極ＰＥの第２主電極ＰＢ１乃至ＰＢ３と対向電極ＣＥの第４主電極ＣＢ１及びＣＢ２との間にそれぞれ開口部が形成される。このような第１単位構成体ＵＡ１では、画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、各開口部における液晶分子ＬＭの主な配向方向は、図中の矢印Ａ１乃至Ａ４のいずれかで示した方向である。

画素ＰＸの下側半分においては、第２単位構成体ＵＡ２により、画素電極ＰＥの第１主電極ＰＡ１乃至ＰＡ３と対向電極ＣＥの第３主電極ＣＡ１及びＣＡ２との間、及び、画素電極ＰＥの第２主電極ＰＢ１乃至ＰＢ３と対向電極ＣＥの第４主電極ＣＢ１及びＣＢ２との間にそれぞれ開口部が形成される。このような第２単位構成体ＵＡ２では、各開口部を形成する主電極間隔が第１単位構成体ＵＡ１のそれとは異なるため、画素電極ＰＥと対向電極ＣＥとの間に電界が形成された状態では、各開口部における液晶分子ＬＭの主な配向方向は、図中の矢印Ａ５乃至Ａ８のいずれかで示した方向となる。これらの矢印Ａ５乃至Ａ８で示した方向は、矢印Ａ１乃至Ａ４で示した方向とは異なる。したがって、このような第２構成例においては、一画素ＰＸにおいて、８分割配向されていることになる。

このような第２構成例によれば、上記の第１構成例で述べた効果に加えて、より多くの視角方向を光学的に補償することができ、階調表示を行った際の視角依存性をより低減することが可能となる。

なお、上記の本実施形態においては、液晶分子の初期配向方向が第１方向Ｘに相当する場合について説明したが、初期配向方向は第２方向Ｙであっても良いし、第１方向Ｘ及び第２方向Ｙとは異なる方向であっても良い。いずれの場合であっても、第１主電極及び第３主電極が延出する第１交差線方向、及び、第２主電極及び第４主電極が延出する第２交差線方向は、初期配向方向を基準として適宜設定される。

以下に、上記の第１構成例に対応した実施例１及び第２構成例に対応した実施例２についてそれぞれ説明する。

≪実施例１≫
図５に示したような形状の画素電極ＰＥを備えたアレイ基板ＡＲを用意した。画素電極ＰＥを構成する第１主電極ＰＡ及び第２主電極ＰＢのそれぞれの幅は７μｍとした。このようなアレイ基板ＡＲについては、画素電極ＰＥを覆う７０μｍの膜厚の水平配向性を示す第１配向膜ＡＬ１を形成し、第１方向Ｘに沿ってラビング処理した。

一方で、図６に示したような形状の対向電極ＣＥを備えた対向基板ＣＴを用意した。対向電極ＣＥを構成する第３主電極ＣＡ及び第４主電極ＣＢのそれぞれの幅は７μｍとした。このような対向基板ＣＴについては、対向電極ＣＥを覆う７０μｍの膜厚の水平配向性を示す第２配向膜ＡＬ２を形成し、第１方向Ｘに沿ってラビング処理した。但し、第１配向膜ＡＬ１の第１ラビング方向ＲＢは、第２配向膜ＡＬ２の第２ラビング方向ＲＢ２とは逆向きとした。また、第１主電極ＰＡ及び第３主電極ＣＡが延出する第３方向Ｄ３と第１方向Ｘとのなす角度θ１、及び、第２主電極ＰＢ及び第４主電極ＣＢが延出する第４方向Ｄ４と第１方向Ｘとのなす角度θ２は、それぞれ２０°とした。

このようなアレイ基板ＡＲと対向基板ＣＴとの間に４．０μｍのセルギャップを形成し、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた。このとき、画素電極ＰＥの各主電極と対向電極ＣＥの各主電極との間隔は１０μｍに設定した。これらのアレイ基板ＡＲと対向基板ＣＴとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ５０μｍの液晶表示パネルＬＰＮを作製した。

このような実施例１によれば、一画素ＰＸが４ドメイン化され、４方向に対して視角を補償することができた。また、この実施例１によれば、一画素ＰＸが２ドメイン化された比較例の表示品位と比較したとき、広視野角化され、階調反転の発生を抑制できることが確認された。さらに、この実施例１によれば、各画素ＰＸで黒表示を行った際に、ゲート配線Ｇの近傍で、光抜けが発生しないことが確認された。

≪実施例２≫
図７に示したような形状の画素電極ＰＥを備えたアレイ基板ＡＲを用意した。画素電極ＰＥを構成する第１主電極ＰＡ及び第２主電極ＰＢのそれぞれの幅は７μｍとした。このようなアレイ基板ＡＲについては、画素電極ＰＥを覆う７０μｍの膜厚の水平配向性を示す第１配向膜ＡＬ１を形成し、第１方向Ｘに沿ってラビング処理した。

一方で、図８に示したような形状の対向電極ＣＥを備えた対向基板ＣＴを用意した。対向電極ＣＥを構成する第３主電極ＣＡ及び第４主電極ＣＢのそれぞれの幅は７μｍとした。このような対向基板ＣＴについては、対向電極ＣＥを覆う７０μｍの膜厚の水平配向性を示す第２配向膜ＡＬ２を形成し、第１方向Ｘに沿ってラビング処理した。但し、第１配向膜ＡＬ１の第１ラビング方向ＲＢは、第２配向膜ＡＬ２の第２ラビング方向ＲＢ２とは逆向きとした。また、第１主電極ＰＡ及び第３主電極ＣＡが延出する第３方向Ｄ３と第１方向Ｘとのなす角度θ１、及び、第２主電極ＰＢ及び第４主電極ＣＢが延出する第４方向Ｄ４と第１方向Ｘとのなす角度θ２は、それぞれ２０°とした。

このようなアレイ基板ＡＲと対向基板ＣＴとの間に４．０μｍのセルギャップを形成し、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた。このとき、画素ＰＸの上側半分の第１単位構成体ＵＡ１においては、画素電極ＰＥの各主電極と対向電極ＣＥの各主電極との間隔は１０μｍに設定した。また、画素ＰＸの下側半分の第２単位構成体ＵＡ２においては、画素電極ＰＥの各主電極と対向電極ＣＥの各主電極との間隔は１３μｍに設定した。これらのアレイ基板ＡＲと対向基板ＣＴとの間には、メルク社製ポジ型液晶材料を注入して画素ピッチ５０μｍの液晶表示パネルＬＰＮを作製した。

このような実施例２によれば、一画素ＰＸにおいて、実施例１よりもさらに多くのドメインが形成され、より多くの方向での視角を補償することができた。また、この実施例２によれば、実施例１の表示品位と比較したとき、階調表示を行った際の視角依存性をより低減できることが確認された。さらに、この実施例２によれば、各画素ＰＸで黒表示を行った際に、ゲート配線Ｇの近傍で、光抜けが発生しないことが確認された。

以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＡＣＴ…アクティブエリア ＰＸ…画素
Ｓ…ソース配線 Ｇ…ゲート配線 Ｃ…補助容量線
ＳＷ…スイッチング素子
ＰＥ…画素電極
ＰＡ…第１主電極 ＰＢ…第２主電極
ＰＣ…第１副電極 ＰＤ…容量部
ＣＥ…対向電極
ＣＡ…第３主電極 ＣＢ…第４主電極
ＣＣ…第２副電極
ＵＡ１…第１単位構成体 ＵＡ２…第２単位構成体

Claims (8)

1. 第１方向に沿って延出したゲート配線と、第１方向に直交する第２方向に沿って延出したソース配線と、液晶分子の初期配向方向に対して左回りに鋭角に交差する第１交差線方向に沿って延出した帯状の第１主電極及び前記初期配向方向に対して右回りに鋭角に交差する第２交差線方向に沿って延出した帯状の第２主電極を含む画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
   前記第１主電極の直上の位置を挟んで両側に配置され前記第１交差線方向に沿って延出した帯状の第３主電極及び前記第２主電極の直上の位置を挟んで両側に配置され前記第２交差線方向に沿って延出した帯状の第４主電極を含む対向電極と、前記対向電極を覆う第２配向膜と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
   前記第１主電極及び前記第３主電極の組み合わせ及び前記第２主電極及び前記第４主電極の組み合わせを単位構成体としたとき、一画素が第２方向に並んだ２つの単位構成体を含み、
   一方の単位構成体における前記第１主電極と前記第３主電極との間隔が他方の単位構成体における前記第１主電極と前記第３主電極との間隔と異なり、
   前記一方の単位構成体における前記第２主電極と前記第４主電極との間隔が前記他方の単位構成体における前記第２主電極と前記第４主電極との間隔と異なり、
   前記第１配向膜の第１ラビング方向及び前記第２配向膜の第２ラビング方向は、ともに前記初期配向方向と平行であり且つ同じ向きであることを特徴とする液晶表示装置。
2. 前記初期配向方向と前記第１交差線方向とのなす角度θ１、及び、前記初期配向方向と前記第２交差線方向とのなす角度θ２は、０°より大きく４５°より小さいことを特徴とする請求項１に記載の液晶表示装置。
3. 前記初期配向方向と前記第１交差線方向とのなす角度θ１は、前記初期配向方向と前記第２交差線方向とのなす角度θ２と同一角度であることを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記画素電極が配置される一画素内において、前記第１主電極と前記第３主電極との間に形成された第１開口部の面積は、前記第２主電極と前記第４主電極との間に形成された第２開口部の面積と略同一であることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記画素電極は、前記ゲート配線を覆うとともに前記ゲート配線と平行に延出した帯状の第１副電極を含み、
   前記対向電極は、前記第１副電極の直上に配置され前記第１副電極と平行に延出した帯状の第２副電極を含むことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
6. 前記ゲート配線は、画素の略中央に配置されたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
7. さらに、前記第１基板は、補助容量線と、前記補助容量線の直上に配置され且つ前記画素電極と電気的に接続された容量部と、を備えたことを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. 前記初期配向方向は、第１方向に平行であることを特徴とする請求項１に記載の液晶表示装置。

Images