JP5386555B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平０９−１６００４１号公報

本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
直線的に延出した第１エッジを有する帯状の主画素電極と、前記主画素電極の前記第１エッジから突出した副画素電極と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記副画素電極は、前記第１エッジから第１距離をおいた位置で第１幅を有し、前記第１エッジから第１距離よりも離れた第２距離をおいた位置で第１幅より小さい第２幅を有することを特徴とする液晶表示装置が提供される。

本実施形態によれば、
第１方向に沿って間隔をおいて隣接し第１方向に交差する第２方向に沿って延出した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との間において第２方向に沿って延出した主画素電極と、前記主画素電極から前記第１ソース配線及び前記第２ソース配線に向かってそれぞれ突出した副画素電極と、を備えた第１基板と、前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記主画素電極と略平行に延出した主共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記副画素電極は、前記主画素電極側で第２方向に沿った第１幅を有し、前記第１ソース配線側及び前記第２ソース配線側で第２方向に沿って第１幅より小さい第２幅を有することを特徴とする液晶表示装置が提供される。

本実施形態によれば、
直線的に延出した第１エッジを有する帯状の主画素電極と、前記主画素電極の前記第１エッジとは異なる方向に延出した第２エッジを有する副画素電極と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延出した主共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記第１エッジと直線状の前記第２エッジとのなす角度、または、前記第１エッジと曲線状の前記第２エッジの接線とのなす角度は、鈍角であることを特徴とする液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。 図３は、図２に示した副画素電極及びその周辺を拡大したＸ−Ｙ平面における平面図である。 図４は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。 図５は、図２に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。 図６は、本実施形態の液晶表示パネルにおける画素電極と共通電極との間に形成される電界及び透過率の関係を説明するための図である。 図７は、比較例の液晶表示パネルにおける画素電極と共通電極との間に形成される電界及び透過率の関係を説明するための図である。 図８は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図９は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図１０は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図１１は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図１２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図１３は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。 図１４は、アレイ基板を対向基板側から見たときの他の構造例を概略的に示す平面図である。 図１５は、アレイ基板を対向基板側から見たときの他の構造例を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。

図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて隣接し、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて隣接し、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。

図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素ＰＸの略中央部に配置されている。

スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。

画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。

主画素電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との間において、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。また、主画素電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。また、主画素電極ＰＡは、第２方向Ｙに沿って直線的に延出した第１エッジＥ１を有している。

副画素電極ＰＢは、主画素電極ＰＡの第１エッジＥ１から突出している、あるいは、主画素電極ＰＡからソース配線Ｓ１及びソース配線Ｓ２に向かってそれぞれ突出している。この副画素電極ＰＢのうち、ソース配線Ｓ１に向かって突出した領域を第１領域ＰＢ１とし、ソース配線Ｓ２に向かって突出した領域を第２領域ＰＢ２とする。これらの第１領域ＰＢ１及び第２領域ＰＢ２は、同一形状であり、主画素電極ＰＡの中心線Ｏに対して線対称である。このような副画素電極ＰＢは、第１エッジＥ１に繋がる第２エッジＥ２を有している。この第２エッジＥ２は、第１エッジＥ１とは異なる方向つまり第２方向Ｙとは異なる方向に延出している。この副画素電極ＰＢの形状については、後に詳述する。

図示した例では、副画素電極ＰＢの直下には、補助容量線Ｃ１が配置されている。つまり、副画素電極ＰＢの第１領域ＰＢ１及び第２領域ＰＢ２は、その全体が補助容量線Ｃ１と重なる領域に位置している。このような副画素電極ＰＢは、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。

共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。主画素電極ＰＡと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。

すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。

これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。

図３は、図２に示した副画素電極ＰＢ及びその周辺を拡大したＸ−Ｙ平面における平面図である。なお、ここでは、説明に必要な箇所のみを図示している。

図示した例では、副画素電極ＰＢのうち、主画素電極ＰＡとソース配線Ｓ１との間に位置する第１領域ＰＢ１、及び、主画素電極ＰＡとソース配線Ｓ２との間に位置する第２領域ＰＢ２は、それぞれ三角形状である。第１領域ＰＢ１は、第１エッジＥ１にそれぞれ繋がる直線状の第２エッジＥ２を有し、これらの交点つまり第１領域ＰＢ１の頂点Ｔ１がソース配線Ｓ１あるいは主共通電極ＣＡＬに最も近接する位置にある。第２領域ＰＢ２も同様に、第１エッジＥ１にそれぞれ繋がる直線状の第２エッジＥ２を有し、これらの交点つまり第２領域ＰＢ２の頂点Ｔ２がソース配線Ｓ２あるいは主共通電極ＣＡＲに最も近接する位置にある。

このような第１エッジＥ１と第２エッジＥ２とのなす角度θは９０°より大きな鈍角となる。図示した４箇所のなす角度θは、いずれも略同等の角度である。一例として、なす角度θは１３５°である。

副画素電極ＰＢの第２方向Ｙに沿った幅に着目すると、主画素電極ＰＡから離れるほど（あるいはソース配線や主共通電極に近づくほど）小さい幅となる。すなわち、副画素電極ＰＢの第１領域ＰＢ１は、第１エッジＥ１から第１方向Ｘに沿って第１距離Ｄ１をおいた位置（主画素電極ＰＡ側の位置）で第１幅Ｗ１を有し、第１エッジＥ１から第１方向Ｘに沿って第１距離Ｄ１よりも離れた第２距離Ｄ２をおいた位置（ソース配線Ｓ１側の位置あるいは主共通電極ＣＡＬ側の位置）で第１幅Ｗ１より小さい第２幅Ｗ２を有している。同様に、副画素電極ＰＢの第２領域ＰＢ２は、主画素電極ＰＡ側の位置で第１幅Ｗ１を有し、ソース配線Ｓ２側の位置あるいは主共通電極ＣＡＲ側の位置で第１幅Ｗ１より小さい第２幅Ｗ２を有している。

図４は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。主共通電極ＣＡは、ソース配線Ｓの直上に位置している。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。

第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図４を参照しながら説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となるため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、初期配向としてスプレイ配向にした場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域のうち、下側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向し、また、上側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域のうち、下側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向し、上側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

図５は、図２に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。

ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。

図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。なお、液晶分子ＬＭのダイレクタがＸ−Ｙ平面内で０°−１８０°の方位と略平行となる場合、あるいは、Ｘ−Ｙ平面内で９０°−２７０°の方位と略平行となる場合には、透過率は最小となる。

ＯＮ状態において、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては液晶分子ＬＭが初期配向方向からほとんど回転しない（液晶分子ＬＭのダイレクタが９０°−２７０°の方位と略平行となる）ため、透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。

なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。

本実施形態では、画素電極ＰＥは、主画素電極ＰＡに近い位置で第１幅Ｗ１を有するとともに主画素電極ＰＡからより離れた位置で第１幅Ｗ１よりも小さい第２幅Ｗ２を有する副画素電極ＰＢを備えている。このため、開口部において高い透過率を得ることが可能である。この点について、以下により具体的に説明する。

図６は、本実施形態の液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界及び透過率の関係を説明するための図である。ここでは、主画素電極ＰＡから突出した副画素電極ＰＢの第１領域ＰＢ１と、主共通電極ＣＡＬとの間に形成される電界と透過率の関係を例に説明する。ここに示した例は、副画素電極ＰＢの第２方向Ｙに沿った幅が主画素電極ＰＡから離れるほど小さくなる例、あるいは、主画素電極ＰＡの第１エッジＥ１とこれに繋がる副画素電極ＰＢの第２エッジＥ２とのなす角度θが鈍角である例に相当する。

ＯＮ時には、主画素電極ＰＡ及び副画素電極ＰＢと主共通電極ＣＡＬとの間に電界が形成され、液晶分子ＬＭの配向状態が初期配向状態から変化した領域ではバックライト光が透過し、明部（白表示）となる。但し、上記の通り、ＯＮ時であっても、画素電極ＰＥ及び共通電極ＣＥに重なる領域では、液晶分子ＬＭの配向状態が初期配向状態からほとんど変化しないため、バックライト光が透過せず、暗部（黒表示）となる。なお、副画素電極ＰＢの直下を通り第１方向Ｘに沿って延出する補助容量線Ｃ１や、図示しないゲート配線及びソース配線に重なる領域では、これらの配線が遮光性であるため、ＯＮ時あるいはＯＦＦ時を問わず、バックライト光が透過せず、暗部となる。

このようなＯＮ時においては、第１エッジＥ１と第２エッジＥ２とが繋がる交点Ｅ１２から主共通電極ＣＡＬに向かう電界は、Ｘ−Ｙ平面内において、第１方向Ｘに対して４５°−２２５°方位、あるいは、第１方向Ｘに対して１３５°−３１５°方位に近づく。このため、補助容量線Ｃ１に重ならない領域であって、交点Ｅ１２に近い領域では、液晶分子ＬＭの配向状態は、透過率が最大となる４５°−２２５°方位、あるいは、１３５°−３１５°方位に近づくように変化する。つまり、このような交点Ｅ１２付近の領域では、バックライト光が透過し、明部（白表示）となる。

一方で、第１領域ＰＢ１の頂点Ｔ１付近から主共通電極ＣＡＬに向かう電界は、Ｘ−Ｙ平面内において、第１方向Ｘに対して０°−１８０°方位に近づく。このため、このような領域の液晶分子ＬＭの配向状態は、透過率が最小となる０°−１８０°方位に近づくように変化する。つまり、このような領域は、バックライト光が透過しない暗部となるが、もともと補助容量線Ｃ１の直上に位置しており、液晶分子ＬＭの配向状態にかかわらず、暗部となるため、実質的な透過率のロスにはならない。

このように、本実施形態の構成によれば、第１エッジＥ１と第２エッジＥ２とが繋がる交点Ｅ１２付近での暗部の発生を抑制することができ、透過率を向上することが可能となる。

図７は、比較例の液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界及び透過率の関係を説明するための図である。ここに示した例は、副画素電極ＰＢの第２方向Ｙに沿った幅が主画素電極ＰＡから距離にかかわらず一定となる例、あるいは、主画素電極ＰＡの第１エッジＥ１とこれに繋がる副画素電極ＰＢの第２エッジＥ２とのなす角度θが直角である例に相当する。

ＯＮ時には、主画素電極ＰＡ及び副画素電極ＰＢと主共通電極ＣＡＬとの間に電界が形成される。このようなＯＮ時においては、第１エッジＥ１と第２エッジＥ２とが繋がる交点Ｅ１２から主共通電極ＣＡＬに向かう電界は、Ｘ−Ｙ平面内において、第１方向Ｘに対して９０°−２７０°方位に近づく。特に、交点Ｅ１２に近い位置では、電界が第１エッジＥ１に沿うように形成される。このため、補助容量線Ｃ１に重ならない領域であって、交点Ｅ１２に近い領域では、液晶分子ＬＭの配向状態は、透過率が最小となる９０°−２７０°方位に近づくように変化する。つまり、このような領域では、バックライト光が透過せず、暗部（黒表示）となる。

このように、比較例の構成によれば、第１エッジＥ１と第２エッジＥ２とが繋がる交点Ｅ１２付近で暗部が発生するため、透過率をロスすることになる。つまり、図７に示した比較例では、図６に示した本実施形態と比較して、透過率が低下することになる。なお、図７に示した比較例では、第１エッジＥ１と第２エッジＥ２とのなす角度θが直角である場合について説明したが、なす角度θが９０°よりも小さくなるほど、交点Ｅ１２と主共通電極ＣＡＬとの間に形成される電界が９０°−２７０°方位に近づくため、暗部が拡大し、透過率のロスが大きくなる。

上記の現象を確認するため、発明者は、図６に示した本実施形態に相当する液晶表示装置と、図７に示した比較例に相当する液晶表示装置とを用意し、同一印加電圧のＯＮ状態で、透過率を測定した。本実施形態に相当する液晶表示装置では、主画素電極ＰＡの第１エッジＥ１とこれに繋がる副画素電極ＰＢの第２エッジＥ２とのなす角度θを１３５°とした。比較例に相当する液晶表示装置では、第１エッジＥ１と第２エッジＥ２とのなす角度θを８０°とした。

他の条件については全て同一である。すなわち、主画素電極ＰＡの第１方向Ｘに沿った幅を５μｍとし、主共通電極ＣＡの第１方向Ｘに沿った幅を５μｍとし、主画素電極ＰＡと主共通電極ＣＡとの第１方向Ｘに沿った水平電極間距離を１０μｍとし、画素ピッチを３０μｍとし、セルギャップを４μｍとした。

比較例に相当する液晶表示装置での透過率を１としたとき、本実施形態に相当する液晶表示装置では、１．０５の透過率を得ることができた。

このような本実施形態によれば、アレイ基板ＡＲに備えられる画素電極ＰＥの主画素電極ＰＡとこれに繋がる副画素電極ＰＢとの交点付近で暗部の発生を抑制することができ、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。

また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、主画素電極と主共通電極との間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された主画素電極に対して主共通電極の配置位置を変更する）ことで、図５に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

また、本実施形態によれば、図５に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

また、上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。つまり、副画素電極ＰＢの第１領域ＰＢ１及び第２領域ＰＢ２は、その全体がゲート配線と重なる領域に位置していても良い。

本実施形態において、画素ＰＸの構造は、図２に示した例に限定されるものではない。以下に、本実施形態のバリエーションについて説明するが、画素電極ＰＥと、主共通電極ＣＡＬ及び主共通電極ＣＡＲとを図示し、他の構成の図示を省略する。

図８は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図２に示した構造例と比較して、副画素電極ＰＢが第１エッジＥ１に繋がる曲線状の第２エッジＥ２を有している点で相違している。この場合、第１エッジＥ１と、第２エッジＥ２の接線とのなす角度θが鈍角となる。このような副画素電極ＰＢにおいて、主共通電極ＣＡＬに向かって突出した第１領域ＰＢ１及び主共通電極ＣＡＲに向かって突出した第２領域ＰＢ２は、いずれも略三角形状である。

第１領域ＰＢ１は、主画素電極ＰＡから最も離れた位置あるいは主共通電極ＣＡＬに最も近い位置に頂点Ｔ１を有している。この第１領域ＰＢ１は、主画素電極ＰＡ側で第１幅Ｗ１を有し、主共通電極ＣＡＬ側で第１幅Ｗ１よりも小さい第２幅Ｗ２を有している。第２領域ＰＢ２は、主画素電極ＰＡから最も離れた位置あるいは主共通電極ＣＡＲに最も近い位置に頂点Ｔ２を有している。この第２領域ＰＢ２は、主画素電極ＰＡ側で第１幅Ｗ１を有し、主共通電極ＣＡＲ側で第１幅Ｗ１よりも小さい第２幅Ｗ２を有している。

図９は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図２に示した構造例と比較して、副画素電極ＰＢの第１領域ＰＢ１及び第２領域ＰＢ２がそれぞれ台形状である点で相違している。この場合、主画素電極ＰＡの第１エッジＥ１と、これに繋がる副画素電極ＰＢの第２エッジＥ２とのなす角度θが鈍角となる。

主共通電極ＣＡＬに向かって突出した第１領域ＰＢ１は、主画素電極ＰＡと繋がる幅Ｗ１の下底と、主画素電極ＰＡから最も離れた（あるいは主共通電極ＣＡＬに最も近い）幅Ｗ２の上底とを有している。主共通電極ＣＡＲに向かって突出した第２領域ＰＢ２は、主画素電極ＰＡと繋がる幅Ｗ１の下底と、主画素電極ＰＡから最も離れた（あるいは主共通電極ＣＡＲに最も近い）幅Ｗ２の上底とを有している。上底の幅Ｗ２は、下底の幅Ｗ１よりも小さい。第２エッジＥ２は、これらの上底と下底をつなぐ斜辺に相当する。

図１０は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図９に示した構造例と比較して、副画素電極ＰＢが第１エッジＥ１に繋がる曲線状の第２エッジＥ２を有している点で相違している。この場合、第１エッジＥ１と、第２エッジＥ２の接線とのなす角度θが鈍角となる。このような副画素電極ＰＢにおいて、主共通電極ＣＡＬに向かって突出した第１領域ＰＢ１及び主共通電極ＣＡＲに向かって突出した第２領域ＰＢ２は、いずれも略台形状である。

図１１は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図２に示した構造例と比較して、副画素電極ＰＢの第１領域ＰＢ１及び第２領域ＰＢ２がそれぞれ半円形状あるいは半楕円形状である点で相違している。この場合、主画素電極ＰＡの第１エッジＥ１と、これに繋がる副画素電極ＰＢの第２エッジＥ２とのなす角度θが鈍角となる。

主共通電極ＣＡＬに向かって突出した第１領域ＰＢ１は、主画素電極ＰＡ側で第１幅Ｗ１を有し、主共通電極ＣＡＬ側で第１幅Ｗ１よりも小さい第２幅Ｗ２を有している。主共通電極ＣＡＲに向かって突出した第２領域ＰＢ２は、主画素電極ＰＡ側で第１幅Ｗ１を有し、主共通電極ＣＡＲ側で第１幅Ｗ１よりも小さい第２幅Ｗ２を有している。第２エッジＥ２は、第１領域ＰＢ１及び第２領域ＰＢ２の弧に相当する。

図１２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図１１に示した構造例と比較して、副画素電極ＰＢが第１エッジＥ１に繋がる曲線状の第２エッジＥ２を有している点で相違している。この場合、第１エッジＥ１と、第２エッジＥ２の接線とのなす角度θが鈍角となる。このような副画素電極ＰＢにおいて、主共通電極ＣＡＬに向かって突出した第１領域ＰＢ１及び主共通電極ＣＡＲに向かって突出した第２領域ＰＢ２は、いずれも半円形状あるいは半楕円形状である。

上述の図２、図８乃至図１０の構成例では、第１エッジＥ１、第２エッジＥ２は直線の例を示したが、これらの例は、エッチング等の製造過程で、ゆるやかな曲線を描く場合がある。また、頂点Ｔ１、Ｔ２も丸みを帯びることがある。このような場合には、第１エッジＥ１と第２エッジＥ２が交差する側の任意の場所において、第１エッジＥ１の接線と第２エッジＥ２の接線との交差する角度θは、９０°より大きい角度である。更に、図２、図８乃至図１２の構成例においては、第１エッジＥ１と第２エッジＥ２が交差する側であって、第２エッジＥ２の任意の場所での接線と第１エッジＥ１とのなす角度は、９０°よりも大きく、鈍角である。また、第１エッジＥ１と第２エッジＥ２が交差する側であって、第２エッジＥ２の接線と第１エッジＥ１との交差する角度が鈍角である場合、第１エッジＥ１と第２エッジＥ２が交差する側にある主共通電極ＣＡの延出している方向（第２方向）とこの第２エッジＥ２の接線とのなす角度は鋭角になる。言い換えれば、第１エッジＥ１と第２エッジＥ２が交差する側であって、第１エッジＥ１の接線と第２エッジＥ２の接線がなす角度は鈍角であり、この第２エッジＥ２の接線と当該交差する側にある主共通電極とのなす角度は鋭角である。このように第１エッジと第２エッジを配置すると、アレイ基板ＡＲに備えられる画素電極ＰＥの主画素電極ＰＡとこれに繋がる副画素電極ＰＢとの交点付近で暗部の発生を抑制することができ、透過率の低下を抑制することが可能となる。

図１３は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。

対向基板ＣＴは、共通電極ＣＥを構成する副共通電極ＣＢを備えている。この副共通電極ＣＢは、主共通電極ＣＡと一体的あるいは連続的に形成され、第１方向Ｘに沿って延出している。このような副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。

図１４は、アレイ基板ＡＲを対向基板側から見たときの他の構造例を概略的に示す平面図である。

アレイ基板ＡＲは、共通電極ＣＥを構成する第２副共通電極ＣＢ２を備えている。この第２副共通電極ＣＢ２は、主共通電極ＣＡと電気的に接続され、第１方向Ｘに沿って延出している。このような第２副共通電極ＣＢ２は、ゲート配線Ｇの各々と対向している。図示した例では、第２副共通電極ＣＢ２は２本平行に並んでおり、以下では、これらを区別するために、図中の上側の第２副共通電極をＣＢＵ２と称し、図中の下側の第２副共通電極をＣＢＢ２と称する。第２副共通電極ＣＢＵ２は、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、第２副共通電極ＣＢＵ２は、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、第２副共通電極ＣＢＢ２は、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、第２副共通電極ＣＢＢ２は、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。

このような第２副共通電極ＣＢ２を設けたことにより、ゲート配線Ｇからの不所望な電界をシールドすることが可能である。このため、更なる表示品位の劣化を抑制することが可能となる。

図１５は、アレイ基板ＡＲを対向基板側から見たときの他の構造例を概略的に示す平面図である。

アレイ基板ＡＲは、共通電極ＣＥを構成する第２主共通電極ＣＡ２を備えている。この第２主共通電極ＣＡ２は、主共通電極ＣＡと電気的に接続され、第２方向Ｙに沿って延出している。このような第２主共通電極ＣＡ２は、ソース配線Ｓの各々と対向している。図示した例では、第２主共通電極ＣＡ２は２本平行に並んでおり、以下では、これらを区別するために、図中の左側の第２主共通電極をＣＡＬ２と称し、図中の右側の第２主共通電極をＣＡＲ２と称する。第２主共通電極ＣＡＬ２は、画素ＰＸの左側端部に配置され、ソース配線Ｓ１と対向している。つまり、第２主共通電極ＣＡＬ２は、当該画素ＰＸとその左側に隣接する画素との境界に跨って配置されている。また、第２主共通電極ＣＡＲ２は、画素ＰＸの右側端部に配置され、ソース配線Ｓ２と対向している。つまり、第２主共通電極ＣＡＲ２は、当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

このような第２主共通電極ＣＡ２を設けたことにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。このため、更なる表示品位の劣化を抑制することが可能となる。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＢ…副画素電極
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極

Claims (15)

1. 第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って直線的に延出した第１エッジを有する帯状の主画素電極及び前記主画素電極の前記第１エッジから突出した副画素電極を有する十字状の画素電極と、前記ゲート配線と対向する第２副共通電極と、を備えた第１基板と、
   前記主画素電極を挟んだ両側で前記ソース配線と対向し前記主画素電極と略平行に延出し前記第２副共通電極と電気的に接続された主共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
   前記副画素電極は、前記第１エッジから第１距離をおいた位置で第１幅を有し、前記第１エッジから第１距離よりも離れた第２距離をおいた位置で第１幅より小さい第２幅を有することを特徴とする液晶表示装置。
2. 前記副画素電極は、前記第１エッジに繋がる直線状の第２エッジを有し、前記第１エッジと前記第２エッジとのなす角度が鈍角であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記副画素電極は、前記第１エッジに繋がる曲線状の第２エッジを有し、前記第１エッジと前記第２エッジの接線とのなす角度が鈍角であることを特徴とする請求項１に記載の液晶表示装置。
4. 前記画素電極と前記主共通電極との間に透過領域を形成することを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 第１方向に沿って延出したゲート配線と、第１方向に沿って間隔をおいて隣接し第１方向に交差する第２方向に沿って延出した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との間において第２方向に沿って延出した主画素電極及び前記主画素電極から前記第１ソース配線及び前記第２ソース配線に向かってそれぞれ突出した副画素電極を有する十字状の画素電極と、前記ゲート配線と対向する第２副共通電極と、を備えた第１基板と、
   前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記主画素電極と略平行に延出し前記第２副共通電極と電気的に接続された主共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
   前記副画素電極は、前記主画素電極側で第２方向に沿った第１幅を有し、前記第１ソース配線側及び前記第２ソース配線側で第２方向に沿って第１幅より小さい第２幅を有することを特徴とする液晶表示装置。
6. 前記主画素電極は、第２方向に沿って直線的に延出した第１エッジを有し、
   前記副画素電極は、前記第１エッジに繋がる第２エッジを有し、
   前記第１エッジと直線状の前記第２エッジとのなす角度、または、前記第１エッジと曲線状の前記第２エッジの接線とのなす角度は、鈍角であることを特徴とする請求項５に記載の液晶表示装置。
7. 前記第２基板は、さらに、前記主共通電極と電気的に接続され第１方向に沿って延出した副共通電極を備えたことを特徴とする請求項５または６に記載の液晶表示装置。
8. 前記画素電極と前記主共通電極との間に透過領域を形成することを特徴とする請求項５乃至７のいずれか１項に記載の液晶表示装置。
9. 前記第１基板は、さらに、前記主共通電極と電気的に接続され第２方向に沿って延出した第２主共通電極を備えたことを特徴とする請求項５乃至８のいずれか１項に記載の液晶表示装置。
10. 前記第１基板は、さらに、前記副画素電極の直下に配置されたゲート配線または補助容量線を備えたことを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
11. 前記第１基板は、さらに、前記副画素電極と電気的に接続されたスイッチング素子を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
12. 第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って直線的に延出した第１エッジを有する帯状の主画素電極及び前記主画素電極の前記第１エッジとは異なる方向に延出した第２エッジを有する副画素電極を有する十字状の画素電極と、前記ゲート配線と対向する第２副共通電極と、を備えた第１基板と、
    前記主画素電極を挟んだ両側で前記ソース配線と対向し前記主画素電極と略平行に延出し前記第２副共通電極と電気的に接続された主共通電極を備えた第２基板と、
    前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
    前記第１エッジと直線状の前記第２エッジとのなす角度、または、前記第１エッジと曲線状の前記第２エッジの接線とのなす角度は、鈍角であることを特徴とする液晶表示装置。
13. 前記主画素電極と前記主共通電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、前記主画素電極の延出方向に対して０°乃至２０°の範囲内の方向と略平行であることを特徴とする請求項１乃至１２のいずれか１項に記載の液晶表示装置。
14. 前記液晶分子は、前記主画素電極と前記主共通電極との間に電界が形成されていない状態で、前記第１基板と前記第２基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項１３に記載の液晶表示装置。
15. さらに、前記第１基板の外面に配置された第１偏光板及び第２基板の外面に配置された第２偏光板を備え、前記第１偏光板の第１偏光軸と前記第２偏光板の第２偏光軸とが直交し、前記第１偏光板の第１偏光軸が前記液晶層の液晶分子の初期配向方向と直交する或いは平行であることを特徴とする請求項１乃至１４のいずれか１項に記載の液晶表示装置。

Images