KR101016525B1 - 수평전계방식 액정표시소자 - Google Patents
수평전계방식 액정표시소자 Download PDFInfo
- Publication number
- KR101016525B1 KR101016525B1 KR1020030070739A KR20030070739A KR101016525B1 KR 101016525 B1 KR101016525 B1 KR 101016525B1 KR 1020030070739 A KR1020030070739 A KR 1020030070739A KR 20030070739 A KR20030070739 A KR 20030070739A KR 101016525 B1 KR101016525 B1 KR 101016525B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- electrodes
- pixel
- liquid crystal
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 수평전계방식 액정표시소자 및 그 제조방법에 관한 것으로, 본 발명에 의한 수평전계방식 액정표시소자는 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 화소내에 배치되고, 상기 게이트라인과 평행한 적어도 두개 이상의 제1전극; 상기 제1전극과 수직으로 교차하는 적어도 두개 이상의 제2전극; 상기 제1전극으로부터 돌출된 제1돌출전극; 상기 제2전극으로부터 돌출된 제2돌출전극; 상기 제1기판과 제2기판의 대향면에 형성된 제1 및 제2배향막; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다.
Description
도 1a 및 도 1b는 일반적인 수평전계방식 액정표시소자를 나타낸 도면.
도 2a 및 도 2b는 일반적인 수평전계방식 액정표시소자의 구동원리를 나타낸 도면.
도 3은 종래 수평전계방식 액정표시소자의 구동전압에 따른 광투과율 특성을 나타낸 도면.
도 4a 및 도 4b는 본 발명의 제1실시예에 의한 수평전계방식 액정표시소자를 나타낸 도면.
도 5a 및 도 5b는 본 발명의 제1실시예에 의한 액정표시소자의 구동원리를 나타낸 도면.
도 6은 본 발명에 의한 액정표시소자의 구동전압에 따른 광투과율 특성을 나타낸 도면.
도 7은 본 발명에서 정의된 서브화소에서의 등전위선을 나타낸 도면.
도 8a 및 도 8b는 서브화소의 휘도분포 및 액정분자의 구동분포를 나타낸 도면.
도 9는 2도메인에서의 액정의 복굴절(birefringence) 특성에 의한 이상광의 상쇄를 나타낸 도면.
도 10a 및 도 10b는 본 발명의 제2실시예에 의한 수평전계방식 액정표시소자를 나타낸 도면.
도 11a ∼도 11c 는 돌출전극의 형상을 나타낸 도면.
도 12a 및 도 12b는 본 발명의 제2실시예에 의한 액정표시소자의 구동원리를 나타낸 도면.
도 13은 본 발명의 제2실시예에 의한 액정표시소자의 구동전압에 따른 광투과율 특성을 나타낸 도면.
도 14는 본 발명의 제2실시예에 의한 서브화소에서의 등전위선을 나타낸 도면.
도 15a 및 도 15b는 서브화소의 액정분자의 분포 및 휘도특성을 나타낸 도면.
도 16a 및 도 16b는 본 발명에 의한 수평전계방식 액정표시소자의 제조공정을 나타낸 도면.
***도면의 주요부분에 대한 부호의 설명***
101, 201, 301: 게이트 라인 103, 203, 303: 데이터 라인
104, 204, 304: 공통전극연결패턴 106, 206, 306: 제1전극
106', 206', 306': 공통전극보조라인 107, 207, 307: 제2전극
206", 306": 제1돌출전극 207", 307": 제2돌출전극
106a∼106d, 206a∼206d, 306a∼306d: 공통전극
107a∼107d, 207a∼207d, 307a∼307d: 화소전극
107', 207', 307': 화소전극보조라인
P: 단위화소
P': 서브화소
본 발명은 수평전계방식 액정표시소자에 관한 것으로, 특히 구동전압이 증가함에 따라 최대휘도가 떨어지지 않고 그대로 유지되며, 색전이 특성을 개선할 수 있는 수평전계방식 액정표시소자 및 그 제조방법에 관한 것이다.
고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 액정표시소자가 사용되고 있다. 액정표시소자는 박막트랜지스터 어레이 기판과 칼라필터 기판이 대향하여 균일한 간격을 갖도록 합착되며, 그 박막트랜지스터 어레이 기판과 칼라필터 기판 사이에 액정층이 형성된다.
박막트랜지스터 어레이기판은 화소들이 매트릭스 형태로 배열되며, 그 단위화소에는 박막트랜지스터, 화소전극 및 커패시터가 형성되고, 상기 칼라필터 기판은 상기 화소전극과 함께 액정층에 전계를 인가하는 공통전극과 실제 칼라를 구현하는 RGB 칼라필터 및 블랙매트릭스가 형성되어 있다.
한편, 상기 박막트랜지스터 어레이 기판과 칼라필터 기판의 대향면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층이 일정한 방향으로 배열되도록 한다. 이때, 액정은 박막트랜지스터 어레이 기판의 단위 화소별로 형성된 화소전극과 칼라필터 기판의 전면에 형성된 공통전극 사이에 전계가 인가될 경우에 유전 이방성에 의해 회전함으로써, 단위화소별로 빛을 통과사키거나 차단시켜 문자나 화상을 표시하게 된다. 그러나, 상기와 같은 트위스트 네마틱 모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다.
따라서, 액정분자를 기판과 거의 횡방향으로 배향하여 시야각 문제를 해결하는 전계방식 액정표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.
도 1은 일반적인 수평전계방식 액정표시소자의 단위화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'의 단면도이다.
도면에 도시된 바와 같이, 투명한 제1기판(10) 상에 게이트라인(1) 및 데이터라인(3)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시소자에서는 n개의 게이트라인(1)과 m개의 데이터라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.
상기 게이트라인(1)과 데이터라인(3)의 교차점에는 게이트전극(1a), 반도체층(5) 및 소스/드레인전극(2a,2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트전극(1a) 및 소스/드레인전극(2a,2b)은 각각 게이트라인(1) 및 데이터라인(3)에 접속된다. 또한, 게이트절연막(8)은 기판 전체에 걸쳐서 적층되어 있다.
화소영역 내에는 상기 게이트라인(1)과 평행하게 공통라인(4)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(6)과 화소전극(7)이 데이터라인과 평행하게 배열되어 있다. 상기 공통전극(6)은 게이트라인(1)과 동시에 형성되어 공통라인(4)에 접속되며, 화소전극(7)은 소스/드레인전극(2a,2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(2a,2b)을 포함하는 기판 전체에 걸쳐서 보호막(11)이 형성되어 있다. 또한, 상기 공통라인(4)과 중첩되어 형성되며, 화소전극(7)과 접속하는 화소전극라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 스토리지커패시터(Cst)를 형성한다.
또한, 제2기판(20)에는 박막트랜지스터(9), 게이트라인(1) 및 데이터라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라를 구현하기 위한 칼라필터(23)가 형성되어 있으며, 그 위에는 칼라필터(23)를 평탄화하기 위한 오버코트막(25)이 도포되어 있다. 그리고, 상기 제1기판(10) 및 제2기판(20)의 대향면에는 액정의 초기 배향방향을 결정짓는 배향막(12a,12b)이 도포되어 있다.
또한, 상기 제1기판(10) 및 제2기판(20) 사이에는 상기 공통전극(6) 및 화소전극(7)에 인가되는 전압에 의해 빛의 투과율을 조절하는 액정층(13)이 형성되어 있다.
도 2a 및 도 2b는 상기와 같은 구조를 가지는 수평전계방식 액정표시소자의 구동원리를 나타낸 것으로, 도 2a 및 도 2b는 두 전극(6,7) 사이에 전압이 인가되지 않는 경우와 전압이 인가된 경우에 대하여 액정분자의 구동을 나타낸 것이다.
먼저, 도 2a에 도시된 바와 같이, 수평전계방식 액정표시소자에서 전압이 인 가되지 않는 경우에는 액정층 내에 액정분자가 제1 및 제2기판의 대향면에 도포된 배향막의 러빙방향(도면상의 화살표 방향 ↑)을 따라 배열되어 화면에 블랙을 나타낸다.
한편, 도 2b에 도시된 바와 같이, 공통전극(6)과 화소전극(7)에 전압이 인가되면, 이들 사이에 전계가 발생되고 액정분자는 이들 사이에 발생된 전계에 따라 전압에 따라 광을 투과시키게 된다.
도 3은 인가전압에 따른 광투과율을 나타낸 것으로, 도면에 도시된 바와 같이, 공통전극 및 화소전극에 인가되는 전압이 증가함에 따라 빛의 투과율은 선형적으로 증가하게 된다. 그러나, 전압이 계속해서 증가하게 되면, 투과율은 포물형을 나타내며 다시 떨어지게 된다. 이때, 최대투과율을 나타내는 전압값을 Vmax라 할때, 상기 Vmax 값은 액정분자가 배향막의 초기 배향방향과 45°를 이루는 지점으로, Vmax 이상의 전압이 인가되면 투과율은 떨어지게 된다.
그러나, 그래프에 나타낸 투과율은 이상적인 경우로써, 실제 제품에서는 이론치의 Vmax보다 작은 전압값에서 최대휘도를 나타낸다. 따라서, 이론치의 Vmax를 실제 제품에 적용할 경우, Vmax에서 휘도가 떨어지는 문제가 발생하게 된다. 이러한 문제점을 해결하기 위해서 이론치 Vmax보다 작은 전압을 실제 제품의 Vmax로 설정해주고 있으나, 이러한 경우에 제품이 나타낼 수 있는 최대휘도를 발휘하지 못할 가능성이 높아지게 된다.
따라서, 상기와 같이 구성된 수평전계방색 액정표시소자는 액정층(13)내의 액정 분자가 항상 동일한 평면(plane) 상에서 스위칭되어, 상하방향 및 좌우방향의 시야각 방향에서 계조표시(grey level)이 적기 때문에 때문에 시야각을 향상시킬 수 있는 장점이 있는 반면에, Vmax 이상에서 투과율이 떨어지는 문제점이 있었다.
또한, Vmax를 인가하여 화이트 상태를 표시해야할 경우, 액정분자들이 일괄적으로 일방향으로 배열되므로 액정분자의 단축방향에서 보는 화면은 노란색(yellow shift)을 띄게 되고, 장축방향에서 보는 화면은 파란색(blue shift)을 띄게 되어 화질이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 최대휘도를 나타내는 Vmax 이상에서도 투과율이 떨어지지 않는 수평전계방식 액정표시소자 및 그 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 화면을 바라보는 방향에 따라 색상이 다르게 보이는 색전이(color shift) 현상을 개선하여 화질을 향상시킬 수 있는 수평전계방식 액정표시소자 및 그 제조방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 휘도를 향상시킬 수 있는 횡전계방식 액정표시소자 및 그 제조방법을 제공하는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명의 수평전계방식 액정표시소자는 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데 이터라인; 상기 화소내에 배치되고, 상기 게이트라인과 평행한 적어도 두개 이상의 제1전극; 상기 제1전극으로 부터 돌출된 제1돌출전극; 상기 제1전극과 수직으로 교차하는 적어도 두개 이상의 제2전극; 상기 제2전극으로 부터 돌출된 제2돌출전극; 상기 제1기판과 제2기판의 대향면에 형성된 제1 및 제2배향막; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다.
이때, 상기 제1전극은 공통전극이고, 상기 제2전극은 화소전극이거나, 상기 제1전극은 화소전극이고, 상기 제2전극은 공통전극일 수도 있다. 그리고, 상기 공통전극들의 양끝단에 수직으로 배치되어 상기 공통전극들을 전기적으로 연결하는 공통전극보조라인과, 상기 화소전극들의 양끝단에 수직으로 배치되어 상기 화소전극들을 전기적으로 연결하는 화소전극보조라인을 추가로 포함한다. 아울러, 이웃하는 화소들끼리 공통전극을 전기적으로 연결하는 공통전극연결패턴을 추가로 포함한다.
또한, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자를 추가로 포함하며, 상기 스위칭 소자는 상기 게이트라인과 접속하는 게이트 전극;
상기 게이트 전극 위에 형성된 게이트 절연막; 상기 게이트 절연막 위에 형성된 반도체층; 상기 반도체층 위에 형성된 소스 전극 및 드레인 전극으로 구성된다.
한편, 상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된다.
또한, 상기 제1배향막의 러빙방향은 상기 게이트라인 또는 데이터라인의 방향과 동일한 방향으로 형성된다.
또한, 상기 제1 및 제2돌출전극의 형상은 막대(사각)모형 또는 원모형 또는 삼각모형으로 형성할 수 있다.
또한, 본 발명은 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 화소내에 배치되고, 상기 게이트라인과 평행한 적어도 두개 이상의 공통전극; 상기 공통전극으로 부터 돌출된 제1돌출전극; 이웃하는 화소들끼리 공통전극을 전기적으로 연결하는 공통전극연결패턴; 상기 공통전극과 수직으로 교차하고, 상기 데이터라인과 평행한 적어도 두개 이상의 화소전극; 상기 화소전극으로 부터 돌출된 제2돌출전극; 상기 공통전극들의 양끝단에 수직으로 배치되어 상기 공통전극들을 전기적으로 연결하는 공통전극보조라인; 상기 화소전극들의 양끝단에 수직으로 배치되어 상기 화소전극들을 전기적으로 연결하는 화소전극보조라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다.
또한, 본 발명은 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 화소내에 서로 수직으로 교차되도록 배치되어, 복수의 서브화소를 정의하고, 각각의 서브화소내에 대각방향으로 동일한방향을 갖는 수평전계를 발생시키는 적어도 두개 이상의 공통전극 및 화소전극; 상기 공통전극 및 화소전극으로 부터 돌출된 제1 및 제2돌출전극; 상기 공통전극들의 양끝단에 수직으로 배치되어 상기 공통전극들을 전기적으로 연결하는 공통전극보조라인; 상기 화소전극들의 양끝단에 수직으로 배치되어 상기 화소전극들을 전기적으로 연결하는 화소전극보조라인; 이웃하는 화소들끼리 공통전극을 전기적으로 연결하는 공통전극연결패턴; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함한다.
이때, 상기 공통라인은 게이트라인과 평행하고, 상기 화소전극은 데이터라인과 평행하다. 또는 상기 공통라인이 데이터라인과 평행하고, 상기 화소전극은 게이트라인과 평행한 것도 가능하다.
또한, 본 발명은 제1 및 제2기판을 준비하는 단계; 상기 제1기판에 상에 게이트라인과, 상기 게이트라인과 평행한 적어도 두개 이상의 제1전극과, 상기 제1전극 양끝단에 수직으로 배치되어 이들을 전기적으로 연결하는 제1전극보조라인을 형성하는 단계; 상기 게이트라인과 수직으로 배치되어 단위화소를 정의하는 데이터라인과, 상기 제1전극과 수직으로 교차하여 상기 단위화소를 복수의 서브화소로 나누어주는적어도 두개 이상의 제2전극과, 상기 제2전극 양끝단에 수직으로 배치되어 이들을 전기적으로 연결하는 제2전극보조라인을 형성하는 단계; 및 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진다.
그리고, 상기 제1전극 및 제2전극 사이에 절연막을 형성하는 단계 및 상기 제2기판 상에 칼라필터 및 블랙매트릭스를 형성하는 단계를 추가로 포함하여 이루어진다.
그리고, 상기 제1 및 제2돌출전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성 물질로 형성하여 광투과영역을 향상시킬 수도 있다.
상기와 같이 구성된 수평전계방식 액정표시소자는 공통전극과 화소전극을 서 로 교차되도록 배치시켜, 이들 사이에 발생되는 전계가 대각방향으로 서로 동일하고 이웃하는 것끼리는 서로 대칭이 되도록하고, 배향막의 러빙방향을 게이트라인 또는 데이터라인의 방향과 나란하게하여, 액정분자의 구동방향 및 러빙방향의 각이 최대 45°를 넘지 않도록 해줌으로써 전압 증가에 따른 투과율이 감소되는 문제를 제거할 수 있다.
또한, 본 발명은 공통전극과 화소전극을 서로 교차되도록 배치시켜, 이들 사이에 발생되는 전계가 대각방향으로 서로 동일하고 이웃하는 것끼리는 서로 대칭이 되도록 함으로써, 멀티도메인을 형성하여 색전이(color shift) 특성을 개선한다.
이하, 참조한 도면을 통해 상기와 같이 구성된 본 발명의 수평전계방식 액정표시소자 및 그 제조방법에 대하여 상세히 설명한다.
도 4a 및 도 4b는 본 발명에 의한 수평전계방식 액정표시소자를 나타낸 것으로, 도 4a는 평면도이고, 도 4b는 도 4a의 II-II'의 단면이다.
도면에 도시된 바와 같이, 본 발명에 의한 수평전계방식 액정표시소자(100)는 투명한 제1기판(110)상에 게이트라인(101) 및 데이터라인(103)이 종횡으로 배열되어 단위화소(P)를 정의한다. 그리고, 상기 단위화소(P)는 상기 화소(P)내부에 종횡으로 배열된 제1전극(106) 및 제2전극(107)에 의해서 복수의 서브화소(P')로 나누어진다.
그리고, 상기 게이트라인(101)과 데이터라인(103)의 교차점에는 스이칭소자(109)가 배치되고, 상기 스위칭소자(109)는 게이트라인(101)의 일부로 형성된 게이트전극(101a)과 상기 게이트전극(101a) 위에 형성된 반도체층(105) 및 상기 반도체층(105) 상에 소정간격 이격하도록 배치된 소스/드레인전극(102a,102b)으로 구성된다.
상기 제1전극(106)은 공통전극으로써, 제1∼4공통전극(106a∼106d)으로 구성되고, 상기 제2전극(107)은 화소전극으로써, 제1∼4화소전극(107a∼107d)으로 구성된다. 그리고, 상기 제1∼4공통전극(106a∼106d)은 상기 게이트라인(101)과 평행하게 배열되며, 상기 제1∼4화소전극(107a∼107d)은 상기 데이터라인과(103)과 평행하게 배열되어, 복수의 서브화소(P')들을 형성한다. 이때, 도면에 도시되지는 않았지만, 상기 제1전극(106)이 상기 데이터라인(103)과 평행하고, 상기 제2전극(107)이 게이트라인(101)과 팽행하도록 배치된 구조도 가능하다.
또한, 화소(P)의 외곽에 상기 데이터라인(103)과 평행하며, 제1∼4공통전극(106a∼106d)을 전기적으로 연결하는 공통전극보조라인(106')이 상기 제1 및 제4화소전극(107a,107d)과 중첩하여 형성된다. 상기 공통전극보조라인(106')은 서브화소(P')내에 액정을 구동시키기 위한 전계를 발생시키지는 않지만, 데이터라인(103)의 신호가 상기 제1 및 제4화소전극(107a,107d)에 미치는 영향을 차폐시켜준다. 이때, 상기 공통전극보조라인(106')은 제1 및 제4화소전극(107a,107d)보다 데이터라인(103)과 더 가까운 위치에 배치되어야 데이터라인(103)의 신호를 효과적으로 차폐시킬 수 있다.
아울러, 이웃하는 상기 공통전극보조라인(106') 사이를 전기적으로 연결하는 공통전극연결패턴(104)이 형성되고, 상기 공통전극연결패턴(104)은 상기 공통전극보조라인(106')의 어느 위치에나 형성될 수 있으나, 가운데 위치에 형성하는 것이 공통전극으로의 신호전달 속도를 높이는데 더욱 유리하다.
또한, 화소(P)의 외곽에 상기 게이트라인(101)과 평행하며, 제1∼4화소전극(107a∼107d)을 전기적으로 연결하는 화소전극보조라인(107')이 형성된다. 이때, 화소의 상단에 위치하는 화소전극보조라인(107')은 전단 게이트라인(101)의 일부와 중첩하여 게이트라인(101)과 함께 스토리지커패시터 (Cst) 를 하고, 하단에 위치하는 화소전극보조라인(107')은 스위칭소자(109)의 드레인전극(102b)과 전기적으로 접속한다.
그리고, 상기 공통전극(106) 및 화소전극(107)은 이들 사이에 개재된 게이트절연막(108)에 의해서 전기적으로 절연되며, 상기 화소전극(107)을 포함하는 기판 전면에는 보호막(111)이 도포된다.
한편, 상기 제2기판(120)에는 빛이 새는 것을 막아주는 블랙매트릭스(121)와 칼라를 구현하기 위한 칼라필터(123)가 형성된다. 그리고, 상기 제1기판(110) 및 제2기판(120)의 대향면에는 액정의 초기 배향방향을 결정짓는 제1 및 제2배향막(112a,112b)이 도포되어 있으며, 그 사이에는 액정층(113)이 개재되어 있다.
상기와 같이 구성된 본 발명이 횡전계방식 액정표시소자는 상기 공통전극(106) 및 화소전극(107)에 인가되는 전압의 세기에 따른 액정분자의 구동에 의해 광투과율을 조절하게 된다.
도 5a 및 도 5b는 상기와 같은 구조를 가지는 본 발명의 수평전계방식 액정표시소자의 구동원리를 나타낸 것으로, 도 5a 및 도 5b는 서브화소(P')에서 공통전 극(106) 및 화소전극(107) 사이에 전압이 인가되지 않은 경우와 전압이 인가된 경우에 대하여 액정분자의 구동을 나타낸 것이다.
먼저, 도 5a에 도시된 바와 같이, 공통전극(106) 및 화소전극(107) 수평전계방식 액정표시소자에서 전압이 인가되지 않는 경우에, 액정층 내에 액정분자(113a)는 제1 및 제2기판의 대향면에 도포된 배향막의 러빙방향(도면상의 화살표 방향 ↑)을 따라 배치된다. 이때, 상기 배향막의 러빙방향은 화소전극(107)의 방향과 평행하게 형성되어 있기 때문에 화소전극(107)방향과 나란하도록 액정분자(113a)이 배열된다. 따라서, 화면은 블랙을 나타내게 된다. 상기 러빙방향은 상기 공통전극(106)의 방향과 나란하게 형성할 수도 있으며, 이 경우에는 상기 공통전극(106)의 방향과 나란한 방향으로 액정이 배열된다.
한편, 도 5b에 도시된 바와 같이, 공통전극(106)과 화소전극(107)에 전압이 인가되면, 이들 사이에 발생된 전계에 의해서 액정분자(113a)의 구동이 이루어지게 되고, 이때 인가되는 전압의 세기에 따라 액정분자의 광투과능력이 결정된다.
도 6은 전압의 세기에 따른 광투과율을 나타낸 것으로, 도면에 도시된 바와 같이, 전압이 인가되지 않을 경우의 광투과율은 0이지만, 전압의 세기가 점차적으로 증가함에 따라 광투과율이 거의 선형적으로 증가하게 된다. 이때, 어느정도 전압 이상에서 전압값이 계속 증가하여도 투과율 증가하지 않고, 최대투과율을 그대로 유지하며, 종래와 같이(도 3참조) 투과율이 감소하지는 않는다. 이때, 최대투과율이 시작되는 전압값을 Vmax라 정의한다.
상기와 같이, Vmax 이상에서도 투과율이 떨어지지 않고, 최대투과율이 유지 되는 것은, 본 발명이 가지는 공통전극 및 화소전극의 구조 때문이다. 일반적으로 광투과율(T)은 아래의 [수학식 1]에 의해서 계산된다.
도 5b에 도시된 본 발명의 공통전극(106)과 화소전극(107)의 구조를 보면, 상기 공통전극(106) 및 화소전극(107)이 수직으로 교차되어 서브화소를 형성하고 있기 때문에, 전기 두전극(106,107)에 전압이 인가되면, 상기 서브화소내에 발생되는 전계는 코너부가 마주보는 대각선 방향으로 전계방향이 서로 같고, 서브화소의 중심부를 기준으로 양쪽이 서로 대칭인 전계를 형성하게 된다.
도 7에 공통전극과 화소전극 사이의 등전위선을 시뮬레이션한 결과를 나타낸 것으로, 이때, 형성되는 전계의 방향은 수직방향(러빙방향)에 대하여 대략 45°를 넘지 않는다.
따라서, Vmax 이상의 전압이 인가되더라도, 액정분자(113a)는 러빙방향에 대하여 45°를 넘지 않기 때문에 광투과율이 감소하지 않는 것이다.
도 8a 및 도 8b는 도 5b에 도시된 서브화소의 액정분자의 분포방향 및 투과 특성을 나타낸 것으로, 도 8a는 Vmax전압이 인가되었을 때 액정분자의 분포 및 정면 투과특성을 타나낸 것이고, 도 8b는 도 8a의 III-III'의 단면의 액정분자 분포방향 및 투과특성을 나타낸 것이다.
도 8a에 도시된 바와 같이, 공통전극 및 화소전극에 Vmax 전압이 인가되면, 액정분자(막대모양으로 표기)는 공통전극과 화소전극 사이에 발생되는 전계방향을 따라 배열되어, 빛을 투과시키게 된다. 이때, 화소의 중앙부에 액정분자의 배열상태가 서로 다른 영역들 간의 경계면이 형성되는데, 상기 경계면은 거의 십자모양(+)을 타나내며, 서브화소의 도메인을 4개로 나누게 된다. 이때, 대각방향으로의 액정분자배열이 서로 동일하고, 경계면을 중심으로 양측의 액정분자 배열형태는 서로 대칭을 이룬다.
따라서, 도메인 경계면을 기준으로 나누어진 4영역에서는 액정이 정상적으로 구동하여 빛을 최대로 투과시키게된다.
또한, 상기와 같이 대칭성을 가지는 멀티 도메인(multi domain) 구조로 인해 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 색전이(color shift) 현상을 최소화 할 수 있다.
즉, 도 9에 도시된 바와 같이, 액정분자가 서로 대칭인 배열을 가지는 2도메인의 경우, 제1액정분자(213a)의 a1의 복굴절값은 상기 제1액정분자(213a)의 반대방향으로 분자배열을 취하는 제2액정분자의 a2의 복굴절값이 보상하게 되어 결과적으로 복굴절값이 약 0이 된다. 또한, c1의 복굴절값은 c2가 보상하게 된다. 따라서, 액정의 복굴절 특성에 의한 색전이 현상을 최소화 해줌으로써, 시야각에 따른 화질을 저하를 막을 수가 있다.
그러나, 상기와 같은 구조를 갖는 수평전계방식 액정표시소자는 서브화소의 중심부에는 전계가 매우 미약하여 발생되어 액정분자가 정상적으로 구동하지 않기 때문에 휘도가 떨어지는 문제점이 발생하게 된다.
따라서, 본 발명은 특히 이러한 문제를 해결하기 위해서 이루어진 것으로, 본 발명의 다른 실시예에서는 공통전극 및 화소전극에 각각 돌기를 형성함으로써, 이러한 문제를 해결할 수 있다.
도 10은 본 발명의 다른 실시예로써, 서브화소의 중앙부에 액정분자가 비정상적으로 구동하는 영역을 최대한 줄여 휘도를 향상시킬 수 있는 수평전계방식 액정표시소자를 나타낸 것이다.
도면에 도시된 바와 같이, 본 발명에 의한 수평전계방식 액정표시소자(200)는 투명한 제1기판(210)상에 게이트라인(201) 및 데이터라인(203)이 종횡으로 배열되어 단위화소(P)를 정의한다. 그리고, 상기 단위화소(P)는 상기 화소(P)내부에 종횡으로 배열된 제1전극(206) 및 제2전극(207)에 의해서 복수의 소브화소(P')로 나누어진다.
그리고, 상기 게이트라인(201)과 데이터라인(203)의 교차점에는 스이칭소자(209)가 배치되고, 상기 스위칭소자(209)는 게이트라인(201)의 일부로 형성된 게이트전극(201a)과 상기 게이트전극(201a) 위에 형성된 반도체층(205) 및 상기 반도체층(205) 상에 소정간격 이격하여 배치된 소스/드레인전극(202a,202b)으로 구성된다.
상기 제1전극(206)은 공통전극으로써, 제1∼4공통전극(206a∼206d)으로 구성되고, 상기 제2전극(207)은 화소전극으로써, 제1∼4화소전극(207a∼207d)으로 구성된다. 그리고, 상기 제1∼4공통전극(206a∼206d)은 상기 게이트라인(201)과 평행하게 배열되며, 상기 제1∼4화소전극(207a∼207d)은 상기 데이터라인과(203)과 평행하게 배열되어, 복수의 서브화소(P')들을 형성한다.
상기 각각의 서브화소(P')에는 상기 제1전극(306) 및 제2전극(307)으로 부터 화소(P') 안쪽으로 돌출된 제1돌출전극(206") 및 제2돌출전극(207")이 서로 대향하도록 배치된다. 이때, 상기 제1 및 제2돌출전극(206",207")의 돌출 길이는 서로 대향하는 돌출전극끼리 접촉하지 않는 범위내에서 어느 길이든 가능하다.
또한, 상기 제1 및 제2돌출전극(206",207")의 형상은 특정모양에 한정되지 않는다. 즉, 도 10a∼도 10c에 도시된 바와 같이, 사각형상 이나 삼각형상 또는 둥근형상으로 형성될 수 있으며, 그 밖에도 여러가지 형상으로의 변형이 가능하다.
그리고, 도면에 도시되진 않았지만, 상기 제1전극(206)이 상기 데이터라인(203)과 평행하고, 상기 제2전극(207)이 게이트라인(201)과 팽행하도록 배치된 구조도 가능하다.
또한, 화소(P)의 외곽에 상기 데이터라인(203)과 평행하며, 제1∼4공통전극(206a∼206d)을 전기적으로 연결하는 공통전극보조라인(206')이 상기 제1 및 제4화소전극(207a,207d)과 중첩하여 형성된다. 상기 공통전극보조라인(206')은 서브화소(P')내에 액정을 구동시키기 위한 전계를 발생시키지는 않지만, 데이터라인(203)의 신호가 상기 제1 및 제4화소전극(207a,207d) 에 미치는 영향을 차폐시켜준다. 이때, 상기 공통전극보조라인(206')은 제1 및 제4화소전극(207a,207d)보다 데이터라인(203)과 더 가까운 위치에 배치되어야 데이터라인(203)의 신호를 효과적으로 차폐시킬 수 있다.
아울러, 이웃하는 상기 공통전극보조라인(206') 사이를 전기적으로 연결하는 공통전극연결패턴(204)이 형성되고, 상기 공통전극연결패턴(204)은 상기 공통전극보조라인(206')의 어느 위치에나 형성될 수 있으나, 가운데 위치에 형성하는 것이 공통전극으로의 신호전달 속도를 높이는데 더욱 유리하다.
또한, 화소(P)의 외곽에 상기 게이트라인(201)과 평행하며, 제1∼4화소전극(207a∼207d)을 전기적으로 연결하는 화소전극보조라인(207')이 형성된다. 이때, 화소의 상단에 위치하는 화소전극보조라인(207')은 전단 게이트라인(201)의 일부와 중첩하여 게이트라인(201)과 함께 스토리지커패시터 (Cst) 를 하고, 하단에 위치하는 화소전극보조라인(207')은 스위칭소자(209)의 드레인전극(202b)과 전기적으로 접속한다. 아울러, 상기 제1,제4공통전극(206a,206d) 및 화소전극보조라인(207'), 또는 상기 제1,제4화소전극(207a,207d) 및 공통전극보조라인(206')은 소정간격 중첩되어 또다른 스토리지커패시터를 형성할 수도 있다.
그리고, 상기 공통전극(206) 및 화소전극(207)은 이들 사이에 개재된 게이트절연막(208)에 의해서 전기적으로 절연되며, 상기 화소전극(207)을 포함하는 기판 전면에는 보호막(211)이 도포된다.
한편, 상기 제2기판(220)에는 빛이 새는 것을 막아주는 블랙매트릭스(221)와 칼라를 구현하기 위한 칼라필터(223)가 형성된다. 그리고, 상기 제1기판(210) 및 제2기판(220)의 대향면에는 액정의 초기 배향방향을 결정짓는 제1 및 제2배향막(212a,212b)이 도포되어 있으며, 그 사이에는 액정층(213)이 개재되어 있다.
상기와 같이 구성된 본 발명이 횡전계방식 액정표시소자는 상기 공통전극(206) 및 화소전극(207)에 인가되는 전압의 세기에 따른 액정분자의 구동에 의해 광투과율을 조절하게 된다.
도 12a 및 도 12b는 상기와 같은 구조를 가지는 본 발명의 수평전계방식 액정표시소자의 구동원리를 나타낸 것으로, 도 12a 및 도 12b는 서브화소(P')에서 공통전극(206) 및 화소전극(207) 사이에 전압이 인가되지 않은 경우와 전압이 인가된 경우에 대하여 액정분자의 구동을 나타낸 것으로, 이전 실시예(도 5a,도5b)와 구동 원리는 동일하다.
먼저, 도 12a에 도시된 바와 같이, 공통전극(206) 및 화소전극(207) 수평전계방식 액정표시소자에서 전압이 인가되지 않는 경우에, 액정층 내에 액정분자(213a)는 배향막의 러빙방향(도면상의 화살표 방향 ↑)을 따라 배열된다. 이때, 상기 배향막의 러빙방향은 화소전극(207)의 방향과 평행하게 형성되어 있기 때문에 화소전극(207)방향과 나란하도록 액정분자(213a)이 배열된다. 따라서, 이전 화면은 블랙을 나타내게 된다. 상기 러빙방향은 상기 공통전극(207)의 방향과 나란하게 형성할 수도 있으며, 이 경우에는 상기 공통전극(206)의 방향과 나란한 방향으로 액정이 배열된다.
한편, 도 12b에 도시된 바와 같이, 공통전극(206)과 화소전극(207)에 전압이 인가되면, 이들 사이에 발생된 전계에 의해서 액정분자(213a)의 구동이 이루어지게 되고, 이때 인가되는 전압의 세기에 따라 액정분자의 광투과능력이 결정된다.
도 13은 전압의 세기에 따른 광투과율을 나타낸 것으로, 이전 실시예와 동일하게 최대투과율을 나타내는 Vmax 이상에서도 투과율 증가하지 않고, 최대투과율을 그대로 유지한다. 상기와 같이, Vmax 이상에서도 투과율이 떨어지지 않고, 최대투과율이 유지되는 것은, 이전 실시예에서 언급한 바와 같이 공통전극 및 화소전극의 구조 때문이다. 즉, 도 5b에 도시된 본 발명의 공통전극(106)과 화소전극(107)의 구조를 보면, 상기 공통전극(106) 및 화소전극(107)이 수직으로 교차되어 서브화소를 형성하고 있기 때문에, 전기 두전극(106,107)에 전압이 인가되면, 상기 서브화소내에 발생되는 전계는 코너부가 마주보는 대각선 방향으로 전계방향이 서로 같고, 서브화소의 중심부를 기준으로 양쪽이 서로 대칭인 전계를 형성하게 된다.
아울러, 본 발명에서는 서브화소내에 돌출된 돌출전극들(206",207")로 인해 서브화소의 중심부에도 액정분자를 구동시킬 수 있는 충분한 전계를 발생시킬 수 있다.
도 14는 본 실시예에 따른 공통전극과 화소전극 사이에 형성되는 등전위선에 대한 시뮬레이션 결과를 나타낸 것이다. 도면에 도시된 바와 같이, 이전 실시예(도 7참조)의 등전위선과 비교해볼 때, 등전위선의 밀도(flux)가 높고, 화소의 중심부에도 등전위를 형성하기 때문에 전계의 세기가 더욱 강해지고, 중심부에서도 액정분자를 구동시킬 수 있는 충분한 전계를 형성할 수 있다.
따라서, 이전 실시예에서 중심부의 액정분자가 비정상적으로 구동함에 따라 야기되는 휘도저하 문제를 해결할 수 있다.
도 15a 및 도 15b는 단위화소 내부의 액정분자 구동 특성에 따른 휘도 특성을 나타낸 것으로, 도 15a는 액정분자의 분포 및 정면투과특성을 나타낸 것이고, 도 15b는 도 15a의 V-V'의 액정분자의 분포 및 정면투과특성을 나타낸 것이다.
도면에 도시된 바와 같이, 각각의 서브화소 내부 액정분자가 구동할 수 있는 영역이 넓어짐에 따라 이전 실시예(도 10a,10b)에 비해 광투과영역이 증가하였으며, 이것은 상기 공통전극 및 화소전극으로부터 각각 돌출된 제1 및 제2돌출전극 에 의해 서부화소의 중심부 영역에 미치는 전계의 세기가 강해졌기 때문이다. 이에 따라, 공통전극 및 화소전극에 이전실시예와 동일한 전압을 인가할 때, 이전 실시예에 비하여 본 실시예에서는 액정분자가 구동할 수 있는 영역이 증가하기 때문에 휘도를 더욱 향상시킬 수가 있다. 특히, 전계방향이 바뀌는 서브화소의 중심부의 휘도를 향상시킬 수가 있다.
아울러, 도 7과 도 14를 비교해 볼때, 돌출전극으로 인해 공통전극 및 화소전극 사이의 등전위선의 밀도가 더욱 높기 때문에 액정분자의 응답속도를 향상시킬 수가 있다.
이하, 본 발명에 따른 횡전계방식 액정표시소자의 제조방법을 설명한다.
도 16a 및 도 16b는 본 발명에 의한 횡전계방식 액정표시소자의 제조공정을 타나낸 평면도이다.
먼저, 도 16a에 도시된 바와 같이, 유리와 같은 투명한 절연기판(310)을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방 법을 통해 증착한 후, 이를 패터닝하여 게이트전극(301a)을 포함하는 게이트라인(301)과, 상기 게이트라인(301)과 평행한 복수의 공통전극(306a∼306d)과, 상기 공통전극(306a∼306d)으로 부터 돌출된 제1돌출전극(306")들의 양끝단에 수직으로 배치되어 이들을 전기적으로 연결하는 공통전극보조라인(306') 및 상기 공통전극보조라인(306')을 통해 이웃하는 화소(미도시)들의 공통전극들 사이를 전기적으로 연결하는 공통전극패턴(304)을 형성한다.
이때, 상기 공통전극(306a∼306d)은 별도의 공정을 통해 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질도 형성할 수도 있다.
이어서, 게이트라인(301) 및 공통전극(306a∼306d)등을 포함하는 기판 전면에 SiNx 또는 SiOx 등과 같은 무기물을 플라즈마 CVD 방법을 통해 증착하여 게이트절연막(미도시)을 형성한다. 그리고, 상기 게이트절연막(미도시) 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 게이트전극(301a) 상부에 반도체층(305)을 형성한다.
이후에, 도 16b에 도시된 바와 같이, Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 다음 패터닝하여 상기 게이트라인(301)과 수직으로 교차하여 화소를 정의하는 데이터라인(303) 및 상기 반도체층(305) 상에 위치하는 소스전극/드레인전극(302a,302b)과, 상기 데이터라인(303)과 평행하고, 상기 공통전극(306a∼306d)들과 수직으로 교차하여 복수의 공통전극(306a∼306d)들과 함께 복수의 서브화소(P')를 형성하는 복수의 화소전극(307a∼307d)과, 상기 화소전극(307a∼307d)을 부터 돌출되고, 상기 제1돌출전극(306")과 함께 서브화소 안쪽으로 서로 대향하는 제2돌출전극(307") 상기 화소전극(307a∼307d)의 양끝단에 배치되어 화소전극(307a∼307d)들을 전기적으로 연결하는 화소전극보조라인(307')을 형성한다. 이때, 화소의 상단에 위치하는 화소전극보조라인(307')은 전단게이트라인과 중접되도록 형성하고, 하단에 위치하는 화소전극보조라인(307')은 드레인전극(302b)과 전기적으로 접속되도록 형성한다.
이때, 상기 공통전극(306a∼306d)은 별도의 공정을 통해 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질도 형성할 수도 있다.
상기와 같은 공정을 통해, 상기 게이트라인(301)과 데이터라인(303)의 교차영역의 게이트라인(301) 상에는 게이트전극(301a), 반도체층(305) 및 소스/드레인전극(302a/302b)을 포함하는 박막트랜지스터(309)가 형성된다.
이어서, 상기 박막트랜지스터(309) 및 화소전극(307)을 포함하는 기판 전면에 SiNx 또는 SiOx 등과 같은 무기물이나, 벤조사이클로부텐(benzocyclobutene) 또는 아크릴과 같은 유기물 형성하여 보호막(미도시)을 형성한다.
계속해서 도면에 도시하진 않았지만, 블랙매트릭스 및 칼라필터가 형성된 제2기판을 준비한 다음, 상기와 같은 공정을 통해 제작된 제1기판을 합착하고 액정층을 형성함으로써 본 발명에 의한 횡전계방식 액정표시소자를 제작할 수 있다.
상기한 바와같이 본 발명은 Vmax 이상에서도 최대휘도를 그대로 유지하고 색특성 현상을 최소화할 수 있는 횡전계방식 액정표시소자를 제공한다. 이것은 공통 전극 및 화소전극을 서로 종횡으로 배열하여 단위화소내에 4도메인을 갖는 복수의 서브화소를 형성함으로써 이루어진다.
또한, 상기와 같이 최대휘도가 떨어지지 않고 유지됨에 따라, 본 발명의 구조를 실제 제품에 적용할 경우, Vmax값을 높게 이론치보다 높게 설정해 줄수 있기 때문에 최대휘도를 모두 발휘할 수가 있다.
또한, 본 발명은 공통전극 및 화소전극으로 부터 돌출된 제1 및 제2돌출전극을 두어, 공통전극 화소전극에 의해 정의된 서브화소의 중심부의 광투과영역을 증가시켜 휘도를 향상시키고, 액정분자의 응답속도를 향상시킨다.
또한, 본 발명은 공통전극 및 화소전극은 투명한 전도성물질로 형성하여 개구율을 향상시킬 수가 있다.
상술한 바와 같이, 본 발명은 공통전극 및 화소전극을 서로 수직으로 배열함으로써, Vmax 이상에서도 최대휘도가 떨어지지 않고 그대로 유지할 수 있도록 하며, 상기 공통전극 및 화소전극으로부터 서브화소 내부로 돌출되는 돌출전극을 두어 액정분자의 구동영역을 증가시킴으로써, 휘도를 더욱 향상시킨다.
Claims (25)
- 제1 및 제2기판;상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인;상기 화소내에 배치되고, 상기 게이트라인과 평행한 적어도 두개 이상의 공통전극;상기 공통전극들의 양끝단에 수직으로 배치되어 상기 공통전극들을 전기적으로 연결하는 공통전극보조라인;상기 공통전극들과 수직으로 교차하는 적어도 두개 이상의 화소전극;상기 화소전극들의 양끝단에 수직으로 배치되어 상기 화소전극들을 전기적으로 연결하는 화소전극보조라인;상기 공통전극들 각각의 양 측면으로부터 수직되게 돌출된 제1돌출전극;상기 화소전극들 각각의 양 측면으로부터 돌출되고, 상기 제1 돌출전극과 수직된 제2돌출전극;상기 제1기판과 제2기판의 대향면에 형성된 제1 및 제2배향막; 및상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성되며,상기 공통전극보조라인은 상기 화소전극 들 중 최외곽의 화소전극들과 중첩하여 스토리지 커패시터를 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자.
- 삭제
- 삭제
- 제1항에 있어서,상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자를 추가로 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제4항에 있어서,상기 스위칭소자는,상기 게이트라인과 접속하는 게이트 전극;상기 게이트 전극 위에 형성된 게이트 절연막;상기 게이트 절연막 위에 형성된 반도체층;상기 반도체층 위에 형성된 소스 전극 및 드레인 전극으로 구성되어 있는 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,이웃하는 화소들끼리 공통전극들을 전기적으로 연결하는 공통전극연결패턴을 추가로 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 화소전극보조라인은 상기 게이트라인과 중첩하여 스토리지커패시터를 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,상기 화소전극보조라인은 상기 공통전극의 일부와 중첩하여 스토리지커패시터를 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서, 상기 제1배향막의 러빙방향은 상기 게이트라인의 방향과 동일한 방향인 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서, 상기 제1배향막의 러빙방향은 상기 데이터라인의 방향과 동일한 방향인 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,상기 제1돌출전극 또는 제2돌출전극은 막대(사각)모형인 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,상기 제1돌출전극 또는 제2돌출전극은 원형모형인 것을 특징으로 하는 수평전계방식 액정표시소자.
- 제1항에 있어서,상기 제1돌출전극 및 제2돌출전극은 삼각모형인 것을 특징으로 하는 수평전 계방식 액정표시소자.
- 삭제
- 삭제
- 삭제
- 제1 및 제2기판을 준비하는 단계;상기 제1기판에 상에 게이트라인과, 상기 게이트라인과 평행한 적어도 두개 이상의 공통전극들과, 상기 공통전극 각각의 양 측면으로부터 돌출된 제1돌출전극 및 상기 공통전극들 양끝단에 수직으로 배치되어 이들을 전기적으로 연결하는 공통전극보조라인을 형성하는 단계;상기 게이트라인과 수직으로 배치되어 단위화소를 정의하는 데이터라인과, 상기 공통전극들과 수직으로 교차하여 상기 단위화소를 복수의 서브화소로 나누어주는 적어도 두개 이상의 화소전극들과, 상기 화소전극들 각각의 양 측면으로부터 돌출되고 상기 제1돌출전극과 수직된 제2돌출전극 및 상기 화소전극들 양끝단에 수직으로 배치되어 이들을 전기적으로 연결하는 화소전극보조라인을 형성하는 단계; 및상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 수평전계방식 액정표시소자의 제조방법.
- 제21항에 있어서,상기 공통전극들 및 화소전극들 사이에 절연막을 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
- 제21항에 있어서,상기 공통전극들 또는 화소전극들은 투명한 전도성 물질로 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
- 제23항에 있어서,상기 투명한 전도성 물질은 ITO(indium tin oxide) 또는 IZO(indium zinc oxde)인 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
- 제21항에 있어서,상기 제2기판 상에 칼라필터 및 블랙매트릭스를 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030070739A KR101016525B1 (ko) | 2003-10-10 | 2003-10-10 | 수평전계방식 액정표시소자 |
US10/960,539 US7388640B2 (en) | 2003-10-10 | 2004-10-08 | In-plane switching mode liquid crystal device with the common electrode auxiliary line not generating an electric field for driving liquid crystal in the sub-pixel regions |
CNB2004100808289A CN100399164C (zh) | 2003-10-10 | 2004-10-09 | 面内切换模式液晶显示器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030070739A KR101016525B1 (ko) | 2003-10-10 | 2003-10-10 | 수평전계방식 액정표시소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050034953A KR20050034953A (ko) | 2005-04-15 |
KR101016525B1 true KR101016525B1 (ko) | 2011-02-24 |
Family
ID=34420611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030070739A KR101016525B1 (ko) | 2003-10-10 | 2003-10-10 | 수평전계방식 액정표시소자 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7388640B2 (ko) |
KR (1) | KR101016525B1 (ko) |
CN (1) | CN100399164C (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100595453B1 (ko) * | 2003-11-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 수평전계방식 액정표시소자 |
KR101352099B1 (ko) * | 2004-06-22 | 2014-01-23 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
KR100928494B1 (ko) * | 2005-04-15 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
JP5061505B2 (ja) * | 2006-05-25 | 2012-10-31 | 日本電気株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
JP5093714B2 (ja) * | 2006-07-25 | 2012-12-12 | Nltテクノロジー株式会社 | 液晶表示装置 |
JP5079448B2 (ja) * | 2007-10-24 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶装置及びそれを備えた電子機器 |
KR101330436B1 (ko) * | 2008-05-21 | 2013-11-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
JP5386555B2 (ja) | 2011-07-28 | 2014-01-15 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN102253553A (zh) * | 2011-08-01 | 2011-11-23 | 昆山龙腾光电有限公司 | 液晶显示装置 |
CN102393591B (zh) * | 2011-11-30 | 2013-07-10 | 昆山龙腾光电有限公司 | 液晶显示装置 |
CN102866543B (zh) | 2012-09-13 | 2015-05-06 | 京东方科技集团股份有限公司 | 像素单元、阵列基板以及液晶显示装置 |
CN103293809B (zh) * | 2013-05-28 | 2015-09-30 | 深圳市华星光电技术有限公司 | 抗色偏显示面板 |
KR102331171B1 (ko) * | 2014-08-01 | 2021-11-29 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
US10782571B2 (en) * | 2017-12-29 | 2020-09-22 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | COA-type array substrate |
JP7441007B2 (ja) * | 2018-05-28 | 2024-02-29 | 武漢天馬微電子有限公司 | 液晶表示装置 |
CN114578608B (zh) * | 2022-03-30 | 2024-05-14 | 北京京东方显示技术有限公司 | 显示基板、显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000098405A (ja) * | 1998-09-17 | 2000-04-07 | Nec Corp | 横電界方式の液晶表示装置 |
US6088078A (en) | 1997-12-03 | 2000-07-11 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with horizontal electric field |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69332575T2 (de) * | 1992-09-18 | 2003-11-20 | Hitachi, Ltd. | Flüssigkristall-Anzeigevorrichtung |
US5336814A (en) * | 1993-09-07 | 1994-08-09 | General Electric Company | Method for recovering bis hydroxy aromatic organic values and bis aryl carbonate values from scrap aromatic polycarbonate |
US5745207A (en) * | 1995-11-30 | 1998-04-28 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display having electric fields parallel to substrates |
JP3120751B2 (ja) * | 1996-11-06 | 2000-12-25 | 日本電気株式会社 | 横電界方式の液晶表示装置 |
KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
CN1064394C (zh) * | 1997-01-23 | 2001-04-11 | 华中理工大学 | 煤燃烧催化剂促进剂的制造方法 |
CN1261805A (zh) * | 1997-07-02 | 2000-08-02 | 参天制药株式会社 | 聚乳酸巩膜塞 |
US6184961B1 (en) * | 1997-07-07 | 2001-02-06 | Lg Electronics Inc. | In-plane switching mode liquid crystal display device having opposite alignment directions for two adjacent domains |
DE19744503A1 (de) * | 1997-10-09 | 1999-04-15 | Schloemann Siemag Ag | Vorrichtung und Verfahren zur Beeinflussung der Reibungsverhältnisse zwischen einer oberen und einer unteren Walze eines Walzgerüstes |
CN1221845A (zh) * | 1998-01-02 | 1999-07-07 | 余义伦 | 触按式密码锁 |
JP2000111953A (ja) * | 1998-10-08 | 2000-04-21 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示装置 |
CN1195243C (zh) | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
KR100492325B1 (ko) * | 1999-12-31 | 2005-05-31 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
JP2001194675A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
US6636289B2 (en) * | 2000-04-19 | 2003-10-21 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line |
JP2002040456A (ja) * | 2000-07-28 | 2002-02-06 | Nec Corp | 液晶表示装置 |
CN1207616C (zh) | 2001-05-29 | 2005-06-22 | 瀚宇彩晶股份有限公司 | 横向电场广视角液晶显示器的电极排列结构 |
-
2003
- 2003-10-10 KR KR1020030070739A patent/KR101016525B1/ko active IP Right Grant
-
2004
- 2004-10-08 US US10/960,539 patent/US7388640B2/en active Active
- 2004-10-09 CN CNB2004100808289A patent/CN100399164C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6088078A (en) | 1997-12-03 | 2000-07-11 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with horizontal electric field |
JP2000098405A (ja) * | 1998-09-17 | 2000-04-07 | Nec Corp | 横電界方式の液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US7388640B2 (en) | 2008-06-17 |
CN100399164C (zh) | 2008-07-02 |
KR20050034953A (ko) | 2005-04-15 |
CN1605917A (zh) | 2005-04-13 |
US20050078257A1 (en) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101186863B1 (ko) | 멀티도메인 횡전계모드 액정표시소자 | |
KR100698047B1 (ko) | 횡전계형 액정 표시 장치 및 그 제조 방법 | |
US7403253B2 (en) | Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof | |
US7453086B2 (en) | Thin film transistor panel | |
KR100741890B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
KR100587367B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
US7580022B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
KR100689312B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR101016525B1 (ko) | 수평전계방식 액정표시소자 | |
KR101044529B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR101248456B1 (ko) | 멀티도메인 액정표시소자 | |
KR20060001662A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR100595453B1 (ko) | 수평전계방식 액정표시소자 | |
KR100895017B1 (ko) | 개구율이 향상된 횡전계모드 액정표시소자 | |
KR20040061447A (ko) | 횡전계형 액정 표시 장치 및 그 제조 방법 | |
KR100585872B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR101166578B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
KR20050115633A (ko) | 횡전계형 액정 표시 장치 | |
KR20050025446A (ko) | 액정 표시 장치 | |
KR20040103275A (ko) | 횡전계 방식 액정표시장치 및 제조 방법 | |
KR101166584B1 (ko) | 수평전계방식 액정표시소자 | |
KR100870668B1 (ko) | 횡전계방식 액정 표시 소자 | |
KR20040105470A (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
KR20050063006A (ko) | 수평구동방식 액정표시소자 및 그 제조방법 | |
KR20040104202A (ko) | 횡전계방식 액정표시소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 9 |