JP2014021196A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【解決手段】コンタクト部ＰＣと、コンタクト部ＰＣから第２方向Ｙに延びた主画素電極ＰＡと、第１方向Ｘに延びて主画素電極ＰＡと電気的に接続する副画素電極ＰＢと、を有する画素電極ＰＥを備えた第１基板ＡＲと、主画素電極ＰＡを挟んだ両側に配置された主共通電極ＣＡと、コンタクト部ＰＣ又は副画素電極ＰＢを挟んだ両側に配置された副共通電極ＣＢと、を有する共通電極ＣＥを備えた第２基板ＣＴと、第１基板ＡＲと第２基板ＣＴとの間に保持された液晶分子ＬＭを含む液晶層ＬＱと、を備え、副画素電極ＰＢとコンタクト部ＰＣとの間に配置された副共通電極ＣＢＣは、第１方向Ｘに並んだ画素電極ＰＥの主画素電極ＰＡ間において副画素電極ＰＢと略平行に延びて主共通電極ＣＡと電気的に接続している液晶表示装置。
【選択図】図２

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平９−１６００４１号公報

本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。

実施形態によれば、コンタクト部と、前記コンタクト部から第２方向に延びた主画素電極と、前記第２方向と交差する第１方向に延びて前記主画素電極と電気的に接続する副画素電極と、を有する画素電極を備えた第１基板と、前記主画素電極を挟んだ両側に配置された主画素電極と、前記コンタクト部又は前記副画素電極を挟んだ両側に配置された副共通電極と、を有する共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記副画素電極と前記コンタクト部との間に配置された前記副共通電極は、前記第１方向に並んだ前記画素電極の前記主画素電極間において前記副画素電極と略平行に延びて前記主共通電極と電気的に接続している液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。 図３は、図２に示した液晶表示パネルを線ＩＩＩ−ＩＩＩで切断したときの液晶表示パネルの断面構造を概略的に示す断面図である。 図４は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図５は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層ＳＣ（図２に示す）は、例えば、アモルファスシリコンによって形成されているが、ポリシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。

図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

図示した画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。なお、本実施形態では、第１方向Ｘにおける画素ＰＸの幅が約５０μｍであって、第２方向Ｙにおける画素ＰＸの幅が約１５０μｍである。

ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。

図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界近傍において上側の画素に配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界近傍において画素ＰＸに配置されている。

補助容量線Ｃ１は、画素ＰＸの下端部近傍（該画素ＰＸの画素電極ＰＥに接続されたスイッチング素子ＳＷの近傍）に配置されている。補助容量線Ｃ１は、画素ＰＸの第１方向Ｘにおける略中央部において、第２方向Ｙにおける幅が広くなった容量部ＣｓＴを有している。

スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１との交点近傍に設けられている。

スイッチング素子ＳＷのゲート電極ＥＧはゲート配線Ｇ２と電気的に接続され（あるいは一体に形成され）、ソース電極ＥＳはソース配線Ｓ１と電気的に接続され（あるいは一体に形成され）、ドレイン電極ＥＤは補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。スイッチング素子ＳＷのドレイン電極ＥＤは画素ＰＸの下側端部から第２方向Ｙに沿って上側に延び、画素電極ＰＥの下まで延びて広がっている。

画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ、副画素電極ＰＢ、及びコンタクト部ＰＣを備えている。コンタクト部ＰＣは画素ＰＸの下側端部近傍（該画素ＰＸの画素電極ＰＥに接続されたスイッチング素子ＳＷの近傍）に配置されている。主画素電極ＰＡは、コンタクト部ＰＣの第１方向Ｘにおける端よりも内側の複数の位置から画素ＰＸの上側端部付近まで第２方向Ｙに沿ってそれぞれ直線的に延出している。図２の例では、画素電極ＰＥは２つの主画素電極ＰＡを備えている。すなわち、第１方向Ｘにおいて、コンタクト部ＰＣの端は、主画素電極ＰＡの端よりもソース配線Ｓ１、Ｓ２側に延びて、主画素電極ＰＡの端よりも突出している。なお、コンタクト部ＰＣの端は、第１方向Ｘに隣接する画素の画素電極と電気的に接続することのない範囲で、ソース配線Ｓ１、Ｓ２側に延びていればよく、ソース配線Ｓ１、Ｓ２上まで延びてもかまわない。

主画素電極ＰＡは、第１方向Ｘにおける幅が略同一の帯状に形成されている。コンタクト部ＰＣは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＤＥと電気的に接続されている。このコンタクト部ＰＣは、第１方向Ｘにおいて主画素電極ＰＡよりも幅広に形成され、容量部ＣｓＴと対向して配置されている。

副画素電極ＰＢは、コンタクト部ＰＣと第２方向Ｙに延びた主画素電極ＰＡの端との間に配置され、第１方向Ｘに延びている。副画素電極ＰＢは第１方向Ｘに延びて主画素電極ＰＡ間を接続している。換言すると、画素電極ＰＥは、主画素電極ＰＡと、副画素電極ＰＢと、コンタクト部ＰＣとに囲まれた略区形状の開口ＰＯを有している。副画素電極ＰＢの端は、主画素電極ＰＡの端よりもソース配線Ｓ１、Ｓ２側に延びて、主画素電極ＰＡの端よりも突出している。

なお、副画素電極ＰＢは、隣接した画素に配置された画素電極と電気的に接続しない範囲で、ソース配線Ｓ１、Ｓ２側に延びていればよく、ソース配線Ｓ１、Ｓ２上まで延びてもかまわない。アレイ基板ＡＲにソース配線Ｓと対向する第２主共通電極が設けられる場合には、画素電極ＰＥのコンタクト部ＰＣおよび副画素電極ＰＢは、第２主共通電極と電気的に接続することがないように、第１方向Ｘにおいて主画素電極ＰＡよりもソース配線Ｓ１、Ｓ２側に延びていれば良い。

共通電極ＣＥは、対向基板ＣＴ上に主共通電極ＣＡ及び副共通電極ＣＢを備えている。主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓあるいはコンタクト部ＰＣと対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘにおける幅が略同一の帯状に形成されている。

図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って３本平行に並んでおり、画素ＰＸの左右両端部と中央部とにそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称し、図中の中央の主共通電極をＣＡＣと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向し、主共通電極ＣＡＣは画素電極ＰＥの主画素電極ＰＡ間においてコンタクト部ＰＣと対向している。これらの主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び、主共通電極ＣＡＣは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。主共通電極ＣＡＣは当該画素ＰＸの第１方向Ｘにおけるほぼ中央に配置されている。

本実施形態では、主共通電極ＣＡＣは、副画素電極ＰＢと対向する位置には配置されず、副画素電極ＰＢと対向する位置に欠落部を有している。すなわち、主共通電極ＣＡＣは、第２方向Ｙに隣接する副画素電極ＰＢ間に配置されている。第２方向Ｙに延びた主共通電極ＣＡＣの端は、副画素電極ＰＢの端と所定の距離を置いて配置されている。

副共通電極ＣＢは、Ｘ−Ｙ平面内において、第２方向Ｙに並んで配置されたコンタクト部ＰＣと副画素電極ＰＢとの間において第１方向Ｘに沿って直線的に延びている。副共通電極ＣＢは、主画素電極ＰＡと略直交して延出している。このような副共通電極ＣＢは、第１方向Ｘにおける幅が略同一の帯状に形成されている。

図示した例では、副共通電極ＣＢは、第２方向Ｙに並んで配置されたコンタクト部ＰＣと副画素電極ＰＢとの間に配置され、画素ＰＸの上側と下側と中央とにそれぞれ配置されている。以下では、これらの副共通電極ＣＢを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の中央の副共通電極をＣＢＣと称し、図中の下側の副共通電極をＣＢＢと称する。

副共通電極ＣＢＵはゲート配線Ｇ１と対向し、副共通電極ＣＢＢはゲート配線Ｇ２と対向している。副共通電極ＣＢＣは、開口ＰＯ又はソース配線Ｓ１、Ｓ２と対向している。副共通電極ＣＢＣは、主画素電極ＰＡと対向する位置には配置されない。換言すると、副共通電極ＣＢＣは、隣接した主画素電極ＰＡ間において第１方向Ｘに延びている。第１方向Ｘに延びた副共通電極ＣＢＣの端は、主画素電極ＰＡの端と所定の距離を置いて配置されている。

これらの副共通電極ＣＢＵ、副共通電極ＣＢＢ、及び、副共通電極ＣＢＣは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。すなわち、共通電極ＣＥは、アクティブエリアにおいて略格子状に形成されている。

画素ＰＸにおいて、副共通電極ＣＢＵは上側端部に配置され、副共通電極ＣＢＢは下側端部に配置されている。厳密には、副共通電極ＣＢＵは当該画素ＰＸとその上側に隣接する画素との境界近傍において上側の画素に配置され、副共通電極ＣＢＢは当該画素ＰＸとその下側に隣接する画素との境界近傍において当該画素ＰＸに配置されている。

画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの主画素電極ＰＡと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡＬ、主共通電極ＣＡＲ及び主共通電極ＣＡＣは主画素電極ＰＡとは重ならない。主共通電極ＣＡＣは、画素電極ＰＥの開口ＰＯと対向する位置に配置されている。

すなわち、隣接する主共通電極ＣＡＬと主共通電極ＣＡＣとの間、及び、主共通電極ＣＡＲと主共通電極ＣＡＣとの間には、１本の主画素電極ＰＡが位置している。換言すると、主共通電極ＣＡＬ、主共通電極ＣＡＲ及び主共通電極ＣＡＣは、主画素電極ＰＡの直上の位置を挟んだ両側に配置されている。あるいは、主画素電極ＰＡは、主共通電極ＣＡＬと主共通電極ＣＡＣとの間、及び、主共通電極ＣＡＲと主共通電極ＣＡＣとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、主共通電極ＣＡＣ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。

これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘにおける間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘにおける間隔、主共通電極ＣＡＣと主画素電極ＰＡとの第１方向Ｘにおける間隔、及び、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘにおける間隔は略同等である。

コンタクト部ＰＣあるいは副画素電極ＰＢと、副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。図２では、上側から、副共通電極ＣＢＵ、副画素電極ＰＢ、副共通電極ＣＢＣ、コンタクト部ＰＣ、副共通電極ＣＢＢ、の順に並んで配置されている。第２方向Ｙにおいて、コンタクト部ＰＣと副共通電極ＣＢＣとの距離、副共通電極ＣＢＣと副画素電極ＰＢとの距離、および、副画素電極ＰＢと副共通電極ＣＢＵは略等しい。

図３は、図２に示した液晶表示パネルＬＰＮを線ＩＩＩ−ＩＩＩで切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。第２層間絶縁膜１２上には平坦化膜１３が配置されている。画素電極ＰＥは、平坦化膜１３の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、平坦化膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
なお、アレイ基板ＡＲは、後述するように、さらに共通電極ＣＥの一部を備えていても良い。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタ（図示せず）は、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）を有する第１偏光板ＰＬ１を含んでいる。

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）を有する第２偏光板ＰＬ２を含んでいる。

第１偏光板ＰＬ１の第１偏光軸と、第２偏光板ＰＬ２の第２偏光軸とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に対して平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。

ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ２に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

図２に示した例では、主画素電極ＰＡと主共通電極ＣＡＬとの間の領域内および主共通電極ＣＡＣその右側の主画素電極ＰＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。主画素電極ＰＡと主共通電極ＣＡＲとの間の領域内および主共通電極ＣＡＣとその左側の主画素電極ＰＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

なお、本実施形態の液晶表示装置では、１画素のＸ−Ｙ平面で見た場合に、対向基板に配置された共通電極ＣＥの内側にアレイ基板ＡＲ上に画素電極ＰＥが配置されている。言い換えれば、１画素において画素電極ＰＥは共通電極ＣＥによって囲まれている。このように配置することによって、図５に示すように１画素内で電気力線の始点と終点をもち、自画素の電気力線が隣接画素に漏れることが無い。このため、例えば、第２方向Ｙに隣接した画素ＰＸ間において液晶層ＬＱに印加される電界が互いに影響を受けることが抑制され、隣接画素からの電界の影響によって自画素の液晶分子が動くことが無く表示品位の劣化を抑制することができる。

また、本実施形態では、主共通電極ＣＡは副画素電極ＰＢと対向する位置に配置されず、副共通電極ＣＢは主画素電極ＰＡと対向する位置に配置されない。したがって、主共通電極ＣＡと副画素電極ＰＢとが対向することがなく、同様に、副共通電極ＣＢと主画素電極ＰＡとが対向することがなくなる。このことにより、画素ＰＸの開口部ＡＰ内において、Ｘ−Ｙ平面と略直交する方向に電界が生じることがなくなる。

例えば開口部ＡＰ内で画素電極と共通電極とが対向すると、開口部ＡＰ内においてＸ−Ｙ平面と略直交する方向の電界が生じる。この場合、Ｘ−Ｙ平面と略直交する方向の電界近傍では光が透過しないため、透過率が低下する原因となる。これに対し、本実施形態では、画素ＰＸの開口部ＡＰ内において、Ｘ−Ｙ平面と略直交する方向に電界が生じることがなくなるため、透過率の低下を抑制することができる。

なお、本実施形態では、第２方向Ｙに延びた主共通電極ＣＡＣの端と副画素電極ＰＢの端とは所定の距離をおいて配置され、第１方向Ｘに延びた副共通電極ＣＢＣの端と主画素電極ＰＡの端とは所定の距離をおいて配置されるため、アレイ基板ＡＲと対向基板ＣＴとの合わせずれにより、画素電極ＰＥと共通電極ＣＥとの位置が設計した位置とずれた場合であっても、Ｘ−Ｙ平面と略直交する方向に電界が生じることを回避することができ、透過率の低下を抑制することができる。

さらに本実施形態では、画素電極ＰＥのコンタクト部ＰＣは、第１方向Ｘにおいて主画素電極ＰＡよりもソース配線Ｓ１、Ｓ２側に延びている。このようにコンタクト部ＰＣをソース配線Ｓ側に延ばすことにより、主共通電極ＣＡＬ、ＣＡＲと主画素電極ＰＡとの間の領域と、主共通電極ＣＡＣと主画素電極ＰＡとの間の領域とは、同様に、コンタクト部ＰＣと主画素電極ＰＡと主共通電極ＣＡと副共通電極ＣＢとにより囲まれることとなる。このことにより、主画素電極ＰＡと、主共通電極ＣＡＬ、ＣＡＲとの間の領域の液晶層にも、主共通電極ＣＡＣと主画素電極ＰＡとの間の領域の液晶層と同様の電界が印加されることとなる。したがって、本実施形態の液晶表示装置では、画素ＰＸの第１方向Ｘにおける端部においても液晶分子ＬＭの配向状態を十分に制御することが可能となり、透過率が低下することを回避することができる。すなわち、本実施形態の液晶表示装置によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することができる。

なお、図２に示す場合では、コンタクト部ＰＣの第１方向Ｘにおける端が主画素電極ＰＡの端よりもソース配線Ｓ１、Ｓ２側に延びていたが、コンタクト部ＰＣの少なくとも主画素電極ＰＡ側の端がソース配線Ｓ１、Ｓ２側に延びていれば良い。すなわち、コンタクト部ＰＣは、主画素電極ＰＡが設けられた端に沿って、第２方向Ｙに延びる端の一部が第１方向Ｘにおける主画素電極ＰＡの端よりも第１方向Ｘに突出した凸部を備えてもよい。その場合であっても上述の実施形態と同様の効果を得ることができる。

また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、本実施形態によれば、主共通電極ＣＡＲ及び主共通電極ＣＡＬは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられソース配線Ｓと対向する第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。

なお、第２主共通電極を設けた場合には、第２主共通電極と電気的に接続することがない範囲で、第１方向Ｘにおいて、コンタクト部ＰＣの端が主画素電極ＰＡの端よりもソース配線Ｓ側に延びていれば良い。その場合であっても上述の実施形態と同様の効果を得ることができる。

また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。

次に、第２実施形態の液晶表示装置について、図面を参照して説明する。
図４は、本実施形態の液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。なお、以下の説明において上述の実施形態と同様の構成については同一の符号を付して説明を省略する。

この例は、上述の第１実施形態と同様に主共通電極ＣＡと副画素電極ＰＢとが対向しないように配置されている。本実施形態では、副画素電極ＰＢが主共通電極ＣＡ間に延びて配置されている。

すなわち、画素電極ＰＥは、主画素電極ＰＡと副画素電極ＰＢとコンタクト部ＰＣとを備えている。

副画素電極ＰＢは、コンタクト部ＰＣと第２方向Ｙに延びた主画素電極ＰＡの端との間において、主共通電極ＣＡ間に配置されている。すなわち、副画素電極ＰＢは、主共通電極ＣＡと対向する位置に配置されず、主共通電極ＣＡと対向する位置に設けられた欠落部を有している。第１方向Ｘにおける副画素電極ＰＢの端は主共通電極ＣＡの端と所定の距離をおいて配置されている。副画素電極ＰＢは、主共通電極ＣＡ間において、主画素電極ＰＡと交差して主画素電極ＰＡと電気的に接続している。

コンタクト部ＰＣは、少なくとも主画素電極ＰＡ側の端がソース配線Ｓ１、Ｓ２側に延びている。すなわち、コンタクト部ＰＣは、主画素電極ＰＡが設けられた端に沿って、第２方向Ｙに延びる端の一部が第１方向Ｘにおける主画素電極ＰＡの端よりも第１方向Ｘに突出した凸部ＰＣＡを備えている。

共通電極ＣＥには、第１方向Ｘに延びる電極と第１方向Ｘと交差する第２方向Ｙに延びる電極とに囲まれた開口ＣＯが設けられている。図４に示す例では、画素ＰＸにおいて、主共通電極ＣＡＬ、ＣＡＣ、ＣＡＲと、副共通電極ＣＢＵ、ＣＢＢとにより囲まれた２つの開口ＣＯが、第１方向Ｘに並んで設けられている。各開口ＣＯにおいて、主画素電極ＰＡと副画素電極ＰＢとが交差して十字形状に配置されている。なお、本実施形態では、副共通電極ＣＢＣは省略されている。

本実施形態の液晶表示装置は、上記以外の構成は上述の第１実施形態と同様であり、第１実施形態と同様の効果を得ることができる。

なお、本実施形態では、副画素電極ＰＢが主共通電極ＣＡＣと対向することが無いように主共通電極ＣＡ間に配置されていたが、画素電極ＰＥと共通電極ＣＥとの構成はこれに限られない。上述の第１実施形態と同様に、副画素電極ＰＢは主画素電極ＰＡ同士を電気的に接続するように第１方向Ｘに延び、主共通電極ＣＡＣが第２方向Ｙに隣接する画素の副画素電極ＰＢ間に延びて配置されてもよい。その場合であっても、画素ＰＸの開口部ＡＰ内において、Ｘ−Ｙ平面と略直交する方向に電界が生じることがなくなるため、透過率の低下を抑制することができる。

なお、本実施形態では、第１方向Ｘに延びた副画素電極ＰＢの端と主共通電極ＣＡＣの端とは所定の距離をおいて配置されるため、アレイ基板ＡＲと対向基板ＣＴとの合わせずれにより、画素電極ＰＥと共通電極ＣＥとの位置が設計した位置とずれた場合であっても、Ｘ−Ｙ平面と略直交する方向に電界が生じることを回避することができ、透過率の低下を抑制することができる。

なわち、本実施形態の液晶表示装置によれば、第１実施形態と同様に、表示品位の劣化を抑制することが可能な液晶表示装置を提供することができる。

次に、第３実施形態の液晶表示装置について図面を参照して説明する。
図５は、本実施形態の液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。なお、本実施形態では、第１方向Ｘにおける画素ＰＸの幅が約５０μｍであって、第２方向Ｙにおける画素ＰＸの幅が約１５０μｍである。

本実施形態では、画素電極ＰＥの構成が上述の第１実施形態と異なっている。
画素電極ＰＥは、コンタクト部ＰＣと第２方向Ｙに延びた主画素電極ＰＡの端との間において、第１方向Ｘに延びて配置された複数の副画素電極ＰＢを備えている。図５に示す例では、画素電極ＰＥは２つの副画素電極ＰＢを備えている。以下では、説明のために、図中の副共通電極ＣＢＵ側に配置された副画素電極をＰＢＵと称し、コンタクト部ＰＣ側に配置された副画素電極をＰＢＢと称する。

副画素電極ＰＢＵは、主画素電極ＰＡ同士を電気的に接続して第１方向Ｘに延びている。第１方向Ｘに延びた副画素電極ＰＢＵの端は、主画素電極ＰＡの端よりもソース配線Ｓ１、Ｓ２側に延びて、主画素電極ＰＡの端よりも突出している。

副画素電極ＰＢＢは、開口部ＡＰにおいて、主共通電極ＣＡＣと対向することが無いように、主共通電極ＣＡ間において第１方向Ｘに延びて配置されている。すなわち、副画素電極ＰＢＢは、主共通電極ＣＡＣと対向する位置に設けられた欠落部を有している。副画素電極ＰＢＢの第１方向Ｘに延びた端は、主共通電極ＣＡの端と所定の距離をおいて配置されている。副画素電極ＰＢＢは、主共通電極ＣＡＬと主共通電極ＣＡＣとの間、又は、主共通電極ＣＡＲと主共通電極ＣＡＣとの間において、主画素電極ＰＡと略十字形状に交差して電気的に接続している。

なお、副画素電極ＰＢＵ、ＰＢＢは、隣接した画素に配置された画素電極と電気的に接続しない範囲で、ソース配線Ｓ１、Ｓ２側に延びていればよく、ソース配線Ｓ１、Ｓ２上まで延びてもかまわない。アレイ基板ＡＲにソース配線Ｓと対向する第２主共通電極が設けられる場合には、画素電極ＰＥのコンタクト部ＰＣおよび副画素電極ＰＢは、第２主共通電極と電気的に接続することがないように、第１方向Ｘにおいて主画素電極ＰＡよりもソース配線Ｓ１、Ｓ２側に延びていれば良い。

コンタクト部ＰＣは、少なくとも主画素電極ＰＡ側の端がソース配線Ｓ１、Ｓ２側に延びている。すなわち、コンタクト部ＰＣは、主画素電極ＰＡが設けられた端に沿って、第２方向Ｙに延びる端の一部が第１方向Ｘにおける主画素電極ＰＡの端よりも第１方向Ｘに突出した凸部ＰＣＡを備えている。

共通電極ＣＥは、上述の第１実施形態と同様の構成である。すなわち、共通電極ＣＥは、主共通電極ＣＡと副共通電極ＣＢとを備えている。主共通電極ＣＡは、画素電極ＰＥを挟む位置に配置された主共通電極ＣＡＬ、ＣＡＲと、コンタクト部ＰＣと対向して配置された主共通電極ＣＡＣとを備えている。

主共通電極ＣＡＣは、副画素電極ＰＢＵと交差することが無いように、第２方向Ｙにおいて隣接した画素の副画素電極ＰＢＵ間に配置されている。すなわち、主共通電極ＣＡＣは、副画素電極ＰＢＵと対向する位置に設けられた欠落部を有している。第２方向Ｙにおける主共通電極ＣＡＣの端は、副画素電極ＰＢＵの端と所定の距離をおいて配置されている。

副共通電極ＣＢＣは、副画素電極ＰＢＵ、ＰＢＢとの間において第１方向Ｘに延びて配置されている。副共通電極ＣＢＣは、主画素電極ＰＡと交差することが無いように、第１方向において主画素電極ＰＡ間に配置されている。すなわち、副共通電極ＣＢＣは、主画素電極ＰＡと対向する位置に設けられた欠落部を有している。第１方向Ｘにおける副共通電極ＣＢＣの端は、主画素電極ＰＡの端と所定の距離をおいて配置されている。

本実施形態の液晶表示装置は、上記以外の構成は上述の第１実施形態と同様であり、第１実施形態と同様の効果を得ることができる。

なお、本実施形態では、主共通電極ＣＡＣが副画素電極ＰＢＵと対向することが無いように副画素電極ＰＢＵ間に配置されていたが、画素電極ＰＥと共通電極ＣＥとの構成はこれに限られない。例えば、主共通電極ＣＡＣは複数の画素に渡って第２方向Ｙに延び、副画素電極ＰＢＵが主共通電極ＣＡ間に延びて配置されてもよい。

また、本実施形態では、副画素電極ＰＢＵが主画素電極ＰＡ同士を電気的に接続し、副画素電極ＰＢＢが主共通電極ＣＡと対向することが無いように主共通電極ＣＡ間に配置されているが、画素電極ＰＥはこの構成に限られない。例えば、副画素電極ＰＢＵが主共通電極と対向することが無いように主共通電極ＣＡ間に配置され、副画素電極ＰＢＢが主画素電極ＰＡ同士を電気的に接続してもよい。

これら場合であっても、画素ＰＸの開口部ＡＰ内において、Ｘ−Ｙ平面と略直交する方向に電界が生じることがなくなるため、透過率の低下を抑制することができる。

なお、本実施形態では、第１方向Ｘに延びた副画素電極ＰＢＢの端と主共通電極ＣＡＣとの端とは所定の距離をおいて配置され、第２方向Ｙに延びた主共通電極ＣＡＣの端と副画素電極ＰＢＵの端とは所定の距離をおいて配置され、第１方向Ｘに延びた副共通電極ＣＢＣの端と主画素電極ＰＡの端とは所定の距離をおいて配置されるため、アレイ基板ＡＲと対向基板ＣＴとの合わせずれにより、画素電極ＰＥと共通電極ＣＥとの位置が設計した位置とずれた場合であっても、Ｘ−Ｙ平面と略直交する方向に電界が生じることを回避することができ、透過率の低下を抑制することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板（第１基板）、ＣＴ…対向基板（第２基板）、ＬＭ…液晶分子、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｓ…ソース配線、Ｇ…ゲート配線、Ｃ…補助容量線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＰＣ…コンタクト部、ＰＡ…主画素電極、ＰＢ、ＰＢＵ…副画素電極、ＰＢＢ…副画素電極（第２副画素電極）、ＰＯ…開口、ＣＥ…共通電極、ＣＯ…開口、ＣＡ、ＣＡＬ、ＣＡＲ…主共通電極、ＣＡＣ…主共通電極（第２主共通電極）、ＣＢ、ＣＢＵ、ＣＢＢ、ＣＢＣ…副共通電極、Ｘ…第１方向、Ｙ…第２方向、１０…第１絶縁基板、２０…第２絶縁基板。

Claims (13)

1. コンタクト部と、前記コンタクト部から第２方向に延びた主画素電極と、前記第２方向と交差する第１方向に延びて前記主画素電極と電気的に接続する副画素電極と、を有する画素電極を備えた第１基板と、
   前記主画素電極を挟んだ両側に配置された主共通電極と、前記コンタクト部又は前記副画素電極を挟んだ両側に配置された副共通電極と、を有する共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
   前記副画素電極と前記コンタクト部との間に配置された前記副共通電極は、前記第１方向に並んだ前記画素電極の前記主画素電極間において前記副画素電極と略平行に延びて前記主共通電極と電気的に接続している液晶表示装置。
2. 前記画素電極は複数の前記主画素電極と、前記主画素電極同士を電気的に接続した前記副画素電極と、を備え、
   前記主共通電極は、前記第２方向に並んだ前記画素電極の前記副画素電極間において前記主画素電極と略平行に延びた第２主共通電極を備えた請求項１記載の液晶表示装置。
3. 前記第１方向に延びた前記副共通電極の端は前記主画素電極の端と所定の距離をおいて配置されている請求項１又は請求項２記載の液晶表示装置。
4. 前記第２方向に延びた前記第２主共通電極の端は、前記副画素電極の端と所定の距離をおいて配置されている請求項２記載の液晶表示装置。
5. 前記画素電極は、前記主共通電極間において前記第１方向に延びた第２副画素電極を更に備える請求項１乃至請求項４のいずれか１項記載の液晶表示装置。
6. 前記第１方向に延びた前記第２副画素電極の端は前記主共通電極の端と所定の距離をおいて配置されている請求項５記載の液晶表示装置。
7. コンタクト部と、前記コンタクト部から第２方向に延びた主画素電極と、前記第２方向と交差する第１方向に延びて前記主画素電極と電気的に接続した副画素電極と、を有する画素電極を備えた第１基板と、
   前記主画素電極を挟んだ両側で、前記副画素電極間において前記主画素電極と略平行に延びた主共通電極と、前記画素電極を挟んだ両側で前記副画素電極と略平行に延びて前記主共通電極と電気的に接続した副共通電極と、を有する共通電極を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
   前記副画素電極は、前記主共通電極間において前記第１方向に延びている液晶表示装置。
8. 前記第１方向に延びた前記副画素電極の端は、前記主共通電極の端と所定の距離をおいて配置されている請求項７記載の液晶表示装置。
9. 前記画素電極は複数の前記主画素電極と、前記主画素電極のそれぞれと電気的に接続した複数の副画素電極と、を備える請求項７又は請求項８記載の液晶表示装置。
10. 第２方向に延びた主共通電極と、前記第２方向と交差した第１方向に延びた副共通電極とにより囲まれた開口を有する共通電極を備えた第２基板と、
    前記開口において略十字形状に交差した主画素電極および副画素電極と、前記主画素電極と電気的に接続したコンタクト部と、を有する画素電極を備えた第１基板と、
    前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置。
11. 前記開口は略矩形状である請求項１０記載の液晶表示装置。
12. 前記第１基板は、前記第２方向に延びたソース配線を備え、
    前記画素電極の両側に配置された前記主共通電極は、前記ソース配線と対向して配置されている請求項１乃至請求項１１のいずれか１項記載の液晶表示装置。
13. 前記第１基板は、前記第１方向に延びたゲート配線を備え、
    前記画素電極の両側に配置された前記副共通電極は、前記ゲート配線と対向して配置されている請求項１乃至請求項１２のいずれか１項記載の液晶表示装置。

Images