JP2005173617A - 薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

薄膜トランジスタアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2005173617A
JP2005173617A JP2004357981A JP2004357981A JP2005173617A JP 2005173617 A JP2005173617 A JP 2005173617A JP 2004357981 A JP2004357981 A JP 2004357981A JP 2004357981 A JP2004357981 A JP 2004357981A JP 2005173617 A JP2005173617 A JP 2005173617A
Authority
JP
Japan
Prior art keywords
degrees
thin film
film transistor
array substrate
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004357981A
Other languages
English (en)
Other versions
JP4308128B2 (ja
Inventor
Seung-Chul Ri
承 哲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005173617A publication Critical patent/JP2005173617A/ja
Application granted granted Critical
Publication of JP4308128B2 publication Critical patent/JP4308128B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/128—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode field shaping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の目的は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法を提供する。
【解決手段】本発明に係る薄膜トランジスタアレイ基板は画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備する。
【選択図】 図４

Description

本発明は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法に関するものである。
通常の液晶表示装置は電界を利用して液晶の光透過率を調節することによって、画像を表示するようになる。このような液晶表示装置は液晶を駆動させる電界の方向に沿って垂直電界型と水平電界型に大別される。
垂直電界型液晶表示装置は上部基板上に形成された共通電極と下部基板上に形成された画素電極が互いに対向されるように配置されて、この間に形成される垂直電界によりTN(Twisted Nematic)モードの液晶を駆動するようになる。このような垂直電界型液晶表示装置は開口率が大きい長所を持つ反面、視野角が９０度の程度に狭いという短所を持つ。
水平電界型液晶表示装置は下部基板に並んで配置された画素電極と共通電極の間の水平電界によりインプレインスイッチ(In Plane Switch; 以下、IPSという)モードの液晶を駆動するようになる。このような水平電界型液晶表示装置は視野角が１６０度の程度に広いという長所を持つ。以下、水平電界型液晶表示装置について詳しく見る事にする。
図１は従来水平電界型液晶表示装置の薄膜トランジスタアレイ基板を示す平面図であり、図２は図１で線"II-II'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。
図１及び図２を参照すると、従来薄膜トランジスタアレイ基板は下部基板１上に交差されるように形成されたゲートライン２及びデータライン４と、その交差部ごとに形成された薄膜トランジスタ３０と、その交差構造に用意された画素領域５に水平電界を成すように形成された画素電極２２及び共通電極２４と、共通電極２４と接続された共通ライン２６とを具備する。
ゲートライン２は薄膜トランジスタ３０のゲート電極６にゲート信号を供給する。データライン４は薄膜トランジスタ３０のドレイン電極１０を通じて画素電極２２に画素信号を供給する。ゲートライン２とデータライン４は交差構造に形成されて画素領域を定義する。共通ライン２６は画素領域５を間に置いてゲートライン２と並んで形成されて液晶駆動のための基準電圧を共通電極２４に供給する。
薄膜トランジスタ３０はゲートライン２のゲート信号に応答してデータライン４の画素信号が画素電極２２に充電されて維持されるようにする。このために、薄膜トランジスタ３０はゲートライン２に接続されたゲート電極６と、データライン４に接続されたソース電極８と、画素電極２２に接続されたドレイン電極１０とを具備する。また、薄膜トランジスタ３０はゲート電極６とゲート絶縁膜１２を間に置いて重畳されながらソース電極８とドレイン電極１０の間にチャンネルを形成する活性層１４と、ソース電極８及びドレイン電極１０とオーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）のためのオーミック接触層１６がもっと形成される。
画素電極２２は保護膜１８を貫くコンタクトホール２０を通じて薄膜トランジスタ３０のドレイン電極１０と接続されて画素領域５に形成される。特に、画素電極２２はドレイン電極１０と接続されて接したゲートライン２と並んで形成された第１水平部(２２a)と、共通ライン２６と重畳されるように形成された第２水平部(２２b)と、第１及び第２水平部(２２a, ２２b)の間に共通電極２４と並んで形成されたフィンガー部(２２c)とを具備する。
共通電極２４は共通ライン２６と接続されて画素領域５に形成される。特に、共通電極２４は画素領域５で画素電極２２のフィンガー部(２２c)と並んで形成される。
これによって、薄膜トランジスタ３０を通じて画素信号が供給された画素電極２２と共通ライン２６を通じて基準電圧が供給された共通電極２４の間に水平電界が形成される。特に、画素電極２２のフィンガー部(２２c)と共通電極２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域５を透過する光透過率が変わるようになることによって画像を具現するようになる。
従来の水平電界印加型液晶表示パネルにおいて、電界未印加時にラビング方向と同一方向へ配列された共通電極２４と画素電極２２の間に位置する液晶は共通電極２４と画素電極２２の間に水平電界が形成されると電界方向と同一方向へ所定角度を持って配列される。特に、液晶は例えば４５度方向へ配列される時に最大透過率を持つようになる。このために、共通電極２４と画素電極２２の間の水平電界は図３に図示されたところのように特定電圧、例えば６Vを維持しなければならない。
しかし、共通電極２４と画素電極２２の間の水平電界が特定電圧以上の場合、液晶は電界方向と水平方向へ動こうとする性質がもっと強まりながら ４５度以上に配列されて透過率が低下される問題点がある。
したがって、本発明の目的は透過率を進めることができる薄膜トランジスタアレイ基板及びその製造方法を提供するものである。
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板は画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備することを特徴とする。
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より大きいことを特徴とする。
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より大きいことを特徴とする。
前記第２角は９０度より大きくて１５０度より小さなことを特徴とする。
前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より小さなことを特徴とする。
前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より小さなことを特徴とする。
前記第２角は３０度より大きくて９０度より小さなことを特徴とする。
前記画素電極は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを具備することを特徴とする。
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さなことを特徴とする。
前記共通電極は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを具備することを特徴とする。
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は３０度より大きくて９０度より小さなことを特徴とする。
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板はゲートライン及びデータラインの交差で用意された画素領域において、四辺形を成して液晶の回転により光を透過及び遮断する多数の開口領域を具備して、前記角開口領域で少なくともいずれか一つの角の角度が他の角の角度と異なることを特徴とする。
前記画素領域内に位置する画素電極と、前記画素電極と前記開口領域を間に置いて対向する共通電極をさらに具備して、前記画素電極及び共通電極の中からいずれか一つの二辺の間の角は９０度より大きいとか９０度より小さなことを特徴とする。
前記角は９０度より大きくて１５０度より小さなことを特徴とする。
前記角は３０度より大きくて９０度より小さなことを特徴とする。
上記目的を達成するために、本発明に係る薄膜トランジスタアレイ基板上に画素領域を定義するゲートライン及びデータラインを形成する段階と、前記画素領域内に薄膜トランジスタを形成する段階と、前記薄膜トランジスタと接続される画素電極を形成する段階と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極を形成する段階とを含むことを特徴とする。
前記画素電極を形成する段階は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを持つ画素電極を形成する段階を含むことを特徴とする。
前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。
前記水平部と垂直部の間の角は３０度より大きくて９０度より小さなことを特徴とする。
前記共通電極を形成する段階は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを持つ共通電極を形成する段階を含むことを特徴とする。
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は９０度より大きくて１５０度より小さなことを特徴とする。
前記第１及び第２垂直部の中からいずれか一つと水平部の間の角は３０度より大きくて９０度より小さなことを特徴とする。
本発明による薄膜トランジスタアレイ基板及びその製造方法は共通電極と画素電極によって用意された開口領域を台形形態で形成する。このような共通電極と画素電極に電圧が印加されれば共通電極と画素電極の間に位置する液晶は 45度〜60度で回転するようになる。これによって、最大透過率に影響を及ぼす液晶領域が広くなって透過率が向上する。
以下、本発明の実施例を添付した図４乃至図２１を参照して詳しく説明する事にする。
図４は本発明の第１実施例に係る薄膜トランジスタアレイ基板を示す平面図である。
図４に図示された薄膜トランジスタアレイ基板は下部基板１０１上に交差されるように形成されたゲートライン１０２及びデータライン１０４と、その交差部ごとに形成された薄膜トランジスタ１３０と、その交差構造に用意された画素領域１０５に水平電界を成すように形成された画素電極１２２及び共通電極１２４と、接した画素領域１０５の共通電極１２４を連結するための連結ライン１２６とを具備する。
ゲートライン１０２は薄膜トランジスタ１３０のゲート電極１０６にゲート信号を供給する。データライン１０４は薄膜トランジスタ１３０を通じて画素電極１２２に画素信号を供給する。連結ライン１２６は接した画素領域１０５の共通電極１２４を互いに連結して液晶駆動のための基準電圧を角共通電極１２４に供給する。
薄膜トランジスタ１３０はゲートライン１０２のゲート信号に応答してデータライン１０４の画素信号が画素電極１２２に充電されて維持されるようにする。
画素電極１２２は薄膜トランジスタ１３０のドレイン電極と接続されて画素領域１０５に形成される。特に、画素電極１２２はゲートライン１０２と並んで形成された水平部(１２２a)と、各水平部(１２２a)と接続されてデータライン１０４と並んで形成された垂直部(１２２b)とを具備する。
共通電極１２４は連結ライン１２６と接続されて画素領域１０５に形成される。特に、共通電極１２４は画素電極１２２の垂直部(１２２b)と並んで形成された第１及び第２垂直部(１２４a,１２４b)と、第１及び第２垂直部(１２４a,１２４b)の間に形成されてゲートライン１０２と並んで形成された水平部(１２４c)とを具備する。
このような薄膜トランジスタアレイ基板は薄膜トランジスタ１３０を通じて画素信号が供給された画素電極１２２と、連結ライン１２６を通じて基準電圧が供給された共通電極１２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域を透過する光透過率が変わるようになることによって画像を具現するようになる。
一方、本発明に係るデータライン１０４とゲートライン１０２の交差で用意された画素領域１０５は液晶の回転により光を透過及び遮断する多数の閉鎖型開口領域(P１乃至P１２)を含む。各開口領域は共通電極１２４と画素電極１２２により用意された直四角形または正四角形の形態を持つ。このために、各開口領域の共通電極(画素電極)は"L"字形態に形成されて、各開口領域の画素電極(共通電極)は共通電極(画素電極)と対角線方向へ対称的な逆"L"字形態に形成される。
このような各開口領域内に位置する液晶は電圧が印加されなければ図５aに図示されたところのように初期配列状態を維持するようになる。及び、各開口領域内に位置する共通電極１２４と画素電極１２２に電圧が印加されれば図４及び図５bに図示されたところのように共通電極１２４と画素電極１２２の間で分布する電界方向(点線)と平行な方向へ液晶が配列される。このような電界分布により一つの画素領域１０５内に液晶の配列方向が図６に図示されたところのように互いに対称されるマルチドメイン構造を持つようになる。これにより、液晶背向方向に係る複屈折を互いに相殺させてカラーシフト現象を最小化することができるし、階調反転がない領域を広げることができる。
このように、各開口領域内の共通電極１２４と画素電極１２２の間の電界は４５度方向へ分布されるから、高電圧が印加されても液晶の配列方向は ４５度を維持するようになる。すなわち、図７及び図８に図示されたところのように最大輝度電圧、例えば６V以上の電圧が印加されても各開口領域内の光透過率が落ちないで最大透過率を維持するようになる。
図９は本発明の第２実施例に係る薄膜トランジスタアレイ基板を示す平面図であり、図１０は図９で線"Ｘ-Ｘ'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。
図９及び図１０を参照すると、本発明の第２実施例に係る薄膜トランジスタアレイ基板は下部基板２０１上に交差されるように形成されたゲートライン２０２及びデータライン２０４と、その交差部ごとに形成された薄膜トランジスタ２３０と、その交差構造に用意された画素領域に水平電界を成すように形成された画素電極２２２及び共通電極２２４と、接した画素領域の共通電極２２４を連結するための連結ライン２２６とを具備する。
ゲートライン２０２は薄膜トランジスタ２３０のゲート電極２０６にゲート信号を供給する。データライン２０４は薄膜トランジスタ２３０のドレイン電極２１０を通じて画素電極２２２に画素信号を供給する。ゲートライン２０２とデータライン２０４は交差構造に形成されて画素領域を定義する。連結ライン２２６は接した画素領域の共通電極２２４を互いに連結して液晶駆動のための基準電圧を各共通電極２２４に供給する。
薄膜トランジスタ２３０はゲートライン２０２のゲート信号に応答してデータライン２０４の画素信号が画素電極２２２に充電されて維持されるようにする。このために、薄膜トランジスタ２３０はゲートライン２０２に接続されたゲート電極２０６と、データライン２０４に接続されたソース電極２０８と、画素電極２２２に接続されたドレイン電極２１０とを具備する。また、薄膜トランジスタ２３０はゲート電極２０６とゲート絶縁膜２１２を間に置いて重畳されながらソース電極２０８とドレイン電極２１０の間にチャンネルを形成する活性層２１４と、ソース電極２０８及びドレイン電極２１０とオーミック接触のためのオーミック接触層２１６がもっと形成される。
画素電極２２２は保護膜２１８を貫くコンタクトホール２２０を通じて薄膜トランジスタ２３０のドレイン電極２１０と接続されて画素領域に形成される。特に、画素電極２２２はゲートライン２０２と並んで形成された水平部(２２２a)と、各水平部(２２２a)と接続されてデータライン２０４と並んで形成された垂直部(２２２b)とを具備する。
共通電極２２４は連結ライン２２６と接続されて画素領域に形成される。特に、共通電極２２４は画素電極２２２の垂直部(２２２b)と並んで形成された第１及び第２垂直部(２２４a,２２４b)と、第１及び第２垂直部(２２４a,２２４b)の間に形成されてゲートライン２０２と並んで形成された水平部(２２４c)とを具備する。
これによって、薄膜トランジスタ２３０を通じて画素信号が供給された画素電極２２２と連結ライン２２６を通じて基準電圧が供給された共通電極２２４の間に水平電界が形成される。このような水平電界により薄膜トランジスタアレイ基板とカラーフィルターアレイ基板の間から水平方向に配列された液晶分子が誘電異方性により回転するようになる。液晶分子の回転程度に沿って画素領域を透過する光透過率が変わるようになることによって画像を具現するようになる。
一方、本発明に係るデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極２２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。このために、画素電極２２２及び共通電極２２４中からいずれか一つの水平部(２２２a,２２４c)は図９に図示されたところのように画素領域２０５の中心部でデータライン２０４方へますます幅が細く形成される。すなわち、各開口領域の共通電極は直角で曲がった"L"字形態に形成されて、画素電極は共通電極と対角線方向へ見合わせて鈍角で曲がった逆"L"字形態に形成される。ここで、鈍角は９０度より大きくて１５０度より小さい。ゆえに、画素電極(２２２a,２２２b)の二辺の間の角は９０度より大きい。
図１１は本発明の第３実施例に係る薄膜トランジスタアレイ基板を示す平面図である。
図１１に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極２２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。ここで、共通電極の二辺の間の角は９０度より小さい。例えば各開口領域内の画素電極は直角で曲がった"L"字形態に形成されて、共通電極は画素電極と対角線方向へ見合わせて鋭角で曲がった逆"L"字形態に形成される。図１１に図示されたところのように共通電極３２４の水平部(３２４a,３２４b)中からいずれか一つと垂直部(３２４c)は鋭角で曲がった“L"字形態に形成される。特に、共通電極の二辺の間の角は３０度より大きくて９０度より小さい。
このような共通電極２２４と画素電極２２２の交差で用意された各開口領域内に位置する液晶は電圧が印加されなければ図１２aに図示されたところのように初期配列状態を維持するようになる。及び、共通電極２２４と画素電極２２２に電圧が印加されれば図９及び図１２bに都市されたところのように共通電極２２４と画素電極２２２の間で分布する電界方向(点線)と平行な方向へ液晶が配列される。このような電界分布により一つの画素領域内に液晶の配列方向が図９及び図１１に図示されたところのように互いに対称されるマルチドメイン構造を持つようになる。これにより、液晶背向方向に係る複屈折を互いに相殺させてカラーシフト現象を最小化することができるし階調反転がない領域を広げることができる。
このように、各開口領域内の共通電極２２４と画素電極２２２の間の電界は傾くように形成された共通電極２２４及び画素電極２２２中からいずれか一つの水平部(２２４c,２２２a)により電極間の距離が近くなって４５度〜６５度方向に分布される。これによって、液晶の配列方向は４５度〜６５を維持するようになる。
図１３は本発明の第１及び第２実施例に係る液晶の位置による液晶の回転角度を示す図面である。図１３において横軸は上/下部基板の間の液晶位置(第１領域(I１)は上部基板と接した液晶、第５領域(I５)は下部基板と接した液晶、第３領域(I３)はセルの中心部に位置する液晶、第２領域(I２)は第１領域(I１)と第３領域(I３)の間に位置する液晶、第４領域(I４)は第３領域(I３)と第５領域(I５)の間に位置する液晶)を示して、縦軸は電界が印加される時に液晶の回転角度を示して、T１曲線は本発明の第１実施例に係る液晶の回転角度を示して、T２曲線は本発明の第２実施例に係る液晶の回転角度を示す。
T1曲線をよく見ると、本発明の第１実施例に係る画素電極と共通電極に電圧を印加すると、セルの外郭部の第１及び第５領域(I１,I５)に位置する液晶は電圧背向初期状態を維持していて４５度方向より少なく回転される反面にセルの中心部(I３)に位置する液晶は４５度方向へ回転するようになる。
このように、本発明の第１実施例に係る液晶は電圧を印加するようになると、セルの外郭部に位置する液晶により平均回転角度が小くなって透過率が相対的に低くなる。
T２曲線をよく見ると、本発明の第２実施例に係る画素電極と共通電極に電圧を印加すると上部基板と下部基板と隣接されるように、セルの外郭部(I１,I５)に位置する液晶は電圧背向初期状態を維持しているが本発明の第１実施例に係る液晶より大きい角度に回転されて、セルの第２及び第４領域(I２I４)に位置する液晶は４５度方向へ回転するようになる。すなわち、本発明の第１実施例に係る液晶領域と比べて４５度方向へ回転する液晶領域が広くなる。このように、本発明の第２実施例に係る液晶は電圧を印加するようになると、セルの第２及び第４領域(I２,I４)に位置する液晶は４５度方向へ回転するから、透過率に寄与する液晶領域が広くなるようになるから平均透過率が相対的に高くなる。
図１４a乃至図１８bは本発明の第２実施例に係る薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図である。
図１４a及び図１４bを参照すると、下部基板２０１上にゲートライン２０２、ゲート電極２０６、連結ライン２２６及び共通電極２２４を含む第１導電パターン群が形成される。
これを詳しく説明すると、下部基板２０１上にスパッタリング方法などの蒸着方法を利用してゲート金属層が形成される。ここで、ゲート金属層はアルミニウム係金属、銅(Cu)、クロム(Cr)などが利用される。このゲート金属層がフォトリソグラフィ工程とエッチング工程にパターニングされることによってゲートライン２０２、そのゲートライン２０２と接続されたゲート電極２０６、第１及び第２垂直部(２２４a,２２４b)と水平部(２２４c)を持つ共通電極２２４、接した画素領域の共通電極２２４を互いに連結する連結ライン２２６を含む第１導電パターン群が形成される。
図１５a及び図１５bを参照すると、第１導電パターン群が形成された下部基板２０１上にゲート絶縁膜２１２が形成される。及び、ゲート絶縁膜２１２上に活性層２１４及びオーミック接触層２１６を含む半導体パターンが形成される。
これを詳しく説明すると、第１導電パターン群が形成された下部基板２０１上にPECVD、スパッタリングなどの蒸着方法を通じてゲート絶縁膜２１２、第１及び第２半導体層が順次的に形成される。ここで、ゲート絶縁膜２１２の材料としては酸化シリコン(SiOx)または窒化シリコン(SiNx)などの無機絶縁物質が利用される。第１半導体層は不純物がドーピングされない非晶質シリコンが利用されて、第２半導体層はN型またはP型の不純物がドーピングされた非晶質シリコンが利用される。その後、第１及び第２半導体層がフォトリソグラフィ工程とエッチング工程によりパターニングされることによって活性層２１４とオーミック接触層２１６を含む半導体パターンが形成される。
図１６a及び図１６bを参照すると、半導体パターンが形成されたゲート絶縁膜２１２上にソース電極２０８、ドレイン電極２１０及びデータライン２０４を含む第２導電パターン群が形成される。
このために、半導体パターンが形成されたゲート絶縁膜２１２上にスパッタリングなどの蒸着方法を通じてデータ金属層が順次的に形成される。ここで、データ金属層としては銅(Cu)、モリブデン(Mo)、チタン、タンタル、モリブデン合金(Mo alloy)などが利用される。このデータ金属層がフォトリソグラフィ工程とエッチング工程によりパターニングされることによってデータライン２０４、ソース電極２０８、及びドレイン電極２１０を含むデータパターンが形成される。
その後、ソース電極２０８及びドレイン電極２１０をマスクで利用してソース及びドレイン電極(２０８,２１０)により露出したチャンネル部のオーミック接触層２１６が乾式エッチングされることによってチャンネル部の活性層２１４が露出する。
図１７a及び図１７bを参照すると、第２導電パターン群が形成されたゲート絶縁膜２１２上にコンタクトホール２２０を含む保護膜２１８が形成される。
このために、第２導電パターン群が形成されたゲート絶縁膜２１２上に PECVDなどの蒸着方法で保護膜２１８が全面形成される。ここで、保護膜２１８はゲート絶縁膜２１２のような無機絶縁物質や誘電常数が小さなアクリル(acryl)系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。
この保護膜２１８がフォトリソグラフィ工程とエッチング工程にパターニングされることによってコンタクトホール２２０が形成される。コンタクトホール２２０は保護膜２１８を貫いてドレイン電極２１０を露出させる。
図１８a及び図１８bを参照すると、保護膜２１８上に画素電極２２２を含む第３導電パターン群が形成される。
このために、保護膜２１８上にスパッタリングなどの蒸着方法で透明導電膜が塗布される。ここで、透明導電膜の材料としてはインジウムスズオキサイド(Indium Tin Oxide : ITO)、スズオキサイド(Tin Oxide : TO)、インジウムジンクオキサイド(Indium Zinc Oxide : IZO)またはインジウムスズジンクオキサイド(Indium Tin Zinc Oxide : ITZO)などが利用される。この透明導電膜がフォトリソグラフィ工程とエッチング工程を通じてパターニングされることによって画素電極２２２を含む第３導電パターン群が形成される。画素電極２２２はコンタクトホール２２０を通じてドレイン電極２１０と電気的に接続される。この画素電極２２２は共通電極２２４と一緒にゲートライン２０２と平行に形成されて共通電極２２４と水平電界を成す。
図１９は本発明の第４実施例に係る薄膜トランジスタアレイ基板を示す平面図である。
図１９に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極２２４と画素電極４２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。このために、画素電極４２２の水平部(４２２a)は図１９に図示されたところのように画素領域２０５の中心部でデータライン２０４の方へますます幅が広く形成される。すなわち、各開口領域の共通電極は直角で曲がった"L"字形態に形成されて、画素電極は共通電極と対角線方向へ見合わせて鋭角で曲がった逆 "L"字形態に形成される。特に、画素電極(４２２a,４２２b)の二辺の間の角は ３０度より大きくて９０度より小さい。
図２０は本発明の第５実施例に係る薄膜トランジスタアレイ基板を示す平面図である。
図２０に図示されたところのようにデータライン２０４とゲートライン２０２の交差で用意された画素領域２０５は共通電極４２４と画素電極３２２により用意された梯形の形態を持つ多数の開口領域(P１乃至P１２)を含む。共通電極の二辺の間の角は９０度乃至１５０度である。例えば各開口領域内の画素電極は直角で曲がった"L"字形態に形成されて、共通電極は画素電極と対角線方向へ見合わせて鈍角で曲がった逆"L"字形態に形成される。図２０に図示されたところのように共通電極４２４の水平部(４２４a,４２４b)は中からいずれか一つと垂直部(４２４c)は鈍角で曲がった“L"字形態に形成される。特に、共通電極の二辺の間の角は９０度より大きくて１５０度より小さい。
図２１は本発明の第６実施例に係る薄膜トランジスタアレイ基板の構造を示す平面図である。
図２１に図示された共通電極５２４は各開口領域(P１乃至P１２)から “L"字形態に形成される。偶数番目の開口領域(P２乃至P１２)に位置する共通電極(５２４a)と奇数番目の開口領域(P１乃至P１１)に位置する共通電極(５２４b)は互いに連結されている。及び、画素電極４２２は各開口領域(P１乃至P１２)で一方の辺が傾いた”L"字形態に形成される。この画素電極４２２の二辺の間の角は９０度より大きくて１５０度より小さい。
一方、図２１に図示された画素電極４２２及び共通電極５２４は梯形の形態に形成される図９、図１１、図１８、図１９に図示された画素電極及び共通電極に比べて開口率を進めることができる。これは梯形の形態の画素電極または共通電極が不透明金属に形成される場合、図２１に図示された画素電極４２２及び共通電極５２４に比べて光を遮断する領域が広くなって開口率が減少されるからである。
以上説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
従来の水平電界印加型薄膜トランジスタアレイ基板を示す平面図。 図１で線"II-II'"に沿って切り取った薄膜トランジスタアレイ基板を詳しく示す断面図。 図１及び図２に図示された液晶の配列に係る透過率特性を示す図面。 本発明の第１実施例に係る薄膜トランジスタアレイ基板を示す平面図。 電界変化に係る図４に図示された液晶の配列方向を示す図面。 電界変化に係る図４に図示された液晶の配列方向を示す図面。 図４に図示された多数の開口領域内に位置する液晶の動きを示す平面図。 図４に図示された液晶の配列に係る透過率特性を示す図面。 図４に図示された薄膜トランジスタアレイ基板を含む液晶表示装置の電圧対透過率特性を示すグラフ。 本発明の第２実施例に係る薄膜トランジスタアレイ基板を示す平面図。 図９で線"Ｘ-Ｘ'"に沿って切り取った薄膜トランジスタアレイ基板を示す断面図。 図９に図示された共通電極及び画素電極の他の形態を示す平面図。 電界変化による図９及び図１０に図示された液晶の配列方向を示す図面。 電界変化による図９及び図１０に図示された液晶の配列方向を示す図面。 本発明の第１及び第２実施例に係る薄膜トランジスタアレイ基板の液晶特性を示すグラフ。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 図９及び図１０に図示された薄膜トランジスタアレイ基板の製造方法を示す平面図及び断面図。 本発明の第３実施例に係る薄膜トランジスタアレイ基板を示す平面図。 本発明の第４実施例に係る薄膜トランジスタアレイ基板を示す平面図。 本発明の第５実施例に係る薄膜トランジスタアレイ基板を示す平面図。
符号の説明
２、１０２:ゲートライン
４、１０４:データライン
６、１０６:ゲート電極
８、１０８:ソース電極
１０、１１０:ドレイン電極
１２、１１２:ゲート絶縁膜
１４、１１４:活性層
１６、１１６:オーミック接触層
２２、１２２:画素電極

Claims (24)

  1. 画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備することを特徴とする薄膜トランジスタアレイ基板。
  2. 前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より大きいことを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
  3. 前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より大きいことを特徴とする請求項２記載の薄膜トランジスタアレイ基板。
  4. 前記第２角は９０度より大きくて１５０度より小さいことを特徴とする請求項３記載の薄膜トランジスタアレイ基板。
  5. 前記画素電極及び共通電極の中で、ある一電極の二辺の間の第１角は９０度より小さいことを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
  6. 前記画素電極及び共通電極の中で、他の電極の二辺の間の第２角は９０度より小さいことを特徴とする請求項５記載の薄膜トランジスタアレイ基板。
  7. 前記第２角は３０度より大きくて９０度より小さいことを特徴とする請求項６記載の薄膜トランジスタアレイ基板。
  8. 前記画素電極は前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを具備することを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
  9. 前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項８記載の薄膜トランジスタアレイ基板。
  10. 前記水平部と垂直部の間の角は３０度より大きくて９０度より小さいことを特徴とする請求項８記載の薄膜トランジスタアレイ基板。
  11. 前記共通電極は前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを具備することを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
  12. 前記第１及び第２垂直部のいずれか一つと水平部との間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項１１記載の薄膜トランジスタアレイ基板。
  13. 前記第１及び第２垂直部のいずれか一つと水平部との間の角は３０度より大きくて９０度より小さいことを特徴とする請求項１１記載の薄膜トランジスタアレイ基板。
  14. ゲートライン及びデータラインの交差で用意された画素領域において、四辺形を成して液晶の回転により光を透過及び遮断する多数の開口領域を具備し、前記角開口領域で少なくともいずれか一つの角の角度が他の角の角度と異なることを特徴とする薄膜トランジスタアレイ基板。
  15. 前記画素領域内に位置する画素電極と、前記画素電極と前記開口領域を間に置いて対向する共通電極をさらに具備し、前記画素電極及び共通電極のいずれか一つの二辺の間の角は９０度より大きいか９０度より小さいことを特徴とする請求項１４記載の薄膜トランジスタアレイ基板。
  16. 前記角は９０度より大きくて１５０度より小さいことを特徴とする請求項１５記載の薄膜トランジスタアレイ基板。
  17. 前記角は３０度より大きくて９０度より小さいことを特徴とする請求項１５記載の薄膜トランジスタアレイ基板。
  18. 基板上に画素領域を定義するゲートライン及びデータラインを形成する段階と、前記画素領域内に薄膜トランジスタを形成する段階と、前記薄膜トランジスタと接続する画素電極を形成する段階と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極を形成する段階とを含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。
  19. 前記画素電極を形成する段階は、前記ゲートラインと平行な多数の水平部と、前記多数の水平部とそれぞれ接続されてデータラインと平行な垂直部とを持つ画素電極を形成する段階を含むことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
  20. 前記水平部と垂直部の間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項１９記載の薄膜トランジスタアレイ基板の製造方法。
  21. 前記水平部と垂直部の間の角は３０度より大きくて９０度より小さいことを特徴とする請求項１９記載の薄膜トランジスタアレイ基板の製造方法。
  22. 前記共通電極を形成する段階は、前記データラインと平行な第１及び第２垂直部と、前記第１及び第２垂直部の間に形成されて前記ゲートラインと平行な水平部とを持つ共通電極を形成する段階を含むことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
  23. 前記第１及び第２垂直部のいずれか一つと水平部との間の角は９０度より大きくて１５０度より小さいことを特徴とする請求項２２記載の薄膜トランジスタアレイ基板の製造方法。
  24. 前記第１及び第２垂直部のいずれか一つと水平部との間の角は３０度より大きくて９０度より小さいことを特徴とする請求項２２記載の薄膜トランジスタアレイ基板の製造方法。
JP2004357981A 2003-12-11 2004-12-10 薄膜トランジスタアレイ基板及びその製造方法 Expired - Fee Related JP4308128B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090299A KR100606410B1 (ko) 2003-12-11 2003-12-11 박막트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2005173617A true JP2005173617A (ja) 2005-06-30
JP4308128B2 JP4308128B2 (ja) 2009-08-05

Family

ID=34651386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357981A Expired - Fee Related JP4308128B2 (ja) 2003-12-11 2004-12-10 薄膜トランジスタアレイ基板及びその製造方法

Country Status (4)

Country Link
US (1) US7492428B2 (ja)
JP (1) JP4308128B2 (ja)
KR (1) KR100606410B1 (ja)
CN (1) CN100520541C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010044289A1 (ja) * 2008-10-14 2012-03-15 シャープ株式会社 液晶表示装置
JP2012230169A (ja) * 2011-04-25 2012-11-22 Japan Display Central Co Ltd 液晶表示装置
JP2014021196A (ja) * 2012-07-13 2014-02-03 Japan Display Inc 液晶表示装置
US8810761B2 (en) 2011-05-02 2014-08-19 Samsung Display Co., Ltd. Liquid crystal display
US9442322B2 (en) 2011-05-02 2016-09-13 Samsung Display Co., Ltd. Liquid crystal display
WO2018008584A1 (ja) * 2016-07-06 2018-01-11 シャープ株式会社 液晶表示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191442B1 (ko) * 2004-04-29 2012-10-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
JP4813842B2 (ja) * 2005-07-29 2011-11-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080030244A (ko) * 2006-09-29 2008-04-04 삼성전자주식회사 액정 표시 장치
KR101307965B1 (ko) * 2007-02-16 2013-09-12 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101494205B1 (ko) * 2008-05-08 2015-03-02 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP5488950B2 (ja) * 2008-06-26 2014-05-14 Ｎｌｔテクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR101576982B1 (ko) 2008-12-22 2015-12-14 삼성디스플레이 주식회사 액정 표시 장치
CN103534642B (zh) * 2011-04-08 2016-01-27 株式会社日本显示器 液晶显示装置
JP5386555B2 (ja) * 2011-07-28 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置
JP5963564B2 (ja) 2012-06-20 2016-08-03 スタンレー電気株式会社 液晶表示装置
JP2014112195A (ja) * 2012-10-31 2014-06-19 Japan Display Inc 液晶表示装置
TWI494672B (zh) * 2012-11-30 2015-08-01 Au Optronics Corp 液晶顯示面板之畫素結構
KR102108122B1 (ko) 2013-09-12 2020-05-08 삼성디스플레이 주식회사 액정 표시 장치
JP6607911B2 (ja) * 2017-12-20 2019-11-20 シャープ株式会社 液晶表示装置
TWI683161B (zh) * 2018-08-07 2020-01-21 友達光電股份有限公司 畫素結構
CN111025786B (zh) * 2018-12-05 2022-05-06 友达光电股份有限公司 像素结构及其制造方法
CN110568676B (zh) 2019-01-07 2021-12-21 友达光电股份有限公司 像素结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215603B2 (ja) 1995-06-23 2001-10-09 酒井医療株式会社 入浴装置および車椅子
JP3427611B2 (ja) 1996-03-27 2003-07-22 株式会社日立製作所 液晶表示装置
KR100225910B1 (ko) 1996-04-04 1999-10-15 구자홍 액정표시장치(liquid crystal display device)
JP2973934B2 (ja) * 1996-07-11 1999-11-08 日本電気株式会社 液晶表示装置、及び液晶表示装置を搭載した電子機器
KR100257976B1 (ko) 1997-07-22 2000-06-01 구본준, 론 위라하디락사 횡전계방식액정표시장치
JP3831863B2 (ja) 1997-10-21 2006-10-11 大林精工株式会社 液晶表示装置
KR100265572B1 (ko) 1997-12-03 2000-09-15 김영환 컬러 쉬프트가 개선된 액정 표시 장치
JP3479696B2 (ja) 1997-12-08 2003-12-15 ビオイ−ハイディス テクノロジー カンパニー リミテッド 液晶表示装置
JP3978847B2 (ja) * 1998-02-26 2007-09-19 ソニー株式会社 磁気テープ記録再生装置
KR100306799B1 (ko) 1998-05-29 2001-11-30 박종섭 액정표시장치
KR100293811B1 (ko) 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
KR100306800B1 (ko) 1998-05-29 2002-06-20 박종섭 액정 표시 장치 및 그 제조 방법
KR100293809B1 (ko) 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
JP3132483B2 (ja) 1998-09-17 2001-02-05 日本電気株式会社 横電界方式の液晶表示装置
JP3272681B2 (ja) 1998-09-25 2002-04-08 三菱重工業株式会社 太陽電池の製造方法
JP4472116B2 (ja) 2000-05-19 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP3427981B2 (ja) 2000-07-05 2003-07-22 日本電気株式会社 液晶表示装置及びその製造方法
JP2002040456A (ja) 2000-07-28 2002-02-06 Nec Corp 液晶表示装置
JP2002131740A (ja) 2000-10-20 2002-05-09 Nec Corp カラーフィルタ基板、その製造方法、アクティブマトリクス型液晶表示装置及びその製造方法
JP2003015146A (ja) 2001-07-04 2003-01-15 Hitachi Ltd 液晶表示装置
KR100878239B1 (ko) * 2002-09-06 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010044289A1 (ja) * 2008-10-14 2012-03-15 シャープ株式会社 液晶表示装置
US8421975B2 (en) 2008-10-14 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device
JP2012230169A (ja) * 2011-04-25 2012-11-22 Japan Display Central Co Ltd 液晶表示装置
US8810761B2 (en) 2011-05-02 2014-08-19 Samsung Display Co., Ltd. Liquid crystal display
US9442322B2 (en) 2011-05-02 2016-09-13 Samsung Display Co., Ltd. Liquid crystal display
JP2014021196A (ja) * 2012-07-13 2014-02-03 Japan Display Inc 液晶表示装置
US9310652B2 (en) 2012-07-13 2016-04-12 Japan Display Inc. Liquid crystal display device
WO2018008584A1 (ja) * 2016-07-06 2018-01-11 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR20050058053A (ko) 2005-06-16
JP4308128B2 (ja) 2009-08-05
US7492428B2 (en) 2009-02-17
CN1627167A (zh) 2005-06-15
US20050128410A1 (en) 2005-06-16
CN100520541C (zh) 2009-07-29
KR100606410B1 (ko) 2006-07-28

Similar Documents

Publication Publication Date Title
JP4308128B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US7466383B2 (en) Liquid crystal display device and method for fabricating the same
US20080180623A1 (en) Liquid crystal display device
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
KR20080003078A (ko) 액정표시장치 및 그 제조방법
JP2007178979A (ja) 液晶表示素子及びその製造方法
KR20030048489A (ko) 횡전계형 액정표시장치
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US8368855B2 (en) Method of manufacturing a liquid crystal display device comprising an organic film and a reflection electrode having an embossed pattern
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR20050104542A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050058058A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
JP2004348131A (ja) 液晶表示装置及びそのための薄膜トランジスタ表示板
US20070040976A1 (en) Liquid crystal display and method of manufacturing the same
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101007206B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR101296621B1 (ko) 액정표시소자 및 그 제조방법
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101189143B1 (ko) 횡전계형 액정표시장치
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR102394406B1 (ko) 액정표시장치
KR100969622B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20050054345A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101116819B1 (ko) 액정 표시 패널의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090430

R150 Certificate of patent or registration of utility model

Ref document number: 4308128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees