KR101007206B1

KR101007206B1 - 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법

Info

Publication number: KR101007206B1
Application number: KR1020030090356A
Authority: KR
Inventors: 김도성; 강병구
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-11
Filing date: 2003-12-11
Publication date: 2011-01-12
Also published as: KR20050058105A

Abstract

본 발명에서는, 개구율을 향상시킬 수 있는 FFS모드 액정표시장치 및 그 제조 방법을 제공하기 위하여, 1) 공통 전극과 공통 배선을 동일 공정에서 일체형 패턴으로 형성하고, 이때 2) 공통 배선은, 화소 영역별 공통 전극을 연결하는 브릿지(bridge) 형태로 형성하며, 3) 공통 배선은, 절연체가 개재된 상태에서 게이트 배선들과 중첩된 구조 또는 데이터 배선과 중첩된 구조로 형성하는 방법을 제공함으로써, 기존의 공통 배선과 게이트 배선간의 단락을 방지하기 위한 이격구간 및 공통 배선이 차지하는 배선폭을 개구 영역에 포함시킬 수 있으므로, 개구율을 효과적으로 향상시킬 수 있다.

Description

프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법{Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same}

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도.

도 4는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 어레이 기판에 대한 평면도.

도 5a 내지 5f, 6a 내지 6f는 본 발명의 제 2 실시예에 따른 FFS모드 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 5a 내지 5f는 평면도이고, 도 6a 내지 6f는 상기 도 5a 내지 5f의 절단선 VI-VI에 따라 절단된 단면도.

도 7은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 어레이 기판 에 대한 평면도.

<도면의 주요부분에 대한 부호의 설명>

214 : 게이트 배선 216 : 게이트 절연막

218 : 공통 전극 220 : 공통 배선

230 : 데이터 배선 234 : 제 1 인출배선

236 : 화소 전극 238 : 제 2 인출 배선

P : 화소 영역 T : 박막트랜지스터

IV : 이격 영역

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 고투과율 및 고개구율을 갖는 액정표시장치 및 그 제조방법에 관한 것이다.

최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다.

상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된 다.

현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.

그러나, 대표적인 액정표시장치인 TN(Twisted Nematic) 표시 모드는, 좁은 시야각 특성과 늦은 응답 특성, 특히 그레이 스케일 동작에서의 늦은 응답특성 등과 같은 근본적인 문제점을 갖는다.

이러한 문제점을 해결하기 위하여, 액정표시소자의 새로운 다양한 개념이 제안되었다. 예를 들면, 하나의 방법은 하나의 화소가 여러 개의 서브화소로 나누어지는 멀티-도메인 TN 구조를 사용하는 것이고, 다른 방법은 액정 분자의 물리적 특성을 보상하는 OCB(Optically Compensated birefringence) 모드를 사용하는 것이다. 그러나, 멀티 도메인 방식은, 멀티 도메인을 형성하는데 공정이 복잡하고, 시야각 개선에도 한계가 있다. 또한, OCB 모드 방식은 시야각 특성과 응답 속도면에서 전기 광학적 성능이 우수하지만, 바이어스 전압에 의해 액정을 안정적으로 조절, 유지하기 어렵다는 단점이 있다.

최근에는 새로운 표시 모드의 일환으로, 액정 분자들을 구동시키는 전극들이 모두 동일한 기판 상에 형성되는 횡전계 모드(in plane switching mode) 모드가 제안되었다.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면이다.

도시한 바와 같이, 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 기판(10) 및 하부 기판(20) 사이에는 액정층(30)이 개재되어 있는 구조에서, 상기 하부 기판(20) 내부면에는 공통 전극(22) 및 화소 전극(24)이 모두 형성되어 있다.

상기 액정층(30)은 상기 공통 전극(22)과 화소 전극(24)의 수평전계(26)에 의해 작동되고, 액정층(30)내 액정 분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다.

한 예로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80 ~ 85°범위에서 가시할 수 있다.

이하, 일반적인 횡전계형 액정표시장치용 어레이 기판의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도이다.

도시한 바와 같이, 게이트 배선(40) 및 데이터 배선(42)이 서로 교차되게 형성되어 있고, 게이트 배선(40) 및 데이터 배선(42)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. 상기 게이트 배선(40) 및 데이터 배선(42)의 교차 영역은 화소 영역(P)으로 정의된다.

상기 게이트 배선(40)과 일정간격 이격되게 공통 배선(44)이 형성되어 있고, 화소 영역(P)에 위치하는 공통 배선(44)에서는 데이터 배선(42)과 평행한 방향으로 다수 개의 공통 전극(46)이 분기되어 있다. 그리고, 상기 박막트랜지스터(T)와 연결되어 제 1 인출 배선(48)이 형성되어 있고, 제 1 인출 배선(48)에서는 공통 전극(46)간 이격구간에 공통 전극(46)과 서로 엇갈리게 다수 개의 화소 전극(50)이 분기되어 있다.

그리고, 상기 화소 전극(50) 들의 끝단을 연결하며, 상기 공통 배선(44)과 중첩된 위치에는 제 2 인출 배선(52)이 형성되어 있다. 상기 공통 배선(44)과 제 2 인출 배선(52)의 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 캐패시턴스(C_ST)를 이룬다.

상기 공통 전극(46)과 화소 전극(50)의 이격구간은 횡전계에 의해 액정을 구동시키는 실질적인 개구 영역(II)에 해당되며, 본 도면에서는 4 개의 개구 영역(II)을 가지는 4 블럭 구조를 일 예로 도시하였다. 즉, 상기 화소 영역(P) 별로 3 개의 공통 전극(46)과 2 개의 화소 전극(50)이 서로 엇갈리게 배치된 구조에 대해서 도시하였다.

설명의 편의상, 상기 데이터 배선(42)과 인접하게 위치하는 공통 전극(46)은 제 1 공통 전극(46a), 화소 영역(P)의 내부에 위치하는 공통 전극(46)은 제 2 공통 전극(46b)으로 명칭할 때, 상기 제 1, 2 공통 전극(46a, 46b) 중 외곽에 위치하는 제 1 공통 전극(46a)은 데이터 배선(42)과 화소 전극(50) 간에 발생하는 화질 불량 현상인 크로스토크(cross talk)를 최소화하고, 빛샘 현상을 방지하기 위한 목적으 로, 상기 제 2 공통 전극(46b)보다 넓은 폭으로 형성해야하므로, 개구율이 떨어지는 문제점이 있었다.

상기 횡전계형 액정표시장치의 개구율 및 투과율을 개선하기 위하여, 프린지 필드 스위칭 모드(Fringe Field Switching Mode ; 이하, FFS모드로 약칭함) 액정표시장치가 제안되고 있다.

상기 FFS모드 액정표시장치는, 화소 영역에 대응하는 일종의 아일랜드 패턴(island pattern) 구조에 해당하는 플랫(flat) 형태의 공통 전극과 막대형상의 패턴이 서로 이격되게 다수 개 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소 전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조를 가져, IPS 모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고, 전극 상부의 액정분자까지 횡전계에 의해 배열하는 것이 가능한 장점이 있다. 또한, 2 ITO구조이므로 화이트 휘도를 높여 개구율을 높일 수 있는 특징을 가진다.

이하, 일반적인 FFS모드 액정표시장치의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도이며, 설명의 편의상 도 3a는 FFS모드 액정표시장치용 어레이 기판에 대한 평면도를 중심으로, 도 3b는 해당 절단영역을 기준으로 액정층을 포함한 액정표시장치의 단면 구조를 중심으로 도시하였다.

도 3a는, 게이트 배선(62) 및 데이터 배선(78)이 서로 교차되게 형성되어 있고, 게이트 배선(62) 및 데이터 배선(78)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(62) 및 데이터 배선(78)의 교차 영역은 화소 영역(P)으로 정의된다. 화소 영역(P)에는 박막트랜지스터(T)와 연결되며 서로 이격되게 위치하는 다수 개의 화소 전극(82)과, 다수 개의 화소 전극(82)을 덮는 영역에 공통 전극(68)이 형성되어 있다.

좀 더 상세히 설명하면, 상기 박막트랜지스터(T)는 게이트 전극(64), 반도체층(72), 소스 전극(74), 드레인 전극(76)으로 이루어지고, 드레인 전극(76)과 연결되어 제 1 인출 배선(84)이 형성되어 있고, 제 1 인출 배선(84)에서는 전술한 다수 개의 화소 전극(82)이 분기되어 있고, 화소 전극(82) 들의 끝단은 제 2 인출 배선(86)에 의해 연결되어 있다.

그리고, 화소 영역(P)별 공통 전극(68)은, 상기 게이트 배선(62)과 동일한 방향으로 일정간격 이격되게 형성된 공통 배선(66)과 연결된다.

상기 공통 전극(68) 및 화소 전극(82)은, 서로 다른 공정에서 투명 도전성 물질로 이루어지는 것을 특징으로 하고, 상기 공통 배선(66)은 게이트 배선(62)과 동일 공정에서 동일 물질로 이루어지고, 상기 공통 배선(66)과 공통 전극(68)은 연접되는 방식으로 연결되고, 미도시한 절연체가 개재된 상태에서 공통 전극(68) 상부에 화소 전극(82)이 배치된 구조를 가진다.

이하, 상기 도 3a의 단면 구조의 제시를 통해 상기 FFS모드 액정표시장치의 동작 특성에 대해서 설명한다.

도 3b는, 제 1 기판(60) 상에 플랫(flat) 형태의 공통 전극(68)이 형성되어 있고, 공통 전극(68)을 덮는 영역에 제 1 절연층(70)이 형성되어 있으며, 제 1 절연층(70) 상부의 공통 전극(68) 상부에는 서로 이격되게 다수 개의 슬릿(slit) 형태의 화소 전극(82)이 형성되어 있고, 화소 전극(82)을 덮는 영역에는 제 1 배향막(88)이 형성되어 있다.

그리고, 상기 제 1 기판(60)과 대향되게 제 2 기판(90)이 배치되어 있고, 제 2 기판(90) 하부에는 컬러필터층(92), 제 2 배향막(94)이 차례대로 형성되어 있으며, 상기 제 1, 2 배향막(88, 94) 사이에는 액정층(96)이 개재되어 있다.

상기 FFS모드는, IPS 모드와 다르게 프린지 필드가 전 영역에 존재하고 따라서 액정 분자가 전영역에서 구동되어 투과율이 높다. 그러나, 이러한 특성은 화소 전극(82) 및 공통 전극(68)이 투명해야 하는 전제 조건을 가진다. 일반적으로 FFS모드에서는 공통 전극과 화소 전극의 폭이 6 ㎛보다 작고, 공통 전극과 화소 전극 사이의 떨어진 거리는 0 ~ 8 ㎛ 사이여야 효과적이다. 특히 두 전극 사이에는 전기장(E1)의 수평성분이 고르게 걸리게 하고, 전극 위의 액정 분자(98)는 탄성력에 의하여 전극 사이의 액정 분자(98)의 배열과 비슷하도록 화소를 만든다.

참고로, 양(+)의 액정물질을 쓸 경우에는 전극의 모서리 부분에서 액정 분자가 수직배열에 가깝게 되어 빛이 차단되어 투과율이 떨어지므로 음(-)의 액정물질이 이용된다.

상기 FFS모드의 동작 원리에 대해서 좀 더 상세히 설명하면, 초기에는 측면전기장에 의하여 전극과 전극 사이의 액정이 먼저 기판에 평행하게 회전하고, 일정 시간이 지나면, 전극 부분에서 수직 및 측면전기장과 액정의 탄성력에 의하여 전극 위 액정 분자가 회전한다. 즉, 전극 위의 모든 면에서 빛이 투과되므로, 투과율이 높다. 또한 한 화소 내에서의 액정의 회전 정도가 달라 색띰 정도가 자기 보상 효과에 의해 감소된다.

그러나, 종래의 FFS모드 액정표시장치 구조에 의하면, 공통 배선과 게이트 배선이 동일 공정에서 형성됨에 따라, 두 배선 간의 단락(short)을 방지하기 위해 대략 12 ㎛정도로 서로 일정간격 이격시켜야 하므로, 이러한 이격거리(상기 도 3a에서의 d1)만큼 개구율이 희생되는 문제점이 있었다.

이러한 문제점을 해결하기 위하여, 본 발명에서는 개구율을 향상시킬 수 있는 FFS모드 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.

이를 위하여, 본 발명에서는 1) 공통 전극과 공통 배선을 동일 공정에서 일체형 패턴으로 형성하고, 이때 2) 공통 배선은, 화소 영역별 공통 전극을 연결하는 브릿지(bridge) 형태로 형성하며, 3) 공통 배선은, 절연체가 개재된 상태에서 게이트 배선들과 중첩된 구조 또는 데이터 배선과 중첩된 구조로 형성하는 방법으로 개구율 손실을 방지하고자 한다.

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 기판상에 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 게이트 배선과 게이트 절연막과 층간절연막을 개재하여 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역 단위로 형성되며, 상기 게이트 절연막 위로 투명 도전성 물질로 이루어진 플랫(flat) 형태의 다수 개의 공통 전극과, 상기 화소 영역별 공통 전극을 연결시키며, 상기 공통 전극과 동일 공정에서 동일 물질로 동일한 층에 형성된 공통 배선과; 상기 박막트랜지스터 덮으며 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 공통 전극과 중첩된 영역에 위치하며, 상기 공통 전극과 동일 물질로 이루어지고, 상기 박막트랜지스터의 드레인 전극과 연결되는 슬릿 형태의 다수 개의 화소 전극을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판을 제공한다.

상기 화소 전극은, 상기 박막트랜지스터의 드레인 전극과 연결되는 제 1 인출 배선과, 상기 화소 전극 들의 끝단을 연결하는 제 2 인출 배선을 추가로 포함하고, 상기 공통 배선은, 상기 제 1 방향으로 형성되어 상기 층간절연막이 개재된 상태에서 데이터 배선과 교차되게 위치하며, 상기 공통 배선은, 상기 제 2 방향으로 형성되어 상기 게이트 절연막이 개재된 상태에서 게이트 배선과 교차되게 위치하는 것을 특징으로 한다.

그리고, 상기 공통 전극과 화소 전극이 중첩된 영역과, 상기 공통 전극을 하부층으로 하여 서로 이격되게 위치하는 화소 전극 영역은 개구 영역을 이루고, 상기 박막트랜지스터는 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 공통 전극 및 공통 배선은 상기 게이트 전극과 반도체층 사이 구간에서 절연된 상태로 개재되는 것을 특징으로 한다.

본 발명의 제 2 특징에서는, 기판 상에 제 1 방향으로 다수 개의 게이트 배선을 형성하는 단계와; 상기 다수 개의 게이트 배선을 덮는 영역에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 투명 도전성 물질을 이용하여, 화면을 구현하는 최소 단위로 정의되는 화소 영역 단위로 투명 도전성 물질로 이루어진 플랫 형태의 공통 전극과, 상기 화소 영역별 공통 전극을 연결시키는 브릿지 형태의 공통 배선을 일체형 패턴으로 형성하는 단계와; 상기 공통 전극 및 공통 배선을 덮는 영역에 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와; 상기 반도체층 상부에, 서로 이격되게 위치하는 소스 전극 및 드레인 전극을 형성하고, 상기 층간절연막 상에 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와; 상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터와 연결되며, 상기 공통 전극과 중첩된 영역에서 투명 도전성 물질로 이루어진 슬릿 형태의 다수 개의 화소 전극을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조방법을 제공한다.

상기 공통 배선은, 상기 제 1 방향으로 형성되어 상기 데이터 배선과 교차되거나, 또는 상기 제 2 방향으로 형성되어 상기 게이트 배선과 교차되는 것을 특징으로 한다.

그리고, 상기 투명 도전성 물질은 ITO(indium tin oxide)이고, 상기 화소 전극을 형성하는 단계 이전에는, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 보호층을 형성하는 단계가 포함되고, 상기 드레인 콘택홀을 통해 드레인 전극과 화소 전극이 연결되며, 상기 화소 전극을 형성하는 단계에서는, 상기 드레인 전극과 연결되는 제 1 인출 배선과, 상기 화소 전극 들의 끝단을 연결하는 제 2 인출 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 제 3 특징에서는, 상기 제 1 항 기재에 따른 프린지 필드 스위칭 모드 액정표시장치용 기판과; 상기 프린지 필드 스위칭 모드 액정표시장치용 기판과 대향되게 배치된 대향기판과; 상기 프린지 필드 스위칭 모드 액정표시장치용 기판과 대향기판 사이에 개재된 액정층을 포함하는 프린지 필드 스위칭 모드 액정표시장치를 제공한다.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.

-- 제 1 실시예 --

본 실시예는, 투명 도전성 물질을 이용하여 화소 영역별로 공통 전극을 형성하고, 공통 전극과 동일 공정에서 동일 물질을 이용하여 공통 전극 들을 연결시키는 브릿지 형태로 공통 배선을 형성하는 것을 특징으로 한다.

도 4는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 어레이 기판에 대한 평면도이다.

도시한 바와 같이, 제 1 방향으로 게이트 배선(214)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(230)이 형성되어 있으며, 게이트 배선(214) 및 데이터 배선(230)의 교차지점에는 박막트랜지스터(T)가 형성되어 있고, 게이트 배선(214) 및 데이터 배선(230)의 교차 영역은 화소 영역(P)으로 정의된다.

상기 화소 영역(P)에는, 이웃하는 게이트 배선(214) 및 데이터 배선(230) 그 리고, 박막트랜지스터(T)와 일정간격 이격된 플랫 형태의 공통 전극(218)이 형성되어 있다. 상기 공통 전극(218)은 투명 도전성 물질에서 선택되며, 한 예로 ITO(indium tin oxide)로 형성할 수 있다.

그리고, 제 2 방향으로 데이터 배선(230)과 일정간격 이격되게 화소 영역(P)별 공통 전극(218)을 연결시키는 공통 배선(220)이 형성되어 있다. 특히, 상기 공통 배선(220)은 상기 공통 전극(218)과 동일 공정에서 동일 물질로 형성되고, 상기 게이트 배선(214)과는 서로 다른 공정에서 형성되는 것을 특징으로 한다. 이에 따라, 본 실시예에 의하면 게이트 배선(214)과 다른 제조 단계에서 공통 배선(220)을 형성하고, 공통 배선(220)이 제 2 방향으로 형성됨에 따라, 기존의 게이트 배선과 공통 배선 간의 단락을 방지하기 위해 서로 일정간격 이격되게 배치하고, 공통 배선이 화소 영역별로 별도로 존재함에 따른 개구율 손실을 최대한 방지할 수 있다.

그리고, 상기 박막트랜지스터(T)와 연결되며, 상기 공통 전극(218)과 중첩된 영역에는 제 1 인출 배선(234)과, 상기 제 1 인출 배선(234)에서 제 2 방향으로 분기된 다수 개의 화소 전극(236)과, 상기 화소 전극(236)의 끝단을 연결하는 제 2 인출 배선(238)이 형성되어 있다. 상기 제 1, 2 인출 배선(234, 238) 및 화소 전극(236)은 투명 도전성 물질을 이용한 일체형 패턴으로 이루어진다.

기존 공정에서는, 게이트 배선과 동일 공정에서 동일 방향으로 이격되게 공통 배선을 형성하고, 공통 배선에서 분기된 패턴 구조로 공통 전극을 형성함에 따라, 공통 배선과 게이트 배선간의 이격폭 및 공통 배선이 차지하는 배선폭만큼 개구율이 희생되었다.

그러나, 본 실시예에 따른 구조에 의하면, 공통 전극과 동일 공정에서 동일 물질을 이용하여 화소 영역별 공통 전극에서 분기된 패턴 구조의 브릿지 형태로 공통 배선을 형성함에 따라, 기존의 공통 배선과 게이트 배선 간의 이격폭 및 공통 배선의 배선폭에 해당하는 영역(IV)을 모두 개구영역에 포함시킬 수 있으므로 그만큼 개구율을 효과적으로 향상시킬 수 있다.

이하, 본 실시예에 따른 FFS모드 액정표시장치용 어레이 기판의 공정 실시예에 대해서 구체적으로 설명한다.

-- 제 2 실시예 --

도 5a 내지 5f, 도 6a 내지 6f는 본 발명의 제 2 실시예에 따른 FFS모드 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 도면으로서, 도 5a 내지 5f는 평면도이고, 도 6a 내지 6f는 상기 도 5a 내지 5f의 절단선 VI-VI에 따라 절단된 단면도이다.

도 5a, 6a는, 기판(210) 상에 제 1 방향으로 위치하며, 게이트 전극(212)을 가지는 게이트 배선(214)을 형성하는 단계이다.

상기 게이트 배선(214)의 패터닝(patterning) 방법으로는, 감광성 물질을 이용하여 노광, 현상하는 패터닝 방법인 사진식각(photolithography) 공정이 이용될 수 있으며, 본 실시예에서는 이러한 사진식각 공정에 의해 패터닝하는 방법을 일예로하여 설명한다.

도 5b, 6b는, 게이트 전극(212), 게이트 배선(214)을 덮는 영역에 게이트 절연막(216)을 형성하고, 화면을 구현하는 최소 단위인 화소 영역(P) 단위로 플랫 형태의 공통 전극(218)과, 공통 전극(218) 들 간에 제 2 방향으로 브릿지 형태의 공통 배선(220)을 형성하는 단계이다. 상기 공통 전극(218) 및 공통 배선(220)은 일체형 패턴으로 이루어지며, 상기 공통 전극(218) 및 공통 배선(220)을 이루는 물질은 투명 도전성 물질에서 선택되고, 한 예로 ITO로 이루어지는 것을 특징으로 한다.

본 실시예에 따른 공통 배선(220)은 기존과 다르게 게이트 배선 물질보다 비저항값이 큰 투명 도전성 물질로 이루어지지만, 공통 배선(220)의 경우 게이트 배선(214) 등과 다르게 직류 전압(direct current)이 인가되므로 전압인가속도에 영향을 미치지 않는다.

다음, 도 5c, 6c는, 상기 공통 전극(218) 및 공통 배선(220)을 덮는 영역에 층간 절연막(222)을 형성하고, 이어서 전술한 게이트 전극(212)을 덮는 위치에 반도체층(224)을 형성하는 단계이다.

도면으로 상세히 제시하지 않았지만, 상기 반도체층(224)은 비정질 실리콘 물질에 해당되며, 순수 비정질 실리콘 물질로 이루어진 액티브층(active layer)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(ohmic contact layer)이 차례대로 적층된 구조를 이룬다.

다음 도 5d, 6d는, 상기 반도체층(224)의 양측부를 덮는 영역에서 서로 이격되게 위치하는 소스 전극(226) 및 드레인 전극(228)과, 상기 소스 전극(226)과 일 체형 패턴을 이루며 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(230)을 형성하는 단계이다.

도면으로 상세히 제시하지 않았지만, 이 단계에서는 상기 소스 전극(226) 및 드레인 전극(228) 간 이격 구간에 노출된 반도체층(224)의 오믹콘택층을 제거하고, 그 하부층을 이루는 액티브층을 노출시켜 노출된 액티브층 영역을 채널(channel)로 구성하는 단계를 포함한다.

상기 게이트 전극(212), 반도체층(224), 소스 전극(226), 드레인 전극(228)은 박막트랜지스터(T)를 이룬다.

도 5e, 6e는, 상기 박막트랜지스터(T)를 덮는 영역에 위치하며, 상기 드레인 전극(228)을 일부 노출시키는 드레인 콘택홀(230)을 가지는 보호층(232)을 형성하는 단계이다.

다음, 도 5f, 6f는, 상기 보호층(232) 상부에 드레인 콘택홀(230)을 통해 드레인 전극(228)과 연결되는 제 1 인출 배선(234)과, 상기 제 1 인출 배선(234)에서 공통 전극(218)과 중첩된 영역에 제 2 방향으로 분기된 다수 개의 화소 전극(236)과, 화소 전극(236) 들의 다른 끝단을 연결하며, 상기 공통 전극(218)과 중첩된 위치에 제 2 인출 배선(238)을 형성하는 단계이다.

상기 제 1, 2 인출 배선(234, 238) 및 화소 전극(236)은 일체형 패턴을 이루며, 투명 도전성 물질로 이루어지는 것을 특징으로 하고, 한 예로 ITO로 이루어질 수 있다.

-- 제 3 실시예 --

본 실시예는, 공통 배선을 공통 전극과 동일 공정에서 동일 물질로 형성하되, 화소 영역별 공통 전극을 서로 연결시키는 브릿지 형상의 공통 배선을 절연된 상태에서 데이터 배선들과 교차되는 방향으로 형성하는 것을 특징으로 한다.

도 7은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 어레이 기판에 대한 평면도로서, 상기 도 4와 중복되는 부분에 대한 설명은 간략히 한다.

도시한 바와 같이, 제 1 방향으로 게이트 배선(314)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(330)이 형성되어 있으며, 화소 영역(P) 단위로 플랫 형태의 공통 전극(318)이 각각 형성되어 있고, 화소 영역(P)별 공통 전극(318)은 제 1 방향으로 화소 영역(P)의 중앙부에 위치하는 공통 배선(320)에 의해 연결되어 있다.

상기 공통 전극(318) 및 공통 배선(320)은 투명 도전성 물질을 이용하여 동일 공정에서 형성된 것을 특징으로 한다.

그리고, 상기 공통 전극(318)과 중첩된 영역에는, 상기 박막트랜지스터(T)와 연결되는 제 1 인출 배선(334)과, 상기 제 1 인출 배선(334)에서 분기된 다수 개의 슬릿 형태의 화소 전극(336)과, 상기 화소 전극(336) 들의 끝단을 서로 연결시키는 제 2 인출 배선(338)이 형성되어 있다.

본 실시예에 따른 공통 배선(320)은, 데이터 배선(330)과 교차되는 구조로 화소 영역(P)별 공통 전극(318)을 연결하는 방식이며, 게이트 배선(314) 또는 데이터 배선(330)과 별도의 공정에서 공통 전극(318)과 일체형 패턴을 형성되기 때문에 이웃하는 게이트 배선과의 이격 구간의 생략으로 개구율 향상효과가 있다.

본 실시예에 따른 FFS모드 액정표시장치용 어레이 기판의 제조 공정은 상기 도 5a 내지 5f, 도 6a 내지 6f의 제조 공정과 비교시 공통 배선의 형성 위치만 변경한 것이므로, 별도의 도면으로의 제시는 생략한다.

그러나, 본 발명의 상기 실시예로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.

도면으로 상세히 제시하지 않았지만, 본 발명에서는 전술한 제 1 내지 제 3 실시예에 따른 FFS모드 액정표시장치용 기판과, 상기 기판과 대향되게 배치되는 또 하나의 기판과, 두 기판 사이에 개재되는 액정층을 포함한 FFS모드 액정표시장치를 포함한다.

이와 같이, 본 발명에 따른 FFS모드 액정표시장치 및 그 제조방법에 의하면, 게이트 배선과 다른 공정에서 투명 도전성 물질을 이용하여 공통 전극 및 공통 배선을 일체형 패턴으로 형성하고, 상기 공통 배선은 화소 영역별 공통 전극 들 간에 분기된 브릿지 형태로 형성함으로써, 기존의 공통 배선과 게이트 배선간의 단락을 방지하기 위한 이격구간 및 공통 배선이 차지하는 배선폭을 개구 영역에 포함시킬 수 있으므로, 개구율을 효과적으로 향상시킬 수 있다.

Claims

기판상에 제 1 방향으로 형성된 다수 개의 게이트 배선과;

상기 게이트 배선과 게이트 절연막과 층간절연막을 개재하여 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과;

상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와;

상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역 단위로 형성되며, 상기 게이트 절연막 위로 투명 도전성 물질로 이루어진 플랫(flat) 형태의 다수 개의 공통 전극과, 상기 화소 영역별 공통 전극을 연결시키며, 상기 공통 전극과 동일 공정에서 동일 물질로 동일한 층에 형성된 공통 배선과;

상기 박막트랜지스터 덮으며 상기 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과;

상기 보호층 위로 상기 공통 전극과 중첩된 영역에 위치하며, 상기 공통 전극과 동일 물질로 이루어지고, 상기 박막트랜지스터의 드레인 전극과 연결되는 슬릿 형태의 다수 개의 화소 전극

을 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판.
제 1 항에 있어서,

상기 화소 전극은, 상기 박막트랜지스터의 드레인 전극과 연결되는 제 1 인출 배선과, 상기 화소 전극 들의 끝단을 연결하는 제 2 인출 배선을 추가로 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판.
제 1 항에 있어서,

상기 공통 배선은, 상기 제 1 방향으로 형성되어 상기 층간절연막이 개재된 상태에서 데이터 배선과 교차되게 위치하는 프린지 필드 스위칭 모드 액정표시장치용 기판.
제 1 항에 있어서,

상기 공통 배선은, 상기 제 2 방향으로 형성되어 상기 게이트 절연막이 개재된 상태에서 게이트 배선과 교차되게 위치하는 프린지 필드 스위칭 모드 액정표시장치용 기판.
제 1 항에 있어서,

상기 공통 전극과 화소 전극이 중첩된 영역과, 상기 공통 전극을 하부층으로 하여 서로 이격되게 위치하는 화소 전극 영역은 개구 영역을 이루는 프린지 필드 스위칭 모드 액정표시장치용 기판.
제 1 항에 있어서,

상기 박막트랜지스터는 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 공통 전극 및 공통 배선은 상기 게이트 전극과 반도체층 사이 구 간에서 절연된 상태로 개재되는 프린지 필드 스위칭 모드 액정표시장치용 기판.
기판 상에 제 1 방향으로 다수 개의 게이트 배선을 형성하는 단계와;

상기 다수 개의 게이트 배선을 덮는 영역에 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막 상부에 투명 도전성 물질을 이용하여, 화면을 구현하는 최소 단위로 정의되는 화소 영역 단위로 투명 도전성 물질로 이루어진 플랫 형태의 공통 전극과, 상기 화소 영역별 공통 전극을 연결시키는 브릿지 형태의 공통 배선을 일체형 패턴으로 형성하는 단계와;

상기 공통 전극 및 공통 배선을 덮는 영역에 층간 절연막을 형성하는 단계와;

상기 층간 절연막 상부의 게이트 전극을 덮는 영역에 반도체층을 형성하는 단계와;

상기 반도체층 상부에, 서로 이격되게 위치하는 소스 전극 및 드레인 전극을 형성하고, 동시에 상기 층간절연막 상에 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하는 단계와;

상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터와 연결되며, 상기 공통 전극과 중첩된 영역에서 투명 도전성 물질로 이루어진 슬릿 형태의 다수 개의 화소 전극을 형성하는 단계

를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
제 7 항에 있어서,

상기 공통 배선은, 상기 제 1 방향으로 형성되어 상기 데이터 배선과 교차되는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
제 7 항에 있어서,

상기 공통 배선은, 상기 제 2 방향으로 형성되어 상기 게이트 배선과 교차되는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
제 7 항에 있어서,

상기 투명 도전성 물질은 ITO(indium tin oxide)인 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
제 7 항에 있어서,

상기 화소 전극을 형성하는 단계 이전에는, 상기 드레인 전극을 일부 노출시 키는 드레인 콘택홀을 가지는 보호층을 형성하는 단계가 포함되고, 상기 드레인 콘택홀을 통해 드레인 전극과 화소 전극이 연결되는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
제 7 항 또는 제 11 항 중 어느 하나의 항에 있어서,

상기 화소 전극을 형성하는 단계에서는, 상기 드레인 전극과 연결되는 제 1 인출 배선과, 상기 화소 전극 들의 끝단을 연결하는 제 2 인출 배선을 형성하는 단계를 포함하는 프린지 필드 스위칭 모드 액정표시장치용 기판의 제조 방법.
상기 제 1 항 기재에 따른 프린지 필드 스위칭 모드 액정표시장치용 기판과;

상기 프린지 필드 스위칭 모드 액정표시장치용 기판과 대향되게 배치된 대향기판과;

상기 프린지 필드 스위칭 모드 액정표시장치용 기판과 대향기판 사이에 개재된 액정층

을 포함하는 프린지 필드 스위칭 모드 액정표시장치.