JP2019144589A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2019144589A
JP2019144589A JP2019086997A JP2019086997A JP2019144589A JP 2019144589 A JP2019144589 A JP 2019144589A JP 2019086997 A JP2019086997 A JP 2019086997A JP 2019086997 A JP2019086997 A JP 2019086997A JP 2019144589 A JP2019144589 A JP 2019144589A
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
electrode
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019086997A
Other languages
English (en)
Inventor
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2019086997A priority Critical patent/JP2019144589A/ja
Publication of JP2019144589A publication Critical patent/JP2019144589A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体層を有するトランジスタの光劣化を防止することを課題とする。また、対向基板の位置合わせにおけるマージンを大きくすることを課題とする。【解決手段】対向基板側にカラーフィルタを配置せず、トランジスタ上の層間絶縁膜の代わりにカラーフィルタを配置する構成とする。この構成において、各画素に含まれるトランジスタが有する酸化物半導体層は赤色のカラーフィルタと重なり、各画素に含まれる画素電極は、赤、緑、又は青色のカラーフィルタと重なることを特徴とする。【選択図】図２３

Description

本発明は、半導体装置及び液晶表示装置に関する。特に、基板に平行な成分を有する電
界を生じさせて、液晶分子を制御する半導体装置及び液晶表示装置に関する。
液晶表示装置の技術開発方針の一つに、視野角を広くすることがある。広い視野角を実
現する技術として、基板に平行（すなわち水平な方向）な電界を生じさせて、基板と平行
な面内で液晶分子を動かして、階調を制御する方式が用いられている。
このような方式として、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）とＦＦＳ（
Ｆｒｉｎｇｅ−ｆｉｅｌｄ ｓｗｉｔｃｈｉｎｇ）とがある。
ＩＰＳ方式の液晶表示装置では、一対の基板の片側の基板に、櫛状の電極（櫛歯型電極
や櫛型電極ともいう）を二つ配置する。そして、これらの電極（櫛状の電極の一方が画素
電極で他方が共通電極）間の電位差により発生する横方向の電界により、基板と平行な面
内で液晶分子を動かしている。
ＦＦＳは、液晶の下方に開口を有する第２の電極（例えば各画素別に電圧が制御される
画素電極）を配置し、さらにその開口の下方に第１の電極（例えば全画素に共通の電圧が
供給される共通電極）を配置するものがある。画素電極と共通電極との間に電界が加わり
、液晶が制御される。液晶には水平方向の電界が加わるため、その電界を用いて液晶分子
を制御できる。つまり、基板と平行に配向している液晶分子（いわゆるホモジニアス配向
）を、基板と平行な方向で制御できるため、視野角が広くなる。
従来の液晶分子を制御する半導体装置及び液晶表示装置においては、画素電極又は共通
電極を透光性を有する導電膜、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ（ＩＴＯ））で形成していた（例えば特許文献１参照）。
特許第３７４２８３６号
上記したように、画素電極又は共通電極を透光性を有する導電膜、例えばＩＴＯで形成
していた。透過型の液晶分子を制御する半導体装置及び透過型液晶表示装置を作製するに
は、画素電極及び共通電極を透光性を有する導電膜で形成しなくてはならない。従来は、
透光性を有する導電膜を成膜後、エッチング等によって成形して画素電極及び共通電極を
形成してきた。このため、製造工程数やマスク数が多くなり、製造コストが高くなってい
た。
そこで、本発明は、広い視野角を有しており、製造工程数やマスク数が少なく、製造コ
ストが低い半導体装置及び液晶表示装置並びに電子機器を提供することを課題とする。
本発明では、画素電極または共通電極の一方を、透光性を有する導電膜（以下「透光性
導電膜」と呼ぶ）を成膜して成形を行わずにそのまま電極として用いる。これにより透光
性導電膜をエッチング等で成形する必要がなく、製造工程数やフォトマスク数を少なくす
ることができ、製造コストを抑えることができる。
なお、液晶素子は画素電極と、画素部の複数の画素に渡って接続された共通電極との間
の電位差により生ずる横方向の電界により、光量を制御する液晶分子の分子配列を基板に
対して概ね水平方向に回転させることができればよい。
本発明は、基板の一方の表面の全面に形成された第１の電極と、前記第１電極の上に形
成された第１の絶縁膜と、前記第１の絶縁膜上に形成された薄膜トランジスタと、前記薄
膜トランジスタ上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、複数の
開口を有する第２の電極と、前記前記第１の電極と前記第２の電極との間に液晶とを有し
、前記第１の電極と前記第２の電極との間の電界によって、前記液晶を制御することを特
徴とする液晶表示装置に関するものである。
本発明において、前記薄膜トランジスタは、トップゲート型薄膜トランジスタである。
本発明において、前記薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。
本発明において、前記第１の電極及び第２の電極は、透光性を有する導電膜である。
本発明において、前記第１の電極または第２の電極の一方は、透光性を有する導電膜で
あり、前記第１の電極または第２の電極の一方は、反射性を有する導電膜である。
また本発明は、本発明を用いて作製した液晶表示装置を具備する電子機器にも関するも
のである。
なお、本書類（明細書、特許請求の範囲又は図面など）に示すスイッチは、様々な形態
のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがあ
る。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例
えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトラン
ジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキー
ダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩ
Ｓ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイ
オード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これ
らを組み合わせた論理回路をスイッチとして用いることが出来る。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する
場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が
、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型トランジスタを
用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側
電源に近い状態で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電
源に近い状態で動作するとき、ゲートソース間電圧の絶対値を大きくできるため、スイッ
チとして、動作しやすいからである。また、ソースフォロワ動作をしてしまうことが少な
いため、出力電圧の大きさが小さくなってしまうことが少ないからである。
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯ
Ｓ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャ
ネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導
通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入
力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さ
らに、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが出来るの
で、消費電力を小さくすることも出来る。
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子
またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、
導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを
用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、ト
ランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を
少なくすることが出来る。
なお、本書類（明細書、特許請求の範囲又は図面など）において、ＡとＢとが接続され
ている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢ
とが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものと
する。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電
膜、層、など）であるとする。したがって、本書類（明細書、特許請求の範囲又は図面な
ど）が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関
係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢと
が機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例え
ば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換
回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路
、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源
、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ
、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、
制御回路など）が、ＡとＢとの間に１個以上配置されていてもよい。あるいは、ＡとＢと
が直接接続されている場合として、ＡとＢとの間に他の素子や他の回路を挟まずに、Ａと
Ｂとが直接接続されていてもよい。
なお、ＡとＢとが直接接続されている、と明示的に記載する場合は、ＡとＢとが直接接
続されている場合（つまり、ＡとＢとの間に他の素子や他の回路を間に介さずに接続され
ている場合）と、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の
素子や別の回路を挟んで接続されている場合）とを含むものとする。
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電
気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続さ
れている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別
の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（
つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する
装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例え
ば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ素子（有機ＥＬ素子、
無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子イ
ンク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（
ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、
カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透
過率などが変化する表示媒体を用いることができる。なお、ＥＬ素子を用いた表示装置と
してはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッショ
ンディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−
ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶
素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液
晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディス
プレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
なお、本書類（明細書、特許請求の範囲又は図面など）に記載されたトランジスタとし
て、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種
類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタ
ル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄
膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリ
ットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コス
トの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大
型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コ
ストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができ
る。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトラン
ジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタ
の膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。
そのため、開口率が向上させることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。そ
の結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路
）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体
形成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。こ
のとき、レーザーを用いず、熱処理を加えるだけで、結晶性を向上させることができる。
その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナロ
グスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザ
ーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、綺麗な
画像を表示することが出来る。
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造す
ることは可能である。
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。
その場合、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを
本明細書に記載されたトランジスタとして用いることが出来る。これらにより、特性やサ
イズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタ
を製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は
回路の高集積化を図ることができる。
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ
などの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合
物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。
これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能
となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接ト
ランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を
、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来
る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極
として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できる
ため、コストを低減できる。
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出
来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することがで
きる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トラン
ジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がな
いので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付ける
ため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低
コストにできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る
。そのため、衝撃に強くできる。
その他、様々なトランジスタを用いることができる。
なお、トランジスタが形成されている基板の種類は、様々なものを用いることができ、
特定のものに限定されることはない。トランジスタが形成される基板としては、例えば、
単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステン
レス・スチル・ホイルを有する基板などを用いることが出来る。または、ある基板でトラ
ンジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジス
タを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板
、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、、木
材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエ
ステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）など
を含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイル
を有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）
又は皮下組織を基板として用いてもよい。これらの基板を用いることにより、特性のよい
トランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐
熱性の付与、又は軽量化を図ることができる。
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定され
ない。例えば、ゲート電極が２個以上のマルチゲート構造を用いてもよい。マルチゲート
構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続
された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上
による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域
で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があま
り変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特
性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値
をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラ
ー回路を実現することが出来る。また、チャネルの上下にゲート電極が配置されている構
造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャ
ネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるＳ値の低
減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジス
タが並列に接続されたような構成となる。
あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル
領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆
スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領
域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また
、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい
。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にするこ
とにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことが
できる。また、ＬＤＤ領域を設けても良い。ＬＤＤ領域を設けることにより、オフ電流の
低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、
ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変
化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラット
な特性にすることができる。
なお、本書類（明細書、特許請求の範囲又は図面など）におけるトランジスタは、様々
なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所
定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。
例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック
基板、単結晶基板、またはＳＯＩ基板上に形成されていてもよく、さまざまな基板上に形
成されていてもよい。所定の機能を実現させるために必要な回路の全てが同じ基板上に形
成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点
数の低減による信頼性の向上を図ることができる。あるいは、所定の機能を実現させるた
めに必要な回路の一部が、ある基板に形成されており、所定の機能を実現させるために必
要な回路の別の一部が、別の基板に形成されていてもよい。つまり、所定の機能を実現さ
せるために必要な回路の全てが同じ基板上に形成されていなくてもよい。例えば、所定の
機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタを用いて形成
され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板上に形成され
、単結晶基板上のトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌ
ａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置してもよい。あ
るいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）や
プリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板
に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接
続点数の低減による信頼性の向上を図ることができる。また、駆動電圧が高い部分や駆動
周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路
は同じ基板に形成せず、そのかわりに、例えば、単結晶基板上にその部分の回路を形成し
て、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐこと
ができる。
なお、本書類（明細書、特許請求の範囲又は図面など）においては、一画素とは画像の
最小単位を示すものとする。よって、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるフルカ
ラー表示装置の場合には、一画素とはＲの色要素のドットとＧの色要素のドットとＢの色
要素のドットとから構成されるものとする。なお、色要素は、三色に限定されず、三色以
上を用いても良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ
（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメ
ラルドグリーン、朱色などを一色以上追加してもよい。または、例えば、ＲＧＢの中の少
なくとも一色に類似した色を、ＲＧＢに追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２と
してもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。同様
に、Ｒ１、Ｒ２、Ｇ、Ｂとしてもよい。このような色要素を用いることにより、より実物
に近い表示を行うことができる。あるいは、このような色要素を用いることにより、消費
電力を低減することが出来る。なお、一画素に、同じ色の色要素のドットが複数個あって
もよい。そのとき、その複数の色要素は、各々、表示に寄与する領域の大きさが異なって
いても良い。また、複数個ある、同じ色の色要素のドットを各々制御することによって、
階調を表現してもよい。これを、面積階調方式と呼ぶ。あるいは、複数個ある、同じ色の
色要素のドットを用いて、各々のドットに供給する信号を僅かに異ならせるようにして、
視野角を広げるようにしてもよい。つまり、複数個ある、同じ色の色要素が各々有する画
素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電
極によって各々異なる。よって、視野角を広くすることが出来る。
なお、本書類（明細書、特許請求の範囲又は図面など）においては、一画素とは、明る
さを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つ
の色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ
（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は
、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は
、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。例え
ば、白色を加えて、ＲＧＢＷ（Ｗは白）としてもよい。また、ＲＧＢに、例えば、イエロ
ー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加してもよい。また
、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加してもよい。例え
ば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し周
波数が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとしてもよい。このような色要素を用
いることにより、より実物に近い表示を行うことができる。あるいは、このような色要素
を用いることにより、消費電力を低減することが出来る。また、別の例としては、１つの
色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素
としてもよい。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有
している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調
を表現するわけであるが、明るさを制御する領域の一つ分を一画素としてもよい。よって
、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさ
を制御する領域が１つの色要素の中に複数あっても、それらをまとめて、１つの色要素を
１画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されるこ
ととなる。また、１つの色要素について、複数の領域を用いて明るさを制御する場合、画
素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要
素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異なら
せるようにして、視野角を広げるようにしてもよい。つまり、１つの色要素について、複
数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶
分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出
来る。
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と
考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素に
つき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
なお、本書類（明細書、特許請求の範囲又は図面など）において、画素は、マトリクス
状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）され
ているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合
や、ギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えば
ＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合や、三つの色要
素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も
含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは
白）や、ＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある
。また、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、
低消費電力化、又は表示素子の長寿命化を図ることができる。
なお、本書類（明細書、特許請求の範囲又は図面など）において、画素に能動素子を有
するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス
方式を用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、ト
ランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いるこ
とが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ
（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、
製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さ
らに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝
度化をはかることが出来る。
なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線
形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクテ
ィブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩
留まりの向上を図ることができる。また、能動素子（アクティブ素子、非線形素子）を用
いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出
来る。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書、特
許請求の範囲又は図面など）においては、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と
表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第
２端子と表記する場合がある。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査
信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極
とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている
部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）領域またはソース・ドレイン領域と、ゲート絶縁膜を介してオーバ
ーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続
するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極
と別の配線とを接続するための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、
導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート
電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線と
が、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート
配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配
線など）はゲート配線として機能しているが、ゲート電極としても機能していることにな
る。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良い
し、ゲート配線と呼んでも良い。
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成し
てつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様
に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつ
ながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このよう
な部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップ
していない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しか
し、製造マージンなどの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲ
ート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域
、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲ
ート電極またはゲート配線と呼んでも良い。
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲー
ト電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよ
うな部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための
部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲー
トのトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んで
も良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極または
ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線
など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲー
ト配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異な
る材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い
。
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート
電極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分の
ことを言う。
なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配
線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲー
ト線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成され
た配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲート
と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源
線、基準電位供給配線などがある。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、
データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを
言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素
など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純
物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域
は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、
ソース領域と電気的に接続されている部分の導電層のことを言う。ただし、ソース電極は
、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタの
ソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための
配線、又はソース電極と別の配線とを接続するための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（
領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、
ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース
配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されている
ソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電
膜、配線など）はソース配線として機能しているが、ソース電極としても機能しているこ
とになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んで
も良いし、ソース配線と呼んでも良い。
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成し
てつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続
する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領
域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と
同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域
も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な
意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造マ
ージンなどの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極ま
たはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、その
ような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソ
ース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接
続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合
、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、
ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソー
ス（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材
料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を
意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線など
がある。
なお、ドレインについては、ソースと同様である。
なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含
む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置
全般を半導体装置と呼んでもよい。
なお、表示素子とは、光学変調素子、液晶素子、発光素子、ＥＬ素子（有機ＥＬ素子、
無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、電気泳動素子、放
電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（ＤＭＤ）、などの
ことを言う。ただし、これに限定されない。
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置とは、表示
素子を含む複数の画素またはそれらの画素を駆動させる周辺駆動回路が同一基板上に形成
された表示パネル本体のことでもよい。なお、表示装置は、ワイヤボンディングやバンプ
などによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）
で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良
い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタな
どが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、
表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチ
ップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配
線基盤（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの
光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、
光センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、
導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷
却装置（水冷式、空冷式）などを含んでいても良い。
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反
射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置の
ことをいう。
なお、発光装置とは、発光素子などを有している装置のことをいう。
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のこ
とをいう。
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、
直視型、投写型、透過型、反射型、半透過型などがある。
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例
えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジ
スタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流
を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆
動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲ
ート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースド
ライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置な
どは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発
光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有
している場合がある。
なお、本書類（明細書、特許請求の範囲又は図面など）において、Ａの上にＢが形成さ
れている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上に
Ｂが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、
ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（
例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に
記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に
直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂ
が形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、
単層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、
という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接し
て別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でも
よいし、複層でもよい。
なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に
直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含
まないものとする。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、という場合についても、同様である
。
本発明により、広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示
装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い半導体装置を得ることが可能となる。
また本発明においては、トップゲート型薄膜トランジスタを有する半導体装置を作製し
た場合、バックゲートの電位が安定するので、信頼性の高い半導体装置を得ることができ
る。
トップゲート型薄膜トランジスタを用いた画素部の構成例を示す断面図。 ボトムゲート型薄膜トランジスタを用いた画素部の構成例を示す断面図。 トップゲート型薄膜トランジスタを用いた画素部の構成例を示す断面図。 図１乃至図３で示す画素部の平面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の上面図及び断面図。 本発明の液晶表示装置の作製工程を示す断面図。 本発明の液晶表示装置の作製工程を示す断面図。 本発明の液晶表示装置の作製工程を示す断面図。 本発明の液晶表示装置の作製工程を示す断面図。 本発明の液晶表示装置の回路図。 本発明の液晶表示装置の回路図。 本発明の液晶表示装置を用いて作製した電子機器の例を示す図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の断面図。 本発明の液晶表示装置の上面図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置を示す図。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面に
おいて、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説
明は省略する。
［実施の形態１］
本実施の形態を、図１、図３、図４、図５を用いて説明する。
図１は、画素部のスイッチング素子として、トップゲート型薄膜トランジスタ（Ｔｈｉ
ｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））を用いた例である。基板１０１の一方
の表面の全面に、ＦＦＳ（Ｆｒｉｎｇｅ−ｆｉｅｌｄ ｓｗｉｔｃｈｉｎｇ）駆動におけ
る第１の電極となる導電膜１１５が形成されている。
導電膜１１５として、透光性を有する導電膜（以下「透光性導電膜」という）を用いる
。このような透光性導電膜として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉ
ｄｅ（ＩＴＯ））膜、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ（Ｉ
ＺＯ））膜、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯともいう）膜、酸化亜鉛
（ＺｎＯ）膜、酸化スズカドミウム（ＣＴＯ）膜、酸化スズ（ＳｎＯ）膜などを用いれば
よい。
導電膜１１５上には下地膜１０２、下地膜１０２上には、薄膜トランジスタ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））１２１が形成されている。ＴＦＴ１２１
は、ソース領域またはドレイン領域の一方である領域１３１ａ、ソース領域またはドレイ
ン領域の他方である領域１３１ｂ、チャネル形成領域１３２を含む活性層１０３、ゲート
絶縁膜１０４、ゲート電極１０５を有している。なお図１ではゲート絶縁膜１０４は、チ
ャネル形成領域１３２上部のみに形成されているが、チャネル形成領域１３２上部以外に
も形成されていてもよい。
ＴＦＴ１２１及び下地膜１０２上に、層間絶縁膜１０６が形成されている。層間絶縁膜
１０６上には、層間絶縁膜１０６中のコンタクトホールを介して、ソース領域またはドレ
イン領域の一方に電気的に接続される電極１０７、ソース領域またはドレイン領域の他方
に電気的に接続される電極１０８が形成されている。
層間絶縁膜１０６、電極１０７〜１０９上に、層間絶縁膜１１１が形成されており、さ
らに層間絶縁膜１１１上に、層間絶縁膜１１１中に形成されたコンタクトホールを介して
、電極１０８に電気的に接続される画素電極１１３及び１１４ａ〜１１４ｃが形成されて
いる。なお画素電極１１３は電極１０８ではなく、電極１０７に電気的に接続されていて
もよい。また層間絶縁膜１０６及び１１１は、いずれか一方のみを形成してもよい。
図１に示すように、画素電極１１４（１１４ａ〜１１４ｃ）と、画素電極１１３との間
に電界１２５が発生する。後述するが、この電界１２５により液晶分子が駆動される。
また図３に示すように、導電膜１１５は、層間絶縁膜１０６及び下地膜１０２中のコン
タクトホールを介して、接続電極１０９と電気的に接続されており、接続電極１０９は配
線１１９と電気的に接続されている。なお配線１１９はゲート電極１０５と同じ材料、同
じ工程により作製されており、接続電極１０９は、電極１０７及び電極１０８と同じ材料
、同じ工程により作製されている。このように作製工程を追加せずに形成することができ
るため、フォトマスク数を低減させることができる。なお図３と図１に示す構成では同じ
ものは同じ符号で示している。
なお配線１１９は、ゲート配線１０５に平行に配置してもよい。配線１１９は、ゲート
配線１０５に平行に配置すると、開口率の低下が小さくなる。
また配線１１９を画素ごとに導電膜１１５に接続させると、導電膜１１５の抵抗を小さ
くさせることができる。さらにこの場合は、波形なまりを低減させることができる。
また接続電極１０９を配線１１９に接続させずに、接続電極１０９を引き延ばして画素
にわたって配置しても構わない。そのときは接続電極１０９をソース線１０７と平行に配
置させることが好ましい。
図４に図１及び図３の上面図を示す。図４のＡ−Ａ’及びＢ−Ｂ’の断面図が図３であ
り、図１は図４のＡ−Ａ’の断面図である。画素電極１１３及び１１４ａ、１１４ｂ、１
１４ｃ、等には、溝（「開口」、「スリット」、「隙間」、「間隙」、「スペース」とも
いう）１１７が形成されている。
図４に示すように、複数のソース配線１０７が互いに平行（図中上下方向に延伸）かつ
互いに離間した状態で配置されている。複数のゲート配線１０５は、ソース配線１０７に
略直交する方向（図中左右方向）に延伸し、かつ互いに離間するように配置されている。
配線１１９は、複数のゲート配線１０５それぞれに隣接する位置に配置されており、ゲー
ト配線１０５に平行な方向、つまり、ソース配線１０７に直交する方向（図中左右方向）
に延伸している。このように配置することにより、開口率を向上させることができる。ソ
ース配線１０７と、配線１１９及びゲート配線１０５とによって、略長方形の空間が囲ま
れているが、この空間に液晶表示装置の画素電極１１３が配置されている。画素電極１１
３を駆動する薄膜トランジスタ１２１は、図中左上の角に配置されている。画素電極及び
薄膜トランジスタは、マトリクス状に複数配置されている。
なお本実施の形態では、配線１１９と導電膜１１５はコンタクトホールを介して画素ご
とに接続されているが、これに限定されない。
なお、ゲート配線１０５、配線１１９、及びソース配線１０７は、アルミニウム（Ａｌ
）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネ
オジウム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀
（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ
）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ
素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成さ
れた群から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは
複数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ（ＩＴＯ））、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ
Ｏｘｉｄｅ（ＩＺＯ））、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（
ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジウム（Ａｌ−
Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成
されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化
合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から
選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミシ
リコン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つもし
くは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等
）を有して形成されることが望ましい。
なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど
）を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上したり、通常
の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用し
やすくなる。
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシ
リコン）など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコ
ンは非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることが出
来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、
導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコ
ンを用いることにより、簡単な工程で配線などを形成することが出来る。
なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる
。さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来
る。
なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は
、密着性を向上させるため、積層構造にすることが望ましい。
なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコ
ンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有
するため、望ましい。
なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
なお、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジ
ウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこ
しにくくなる。
なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高い
などの利点を有するため、望ましい。
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（
ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部
分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッ
チングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素
電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）
をもたらすことを低減出来る。
なお、配線、電極、導電層、導電膜、端子などは、単層構造でもよいし、多層構造にな
っていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの
製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来
る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デ
メリットを低減させ、性能の良い配線、電極などを形成することが出来る。たとえば、低
抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図る
ことができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることによ
り、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くするこ
とが出来る。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオジウムなどを
含む層で挟む積層構造にすると望ましい。
また、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの
間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。また、シリコンとア
ルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン
、ネオジウム合金を挟むことが望ましい。
なお、配線とは、導電体が配置されているものを言う。線状に伸びていても良いし、伸
びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
なお、ゲート配線１０５の方が、ソース配線１０７よりも耐熱性が高い材料を用いるこ
とが望ましい。なぜなら、ゲート配線１０５の方が、製造工程の過程で、高い温度状態に
配置されることが多いからである。
なお、ソース配線１０７の方が、ゲート配線１０５よりも、抵抗の低い材料を用いるこ
とが望ましい。なぜなら、ゲート配線１０５には、Ｈ信号とＬ信号の２値の信号を与える
だけであるが、ソース配線１０７には、アナログの信号を与え、それが表示に寄与するか
らである。よって、ソース配線１０７には、正確な大きさの信号を供給できるようにする
ため、抵抗の低い材料を用いることが望ましい。
なお、配線１１９を設けなくてもよいが、配線１１９を設けることにより、各画素にお
ける共通電極の電位を安定化させることができる。なお、図４では、配線１１９は、ゲー
ト線と平行には配置されているが、これに限定されない。ソース配線１０７と平行に配置
されていてもよい。その時は、ソース配線１０７と同じ材質で形成されることが望ましい
。
ただし、配線１１９は、ゲート線と平行には配置したほうが、開口率を大きくすること
ができ、効率的にレイアウトできるため、好適である。
基板１０１は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程
の処理温度に耐え得る耐熱性を有するプラスチック基板、単結晶基板（単結晶シリコン基
板）、ＳＯＩ基板、または金属板である。また、多結晶珪素であってもよい。
なお、透過型の表示装置として動作させる場合は、基板１０１は、光透過性を有するこ
とが望ましい。
導電膜１１５は、光透過性を有する導電膜（例えば、酸化インジウム酸化スズ合金（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ（ＩＴＯ）膜、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ
Ｚｉｎｃ Ｏｘｉｄｅ（ＩＺＯともいう））、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）
、若しくは不純物が導入された多結晶珪素膜又は非晶質珪素膜）から形成されている。
導電膜１１５上には、下地膜１０２として絶縁膜が形成されている。絶縁膜１０２は、
基板１０１から不純物が拡散することを防止する膜であり、下地膜として機能する。絶縁
膜１０２は、例えば、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪
素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）など、酸素
又は窒素を有する絶縁物質から形成される。また、これらの膜を複数積層した積層膜であ
ってもよい。なお、基板１０１と導電膜１１５の間に絶縁膜１０２と同じ機能を有する絶
縁膜があってもよい。
例えば下地膜１０２は、窒化珪素膜と酸化珪素膜の積層膜を用いてもよい。また酸化珪
素膜の単層膜でもよい。酸化珪素膜を下地膜１０２として用いた場合は、ゲート絶縁膜１
０４よりも厚くすると、ゲート配線１０５との容量カップリングを低減できるので有用で
ある。そのため下地膜１０２は、ゲート絶縁膜１０４より厚く、望ましくはゲート絶縁膜
１０４の３倍以上の厚さがあるとよい。
絶縁膜１０２上には半導体膜１０３が形成されている。半導体膜１０３には、薄膜トラ
ンジスタ１２１のソース領域またはドレイン領域の一方となる領域１３１ａ、及びソース
領域またはドレイン領域の他方となる領域１３１ｂが形成されている。領域１３１ａ、１
３１ｂは、例えばｎ型の不純物領域であるが、ｐ型の不純物領域であってもよい。ｎ型を
付与する不純物としては、例えばリン（Ｐ）及びヒ素（Ａｓ）があり、ｐ型を付与する不
純物としては、例えばボロン（Ｂ）及びガリウム（Ｇａ）がある。また領域１３１ａと１
３１ｂとの間にチャネル形成領域１３２が形成される。
さらに領域１３１ａとチャネル形成領域１３２との間、領域１３１ｂとチャネル形成領
域１３２との間に、低濃度不純物領域を形成してもよい。
図４に示すように、導電膜１１５は画素のほぼ全面に形成されている。ソース配線１０
７と、配線１１９及びゲート配線１０５とによって囲まれている長方形状の領域には、そ
れぞれ薄膜トランジスタ１２１が配置されている。すなわち第１の配線としてゲート線１
０３、第２の配線としてソース線１０７、第３の配線として配線１１９が形成されている
。薄膜トランジスタ１２１を配置することにより、画素内における表示に有効な領域を、
より効率的に形成することができる。つまり、開口率の向上につながる。なお、半導体膜
１０３は、例えば多結晶珪素膜であるが、他の半導体膜（例えば非晶質珪素膜、単結晶珪
素膜、有機半導体膜、又はカーボンナノチューブ）、微結晶珪素膜（マイクロクリスタル
シリコン膜、あるいはセミアモルファスシリコン膜ともいう）であってもよい。
ここで、セミアモルファスシリコン膜に代表されるセミアモルファス半導体膜とは、非
晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導
体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の
状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり
、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめること
が可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ−１よ
りも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１
１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）
を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませて
いる。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜
と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて
格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得ら
れる。
またＳＡＳ膜は珪素（シリコン）を含む気体をグロー放電分解することにより得ること
ができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にも
Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが
できる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種
または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して
用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１００
０倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素
（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４
などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．
４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
さらにゲート線１０５の下には半導体層を配置してもよい。これにより導電膜１１５と
ゲート線１０５との容量カップリングを低減することができる。そのためゲート線１０５
の充電及び放電が素早くでき、波形なまりを抑制することができる。
半導体膜１０３上を含む全面上には、薄膜トランジスタ１２１のゲート絶縁膜１０４が
形成されている。
ただし、ゲート絶縁膜１０４は、チャネル領域近傍にのみ配置され、それ以外の部分で
は、配置されていない場合もある。また、場所によって厚さや積層構造や厚さが異なる場
合がある。例えば、チャネル近傍のみ厚かったり、層の数が多かったりして、それ以外の
場所では、膜厚が薄かったり、層の数が少ない場合もある。このようにすることにより、
ソース領域やドレイン領域への不純物の添加が制御しやすくなる。また、チャネル近傍の
ゲート絶縁膜１０４の厚さや層の数を変えることにより、半導体膜への不純物の添加量が
場所によって変わるようにして、ＬＤＤ領域を形成することが出来る。ＬＤＤ領域を形成
することにより、漏れ電流を低減したり、ホットキャリアの発生を抑えて信頼性を向上さ
せたりすることが出来る。
画素電極１１３が形成される領域では、ゲート絶縁膜１０４は形成されなくても構わな
い。画素電極１１３と導電膜１１３との間の距離を小さくでき、電界制御がしやすくなる
。
ゲート絶縁膜１０４は、例えば、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素
を含む酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ
）など、酸素又は窒素を有する絶縁物質から形成される。また、これらの膜を複数積層し
た積層膜であってもよい。ゲート絶縁膜１０４上には半導体膜１０３の上方に位置するゲ
ート電極１０５が形成されている。
図４及び図３に示すように、ゲート電極（ゲート配線）１０５は配線１１９と同一配線
層である
ゲート絶縁膜１０４上及びゲート電極１０５上には、第１層間絶縁膜１０６が形成され
ている。第１層間絶縁膜１０６には、無機材料又は有機材料を用いることができる。有機
材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、シロ
キサン、又はポリシラザンなどを用いることができる。無機材料としては、酸化珪素（Ｓ
ｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ）、酸素
を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）など、酸素又は窒素を有する絶縁物質から形成
される。また、これらの膜を複数積層した積層膜であってもよい。また、有機材料と無機
材料を組み合わせて積層膜にしてもよい。
絶縁膜１０２、ゲート絶縁膜１０４、及び第１層間絶縁膜１０６には、領域１３１ａ上
に位置するコンタクトホール、領域１３１ｂ上に位置するコンタクトホール、導電膜１１
５上に位置するコンタクトホール、及び配線１１９上に位置するコンタクトホールが形成
されている。第１層間絶縁膜１０６上には、ソース配線１０７、電極１０８、及び接続用
電極１０９が形成されている。
なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが
出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。
なお、絶縁膜として有機材料を用いることにより、表面を平坦にすることが出来る。そ
のため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上
に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防いだりすることが出
来る。
ソース配線１０７は領域１３１ａの上方に位置しており、コンタクトホールを介して領
域１３１ａに電気的に接続している。したがって、電極１０８は、コンタクトホールを介
して領域１３１ｂに電気的に接続している。
ただし、画素電極１１３と、不純物領域１３１ｂとを、接続用導電膜を介さずに、直接
接続してもよい。この場合、画素電極１１３と、領域１３１ｂとを接続するためのコンタ
クトホールは、深く開ける必要が出てくるが、接続用導電膜が必要ないため、その領域を
開口領域として画像表示に利用できる。そのため、開口率が向上し、低消費電力化をはか
ることが出来る。
接続電極１０９は、配線１１９の上方に位置しており、配線１１９及び導電膜１１５そ
れぞれに電気的に接続している。このように、導電膜１１５は、接続用電極１０９を介し
て配線１１９に電気的に接続している。なお、接続用電極１０９は複数設けられていても
よい。このようにすると、導電膜１１５の電位が安定化する。また、接続用電極１０９を
介して導電膜１１５と配線１１９を接続することにより、コンタクトホールを形成する回
数を減らすことが出来るので、プロセス工程を簡略化することが出来る。
なお、接続用電極１０９は、ソース配線１０７と同時に、同じ材料を用いて形成したが
、これに限定されない。画素電極１１３と同時に、同じ材料を用いて形成してもよい。
ソース配線１０７、電極１０８、接続用電極１０９、及び第１層間絶縁膜１０６上には
、第２層間絶縁膜１１１が形成されている。なお、第２層間絶縁膜１１１を形成しない構
成としても良い（図２８参照）。第２層間絶縁膜１１１には、無機材料又は有機材料を用
いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、レジスト、又はシロキサン、ポリシラザンなどを用いることができる。無機材料
としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、窒素を含む酸化珪素（ＳｉＯ
ｘＮｙ：ｘ＞ｙ）、酸素を含む窒化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ）など、酸素又は窒素を
有する絶縁物質から形成される。また、これらの膜を複数積層した積層膜であってもよい
。また、有機材料と無機材料を組み合わせて積層膜にしてもよい。
なお第２層間絶縁膜１１１を形成しないの場合の断面図を、図２８に示す。図２８中で
、図３と同じものは同じ符号で示している。電極１０８が形成されないので、画素電極１
１３が島状半導体膜１０３に直接接続されている。ソース配線１０７、画素電極１１３及
び画素電極１１４、並びに接続用電極１０９は、同じ材料、同じ工程で形成される。図２
８に示す構成では、画素電極１１３と導電膜１０５との間隔が小さくでき、電界制御がし
やすくなる。
第２層間絶縁膜１１１上には、ＦＳＳ駆動の第２の電極である画素電極１１３、１１４
ａ、１１４ｂ、１１４ｃ、等が形成されている。なお断面図である図１及び図３では便宜
上画素電極１１３と画素電極１１４（１１４ａ、１１４ｂ、１１４ｃ、等）を分けている
が、上面図である図４を見れば分かるように、画素電極は、同一材料、同一工程で形成さ
れた導電膜に、溝（「開口」、「スリット」、「隙間」、「間隙」、「スペース」ともい
う）１１７（１１７ａ、１１７ｂ、１１７ｃ、等）が形成されているものである。よって
以下の記載においては、画素電極１１３、１１４（１１４ａ、１１４ｂ、１１４ｃ、等）
を、まとめて画素電極１１３として説明することもある。
画素電極１１３は、画素ごとに個別の電圧が供給される画素電極として機能し、ＩＴＯ
（酸化インジウム酸化スズ合金）、ＺｎＯ（酸化亜鉛）、酸化インジウムに２〜２０ｗｔ
％のＺｎＯを交合したターゲットを用いて形成されたＩＺＯ（インジウム亜鉛酸化物）、
酸化スズ（ＳｎＯ）などによって形成されている。画素電極１１３は、一部が電極１０８
の上方に位置しており、電極１０８に電気的に接続している。このように、画素電極１１
３は、電極１０８を介して薄膜トランジスタ１２１の領域１３１ｂに電気的に接続してい
る。
なお、接続用電極１０９がない場合は、画素電極１１３は、薄膜トランジスタ１２１の
領域１３１ｂに直接接続している。
図３及び図４に示すように、画素電極１１３は略長方形であり、複数の溝１１７ａ、１
１７ｂ、１１７ｃ、等を有している。溝１１７ａ、１１７ｂ、１１７ｃ、等の例としては
、スリット状で互いに平行であるものを多く含む。
図４に示す例では、溝１１７ａ、１１７ｂ、１１７ｃ、…の向きは、ソース配線１０７
に対して斜めであるが、画素の図中上半分に位置する溝と、下半分に位置する溝の向きは
互いに異なる。溝１１７ａ、１１７ｂ、１１７ｃ、…が形成されることにより、導電膜１
１５と画素電極１１３の間で基板に平行な成分を有する電界が、画素電極１１４のそれぞ
れから導電膜１１５に向かって生じる。このため、画素電極１１３及び１１４の電位を制
御することにより、後述する液晶の配向方向を制御することができる。
また、図４に示されるように、溝１１７（１１７ａ、１１７ｂ、１１７ｃ、…）は、向
きが異なるものを配置されている。これによって、液晶分子の動く方向が異なる領域を複
数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイ
ン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなって
しまうことを防ぐことができ、その結果、視野角を向上させることが出来る。
なお、溝の形状は本実施形態の形状に限定されない。溝の形状には、例えば櫛歯形状の
電極における櫛歯部分の相互間のスペース等、導電体が形成されていないスペースを含ま
れるものとする。
なお画素電極１１３の厚さと導電膜１１５の厚さを比較した場合、導電膜１１５の方が
膜厚が厚い方が好ましい。さらに、より好ましくは導電膜１１５の方が画素電極１１３よ
りも１．５倍以上、その膜厚が厚い方が好ましい。こうすることにより、抵抗を低減させ
ることができる。
第２層間絶縁膜１１１上及び画素電極１１３上には、第１配向膜１１２及び液晶１１６
が積層されている。液晶１１６としては、強誘電性液晶（ＦＬＣ）、双安定性液晶、ネマ
ティック液晶、スメクティック液晶、高分子分散型液晶、ホモジニアス配向になるような
液晶、ホメオトロピック配向になるような液晶などを用いることができる。また液晶以外
を用いてもよく、例えば電気映像素子等を用いても構わない。液晶１１６上には、第２配
向膜１２３及びカラーフィルタ１２２を介して対向基板１２０が配置されている。なお、
基板１０１及び対向基板１２０それぞれには、偏光板１２６、１２４が設けられている。
なお、偏光板のほかに、位相差板やλ／４板などが配置されている場合も多い。
なお、上記した構成において、導電膜１１５、画素電極１１３のうち溝が形成されてい
ない部分、及びこれらの相互間に位置する各絶縁膜によって、容量が形成される。この容
量が形成されることにより保持容量が大きくなる。
次に、本発明の半導体装置、液晶表示装置の製造方法の一例について説明する。まず、
基板１０１上に透光性を有する導電膜１１５（例えばインジウム錫酸化物（ＩＴＯ）、イ
ンジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）、又は珪素（
Ｓｉ））を基板全面に形成する。
また図２５に示すように、開口部で絶縁膜１０６を除去しても構わない。さらにあるい
は、ゲート絶縁膜１０４、下地膜１０２を除去しても構わない。すなわち、開口部で絶縁
膜１０６を除去した半導体装置、開口部で絶縁膜１０６及びゲート絶縁膜１０４を除去し
た半導体装置、開口部で絶縁膜１０６、ゲート絶縁膜１０４、下地膜１０２を除去した半
導体装置を作製することが可能である。これにより画素電極１１４と導電膜１１５との間
隔ｄを小さくすることができ、その結果、電界制御をしやすくなる。
次いで、基板１０１及び導電膜１１５上それぞれに、絶縁膜１０２を形成する。絶縁膜
１０２は、後述するゲート絶縁膜１０４より厚く形成されることが望ましい。次いで、絶
縁膜１０２上に半導体膜（例えば多結晶珪素膜）を形成し、この半導体膜を、レジストを
用いたエッチングにより選択的に除去する。これにより、絶縁膜１０２上には島状の半導
体膜１０３が形成される。
半導体膜は多結晶珪素膜だけでなく、非晶質珪素膜やその他の非単結晶珪素膜を用いて
もよい。また珪素に限定されず、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓなど
の化合物半導体を用いてもよい。
あるいは基板１０１として半導体基板やＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａ
ｔｏｒ）基板を用いて、島状の半導体膜１０３を形成してもよい。
次いで、半導体膜１０３上及び絶縁膜１０２上に、ゲート絶縁膜１０４を形成する。ゲ
ート絶縁膜１０４は例えば窒素を含む酸化珪素膜又は酸化珪素膜であり、プラズマＣＶＤ
法により形成される。なお、ゲート絶縁膜１０４を窒化珪素膜、若しくは窒化珪素及び酸
化珪素を有する多層膜により形成してもよい。次いで、ゲート絶縁膜１０４上に導電膜を
形成し、この導電膜に、エッチングを行うことにより、選択的に除去する。これにより、
半導体膜１０３上に位置するゲート絶縁膜１０４上には、ゲート電極１０５が形成される
。また、本工程により、ゲート配線１０５及び配線１１９が形成される。
なお、上記したように配線１１９を設けることにより、各画素において導電膜１１５の
電位を安定化させることができる。また、配線１１９を形成しなくてもよい。また、配線
１１９を他の層（例えばソース配線１０７と同一の層、又は導電膜１１５と同一の層、又
は画素電極１１３と同一の層）に設けてもよく、複数の層に分けて形成してもよい。また
、本図において配線１１９は、ソース配線１０７に直交する方向に延伸しているが、ソー
ス配線１０７と同一方向に延伸する構成であってもよい。
なお、ゲート電極１０５、配線１１９を構成する導電膜は、アルミニウム（Ａｌ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジウ
ム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ
）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜
鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａ
ｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群
から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の
元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウ
ム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（
ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジウム（Ａｌ−
Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）で形成
されることが望ましい。または、ゲート電極１０５、配線１１９を構成する導電膜は、こ
れらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前
記群から選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、
アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた
一つもしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリ
ブデン等）を有して形成されることが望ましい。
なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）またはｐ型不純物（ボロンなど
）を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上したり、通常
の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用し
やすくなる。
なお、シリコンは、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシ
リコン）など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコ
ンは非晶質（アモルファスシリコン）などの結晶性を有さないシリコンを用いることが出
来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、
導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコ
ンを用いることにより、簡単な工程で配線などを形成することが出来る。
なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる
。さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来
る。
なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は
、密着性を向上させるため、積層構造にすることが望ましい。
なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）またはシリコ
ンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有
するため、望ましい。
なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
なお、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジ
ウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこ
しにくくなる。
なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高い
などの利点を有するため、望ましい。
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、酸化錫（
ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）は、透光性を有しているため、光を透過させる部
分に用いることができる。たとえば、画素電極や共通電極として用いることができる。
なお、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッ
チングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素
電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）
をもたらすことを低減出来る。
なお、ゲート電極１０５、配線１１９を構成する導電膜は、単層構造でもよいし、多層
構造になっていてもよい。単層構造にすることにより、ゲート電極１０５、配線１１９を
構成する導電膜の製造工程を簡略化することができ、工程日数を少なくでき、コストを低
減することが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリット
を生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来
る。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線
の低抵抗化を図ることができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層構
造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐
熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタン、
ネオジウムなどを含む層で挟む積層構造にすると望ましい。
また、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの
間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。また、シリコンとア
ルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン
、ネオジウム合金を挟むことが望ましい。
なお、配線とは、導電体が配置されているものを言う。線状に伸びていても良いし、伸
びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
次いで、ゲート電極１０５をマスクとして、半導体膜１０３に不純物を注入する。これ
により、半導体膜１０３には、ソース領域またはドレイン領域の一方である領域１３１ａ
、ソース領域またはドレイン領域の他方である１３１ｂ、及びチャネル形成領域１３２が
形成される。なお、ｎ型、ｐ型の不純物元素を個別に注入してもよいし、特定の領域には
ｎ型の不純物元素及びｐ型の不純物元素を共に注入してもよい。ただし後者の場合には、
ｎ型の不純物元素又はｐ型の不純物元素のどちらか一方の注入量が多くなるようにする。
なお、本工程において、レジストをマスクとして用いてもよい。
なお、このとき、ゲート絶縁膜１０４の厚さや積層構造を変えることにより、ＬＤＤ領
域を形成してもよい。ＬＤＤ領域を形成したい部分は、ゲート絶縁膜１０４を厚くしたり
、層の数を増やしたりすればよい。その結果、不純物の注入量が減るため、ＬＤＤ領域を
容易に形成することが出来る。
なお、半導体膜１０３に不純物を注入する場合、ゲート電極１０５を形成する前、例え
ば、ゲート絶縁膜１０４を成膜する前や、成膜した後に行っても良い。その場合は、レジ
ストをマスクとして用いて、形成する。これにより、ゲートと同じレイヤの電極と、不純
物が注入された半導体膜との間で、容量を形成することが出来る。ゲートと同じレイヤの
電極と、不純物が注入された半導体膜との間には、ゲート絶縁膜が配置されているので、
膜厚がうすく、大きな容量を形成することが出来る。
次いで、第１層間絶縁膜１０６を形成し、さらのコンタクトホールを形成する。次いで
、第１層間絶縁膜１０６上に導電膜（例えば金属膜）を形成し、この導電膜を、マスクを
用いたエッチングにより選択的に除去する。これにより、ソース配線１０７、電極１０８
、及び接続電極１０９が形成される。
次いで、第２層間絶縁膜１１１を形成し、さらにコンタクトホールを形成する。次いで
、第２層間絶縁膜１１１上に透光性を有する導電膜（インジウム錫酸化物（ＩＴＯ）、イ
ンジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）、又は珪素（
Ｓｉ））を形成し、この導電膜を、レジストを用いたエッチングにより選択的に除去する
。これにより、画素電極１１３が形成される。
電極１０８の一部が充填されているコンタクトホールと、画素電極１１３の一部が充填
されているコンタクトホールとは位置が同じである場合、１つの場所に収めることが出来
るため、効率的にレイアウトすることが出来る。そのため、画素の開口率を向上させるこ
とができる。
一方、電極１０８の一部が充填されているコンタクトホールと、画素電極１１３の一部
が充填されているコンタクトホールとは位置が互いに異なっていてもよい。このようにす
ることにより、電極１０８及び画素電極１１３のうち、コンタクトホール上に位置する部
分が窪んでも、この窪みが重なることはない。このため、画素電極１１３に深く窪む部分
が形成されず、上記したレジストのつきまわり不良が発生することを抑制できる。その後
、レジストを除去する。
次いで、第１配向膜１１２を形成し、カラーフィルタ１２２、第２配向膜１２３が形成
された対向基板１２０との間に液晶１１６を封止する。その後、液晶１１６と接しない側
の対向基板１２０や基板１０１に、偏光板１２６、１２４、位相差板（図示せず）、λ／
４板等の光学フィルム（図示せず）、拡散板やプリズムシート等の光学フィルム等を設け
る。さらに、バックライトやフロントライトを設ける。バックライトとしては、直下型や
サイドライト型を用いることが出来る。光源としては、冷陰極管やＬＥＤ（発光ダイオー
ド）を用いることができる。ＬＥＤとしては、白色ＬＥＤや、色ごとのＬＥＤ（例えば、
白、赤、青、緑、シアン、マゼンダ、イエローなど）のを組み合わせて用いればよい。Ｌ
ＥＤを用いると、光の波長が鋭いため、色純度を上げることが出来る。サイドライト型の
場合は、導光板を配置し、均一な面光源を実現する。このようにして、液晶表示装置が形
成される。
なお、液晶表示装置とは、基板と対向基板と、それに挟まれた液晶のみの部分を呼んで
も良い。さらに、液晶表示装置とは、偏光板や位相差板などの光学フィルムを配置したも
のまで含む場合もあり、その他にも、拡散板やプリズムシートや光源（冷陰極管やＬＥＤ
など）や導光板などを含めてもよい。
また、本実施形態では、チャネル領域の上方にゲート電極を配置した、いわゆるトップ
ゲート型の薄膜トランジスタについて説明をしたが、本発明は特にこれに限定されるもの
ではない。チャネル領域の下方にゲート電極が配置された、いわゆるボトムゲート型の薄
膜トランジスタにしてもよいし、チャネル領域の上下にゲート電極が配置された構造を有
するトランジスタを形成してもよい。
また本実施の形態では、ゲート電極が１つ形成される、いわゆるシングルゲートのＴＦ
Ｔについて説明したが、ゲート電極が２つ以上形成される、いわゆるマルチゲート型ＴＦ
Ｔを形成してもよい。
また、液晶表示装置は透過型であってもよいし、反射型の液晶表示装置であってもよい
。反射型の液晶表示装置は、例えば導電膜１１５を光透過性の膜（例えば、インジウム錫
酸化物（ＩＴＯ）膜、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、若しくは
不純物が導入された多結晶珪素膜又は非晶質珪素膜）により形成し、画素電極１１３を反
射性のある導電膜、例えば金属膜により形成することにより実現できる。また、画素電極
１１３を光透過性の膜により形成し、かつ導電膜１１５の一部を反射性のある導電膜、例
えば金属膜により形成して残りを光透過性の膜により形成しても、半透過型の液晶表示装
置を実現できる。
また反射型の液晶表示装置においては、導電膜１１５を反射性のある導電膜、例えば金
属膜にすることで、導電膜１１５に反射板の機能を持たせることができる。画素電極１１
３と導電膜１１５を、両方とも反射性の導電膜を用いることも可能であるし、いずれか一
方を反射性の導電膜にすることも可能である。また基板１０１と導電膜１１５の間に絶縁
膜（例えば酸化珪素膜）を設け、この絶縁膜中に反射膜としての金属膜を形成することも
できる。さらに、基板１０１の外側の面に、反射膜としての反射シート（例えばアルミニ
ウム膜）を設けることもできる。なお、ここで述べた内容は、後述する各実施形態におい
ても同様に適用できる。
本実施の形態により、広い視野角を有しており、かつ従来と比べて製造コストが低い液
晶表示装置を提供することができる。
また本実施の形態では、導電膜を基板全面に形成するので、基板からの不純物が活性層
に混入されるのを防ぐことができる。これにより信頼性の高い半導体装置を得ることが可
能となる。
また本実施の形態では、トップゲート型薄膜トランジスタを有する半導体装置を作製す
るため、バックゲートの電位が安定し、信頼性の高い半導体装置を得ることができる。
［実施の形態２］
本実施の形態では、画素部のスイッチング素子として、ボトムゲート型ＴＦＴを作製し
た例を、図２を用いて説明する。
基板２０１上に、導電膜２０２、下地膜２０３、ゲート電極２０４、ゲート絶縁膜２１
３、活性層となる島状半導体膜２０６、ソース領域またはドレイン領域の一方である領域
２０８ａ、ソース領域またはドレイン領域の他方である領域２０８ｂ、ソース電極または
ドレイン電極の一方である電極２０７ａ、ソース電極またはドレイン電極の他方である電
極２０７ａ、画素電極２０９及び２１４（２１４ａ、２１４ｂ、２１４ｃ、等）が形成さ
れている。ゲート電極２０４、ゲート絶縁膜２１３、島状半導体膜２０６、領域２０８ａ
、領域２０８ｂにより、ＴＦＴ２１２が構成されている。
電極２１４と導電膜２０２との間で横方向電界２２５が発生する。これにより液晶分子
が駆動される。
また下地膜２０３上には、ゲート電極２０４と同じ材料、同じ工程で形成された電極２
０５が配置されている。絶縁膜２１０上に形成され、電極２０９と同じ材料、同じ工程で
形成された電極２１１が配置されている。電極２１１は、下地膜２０３、ゲート絶縁膜２
１３、絶縁膜２１０に形成されたコンタクトホールを介して、導電膜２０２と電極２０５
に電気的に接続している。
基板２０１は、基板１０１と同様の材料を用いればよい。
導電膜２０２は、実施の形態１で述べた導電膜１１５と同様の導電膜を用いればよい。
下地膜２０３は、下地膜１０２と同様の材料を用いて形成すればよい。
ゲート電極２０４及び電極２０５は、ゲート電極１０５と同様の材料及び同様の工程を
用いて形成すればよい。ゲート絶縁膜２１３は、ゲート絶縁膜１０４あるいは絶縁膜１０
６と同様の材料で、基板２０１全面に形成する。
なお本実施の形態では、ゲート電極が１つ形成される、いわゆるシングルゲートのＴＦ
Ｔについて説明するが、ゲート電極が２つ以上形成される、いわゆるマルチゲート型ＴＦ
Ｔを形成してもよい。
活性層である島状半導体膜２０６は、島状半導体膜１０３と同様の材料で形成すればよ
い。好ましくは、アモルファス半導体膜、マイクロクリスタル半導体膜（セミアモルファ
ス半導体膜）が好ましい。その場合は、真性半導体膜（島状半導体膜２０６）を形成後、
一導電性を付与する不純物を含む半導体膜を形成する。一導電型を付与する不純物は、例
えばｎ型を付与する不純物であれば、リン（Ｐ）、ヒ素（Ａｓ）等を用いればよく、ｐ型
を付与する不純物としては、ホウ素（Ｂ）を用いればよい。本実施の形態のボトムゲート
型ＴＦＴはチャネルエッチ型を採用するので、島状半導体膜、ソース電極、ドレイン電極
を形成後、チャネル形成領域の一部にエッチングが必要となる。
次いでゲート絶縁膜２１３及び島状半導体膜２０６上に、導電膜を形成し、その後一導
電性を付与する不純物を含む半導体膜の一部をエッチングして、領域２０８ａ及び２０８
ｂを形成する。エッチングにより領域２０７ａ及び領域２０７ｂを形成する
島状半導体膜２０６、領域２０８ａ、領域２０８ｂ、電極２０７ａ、電極２０７ｂ上に
は、絶縁膜２１０が形成される、絶縁膜２１０は、絶縁膜１０６あるいは絶縁膜１１１と
同様の材料、同様の工程を用いて形成すればよい。ただし絶縁膜２１０として、有機材料
を用いないと、画素電極２１４と導電膜２０２との間隔ｄを小さくすることができ、電界
制御がしやすくなる。
絶縁膜２１０上に、画素電極２０９及び２１４（２１４ａ、２１４ｂ、２１４ｃ、…）
、電極２１１を形成する。画素電極２０９及び２１４は、画素電極１１３及び１１４と同
様に、導電膜に溝が形成されたものである。
電極２１１は、ゲート絶縁膜２１３及び絶縁膜２１０に形成されたコンタクトホールを
介して、電極２０５に電気的に接続されている。かつ、下地膜２０３、ゲート絶縁膜２１
３及び絶縁膜２１０に形成されたコンタクトホールを介して、導電膜２０２に電気的に接
続されている。
電極２０８、画素電極２０９及び２１４、電極２１１上には配向膜２１５が形成される
。配向膜２１５は、配向膜１１２と同様の材料を用いて形成すればよい。
対向基板２２１上には、カラーフィルタ２２２、配向膜２２３が形成されている。対向
基板２２１、カラーフィルタ２２２、配向膜２２３は、それぞれ対向基板１２０、カラー
フィルタ１２２、配向膜１２３と同様の材料を用いればよい。
対向基板２２１上の配向膜２２３、及び基板２０１上の配向膜２１５を向かい合わせ、
その空隙に液晶２１６を注入する。
その後、液晶２１６と接しない側の対向基板２２１や基板２０１に、偏光板２２４、２
１７、位相差板（図示せず）、λ／４板等の光学フィルム（図示せず）、拡散板やプリズ
ムシート等の光学フィルム等を設ける。さらに、バックライトやフロントライトを設ける
。バックライトとしては、直下型やサイドライト型を用いることが出来る。光源としては
、冷陰極管やＬＥＤ（発光ダイオード）を用いることができる。ＬＥＤとしては、白色Ｌ
ＥＤや、色ごとのＬＥＤ（例えば、白、赤、青、緑、シアン、マゼンダ、イエローなど）
のを組み合わせて用いればよい。ＬＥＤを用いると、光の波長が鋭いため、色純度を上げ
ることが出来る。サイドライト型の場合は、導光板を配置し、均一な面光源を実現する。
このようにして、液晶表示装置が形成される。
また図２６に、ＴＦＴ２１２の活性層を、結晶性半導体膜で形成した例を示す。なお図
２６では、図２と同じものは同じ符号で示している。図２６では、ＴＦＴ２１２は結晶性
島状半導体膜２５３を活性層として有しており、結晶性島状半導体膜２５３は、チャネル
形成領域２５６、ソース領域またはドレイン領域の一方である領域２５８ａ、ソース領域
またはドレイン領域の他方である領域２５８ｂを有している。
また図２６の電極２１１の代わりに、ソース電極またはドレイン電極の一方である電極
２０７ａ及びソース電極またはドレイン電極の他方である電極２０７ｂと同じ材料、同じ
工程で形成された電極２５１を用いる。
なお本実施の形態は、実施の形態１のＴＦＴ１２１を、ボトムゲート型ＴＦＴ２１２に
変えただけであるので、その他の構成における作製材料や作製工程は、実施の形態１で述
べたものを参照すればよい。
本実施の形態により、広い視野角を有しており、かつ従来と比べて製造コストが低い液
晶表示装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い液晶表示装置を得ることが可能となる
。
［実施の形態３］
本実施の形態は、実施の形態１の電極１０８を形成せず、画素電極１１３を直接領域１
３１ｂに接続されるように形成した例を、図６に示す。図６中の符号は実施の形態１のも
のを援用している。その他の構成における作製材料や作製工程は、実施の形態１で述べた
ものを参照すればよい。本実施の形態は、電極１０８を形成しないので、開口率が高くな
るという利点がある。
また必要であれば、実施の形態２で述べたボトムゲート型ＴＦＴを援用してもよい。
本実施の形態により、広い視野角を有しており、かつ従来と比べて製造コストが低い液
晶表示装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い液晶表示装置を得ることが可能となる
。
また本発明においては、トップゲート型薄膜トランジスタを有する液晶表示装置を作製
した場合、バックゲートの電位が安定するので、信頼性の高い液晶表示装置を得ることが
できる。
［実施の形態４］
本実施の形態を、図１０、図１１、図１２、図１３を用いて説明する。図１０、図１１
、図１２、図１３中の符号は実施の形態１のものを援用している。その他の構成における
作製材料や作製工程は、実施の形態１で述べたものを参照すればよい。
また必要であれば、実施の形態２で述べたボトムゲート型ＴＦＴを援用してもよい。
さらに必要であれば、実施の形態３で述べた、画素電極を直接活性層に接続させる構成
を用いてもよい。
図１０では、図６の接続電極１０９に代えて、画素電極１１３と同様の材料及び同様の
工程で形成された電極１４１を用いる。配線１１９及び導電膜１１５は、電極１４１を介
して電気的に接続されている。
また図１０の上面図を図１１に示す。図１１においても図４及び図１０と同じものは同
じ符号で示されている。図１１中Ｃ−Ｃ’及びＤ−Ｄ’の断面図が図１０である。
また、図１２では、図６の接続電極１０９に代えて、画素電極１１３と同様の材料及び
同様の工程で形成された電極１４１、かつ、電極１０７及び電極１０８と同様の材料及び
同様の工程で形成された電極１４２を用いる。配線１１９及び導電膜１１５は、電極１４
１かつ電極１４２を介して電気的に接続されている。
また図１２の上面図を図１３に示す。図１３においても図４及び図１２と同じものは同
じ符号で示されている。図１３中Ｃ−Ｃ’及びＥ−Ｅ’の断面図が図１２である。
本実施の形態により、広い視野角を有しており、かつ従来と比べて製造コストが低い液
晶表示装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い液晶表示装置を得ることが可能となる
。
また本発明においては、トップゲート型薄膜トランジスタを有する液晶表示装置を作製
した場合、バックゲートの電位が安定するので、信頼性の高い液晶表示装置を得ることが
できる。
［実施の形態５］
本実施の形態では、画素電極を様々な形状に形成した例を、図７、図８（Ａ）〜図８（
Ｄ）、図９（Ａ）〜図９（Ｄ）に示す。図７、図８（Ａ）〜図８（Ｄ）、図９（Ａ）〜図
９（Ｄ）中の符号は実施の形態１のものを援用している。その他の構成における作製材料
や作製工程は、実施の形態１で述べたものを参照すればよい。
また必要であれば、実施の形態２で述べたボトムゲート型ＴＦＴを援用してもよい。
さらに必要であれば、実施の形態３で述べた、画素電極を直接活性層に接続させる構成
を用いてもよい。
またさらに実施の形態４で述べた導電膜１１５と配線１１９の接続構造を用いてもよい
。
図７は画素電極１１３を櫛状に形成したものであり、図７における、Ａ−Ａ’及びＢ−
Ｂ’の断面図は図３と同じである。また図８（Ａ）〜図８（Ｂ）では、図面の見やすさを
考慮して、画素電極１１３と導電膜１１５のみを示している。
図８（Ａ）において画素電極１１３には、スリット状の開口がそれぞれ複数形成されて
いる。スリット状の開口はソース配線に対して斜めである。かつ、画素電極１１３の上半
分に形成されているスリット状の開口と、画素電極１１３の下半分に形成されているスリ
ット状の開口は、画素電極１１３の中心線に対して互いの角度が異なる。画素電極１１３
の上半分に形成されているスリット状の開口と、画素電極１１３の下半分に形成されてい
るスリット状の開口は、中心線に対して線対称であってもよい。
図８（Ｂ）において、画素電極１１３は、それぞれが円周に沿う形状を有していて半径
が異なる複数の電極を同心に配置し、これらを接続した形状である。そして、各電極の相
互間のスペースが、開口の役割を果たしている。
図８（Ｃ）において、画素電極１１３は、櫛歯状の２つの電極を、逆向きかつ櫛歯部分
が互い違いになるように配置したものである。そして櫛歯部分の相互間に位置するスペー
スが開口の役割を果たしている。
図８（Ｄ）において、画素電極１１３は櫛歯状の形状を有しており、櫛歯部分の相互間
に位置するスペースが開口の役割を果たしている。
図９（Ａ）において、画素電極１１３は斜めの方向にストライプ状であり、ストライプ
状部分の相互間に位置するスペースが開口の役割を果たしている。
図９（Ｂ）において、画素電極１１３には矩形状の開口部が複数形成されている。
図９（Ｃ）において、画素電極１１３中に、細長い長方形の互いに向かい合う二辺が波
状である開口部が形成されている。
図９（Ｄ）において、画素電極１１３中に、細長い長方形状の開口部が形成されている
。
本発明により、広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示
装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い液晶表示装置を得ることが可能となる
。
また本発明においては、トップゲート型薄膜トランジスタを有する液晶表示装置を作製
した場合、バックゲートの電位が安定するので、信頼性の高い液晶表示装置を得ることが
できる。
［実施の形態６］
本実施の形態では、実施の形態１と異なる場所にカラーフィルタを設けた例について、
図２２、図２３（Ａ）〜図２３（Ｂ）、図２４を用いて説明する。
図２２は、本実施の形態に係るＦＦＳ方式の液晶表示装置の画素部の構成を説明する為
の断面図である。本実施の形態に係る液晶表示装置の画素部は、対向基板１２０側にカラ
ーフィルタを配置せず、層間絶縁膜１０６の代わりにカラーフィルタ２４１（赤色のカラ
ーフィルタ２４１Ｒ、青色のカラーフィルタ２４１Ｂ、及び緑色のカラーフィルタ２４１
Ｇ）を配置した点を除いて、実施の形態１に示した液晶表示装置と同様の構成である。
従って、実施の形態１以外の他の実施の形態で説明した内容は、本実施形態においても適
用できる。以下、実施の形態１と同様の構成については同一の符号を付し、説明を省略す
る。
なお、カラーフィルタ２４１とゲート電極１０５との間に、無機材料の絶縁膜を配置し
てもよい。無機材料としては、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒
化珪素など、酸素又は窒素を有する絶縁物質から形成される。不純物の侵入をブロックす
るためには、窒素を多く含む材料にすることが望ましい。また、カラーフィルタ２４１上
に、平坦化膜を形成してもよい。
なお、カラーフィルタ２４１の色は、赤、青、緑以外の色でも良いし、３色よりも多く
、例えば、４色や６色でもよい。例えば、イエローやシアンやマゼンダや白が追加されて
よい。また、カラーフィルタだけでなく、ブラックマトリックスも配置してもよい。さら
に、ブラックマトリクスは、樹脂材料で形成しても、金属膜で形成しても構わない。さら
にブラックマトリクスは、カーボンブラックを用いて形成しても構わない。
このように、基板１０１上にカラーフィルタ２４１を配置することにより、対向基板１
２０との位置合わせを正確にやる必要がないため、容易に製造することが可能となり、コ
ストが低減し、製造歩留まりが向上する。
本実施の形態に係る液晶表示装置の製造方法は、層間絶縁膜１０６を形成する工程の代
わりにカラーフィルタ２４１（２４１Ｒ、２４１Ｇ、２４１Ｂ）を形成する工程が入る点
を除いて、実施の形態１に係る液晶表示装置の製造方法と同様である。
カラーフィルタ２４１Ｒ、２４１Ｇ、２４１Ｂは、カラーフィルタ層を形成する工程、
カラーフィルタ層上にレジストを形成する工程、及びレジストをマスクとしてカラーフィ
ルタ層を選択的にドライエッチングする工程を３回繰り返すことにより形成される。
または、レジストを用いずに、感光性の材料や顔料などを用いて形成される。なお、カ
ラーフィルタ層相互間にスペースが生じるが、このスペースには層間絶縁膜１１１が埋め
込まれる。あるいは、さらに無機材料や有機材料が、積層される。あるいは、ブラックマ
トリックスなどが積層される。また、カラーフィルタ２４１Ｒ、２４１Ｇ、２４１Ｂやブ
ラックマトリックスは液滴吐出法（例えばインクジェット法）を用いても形成することが
できる。
このため、液晶表示装置の製造工程数を減らすことができる。また、基板１０１側にカ
ラーフィルタを設けているため、対向基板１２０にカラーフィルタを設ける場合と比較し
て、対向基板１２０との間に位置ずれが生じても開口率が低下することを抑制できる。す
なわち対向基板１２０の位置ずれに対するマージンが大きくなる。
図２３（Ａ）は、図２２に示した液晶表示装置の平面図である。図２３（Ａ）に示すよ
うに、本実施の形態の液晶表示装置は、画素部１５０の周囲に、周辺駆動回路であるソー
ス線駆動回路１５２及びゲート線駆動回路１５４が設けられている。
ソース線駆動回路１５２及びゲート線駆動回路１５４それぞれ上には、赤色のカラーフ
ィルタ２４１Ｒが設けられていてもよい。カラーフィルタ２４１Ｒが設けられることによ
り、ソース線駆動回路１５２及びゲート線駆動回路１５４が有する薄膜トランジスタの活
性層の光劣化が防止され、かつ平坦化が図られている。
図２３（Ｂ）は、図２３（Ａ）の画素部１５０の一部（３×３行列）を拡大した図であ
る。画素部１５０には、赤色のカラーフィルタ２４１Ｒ、青色のカラーフィルタ２４１Ｂ
、及び緑色のカラーフィルタ２４１Ｇがストライプ状に交互に配置されている。また、各
画素が有する薄膜トランジスタ上には赤色のカラーフィルタ２４１Ｒが配置されている。
また、ソース配線（図示せず）及びゲート配線（図示せず）は、各カラーフィルタの相
互間のスペースと重なるように配置されているため、光漏れが生じることが抑制される。
このようにカラーフィルタ２４１Ｒはブラックマトリックスの役割を果たすため、従来
必要であったブラックマトリックスの形成工程を省略することも可能である。
以上、本実施の形態によれば、他の実施の形態と同様の効果を得ることができる。また
、層間絶縁膜１０６の代わりにカラーフィルタ２４１Ｒ、２４１Ｇ、２４１Ｂを設けたた
め、液晶表示装置の製造工程数を減らすことができる。また、対向基板１２０にカラーフ
ィルタを設ける場合と比較して、対向基板１２０との間に位置ずれが生じても、開口率の
低下が抑制できる。すなわち対向基板１２０の位置ずれに対するマージンが大きくなる。
また、カラーフィルタだけでなく、ブラックマトリックスも配置してもよい。
なお、他の実施の形態で示したＦＦＳ方式の液晶表示装置において、本実施の形態と同
様に、層間絶縁膜１０６や、あるいは第２層間絶縁膜１１１の代わりに（図２４参照）、
カラーフィルタ２４１（２４１Ｒ、２４１Ｇ、２４１Ｂ）を設けてもよい。この場合にお
いても、本実施の形態と同様の効果を得ることができる。
［実施の形態７］
本実施形態においては、表示装置の表示パネル構成、および周辺構成について説明する
。特に、液晶表示装置の表示パネル（液晶パネルとも記す）構成、および周辺構成につい
て説明する。
まず、液晶パネルの簡単な構成について、図２９（Ａ）を参照して説明する。また、図
２９（Ａ）は、液晶パネルの上面図である。
図２９（Ａ）に示す液晶パネルは、基板２０１００上に、画素部２０１０１、走査線側
入力端子２０１０３及び信号線側入力端子２０１０４が形成されている。走査線側入力端
子２０１０３から走査線が行方向に延在して基板２０１００上に形成され、信号線入力端
子２０１０４から信号線が列方向に延在して基板２０１００上に形成されている。また、
画素部２０１０１には、画素２０１０２が走査線と、信号線とが交差するところで、マト
リクス上に配置されている。また、画素２０１０２には、スイッチング素子と画素電極層
とが配置されている。
図２９（Ａ）の液晶パネルに示すように、走査線側入力端子２０１０３は、基板２０１
００の行方向の両側に形成されている。信号線入力端子２０１０３は、基板２０１００の
列方向のうち一方に形成されている。また、一方の走査線側入力端子２０１０３から延在
する走査線と、他方の走査線側入力端子２０１０３から延在する走査線とは、交互に形成
されている。
また、画素部２０１０１の画素２０１０２それぞれでは、スイッチング素子の第１端子
が信号線に接続され、第２端子が画素電極層に接続されることによって、個々の画素２０
１０２を外部から入力する信号によって独立して制御することができる。なお、スイッチ
ング素子のオン・オフは走査線に供給されている信号によって制御されている。
なお、走査線側入力端子２０１０３を基板２０１００の行方向のうち両方に配置するこ
とで、画素２０１０２を高密度に配置することができる。また、信号線側入力端子２０１
０３を基板２０１００の列方向のうち一方に配置することで、液晶パネルの狭額縁化、又
は画素２０１０１の領域の拡大を図ることができる。
なお、基板２０１００には、すでに述べたように、単結晶基板、ＳＯＩ基板、ガラス基
板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、ステンレス・ス
チル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。
なお、スイッチング素子には、すでに述べたように、トランジスタ、ダイオード（例え
ば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のト
ランジスタなど）、サイリスタ、それらを組み合わせた論理回路などを用いることができ
る。
なお、スイッチング素子として、ＴＦＴを用いた場合、ＴＦＴのゲートが走査線に接続
され、第１端子が信号線に接続され、第２端子が画素電極層に接続されることにより、個
々の画素２０１０２を外部から入力する信号によって独立して制御することができる。
なお、走査線側入力端子２０１０３を基板２０１００の行方向のうち一方に配置しても
よい。走査線側入力端子２０１０３を基板２０１００の行方向のうち一方に配置すること
で、液晶パネルの狭額縁化、画素２０１０１の領域の拡大を図ることができる。
なお、一方の走査線側入力端子２０１０３から延在する走査線と、他方の走査線側入力
端子２０１０３から延在する走査線とは、共通にしてもよい。
なお、信号線側入力端子２０１０３を基板２０１００の列方向のうち両方に配置しても
よい。信号線側入力端子２０１０３を基板２０１００の列方向のうち両方に配置すること
で、画素２０１０２を高密度に配置できる。
なお、画素２０１０２には、さらに容量素子を形成してもよい。画素２０１０２に容量
素子を設ける場合、基板２０１００上に、容量線を形成してもよい。基板２０１００上に
容量線を形成する場合、容量素子の第１電極が容量線に接続され、第２端子が画素電極層
に接続されるようにする。また、基板２０１００上に容量線を形成しない場合、容量素子
の第１電極がこの容量素子が配置されている画素２０１０２とは別の走査線に接続され、
第２端子が画素電極層に接続されているようにする。
ここで、図２９（Ａ）に示した液晶パネルは、走査線及び信号線に供給する信号を外付
けの駆動回路によって制御する構成を示しているが、図３０（Ａ）に示すように、ＣＯＧ
（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣ２０２０１を基板２０１００上
に実装してもよい。また、別の構成として、図３０（Ｂ）に示すように、ＴＡＢ（Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によりドライバＩＣ２０２０１をＦＰＣ
（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２０２００上に実装してもよい
。また、図３０において、ドライバＩＣ２０２０１は、ＦＰＣ２０２００と接続されてい
る。
なお、ドライバＩＣ２０２０１は単結晶半導体基板上に形成されたものでもよいし、ガ
ラス基板上にＴＦＴで回路を形成したものでもよい。
なお、図２９（Ａ）に示した液晶パネルは、図２９（Ｂ）に示すように、走査線駆動回
路２０１０５を基板２０１００上に形成してもよい。また、図２９（Ｃ）に示すように、
走査線駆動回路２０１０５及び信号線駆動回路２０１０６を基板２０１００上に形成して
もよい。
なお、走査線駆動回路２０１０５及び走査線駆動回路２０１０６は、多数のＮチャネル
型及び多数のＰチャネル型のトランジスタから構成されている。ただし、多数のＮチャネ
ル型のトランジスタのみで構成されていてもよいし、多数のＰチャネル型のトランジスタ
のみで構成されていてもよい。
続いて、画素２０１０２の詳細について、図３１及び図３２の回路図を参照して説明す
る。
図３１（Ａ）の画素２０１０２は、トランジスタ２０３０１、液晶素子２０３０２及び
容量素子２０３０３を有している。トランジスタ２０３０１のゲートが配線２０３０５に
接続され、第１端子が配線２０３０４に接続されている。液晶素子２０３０２の第１電極
が対向電極２０３０７に接続され、第２電極がトランジスタ２０３０１の第２端子に接続
されている。容量素子２０３０３の第１電極が配線２０３０６に接続され、第２電極がト
ランジスタ２０３０１の第２端子に接続されている。
なお、配線２０３０４は信号線であり、配線２０３０５は走査線であり、配線２０３０
６は容量線である。また、トランジスタ２０３０１は、スイッチングトランジスタであり
、Ｐチャネル型トランジスタでもＮチャネル型トランジスタでもよい。また、液晶素子２
０３０７は、動作モードとしてＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ
（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ
Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
配線２０３０４及び配線２０３０５には、それぞれビデオ信号、走査信号が入力されて
いる。ビデオ信号はアナログの電圧信号であり、走査信号はＨレベル又はＬレベルのデジ
タルの電圧信号である。ただし、ビデオ信号は電流信号でもよいし、デジタル信号でもよ
い。また、走査信号のＨレベル及びＬレベルは、トランジスタ２０３０１のオン・オフを
制御できる電位であればよい。
容量線２０３０６には、一定の電源電圧が供給されている。ただし、パルス状の信号が
供給されていてもよい。
図３１（Ａ）の画素２０１０２の動作について説明する。まず、配線２０３０５がＨレ
ベルになると、トランジスタ２０３０１がオンし、ビデオ信号が配線２０３０４からオン
したトランジスタ２０３０１を介して液晶素子２０３０２の第２電極及び容量素子２０３
０３の第２電極に供給される。そして、容量素子２０３０３は配線２０３０７６の電位と
ビデオ信号の電位との電位差を保持する。
次に、配線２０３０５がＬレベルになると、トランジスタ２０３０１がオフし、配線２
０３０４と、液晶素子２０３０２の第２電極及び容量素子２０３０３の第２電極とは、電
気的に遮断される。しかし、容量素子２０３０３が配線２０３０７６の電位とビデオ信号
の電位との電位差を保持しているため、容量素子２０３０２の第２電極の電位はビデオ信
号と同様な電位を維持することができる。
こうして、図３１（Ａ）の画素２０１０２は、液晶素子２０３０２の第２電極の電位を
ビデオ信号と同電位に維持でき、液晶素子２０３０２をビデオ信号に応じた透過率に維持
できる。
なお、図示はしないが、液晶素子２０３０２がビデオ信号を保持できるたけの容量成分
を有していれば、容量素子２０３０３は必ずしも必要ではない。
なお、図３１（Ｂ）のように、液晶素子２０３０２の第１電極は、配線２０３０６と接
続されていてもよい。例えば、液晶素子２０３０２の液晶モードがＦＦＳモードのときな
どに、液晶素子２０３０２は図３１（Ｂ）の構成を用いる。
なお、図３２のように、容量素子２０３０３の第１電極は前行の配線２０３０５ａに接
続されていてもよい。なお、配線２０３０５ａをｎ行目（ｎは正の整数）の走査線とした
とき、配線２０３０５ｂはｎ＋１行目の走査線である。同様に、トランジスタ２０３０１
ａ、画素２０１０２ａ、容量素子２０３０３ａをｎ行目の素子としたとき、トランジスタ
２０３０１ｂ、画素２０１０２ｂ、容量素子２０３０３ｂはｎ＋１行目の素子である。こ
のように、容量素子２０３０３ｂの第１電極が前列の配線２０３０５ａに接続されること
で、配線を少なくすることができる。よって、図３２の画素２０１０２ａおよび２０１０
２ｂは、開口率を大きくすることができる。
次に、図３３に示した液晶表示装置には、バックライトユニット２２６０１、液晶パネ
ル２２６０７、第１の偏光子を含む層２２６０８、第２の偏光子を含む層２２６０９が設
けられている。
なお、液晶パネル２２６０７は、本実施形態で説明したものと同様なものとすることが
できる。また、本実施形態の液晶パネルは、各画素にスイッチング素子が設けられたアク
ティブ型の構造について説明してきたが、図３３の液晶パネルはパッシブ型の構造でもよ
い。
バックライトユニット２２６０１の構造について説明する。バックライトユニット２２
６０１は、拡散板２２６０２、導光板２２６０３、反射板２２６０４、ランプリフレクタ
２２６０５、光源２２６０６を有するように構成されている。光源２２６０６としては冷
陰極管、熱陰極管、発光ダイオード、無機ＥＬ又は有機ＥＬなどが用いられ、光源２２６
０６は必要に応じて発光する機能を有する。ランプリフレクタ２２６０５は、光源２２６
０６からの蛍光を効率よく導光板２２６０３に導く機能を有する。導光板２２６０３は、
蛍光を全反射させて、全面に光を導く機能を有する。拡散板２２６０２は、明度のムラを
低減する機能を有する。反射板２２６０４は、導光板２２６０３から下方向（液晶パネル
２２６０７と反対方向）に漏れた光を反射して再利用する機能を有する。
なお、拡散板２２６０２と第２の偏光子を含む層２２６０９との間に、プリズムシート
を配置することで、本実施形態の液晶表示装置は液晶パネルの画面の明るさを向上させる
ことができる。
バックライトユニット２２６０１には、光源２２６０６の輝度を調整するための制御回
路が接続されている。制御回路からの信号供給によって、光源２２６０６の輝度を調整す
ることができる。
液晶パネル２２６０７とバックライトユニット２２６０１との間には第２の偏光子を含
む層２２６０９が設けれ、バックライトユニット２２６０１とは反対方向の液晶パネル２
２６０７にも第１の偏光子を含む層２２６０８が設けられている。
なお、第１の偏光子を含む層２２６０８と第２の偏光子を含む層２２６０９とは、液晶
パネル２２６０７の液晶素子がＴＮモードで駆動する場合、クロスニコルになるように配
置される。また、第１の偏光子を含む層２２６０８と第２の偏光子を含む層２２６０９と
は、液晶パネル２２６０７の液晶素子がＶＡモードで駆動する場合、クロスニコルになる
ように配置される。また、第１の偏光子を含む層２２６０８と第２の偏光子を含む層２２
６０９とは、液晶パネル２２６０７の液晶素子がＩＰＳモード及びＦＦＳモードで駆動す
る場合、クロスニコルになるように配置されていてもよいし、パラレルニコルになるよう
に配置されていてもよい。
第１の偏光子を含む層２２６０８及び第２の偏光子を含む層２２６０９の両方又は一方
と、液晶パネル２２６０７との間に位相差板を有していてもよい。
なお、図３６に示すように、第２の偏光子を含む層２２６０９とバックライトユニット
２２６０１との間に、スリット（格子）２２６１０を配置することで、本実施形態の液晶
表示装置は３次元表示を行うことができる。
バックライトユニット側に配置された開口部を有するスリット２２６１０は、光源より入
射された光をストライプ状にして透過し、表示装置へ入射させる。このスリット２２６１
０によって、視認側にいる視認者の両目に視差を作ることができ、視認者は右目では右目
用の画素だけを、左目では左目用の画素だけを同時に見ることになる。よって、視認者は
、３次元表示を見ることができる。つまり、スリット２２６１０によって特定の視野角を
与えられた光が右目用画像及び左目用画像のそれぞれに対応する画素を通過することで、
右目用画像と左目用画像とが異なる視野角に分離され、３次元表示が行われる。
図３６の液晶表示装置を用いて、テレビジョン装置、携帯電話などの電子機器を作製す
れば、３次元表示を行うことができる高機能でかつ高画質の電子機器を提供することがで
きる。
続いて、バックライトの詳細な構成について、図３５を参照して説明する。バックライ
トは光源を有するバックライトユニットとして液晶表示装置に設けられ、バックライトユ
ニットは効率よく光を散乱させるため、光源は反射板により囲まれている。
図３５（Ａ）に示すように、バックライトユニット２２８５２は、光源として冷陰極管
２２８０１を用いることができる。また、冷陰極管２２８０１からの光を効率よく反射さ
せるため、ランプリフレクタ２２８３２を設けることができる。冷陰極管２２８０１は、
大型表示装置に用いることが多い。これは冷陰極管からの輝度の強度のためである。その
ため、冷陰極管を有するバックライトユニットは、パーソナルコンピュータのディスプレ
イに用いることができる。
図３５（Ｂ）に示すように、バックライトユニット２２８５２は、光源として発光ダイ
オード（ＬＥＤ）２２８０２を用いることができる。例えば、白色に発する発光ダイオー
ド（Ｗ）２２８０２を所定の間隔に配置する。また、発光ダイオード（Ｗ）２２８０２か
らの光を効率よく反射させるため、ランプリフレクタ２２８３２を設けることができる。
また図３５（Ｃ）に示すように、バックライトユニット２２８５２は、光源として各色
ＲＧＢの発光ダイオード（ＬＥＤ）２２８０３、２２８０４、２２８０５を用いることが
できる。各色ＲＧＢの発光ダイオード（ＬＥＤ）２２８０３、２２８０４、２２８０５を
用いることにより、白色を発する発光ダイオード（Ｗ）２２８０２のみと比較して、色再
現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため
、ランプリフレクタ２２８３２を設けることができる。
またさらに図３５（Ｄ）に示すように、光源として各色ＲＧＢの発光ダイオード（ＬＥ
Ｄ）２２８０３、２２８０４、２２８０５を用いる場合、それらの数や配置を同じとする
必要はない。例えば、発光強度の低い色（例えば緑）を複数配置してもよい。
さらに白色を発する発光ダイオード２２８０２と、各色ＲＧＢの発光ダイオード（ＬＥ
Ｄ）２２８０３、２２８０４、２２８０５とを組み合わせて用いてもよい。
なお、ＲＧＢの発光ダイオードを有する場合、フィールドシーケンシャルモードを適用
すると、時間に応じてＲＧＢの発光ダイオードを順次点灯させることによりカラー表示を
行うことができる。
発光ダイオードを用いると、輝度が高いため、大型表示装置に適する。また、ＲＧＢ各
色の色純度が良いため冷陰極管と比べて色再現性に優れており、配置面積を小さくするこ
とができるため、小型表示装置に適応すると、狭額縁化を図ることができる。
また、光源を必ずしも図３５に示すバックライトユニットとして配置する必要はない。
例えば、大型表示装置に発光ダイオードを有するバックライトを搭載する場合、発光ダイ
オードは該基板の背面に配置することができる。このとき発光ダイオードは、所定の間隔
を維持し、各色の発光ダイオードを順に配置させることができる。発光ダイオードの配置
により、色再現性を高めることができる。
続いて、偏光子を含む層（偏光板又は偏光フィルムともいう）の一例について、図３７
を参照して説明する。
図３７の偏光子を含む層２３０００は、保護フィルム２３００１、基板フィルム２３０
０２、ＰＶＡ偏光フィルム２３００３、基板フィルム２３００４、粘着剤層２３００５及
び離型フィルム２３００６を有するように構成されている。
ＰＶＡ偏光フィルム２３００３は、ある振動方向だけの光（直線偏光）を作り出す機能
を有する。具体的には、ＰＶＡ偏光フィルム２３００３は、電子の密度が縦と横で大きく
異なる分子（偏光子）を含んでいる。ＰＶＡ偏光フィルム２３００３は、この電子の密度
が縦と横で大きく異なる分子の方向を揃えることで、直線偏光を作り出すことができる。
一例として、ＰＶＡ偏光フィルム２３００３は、ポリビニールアルコール（Ｐｏｌｙ
Ｖｉｎｙｌ Ａｌｃｏｈｏｌ）の高分子フィルムに、ヨウ素化合物をドープし、ＰＶＡフ
ィルムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ること
ができる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。また、高
耐久用途及び高耐熱用途として、ヨウ素の代わりに２色性の染料が用いてもよい。なお、
染料は、車載用ＬＣＤやプロジェクタ用ＬＣＤなどの耐久性、耐熱性が求められる液晶表
示装置に用いられることが望ましい。
ＰＶＡ偏光フィルム２３００３は、両側を基材となるフィルム（基板フィルム２３００
２及び基板フィルム３６０４）で挟むことで、信頼性を増すことができる。また、ＰＶＡ
偏光フィルム２３００３は、高透明性、高耐久性のトリアセチルロース（ＴＡＣ）フィル
ムによって挟まれていてもよい。なお、基板フィルム及びＴＡＣフィルムは、ＰＶＡ偏光
フィルム２３００３が有する偏光子の保護層として機能する。
一方の基板フィルム（基板フィルム２３００４）には、液晶パネルのガラス基板に貼る
ための粘着剤層２３００５が貼られている。なお、粘着剤層２３００５は、粘着剤を片側
の基板フィルム（基板フィルム２３００４）に塗布することで形成される。また、粘着剤
層２３００５には、離形フィルム２３００５（セパレートフィルム）が備えられている。
他方の基板フィルム（基板フィルム２３００２）には、保護フィルムが備えられている
。
なお、偏光フィルム２３０００表面に、ハードコート散乱層（アンチグレア層）が備え
られていてもよい。ハードコート散乱層は、ＡＧ処理によって表面に微細な凹凸が形成さ
れており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みや表
面反射を防ぐことができる。
また、偏光フィルム２３０００表面に、複数の屈折率の異なる光学薄膜層を多層化（ア
ンチリフレクション処理、若しくはＡＲ処理ともいう）してもよい。多層化された複数の
屈折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することがで
きる。
続いて、液晶表示装置が有する各回路の動作について、図３４を参照して説明する。
図３４には、表示装置の画素部２２７０５及び駆動回路部２２７０８のシステムブロッ
ク図を示す。
画素部２２７０５は、複数の画素を有し、各画素となる信号線２２７１２と、走査線２
２７１０との交差領域には、スイッチング素子が設けられている。スイッチング素子によ
り液晶分子の傾きを制御するための電圧の印加を制御することができる。このように各交
差領域にスイッチング素子が設けられた構造をアクティブ型と呼ぶ。本実施の形態の表示
装置の画素部は、このようなアクティブ型に限定されず、パッシブ型の構成を有してもよ
い。パッシブ型は、各画素にスイッチング素子がないため、工程が簡便である。
駆動回路部２２７０８は、制御回路２２７０２、信号線駆動回路２２７０３、走査線駆
動回路２２７０４を有する。映像信号２２７０１が入力される制御回路２２７０２は、画
素部２２７０５の表示内容に応じて、階調制御を行う機能を有する。そのため、制御回路
２２７０２は、生成された信号を信号線駆動回路２２７０３及び走査線駆動回路２２７０
４に入力する。そして、走査線駆動回路２２７０４に基づき、走査線２２７１０を介して
スイッチング素子が選択されると、選択された交差領域の画素電極に電圧が印加される。
この電圧の値は、信号線駆動回路２２７０３から信号線を介して入力される信号に基づき
決定される。
さらに、制御回路２２７０２では、照明手段２２７０６へ供給する電力を制御する信号
が生成され、該信号は、照明手段２２７０６の電源２２７０７に入力される。照明手段に
は、上記実施の形態で示したバックライトユニットを用いることができる。なお照明手段
はバックライト以外にフロントライトもある。フロントライトとは、画素部の前面側に取
りつけ、全体を照らす発光体および導光体で構成された板状のライトユニットである。こ
のような照明手段により、低消費電力で、均等に画素部を照らすことができる。
図３４（Ｂ）に示すように走査線駆動回路２２７０４は、シフトレジスタ２２７４１、
レベルシフタ２２７４２、バッファ２２７４３として機能する回路を有する。シフトレジ
スタ２２７４１にはゲートスタートパルス（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）等
の信号が入力される。なお、本実施の形態の表示装置の走査線駆動回路は、図３４（Ｂ）
に示す構成に限定されない。
また図３４（Ｃ）に示すように信号線駆動回路２２７０３は、シフトレジスタ２２７３
１、第１のラッチ２２７３２、第２のラッチ２２７３３、レベルシフタ２２７３４、バッ
ファ２２７３５として機能する回路を有する。バッファ２２７３５として機能する回路と
は、弱い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフ
タ２２７３４には、スタートパルス（ＳＳＰ）等の信号が、第１のラッチ２２７３２には
ビデオ信号等のデータ（ＤＡＴＡ）が入力される。第２のラッチ２２７３３にはラッチ（
ＬＡＴ）信号を一時保持することができ、一斉に画素部２２７０５へ入力させる。これを
線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第
２のラッチは不要とすることができる。このように、本実施の形態の表示装置の信号線駆
動回路は図３４（Ｃ）に示す構成に限定されない。
このような信号線駆動回路２２７０３、走査線駆動回路２２７０４、画素部２２７０５
は、同一基板状に設けられた半導体素子によって形成することができる。半導体素子は、
ガラス基板に設けられた薄膜トランジスタを用いて形成することができる。この場合、半
導体素子には結晶性半導体膜を適用するとよい。結晶性半導体膜は、電気特性、特に移動
度が高いため、駆動回路部が有する回路を構成することができる。また、信号線駆動回路
２２７０３や走査線駆動回路２２７０４は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）チップを用いて、基板上に実装することもできる。この場合、画素部の半導体素子に
は非晶質半導体膜を適用することができる。
ここで、本実施形態の液晶表示モジュールを図３８（Ａ）及び図３８（Ｂ）を用いて説
明する。
図３８（Ａ）は液晶表示モジュールの一例であり、ＴＦＴ基板２３１００と対向基板２
３１０１がシール材２３１０２により固着され、その間にＴＦＴ等を含む画素部２３１０
３と液晶層２３１０４が設けられ表示領域を形成している。着色層２３１０５はカラー表
示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が
各画素に対応して設けられている。ＴＦＴ基板２３１００と対向基板２３１０１の外側に
は第１の偏光子を含む層２３１０６、第２の偏光子を含む層２３１０７、拡散板２３１１
３が配設されている。光源は冷陰極管２３１１０と反射板２３１１１により構成され、回
路基板２３１１２は、フレキシブル配線基板２３１０９によりＴＦＴ基板２３１００と接
続され、コントロール回路や電源回路などの外部回路が組みこまれている。
ＴＦＴ基板２３１００と光源であるバックライトの間には第２の偏光子を含む層２３１
０７が積層して設けられ、対向基板２３１０１にも第１の偏光子を含む層２３１０６が積
層して設けられている。一方、第２の偏光子を含む層２３１０７の吸収軸と、視認側に設
けられた第１の偏光子を含む層２３１０６の吸収軸とは、クロスニコルになるように配置
される。
積層された第２の偏光子を含む層２３１０７や積層された第１の偏光子を含む層２３１
０６は、ＴＦＴ基板２３１００、対向基板２３１０１に接着されている。また積層された
偏光子を含む層と、基板との間に位相差板を有した状態で積層してもよい。また、必要に
応じて、視認側である第１の偏光子を含む層２３１０６には反射防止処理を施してもよい
。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（
Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ
Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉ
ｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒ
ｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モードなどを用いることができる。
図３８（Ｂ）は図３８（Ａ）の液晶表示モジュールにＯＣＢモードを適用した一例であ
り、ＦＳ−ＬＣＤ（Ｆｉｅｌｄ ｓｅｑｕｅｎｔｉａｌ−ＬＣＤ）となっている。ＦＳ−
ＬＣＤは、１フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、
時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光
ダイオードまたは冷陰極管等で行うので、カラーフィルターが不要である。よって、３原
色のカラーフィルターを並べ、各色の表示領域を限定する必要がなく、どの領域でも３色
全ての表示を行うことができる。一方、１フレーム期間に３色の発光を行うため、液晶の
高速な応答が求められる。本実施の形態の表示装置に、ＦＳ方式を用いたＦＬＣモード及
びＯＣＢモードを適用し、高性能で高画質な表示装置、また液晶テレビジョン装置を完成
させることができる。
ＯＣＢモードの液晶層は、いわゆるπセル構造を有している。πセル構造とは、液晶分
子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面
対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加され
ていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。このベンド
配向が白表示となる。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配
向し、光が透過しない状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより
約１０倍速い高速応答性を実現できる。
また、ＦＳ方式に対応するモードとして、高速動作が可能な強誘電性液晶（ＦＬＣ：Ｆ
ｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）を用いたＨＶ（Ｈａｌｆ
Ｖ）−ＦＬＣ、ＳＳ（Ｓｕｒｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ）−ＦＬＣなども用いるこ
とができる。
また、液晶表示モジュールのセルギャップを狭くすることで、液晶表示モジュールの光学
応答速度を高速化することができる。また、液晶材料の粘度を下げることでも高速化でき
る。高速化は、ＴＮモードの液晶表示モジュールの画素領域の画素ピッチが３０μｍ以下
の場合に、より効果的である。また、液晶層にかける印加電圧を本来の電圧よりも一瞬だ
け高く（または低く）するオーバードライブを用いることで、高速化を行なってもよい。
図３８（Ｂ）の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源
として赤色光源２３１９０ａ、緑色光源２３１９０ｂ、青色光源２３１９０ｃが設けられ
ている。光源は赤色光源２３１９０ａ、緑色光源２３１９０ｂ、青色光源２３１９０ｃの
それぞれオンオフを制御するために、制御部２３１９９が設置されている。制御部２３１
９９によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成
し、カラー表示が行われる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ
、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図
で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した
場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例
、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを
示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み
合わせ、又は置き換えを自由に行うことができる。
［実施の形態８］
本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の
駆動方法について説明する。
まず、オーバードライブ駆動について、図３９を参照して説明する。図３９の（Ａ）は
、表示素子の、入力電圧に対する出力輝度の時間変化を表したものである。破線で表した
入力電圧３０１２１に対する表示素子の出力輝度の時間変化は、同じく破線で表した出力
輝度３０１２３のようになる。すなわち、目的の出力輝度Ｌｏを得るための電圧はＶｉで
あるが、入力電圧としてＶｉをそのまま入力した場合は、目的の出力輝度Ｌｏに達するま
でに、素子の応答速度に対応した時間を要してしまう。
オーバードライブ駆動は、この応答速度を速めるための技術である。具体的には、まず
、Ｖｉよりも大きい電圧であるＶｏを素子に一定時間与えることで出力輝度の応答速度を
高めて、目的の出力輝度Ｌｏに近づけた後に、入力電圧をＶｉに戻す、という方法である
。このときの入力電圧は入力電圧３０１２２、出力輝度は出力輝度３０１２４に表したよ
うになる。出力輝度３０１２４のグラフは、目的の輝度Ｌｏに至るまでの時間が、出力輝
度３０１２３のグラフよりも短くなっている。
なお、図３９の（Ａ）においては、入力電圧に対し出力輝度が正の変化をする場合につ
いて述べたが、入力電圧に対し出力輝度が負の変化をする場合も、本実施の形態は含んで
いる。
このような駆動を実現するための回路について、図３９の（Ｂ）および図３９の（Ｃ）
を参照して説明する。まず、図３９の（Ｂ）を参照して、入力映像信号３０１３１がアナ
ログ値（離散値でもよい）をとる信号であり、出力映像信号３０１３２もアナログ値をと
る信号である場合について説明する。図３９の（Ｂ）に示すオーバードライブ回路は、符
号化回路３０１０１、フレームメモリ３０１０２、補正回路３０１０３、ＤＡ変換回路３
０１０４、を備える。
入力映像信号３０１３１は、まず、符号化回路３０１０１に入力され、符号化される。
つまり、アナログ信号から、適切なビット数のデジタル信号に変換される。その後、変換
されたデジタル信号は、フレームメモリ３０１０２と、補正回路３０１０３と、にそれぞ
れ入力される。補正回路３０１０３には、フレームメモリ３０１０２に保持されていた前
フレームの映像信号も、同時に入力される。そして、補正回路３０１０３において、当該
フレームの映像信号と、前フレームの映像信号から、あらかじめ用意された数値テーブル
にしたがって、補正された映像信号を出力する。このとき、補正回路３０１０３に出力切
替信号３０１３３を入力し、補正された映像信号と、当該フレームの映像信号を切替えて
出力できるようにしてもよい。次に、補正された映像信号または当該フレームの映像信号
は、ＤＡ変換回路３０１０４に入力される。そして、補正された映像信号または当該フレ
ームの映像信号にしたがった値のアナログ信号である出力映像信号３０１３２が出力され
る。このようにして、オーバードライブ駆動が実現できる。
次に、図３９の（Ｃ）を参照して、入力映像信号３０１３１がデジタル値をとる信号で
あり、出力映像信号３０１３２もデジタル値をとる信号である場合について説明する。図
３９の（Ｃ）に示すオーバードライブ回路は、フレームメモリ３０１１２、補正回路３０
１１３、を備える。
入力映像信号３０１３１は、デジタル信号であり、まず、フレームメモリ３０１１２と
、補正回路３０１１３にそれぞれ入力される。補正回路３０１１３には、フレームメモリ
３０１１２に保持されていた前フレームの映像信号も、同時に入力される。そして、補正
回路３０１１３において、当該フレームの映像信号と、前フレームの映像信号から、あら
かじめ用意された数値テーブルにしたがって、補正された映像信号を出力する。このとき
、補正回路３０１１３に出力切替信号３０１３３を入力し、補正された映像信号と、当該
フレームの映像信号を切替えて出力できるようにしてもよい。このようにして、オーバー
ドライブ駆動が実現できる。
なお、本実施の形態におけるオーバードライブ回路は、入力映像信号３０１３１がアナ
ログ信号であり、出力映像信号３０１３２がデジタル信号である場合も含む。このときは
、図３９の（Ｂ）に示した回路から、ＤＡ変換回路３０１０４を省略すればよい。また、
本実施の形態におけるオーバードライブ回路は、入力映像信号３０１３１がデジタル信号
であり、出力映像信号３０１３２がアナログ信号である場合も含む。このときは、図３９
の（Ｂ）に示した回路から、符号化回路３０１０１を省略すればよい。
次に、コモン線の電位を操作する駆動について、図４０を参照して説明する。図４０の
（Ａ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走
査線１本に対し、コモン線が１本配置されているときの、複数の画素回路を表した図であ
る。図４０の（Ａ）に示す画素回路は、トランジスタ３０２０１、補助容量３０２０２、
表示素子３０２０３、映像信号線３０２０４、走査線３０２０５、コモン線３０２０６、
を備えている。
トランジスタ３０２０１のゲート電極は、走査線３０２０５に電気的に接続され、トラ
ンジスタ３０２０１のソースまたはドレイン電極の一方は、映像信号線３０２０４に電気
的に接続され、トランジスタ３０２０１のソースまたはドレイン電極の他方は、補助容量
３０２０２の一方の電極、および表示素子３０２０３の一方の電極に電気的に接続されて
いる。
また、補助容量３０２０２の他方の電極は、コモン線３０２０６に電気的に接続されてい
る。
まず、走査線３０２０５によって選択された画素は、トランジスタ３０２０１がオンと
なるため、それぞれ、映像信号線３０２０４を介して、表示素子３０２０３および補助容
量３０２０２に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線
３０２０６に接続された全ての画素に対して最低階調を表示させるものだった場合、また
は、コモン線３０２０６に接続された全ての画素に対して最高階調を表示させるものだっ
た場合は、画素にそれぞれ映像信号線３０２０４を介して映像信号を書き込む必要はない
。映像信号線３０２０４を介して映像信号を書き込む代わりに、コモン線３０２０６の電
位を動かすことで、表示素子３０２０３にかかる電圧を変えることができる。
次に、図４０の（Ｂ）は、液晶素子のような容量的な性質を持つ表示素子を用いた表示
装置において、走査線１本に対し、コモン線が２本配置されているときの、複数の画素回
路を表した図である。図４０の（Ｂ）に示す画素回路は、トランジスタ３０２１１、補助
容量３０２１２、表示素子３０２１３、映像信号線３０２１４、走査線３０２１５、第１
のコモン線３０２１６、第２のコモン線３０２１７、を備えている。
トランジスタ３０２１１のゲート電極は、走査線３０２１５に電気的に接続され、トラ
ンジスタ３０２１１のソースまたはドレイン電極の一方は、映像信号線３０２１４に電気
的に接続され、トランジスタ３０２１１のソースまたはドレイン電極の他方は、補助容量
３０２１２の一方の電極、および表示素子３０２１３の一方の電極に電気的に接続されて
いる。
また、補助容量３０２１２の他方の電極は、第１のコモン線３０２１６に電気的に接続さ
れている。
また、当該画素と隣接する画素においては、補助容量３０２１２の他方の電極は、第２の
コモン線３０２１７に電気的に接続されている。
図４０の（Ｂ）に示す画素回路は、コモン線１本に対し電気的に接続されている画素が
少ないため、映像信号線３０２１４を介して映像信号を書き込む代わりに、第１のコモン
線３０２１６または第２のコモン線３０２１７の電位を動かすことで、表示素子３０２１
３にかかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動
またはドット反転駆動が可能になる。ソース反転駆動またはドット反転駆動により、素子
の信頼性を向上させつつ、フリッカを抑えることができる。
次に、走査型バックライトについて、図４１を参照して説明する。図４１の（Ａ）は、
冷陰極管を並置した走査型バックライトを示す図である。図４１の（Ａ）に示す走査型バ
ックライトは、拡散板３０３０１と、Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎ
と、を備える。Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎを、拡散板３０３０１
の後ろに並置することで、Ｎ個の冷陰極管３０３０２―１から３０３０２―Ｎは、その輝
度を変化させて走査することができる。
走査するときの各冷陰極管の輝度の変化を、図４１の（Ｃ）を用いて説明する。まず、
冷陰極管３０３０２―１の輝度を、一定時間変化させる。そして、その後に、冷陰極管３
０３０２―１の隣に配置された冷陰極管３０３０２―２の輝度を、同じ時間だけ変化させ
る。このように、冷陰極管３０３０２―１から３０３０２―Ｎまで、輝度を順に変化させ
る。なお、図４１の（Ｃ）においては、一定時間変化させる輝度は、元の輝度より小さい
ものとしたが、元の輝度より大きくてもよい。また、冷陰極管３０３０２―１から３０３
０２―Ｎまで走査するとしたが、逆方向に冷陰極管３０３０２―Ｎから３０３０２―１ま
で走査してもよい。
図４１のように駆動することで、バックライトの平均輝度を小さくすることができる。
したがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減
することができる。
なお、走査型バックライトの光源として、ＬＥＤを用いてもよい。その場合の走査型バ
ックライトは、図４１の（Ｂ）のようになる。図４１の（Ｂ）に示す走査型バックライト
は、拡散板３０３１１と、ＬＥＤを並置した光源３０３１２―１から３０３１２―Ｎと、
を備える。走査型バックライトの光源として、ＬＥＤを用いた場合、バックライトを薄く
、軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さ
らに、ＬＥＤを並置した光源３０３１２―１から３０３１２―Ｎのそれぞれに並置したＬ
ＥＤも、同様に走査することができるので、点走査型のバックライトとすることもできる
。点走査型とすれば、動画像の画質をさらに向上させることができる。
なお、バックライトの光源としてＬＥＤを用いた場合も、図４１の（Ｃ）に示すように
輝度を変化させて駆動することができる。
次に、高周波駆動について、図４２を参照して説明する。図４２の（Ａ）は、１フレー
ム期間３０４００に１つの画像および１つの中間画像を表示するときの図である。３０４
０１は当該フレームの画像、３０４０２は当該フレームの中間画像、３０４０３は次フレ
ームの画像、３０４０４は次フレームの中間画像である。
なお、当該フレームの中間画像３０４０２は、当該フレームおよび次フレームの映像信
号を元に作成された画像であってもよい。また、当該フレームの中間画像３０４０２は、
当該フレームの画像３０４０１から作成された画像であってもよい。また、当該フレーム
の中間画像３０４０２は、黒画像であってもよい。こうすることで、ホールド型表示装置
の動画像の画質を向上できる。また、１フレーム期間３０４００に１つの画像および１つ
の中間画像を表示する場合は、映像信号のフレームレートと整合性が取り易く、画像処理
回路が複雑にならないという利点がある。
図４２の（Ｂ）は、１フレーム期間３０４００が２つ連続する期間（２フレーム期間）
に１つの画像および２つの中間画像を表示するときの図である。３０４１１は当該フレー
ムの画像、３０４１２は当該フレームの中間画像、３０４１３は次フレームの中間画像、
３０４１４は次々フレームの画像である。
なお、当該フレームの中間画像３０４１２および次フレームの中間画像３０４１３は、
当該フレーム、次フレーム、次々フレームの映像信号を元に作成された画像であってもよ
い。また、当該フレームの中間画像３０４１２および次フレームの中間画像３０４１３は
、黒画像であってもよい。２フレーム期間に１つの画像および２つの中間画像を表示する
場合は、周辺駆動回路の動作周波数をそれほど高速化することなく、効果的に動画像の画
質を向上できるという利点がある。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ
、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した
場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例
、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを
示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み
合わせ、又は置き換えを自由に行うことができる。
［実施の形態９］
本実施形態においては、本発明を適用できる半導体装置が薄膜トランジスタ（ＴＦＴ）
を素子として有する場合の半導体装置の作製方法について、図面を参照して説明する。
図４３は、本発明を適用できる半導体装置が有することのできるＴＦＴの構造および製
造プロセスの例を示す図である。図４３（Ａ）は、本発明を適用できる半導体装置が有す
ることのできるＴＦＴの構造の例を示す図である。また、図４３（Ｂ）乃至（Ｇ）は、本
発明を適用できる半導体装置が有することのできるＴＦＴの製造プロセスの例を示す図で
ある。
なお、本発明を適用できる半導体装置が有することのできるＴＦＴの構造および製造プ
ロセスは、図４３に示すものに限定されず、様々な構造および製造プロセスを用いること
ができる。
まず、図４３（Ａ）を参照し、本発明を適用できる半導体装置が有することのできるＴ
ＦＴの構造の例について説明する。図４３（Ａ）は複数の異なる構造を有するＴＦＴの断
面図である。ここで、図４３（Ａ）においては、複数の異なる構造を有するＴＦＴを並置
して示しているが、これは、発明を適用できる半導体装置が有することのできるＴＦＴの
構造を説明するための表現であり、発明を適用できる半導体装置が有することのできるＴ
ＦＴが、実際に図４３（Ａ）のように並置されている必要はなく、必要に応じてつくり分
けることができる。
次に、本発明を適用できる半導体装置が有することのできるＴＦＴを構成する各層の特
徴について説明する。
基板１１０１１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガ
ラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることが
できる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（
ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック又はアクリル等
の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板
を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。
また、可撓性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、
基板１１０１１１として、例えば、１辺が１メートル以上であって、矩形状のものを用い
れば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板
を用いる場合と比較すると、大きな優位点である。
絶縁膜１１０１１２は、下地膜として機能する。基板１１０１１１からＮａなどのアル
カリ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設
ける。絶縁膜１１０１１２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸
化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の
酸素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる
。例えば、絶縁膜１１０１１２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化
珪素膜を設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜１１
０１１２を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目
の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けると
よい。
なお、絶縁膜１１０１１２の下に、導電膜を配置してもよい。その導電膜は、共通電極
として機能する場合がある。
半導体膜１１０１１３、１１０１１４、１１０１１５は、非晶質（アモルファス）半導
体またはセミアモルファス半導体（ＳＡＳ）で形成することができる。あるいは、多結晶
半導体膜を用いても良い。ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間
的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離
秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域に
は、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラ
マンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結
晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手
（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％または
それ以上含ませている。ＳＡＳは、珪化物気体をグロー放電分解（プラズマＣＶＤ）して
形成する。珪化物気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、Ｓ
ｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。あるいは、ＧｅＦ４
を混合させても良い。この珪化物気体をＨ２、または、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅか
ら選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の
範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ
、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよい。膜中の不純
物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍー１以下と
することが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０
１９／ｃｍ３以下とする。ここでは、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマ
ＣＶＤ法等）を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等
）で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、ＲＴＡ又はファー
ネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法など
の公知の結晶化法により結晶化させる。
絶縁膜１１０１１６は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素
（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または
窒素を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
ゲート電極１１０１１７は、単層の導電膜、または二層、三層の導電膜の積層構造とす
ることができる。ゲート電極１１０１１７の材料としては、公知の導電膜を用いることが
できる。たとえば、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）などの元素の単体膜、または、前記元素
の窒化膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または、
前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または、
前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）
などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜など
は、単層で用いてもよいし、積層して用いてもよい。
絶縁膜１１０１１８は、公知の手段（スパッタ法やプラズマＣＶＤ法等）によって、酸
化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）
、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ
（ダイヤモンドライクカーボン）等の炭素を含む膜の単層構造、若しくはこれらの積層構
造で設けることができる。
絶縁膜１１０１１９は、シロキサン樹脂、または、酸化珪素（ＳｉＯｘ）、窒化珪素（
ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）
（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）
等の炭素を含む膜、または、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール
、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設ける
ことができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基
として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられ
る。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なく
とも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本発明に適応できる半導
体装置において、絶縁膜１１０１１８を設けずにゲート電極１１０１１７を覆うように直
接絶縁膜１１０１１９を設けることも可能である。
導電膜１１０１２３は、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、
Ｍｎなどの元素の単体膜、または、前記元素の窒化膜、または、前記元素を組み合わせた
合金膜、または、前記元素のシリサイド膜などを用いることができる。例えば、前記元素
を複数含む合金として、Ｃ及びＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、Ｃ及
びＮｉを含有したＡｌ合金、Ｃ及びＭｎを含有したＡｌ合金等を用いることができる。ま
た、積層構造で設ける場合、ＡｌをＭｏまたはＴｉなどで挟み込んだ構造とすることがで
きる。こうすることで、Ａｌの熱や化学反応に対する耐性を向上することができる。
次に、図４３（Ａ）に示した、複数の異なる構造を有するＴＦＴの断面図を参照して、
各々の構造の特徴について説明する。
１１０１０１は、シングルドレインＴＦＴであり、簡便な方法で製造できるため、製造
コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体膜１１０１１３、
１１０１１５は、それぞれ不純物の濃度が異なり、半導体膜１１０１１３はチャネル領域
、半導体膜１１０１１５はソースおよびドレイン領域として用いる。このように、不純物
の量を制御することで、半導体膜の抵抗率を制御できる。また、半導体膜と導電膜１１０
１２３との電気的な接続状態を、オーミック接続に近づけることができる。なお、不純物
の量の異なる半導体膜を作り分ける方法としては、ゲート電極１１０１１７をマスクとし
て半導体膜に不純物をドーピングする方法を用いることができる。
１１０１０２は、ゲート電極１１０１１７に一定以上のテーパー角を有するＴＦＴであ
り、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点が
ある。ここで、半導体膜１１０１１３、１１０１１４、１１０１１５は、それぞれ不純物
濃度が異なり、半導体膜１１０１１３はチャネル領域、半導体膜１１０１１４は低濃度ド
レイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域、半導体膜１１０１１
５はソースおよびドレイン領域として用いる。このように、不純物の量を制御することで
、半導体膜の抵抗率を制御できる。また、半導体膜と導電膜１１０１２３との電気的な接
続状態を、オーミック接続に近づけることができる。また、ＬＤＤ領域を有するため、Ｔ
ＦＴ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することがで
きる。なお、不純物の量の異なる半導体膜を作り分ける方法としては、ゲート電極１１０
１１７をマスクとして半導体膜に不純物をドーピングする方法を用いることができる。１
１０１０２においては、ゲート電極１１０１１７が一定以上のテーパー角を有しているた
め、ゲート電極１１０１１７を通過して半導体膜にドーピングされる不純物の濃度に勾配
を持たせることができ、簡便にＬＤＤ領域を形成することができる。
１１０１０３は、ゲート電極１１０１１７が少なくとも２層で構成され、下層のゲート
電極が上層のゲート電極よりも長い形状を有するＴＦＴである。本明細書中においては、
上層のゲート電極及び下層のゲート電極の形状を、ハットシェイプ型と呼ぶ。ゲート電極
１１０１１７の形状がハットシェイプ型であることによって、フォトマスクを追加するこ
となく、ＬＤＤ領域を形成することができる。なお、１１０１０３のように、ＬＤＤ領域
がゲート電極１１０１１７と重なっている構造を、特にＧＯＬＤ構造（Ｇａｔｅ Ｏｖｅ
ｒｌａｐｐｅｄ ＬＤＤ）と呼ぶ。なお、ゲート電極１１０１１７の形状をハットシェイ
プ型とする方法としては、次のような方法を用いてもよい。
まず、ゲート電極１１０１１７をパターニングする際に、ドライエッチングにより、下
層のゲート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパー）のある形
状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるよ
うに加工する。これにより、断面形状がハットシェイプ型のゲート電極が形成される。そ
の後、２回、不純物元素をドーピングすることによって、チャネル領域として用いる半導
体膜１１０１１３、ＬＤＤ領域として用いる半導体膜１１０１１４、ソースおよびドレイ
ン電極として用いる半導体膜１１０１１５が形成される。
なお、ゲート電極１１０１１７と重なっているＬＤＤ領域をＬｏｖ領域、ゲート電極１
１０１１７と重なっていないＬＤＤ領域をＬｏｆｆ領域と呼ぶことにする。ここで、Ｌｏ
ｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャ
リアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界
を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。
よって、種々の回路毎に、求められる特性に応じた構造のＴＦＴを作製することが好まし
い。たとえば、本発明に適応できる半導体装置を表示装置として用いる場合、画素ＴＦＴ
は、オフ電流値を抑えるために、Ｌｏｆｆ領域を有するＴＦＴを用いることが好適である
。一方、周辺回路におけるＴＦＴは、ドレイン近傍の電界を緩和し、オン電流値の劣化を
防止するために、Ｌｏｖ領域を有するＴＦＴを用いることが好適である。
１１０１０４は、ゲート電極１１０１１７の側面に接して、サイドウォール１１０１２
１を有するＴＦＴである。サイドウォール１１０１２１を有することによって、サイドウ
ォール１１０１２１と重なる領域をＬＤＤ領域とすることができる。
１１０１０５は、半導体膜にマスクを用いてドーピングすることにより、ＬＤＤ（Ｌｏｆ
ｆ）領域を形成したＴＦＴである。こうすることにより、確実にＬＤＤ領域を形成するこ
とができ、ＴＦＴのオフ電流値を低減することができる。
１１０１０６は、半導体膜にマスクを用いてドーピングすることにより、ＬＤＤ（Ｌｏ
ｖ）領域を形成したＴＦＴである。こうすることにより、確実にＬＤＤ領域を形成するこ
とができ、ＴＦＴのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することがで
きる。
次に、図４３（Ｂ）乃至（Ｇ）を参照して、本発明を適用できる半導体装置が有するこ
とのできるＴＦＴの製造プロセスの例を説明する。
なお、本発明を適用できる半導体装置が有することのできるＴＦＴの構造および製造プロ
セスは、図４３に示すものに限定されず、様々な構造および製造プロセスを用いることが
できる。
本実施の形態においては、基板１１０１１１の表面に、絶縁膜１１０１１２の表面に、
半導体膜１１０１１３の表面に、１１０１１４の表面に、１１０１１５の表面に、絶縁膜
１１０１１６の表面に、絶縁膜１１０１１８の表面に、または絶縁膜１１０１１９の表面
に、プラズマ処理を用いて酸化または窒化を行うことにより、半導体膜または絶縁膜を酸
化または窒化することができる。このように、プラズマ処理を用いて半導体膜または絶縁
膜を酸化または窒化することによって、当該半導体膜または当該絶縁膜の表面を改質し、
ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成すること
ができるため、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能
となる。
まず、基板１１０１１１の表面をフッ酸（ＨＦ）、アルカリまたは純水を用いて洗浄す
る。基板１１０１１１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの
ガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いること
ができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル
等の可撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基
板１１０１１１としてガラス基板を用いる場合を示す。
ここで、基板１１０１１１の表面にプラズマ処理を行うことで、基板１１０１１１の表
面を酸化または窒化することによって、基板１１０１１１の表面に酸化膜または窒化膜を
形成してもよい（図４３（Ｂ））。表面にプラズマ処理を行うことで形成された酸化膜ま
たは窒化膜などの絶縁膜を、以下では、プラズマ処理絶縁膜とも記す。図４３（Ｂ）にお
いては、絶縁膜１３１がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック
等の基板上に薄膜トランジスタ等の半導体素子を設ける場合、ガラス又はプラスチック等
に含まれるＮａなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子
に混入して汚染することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし
、ガラス又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれる
Ｎａなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入する
のを防止することができる。
なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ
２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、また
は、酸素と水素（Ｈ２）と希ガス雰囲気下、または、一酸化二窒素と希ガス雰囲気下）で
プラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲
気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つ
を含む）雰囲気下、または、窒素と水素と希ガス雰囲気下、または、ＮＨ３と希ガス雰囲
気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。ある
いは、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜は、プ
ラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を
含んでいる。たとえば、Ａｒを用いた場合にはプラズマ処理絶縁膜にＡｒが含まれている
。
また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−
３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅｖ以上１．５ｅ
Ｖ以下で行うことが好適である。プラズマの電子密度が高密度であり、被処理物付近での
電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。ま
た、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理
を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、
ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密
な膜を形成することができる。あるいは、プラズマの電子温度が１ｅＶ以下と低いため、
従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができ
る。たとえば、ガラス基板の歪点温度よりも１００度以上低い温度でプラズマ処理を行っ
ても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周
波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、
以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
なお、図４３（Ｂ）においては、基板１１０１１１の表面をプラズマ処理することによ
ってプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板１１０１
１１の表面にプラズマ処理絶縁膜を形成しない場合も含む。
なお、図４３（Ｃ）乃至（Ｇ）においては、被処理物の表面をプラズマ処理することに
よって形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板１
１０１１１、絶縁膜１１０１１２、半導体膜１１０１１３、１１０１１４、１１０１１５
、絶縁膜１１０１１６、絶縁膜１１０１１８、または絶縁膜１１０１１９の表面に、プラ
ズマ処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。
次に、基板１１０１１１上に公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ
法等）を用いて絶縁膜１１０１１２を形成する（図４３（Ｃ））。絶縁膜１１０１１２と
しては、酸化珪素（ＳｉＯｘ）または酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いる
ことができる。
ここで、絶縁膜１１０１１２の表面にプラズマ処理を行い、絶縁膜１１０１１２を酸化
または窒化することによって、絶縁膜１１０１１２の表面にプラズマ処理絶縁膜を形成し
てもよい。絶縁膜１１０１１２の表面を酸化することによって、絶縁膜１１０１１２の表
面を改質しピンホール等の欠陥の少ない緻密な膜を得ることができる。また、絶縁膜１１
０１１２の表面を酸化することによって、Ｎ原子の含有率が低いプラズマ処理絶縁膜を形
成することができるため、プラズマ処理絶縁膜に半導体膜を設けた場合にプラズマ処理絶
縁膜と半導体膜界面特性が向上する。また、プラズマ処理絶縁膜は、プラズマ処理に用い
た希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。なお
、プラズマ処理は上述した条件下で同様に行うことができる。
次に、絶縁膜１１０１１２上に島状の半導体膜１１０１１３、１１０１１４を形成する
（図４３（Ｄ））。島状の半導体膜１１０１１３、１１０１１４は、絶縁膜１１０１１２
上に公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いてシリコン（
Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体膜を形
成し、当該非晶質半導体膜を結晶化させ、半導体膜を選択的にエッチングすることにより
設けることができる。なお、非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はフ
ァーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法
またはこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお
、ここでは、島状の半導体膜の端部を直角に近い形状（θ＝８５〜１００°）で設ける。
あるいは、低濃度ドレイン領域となる半導体膜１１０１１４は、マスクを用いて不純物を
ドーピングすることによって形成されてもよい。
ここで、半導体膜１１０１１３、１１０１１４の表面にプラズマ処理を行い、半導体膜
１１０１１３、１１０１１４の表面を酸化または窒化することによって、半導体膜１１０
１１３、１１０１１４の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体膜
１１０１１３、１１０１１４としてＳｉを用いた場合、プラズマ処理絶縁膜として、酸化
珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）が形成される。あるいは、プラズマ処理に
より半導体膜１１０１１３、１１０１１４を酸化させた後に、再度プラズマ処理を行うこ
とによって窒化させてもよい。この場合、半導体膜１１０１１３、１１０１１４に接して
酸化珪素（ＳｉＯｘ）が形成され、当該酸化珪素の表面に窒化酸化珪素（ＳｉＮｘＯｙ）
（ｘ＞ｙ）が形成される。なお、プラズマ処理により半導体膜を酸化する場合には、酸素
雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも
一つを含む）雰囲気下、または、酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒
素と希ガス雰囲気下）、でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒
化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋ
ｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または、窒素と水素と希ガス雰囲気下また
はＮＨ３と希ガス雰囲気下）、でプラズマ処理を行う。希ガスとしては、例えばＡｒを用
いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズ
マ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なく
とも一つを含む）を含んでいる。たとえば、Ａｒを用いた場合にはプラズマ処理絶縁膜に
Ａｒが含まれている。
次に、絶縁膜１１０１１６を形成する（図４３（Ｅ））。絶縁膜１１０１１６は、公知
の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて、酸化珪素（ＳｉＯ
ｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素
（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれ
らの積層構造で設けることができる。なお、半導体膜１１０１１３、１１０１１４の表面
をプラズマ処理することにより、半導体膜１１０１１３、１１０１１４の表面にプラズマ
処理絶縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜１１０１１６として用いる
ことも可能である。
ここで、絶縁膜１１０１１６の表面にプラズマ処理を行い、絶縁膜１１０１１６の表面
を酸化または窒化することによって、絶縁膜１１０１１６の表面にプラズマ処理絶縁膜を
形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎ
ｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。また、プラズマ処理は上
述した条件下で同様に行うことができる。
あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜１１０１１６を酸
化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。こ
のように、絶縁膜１１０１１６にプラズマ処理を行い、絶縁膜１１０１１６の表面を酸化
または窒化することによって、絶縁膜１１０１１６の表面を改質し緻密な膜を形成するこ
とができる。プラズマ処理を行うことによって得られた絶縁膜は、ＣＶＤ法やスパッタ法
で形成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジス
タの特性を向上させることができる。
次に、ゲート電極１１０１１７を形成する（図４３（Ｆ））。ゲート電極１１０１１７
は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて形成するこ
とができる。
１１０１０１においては、ゲート電極１１０１１７を形成した後に不純物ドーピングを
行なうことで、ソースおよびドレイン領域として用いる半導体膜１１０１１５を形成する
ことができる。
１１０１０２においては、ゲート電極１１０１１７を形成した後に不純物ドーピングを
行なうことで、ＬＤＤ領域として用いる１１０１１４と、半導体膜ソースおよびドレイン
領域として用いる半導体膜１１０１１５を形成することができる。
１１０１０３においては、ゲート電極１１０１１７を形成した後に不純物ドーピングを
行なうことで、ＬＤＤ領域として用いる１１０１１４と、半導体膜ソースおよびドレイン
領域として用いる半導体膜１１０１１５を形成することができる。
１１０１０４においては、ゲート電極１１０１１７の側面にサイドウォール１１０１２
１を形成した後、不純物ドーピングを行なうことで、ＬＤＤ領域として用いる１１０１１
４と、半導体膜ソースおよびドレイン領域として用いる半導体膜１１０１１５を形成する
ことができる。
なお、サイドウォール１１０１２１は、酸化珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮ
ｘ）を用いることができる。サイドウォール１１０１２１をゲート電極１１０１１７の側
面に形成する方法としては、たとえば、ゲート電極１１０１１７を形成した後に、酸化珪
素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）を公知の方法で成膜した後に、異方性エッチ
ングによって酸化珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）膜をエッチングする方法
を用いることができる。こうすることで、ゲート電極１１０１１７の側面にのみ酸化珪素
（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）膜を残すことができるので、ゲート電極１１０
１１７の側面にサイドウォール１１０１２１を形成することができる。
１１０１０５においては、ゲート電極１１０１１７を覆うようにマスク１１０１２２を
形成した後、不純物ドーピングを行なうことで、ＬＤＤ（Ｌｏｆｆ）領域として用いる１
１０１１４と、半導体膜ソースおよびドレイン領域として用いる半導体膜１１０１１５を
形成することができる。
１１０１０６においては、ゲート電極１１０１１７を形成した後に不純物ドーピングを
行なうことで、ＬＤＤ（Ｌｏｖ）領域として用いる１１０１１４と、半導体膜ソースおよ
びドレイン領域として用いる半導体膜１１０１１５を形成することができる。
次に、絶縁膜１１０１１８を形成する（図４３（Ｇ））。絶縁膜１１０１１８は、公知
の手段（スパッタ法やプラズマＣＶＤ法等）により、酸化珪素（ＳｉＯｘ）、窒化珪素（
ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）
（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）
等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
ここで、絶縁膜１１０１１８の表面にプラズマ処理を行い、絶縁膜１１０１１８の表面
を酸化または窒化することによって、絶縁膜１１０１１８の表面にプラズマ処理絶縁膜を
形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎ
ｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。また、プラズマ処理は上
述した条件下で同様に行うことができる。
次に、絶縁膜１１０１１９を形成する。絶縁膜１１０１１９は、公知の手段（スパッタ
法やプラズマＣＶＤ法等）により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化
窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸
素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜
を用いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール
、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、またはこれ
らの積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を
含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造
が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族
炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、
置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、プ
ラズマ処理絶縁膜には、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの
少なくとも一つを含む）が含まれており、例えばＡｒを用いた場合にはプラズマ処理絶縁
膜中にＡｒが含まれている。
絶縁膜１１０１１９としてポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシ
クロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜１１０１１
９の表面をプラズマ処理により酸化または窒化することにより、当該絶縁膜の表面を改質
することができる。表面を改質することによって、絶縁膜１１０１１９の強度が向上し開
口部形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメージを低減
することが可能となる。また、絶縁膜１１０１１９の表面が改質されることによって、絶
縁膜１１０１１９上に導電膜１１０１２３を形成する場合に導電膜との密着性が向上する
。例えば、絶縁膜１１０１１９としてシロキサン樹脂を用いてプラズマ処理を用いて窒化
を行った場合、シロキサン樹脂の表面が窒化されることにより窒素または希ガスを含むプ
ラズマ処理絶縁膜が形成され、物理的強度が向上する。
次に、半導体膜１１０１１５と電気的に接続された導電膜１１０１２３を形成するため
、絶縁膜１１０１１９、絶縁膜１１０１１８、絶縁膜１１０１１６にコンタクトホールを
形成する。なお、コンタクトホールの形状はテーパー状であってもよい。こうすることで
、導電膜１１０１２３のカバレッジを向上させることができる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ
、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した
場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例
、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを
示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み
合わせ、又は置き換えを自由に行うことができる。
［実施の形態１０］
本実施形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について
説明する。
図４４（Ａ）及び（Ｂ）に示す背面投影型表示装置１３０１００は、プロジェクタユニ
ット１３０１１１、ミラー１３０１１２、スクリーンパネル１３０１０１を備えている。
その他に、スピーカ１３０１０２、操作スイッチ類１３０１０４を備えていてもよい。こ
のプロジェクタユニット１３０１１１は、背面投影型表示装置１３０１００の筐体１３０
１１０の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー１３０１１
２に向けて投射する。背面投影型表示装置１３０１００はスクリーンパネル１３０１０１
の背面から投影される映像を表示する構成となっている。
一方、図４５は、前面投影型表示装置１３０２００を示している。前面投影表示装置１
３０２００は、プロジェクタユニット１３０１１１と投射光学系１３０２０１を備えてい
る。この前面投影光学系１３０２００は前面に配設するスクリーン等に映像を投影する構
成となっている。
図４４に示す背面投影型表示装置１３０１００、図４５に示す前面投影型表示装置１３
０２００に適用されるプロジェクタユニット１３０１１１の構成を以下に説明する。
図４６は、プロジェクタユニット１３０１１１の一構成例を示している。このプロジェ
クタユニット１３０１１１は、光源ユニット１３０３０１及び変調ユニット１３０３０４
を備えている。光源ユニット１３０３０１は、レンズ類を含んで構成される光源光学系１
３０３０３と、光源ランプ１３０３０２を備えている。光源ランプ１３０３０２は迷光が
拡散しないように筐体内に収納されている。光源ランプ１３０３０２としては、大光量の
光を放射可能な、例えば、高圧水銀ランプやキセノンランプなどが用いられる。光源光学
系１３０３０３は、光学レンズ、偏光機能を有するフィルム、位相差を調節するためのフ
ィルム、ＩＲフィルム等を適宜設けて構成される。そして、光源ユニット１３０３０１は
、放射光が変調ユニット１３０３０４に入射するように配設されている。変調ユニット１
３０３０４は、複数の表示パネル１３０３０８、カラーフィルター、ダイクロイックミラ
ー１３０３０５、全反射ミラー１３０３０６、プリズム１３０３０９、投射光学系１３０
３１０を備えている。光源ユニット１３０３０１から放射された光は、ダイクロイックミ
ラー１３０３０５で複数の光路に分離される。
各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルターと、表示パネ
ル１３０３０８が備えられている。透過型である表示パネル１３０３０８は映像信号に基
づいて透過光を変調する。表示パネル１３０３０８を透過した各色の光は、プリズム１３
０３０９に入射し投射光学系１３０３１０を通して、スクリーン上に映像を表示する。な
お、フレネルレンズがミラー及びスクリーンの間に配設されていてもよい。そして、プロ
ジェクタユニット１３０１１１によって投射されミラーで反射される投影光は、フレネル
レンズによって概略平行光に変換され、スクリーンに投影される。
図４７で示すプロジェクタユニット１３０１１１は、反射型の表示パネル１３０４０７
、１３０４０８、１３０４０９を備えた構成を示している。
図４７で示すプロジェクタユニット１３０１１１は、光源ユニット１３０３０１と変調
ユニット１３０４００を備えている。光源ユニット１３０３０１は、図４６と同様の構成
であってもよい。光源ユニット１３０３０１からの光は、ダイクロイックミラー１３０４
０１、１３０４０２、全反射ミラー１３０４０３により、複数の光路に分けられて、偏光
ビームスプリッタ１３０４０４、１３０４０５、１３０４０６に入射する。偏光ビームス
プリッタ１３０４０４、１３０４０５、１３０４０６は、各色に対応する反射型表示パネ
ル１３０４０７、１３０４０８、１３０４０９に対応して設けられている。反射型表示パ
ネル１３０４０７、１３０４０８、１３０４０９は、映像信号に基づいて反射光を変調す
る。反射型表示パネル１３０４０７、１３０４０８、１３０４０９で反射された各色の光
は、プリズム１３０３０９に入射することで合成されて、投射光学系１３０４１１を通し
て投射される。
光源ユニット１３０３０１から放射された光は、ダイクロイックミラー１３０４０１で
赤の波長領域の光のみを透過し、緑および青の波長領域の光を反射する。さらに、ダイク
ロイックミラー１３０４０２では、緑の波長領域の光のみが反射される。ダイクロイック
ミラー１３０４０１を透過した赤の波長領域の光は、全反射ミラー１３０４０３で反射さ
れ、偏光ビームスプリッタ１３０４０４へ入射する、また、青の波長領域の光は偏光ビー
ムスプリッタ１３０４０５へ入射し、緑の波長領域の光は偏光ビームスプリッタ１３０４
０６に入射する。偏光ビームスプリッタ１３０４０４、１３０４０５、１３０４０６は、
入射光をＰ偏光とＳ偏光とに分離する機能を有し、且つＰ偏光のみを透過させる機能を有
している。反射型表示パネル１３０４０７、１３０４０８、１３０４０９は、映像信号に
基づいて、入射した光を偏光する。
各色に対応する反射型表示パネル１３０４０７、１３０４０８、１３０４０９には各色
に対応するＳ偏光のみが入射する。なお、反射型表示パネル１３０４０７、１３０４０８
、１３０４０９は液晶パネルであってもよい。このとき、液晶パネルは電界制御複屈折モ
ード（ＥＣＢ）で動作する。また、液晶分子は基板に対してある角度をもって垂直配向し
ている。よって、反射型表示パネル１３０４０７、１３０４０８、１３０４０９は画素が
オフ状態にある時は入射光の偏光状態を変化させないで反射させるように表示分子が配向
している。また、画素がオン状態にある時は表示分子の配向状態が変化し、入射光の偏光
状態が変化する。
図４７に示すプロジェクタユニット１３０１１１は、図４４に示す背面投影型表示装置
１３０１００及び、図４５に示す前面投影型表示装置１３０２００に適用することができ
る。
図４８で示すプロジェクタユニットは単板式の構成を示している。図４８（Ａ）に示し
たプロジェクタユニット１３０１１１は、光源ユニット１３０３０１、表示パネル１３０
５０７、投射光学系１３０５１１、位相差板１３０５０４を備えている。投射光学系１３
０５１１は一つ又は複数のレンズにより構成されている。表示パネル１３０５０７にはカ
ラーフィルターが備えられていてもよい。
図４８（Ｂ）は、フィールドシーケンシャル方式で動作するプロジェクタユニット１３
０１１１の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色
の光を時間的にずらせて順次表示パネルに入射させて、カラーフィルター無しでカラー表
示を行う方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合
わせると、高精細な映像を表示することができる。図４８（Ｂ）では、光源ユニット１３
０３０１と表示パネル１３０５０８の間に、赤、緑、青などの複数のカラーフィルターが
備えられた回動式のカラーフィルター板１３０５０５を備えている。
図４８（Ｃ）で示すプロジェクタユニット１３０１１１は、カラー表示の方式として、
マクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレ
イ１３０５０６を表示パネル１３０５０９の光入射側に備え、各色の光をそれぞれの方向
から照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタ
ユニット１３０１１１は、カラーフィルターによる光の損失が少ないので、光源ユニット
１３０３０１からの光を有効に利用することができるという特徴を有している。図４８（
Ｃ）に示すプロジェクタユニット１３０１１１は、表示パネル１３０５０９に対して各色
の光をそれぞれの方向から照明するように、ダイクロイックミラー１３０５０１、ダイク
ロイックミラー１３０５０２、赤色光用ダイクロイックミラー１３０５０３を備えている
。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ
、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した
場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例
、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを
示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み
合わせ、又は置き換えを自由に行うことができる。
［実施の形態１１］
本実施形態においては、本発明に係る電子機器の例について説明する。
図４９は表示パネル９００１０１と、回路基板９００１１１を組み合わせた表示パネル
モジュールを示している。表示パネル９００１０１は画素部９００１０２、走査線駆動回
路９００１０３及び信号線駆動回路９００１０４を有している。回路基板９００１１１に
は、例えば、コントロール回路９００１１２及び信号分割回路９００１１３などが形成さ
れている。表示パネル９００１０１と回路基板９００１１１とは接続配線９００１１４に
よって接続されている。接続配線にはＦＰＣ等を用いることができる。
表示パネル９００１０１は、画素部９００１０２と一部の周辺駆動回路（複数の駆動回
路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺
駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、
そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル９００１０１
に実装してもよい。こうすることで、回路基板９００１１１の面積を削減でき、小型の表
示装置を得ることができる。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ
Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル９００１０１に実装してもよい。こ
うすることで、表示パネル９００１０１の面積を小さくできるので、額縁サイズの小さい
表示装置を得ることができる。
例えば、消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、
全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧまたはＴＡＢで表
示パネルに実装してもよい。
図４９に示した表示パネルモジュールによって、テレビ受像機を完成させることができ
る。図５０は、テレビ受像機の主要な構成を示すブロック図である。チューナ９００２０
１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９００２０２と、映
像信号増幅回路９００２０２から出力される信号を赤、緑、青の各色に対応した色信号に
変換する映像信号処理回路９００２０３と、その映像信号を駆動回路の入力仕様に変換す
るためのコントロール回路９００２１２により処理される。コントロール回路９００２１
２は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号
線側に信号分割回路９００２１３を設け、入力デジタル信号をｍ個（ｍは正の整数）に分
割して供給する構成としても良い。
チューナ９００２０１で受信した信号のうち、音声信号は音声信号増幅回路９００２０
５に送られ、その出力は音声信号処理回路９００２０６を経てスピーカー９００２０７に
供給される。制御回路９００２０８は受信局（受信周波数）及び音量の制御情報を入力部
９００２０９から受け、チューナ９００２０１や音声信号処理回路９００２０６に信号を
送出する。
また、図５０とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について
図５１（Ａ）に示す。図５１（Ａ）において、筐体９００３０１内に収められた表示画面
９００３０２は、表示パネルモジュールで形成される。なお、スピーカー９００３０３、
操作スイッチ９００３０４などが適宜備えられていてもよい。
また、図５１（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器
を示す。筐体９００３１２にはバッテリー及び信号受信器が内蔵されており、そのバッテ
リーで表示部９００３１３やスピーカー部９００３１７を駆動させる。バッテリーは充電
器９００３１０で繰り返し充電が可能となっている。また、充電器９００３１０は映像信
号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信すること
ができる。筐体９００３１２は操作キー９００３１６によって制御する。あるいは、図５
１（Ｂ）に示す装置は、操作キー９００３１６を操作することによって、筐体９００３１
２から充電器９００３１０に信号を送ることが可能である、映像音声双方向通信装置であ
ってもよい。あるいは、操作キー９００３１６を操作することによって、筐体９００３１
２から充電器９００３１０に信号を送り、さらに充電器９００３１０が送信できる信号を
他の電子機器に受信させることによって、他の電子機器の通信制御も可能である、汎用遠
隔制御装置であってもよい。本発明を表示部９００３１３に適用することができる。
図５２（Ａ）は、表示パネル９００４０１とプリント配線基板９００４０２を組み合わ
せたモジュールを示している。表示パネル９００４０１は、複数の画素が設けられた画素
部９００４０３と、第１の走査線駆動回路９００４０４、第２の走査線駆動回路９００４
０５と、選択された画素にビデオ信号を供給する信号線駆動回路９００４０６を備えてい
てもよい。
プリント配線基板９００４０２には、コントローラ９００４０７、中央処理装置（ＣＰ
Ｕ）９００４０８、メモリ９００４０９、電源回路９００４１０、音声処理回路９００４
１１及び送受信回路９００４１２などが備えられている。プリント配線基板９００４０２
と表示パネル９００４０１は、フレキシブル配線基板（ＦＰＣ）９００４１３により接続
されている。プリント配線基板９００４１３には、保持容量、バッファ回路などを設け、
電源電圧や信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ構成としても良
い。また、コントローラ９００４０７、音声処理回路９００４１１、メモリ９００４０９
、ＣＰＵ９００４０８、電源回路９００４１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａ
ｓｓ）方式を用いて表示パネル９００４０１に実装することもできる。ＣＯＧ方式により
、プリント配線基板９００４０２の規模を縮小することができる。
プリント配線基板９００４０２に備えられたインターフェース（Ｉ／Ｆ）部９００４１
４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を
行うためのアンテナ用ポート９００４１５が、プリント配線基板９００４０２に設けられ
ている。
図５２（Ｂ）は、図５２（Ａ）に示したモジュールのブロック図を示す。このモジュー
ルは、メモリ９００４０９としてＶＲＡＭ９００４１６、ＤＲＡＭ９００４１７、フラッ
シュメモリ９００４１８などが含まれている。ＶＲＡＭ９００４１６にはパネルに表示す
る画像のデータが、ＤＲＡＭ９００４１７には画像データまたは音声データが、フラッシ
ュメモリには各種プログラムが記憶されている。
電源回路９００４１０は、表示パネル９００４０１、コントローラ９００４０７、ＣＰ
Ｕ９００４０８、音声処理回路９００４１１、メモリ９００４０９、送受信回路９００４
１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路９００４１０
に電流源が備えられている場合もある。
ＣＰＵ９００４０８は、制御信号生成回路９００４２０、デコーダ９００４２１、レジ
スタ９００４２２、演算回路９００４２３、ＲＡＭ９００４２４、ＣＰＵ９００４０８用
のインターフェース９００４１９などを有している。インターフェース９００４１９を介
してＣＰＵ９００４０８に入力された各種信号は、一旦レジスタ９００４２２に保持され
た後、演算回路９００４２３、デコーダ９００４２１などに入力される。演算回路９００
４２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方
デコーダ９００４２１に入力された信号はデコードされ、制御信号生成回路９００４２０
に入力される。制御信号生成回路９００４２０は入力された信号に基づき、各種命令を含
む信号を生成し、演算回路９００４２３において指定された場所、具体的にはメモリ９０
０４０９、送受信回路９００４１２、音声処理回路９００４１１、コントローラ９００４
０７などに送る。
メモリ９００４０９、送受信回路９００４１２、音声処理回路９００４１１、コントロ
ーラ９００４０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単
に説明する。
入力手段９００４２５から入力された信号は、インターフェイス９００４１４を介して
プリント配線基板９００４０２に実装されたＣＰＵ９００４０８に送られる。制御信号生
成回路９００４２０は、ポインティングデバイスやキーボードなどの入力手段９００４２
５から送られてきた信号に従い、ＶＲＡＭ９００４１６に格納してある画像データを所定
のフォーマットに変換し、コントローラ９００４０７に送付する。
コントローラ９００４０７は、パネルの仕様に合わせてＣＰＵ９００４０８から送られ
てきた画像データを含む信号にデータ処理を施し、表示パネル９００４０１に供給する。
またコントローラ９００４０７は、電源回路９００４１０から入力された電源電圧やＣＰ
Ｕ９００４０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、ク
ロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パ
ネル９００４０１に供給する。
送受信回路９００４１２では、アンテナ９００４２８において電波として送受信される
信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌ
ｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ
Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路９
００４１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９００４０８
からの命令に従って、音声処理回路９００４１１に送られる。
ＣＰＵ９００４０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路
９００４１１において音声信号に復調され、スピーカー９００４２７に送られる。またマ
イク９００４２６から送られてきた音声信号は、音声処理回路９００４１１において変調
され、ＣＰＵ９００４０８からの命令に従って、送受信回路９００４１２に送られる。
コントローラ９００４０７、ＣＰＵ９００４０８、電源回路９００４１０、音声処理回
路９００４１１、メモリ９００４０９を、本実施形態のパッケージとして実装することが
できる。
勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタを
はじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大
面積の表示媒体として様々な用途に適用することができる。
次に、図５３を参照して、本発明に係る携帯電話の構成例について説明する。
表示パネル９００５０１はハウジング９００５３０に脱着自在に組み込まれる。ハウジ
ング９００５３０は表示パネル９００５０１のサイズに合わせて、形状や寸法を適宜変更
することができる。表示パネル９００５０１を固定したハウジング９００５３０はプリン
ト基板９００５３１に嵌入されモジュールとして組み立てられる。
表示パネル９００５０１はＦＰＣ９００５１３を介してプリント基板９００５３１に接
続される。プリント基板９００５３１には、スピーカー９００５３２、マイクロフォン９
００５３３、送受信回路９００５３４、ＣＰＵ及びコントローラなどを含む信号処理回路
９００５３５が形成されている。このようなモジュールと、入力手段９００５３６、バッ
テリー９００５３７を組み合わせ、筐体９００５３９に収納する。表示パネル９００５０
１の画素部は筐体９００５３９に形成された開口窓から視認できように配置する。
表示パネル９００５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作
周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複
数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチッ
プをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９００５０１に実装しても良い
。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリン
ト基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の
低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。
また、携帯電話機の低コスト化を図ることができる。
また、図５４で示す携帯電話機は、操作スイッチ類９００６０４、マイクロフォン９０
０６０５などが備えられた本体（Ａ）９００６０１と、表示パネル（Ａ）９００６０８、
表示パネル（Ｂ）９００６０９、スピーカー９００６０６などが備えられた本体（Ｂ）９
００６０２とが、蝶番９００６１０で開閉可能に連結されている。表示パネル（Ａ）９０
０６０８と表示パネル（Ｂ）９００６０９は、回路基板９００６０７と共に本体（Ｂ）９
００６０２の筐体９００６０３の中に収納される。表示パネル（Ａ）９００６０８及び表
示パネル（Ｂ）９００６０９の画素部は筐体９００６０３に形成された開口窓から視認で
きるように配置される。
表示パネル（Ａ）９００６０８と表示パネル（Ｂ）９００６０９は、その携帯電話機９
００６００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示
パネル（Ａ）９００６０８を主画面とし、表示パネル（Ｂ）９００６０９を副画面として
組み合わせることができる。
本実施形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る
。例えば、蝶番９００６１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機と
しても良い。また、操作スイッチ類９００６０４、表示パネル（Ａ）９００６０８、表示
パネル（Ｂ）９００６０９を一つの筐体内に納めた構成としても、上記した作用効果を奏
することができる。また、表示部を複数個そなえた情報表示端末に本実施形態の構成を適
用しても、同様な効果を得ることができる。
本発明を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適
用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴー
グル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーデ
ィオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携
帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的には
Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その
画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図５５（Ａ）はディスプレイであり、筐体９００７１１、支持台９００７１２、表示部
９００７１３等を含む。
図５５（Ｂ）はカメラであり、本体９００７２１、表示部９００７２２、受像部９００
７２３、操作キー９００７２４、外部接続ポート９００７２５、シャッター９００７２６
等を含む。
図５５（Ｃ）はコンピュータであり、本体９００７３１、筐体９００７３２、表示部９
００７３３、キーボード９００７３４、外部接続ポート９００７３５、ポインティングデ
バイス９００７３６等を含む。
図５５（Ｄ）はモバイルコンピュータであり、本体９００７４１、表示部９００７４２
、スイッチ９００７４３、操作キー９００７４４、赤外線ポート９００７４５等を含む。
図５５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）
であり、本体９００７５１、筐体９００７５２、表示部Ａ９００７５３、表示部Ｂ９００
７５４、記録媒体（ＤＶＤ等）読み込み部９００７５５、操作キー９００７５６、スピー
カー部９００７５７等を含む。表示部Ａ９００７５３は主として画像情報を表示し、表示
部Ｂ９００７５４は主として文字情報を表示することができる。
図５５（Ｆ）はゴーグル型ディスプレイであり、本体９００７６１、表示部９００７６
２、イヤホン９００７６３、支持部９００７６４を含む。
図５５（Ｇ）は携帯型遊技機であり、筐体９００７７１、表示部９００７７２、スピー
カー部９００７７３、操作キー９００７７４、記憶媒体挿入部９００７７５等を含む。本
発明の表示装置を表示部９００７７２に用いた携帯型遊技機は、鮮やかな色彩を表現する
ことができる。
図５５（Ｈ）はテレビ受像機能付きデジタルカメラであり、本体９００７８１、表示部
９００７８２、操作キー９００７８３、スピーカー９００７８４、シャッター９００７８
５、受像部９００７８６、アンテナ９００７８７等を含む。
図５５（Ａ）乃至（Ｅ）に示したように、本発明に係る電子機器は、何らかの情報を表
示するための表示部を有することを特徴とする。また、本発明に係る電子機器は、広い視
野角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を有している。
次に、本発明に係る半導体装置の応用例を説明する。
図５６に、本発明に係る半導体装置を、建造物と一体化して設けた例について示す。図５
６は、筐体９００８１０、表示部９００８１１、操作部であるリモコン装置９００８１２
、スピーカー部９００８１３等を含む。本発明に係る半導体装置は、壁かけ型として建物
と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
図５７に、建造物内に本発明に係る半導体装置を、建造物と一体化して設けた別の例に
ついて示す。表示パネル９００９０１は、ユニットバス９００９０２と一体に取り付けら
れており、入浴者は表示パネル９００９０１の視聴が可能になる。表示パネル９００９０
１は入浴者が操作することで情報を表示したり、広告や娯楽手段として利用できる機能を
有する。
なお、本発明に係る半導体装置は、図５７で示したユニットバス９００９０２の側壁だ
けではなく、様々な場所に設置することができる。たとえば、鏡面の一部や浴槽自体と一
体にするなどとしてもよい。このとき、表示パネル９００９０１の形状は、鏡面や浴槽の
形状に合わせたものとなっていてもよい。
図５８に、本発明に係る半導体装置を、建造物と一体化して設けた別の例について示す
。表示パネル９０１００２は、柱状体９０１００１の曲面に合わせて湾曲させて取り付け
られている。なお、ここでは柱状体９０１００１を電柱として説明する。
図５８に示す表示パネル９０１００２は、人間の視点より高い位置に設けられている。
電柱のように屋外で繰り返し林立している建造物に表示パネル９０１００２を設置するこ
とで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル９０１００
２は、外部からの制御により、同じ画像を表示させること、また、瞬時に画像を切替える
ことが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。また、表
示パネル９０１００２に自発光型の表示素子を設けることで、夜間であっても、視認性の
高い表示媒体として有用であるといえる。また、電柱に設置することで、表示パネル９０
１００２の電力供給手段の確保が容易である。また、災害発生時などの非常事態の際には
、被災者に素早く正確な情報を伝達する手段ともなり得る。
なお、表示パネル９０１００２としては、たとえば、フィルム状の基板に有機トランジ
スタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう
表示パネルを用いることができる。
なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本
実施形態はこれに限定されず、様々な建造物に本発明に係る半導体装置を設置することが
できる。
次に、本発明に係る半導体装置を、移動体と一体化して設けた例について示す。
図５９は、本発明に係る半導体装置を、自動車と一体化して設けた例について示した図
である。表示パネル９０１１０２は、自動車の車体９０１１０１と一体に取り付けられて
おり、車体の動作や車体内外から入力される情報をオンデマンドに表示することができる
。また、ナビゲーション機能を有していてもよい。
なお、本発明に係る半導体装置は、図５９で示した車体９０１１０１だけではなく、様
々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー
、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル９０１１０２
の形状は、設置するもの形状に合わせたものとなっていてもよい。
図６０は、本発明に係る半導体装置を、列車車両と一体化して設けた例について示した
図である。
図６０（ａ）は、列車車両のドア９０１２０１のガラスに表示パネル９０１２０２を設
けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要と
なる人件費がかからないという利点がある。また、表示パネル９０１２０２は、外部から
の信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、
たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替える
ことができ、より効果的な広告効果が期待できる。
図６０（ｂ）は、列車車両のドア９０１２０１のガラスの他に、ガラス窓９０１２０３
、及び天井９０１２０４に表示パネル９０１２０２を設けた例について示した図である。
このように、本発明に係る半導体装置は、従来では設置が困難であった場所に容易に設置
することが可能であるため、効果的な広告効果を得ることができる。また、本発明に係る
半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なう
ことが可能であるため、広告切替え時のコストおよび時間が削減でき、より柔軟な広告の
運用および情報伝達が可能となる。
なお、本発明に係る半導体装置は、図６０で示したドア９０１２０１、ガラス窓９０１
２０３、及び天井９０１２０４だけではなく、様々な場所に設置することができる。たと
えば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル９
０１２０２の形状は、設置するもの形状に合わせたものとなっていてもよい。
図６１は、本発明に係る半導体装置を、旅客用飛行機と一体化して設けた例について示
した図である。
図６１（ａ）は、旅客用飛行機の座席上部の天井９０１３０１に表示パネル９０１３０
２を設けたときの、使用時の形状について示した図である。表示パネル９０１３０２は、
天井９０１３０１とヒンジ部９０１３０３を介して一体に取り付けられており、ヒンジ部
９０１３０３の伸縮により乗客は表示パネル９０１３０２の視聴が可能になる。表示パネ
ル９０１３０２は乗客が操作することで情報を表示したり、広告や娯楽手段として利用で
きる機能を有する。また、図６１（ｂ）に示すように、ヒンジ部を折り曲げて天井９０１
３０１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に
表示パネルの表示素子を点灯させることで、情報伝達手段および誘導灯としても利用可能
である。
なお、本発明に係る半導体装置は、図６１で示した天井９０１３０１だけではなく、様
々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と
一体にしてもよい。また、多数の人が同時に視聴できる大型の表示パネルを、機体の壁に
設置してもよい。このとき、表示パネル９０１３０２の形状は、設置するもの形状に合わ
せたものとなっていてもよい。
なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体に
ついて例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）
、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。本
発明に係る半導体装置は、外部からの信号により、移動体内における表示パネルの表示を
瞬時に切り替えることが可能であるため、移動体に本発明に係る半導体装置を設置するこ
とにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板
、等の用途に用いることが可能となる。
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ
、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、
各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させる
ことが出来る。
同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の
図で述べた内容（一部でもよい）対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した
場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例
、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを
示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み
合わせ、又は置き換えを自由に行うことができる。
本実施例では、実施の形態１の構成を用いて、実際に液晶表示装置を作製する例につい
て、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜図１５（Ｄ）、図１６（Ａ）〜図１６
（Ｃ）、図１７（Ａ）〜図１７（Ｃ）、図１８を用いて説明する。ただし基本の構成は実
施の形態１で述べられて構成のみならず、実施の形態２の構成、実施の形態３の構成、実
施の形態４の構成、実施の形態５の構成、実施の形態６の構成のそれぞれの部分を援用し
て、本実施例を完成させることは可能である。
すなわち、実施の形態２で述べたボトムゲート型ＴＦＴ、実施の形態３で述べた画素電
極を直接島状半導体膜に接続させる構成、実施の形態４に述べた電極接続構成、実施の形
態５の画素電極形状、実施の形態６で述べたカラーフィルタなどを、必要に応じて本実施
例に組み合わせることができるのは言うまでもない。
図１４（Ａ）に本実施の形態の液晶表示装置の上面図、図１４（Ｂ）に断面図を示す。
本実施の形態は、実施の形態１に示した構造を有する液晶表示装置の製造方法の一例であ
る。このため、共通電極（図１の導電膜１１５に相当）と画素電極（図１の画素電極１１
３及び１１４に相当）の間隔の自由度が向上する。画素電極が有する開口（図３の溝１１
７に相当）の配置間隔や開口の幅は、画素電極と共通電極との間の距離によって、最適値
が変わってくるため、開口の大きさや幅や間隔も自由に配置することができる。そして、
電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の
電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置におい
ては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行
な方向で制御できるため、最適な電界を加えることで、視野角が広くなる。
まず、図１５（Ａ）に示すように、基板８００上に光透過性を有する導電膜８０１を形
成する。基板８００は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、
後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金
属板である。また、基板１００は、ステンレスなどの金属または半導体基板などの表面に
酸化珪素や窒化珪素などの絶縁膜を形成した基板であってもよい。なお、基板８００にプ
ラスチック基板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエーテルサルフ
ォン）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレ
ート）等のガラス転移点が比較的高いものを用いることが好ましい。
また、導電膜８０１は、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄ
ｅ（ＩＴＯ））膜、Ｓｉ元素を含むインジウム錫酸化物膜、酸化インジウムにさらに２〜
２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された材料（本明細
書では「ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ」ともいう）を用いた膜である。
次いで、導電膜８０１上及び基板８００上に下地膜として絶縁膜８０２を形成する。絶
縁膜８０２は、例えば窒化珪素膜上に酸化珪素膜を積層したものであるが、他の絶縁物（
例えば窒素を含む酸化珪素膜、または酸素を含む窒化珪素膜であってもよい。
ここで、酸化珪素膜や窒素を含む酸化珪素膜などからなる絶縁膜８０２の表面に高密度
プラズマによる窒化処理を行うことによって、絶縁膜８０２の表面に窒化珪素膜を形成し
てもよい。
高密度プラズマは、例えば２．４５ＧＨｚのマイクロ波を用いることによって生成され
、電子密度が１×１０１１〜１×１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエ
ネルギーが５ｅＶ以下のものであるとする。このような高密度プラズマは活性種の運動エ
ネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく、欠陥
の少ない膜を形成することができる。マイクロ波を発生するアンテナから絶縁膜８０２ま
での距離は２０〜８０ｍｍ、好ましくは２０〜６０ｍｍとするとよい。
窒素雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰
囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を
行うことによって絶縁膜８０２の表面を窒化することができる。
窒化珪素膜は基板８００からの不純物の拡散を抑制することができ、また上記高密度プ
ラズマ処理によって極めて薄く形成できるため、その上に形成される半導体膜への応力の
影響を少なくできる。
次いで、図１５（Ｂ）に示すように、絶縁膜８０２上に、半導体膜８０３として、結晶
性半導体膜（例えば多結晶珪素膜）を形成する。結晶性半導体膜の形成方法としては、絶
縁膜８０２上に直接結晶性半導体膜を形成する方法、及び、絶縁膜８０２上に非晶質半導
体膜を形成した後に結晶化させる方法が挙げられる。
非晶質半導体膜を紺晶化させる方法としては、レーザー光を照射する方法、半導体膜の
結晶化を助長させる元素（例えばニッケル等の金属元素）を用いて加熱して結晶化させる
方法、又は、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レー
ザー光を照射する方法を用いることができる。もちろん前記元素を用いずに非晶質半導体
膜を熱結晶化させる方法を用いることもできる。ただし基板が石英基板、シリコンウエハ
など高温に耐えられるものに限られる。
レーザー照射を用いる場合、連続発振型のレーザービーム（ＣＷレーザービーム）やパ
ルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用
いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーな
どの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、
ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４
、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、
Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレ
ーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅
蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いる
ことができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波か
ら第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例
えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第
３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０
．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である
。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー
、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ
動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさ
せることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、
半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に
照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜
中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的
に成長した結晶粒を得ることができる。
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上に
はある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大き
さを著しく大きくすることができるため大幅な出力を向上させることが可能となる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザービー
ムは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに
整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形
することによって、短手の長さ１ｍｍ以下、長手の長さ数ｍｍ〜数ｍの線状ビームを容易
に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビーム
は長手方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この
半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
非晶質半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法としては
、非晶質半導体膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金
属元素を添加し、加熱処理を行うことで添加領域を起点として非晶質半導体膜を結晶化さ
せるものである。
また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜の結晶化を行
うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの
組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または
高圧水銀ランプから射出された光を用いる。ランプ光源を１〜６０秒、好ましくは３０〜
６０秒点灯させ、それを１回〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光
強度は任意なものとするが、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱され
るようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導
体膜に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の
双方を行うことにより結晶化を行ってもよい。
加熱処理後に結晶性半導体膜の結晶化率（膜の全体積における結晶成分の割合）を高め
、結晶粒内に残される欠陥を補修するために、結晶性半導体膜に対してレーザー光を大気
または酸素雰囲気で照射してもよい。レーザー光としては、上述したものを用いることが
可能である。
また、添加した元素を結晶性半導体膜から除去することが必要であるが、その方法を以
下に説明する。
まずオゾン含有水溶液（代表的にはオゾン水）で結晶性半導体膜の表面を処理すること
により、結晶性半導体膜の表面に酸化膜（ケミカルオキサイドと呼ばれる）からなるバリ
ア層を１ｎｍ〜１０ｎｍの厚さで形成する。バリア層は、後の工程でゲッタリング層のみ
を選択的に除去する際にエッチングストッパーとして機能する。
次いで、バリア層上に希ガス元素を含むゲッタリング層をゲッタリングサイトとして形
成する。ここでは、ＣＶＤ法又はスパッタリング法により希ガス元素を含む半導体膜をゲ
ッタリング層として形成する。ゲッタリング層を形成するときには、希ガス元素がゲッタ
リング層に添加されるようにスパッタリング条件を適宜調節する。希ガス元素としては、
ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン
（Ｘｅ）から選ばれた一種または複数種を用いる。
なお、不純物元素であるリンを含む原料ガスを用いた場合やリンを含むターゲットを用
いてゲッタリング層を形成した場合、希ガス元素によるゲッタリングに加え、リンのクー
ロン力を利用してゲッタリングを行うことができる。
また、ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動し
やすい傾向があるため、ゲッタリング層に含まれる酸素濃度は、例えば５×１０１８ｃｍ
−３以上とすることが望ましい。
次いで結晶性半導体膜、バリア層およびゲッタリング層に熱処理（例えば加熱処理また
は強光を照射する処理）を行って、金属元素（例えばニッケル）のゲッタリングを行い、
結晶性半導体膜中における金属元素を低濃度化し、又は除去する。
次いでバリア層をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリ
ング層のみを選択的に除去する。その後酸化膜からなるバリア層を、例えばフッ酸を含む
エッチャントにより除去する。
ここで、作製されるＴＦＴのしきい値特性を考慮して不純物イオンをドーピングしても
よい。
次いで、半導体膜８０３上にフォトレジスト膜（図示せず）を塗布法により塗布し、こ
のフォトレジスト膜を露光及び現像する。塗布法とはスピンコート法、スプレー法、スク
リーン印刷法、ペイント法などのことである。これにより、半導体膜８０３上にはレジス
トが形成される。次いで、このレジストをマスクとして半導体膜８０３をエッチングする
。これにより、絶縁膜８０２上には、薄膜トランジスタが形成される島状半導体膜８７２
、８７３、８７４が形成される。
次いで、島状半導体膜８７２〜８７４の表面をフッ酸含有エッチャントなどで洗浄した
後、島状半導体膜８７２〜８７４上にゲート絶縁膜８０４を１０ｎｍ〜２００ｎｍの厚さ
で形成する。ゲート絶縁膜８０４は、珪素を主成分とする絶縁膜、例えば酸化珪素膜、窒
化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜などで形成される。また単層で
あっても積層膜であってもよい。なお、絶縁膜８０２上にもゲート絶縁膜８０４が形成さ
れる。
ゲート絶縁膜８０４形成後、ゲート電極８６５、８６６、８６７、８６８、及び電極８
６９の形成、並びに、不純物領域８０７ａ、８０７ｂ、８０８ａ、８０８ｂ、８０９ａ、
８０９ｂ、８１０ａ、８１０ｂ、８１３ａ、８１３ｂ、８１３ｃ、８１４ａ、８１４ｂ、
８１４ｃ、８１４ｄ、チャネル形成領域８９５、８９６、８９７（８９７ａ、８９７ｂ）
の形成を行う（図１５（Ｃ）参照）。
ＴＦＴ８２７のゲート電極８６５は、下層ゲート電極８０５ａ及び上層ゲート電極８０
６ａを有している。ＴＦＴ８２９のゲート電極８６６は、下層ゲート電極８０５ｂ及び上
層ゲート電極８０６ｂを有している。ＴＦＴ８２５のゲート電極８６７は、下層ゲート電
極８０５ｃ及び上層ゲート電極８０６ｃを有しており、ゲート電極８６８は、下層ゲート
電極８０５ｄ及び上層ゲート電極８０６ｄを有している。
また電極８６９は、下層電極８６１及び上層電極８６２を有している。
不純物領域８０７ａ及び８０７ｂのそれぞれは、ＴＦＴ８２７のソース領域またはドレ
イン領域であり、不純物領域８０８ａ及び８０８ｂは、ＴＦＴ８２７の低濃度不純物領域
である。不純物領域８０８ａ及び８０８ｂの間にはチャネル形成領域８９５が位置してい
る。
不純物領域８０９ａ及び８０９ｂのそれぞれは、ＴＦＴ８２９のソース領域またはドレ
イン領域であり、不純物領域８１０ａ及び８１０ｂは、ＴＦＴ８２９の低濃度不純物領域
である。不純物領域８１０ａ及び８１０ｂの間にはチャネル形成領域８９６が位置してい
る。
不純物領域８１３ａ及び８１３ｃのそれぞれは、ＴＦＴ８２５のソース領域またはドレ
イン領域であり、不純物領域８１３は、不純物領域８１３ａ及び８１３ｃのそれぞれと同
じ工程で形成されている。不純物領域８１４ａ、８１４ｂ、８１４ｃ、８１４ｄは、ＴＦ
Ｔ８２５の低濃度不純物領域である。不純物領域８１４ａ及び８１４ｂの間にはチャネル
形成領域８９７ａ、不純物領域８１４ｃ及び８１４ｄの間にはチャネル形成領域８９７ｂ
が位置している。
本実施例において、不純物領域８０９ａ〜８０９ｂ、８１０ａ〜８１０ｂ、８１３ａ〜
８１３ｃ、８１４ａ〜８１４ｄは、ｎ型不純物領域であり、ｎ型を付与する不純物元素、
例えばリン（Ｐ）やヒ素（Ａｓ）を含んでいる。不純物領域８０９ａ〜８０９ｂ、８１３
ａ〜８１３ｃは高濃度不純物領域でもあり、それぞれ、低濃度不純物領域である不純物領
域８１０ａ〜８１０ｂ、８１４ａ〜８１４ｄそれぞれよりも不純物濃度が高い。
また本実施例において、不純物領域８０７ａ〜８０７ｂ、８０８ａ〜８０８ｂは、ｐ型
不純物領域であり、ｐ型を付与する不純物元素、例えばホウ素（Ｂ）を含んでいる。不純
物領域８０７ａ〜８０７ｂは高濃度不純物領域でもあり、それぞれ、低濃度不純物領域で
ある不純物領域８０８ａ〜８０８ｂそれぞれよりも不純物濃度が高い。
すなわち、ＴＦＴ８２９及び８２５はｎチャネル型ＴＦＴであり、ＴＦＴ８２７はｐチ
ャネル型ＴＦＴである。
ゲート電極８６５〜８６８及び電極８６９の作製方法について以下に説明する。
ゲート絶縁膜８０４を形成後、ゲート絶縁膜８０４を洗浄する。次いでゲート絶縁膜８
０４上に、第１の導電膜及び第２の導電膜を、この順に形成する。第１の導電膜は、例え
ばタングステン膜であり、第２の導電膜は窒化タンタル膜である。
次いで、第２の導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及
び現像する。これにより、第２の導電膜上にはレジストが形成される。次いで、このレジ
ストをマスクとして、第１の導電膜及び第２の導電膜を第１の条件でエッチングし、さら
に、第２の導電膜を第２の条件でエッチングする。これにより、島状半導体膜８７２上に
は下層ゲート電極８０５ａ及び上層ゲート電極８０６ａ、島状半導体膜８７３上には下層
ゲート電極８０５ｂ及び上層ゲート電極８０６ｂ、島状半導体膜８７４上には下層ゲート
電極８０５ｃ及び上層ゲート電極８０６ｃ、並びに下層ゲート電極８０５ｄ及び上層ゲー
ト電極８０６ｄが形成される。
下層ゲート電極８０５ａ〜８０５ｄそれぞれの側面の傾斜角は、上層ゲート電極８０６
ａ〜８０６ｄそれぞれの側面の傾斜角より緩やかである。
また、下層電極８６１及び上層電極８６２が同時に形成される。
その後、フォトレジスト膜を除去する。
不純物領域８０７ａ、８０７ｂ、８０８ａ、８０８ｂ、８０９ａ、８０９ｂ、８１０ａ
、８１０ｂ、８１３ａ、８１３ｂ、８１３ｃ、８１４ａ、８１４ｂ、８１４ｃ、８１４ｄ
は、ゲート電極８６５〜８６８をマスクとして自己整合的に不純物を導入して形成しても
よいし、レジストマスクを用いて不純物元素を導入して形成してもよい。
その後、ほぼ全面を覆う絶縁膜（図示せず）を形成する。この絶縁膜は、例えば酸化珪
素膜であり、プラズマＣＶＤ法により形成される。
次いで、島状半導体膜８７２〜８７４に熱処理を行い、それぞれに添加された添加され
た不純物元素を活性化する。この熱処理は、ランプ光源を用いたラピッドサーマルアニー
ル法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方
法、或いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理で
ある。
上記した熱処理により、不純物元素が活性化すると同時に、島状半導体膜８７３〜８７
４を結晶化する際に触媒として使用した元素（例えばニッケル等の金属元素）が、高濃度
の不純物（例えばリン）を含む不純物領域８０９ａ〜８０９ｂ、８１３ａ〜８１３ｃにゲ
ッタリングされ、島状半導体膜８７３、８７４のうち主にチャネル形成領域８９６、８９
７ａ〜８９７ｂとなる部分中のニッケル濃度が低減する。その結果、チャネル形成領域の
結晶性がよくなる。従って、ＴＦＴのオフ電流値は下がり、かつ高い電界効果移動度が得
られる。このようにして、良好な特性を有するＴＦＴが得られる。
次いで、島状半導体膜８７２〜８７４の上方を含む全面上に、絶縁膜８１５を形成する
。絶縁膜８１５は、例えば窒化珪素膜であり、プラズマＣＶＤ法により形成される。
次いで、絶縁膜８１５上に、層間絶縁膜８１６となる平坦化膜を形成する。層間絶縁膜
８１６としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素な
ど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。ま
た、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル
基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー
、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化ア
ルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる
。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、Ｐ
ＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。層間絶縁
膜８１６は単層膜であっても多層膜であってもよい。
次いで、層間絶縁膜８１６上にフォトレジスト膜（図示せず）を塗布し、このフォトレ
ジスト膜を露光及び現像する。これにより、層間絶縁膜８１６上にはレジストが形成され
る。次いで、このレジストをマスクとして層間絶縁膜８１６、絶縁膜８１５、及びゲート
絶縁膜８０４をエッチングする。これにより、層間絶縁膜８１６、絶縁膜８１５、及びゲ
ート絶縁膜８０４には、コンタクトホール８１７ａ、８１７ｂ、８１７ｃ、８１７ｄ、８
１７ｅ、８１７ｆ、８１７ｇ、８１７ｈが形成される（図１６（Ａ）参照）。
コンタクトホール８１７ａは、不純物領域８０７ａ上に位置しており、コンタクトホー
ル８１７ｂは、不純物領域８０７ｂ上に位置している。コンタクトホール８１７ｃは、不
純物領域８０９ａ上に位置しており、コンタクトホール８１７ｄは、不純物領域８０９ｂ
上に位置している。コンタクトホール８１７ｅは、不純物領域８１３ａ上に位置しており
、コンタクトホール８１７ｆは、不純物領域８１３ｃ上に位置している。コンタクトホー
ル８１７ｇは導電膜８０１上に位置しており、コンタクトホール８１７ｈは電極８６９上
に位置している。
その後、レジストを除去する。
次いで、図１６（Ｂ）に示すように、コンタクトホール８１７ａ〜８１７ｈそれぞれの
中、及び層間絶縁膜８１６上に、第１の導電膜８７５を形成する。第１の導電膜８７５は
透光性を有する導電膜であり、例えばインジウム錫酸化物膜、珪素を含むインジウム錫酸
化物や、酸化インジウムに更に２〜２０ｗｔ％の酸化亜鉛を混合したターゲットを用いて
形成された導電膜である。次いで、第１の導電膜８７５上に第２の導電膜８７６を形成す
る。第２の導電膜８７６は例えば金属膜である。
次いで、第２の導電膜８７６上にフォトレジスト膜８２０を塗布する。次いで、フォト
レジスト膜８２０の上方に、レチクル８４０を配置する。レチクル８４０は、ガラス基板
上に半透膜８４２ａ、８４２ｂ、８４２ｃ、８４２ｄ、８４２ｅ、８４２ｆ、８４２ｇを
形成し、さらに半透膜８４２ａ〜８４２ｇそれぞれの上に、遮光８４１ａ、８４１ｂ、８
４１ｃ、８４１ｄ、８４１ｅ、８４１ｆ、８４１ｇを形成したものである。半透膜８４２
ａ及び遮光８４１ａはコンタクトホール８１７ａの上方に位置し、半透膜８４２ｂ及び遮
光８４１ｂはコンタクトホール８１７ｂ及びコンタクトホール８１７ｃの上方に位置し、
半透膜８４２ｃ及び遮光８４１ｃはコンタクトホール８１７ｃの上方に位置し、半透膜８
４２ｄ及び遮光８４１ｄはコンタクトホール８１７ｄの上方に位置し、半透膜８４２ｅ及
び遮光８４１ｅはコンタクトホール８１７ｅの上方に位置し、半透膜８４２ｆ及び遮光８
４１ｆはコンタクトホール８１７ｆの上方に位置し、半透膜８４２ｇ及び遮光８４１ｇは
コンタクトホール８１７ｇ及び８１７ｈの上方に位置している。
次いで、レチクル８４０をマスクとして、フォトレジスト膜８２０を露光する。これに
より、フォトレジスト膜８２０は、遮光８４１ａ〜８４１ｇの下方に位置する部分、及び
半透膜８４２ａ〜８４２ｇの下方に位置する部分の下層を除いて感光する。なお、領域８
２１ａ、８２１ｂ、８２１ｃ、８２１ｄ、８２１ｅ、８２１ｆ、８２１ｇは、感光してい
ない領域を示している。
次いで、図１７（Ａ）に示すように、フォトレジスト膜８２０を現像する。これにより
、フォトレジスト膜８２０のうち感光している部分が除去され、レジスト８２２ａ、８２
２ｂ、８２２ｃ、８２２ｄ、８２２ｅ、８２２ｆ、８２２ｇが形成される。レジスト８２
２ａはコンタクトホール８１７ａの上方に位置している。レジスト８２２ｂはコンタクト
ホール８１７ｂの上方に位置している。レジスト８２２ｃはコンタクトホール８１７ｃの
上方に位置している。レジスト８２２ｄはコンタクトホール８１７ｄの上方に位置してい
る。レジスト８２２ｅはコンタクトホール８１７ｅの上方に位置している。レジスト８２
２ｆはコンタクトホール８１７ｆの上方に位置している。レジスト８２２ｇはコンタクト
ホール８１７ｇ及び８１７ｈの上方に位置している。
次いで、図１７（Ｂ）に示すように、レジスト８２２ａ〜８２２ｇをマスクとして第１
の導電膜８７５及び第２の導電膜８７６をエッチングする。これにより、レジスト８２２
ａ〜８２２ｇに覆われていない領域からは、第１の導電膜８７５及び第２の導電膜８７６
が除去される。
その後、レジスト８２２ａ〜８２２ｇを除去する。
このようにして、一枚のレジスト及び一回のエッチング処理によって、下層電極８２４
ａ及び上層電極８２３ａを有する電極８８１、下層電極８２４ｂ及び上層電極８２３ｂを
有する電極８８２、下層電極８２４ｃ及び上層電極８２３ｃを有する電極８８３、下層電
極８２４ｄ及び上層電極８２３ｄを有する電極８８４、下層電極８２４ｅ及び上層電極８
２３ｅを有する電極８８５、下層電極８２４ｆ及び上層電極８２３ｆを有する電極８８６
、下層電極８６３及び上層電極８６４を有する電極８８７が形成される。
電極８８１〜８８７は、配線を別に形成して電気的に接続させてもよいし、配線として
形成してもよい。その場合は配線８８１〜８８７となる。
電極８８１は不純物領域８０７ａ、電極８８２は不純物領域８０７ｂ、電極８８３は不
純物領域８０９ａ、電極８８４は不純物領域８０９ｂ、電極８８５は不純物領域８１３ａ
、電極８８６は不純物領域８１３ｃと電気的に接続されている。また電極８８７は、導電
膜８０１と電極８６９を電気的に接続している。
次いで層間絶縁膜８１６及び電極８８１〜８８７上に、層間絶縁膜８４５を形成する（
図１７（Ｃ）参照）。層間絶縁膜８４５は層間絶縁膜８１６と同様の材料で形成すればよ
い。
次いで層間絶縁膜８４５中に、電極８８６に到達するコンタクトホールを形成し、コン
タクトホールを介して電極８８６に電気的に接続する、画素電極８９１（８９１ａ、８９
１ｂ、８９１ｃ、８９１ｄ、…）を形成する（図１８参照）。画素電極８９１は透光性を
有する材料で形成すればよく、導電膜８７５と同様の材料を用いればよい。画素電極８９
１には溝８９２（８９２ａ、８９２ｂ、８９２ｃ、…）が形成されており、画素電極８９
１及び溝８９２の形状は、図４、図７、図８（Ａ）〜図８（Ｄ）、図９（Ａ）〜図９（Ｄ
）を参考にすればよい。
その後、第１の配向膜８２６を形成する。このようにして、アクティブマトリクス基板
が形成される。
なお、ＴＦＴ８２７及び８２９は、ゲート信号線駆動回路８５４に形成されている。図
１４（Ｂ）ではそれぞれ独立したＴＦＴで示されているが、電極８８２と８８３を電気的
に接続して、ＴＦＴ８２７及び８２９をＣＭＯＳ回路として形成してもよい。
また、アクティブマトリクス基板と外部とを接続する第１の端子電極８３８ａ及び第２
の端子電極８３８ｂ（図１４（Ｂ）に図示）が形成される。
その後、図１４（Ａ）の平面図及び図１４（Ｂ）のＫ−Ｌ断面図に示すように、アクテ
ィブマトリクス基板上にアクリル樹脂膜等の有機樹脂膜を形成し、この有機樹脂膜を、マ
スク膜を用いたエッチングにより選択的に除去する。これにより、アクティブマトリクス
基板上には、柱状のスペーサ８３３が形成される。次いで、封止領域８５３にシール材８
３４を形成した後、アクティブマトリクス基板上に液晶を滴下する。液晶を滴下する前に
、シール材上に、シール材と液晶が反応することを防ぐ保護膜を形成してもよい。
その後、アクティブマトリクス基板に対向する位置に、カラーフィルタ８３２及び第２
の配向膜８３１が形成された対向基板８３０を配置し、これら２つの基板をシール材８３
４で張り合わせる。このとき、スペーサ８３３によって、アクティブマトリクス基板と対
向基板８３０は、均一な間隔を持って貼り合わせられる。次いで、封止材（図示せず）を
用いて、両基板の間を完全に封止する。このようにしてアクティブマトリクス基板と対向
基板の間には液晶８４６が封止される。
次いで、必要に応じて、アクティブマトリクス基板または対向基板もしくは双方の基板
を、所望の形状に分断する。さらに、偏光板８３５ａ、８３５ｂを設ける。なお基板８０
０と偏光板８３５ａとの間、並びに、対向基板８３０と偏光板８３５ｂとの間に位相差板
を設けてもよい。さらに位相差板は、基板と偏光板との間ではなく、偏光板８３５ａ及び
８３５ｂの、基板と接している面とは逆側の面に配置してもよい。
次いで、フレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ
：以下ＦＰＣと記載）８３７を、異方性導電膜８３６を介して、外部端子接続領域８５２
に配置された第２の端子電極８３８ｂに接続する。
このようにして形成された液晶モジュールの構成を説明する。アクティブマトリクス基
板の中央には、画素領域８５６が配置されている。画素領域８５６には複数の画素が形成
されている。図１４（Ａ）において、画素領域８５６の上下それぞれには、ゲート信号線
を駆動するためのゲート信号線駆動回路８５４が配置されている。また、画素領域８５６
とＦＰＣ８３７の間に位置する領域には、ソース信号線を駆動するためのソース信号線駆
動回路８５７が配置されている。ゲート信号線駆動回路８５４は片側のみの配置でも良く
、液晶モジュールにおける基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただ
し、回路の動作信頼性や駆動効率等を考えると、画素領域８５６を挟んで対称に配置され
るのが望ましい。そして各駆動回路への信号の入力は、ＦＰＣ８３７から行われる。
実施例１に係る液晶表示モジュールについて、図１９（Ａ）〜図１９（Ｂ）及び図２０
（Ａ）〜図２０（Ｂ）の各図を用いて説明する。各図において、画素部９３０の構成は、
実施例１で示した画素領域８５６の構成と同様であり、基板１００上に複数の画素が形成
されている。
図１９（Ａ）は液晶表示モジュールの平面図であり、図１９（Ｂ）はソースドライバ（
ソース信号線駆動回路ともいう）９１０の回路構成を説明する為の図である。図１９（Ａ
）に示すようにゲートドライバ（ゲート信号線駆動回路ともいう）９２０及びソースドラ
イバ９１０の双方が、画素部９３０と同一の基板１００上に一体的に形成されている。ソ
ースドライバ９１０は、図１９（Ｂ）に示すように、入力されたビデオ信号をいずれのソ
ース信号線に伝達するかを制御する複数の薄膜トランジスタ９１２と、複数の薄膜トラン
ジスタ９１２を制御するシフトレジスタ９１１とを有している。
図２０（Ａ）は液晶表示モジュールの平面図であり、図２０（Ｂ）は複数のアナログス
イッチＴＦＴ９４０の回路構成を説明する為の図である。図２０（Ａ）に示すように、基
板１００上に形成された複数のアナログスイッチＴＦＴ９４０と、基板１００とは別体の
ＩＣ９５０とで構成されている。ＩＣ９５０と複数のアナログスイッチＴＦＴ９４０とは
、例えばＦＰＣ９６０で電気的に接続されている。
ＩＣ９５０は、例えば単結晶珪素基板を用いて形成されており、複数のアナログスイッ
チＴＦＴ９４０を制御し、かつ複数のアナログスイッチＴＦＴ９４０にビデオ信号を入力
する。複数のアナログスイッチＴＦＴ９４０は、ＩＣからの制御信号に基づいて、いずれ
のソース信号線にビデオ信号を伝達するかを制御する。
本発明により、広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示
装置を提供することができる。
本発明では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入され
るのを防ぐことができる。これにより信頼性の高い液晶表示装置を得ることが可能となる
。
また本発明においては、トップゲート型薄膜トランジスタを有する液晶表示装置を作製
した場合、バックゲートの電位が安定するので、信頼性の高い液晶表示装置を得ることが
できる。
本発明を電子機器に応用した例について、図２１（Ａ）〜図２１（Ｈ）を参照しつつ説
明する。この電子機器は、上記したいずれかの実施形態及び実施例で示した表示装置又は
表示モジュールを搭載したものである。
この電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッ
ドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコ
ンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例
を図２１（Ａ）〜図２１（Ｈ）に示す。
図２１（Ａ）はテレビ受像器又はパーソナルコンピュータのモニターである。筺体２０
０１、支持台２００２、表示部２００３、スピーカ部２００４、ビデオ入力端子２００５
等を含む。表示部２００３には、上記したいずれかの実施の形態または実施例で示した表
示装置又は表示モジュールが用いられている。本発明のモニターは、広い視野角を有して
おり、かつ従来と比べて製造コストを低くすることができる。また本発明のモニターの表
示部では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入されるの
を防ぐことができる。これにより信頼性の高いモニターを得ることが可能となる。また本
発明のモニターにおいては、トップゲート型薄膜トランジスタを有する表示部を作製した
場合、バックゲートの電位が安定するので、信頼性の高いモニターを得ることができる。
図２１（Ｂ）はデジタルカメラである。本体２１０１の正面部分には受像部２１０３が
設けられており、本体２１０１の上面部分にはシャッター２１０６が設けられている。ま
た、本体２１０１の背面部分には、表示部２１０２、操作キー２１０４、及び外部接続ポ
ート２１０５が設けられている。表示部２１０２には、上記したいずれかの実施の形態ま
たは実施例で示した表示装置又は表示モジュールが用いられている。本発明のデジタルカ
メラは、広い視野角を有しており、かつ従来と比べて製造コストを低くすることができる
。また本発明のデジタルカメラの表示部では、導電膜を基板全面に形成するので、基板か
らの不純物が活性層に混入されるのを防ぐことができる。これにより信頼性の高いデジタ
ルカメラを得ることが可能となる。また本発明のデジタルカメラにおいては、トップゲー
ト型薄膜トランジスタを有する表示部を作製した場合、バックゲートの電位が安定するの
で、信頼性の高いデジタルカメラを得ることができる。
図２１（Ｃ）はノート型パーソナルコンピュータである。本体２２０１には、キーボー
ド２２０４、外部接続ポート２２０５、ポインティングマウス２２０６が設けられている
。また、本体２２０１には、表示部２２０３を有する筐体２２０２が取り付けられている
。表示部２２０３には、上記したいずれかの実施の形態または実施例で示した表示装置又
は表示モジュールが用いられている。本発明のコンピュータは、広い視野角を有しており
、かつ従来と比べて製造コストを低くすることができる。また本発明のコンピュータの表
示部では、導電膜を基板全面に形成するので、基板からの不純物が活性層に混入されるの
を防ぐことができる。これにより信頼性の高いコンピュータを得ることが可能となる。ま
た本発明のコンピュータにおいては、トップゲート型薄膜トランジスタを有する表示部を
作製した場合、バックゲートの電位が安定するので、信頼性の高いコンピュータを得るこ
とができる。
図２１（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２にはア
クティブマトリクス表示装置が設けられている。表示部２３０２には、上記したいずれか
の実施の形態または実施例で示した表示装置又は表示モジュールが用いられている。本発
明のコンピュータは、広い視野角を有しており、かつ従来と比べて製造コストを低くする
ことができる。また本発明のコンピュータの表示部では、導電膜を基板全面に形成するの
で、基板からの不純物が活性層に混入されるのを防ぐことができる。これにより信頼性の
高いコンピュータを得ることが可能となる。また本発明のコンピュータにおいては、トッ
プゲート型薄膜トランジスタを有する表示部を作製した場合、バックゲートの電位が安定
するので、信頼性の高いコンピュータを得ることができる。
図２１（Ｅ）は画像再生装置である。本体２４０１には、表示部Ｂ２４０４、記録媒体
読み込み部２４０５及び操作キー２４０６が設けられている。また、本体２４０１には、
スピーカ部２４０７及び表示部Ａ２４０３それぞれを有する筐体２４０２が取り付けられ
ている。表示部Ａ２４０３及び表示部Ｂ２４０４それぞれには、上記したいずれかの実施
の形態または実施例で示した表示装置又は表示モジュールが用いられている。本発明の画
像再生装置は、広い視野角を有しており、かつ従来と比べて製造コストを低くすることが
できる。また本発明の画像再生装置の表示部では、導電膜を基板全面に形成するので、基
板からの不純物が活性層に混入されるのを防ぐことができる。これにより信頼性の高い画
像再生装置を得ることが可能となる。また本発明の画像再生装置においては、トップゲー
ト型薄膜トランジスタを有する表示部を作製した場合、バックゲートの電位が安定するの
で、信頼性の高い画像再生装置を得ることができる。
図２１（Ｆ）は電子書籍である。本体２５０１には操作キー２５０３が設けられている
。また、本体２５０１には複数の表示部２５０２が取り付けられている。表示部２５０２
には、上記したいずれかの実施の形態または実施例で示した表示装置又は表示モジュール
が用いられている。本発明の電子書籍は、広い視野角を有しており、かつ従来と比べて製
造コストを低くすることができる。また本発明の電子書籍の表示部では、導電膜を基板全
面に形成するので、基板からの不純物が活性層に混入されるのを防ぐことができる。これ
により信頼性の高い電子書籍を得ることが可能となる。また本発明の電子書籍においては
、トップゲート型薄膜トランジスタを有する表示部を作製した場合、バックゲートの電位
が安定するので、信頼性の高い電子書籍を得ることができる。
図２１（Ｇ）はビデオカメラであり、本体２６０１には外部接続ポート２６０４、リモ
コン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作
キー２６０９、及び接眼部２６１０が設けられている、また、本体２６０１には、表示部
２６０２を有する筐体２６０３が取り付けられている。表示部２６０２には、上記したい
ずれかの実施の形態または実施例で示した表示装置又は表示モジュールが用いられている
。本発明のビデオカメラは、広い視野角を有しており、かつ従来と比べて製造コストを低
くすることができる。また本発明のビデオカメラの表示部では、導電膜を基板全面に形成
するので、基板からの不純物が活性層に混入されるのを防ぐことができる。これにより信
頼性の高いビデオカメラを得ることが可能となる。また本発明のビデオカメラにおいては
、トップゲート型薄膜トランジスタを有する表示部を作製した場合、バックゲートの電位
が安定するので、信頼性の高いビデオカメラを得ることができる。
図２１（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、ア
ンテナ２７０８等を含む。表示部２７０３には、上記したいずれかの実施の形態または実
施例で示した表示装置又は表示モジュールが用いられている。本発明のビデオカメラは、
広い視野角を有しており、かつ従来と比べて製造コストを低くすることができる。また本
発明の携帯電話の表示部では、導電膜を基板全面に形成するので、基板からの不純物が活
性層に混入されるのを防ぐことができる。これにより信頼性の高い携帯電話を得ることが
可能となる。また本発明の携帯電話においては、トップゲート型薄膜トランジスタを有す
る表示部を作製した場合、バックゲートの電位が安定するので、信頼性の高い携帯電話を
得ることができる。
１００ 基板
１０１ 基板
１０２ 下地膜
１０３ 半導体膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 層間絶縁膜
１０７ 電極
１０８ 電極
１０９ 電極
１１１ 層間絶縁膜
１１２ 配向膜
１１３ 画素電極
１１４ 画素電極
１１４ａ 画素電極
１１４ｂ 画素電極
１１４ｃ 画素電極
１１５ 導電膜
１１６ 液晶
１１７ 溝
１１７ａ 溝
１１７ｂ 溝
１１７ｃ 溝
１１９ 配線
１２０ 対向基板
１２１ ＴＦＴ
１２２ カラーフィルタ
１２３ 配向膜
１２４ 偏光板
１２５ 電界
１２６ 偏光板
１３１ａ 領域
１３１ｂ 領域
１３２ チャネル形成領域
１４１ 電極
１４２ 電極
１５０ 画素部
１５２ ソース線駆動回路
１５４ ゲート線駆動回路
１６１ 配線
１６２ コンタクトホール
２０１ 基板
２０２ 導電膜
２０３ 下地膜
２０４ ゲート電極
２０５ 電極
２０６ 島状半導体膜
２０７ａ 電極
２０７ｂ 電極
２０８ａ 領域
２０８ｂ 領域
２０９ 電極
２１０ 絶縁膜
２１１ 電極
２１２ ＴＦＴ
２１３ ゲート絶縁膜
２１４ 電極
２１４ａ 電極
２１４ｂ 電極
２１４ｃ 電極
２１５ 配向膜
２１６ 液晶
２１７ 偏光板
２２１ 対向基板
２２２ カラーフィルタ
２２３ 配向膜
２２４ 偏光板
２２５ 横方向電界
２４１ カラーフィルタ
２４１Ｂ カラーフィルタ
２４１Ｇ カラーフィルタ
２４１Ｒ カラーフィルタ
２５１ 電極
２５３ 島状半導体膜
２５６ チャネル形成領域
２５８ａ 領域
２５８ｂ 領域
８００ 基板
８０１ 導電膜
８０２ 絶縁膜
８０３ 半導体膜
８０４ ゲート絶縁膜
８０５ａ 下層ゲート電極
８０５ｂ 下層ゲート電極
８０５ｃ 下層ゲート電極
８０５ｄ 下層ゲート電極
８０６ａ 上層ゲート電極
８０６ｂ 上層ゲート電極
８０６ｃ 上層ゲート電極
８０６ｄ 上層ゲート電極
８０７ａ 不純物領域
８０７ｂ 不純物領域
８０８ａ 不純物領域
８０８ｂ 不純物領域
８０９ａ 不純物領域
８０９ｂ 不純物領域
８１０ａ 不純物領域
８１０ｂ 不純物領域
８１３ 不純物領域
８１３ａ 不純物領域
８１３ｂ 不純物領域
８１３ｃ 不純物領域
８１４ａ 不純物領域
８１４ｂ 不純物領域
８１４ｃ 不純物領域
８１４ｄ 不純物領域
８１５ 絶縁膜
８１６ 層間絶縁膜
８１７ａ コンタクトホール
８１７ｂ コンタクトホール
８１７ｃ コンタクトホール
８１７ｄ コンタクトホール
８１７ｅ コンタクトホール
８１７ｆ コンタクトホール
８１７ｇ コンタクトホール
８１７ｈ コンタクトホール
８２０ フォトレジスト膜
８２１ａ 領域
８２１ｂ 領域
８２１ｃ 領域
８２１ｄ 領域
８２１ｅ 領域
８２１ｆ 領域
８２１ｇ 領域
８２１ｈ 領域
８２２ａ レジスト
８２２ｂ レジスト
８２２ｃ レジスト
８２２ｄ レジスト
８２２ｅ レジスト
８２２ｆ レジスト
８２２ｇ レジスト
８２３ａ 上層電極
８２３ｂ 上層電極
８２３ｃ 上層電極
８２３ｄ 上層電極
８２３ｅ 上層電極
８２３ｆ 上層電極
８２４ａ 下層電極
８２４ｂ 下層電極
８２４ｃ 下層電極
８２４ｄ 下層電極
８２４ｅ 下層電極
８２４ｆ 下層電極
８２５ ＴＦＴ
８２６ 配向膜
８２７ ＴＦＴ
８２９ ＴＦＴ
８３０ 対向基板
８３１ 配向膜
８３２ カラーフィルタ
８３３ スペーサ
８３４ シール材
８３５ａ 偏光板
８３５ｂ 偏光板
８３６ 異方性導電膜
８３７ ＦＰＣ
８３８ａ 端子電極
８３８ｂ 端子電極
８４０ レチクル
８４１ａ 遮光
８４１ｂ 遮光
８４１ｃ 遮光
８４１ｄ 遮光
８４１ｅ 遮光
８４１ｆ 遮光
８４１ｇ 遮光
８４２ａ 半透膜
８４２ｂ 半透膜
８４２ｃ 半透膜
８４２ｄ 半透膜
８４２ｅ 半透膜
８４２ｆ 半透膜
８４２ｇ 半透膜
８４５ 層間絶縁膜
８４６ 液晶
８５２ 外部端子接続領域
８５３ 封止領域
８５４ ゲート信号線駆動回路
８５６ 画素領域
８５７ ソース信号線駆動回路
８６１ 下層電極
８６２ 上層電極
８６３ 下層電極
８６４ 上層電極
８６５ ゲート電極
８６６ ゲート電極
８６７ ゲート電極
８６８ ゲート電極
８６９ 電極
８７２ 島状半導体膜
８７３ 島状半導体膜
８７４ 島状半導体膜
８７５ 導電膜
８７６ 導電膜
８８１ 電極
８８２ 電極
８８３ 電極
８８４ 電極
８８５ 電極
８８６ 電極
８８７ 電極
８９１ 画素電極
８９１ａ 画素電極
８９１ｂ 画素電極
８９１ｃ 画素電極
８９１ｄ 画素電極
８９２ 溝
８９２ａ 溝
８９２ｂ 溝
８９２ｃ 溝
８９５ チャネル形成領域
８９６ チャネル形成領域
８９７ａ チャネル形成領域
８９７ｂ チャネル形成領域
９１０ ソースドライバ
９１１ シフトレジスタ
９１２ 薄膜トランジスタ
９２０ ゲートドライバ
９３０ 画素部
９４０ アナログスイッチＴＦＴ
９５０ ＩＣ
９６０ ＦＰＣ
２００１ 筺体
２００２ 支持台
２００３ 表示部
２００４ スピーカ部
２００５ ビデオ入力端子
２１０１ 本体
２１０２ 表示部
２１０３ 受像部
２１０４ 操作キー
２１０５ 外部接続ポート
２１０６ シャッター
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 部
２４０６ 操作キー
２４０７ スピーカ部
２５０１ 本体
２５０２ 表示部
２５０３ 操作キー
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
２７０１ 本体
２７０２ 筐体
２７０３ 表示部
２７０４ 音声入力部
２７０５ 音声出力部
２７０６ 操作キー
２７０７ 外部接続ポート
２７０８ アンテナ

Claims (10)

  1. 第１の基板上に、
    共通電極と、
    前記共通電極上に設けられ、且つ前記共通電極と電気的に接続された配線と、
    前記共通電極上及び前記配線上の絶縁膜と、
    前記絶縁膜上の画素電極と、
    樹脂スペーサと、
    前記共通電極上及び前記画素電極上の液晶と、
    前記画素電極と電気的に接続されたトランジスタと、
    前記トランジスタと電気的に接続されたゲート配線と、
    前記トランジスタと電気的に接続されたソース配線と、を有し、
    前記共通電極は、平面視において、前記ゲート配線と重なる領域と、前記配線と重なる領域と、前記トランジスタが有する半導体層と重なる領域と、前記ソース配線と重なる領域と、前記画素電極と重なる領域と、を有し、
    前記配線は、Ｍｏを含む第１の層と、Ｍｏを含む第２の層と、前記第１の層と前記第２の層との間に、Ａｌを含む第３の層と、を有し、
    前記画素電極は、複数の開口を有し、
    前記絶縁膜は、前記トランジスタ上に設けられており、
    前記共通電極及び前記画素電極の各々は、透光性導電層であり、
    前記液晶は、前記共通電極と前記画素電極間の電界により制御される液晶表示装置。
  2. 第１の基板上に、
    共通電極と、
    前記共通電極上に設けられ、且つ前記共通電極と電気的に接続された配線と、
    前記共通電極上及び前記配線上の絶縁膜と、
    前記絶縁膜上の画素電極と、
    樹脂スペーサと、
    前記共通電極上及び前記画素電極上の液晶と、
    前記画素電極と電気的に接続されたトランジスタと、
    前記トランジスタと電気的に接続されたゲート配線と、
    前記トランジスタと電気的に接続されたソース配線と、を有し、
    前記共通電極は、平面視において、前記ゲート配線と重なる領域と、前記配線と重なる領域と、前記トランジスタが有する半導体層と重なる領域と、前記ソース配線と重なる領域と、前記画素電極と重なる領域と、を有し、
    前記配線は、Ｃｕを含み、
    前記画素電極は、複数の開口を有し、
    前記絶縁膜は、前記トランジスタ上に設けられており、
    前記共通電極及び前記画素電極の各々は、透光性導電層であり、
    前記液晶は、前記共通電極と前記画素電極間の電界により制御される液晶表示装置。
  3. 第１の基板上に、
    共通電極と、
    前記共通電極上に設けられ、且つ前記共通電極と電気的に接続された配線と、
    前記共通電極上及び前記配線上の絶縁膜と、
    前記絶縁膜上の画素電極と、
    樹脂スペーサと、
    前記共通電極上及び前記画素電極上の液晶と、
    前記画素電極と電気的に接続されたトランジスタと、
    前記トランジスタと電気的に接続されたゲート配線と、
    前記トランジスタと電気的に接続されたソース配線と、を有し、
    前記共通電極は、平面視において、前記ゲート配線と重なる領域と、前記配線と重なる領域と、前記トランジスタが有する半導体層と重なる領域と、前記ソース配線と重なる領域と、前記画素電極と重なる領域と、を有し、
    前記配線は、Ｍｏを含む第１の層と、Ｍｏを含む第２の層と、前記第１の層と前記第２の層との間に、Ａｌを含む第３の層と、を有し、
    前記画素電極は、複数の開口を有し、
    前記配線は、前記ゲート配線と平行もしくは概略平行となる領域を有し、
    前記絶縁膜は、前記トランジスタ上に設けられており、
    前記共通電極及び前記画素電極の各々は、透光性導電層であり、
    前記液晶は、前記共通電極と前記画素電極間の電界により制御される液晶表示装置。
  4. 第１の基板上に、
    共通電極と、
    前記共通電極上に設けられ、且つ前記共通電極と電気的に接続された配線と、
    前記共通電極上及び前記配線上の絶縁膜と、
    前記絶縁膜上の画素電極と、
    樹脂スペーサと、
    前記共通電極上及び前記画素電極上の液晶と、
    前記画素電極と電気的に接続されたトランジスタと、
    前記トランジスタと電気的に接続されたゲート配線と、
    前記トランジスタと電気的に接続されたソース配線と、を有し、
    前記共通電極は、平面視において、前記ゲート配線と重なる領域と、前記配線と重なる領域と、前記トランジスタが有する半導体層と重なる領域と、前記ソース配線と重なる領域と、前記画素電極と重なる領域と、を有し、
    前記配線は、Ｃｕを含み、
    前記画素電極は、複数の開口を有し、
    前記配線は、前記ゲート配線と平行もしくは概略平行となる領域を有し、
    前記絶縁膜は、前記トランジスタ上に設けられており、
    前記共通電極及び前記画素電極の各々は、透光性導電層であり、
    前記液晶は、前記共通電極と前記画素電極間の電界により制御される液晶表示装置。
  5. 請求項１乃至４のいずれか一において、
    平面視において、前記複数の開口の各々は、くの字形であり、
    前記ソース配線は、前記くの字形に沿って配置された領域を有する液晶表示装置。
  6. 請求項１乃至５のいずれか一において、
    導電層を有し、
    前記導電層と前記ソース配線とは、同じ材料を有し、
    前記導電層は、前記共通電極と電気的に接続されている液晶表示装置。
  7. 請求項１乃至６のいずれか一において、
    前記半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体を有することを特徴とする液晶表示装置。
  8. 請求項１乃至７のいずれか一において、
    第２の基板を有し、
    前記第２の基板は、カラーフィルタを有する液晶表示装置。
  9. 請求項１乃至８のいずれか一において、
    前記共通電極及び前記画素電極の各々は、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ、ＣＴＯまたは酸化珪素を添加したＩＴＯである液晶表示装置。
  10. 請求項１乃至９のいずれか一において、
    前記共通電極は、前記ソース配線の延在する方向に複数の画素に渡って配置され、
    前記共通電極は、前記ゲート配線の延在する方向に複数の画素に渡って配置されている液晶表示装置。
JP2019086997A 2019-04-29 2019-04-29 液晶表示装置 Withdrawn JP2019144589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019086997A JP2019144589A (ja) 2019-04-29 2019-04-29 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086997A JP2019144589A (ja) 2019-04-29 2019-04-29 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018033278A Division JP2018124558A (ja) 2018-02-27 2018-02-27 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2019144589A true JP2019144589A (ja) 2019-08-29

Family

ID=67772310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086997A Withdrawn JP2019144589A (ja) 2019-04-29 2019-04-29 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2019144589A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201830A1 (zh) * 2022-04-20 2023-10-26 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392923A (ja) * 1986-10-08 1988-04-23 Toshiba Corp 液晶表示装置
JPH01274115A (ja) * 1988-04-27 1989-11-01 Seiko Epson Corp 液晶ライトバルブ
JPH04317027A (ja) * 1991-04-16 1992-11-09 Seiko Instr Inc 多色表示装置
JPH09179134A (ja) * 1995-12-26 1997-07-11 Sharp Corp 液晶表示装置及びその製造方法
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP2001174818A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 液晶表示装置
JP2001235765A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 液晶表示装置
JP2002090781A (ja) * 2000-06-29 2002-03-27 Hynix Semiconductor Inc フリンジフィールド駆動モード液晶表示装置の製造方法
JP2002258262A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2003195352A (ja) * 2001-10-15 2003-07-09 Hitachi Ltd 液晶表示装置、画像表示装置およびその製造方法
JP2004361700A (ja) * 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置
JP2005148602A (ja) * 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置
KR20050058105A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
US20060146255A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
JP2006276112A (ja) * 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392923A (ja) * 1986-10-08 1988-04-23 Toshiba Corp 液晶表示装置
JPH01274115A (ja) * 1988-04-27 1989-11-01 Seiko Epson Corp 液晶ライトバルブ
JPH04317027A (ja) * 1991-04-16 1992-11-09 Seiko Instr Inc 多色表示装置
JPH09179134A (ja) * 1995-12-26 1997-07-11 Sharp Corp 液晶表示装置及びその製造方法
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP2001174818A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 液晶表示装置
JP2001235765A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 液晶表示装置
JP2002090781A (ja) * 2000-06-29 2002-03-27 Hynix Semiconductor Inc フリンジフィールド駆動モード液晶表示装置の製造方法
JP2002258262A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2003195352A (ja) * 2001-10-15 2003-07-09 Hitachi Ltd 液晶表示装置、画像表示装置およびその製造方法
JP2004361700A (ja) * 2003-06-05 2004-12-24 Hitachi Displays Ltd 表示装置
JP2005148602A (ja) * 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置
KR20050058105A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
US20060146255A1 (en) * 2004-12-31 2006-07-06 Ahn Byung C Liquid crystal display device and fabricating method thereof
JP2006276112A (ja) * 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201830A1 (zh) * 2022-04-20 2023-10-26 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Similar Documents

Publication Publication Date Title
JP5216204B2 (ja) 液晶表示装置及びその作製方法
JP5521082B2 (ja) 液晶表示装置
JP2013218337A (ja) 表示装置、表示モジュール、及び電子機器
JP6496433B2 (ja) 液晶表示装置
JP2019144589A (ja) 液晶表示装置
JP5604411B2 (ja) 液晶表示装置
JP6994493B2 (ja) 半導体装置
JP6126718B2 (ja) 液晶表示装置
JP2016006551A (ja) 液晶表示装置
JP5913419B2 (ja) 液晶表示装置
JP2014074917A (ja) 発光装置
JP2018124558A (ja) 液晶表示装置
JP2017016143A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190430

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190430

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200804

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201008