JP2001235765A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001235765A JP2001235765A JP2000045810A JP2000045810A JP2001235765A JP 2001235765 A JP2001235765 A JP 2001235765A JP 2000045810 A JP2000045810 A JP 2000045810A JP 2000045810 A JP2000045810 A JP 2000045810A JP 2001235765 A JP2001235765 A JP 2001235765A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】高開口率でかつ画質劣化のより少ない液晶表示
装置を実現する。 【解決手段】画素電極１３と信号配線電極１２を絶縁膜
を介して重畳させ、前記絶縁膜として、誘電率２．５以
下の多孔質シリカ膜２３０とＳｉ3Ｎ4膜からなる保護絶
縁膜２３１を備えることで、画素電極１３と信号配線電
極１２間の寄生容量を低減し、信号のクロストークによ
る画像のシャドウイングを防止する。
装置を実現する。 【解決手段】画素電極１３と信号配線電極１２を絶縁膜
を介して重畳させ、前記絶縁膜として、誘電率２．５以
下の多孔質シリカ膜２３０とＳｉ3Ｎ4膜からなる保護絶
縁膜２３１を備えることで、画素電極１３と信号配線電
極１２間の寄生容量を低減し、信号のクロストークによ
る画像のシャドウイングを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、高精細高画質のＴＦＴアクティブマトリック
ス方式の液晶表示装置の構造に関する。
り、特に、高精細高画質のＴＦＴアクティブマトリック
ス方式の液晶表示装置の構造に関する。
【０００２】
【従来の技術】ＯＡ機器等の画像情報、文字情報の表示
装置として、薄膜トランジスタ（以下ＴＦＴと記す）を
用いたアクティブマトリックス方式の液晶表示装置が知
られている。この種の液晶表示装置においては低コスト
化、高精細化、高画質化が重要な課題である。
装置として、薄膜トランジスタ（以下ＴＦＴと記す）を
用いたアクティブマトリックス方式の液晶表示装置が知
られている。この種の液晶表示装置においては低コスト
化、高精細化、高画質化が重要な課題である。
【０００３】低コスト化のために、ＴＦＴアクティブマ
トリックスを駆動する周辺駆動回路をもＴＦＴで構成
し、同一基板上に集積する回路内蔵技術の従来技術が特
開平８−１６７７２２号公報（第１の従来技術）に記載
されている。駆動回路を内蔵することにより、外部接続
のための接続端子の数を劇的に減らすことができるの
で、従来のように駆動ＬＳＩチップを実装する方式にく
らべてより画素ピッチの微細な高精細の表示装置を安価
に実現することが可能となる。
トリックスを駆動する周辺駆動回路をもＴＦＴで構成
し、同一基板上に集積する回路内蔵技術の従来技術が特
開平８−１６７７２２号公報（第１の従来技術）に記載
されている。駆動回路を内蔵することにより、外部接続
のための接続端子の数を劇的に減らすことができるの
で、従来のように駆動ＬＳＩチップを実装する方式にく
らべてより画素ピッチの微細な高精細の表示装置を安価
に実現することが可能となる。
【０００４】一方、画素ピッチが微細になってくると，
画素開口率（単位画素内で光が透過する面積の比率）が
減少し、光利用効率が低下するという問題が顕在化す
る。この問題を解決するためにさまざまな高開口率化技
術が提案されている。その一つとして、特開平９−２２
０２８号公報（第２の従来技術）には、液晶を駆動する
画素電極と信号配線あるいは走査配線の間に感光性のレ
ジストあるいはそのほかの有機膜を配置して画素電極と
配線電極を重畳させることにより高開口率を得る方法が
開示されている。
画素開口率（単位画素内で光が透過する面積の比率）が
減少し、光利用効率が低下するという問題が顕在化す
る。この問題を解決するためにさまざまな高開口率化技
術が提案されている。その一つとして、特開平９−２２
０２８号公報（第２の従来技術）には、液晶を駆動する
画素電極と信号配線あるいは走査配線の間に感光性のレ
ジストあるいはそのほかの有機膜を配置して画素電極と
配線電極を重畳させることにより高開口率を得る方法が
開示されている。
【０００５】この従来技術は画素電極と配線電極を重畳
させたときに形成される、画素電極と配線電極間の寄生
容量を、誘電率２．７の有機膜を２ないし３μｍの厚み
で形成することにより低減している。
させたときに形成される、画素電極と配線電極間の寄生
容量を、誘電率２．７の有機膜を２ないし３μｍの厚み
で形成することにより低減している。
【０００６】
【発明が解決しようとする課題】上記第２の従来技術の
ように画素電極と配線電極を重畳させることは画素開口
率を改善するためには非常に有効な手法であるが、一
方、配線と画素電極間の間の寄生容量が大きくなるとい
う欠点がある。特に、映像信号を供給する信号配線と画
素電極間に大きな寄生容量が形成されると、信号のクロ
ストークにより縦スミアと呼ばれる縦方向の画像のシャ
ドウイングが発生し画質が低下する。上記第２の従来技
術では画素電極と配線電極の間に形成する誘電体膜を、
誘電率２．７の有機膜とし２ないし３μｍの厚みで形成
することにより寄生容量を低減している。
ように画素電極と配線電極を重畳させることは画素開口
率を改善するためには非常に有効な手法であるが、一
方、配線と画素電極間の間の寄生容量が大きくなるとい
う欠点がある。特に、映像信号を供給する信号配線と画
素電極間に大きな寄生容量が形成されると、信号のクロ
ストークにより縦スミアと呼ばれる縦方向の画像のシャ
ドウイングが発生し画質が低下する。上記第２の従来技
術では画素電極と配線電極の間に形成する誘電体膜を、
誘電率２．７の有機膜とし２ないし３μｍの厚みで形成
することにより寄生容量を低減している。
【０００７】しかしながら、上記の従来技術には以下の
ような問題がある。第１に耐熱性が無機膜にくらべ劣る
レジストなどの有機膜の上に画素電極となるＩＴＯ電極
を形成する際に、有機膜表面にしわが発生し、光透過率
が低下することがある。これは有機膜の耐熱性が充分で
ないためにおこる。これを防止するため、有機膜の耐熱
性を改善すると膜の誘電率が大きくなり、所望の寄生容
量低減の効果が小さくなってしまう。
ような問題がある。第１に耐熱性が無機膜にくらべ劣る
レジストなどの有機膜の上に画素電極となるＩＴＯ電極
を形成する際に、有機膜表面にしわが発生し、光透過率
が低下することがある。これは有機膜の耐熱性が充分で
ないためにおこる。これを防止するため、有機膜の耐熱
性を改善すると膜の誘電率が大きくなり、所望の寄生容
量低減の効果が小さくなってしまう。
【０００８】また、誘電率２．７という値は、寄生容量
低減のためには充分小さい値ではなく、実際にはさらに
小さな誘電率の膜が望まれるが、一般に有機材料では誘
電率２．５以下となるような膜を得ることは困難であ
り、無理に誘電率を小さくすると耐熱性が低下し、上記
のような問題が発生する。
低減のためには充分小さい値ではなく、実際にはさらに
小さな誘電率の膜が望まれるが、一般に有機材料では誘
電率２．５以下となるような膜を得ることは困難であ
り、無理に誘電率を小さくすると耐熱性が低下し、上記
のような問題が発生する。
【０００９】さらに、上記第２の従来技術で形成される
画素構造を有する液晶表示装置において、上記第１の従
来技術のように、ＴＦＴで形成した周辺駆動回路を同一
基板上に内蔵した場合、特に画質に与える影響が大きく
なる。
画素構造を有する液晶表示装置において、上記第１の従
来技術のように、ＴＦＴで形成した周辺駆動回路を同一
基板上に内蔵した場合、特に画質に与える影響が大きく
なる。
【００１０】ガラス基板上に集積する周辺駆動回路には
多結晶シリコンを半導体活性層として用いたＴＦＴが一
般的に用いられるが、このような多結晶シリコンＴＦＴ
は、キャリア移動度が単結晶シリコンにくらべ劣ること
や、駆動回路素子のゲート長やゲート酸化膜の膜厚をシ
リコンウエハを用いて製造されるドライバＬＳＩで用い
られるトランジスタほど小さくすることは困難であるこ
とから、電流駆動能力が充分ではない。このため、ドラ
イバＬＳＩを液晶パネルの外に設ける回路外付け型の液
晶表示装置にくらべ、駆動回路内蔵型液晶表示装置では
特に、駆動回路からみて負荷容量となる画素電極と配線
電極間の寄生容量を小さくする必要がある。
多結晶シリコンを半導体活性層として用いたＴＦＴが一
般的に用いられるが、このような多結晶シリコンＴＦＴ
は、キャリア移動度が単結晶シリコンにくらべ劣ること
や、駆動回路素子のゲート長やゲート酸化膜の膜厚をシ
リコンウエハを用いて製造されるドライバＬＳＩで用い
られるトランジスタほど小さくすることは困難であるこ
とから、電流駆動能力が充分ではない。このため、ドラ
イバＬＳＩを液晶パネルの外に設ける回路外付け型の液
晶表示装置にくらべ、駆動回路内蔵型液晶表示装置では
特に、駆動回路からみて負荷容量となる画素電極と配線
電極間の寄生容量を小さくする必要がある。
【００１１】このような目的のためには誘電率２．７と
いう値は充分小さいとは言えず、さらに誘電率の小さな
材料が必要となっている。
いう値は充分小さいとは言えず、さらに誘電率の小さな
材料が必要となっている。
【００１２】本発明の目的は、上述したような問題を解
決し、画素電極と配線電極間の寄生容量を充分に低減で
きる構成を備えた液晶表示装置を提供することにある。
決し、画素電極と配線電極間の寄生容量を充分に低減で
きる構成を備えた液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明では、複数の信号電極と複数の走査電極が交差
する点の近傍に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタの各々に接続され前記複数
の信号電極と絶縁層によって絶縁分離された画素電極と
を有し、前記画素電極に与える電圧によって液晶層を駆
動する液晶表示装置において、前記画素電極の一部と前
記複数の信号電極の一部を重畳させ、前記画素電極と前
記複数の信号電極とを絶縁分離する絶縁層を、少なくと
も１層の酸化珪素を主成分とする多孔質絶縁膜を含むよ
うに構成したことを特徴とする。
に本発明では、複数の信号電極と複数の走査電極が交差
する点の近傍に形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタの各々に接続され前記複数
の信号電極と絶縁層によって絶縁分離された画素電極と
を有し、前記画素電極に与える電圧によって液晶層を駆
動する液晶表示装置において、前記画素電極の一部と前
記複数の信号電極の一部を重畳させ、前記画素電極と前
記複数の信号電極とを絶縁分離する絶縁層を、少なくと
も１層の酸化珪素を主成分とする多孔質絶縁膜を含むよ
うに構成したことを特徴とする。
【００１４】
【発明の実施の形態】本発明は、少なくとも一方が透明
な一対の基板と、この基板に挟持された液晶層を有する
液晶表示装置において、前記一対の基板の一方は少なく
ともその主表面が絶縁性であって、前記絶縁性の主表面
に形成された複数の走査電極と、前記複数の走査電極に
交差するように形成された複数の信号電極と、前記複数
の信号電極と複数の走査電極が交差する点の近傍に形成
された複数の薄膜トランジスタと、前記複数の薄膜トラ
ンジスタの各々に接続され前記複数の信号電極と絶縁層
によって絶縁分離された画素電極とを有し、前記画素電
極に与える電圧によって前記液晶層を駆動する機能をさ
らに有する液晶表示装置において、前記画素電極の一部
と前記複数の信号電極の一部を重畳させ、前記画素電極
と前記複数の信号電極とを絶縁分離する絶縁層を、少な
くとも１層の酸化珪素を主成分とする多孔質絶縁膜を含
むように構成したものである。
な一対の基板と、この基板に挟持された液晶層を有する
液晶表示装置において、前記一対の基板の一方は少なく
ともその主表面が絶縁性であって、前記絶縁性の主表面
に形成された複数の走査電極と、前記複数の走査電極に
交差するように形成された複数の信号電極と、前記複数
の信号電極と複数の走査電極が交差する点の近傍に形成
された複数の薄膜トランジスタと、前記複数の薄膜トラ
ンジスタの各々に接続され前記複数の信号電極と絶縁層
によって絶縁分離された画素電極とを有し、前記画素電
極に与える電圧によって前記液晶層を駆動する機能をさ
らに有する液晶表示装置において、前記画素電極の一部
と前記複数の信号電極の一部を重畳させ、前記画素電極
と前記複数の信号電極とを絶縁分離する絶縁層を、少な
くとも１層の酸化珪素を主成分とする多孔質絶縁膜を含
むように構成したものである。
【００１５】この時、前記多孔質絶縁膜は主成分が酸化
珪素であって比誘電率が２．５以下であるか、あるい
は、主成分が酸化珪素であってその密度が０．０５ｇ／
ｃｍ3以上０．３ｇ／ｃｍ3以下とした。また、より望ま
しい構成として、前記画素電極と前記複数の信号電極と
を絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜
または窒化珪素膜と多孔質絶縁膜からなる多層構造とし
た。さらにまた、前記多孔質絶縁膜は、主成分が酸化珪
素であってポロジティが２５％以上７５％以下であるこ
とが好ましい。ここでポロジティとは膜中で空隙の体積
割合を意味する。
珪素であって比誘電率が２．５以下であるか、あるい
は、主成分が酸化珪素であってその密度が０．０５ｇ／
ｃｍ3以上０．３ｇ／ｃｍ3以下とした。また、より望ま
しい構成として、前記画素電極と前記複数の信号電極と
を絶縁分離する絶縁層は、少なくとも１層の酸化珪素膜
または窒化珪素膜と多孔質絶縁膜からなる多層構造とし
た。さらにまた、前記多孔質絶縁膜は、主成分が酸化珪
素であってポロジティが２５％以上７５％以下であるこ
とが好ましい。ここでポロジティとは膜中で空隙の体積
割合を意味する。
【００１６】本発明によれば、画素電極と信号配線電極
間に介在する誘電体膜に酸化珪素を主成分とする多孔質
膜絶縁膜を用いることにより、比誘電率を従来にくらべ
飛躍的に低減できるため寄生容量を大幅に低減できる。
特に、多孔質絶縁膜の密度を０．０５ｇ／ｃｍ3以上
０．３ｇ／ｃｍ3以下とすることにより、比誘電率が
２．５以下とできる。
間に介在する誘電体膜に酸化珪素を主成分とする多孔質
膜絶縁膜を用いることにより、比誘電率を従来にくらべ
飛躍的に低減できるため寄生容量を大幅に低減できる。
特に、多孔質絶縁膜の密度を０．０５ｇ／ｃｍ3以上
０．３ｇ／ｃｍ3以下とすることにより、比誘電率が
２．５以下とできる。
【００１７】さらに、本発明では、前記画素電極と前記
複数の信号電極とを絶縁分離する絶縁層は、少なくとも
１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜から
なる多層構造とし、画素電極となるＩＴＯ電極と多孔質
膜とが直接接触しないようにした。このような構成とす
ることにより、ＩＴＯをエッチングする際に、ＩＴＯの
エッチング液である臭化水素酸などの強酸が多孔質膜中
に侵入し，毛細管圧により多孔質膜を破壊する、あるい
は、後の工程での汚染源となることを防止できる。
複数の信号電極とを絶縁分離する絶縁層は、少なくとも
１層の酸化珪素膜または窒化珪素膜と多孔質絶縁膜から
なる多層構造とし、画素電極となるＩＴＯ電極と多孔質
膜とが直接接触しないようにした。このような構成とす
ることにより、ＩＴＯをエッチングする際に、ＩＴＯの
エッチング液である臭化水素酸などの強酸が多孔質膜中
に侵入し，毛細管圧により多孔質膜を破壊する、あるい
は、後の工程での汚染源となることを防止できる。
【００１８】本発明のその他の特徴は以下の実施の形態
から明らかとなるであろう。以下、本発明の実施の形態
を図面を用いて説明する。
から明らかとなるであろう。以下、本発明の実施の形態
を図面を用いて説明する。
【００１９】（実施の形態１）図１および図２は本発明
の第１の実施形態における液晶表示装置に係る単位画素
の断面および平面図である。図１は図２中Ａ−Ａ’部の
断面を示す。
の第１の実施形態における液晶表示装置に係る単位画素
の断面および平面図である。図１は図２中Ａ−Ａ’部の
断面を示す。
【００２０】本実施形態の液晶表示装置において、全体
は歪点約６７０°Ｃの無アルカリガラス基板１上に膜厚
５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ
2膜２からなるバッファ絶縁膜２３の上に形成されてい
る。バッファ絶縁膜２３はガラス基板１からのＮａ等の
不純物の拡散を防止する役割を持つ。バッファ絶縁膜２
３上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ
‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ
膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接
し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３の各
々はソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ
膜３１に接している。高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３
はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
層として作用し、ｐｏｌｙ−Ｓｉ層中ドレイン近傍の横
方向電界を緩和し、ホットキャリアの発生を抑制する働
きを持つ。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2か
らなるゲート絶縁膜２０を介してＭｏよりなる走査配線
電極１０が形成されている。
は歪点約６７０°Ｃの無アルカリガラス基板１上に膜厚
５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ
2膜２からなるバッファ絶縁膜２３の上に形成されてい
る。バッファ絶縁膜２３はガラス基板１からのＮａ等の
不純物の拡散を防止する役割を持つ。バッファ絶縁膜２
３上には膜厚５０ｎｍの真性多結晶Ｓｉ（以下ｐｏｌｙ
‐Ｓｉと記す）膜３０が形成され、真性ｐｏｌｙ−Ｓｉ
膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３に接
し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３の各
々はソース、ドレインとなる低抵抗Ｎ型ｐｏｌｙ−Ｓｉ
膜３１に接している。高抵抗Ｎ型ｐｏｌｙ−Ｓｉ膜３３
はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
層として作用し、ｐｏｌｙ−Ｓｉ層中ドレイン近傍の横
方向電界を緩和し、ホットキャリアの発生を抑制する働
きを持つ。真性ｐｏｌｙ−Ｓｉ膜３０上にはＳｉＯ2か
らなるゲート絶縁膜２０を介してＭｏよりなる走査配線
電極１０が形成されている。
【００２１】さらに、本液晶表示装置においては、上記
部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１
が形成され、層間絶縁膜２１に設けたコンタクトスルー
ホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりな
る信号配線電極１２およびソース電極１１が前記Ｎ型の
低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。Ａｌの下層
のＭｏ膜は低抵抗ｐｏｌｙ−Ｓｉ膜とＡｌの間のコンタ
クト抵抗を、Ａｌの上層のＭｏ膜はソース電極と画素電
極の間のコンタクト抵抗を低減するために設けている。
また、多結晶シリコン膜の一部の上にはゲート絶縁膜２
０を介してＭｏよりなる共通電極１５が形成され電荷蓄
積容量Ｃｓｔを構成している。本実施形態では、これら
のＴＦＴおよび容量素子全体は膜厚２μｍのＳｉＯ2を
主成分とする多孔質絶縁膜２３０により被覆されてい
る。
部材全部を覆うようにＳｉＯ2からなる層間絶縁膜２１
が形成され、層間絶縁膜２１に設けたコンタクトスルー
ホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりな
る信号配線電極１２およびソース電極１１が前記Ｎ型の
低抵抗ｐｏｌｙ−Ｓｉ層に接続されている。Ａｌの下層
のＭｏ膜は低抵抗ｐｏｌｙ−Ｓｉ膜とＡｌの間のコンタ
クト抵抗を、Ａｌの上層のＭｏ膜はソース電極と画素電
極の間のコンタクト抵抗を低減するために設けている。
また、多結晶シリコン膜の一部の上にはゲート絶縁膜２
０を介してＭｏよりなる共通電極１５が形成され電荷蓄
積容量Ｃｓｔを構成している。本実施形態では、これら
のＴＦＴおよび容量素子全体は膜厚２μｍのＳｉＯ2を
主成分とする多孔質絶縁膜２３０により被覆されてい
る。
【００２２】さらに本液晶表示装置のＴＦＴのソース電
極１１には、層間絶縁膜２１および多孔質絶縁膜２３０
に設けたコンタクトスルーホールを介してインジウム‐
スズ酸化物（ＩＴＯ）よりなる画素電極１３が接続され
ている。なお、図２に示すように、本実施形態の液晶表
示装置においては、画素電極１３の端部と信号配線電極
１２は互いに重畳するように配置されている。また、前
記多孔質絶縁膜２３０は膜中の空隙の体積分率が約４０
％で比誘電率２．３を有するものである。
極１１には、層間絶縁膜２１および多孔質絶縁膜２３０
に設けたコンタクトスルーホールを介してインジウム‐
スズ酸化物（ＩＴＯ）よりなる画素電極１３が接続され
ている。なお、図２に示すように、本実施形態の液晶表
示装置においては、画素電極１３の端部と信号配線電極
１２は互いに重畳するように配置されている。また、前
記多孔質絶縁膜２３０は膜中の空隙の体積分率が約４０
％で比誘電率２．３を有するものである。
【００２３】本実施形態によれば、画素電極１３と信号
配線電極１２を絶縁層２３０を介して互いに重畳させる
ことにより、開口率を向上できる。また、このように開
口率が向上された構造において、信号配線電極１２と画
素電極１３の間の絶縁膜２３０に、膜中の空隙の体積分
率が約４０％で比誘電率２．３のＳｉＯ2を主成分とす
る多孔質膜を用いることにより、信号配線電極１２と画
素電極１３の間の寄生容量を効果的に低減できる。例え
ば、上記例の構成では、画素電極１３と信号配線電極１
２間の単位長さあたりの寄生容量は約０．０１ｆＦ／μ
ｍとなり、画素ピッチを２００μｍとすると、１個の画
素と１本の信号配線電極間の寄生容量値は約２ｆＦと充
分小さな値にできた。
配線電極１２を絶縁層２３０を介して互いに重畳させる
ことにより、開口率を向上できる。また、このように開
口率が向上された構造において、信号配線電極１２と画
素電極１３の間の絶縁膜２３０に、膜中の空隙の体積分
率が約４０％で比誘電率２．３のＳｉＯ2を主成分とす
る多孔質膜を用いることにより、信号配線電極１２と画
素電極１３の間の寄生容量を効果的に低減できる。例え
ば、上記例の構成では、画素電極１３と信号配線電極１
２間の単位長さあたりの寄生容量は約０．０１ｆＦ／μ
ｍとなり、画素ピッチを２００μｍとすると、１個の画
素と１本の信号配線電極間の寄生容量値は約２ｆＦと充
分小さな値にできた。
【００２４】（実施の形態２）図３は本発明の第２の実
施形態の液晶表示装置の単位画素の断面図である。本実
施形態の平面パターンは図２に示されたものとほぼ同一
であるため、ここでは図示しない。本実施形態において
は、画素電極１３と信号配線電極１２を分離する絶縁層
がＳｉＯ2を主成分とする多孔質絶縁膜２３０とＳｉ3Ｎ
4からなる保護絶縁膜膜２３１の２層構造となっている
点に特徴がある。
施形態の液晶表示装置の単位画素の断面図である。本実
施形態の平面パターンは図２に示されたものとほぼ同一
であるため、ここでは図示しない。本実施形態において
は、画素電極１３と信号配線電極１２を分離する絶縁層
がＳｉＯ2を主成分とする多孔質絶縁膜２３０とＳｉ3Ｎ
4からなる保護絶縁膜膜２３１の２層構造となっている
点に特徴がある。
【００２５】本実施形態のようにＩＴＯからなる画素電
極１３と多孔質絶縁膜２３０の間に多孔質ではない通常
の絶縁膜を挟むことにより、ＩＴＯの密着性が向上す
る。また、ＩＴＯのエッチング加工時に多孔質絶縁膜２
３０がエッチング液に曝されることがないので、エッチ
ング液による多孔質絶縁膜へのダメージ、具体的にはエ
ッチング液が多孔質膜に浸透することで発生する毛管圧
による膜の破壊を防止することができる。
極１３と多孔質絶縁膜２３０の間に多孔質ではない通常
の絶縁膜を挟むことにより、ＩＴＯの密着性が向上す
る。また、ＩＴＯのエッチング加工時に多孔質絶縁膜２
３０がエッチング液に曝されることがないので、エッチ
ング液による多孔質絶縁膜へのダメージ、具体的にはエ
ッチング液が多孔質膜に浸透することで発生する毛管圧
による膜の破壊を防止することができる。
【００２６】多孔質絶縁膜とＩＴＯ電極との間の絶縁膜
はＳｉ3Ｎ4に限らず、通常のＳｉＯ 2膜あるいはＳｉＯ
ｘＮｙ膜等でも同様な効果が得られる。
はＳｉ3Ｎ4に限らず、通常のＳｉＯ 2膜あるいはＳｉＯ
ｘＮｙ膜等でも同様な効果が得られる。
【００２７】（実施の形態３）以上の２つの実施の形態
では、多孔質絶縁膜は液晶表示装置の画素電極と信号配
線電極の間を絶縁分離するために用いたが、多孔質絶縁
膜が低誘電率であるという特徴は、液晶表示装置の信号
配線電極と走査配線電極の間の絶縁膜に用いても生かす
ことができる。
では、多孔質絶縁膜は液晶表示装置の画素電極と信号配
線電極の間を絶縁分離するために用いたが、多孔質絶縁
膜が低誘電率であるという特徴は、液晶表示装置の信号
配線電極と走査配線電極の間の絶縁膜に用いても生かす
ことができる。
【００２８】図４は本発明の第３の実施形態の液晶表示
装置の単位画素の断面図である。本実施形態の平面パタ
ーンは図２に示しされたものとほぼ同一である。本実施
形態においては、走査配線電極１０および共通電極１５
と信号配線電極１２の間の層間絶縁膜としてＳｉＯ2を
主成分とする多孔質絶縁膜２３０を用いた点に特徴があ
る。
装置の単位画素の断面図である。本実施形態の平面パタ
ーンは図２に示しされたものとほぼ同一である。本実施
形態においては、走査配線電極１０および共通電極１５
と信号配線電極１２の間の層間絶縁膜としてＳｉＯ2を
主成分とする多孔質絶縁膜２３０を用いた点に特徴があ
る。
【００２９】本実施形態の構成によれば、信号配線電極
１２と走査配線電極１０の間に形成される容量を低減で
きるため，駆動回路から見た負荷容量を小さくできる。
このような低負荷容量化により駆動回路の消費電力を低
減することが可能になる。この特徴は特にバックライト
を用いない反射型液晶表示装置と組み合わせることによ
り、非常に低消費電力な液晶表示装置を構成するために
有効である。
１２と走査配線電極１０の間に形成される容量を低減で
きるため，駆動回路から見た負荷容量を小さくできる。
このような低負荷容量化により駆動回路の消費電力を低
減することが可能になる。この特徴は特にバックライト
を用いない反射型液晶表示装置と組み合わせることによ
り、非常に低消費電力な液晶表示装置を構成するために
有効である。
【００３０】（実施の形態４）図５および図６は本発明
の第４の実施の形態に係る液晶表示装置の単位画素の断
面および平面図である。図５は図６中Ｄ−Ｄ’で示した
線での断面図である。本実施の形態は逆スタガ型のＴＦ
Ｔを駆動素子として用いた点に特徴がある。
の第４の実施の形態に係る液晶表示装置の単位画素の断
面および平面図である。図５は図６中Ｄ−Ｄ’で示した
線での断面図である。本実施の形態は逆スタガ型のＴＦ
Ｔを駆動素子として用いた点に特徴がある。
【００３１】本実施形態では、歪点約６７０°Ｃの無ア
ルカリガラス基板１上にＣｒよりなる走査電極配線１０
が形成され、これを覆うようにＳｉ3Ｎ4からなるゲート
絶縁膜２４が形成されている。前記走査配線電極１０上
には前記ゲート絶縁膜２４を介して、ほぼ真性の水素化
非晶質シリコン３００のパターンが形成され、前記ほぼ
真性の水素化非晶質シリコン３００上には一対のｎ型に
ドープされた水素化非晶質シリコン３１０が形成されて
いる。前記一対のｎ型にドープされた水素化非晶質シリ
コン３１０にはそれぞれ、Ｍｏ、Ａｌ、Ｍｏの３層の積
層膜よりなる信号配線電極１２およびソース電極１１が
接触している。また、前記走査配線電極１０の他の部分
の上にはＭｏ、Ａｌ、Ｍｏの３層の積層膜よりなる容量
電極１６がゲート絶縁膜２４を介して形成され、蓄積容
量を形成している。
ルカリガラス基板１上にＣｒよりなる走査電極配線１０
が形成され、これを覆うようにＳｉ3Ｎ4からなるゲート
絶縁膜２４が形成されている。前記走査配線電極１０上
には前記ゲート絶縁膜２４を介して、ほぼ真性の水素化
非晶質シリコン３００のパターンが形成され、前記ほぼ
真性の水素化非晶質シリコン３００上には一対のｎ型に
ドープされた水素化非晶質シリコン３１０が形成されて
いる。前記一対のｎ型にドープされた水素化非晶質シリ
コン３１０にはそれぞれ、Ｍｏ、Ａｌ、Ｍｏの３層の積
層膜よりなる信号配線電極１２およびソース電極１１が
接触している。また、前記走査配線電極１０の他の部分
の上にはＭｏ、Ａｌ、Ｍｏの３層の積層膜よりなる容量
電極１６がゲート絶縁膜２４を介して形成され、蓄積容
量を形成している。
【００３２】さらに本実施形態では、ＴＦＴと容量素子
全体を被覆するように、Ｓｉ3Ｎ4よりなる保護絶縁膜２
３１が形成され、さらに保護絶縁膜２３１上にはＳｉＯ
2を主成分とする多孔質絶縁膜２３０が形成されてい
る。前記多孔質絶縁膜２３０上にはＩＴＯからなる画素
電極１３が、その端部が前記信号配線電極１２と重畳す
るように形成され、保護絶縁膜２３１および多孔質絶縁
膜２３０に開口したスルーホ−ルを介してＴＦＴのソー
ス電極１１と容量電極１６に接続されている。
全体を被覆するように、Ｓｉ3Ｎ4よりなる保護絶縁膜２
３１が形成され、さらに保護絶縁膜２３１上にはＳｉＯ
2を主成分とする多孔質絶縁膜２３０が形成されてい
る。前記多孔質絶縁膜２３０上にはＩＴＯからなる画素
電極１３が、その端部が前記信号配線電極１２と重畳す
るように形成され、保護絶縁膜２３１および多孔質絶縁
膜２３０に開口したスルーホ−ルを介してＴＦＴのソー
ス電極１１と容量電極１６に接続されている。
【００３３】本実施形態では、画素電極１３と前記信号
配線電極１２と重畳させつつ前記第１の実施形態と同様
に画素電極１３と信号配線電極１２間の寄生容量を低減
できるので、開口率が大きくかつクロストークがない良
好な画質を持つ液晶表示装置を実現できる。
配線電極１２と重畳させつつ前記第１の実施形態と同様
に画素電極１３と信号配線電極１２間の寄生容量を低減
できるので、開口率が大きくかつクロストークがない良
好な画質を持つ液晶表示装置を実現できる。
【００３４】また、本実施形態では逆スタガ型のＴＦＴ
を用いているが、逆スタガ型のＴＦＴでは１対のｎ型水
素化非晶質シリコン膜の間に形成される真性水素化非晶
質シリコン膜面と保護絶縁膜との界面（バックチャネル
と称する）性質がＴＦＴのオフ特性に強い影響をおよぼ
す。このため、多孔質絶縁膜のような水分等を吸着しや
すい物質をＴＦＴ上に直接形成することは望ましくな
い。このため本実施形態では多孔質膜とＴＦＴの間にＳ
ｉ3Ｎ4からなる保護絶縁膜２３１を設けた。このことに
より、オフ電流が小さく安定なＴＦＴを形成できるので
良好な画質を持つ液晶表示装置を実現できる。
を用いているが、逆スタガ型のＴＦＴでは１対のｎ型水
素化非晶質シリコン膜の間に形成される真性水素化非晶
質シリコン膜面と保護絶縁膜との界面（バックチャネル
と称する）性質がＴＦＴのオフ特性に強い影響をおよぼ
す。このため、多孔質絶縁膜のような水分等を吸着しや
すい物質をＴＦＴ上に直接形成することは望ましくな
い。このため本実施形態では多孔質膜とＴＦＴの間にＳ
ｉ3Ｎ4からなる保護絶縁膜２３１を設けた。このことに
より、オフ電流が小さく安定なＴＦＴを形成できるので
良好な画質を持つ液晶表示装置を実現できる。
【００３５】（実施の形態５）図７および図８は本発明
の第５の実施の形態に係る液晶表示装置の単位画素の断
面および平面図である。図７は図８中Ｅ−Ｅ’で示した
線での断面図である。
の第５の実施の形態に係る液晶表示装置の単位画素の断
面および平面図である。図７は図８中Ｅ−Ｅ’で示した
線での断面図である。
【００３６】本実施形態の液晶表示装置において、全体
は歪点約６７０°Cの無アルカリガラス基板１上に膜厚
５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ
2膜２からなるバッファ絶縁膜の上に形成されている。
バッファ絶縁膜上には膜厚５０ｎｍの真性多結晶Ｓｉ
（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性
ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−
Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−
Ｓｉ膜３３のおのおのはソース、ドレインとなる低抵抗
Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。真性ｐｏｌｙ
−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０
を介してＭｏよりなる走査配線電極１０が形成されてい
る。
は歪点約６７０°Cの無アルカリガラス基板１上に膜厚
５０ｎｍのＳｉ3Ｎ4膜２００と膜厚１２０ｎｍのＳｉＯ
2膜２からなるバッファ絶縁膜の上に形成されている。
バッファ絶縁膜上には膜厚５０ｎｍの真性多結晶Ｓｉ
（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、真性
ｐｏｌｙ−Ｓｉ膜３０は、一対の高抵抗Ｎ型ｐｏｌｙ−
Ｓｉ膜３３に接し、さらに一対の高抵抗Ｎ型ｐｏｌｙ−
Ｓｉ膜３３のおのおのはソース、ドレインとなる低抵抗
Ｎ型ｐｏｌｙ−Ｓｉ膜３１に接している。真性ｐｏｌｙ
−Ｓｉ膜３０上にはＳｉＯ2からなるゲート絶縁膜２０
を介してＭｏよりなる走査配線電極１０が形成されてい
る。
【００３７】さらに本実施形態では、上記部材全部を覆
うようにＳｉＯ2からなる層間絶縁膜２１が形成され、
層間絶縁膜２１に設けたコンタクトスルーホールを介し
て、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電
極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌ
ｙ−Ｓｉ層に接続されている。ＴＦＴ全体は膜厚２μｍ
のＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５
０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１により被覆
されている。
うようにＳｉＯ2からなる層間絶縁膜２１が形成され、
層間絶縁膜２１に設けたコンタクトスルーホールを介し
て、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる信号配線電
極１２およびソース電極１１が前記Ｎ型の低抵抗ｐｏｌ
ｙ−Ｓｉ層に接続されている。ＴＦＴ全体は膜厚２μｍ
のＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５
０ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１により被覆
されている。
【００３８】保護絶縁膜２３１上にはコンタクト部分Ｔ
Ｈを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる
共通電極１７が形成されている。前記共通電極１７上に
は膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が
形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画
素電極１３がその端部が前記信号配線電極１２と重畳す
るように形成されている。前記容量絶縁膜２５、保護絶
縁膜２３１、多孔質絶縁膜２３０に設けたスルーホール
を介してＴＦＴのソース電極１１に接続され、前記共通
電極１７と容量絶縁膜２５と画素電極１３により蓄積容
量を形成している。
Ｈを除く画像表示部のほぼ全面に渡ってＩＴＯよりなる
共通電極１７が形成されている。前記共通電極１７上に
は膜厚３００ｎｍのＳｉＯ2よりなる容量絶縁膜２５が
形成され、前記容量絶縁膜２５上にはＩＴＯよりなる画
素電極１３がその端部が前記信号配線電極１２と重畳す
るように形成されている。前記容量絶縁膜２５、保護絶
縁膜２３１、多孔質絶縁膜２３０に設けたスルーホール
を介してＴＦＴのソース電極１１に接続され、前記共通
電極１７と容量絶縁膜２５と画素電極１３により蓄積容
量を形成している。
【００３９】本実施形態においては、画素電極１３と信
号配線電極１２とを重畳させただけでなく、蓄積容量を
２層のＩＴＯ電極とその間に挟持された絶縁層により構
成したため、容量形成に伴う開口率の低下がなく、開口
率を極めて大きくできる。本実施形態によれば、画素ピ
ッチ２００μｍで開口率８５％が得られた。
号配線電極１２とを重畳させただけでなく、蓄積容量を
２層のＩＴＯ電極とその間に挟持された絶縁層により構
成したため、容量形成に伴う開口率の低下がなく、開口
率を極めて大きくできる。本実施形態によれば、画素ピ
ッチ２００μｍで開口率８５％が得られた。
【００４０】通常、共通電極１７を表示部のほぼ全面に
渡って形成すると、共通電極と走査配線電極１０あるい
は信号配線電極間１２の容量が増大し、共通電極１７の
容量負荷が大きくなり、横スミアを呼ばれる画像が横方
向へのシャドウイングが発生することが知られている。
本実施形態では、この問題を解決するため、信号配線電
極１２と共通電極１７の間にＳｉＯ2を主成分とする多
孔質絶縁膜を配置することにより、共通電極と配線の間
に形成される寄生容量を低減できた、このことにより、
画質の低下を伴うことなく開口率を拡大できたので、高
画質で明るい液晶表示装置を実現できた。
渡って形成すると、共通電極と走査配線電極１０あるい
は信号配線電極間１２の容量が増大し、共通電極１７の
容量負荷が大きくなり、横スミアを呼ばれる画像が横方
向へのシャドウイングが発生することが知られている。
本実施形態では、この問題を解決するため、信号配線電
極１２と共通電極１７の間にＳｉＯ2を主成分とする多
孔質絶縁膜を配置することにより、共通電極と配線の間
に形成される寄生容量を低減できた、このことにより、
画質の低下を伴うことなく開口率を拡大できたので、高
画質で明るい液晶表示装置を実現できた。
【００４１】さらに、本実施形態の構成によれば、蓄積
容量値を大きくしても開口率の低下がないため、容量値
を大きくすることができる、これによりＴＦＴのリーク
電流を補償できるので、リーク電流に起因するコントラ
スト低下や画像の焼きつき等の画質不良を抑制できる。
この特徴はＴＦＴの特性ばらつきが比較的大きいレーザ
再結晶化法により形成した多結晶シリコン膜上に形成し
たＴＦＴを用いる液晶表示装置において、オフ電流ばら
つきのマージンを拡大することを意味しより望ましいも
のである。
容量値を大きくしても開口率の低下がないため、容量値
を大きくすることができる、これによりＴＦＴのリーク
電流を補償できるので、リーク電流に起因するコントラ
スト低下や画像の焼きつき等の画質不良を抑制できる。
この特徴はＴＦＴの特性ばらつきが比較的大きいレーザ
再結晶化法により形成した多結晶シリコン膜上に形成し
たＴＦＴを用いる液晶表示装置において、オフ電流ばら
つきのマージンを拡大することを意味しより望ましいも
のである。
【００４２】（実施の形態６）図９および図１０は本発
明の第６の実施形態にかかる液晶表示装置の単位画素の
平断面および平面図である。図９は図１０中、Ｆ−Ｆ’
で示した線に沿った断面図である。
明の第６の実施形態にかかる液晶表示装置の単位画素の
平断面および平面図である。図９は図１０中、Ｆ−Ｆ’
で示した線に沿った断面図である。
【００４３】本実施形態の構成は、前記第５の実施形態
とほぼ同様である。すなわち、ＴＦＴ上に膜厚２μｍの
ＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０
ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１を形成し、保
護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表
示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が
形成され、前記共通電極１７上には膜厚３００ｎｍのＳ
ｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶
縁膜２５上にはＩＴＯよりなる画素電極１３がその端部
が前記信号配線電極１２と重畳するように形成され、前
記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２
３０に設けたスルーホールを介してＴＦＴのソース電極
１１に接続され、前記共通電極１７と容量絶縁膜２５と
画素電極１３により蓄積容量を形成している。
とほぼ同様である。すなわち、ＴＦＴ上に膜厚２μｍの
ＳｉＯ2を主成分とする多孔質絶縁膜２３０と膜厚５０
ｎｍのＳｉ3Ｎ4よりなる保護絶縁膜２３１を形成し、保
護絶縁膜２３１上にはコンタクト部分ＴＨを除く画像表
示部のほぼ全面に渡ってＩＴＯよりなる共通電極１７が
形成され、前記共通電極１７上には膜厚３００ｎｍのＳ
ｉＯ2よりなる容量絶縁膜２５が形成され、前記容量絶
縁膜２５上にはＩＴＯよりなる画素電極１３がその端部
が前記信号配線電極１２と重畳するように形成され、前
記容量絶縁膜２５、保護絶縁膜２３１、多孔質絶縁膜２
３０に設けたスルーホールを介してＴＦＴのソース電極
１１に接続され、前記共通電極１７と容量絶縁膜２５と
画素電極１３により蓄積容量を形成している。
【００４４】これらの特徴的構成により、本実施形態に
おいては、前記第５の実施の形態と同等な効果を持つ。
加えて、本実施形態においては、容量絶縁膜２５上に形
成される画素電極１３が櫛歯状の平面パターンを有し、
この櫛歯状画素電極の隙間と、容量絶縁膜下の共通電極
間に液晶層を駆動する電圧を与え、これらの電極の間に
発生するフリンジ電界により液晶層を駆動することを特
徴とする。
おいては、前記第５の実施の形態と同等な効果を持つ。
加えて、本実施形態においては、容量絶縁膜２５上に形
成される画素電極１３が櫛歯状の平面パターンを有し、
この櫛歯状画素電極の隙間と、容量絶縁膜下の共通電極
間に液晶層を駆動する電圧を与え、これらの電極の間に
発生するフリンジ電界により液晶層を駆動することを特
徴とする。
【００４５】本実施形態のように、液晶層を基板面にほ
ぼ沿う方向の電界により駆動すると、電界を印加したさ
いに液晶分子が基板面に対して立ちあがらないで、基板
面内で回転することにより透過する光の偏光方向を制御
して画像表示ができるので、液晶分子の複屈折性に起因
するコントラストの視野角依存性を実質的になくすこと
ができ、視野角の広い高画質の液晶表示装置が得られ
る。
ぼ沿う方向の電界により駆動すると、電界を印加したさ
いに液晶分子が基板面に対して立ちあがらないで、基板
面内で回転することにより透過する光の偏光方向を制御
して画像表示ができるので、液晶分子の複屈折性に起因
するコントラストの視野角依存性を実質的になくすこと
ができ、視野角の広い高画質の液晶表示装置が得られ
る。
【００４６】（実施の形態７）図１１は、周辺駆動回路
をＴＦＴアクティブマトリックスとともに同一基板上に
集積した、本実施形態による液晶表示装置全体の等価回
路を示す。例えば、図３および図４に示した実施形態の
構成を持ち、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１
Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの信号配線電極１２、
および、画素毎に設けられたＴＦＴとならなるＴＦＴア
クティブマトリックス５０と、これを駆動する垂直走査
回路５１、水平走査回路５２よりなる。
をＴＦＴアクティブマトリックスとともに同一基板上に
集積した、本実施形態による液晶表示装置全体の等価回
路を示す。例えば、図３および図４に示した実施形態の
構成を持ち、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１
Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの信号配線電極１２、
および、画素毎に設けられたＴＦＴとならなるＴＦＴア
クティブマトリックス５０と、これを駆動する垂直走査
回路５１、水平走査回路５２よりなる。
【００４７】垂直走査回路５１は、クロック信号ＣＬＫ
Ｖにより駆動されるシフトレジスタ回路ＳＲＶと、行選
択電圧ＶＧを供給されるレベルシフタＤＲＶとからな
り、走査配線電極１０に行選択パルスを出力する。
Ｖにより駆動されるシフトレジスタ回路ＳＲＶと、行選
択電圧ＶＧを供給されるレベルシフタＤＲＶとからな
り、走査配線電極１０に行選択パルスを出力する。
【００４８】水平走査回路５２は、クロック信号ＣＬＫ
Ｈにより駆動されるシフトレジスタ回路ＳＲＨと、６ビ
ットにデジタル化された画像データＤＡＴＡをラッチす
るためのラッチ回路Ｌ１、ラッチされたデジタルデータ
をアナログデータにデコードするデジタルーアナログコ
ンバータ回路ＤＡＣ、１行分のＤＡＣからの出力を一時
的に蓄えるラインメモリＬＭ、およびラインメモリＬＭ
に蓄えた画像データを信号配線電極１２に供給するため
のアナログスイッチＳＷよりなる。尚、ＤＡＣには各ビ
ットに対応して重み付けされた基準電圧信号が供給され
ている。
Ｈにより駆動されるシフトレジスタ回路ＳＲＨと、６ビ
ットにデジタル化された画像データＤＡＴＡをラッチす
るためのラッチ回路Ｌ１、ラッチされたデジタルデータ
をアナログデータにデコードするデジタルーアナログコ
ンバータ回路ＤＡＣ、１行分のＤＡＣからの出力を一時
的に蓄えるラインメモリＬＭ、およびラインメモリＬＭ
に蓄えた画像データを信号配線電極１２に供給するため
のアナログスイッチＳＷよりなる。尚、ＤＡＣには各ビ
ットに対応して重み付けされた基準電圧信号が供給され
ている。
【００４９】ＴＦＴアクティブマトリクス５０として、
本発明の構造を用いたことにより、画素電極と信号配線
電極１２の間の寄生容量を小さくできる。このことは水
平走査回路５２からみると出力トランジスタが駆動すべ
き負荷容量が小さくなったことを意味し、出力トランジ
スタの駆動能力がさほど大きくなくても、信号配線電極
１２を駆動可能になる。
本発明の構造を用いたことにより、画素電極と信号配線
電極１２の間の寄生容量を小さくできる。このことは水
平走査回路５２からみると出力トランジスタが駆動すべ
き負荷容量が小さくなったことを意味し、出力トランジ
スタの駆動能力がさほど大きくなくても、信号配線電極
１２を駆動可能になる。
【００５０】通常、単結晶シリコンの用いた液晶駆動用
ＬＳＩにおいては、出力段の駆動能力を大きくするため
アナログスイッチの後段にアナログアンプを形成してい
る。このアナログアンプの出力電圧はペアリングされた
トランジスタの特性が一致しないとオフセットを持ち、
これが出力端子毎にばらつくと、表示むらになることが
しばしば問題になる。このような問題は、本実施形態の
ような多結晶シリコンＴＦＴでも同様である。ただし、
多結晶シリコンＴＦＴにおける個々のＴＦＴのばらつき
は、単結晶のそれとは比べものにならないくらい大きい
ため、出力電圧のばらつきを抑えたアナログアンプを構
成することは、実際には非常に困難である。
ＬＳＩにおいては、出力段の駆動能力を大きくするため
アナログスイッチの後段にアナログアンプを形成してい
る。このアナログアンプの出力電圧はペアリングされた
トランジスタの特性が一致しないとオフセットを持ち、
これが出力端子毎にばらつくと、表示むらになることが
しばしば問題になる。このような問題は、本実施形態の
ような多結晶シリコンＴＦＴでも同様である。ただし、
多結晶シリコンＴＦＴにおける個々のＴＦＴのばらつき
は、単結晶のそれとは比べものにならないくらい大きい
ため、出力電圧のばらつきを抑えたアナログアンプを構
成することは、実際には非常に困難である。
【００５１】よって、多結晶シリコンＴＦＴにより駆動
回路を構成する場合、アナログアンプを出力段に入れな
いよう構成することが一つの解決法となりうる。しか
し、このような場合、回路の電流駆動能力をあまり大き
くできないので、負荷容量の方を大幅に削減することが
必要となる。そこで、本発明の構成によれば、信号配線
電極の容量を低減することが可能となるため、このよう
な表示むらの原因となるアナログアンプを敢えて使用し
なくても駆動を可能とする。したがって、本実施形態の
構成は、多結晶シリコンＴＦＴで構成した駆動回路内蔵
型の液晶表示装置に好適なものである。
回路を構成する場合、アナログアンプを出力段に入れな
いよう構成することが一つの解決法となりうる。しか
し、このような場合、回路の電流駆動能力をあまり大き
くできないので、負荷容量の方を大幅に削減することが
必要となる。そこで、本発明の構成によれば、信号配線
電極の容量を低減することが可能となるため、このよう
な表示むらの原因となるアナログアンプを敢えて使用し
なくても駆動を可能とする。したがって、本実施形態の
構成は、多結晶シリコンＴＦＴで構成した駆動回路内蔵
型の液晶表示装置に好適なものである。
【００５２】（実施の形態８）図１２は本発明に係る液
晶表示装置の液晶セル断面構造の一例を示す模式図であ
る。液晶層５０６を基準に下部のガラス基板１上には、
走査配線電極１０と信号配線電極１２とがマトリックス
状に形成され、その交点近傍に形成されたＴＦＴを介し
てＩＴＯよりなる画素電極１３を駆動する。液晶層５０
６を挾んで対向する対向ガラス基板５０８上にはＩＴＯ
よりなる対向電極５１０、及びカラーフィルター５０
７、カラーフィルター保護膜５１１、遮光用ブラックマ
トリックスパターンを形成する遮光膜５１２が形成され
ている。
晶表示装置の液晶セル断面構造の一例を示す模式図であ
る。液晶層５０６を基準に下部のガラス基板１上には、
走査配線電極１０と信号配線電極１２とがマトリックス
状に形成され、その交点近傍に形成されたＴＦＴを介し
てＩＴＯよりなる画素電極１３を駆動する。液晶層５０
６を挾んで対向する対向ガラス基板５０８上にはＩＴＯ
よりなる対向電極５１０、及びカラーフィルター５０
７、カラーフィルター保護膜５１１、遮光用ブラックマ
トリックスパターンを形成する遮光膜５１２が形成され
ている。
【００５３】偏光板５０５はそれぞれ一対のガラス基板
１，５０８の外側の表面に形成されている。液晶層５０
６は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、
上部配向膜ＯＲＩ２の間に封入され、シール材ＳＬ（図
示せず）によってシールされている。下部配向膜ＯＲＩ
１は、ガラス基板１側の多孔質絶縁膜２３０の上部に形
成される。対向ガラス基板５０８の内側の表面には、遮
光膜５１２、カラーフィルター５０７、カラーフィルタ
ー保護膜５１１、対向電極５１０および上部配向膜ＯＲ
Ｉ２が順次積層して設けられている。
１，５０８の外側の表面に形成されている。液晶層５０
６は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、
上部配向膜ＯＲＩ２の間に封入され、シール材ＳＬ（図
示せず）によってシールされている。下部配向膜ＯＲＩ
１は、ガラス基板１側の多孔質絶縁膜２３０の上部に形
成される。対向ガラス基板５０８の内側の表面には、遮
光膜５１２、カラーフィルター５０７、カラーフィルタ
ー保護膜５１１、対向電極５１０および上部配向膜ＯＲ
Ｉ２が順次積層して設けられている。
【００５４】本液晶表示装置はガラス基板１側と対向ガ
ラス基板５０８側の層を別々に形成し、その後上下ガラ
ス基板１，５０８を重ねあわせ、両者間に液晶５０６を
封入することによって組立られる。バックライトＢＬか
らの光の透過を画素電極１４部分で調節することにより
ＴＦＴ駆動型のカラー液晶表示装置が構成される。以上
に述べた本発明の構成を用いることにより高画質のＴＦ
Ｔ方式透過型液晶表示装置を実現できる。
ラス基板５０８側の層を別々に形成し、その後上下ガラ
ス基板１，５０８を重ねあわせ、両者間に液晶５０６を
封入することによって組立られる。バックライトＢＬか
らの光の透過を画素電極１４部分で調節することにより
ＴＦＴ駆動型のカラー液晶表示装置が構成される。以上
に述べた本発明の構成を用いることにより高画質のＴＦ
Ｔ方式透過型液晶表示装置を実現できる。
【００５５】また、本発明の素子構造は透過型液晶表示
装置だけでなく、反射型液晶表示装置にも適用可能であ
る。例えば、図１１において、画素電極１３にＩＴＯで
はなく、Ａｌのような反射率の高い金属電極を用い、ガ
ラス基板１下部の偏光板５０５とバックライトＢＬを除
くことにより、本発明を適用した反射型の液晶表示装置
が実現できる。
装置だけでなく、反射型液晶表示装置にも適用可能であ
る。例えば、図１１において、画素電極１３にＩＴＯで
はなく、Ａｌのような反射率の高い金属電極を用い、ガ
ラス基板１下部の偏光板５０５とバックライトＢＬを除
くことにより、本発明を適用した反射型の液晶表示装置
が実現できる。
【００５６】（実施の形態９）本発明に係る製造工程
を、上記図４に示した実施形態を例に取り、以下図１３
〜図１９を用いて説明する。
を、上記図４に示した実施形態を例に取り、以下図１３
〜図１９を用いて説明する。
【００５７】本例の製造工程においては最初に、厚さ７
００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０
°Cの無アルカリガラス基板１上を洗浄後、ＳｉＨ4とＮ
Ｈ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により、
膜厚５０ｎｍのＳｉ3Ｎ4膜２００を形成する。形成温度
は３５０°Cである。続いて、テトラエトキシシランと
Ｏ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚
１２０ｎｍのＳｉＯ2膜１００を形成する。Ｓｉ3Ｎ4、
ＳｉＯ2ともに形成温度は３５０°Cである。
００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０
°Cの無アルカリガラス基板１上を洗浄後、ＳｉＨ4とＮ
Ｈ3とＮ2の混合ガスを用いたプラズマＣＶＤ法により、
膜厚５０ｎｍのＳｉ3Ｎ4膜２００を形成する。形成温度
は３５０°Cである。続いて、テトラエトキシシランと
Ｏ2の混合ガスを用いたプラズマＣＶＤ法により、膜厚
１２０ｎｍのＳｉＯ2膜１００を形成する。Ｓｉ3Ｎ4、
ＳｉＯ2ともに形成温度は３５０°Cである。
【００５８】次に、ＳｉＯ2膜１００上にＳｉＨ4、Ａｒ
の混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の
水素化非晶質シリコン膜３００を５０ｎｍ形成する。成
膜温度は３８０°Cで、成膜直後水素量は約５ａｔ％で
あった。さらに基板を４５０°Cで約３０分アニールす
ることにより、水素化非晶質シリコン膜３００中の水素
を放出させる。アニール後の水素量は約１ａｔ％であっ
た（図１３）。
の混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の
水素化非晶質シリコン膜３００を５０ｎｍ形成する。成
膜温度は３８０°Cで、成膜直後水素量は約５ａｔ％で
あった。さらに基板を４５０°Cで約３０分アニールす
ることにより、水素化非晶質シリコン膜３００中の水素
を放出させる。アニール後の水素量は約１ａｔ％であっ
た（図１３）。
【００５９】次に、基板を３５０°Cに保持しながら、
波長３０８ｎｍのエキシマレーザ光ＬＡを前記非晶質シ
リコン膜にフルエンス４００ｍＪ／ｃｍ2で照射し，非
晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結
晶シリコン膜３０を得る（図１４）。
波長３０８ｎｍのエキシマレーザ光ＬＡを前記非晶質シ
リコン膜にフルエンス４００ｍＪ／ｃｍ2で照射し，非
晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結
晶シリコン膜３０を得る（図１４）。
【００６０】次に、通常のホトリソグラフィ法により所
定のレジストパターンを多結晶シリコン膜３０上に形成
しＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエ
ッチング法により多結晶シリコン膜３０を所定の形状に
加工する。
定のレジストパターンを多結晶シリコン膜３０上に形成
しＣＦ4とＯ2の混合ガスを用いたリアクティブイオンエ
ッチング法により多結晶シリコン膜３０を所定の形状に
加工する。
【００６１】次に、テトラエトキシシランと酸素の混合
ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍの
ＳｉＯ2を形成しゲート絶縁膜２０を得る。この時のテ
トラエトキシシランとＯ2の混合比は１：５０、形成温
度は３８０°Cである。
ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍの
ＳｉＯ2を形成しゲート絶縁膜２０を得る。この時のテ
トラエトキシシランとＯ2の混合比は１：５０、形成温
度は３８０°Cである。
【００６２】次にスパッタリング法により、Ｍｏ膜を２
００ｎｍ形成後、通常のホトリソグラフィ法により所定
のレジストパターンをＭｏ膜上に形成し、ＣＦ4とＯ2の
混合ガスを用いたリアクティブイオンエッチング法によ
りＭｏ膜を所定の形状に加工し走査配線電極１０を得る
（図１５）。
００ｎｍ形成後、通常のホトリソグラフィ法により所定
のレジストパターンをＭｏ膜上に形成し、ＣＦ4とＯ2の
混合ガスを用いたリアクティブイオンエッチング法によ
りＭｏ膜を所定の形状に加工し走査配線電極１０を得る
（図１５）。
【００６３】次に、イオン注入法によりＰイオンを加速
電圧７０ＫｅＶ、ドーズ量１Ｅ１３（ｃｍ-2）で打ちこ
んだあと、所定のレジストパターンを形成後にイオン注
入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１
Ｅ１５（ｃｍ-2）で打ちこみＮ型ＴＦＴのソース、ドレ
イン領域３１およびＬＤＤ領域３３を形成する（図１
６）。
電圧７０ＫｅＶ、ドーズ量１Ｅ１３（ｃｍ-2）で打ちこ
んだあと、所定のレジストパターンを形成後にイオン注
入法によりＰイオンを加速電圧７０ＫｅＶ、ドーズ量１
Ｅ１５（ｃｍ-2）で打ちこみＮ型ＴＦＴのソース、ドレ
イン領域３１およびＬＤＤ領域３３を形成する（図１
６）。
【００６４】次に、所定のレジストパターンを形成後、
イオン注入法によりＢイオンを加速電圧４０ＫｅＶ、ド
ーズ量１Ｅ１５で打ちこみ、Ｐ型ＴＦＴ（図示せず）の
ソース、ドレイン領域を形成する。
イオン注入法によりＢイオンを加速電圧４０ＫｅＶ、ド
ーズ量１Ｅ１５で打ちこみ、Ｐ型ＴＦＴ（図示せず）の
ソース、ドレイン領域を形成する。
【００６５】次に、テトラエトキシシランと酸素の混合
ガスを用いたプラズマＣＶＤ法により、膜厚５００ｎｍ
のＳｉＯ2を形成し層間絶縁膜２１を得る。この時のテ
トラエトキシシランとＯ2の混合比は１：５、形成温度
は３５０°Cである。
ガスを用いたプラズマＣＶＤ法により、膜厚５００ｎｍ
のＳｉＯ2を形成し層間絶縁膜２１を得る。この時のテ
トラエトキシシランとＯ2の混合比は１：５、形成温度
は３５０°Cである。
【００６６】次に、基板を５５０°Cで５分間アニール
して注入したＰやＢの不純物を活性化し、ＴＦＴのソー
ス、ドレインおよびＬＤＤ領域の抵抗を所定の値にす
る。不純物活性化法としては通常の熱処理以外にランプ
を用いたラピッドサーマルアニール（ＲＴＡ）法を使用
することも可能である。
して注入したＰやＢの不純物を活性化し、ＴＦＴのソー
ス、ドレインおよびＬＤＤ領域の抵抗を所定の値にす
る。不純物活性化法としては通常の熱処理以外にランプ
を用いたラピッドサーマルアニール（ＲＴＡ）法を使用
することも可能である。
【００６７】次に、所定のレジストパターンを形成後、
ＣＨＦ3を用いたリアクティブイオンエッチング法によ
り、前記層間絶縁膜にコンタクトスルーホールを開孔す
る。続いて、スパッタリング法により、Ｍｏを５０ｎ
ｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｍｏを５０ｎｍと順
次積層形成した後、所定のレジストパターンを形成後、
ＢＣｌ3とＣｌ2の混合ガスを用いたリアクティブイオン
エッチング法により一括エッチングし、信号配線電極１
２とソース電極１１を得る（図１７）。
ＣＨＦ3を用いたリアクティブイオンエッチング法によ
り、前記層間絶縁膜にコンタクトスルーホールを開孔す
る。続いて、スパッタリング法により、Ｍｏを５０ｎ
ｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｍｏを５０ｎｍと順
次積層形成した後、所定のレジストパターンを形成後、
ＢＣｌ3とＣｌ2の混合ガスを用いたリアクティブイオン
エッチング法により一括エッチングし、信号配線電極１
２とソース電極１１を得る（図１７）。
【００６８】次に、シリカ微粒子を分散した液体のトリ
エトキシシランをスピンコート法により基板上にコート
し、膜厚約２．５μｍのスピンオングラス（ＳＯＧ）膜
を形成し、これを３００°Cで１０分間ベークすること
により、膜厚２μｍの多孔質のＳｉＯ2膜２３０を形成
した。多孔質膜２３０の比誘電率は約２．３である（図
１８）。
エトキシシランをスピンコート法により基板上にコート
し、膜厚約２．５μｍのスピンオングラス（ＳＯＧ）膜
を形成し、これを３００°Cで１０分間ベークすること
により、膜厚２μｍの多孔質のＳｉＯ2膜２３０を形成
した。多孔質膜２３０の比誘電率は約２．３である（図
１８）。
【００６９】多孔質膜のシリカ膜の形成は、この他、例
えばジフェニルジメチルシラン（Ｓｉ（Ｃ6Ｈ5）2（Ｏ
ＣＨ3）2）とＡｒの混合ガスを用いたプラズマＣＶＤ法
により温度１５０°CでＳｉＯ2膜を形成後、４００°C
でＯ2プラズマ処理を行うことによっても得られる。た
だし、Ｏ2プラズマ処理後は膜が吸湿性を帯びるのでヘ
キサメチルジシラザン（ＨＭＤＳ）処理を２５０°Cで
１５分行うことにより吸湿のない安定した多孔質シリカ
膜をえることができた。
えばジフェニルジメチルシラン（Ｓｉ（Ｃ6Ｈ5）2（Ｏ
ＣＨ3）2）とＡｒの混合ガスを用いたプラズマＣＶＤ法
により温度１５０°CでＳｉＯ2膜を形成後、４００°C
でＯ2プラズマ処理を行うことによっても得られる。た
だし、Ｏ2プラズマ処理後は膜が吸湿性を帯びるのでヘ
キサメチルジシラザン（ＨＭＤＳ）処理を２５０°Cで
１５分行うことにより吸湿のない安定した多孔質シリカ
膜をえることができた。
【００７０】この他にも、テトラエトキシシランをアル
カリ触媒により湿潤ゲル化して基板上に塗布し、テトラ
エトキシランの加水分解によって生成された膜中のＨ2
Ｏをエタノールで置換処理したあと、ＣＯ2等を用いた
超臨界流体乾燥法により膜中のエタノールを除去するこ
とでも多孔質膜を得ることができる。但し、ＣＯ2を用
いた超臨界流体処理は超高圧容器を必要とするため、１
ｍ近い大きさを持つ液晶表示装置用ガラス基板を処理す
るにはあまり適当ではない。塗布法あるいはドライプロ
セスで形成することが望ましい。
カリ触媒により湿潤ゲル化して基板上に塗布し、テトラ
エトキシランの加水分解によって生成された膜中のＨ2
Ｏをエタノールで置換処理したあと、ＣＯ2等を用いた
超臨界流体乾燥法により膜中のエタノールを除去するこ
とでも多孔質膜を得ることができる。但し、ＣＯ2を用
いた超臨界流体処理は超高圧容器を必要とするため、１
ｍ近い大きさを持つ液晶表示装置用ガラス基板を処理す
るにはあまり適当ではない。塗布法あるいはドライプロ
セスで形成することが望ましい。
【００７１】なお、本発明においては多孔質絶縁膜の形
成方法は上記の例だけに限定されるものではなく、上述
したような比誘電率の多孔質絶縁膜が形成されるのであ
れば、他の形成方法を用いてもよい。
成方法は上記の例だけに限定されるものではなく、上述
したような比誘電率の多孔質絶縁膜が形成されるのであ
れば、他の形成方法を用いてもよい。
【００７２】最後に、ＳｉＨ4とＮＨ3とＮ2の混合ガス
を用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ3
Ｎ4膜２３１を形成した後、所定のレジストパターンを
Ｓｉ3Ｎ4膜上に形成し、ＣＦ4を用いたリアクティブイ
オンエッチング法により、Ｓｉ 3Ｎ4膜２３１および多孔
質シリカ膜２３０にコンタクトスルーホールを形成し、
続いてスパッタリング法によりＩＴＯ膜を１４０ｎｍ形
成し、臭化水素酸（ＨＢｒ）を用いて所定の形状に加工
してアクティブマトリクス基板が完成する（図１９）。
を用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ3
Ｎ4膜２３１を形成した後、所定のレジストパターンを
Ｓｉ3Ｎ4膜上に形成し、ＣＦ4を用いたリアクティブイ
オンエッチング法により、Ｓｉ 3Ｎ4膜２３１および多孔
質シリカ膜２３０にコンタクトスルーホールを形成し、
続いてスパッタリング法によりＩＴＯ膜を１４０ｎｍ形
成し、臭化水素酸（ＨＢｒ）を用いて所定の形状に加工
してアクティブマトリクス基板が完成する（図１９）。
【００７３】
【発明の効果】以上のように、本発明によれば、画素電
極と信号電極配線間の寄生容量を低減することができる
ため、寄生容量の増大を伴うことなしに開口率を向上で
きるので、明るい、高画質の液晶表示装置を実現でき
る。
極と信号電極配線間の寄生容量を低減することができる
ため、寄生容量の増大を伴うことなしに開口率を向上で
きるので、明るい、高画質の液晶表示装置を実現でき
る。
【図１】本発明の第１の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図２】本発明の第１の実施の形態にかかる液晶表示装
置の画素平面図。
置の画素平面図。
【図３】本発明の第２の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図４】本発明の第３の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図５】本発明の第４の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図６】本発明の第４の実施の形態にかかる液晶表示装
置の画素平面図。
置の画素平面図。
【図７】本発明の第５の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図８】本発明の第５の実施の形態にかかる液晶表示装
置の画素平面図。
置の画素平面図。
【図９】本発明の第６の実施の形態にかかる液晶表示装
置の画素断面図。
置の画素断面図。
【図１０】本発明の第６の実施の形態にかかる液晶表示
装置の画素平面図。
装置の画素平面図。
【図１１】本発明の第７の実施の形態にかかる駆動回路
内蔵型液晶表示装置の全体構成図。
内蔵型液晶表示装置の全体構成図。
【図１２】本発明の第８の実施の形態にかかる液晶表示
装置のセル断面図。
装置のセル断面図。
【図１３】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１４】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１５】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１６】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１７】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１８】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
【図１９】本発明の第２の実施形態の液晶表示装置の一
製造工程を示す断面図。
製造工程を示す断面図。
１…ガラス基板、２…Ｓｉ3Ｎ4バッファ膜、１０…走査
配線電極、、１１…ソース電極、１２…信号配線電極、
１３…画素電極、１５…容量電極、１７…共通電極、２
０…ゲート絶縁膜、２１…層間絶縁層、２３…保護絶縁
膜、２４…Ｓｉ 3Ｎ4膜（ゲート絶縁膜）、２５…容量絶
縁膜、３０…真性ｐｏｌｙ−Ｓｉ膜、３１…低抵抗ｎ型
ｐｏｌｙ−Ｓｉ層、３３…高抵抗ｎ型ｐｏｌｙ−Ｓｉ
層、５０…ＴＦＴアクティブマトリクス、５１…垂直走
査回路、５２…水平走査回路、２００…ＳｉＯ2バッフ
ァ膜、２３０…多孔質絶縁膜、２３１…保護絶縁膜、３
００…真性水素化非晶質Ｓｉ膜、Ｃｓｔ…蓄積容量。
配線電極、、１１…ソース電極、１２…信号配線電極、
１３…画素電極、１５…容量電極、１７…共通電極、２
０…ゲート絶縁膜、２１…層間絶縁層、２３…保護絶縁
膜、２４…Ｓｉ 3Ｎ4膜（ゲート絶縁膜）、２５…容量絶
縁膜、３０…真性ｐｏｌｙ−Ｓｉ膜、３１…低抵抗ｎ型
ｐｏｌｙ−Ｓｉ層、３３…高抵抗ｎ型ｐｏｌｙ−Ｓｉ
層、５０…ＴＦＴアクティブマトリクス、５１…垂直走
査回路、５２…水平走査回路、２００…ＳｉＯ2バッフ
ァ膜、２３０…多孔質絶縁膜、２３１…保護絶縁膜、３
００…真性水素化非晶質Ｓｉ膜、Ｃｓｔ…蓄積容量。
フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA33 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA30 MA35 MA37 NA22 NA25 NA29 PA06 QA07 5F110 AA02 BB01 BB04 CC02 DD02 DD07 DD13 DD14 DD17 EE04 EE44 FF02 FF30 GG02 GG13 GG15 GG25 GG35 GG45 HJ01 HJ04 HJ13 HJ23 HK03 HK04 HK09 HK16 HK22 HL03 HL04 HL07 HL12 HM15 NN03 NN22 NN23 NN24 NN35 NN36 NN73 PP03 PP04 PP35 QQ11
Claims (10)
- 【請求項１】少なくとも一方が透明な一対の基板と、こ
の一対の基板に挟持された液晶層を有する液晶表示装置
であって、 前記一対の基板の一方の基板は少なくともその主表面が
絶縁性であって、 前記絶縁性の主表面に形成された複数の走査電極と、 前記複数の走査電極に交差するように形成された複数の
信号電極と、 前記複数の信号電極と複数の走査電極の交差点近傍に形
成された複数の薄膜トランジスタと、 前記複数の薄膜トランジスタの各々に接続され、前記複
数の信号電極と絶縁層によって絶縁分離された画素電極
とを有し、 前記画素電極に与える電圧によって前記液晶層を駆動す
る液晶表示装置において、 前記画素電極と前記複数の信号電極とを絶縁分離する絶
縁層は、多孔質絶縁膜を少なくとも１層含むことを特徴
とする液晶表示装置。 - 【請求項２】少なくとも一方が透明な一対の基板と、こ
の一対の基板に挟持された液晶層を有する液晶表示装置
であって、 前記一対の基板の一方の基板は少なくともその主表面が
絶縁性であって、 前記絶縁性の主表面に形成された複数の走査電極と、 前記複数の走査電極に交差するように形成された複数の
信号電極と、 前記複数の信号電極と複数の走査電極の交差点近傍に形
成された複数の薄膜トランジスタと、 前記複数の薄膜トランジスタおよび複数の信号電極の上
層に形成され、前記複数の薄膜トランジスタおよび複数
の信号電極と絶縁層によって絶縁分離された共通電極
と、 前記薄膜トランジスタの各々に接続され、前記共通電極
と第２の絶縁層によって絶縁分離された画素電極とを有
し、 前記画素電極に与える電圧によって前記液晶層を駆動す
る液晶表示装置において、 前記複数の薄膜トランジスタおよび複数の信号電極と、
前記共通電極とを絶縁分離する絶縁層は、多孔質絶縁膜
を少なくとも１層含むことを特徴とする液晶表示装置。 - 【請求項３】少なくとも一方が透明な一対の基板と、こ
の一対の基板に挟持された液晶層を有する液晶表示装置
であって、 前記一対の基板の一方の基板は少なくともその主表面が
絶縁性であって、 前記絶縁性の主表面に形成された複数の走査電極と、 前記複数の走査電極に交差するように形成された複数の
信号電極と、 前記複数の信号電極と複数の走査電極の交差点近傍に形
成された複数の薄膜トランジスタと、 前記薄膜トランジスタの各々に接続され、前記複数の信
号電極と絶縁層によって絶縁分離された画素電極とから
なるアクティブマトリクスを有し、 前記アクティブマトリクスに映像信号を供給する、前記
一方の基板上に薄膜トランジスタを用いて構成した駆動
回路をさらに有し、 前記画素電極に与える電圧によって前記液晶層を駆動す
る液晶表示装置において、 前記画素電極と前記複数の信号電極とを絶縁分離する絶
縁層は、多孔質絶縁膜を少なくとも１層含むことを特徴
とする液晶表示装置。 - 【請求項４】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記画素電極と前記信号電極とを絶縁分離する絶縁層
は、少なくとも一層の酸化珪素膜または窒化珪素膜と、
多孔質絶縁膜とを含む多層構造を有することを特徴とす
る液晶表示装置。 - 【請求項５】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記画素電極の一部と前記複数の信号電極の一部が重畳
されていることを特徴とする液晶表示装置。 - 【請求項６】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記多孔質絶縁膜は主成分が酸化珪素であって、ポロジ
ティが２５％以上７５％以下であることを特徴とする液
晶表示装置。 - 【請求項７】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記多孔質絶縁膜は主成分が酸化珪素であって、比誘電
率が２．５以下であることを特徴とする液晶表示装置。 - 【請求項８】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記多孔質絶縁膜は主成分が酸化珪素であって、その密
度が０．０５ｇ／ｃｍ 3以上０．３ｇ／ｃｍ3以下である
ことを特徴とする液晶表示装置。 - 【請求項９】請求項１〜３のいずれか一項に記載の液晶
表示装置において、 前記薄膜トランジスタは多結晶シリコン膜を活性層とし
て用いることを特徴とする液晶表示装置。 - 【請求項１０】請求項３に記載の液晶表示装置におい
て、 前記駆動回路は、シフトレジスタ回路と、ラッチ回路
と、デジタル−アナログコンバーター回路と、レベルシ
フタ回路と、アナログスイッチとを少なくとも具備する
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045810A JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045810A JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001235765A true JP2001235765A (ja) | 2001-08-31 |
| JP3774352B2 JP3774352B2 (ja) | 2006-05-10 |
Family
ID=18568341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045810A Expired - Fee Related JP3774352B2 (ja) | 2000-02-23 | 2000-02-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774352B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328385A (ja) * | 2001-04-26 | 2002-11-15 | Hitachi Ltd | 液晶表示装置 |
| JP2003323138A (ja) * | 2002-02-01 | 2003-11-14 | Seiko Epson Corp | 回路基板、電気光学装置、電子機器 |
| JP2006065325A (ja) * | 2002-02-01 | 2006-03-09 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| JP2006113598A (ja) * | 2002-02-01 | 2006-04-27 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| US7045469B2 (en) | 2002-12-18 | 2006-05-16 | Electronics And Telecommunications Research Institute | Method of forming a buffer dielectric layer in a semiconductor device and a method of manufacturing a thin film transistor using the same |
| JP2006227661A (ja) * | 2000-03-16 | 2006-08-31 | Seiko Epson Corp | 液晶装置及び電子機器 |
| JP2008165230A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | フリンジフィールド型液晶表示パネル及びその製造方法 |
| JP2008209686A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 液晶表示素子および表示装置 |
| US7529102B2 (en) | 2002-03-20 | 2009-05-05 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| JP2015023054A (ja) * | 2013-07-16 | 2015-02-02 | ソニー株式会社 | 放射線撮像装置および放射線撮像表示システム |
| US9128336B2 (en) | 2005-12-05 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9235067B2 (en) | 2006-06-02 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US9362347B2 (en) | 2014-06-23 | 2016-06-07 | Samsung Display Co., Ltd. | Organic light-emitting diode (OLED) display |
| JP2018124558A (ja) * | 2018-02-27 | 2018-08-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018141978A (ja) * | 2018-02-27 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019144589A (ja) * | 2019-04-29 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US10698277B2 (en) | 2006-10-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2021005113A (ja) * | 2005-12-05 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2000
- 2000-02-23 JP JP2000045810A patent/JP3774352B2/ja not_active Expired - Fee Related
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006227661A (ja) * | 2000-03-16 | 2006-08-31 | Seiko Epson Corp | 液晶装置及び電子機器 |
| JP4501898B2 (ja) * | 2000-03-16 | 2010-07-14 | セイコーエプソン株式会社 | 反射型液晶装置及び電子機器 |
| JP2002328385A (ja) * | 2001-04-26 | 2002-11-15 | Hitachi Ltd | 液晶表示装置 |
| JP2003323138A (ja) * | 2002-02-01 | 2003-11-14 | Seiko Epson Corp | 回路基板、電気光学装置、電子機器 |
| JP2006065325A (ja) * | 2002-02-01 | 2006-03-09 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| JP2006113598A (ja) * | 2002-02-01 | 2006-04-27 | Seiko Epson Corp | 回路基板、電気光学装置、及び電子機器 |
| US7696519B2 (en) | 2002-03-20 | 2010-04-13 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| US7529102B2 (en) | 2002-03-20 | 2009-05-05 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| US7045469B2 (en) | 2002-12-18 | 2006-05-16 | Electronics And Telecommunications Research Institute | Method of forming a buffer dielectric layer in a semiconductor device and a method of manufacturing a thin film transistor using the same |
| TWI579616B (zh) * | 2005-12-05 | 2017-04-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US10203571B2 (en) | 2005-12-05 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP7008114B2 (ja) | 2005-12-05 | 2022-01-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9128336B2 (en) | 2005-12-05 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2021005113A (ja) * | 2005-12-05 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9417492B2 (en) | 2005-12-05 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI579615B (zh) * | 2005-12-05 | 2017-04-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| TWI611242B (zh) * | 2005-12-05 | 2018-01-11 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US9835912B2 (en) | 2005-12-05 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9235067B2 (en) | 2006-06-02 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US10013923B2 (en) | 2006-06-02 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US11657770B2 (en) | 2006-06-02 | 2023-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US11600236B2 (en) | 2006-06-02 | 2023-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US10714024B2 (en) | 2006-06-02 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US11860495B2 (en) | 2006-10-31 | 2024-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11592717B2 (en) | 2006-10-31 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10698277B2 (en) | 2006-10-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11372298B2 (en) | 2006-10-31 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11016354B2 (en) | 2006-10-31 | 2021-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2008165230A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | フリンジフィールド型液晶表示パネル及びその製造方法 |
| KR101600912B1 (ko) * | 2007-02-27 | 2016-03-21 | 가부시키가이샤 재팬 디스프레이 | 액정 표시 소자 및 표시 장치 |
| US7920241B2 (en) | 2007-02-27 | 2011-04-05 | Sony Corporation | Liquid crystal display device and display apparatus |
| JP2008209686A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 液晶表示素子および表示装置 |
| JP4544251B2 (ja) * | 2007-02-27 | 2010-09-15 | ソニー株式会社 | 液晶表示素子および表示装置 |
| JP2015023054A (ja) * | 2013-07-16 | 2015-02-02 | ソニー株式会社 | 放射線撮像装置および放射線撮像表示システム |
| US9362347B2 (en) | 2014-06-23 | 2016-06-07 | Samsung Display Co., Ltd. | Organic light-emitting diode (OLED) display |
| JP2018141978A (ja) * | 2018-02-27 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018124558A (ja) * | 2018-02-27 | 2018-08-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019144589A (ja) * | 2019-04-29 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3774352B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6423980B2 (ja) | 液晶表示装置 | |
| US7330234B2 (en) | Semiconductor device | |
| JP3774352B2 (ja) | 液晶表示装置 | |
| JPH1090655A (ja) | 表示装置 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2001119037A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3774352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |