JP2015023054A - 放射線撮像装置および放射線撮像表示システム - Google Patents

Abstract

【課題】トランジスタの特性劣化を抑制して高信頼性を実現することが可能な放射線撮像装置を提供する。
【解決手段】放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、活性層を含む半導体層と、半導体層に対向配置された第１ゲート電極と、半導体層と第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、半導体層に電気的に接続されたソース電極およびドレイン電極と、第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜とを有する。ここで、第１のゲート絶縁膜の第１のシリコン酸化物膜は、第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である。
【選択図】図１

Description

本開示は、例えばＸ線などの放射線に基づく画像を取得する放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムに関する。

Ｘ線などの放射線に基づいて被写体の画像を電気信号として取得する放射線撮像装置が提案されている（例えば特許文献１，２）。

特開２００８−２５２０７４号公報 特開２００４−２６５９３５号公報

上記のような放射線撮像装置では、各画素から信号電荷を読み出すためのスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられるが、このＴＦＴの特性劣化によって信頼性が低下するという問題がある。

本開示はかかる問題点に鑑みてなされたもので、その目的は、トランジスタの特性劣化を抑制して高信頼性を実現することが可能な放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムを提供することにある。

本開示の放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、活性層を含む半導体層と、半導体層に対向配置された第１ゲート電極と、半導体層と第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、半導体層に電気的に接続されたソース電極およびドレイン電極と、第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜とを有する。ここで、第１のゲート絶縁膜の第１のシリコン酸化物膜は、第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である。

本開示の放射線撮像表示システムは、上記本開示の放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。

本開示の放射線撮像装置および放射線撮像表示システムでは、各画素から放射線に基づく信号電荷を読み出すためのトランジスタにおいて、半導体層と第１ゲート電極との間に設けられた第１のゲート絶縁膜が第１のシリコン酸化物膜を含む。ここで、シリコン酸化物に放射線が入射すると正孔が生じ、これに起因して半導体層の特性が劣化するが、第１のシリコン酸化物膜が所定の多孔質膜であることにより、上記のような放射線に起因する半導体層への影響が軽減され、閾値電圧のシフトが生じにくくなる。

本開示の放射線撮像装置および放射線撮像表示システムによれば、各画素から放射線に基づく信号電荷を読み出すためのトランジスタにおいて、半導体層と第１ゲート電極との間に設けられた第１のゲート絶縁膜が第１のシリコン酸化物膜を含み、この第１のシリコン酸化物膜が、第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜となっている。これにより、放射線の影響によるトランジスタの閾値電圧シフトを抑制することができる。よって、トランジスタの特性劣化を抑制して高信頼性を実現することが可能となる。

本開示の一実施の形態に係る放射線撮像装置の全体構成例を表すブロック図である。 間接変換型の場合の画素部の概略構成を表す模式図である。 直接変換型の場合の画素部の概略構成を表す模式図である。 図１に示した画素等の詳細構成例を表す回路図である。 図３に示したトランジスタの構成を表す断面図である。 図１に示した列選択部の詳細構成例を表すブロック図である。 放射線のトランジスタ特性への影響を説明するための特性図である。 実施例および比較例の閾値電圧のシフト量を表す特性図である。 変形例１に係るトランジスタの構成を表す断面図である。 変形例２に係るトランジスタの構成を表す断面図である。 変形例３に係るトランジスタの構成を表す断面図である。 変形例４に係るトランジスタの構成を表す断面図である。 変形例５に係る画素等の構成を表す回路図である。 変形例６に係る画素等の構成を表す回路図である。 変形例７−１に係る画素等の構成を表す回路図である。 変形例７−２に係る画素等の構成を表す回路図である。 適用例に係る放射線撮像表示システムの概略構成を表す模式図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（第１ゲート絶縁膜のシリコン酸化物膜を多孔質膜としたデュアルゲート型トランジスタを備えた放射線撮像装置の例）
２．変形例１（他の積層構造の第１ゲート絶縁膜を有するトランジスタの例）
３．変形例２（他の積層構造の第１ゲート絶縁膜を有するトランジスタの例）
４．変形例３（トップゲート型トランジスタの例）
５．変形例４（ボトムゲート型トランジスタの例）
６．変形例５（パッシブ型の他の画素回路の例）
７．変形例６（パッシブ型の他の画素回路の例）
８．変形例７−１，７−２（アクティブ型の画素回路の例）
９．適用例（放射線撮像表示システムの例）

＜実施の形態＞
［構成］
図１は、本開示の第１の実施の形態に係る放射線撮像装置（放射線撮像装置１）の全体のブロック構成を表すものである。放射線撮像装置１は、入射する放射線Ｒrad（例えばα線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この放射線撮像装置１は、画素部１１を備えると共に、この画素部１１の駆動回路として、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。

（画素部１１）
画素部１１は、放射線に基づいて信号電荷を発生させる複数の画素（撮像画素，単位画素）２０を備えたものである。複数の画素２０は、行列状（マトリクス状）に２次元配置されている。尚、図１中に示したように、以下、画素部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。放射線撮像装置１は、この画素部１１からの信号電荷の読み出しのためのスイッチング素子として後述のトランジスタ２２を用いるものであれば、いわゆる間接変換型および直接変換型のいずれのタイプであってもよい。図２Ａに、間接変換型の場合の画素部１１の構成、図２Ｂに、直接変換型の場合の画素部１１の構成をそれぞれ示す。

間接変換型（図２Ａ）の場合には、画素部１１は、光電変換層１１１Ａ上（受光面側）に波長変換層１１２を有している。波長変換層１１２は、放射線Ｒradを、光電変換層１１１の感度域の波長（例えば可視光）に変換するものである。この波長変換層１１２は、例えばＸ線を可視光に変換する蛍光体（例えば、ＣｓＩ（Ｔｌ添加），Ｇｄ₂Ｏ₂Ｓ，ＢａＦＸ（ＸはＣｌ，Ｂｒ，Ｉ等），ＮａＩまたはＣａＦ₂等のシンチレータ）からなる。このような波長変換層１１２は、光電変換層１１１Ａ上に、例えば有機材料またはスピンオングラス材料等からなる平坦化膜を介して形成されている。光電変換層１１１Ａは、フォトダイオードなどの光電変換素子（後述の光電変換素子２１）を含んで構成されている。

直接変換型（図２Ｂ）の場合には、画素部１１は、入射した放射線Ｒradを吸収して電気信号（正孔および電子）を発生する変換層（直接変換層１１１Ｂ）を有する。直接変換層１１１Ｂは、例えばアモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成される。

このように、放射線撮像装置１は、間接変換型および直接変換型のいずれのタイプであってもよいが、以下の実施の形態等では、主に間接変換型の場合を例に挙げて説明する。即ち、画素部１１では、詳細は後述するが、放射線Ｒradが波長変換層１１２において可視光に変換された後、この可視光が光電変換層１１１Ａ（光電変換素子２１）において電気信号に変換され、信号電荷として読み出されるようになっている。

図３は、画素２０の回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述する列選択部１７の回路構成とともに例示したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌread（詳細には後述する２つの読み出し制御線Ｌread１，Ｌread２を含む）と、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードまたはＭＩＳ（Metal-Insulator-Semiconductor）型センサからなり、入射光量に応じた電荷量の信号電荷を発生させる。尚、この光電変換素子２１のカソードは、ここでは蓄積ノードＮに接続されている。

トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、トランジスタ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。

トランジスタ２２は、例えば半導体層（半導体層１２６）を間にして対向配置された２つのゲート（第１ゲート電極１２０Ａ，第２ゲート電極１２０Ｂ）を備えた、いわゆるデュアルゲート構造を有している。但し、トランジスタ２２の素子構造はこれに限定されず、例えばトップゲート型あるいはボトムゲート型（後述）であってもよい。

図４は、トランジスタ２２の断面構造を表したものである。トランジスタ２２は、基板１１０上に、例えば第２ゲート電極１２０Ｂ（第２ゲート電極）と、この第２ゲート電極１２０Ｂを覆うように形成された第２ゲート絶縁膜１２９（第２のゲート絶縁膜）を有している。第２ゲート絶縁膜１２９上には、チャネル層（活性層）１２６ａ，ＬＤＤ(Lightly Doped Drain)層１２６ｂおよびＮ+層１２６ｃを含む半導体層１２６が設けられている。この半導体層１２６を覆って、第１ゲート絶縁膜１３０（第１のゲート絶縁膜）が形成され、第１ゲート絶縁膜１３０上に、第１ゲート電極１２０Ａ（第１ゲート電極）が配設されている。第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂはそれぞれ、半導体層１２６の活性層１２６ａに対向にして形成されている。第１ゲート電極１２０Ａ上には、コンタクトホールＨ１を有する第１層間絶縁膜１３１が形成されており、このコンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が形成されている。これらの第１層間絶縁膜１３１およびソース・ドレイン電極１２８を覆うように、第２層間絶縁膜１３２が設けられている。

半導体層１２６は、例えば非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体、望ましくは低温多結晶シリコン（ＬＴＰＳ：Low Temperature Poly-silicon）により構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体により構成されていてもよい。この半導体層１２６では、チャネル層１２６ａとＮ+層１２６ｃとの間に、リーク電流を低減する目的でＬＤＤ層１２６ｂが形成されている。ソース・ドレイン電極１２８は、ソースまたはドレインとして機能し、例えばチタン（Ｔｉ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タングステン（Ｗ）およびクロム（Ｃｒ）等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。

第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂはそれぞれ、例えばモリブデン，チタン，アルミニウム，タングステンおよびクロム等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。これらの第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂは、上述のように第２ゲート絶縁膜１２９、半導体層１２６および第１ゲート絶縁膜１３０を挟んで、互いに対向して設けられている。

尚、これらの第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂは、図３に示した読み出し制御線Ｌread１，Ｌread２にそれぞれ接続されている。読み出し制御線Ｌread１，Ｌread２は、例えば電気的にショートして配置されており、互いに同一の電圧が印加される。このため、第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂは、互いに同一の電圧に保持されている。但し、これらの第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂを電気的に別制御としてもよい。トランジスタ２２のソース（ソース・ドレイン電極１２８）は、例えば信号線Ｌsigに接続されており、ドレイン（ソース・ドレイン電極１２８）は、例えば光電変換素子２１のカソードに蓄積ノードＮを介して接続されている。また、光電変換素子２１のアノードは、ここではグランドに接続（接地）されている。

（ゲート絶縁膜の構成）
第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコン（ＳｉＯ_x）または酸窒化シリコン（ＳｉＯＮ）等のシリコン酸化物膜（酸素を含むシリコン化合物膜）を含んで構成されている。具体的には、第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコンまたは酸窒化シリコン等からなる単層膜であるか、あるいはこのようなシリコン酸化物膜と、窒化シリコン（ＳｉＮ_x）膜等のシリコン窒化物膜とを含む積層膜である。これらの第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０のいずれにおいても、上記シリコン酸化物膜が、半導体層１２６側に（半導体層１２６に隣接して）設けられている。半導体層１２６が例えば上述したような材料（非晶質シリコン、微結晶シリコン，多結晶シリコンおよび酸化物半導体）からなる場合には、製造プロセス上の理由から、半導体層１２６に隣接して、シリコン酸化物膜が形成される。

本実施の形態では、これらの第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０はそれぞれ積層膜となっている。具体的には、第２ゲート絶縁膜１２９は、基板１１０側から順に、例えば窒化シリコン膜１２９Ａおよび酸化シリコン膜１２９Ｂを積層したものである。第１ゲート絶縁膜１３０は、半導体層１２６側から順に、例えば酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを積層したものである。

上記構成において、第１ゲート絶縁膜１３０および第２ゲート絶縁膜１２９のうちの少なくとも一方に含まれる酸化シリコン膜（即ち、酸化シリコン膜１３０Ａ，１３０Ｃ，１２９Ｂのうちの少なくとも１つの酸化シリコン膜）が、多孔質膜となっている。望ましくは、半導体層１２６に隣接して形成された酸化シリコン膜１３０Ａ，１２９Ｂが多孔質であるとよい。あるいは、酸化シリコン膜１３０Ａ，１２９Ｂのうちの一方がのみが多孔質膜であってもよい。この場合、半導体層１２６に上側から隣接する酸化シリコン膜１３０Ａが多孔質膜であることが望ましく、これにより酸化シリコン膜１３０Ａ，１２９Ｂの両方を多孔質膜とした場合とほぼ同等の効果を得ることができる。

多孔質膜としての酸化シリコン膜１３０Ａの膜密度は、第１ゲート絶縁膜１３０とは異なる層に形成された酸化シリコン膜（例えば第１層間絶縁膜１３１に形成された酸化シリコン膜１３１Ａ，１３１Ｃ）より小さく、例えば２．５５ｇ／ｃｍ³以下であることが望ましい。また、このような膜密度を有する多孔質膜は、例えば製造プロセスにおいて成膜条件を調整することにより形成可能である。例えば、酸化シリコン膜１３０Ａの成膜工程において、ＣＶＤ（Chemical Vapor Deposition）装置の成膜条件（例えば基板温度、チャンバー圧力など）を適宜調整することにより、膜密度の低い酸化シリコン膜１３０Ａを成膜可能である。このようにして成膜した多孔質膜は、酸化シリコン膜１３０Ａを加工する際のエッチングレート（エッチング速度）が速くなる。即ち、酸化シリコン膜１３０Ａの加工時のウェットエッチングレート（またはドライエッチングレート、以下同様）は、酸化シリコン膜１３１Ａ，１３１Ｃのウェットエッチングレートよりも大きい（速い）。具体的には、酸化シリコン膜１３０Ａのウェットエッチングレートは、例えば酸化シリコン膜１３１Ａ，１３１Ｃのウェットエッチングレートの１．１倍以上２．０倍以下であり、例えば１．４倍程度である。

第１層間絶縁膜１３１および第２層間絶縁膜１３２は、例えば酸化シリコン、酸窒化シリコンおよび窒化シリコンのうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。例えば、第１層間絶縁膜１３１は、基板１１０側から順に、酸化シリコン膜１３１Ａ、窒化シリコン膜１３１Ｂおよび酸化シリコン膜１３１Ｃを積層したものであり、第２層間絶縁膜１３２は、例えば酸化シリコンからなる。

これらのうち第１層間絶縁膜１３１は、リーク電流を抑制する（電気的絶縁性を高める）ために、緻密な膜で構成されていることが望ましい。即ち、第１ゲート絶縁膜１３０の酸化シリコン膜１３０Ａが膜密度の比較的小さな多孔質膜であるのに対し、第１層間絶縁膜１３１は、膜密度が比較的大きな膜で構成されている。尚、第２層間絶縁膜１３２は、例えばソース・ドレイン電極１２８がアルミニウムなどの低融点材料からなる場合には、ＣＶＤプロセスにおいて低温（例えば２４０℃以下程度）で成膜されることが望ましいことから、多孔質膜となる。

上記のように、本実施の形態では、少なくとも第１ゲート絶縁膜１３０の酸化シリコン膜１３０Ａが多孔質膜となっている。例えば、半導体層１２６に上側から隣接する酸化シリコン膜１３０Ａが多孔質膜となっていることが望ましい。この場合、酸化シリコン膜１２９Ｂについては、第１層間絶縁膜１３１の酸化シリコン膜１３１Ａ，１３１Ｃと同様、緻密な膜質で形成される。あるいは、半導体層１２６に隣接する酸化シリコン膜１３０Ａおよび酸化シリコン膜１２９Ｂの両方が多孔質膜となっていてもよい。

尚、本実施の形態における酸化シリコン膜１３０Ａが、本開示の「第１のシリコン酸化物膜」の一具体例に、酸化シリコン膜１２９Ｂが、本開示の「第３のシリコン酸化膜」の一具体例にそれぞれ相当する。また、本開示の「第２のシリコン酸化膜」は、第１ゲート絶縁膜１３０とは異なる層に設けられていればよい。例えば酸化シリコン膜１３０Ａのみが多孔質膜である場合には、第２ゲート絶縁膜１２９の酸化シリコン膜１２９Ｂが、その「第２のシリコン酸化物膜」の一具体例に相当する。あるいは、酸化シリコン膜１３０Ａおよび酸化シリコン膜１２９Ｂの両方が多孔質膜である場合には、第１層間絶縁膜１３１の酸化シリコン膜１３１Ａ，１３１Ｃが、「第２のシリコン酸化物膜」の一具体例に相当する。

（行走査部１３）
行走査部１３は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、画素部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、各画素２０の読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われる。

（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力される。

各列選択部１７は、例えば図５に示したように、チャージアンプ１７２、容量素子（例えば、コンデンサあるいはフィードバック容量素子等）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。

チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。

Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。

マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。

Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。

（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記出力データＤout）が、順番に外部へ出力されるようになっている。

（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の各動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ画素部１１内の複数の画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、画素部１１から出力データＤoutが取得されるようになっている。

［作用・効果］
本実施の形態の放射線撮像装置１では、放射線Ｒradが画素部１１へ入射すると、各画素２０（ここでは、光電変換素子２１）において、入射光に基づく信号電荷が発生する。このとき、詳細には、図３に示した蓄積ノードＮにおいて、発生した信号電荷の蓄積により、ノード容量に応じた電圧変化が生じる。これにより、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が供給される。この後、読み出し制御線Ｌread（Ｌread１，Ｌread２）から供給される行走査信号に応じてトランジスタ２２がオン状態になると、上記した信号電荷が信号線Ｌsigへ読み出される。

このようにして読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ１７２からの出力電圧Ｖca）毎に、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。

ここで、放射線撮像装置１へ入射した放射線Ｒradの中には、上記した波長変換層１１２（あるいは直接変換層１１１Ｂ）において吸収されずに、その下層に漏れ込むものがあり、このような放射線によりトランジスタ２２が被曝すると、次のような不具合が生じる。即ち、トランジスタ２２は、第２ゲート絶縁膜１２９および第１ゲート絶縁膜１３０において、シリコン酸化物膜（酸化シリコン膜１２９Ｂ，１３０Ａ，１３０Ｃ等）を有する。このシリコン酸化物膜中に放射線が入射すると、いわゆる光電効果、コンプトン散乱あるいは電子対生成等により膜中の電子が励起される。その結果、シリコン酸化物膜中に正孔がトラップされて溜まり、また、チャネル層１２６ａとの界面にも正孔がトラップされて溜まる。このため、例えば、トランジスタ２２の閾値電圧ＶthのシフトやＳ（スレッショルド）値の悪化等が生じ、オフ電流の増大あるいはオン電流の減少等の発生要因となる。

図６に、トランジスタ２２のゲート電圧Ｖｇに対するドレイン電流（ソースおよびドレイン間の電流）Ｉｄｓの関係（電流電圧特性）について示す。放射線照射前（照射量０Ｇｙ）の特性を破線で示し、放射線照射後（照射量１００Ｇｙ）の特性を実線で示している。尚、ソースおよびドレイン間の電圧Ｖｄｓは０．１Ｖとした。このように、放射線照射後では、閾値電圧Ｖth（例えばＩｄｓ＝１．０×１０^-13Ａにおけるゲート電圧Ｖｇ）が負側にシフト（シフト量ΔＶth）する。

本実施の形態では、第１ゲート絶縁膜１３０の酸化シリコン膜１３０Ａが、上述したような多孔質膜であることにより、上記のような放射線に起因する半導体層１２６（詳細には活性層１２６ａ）への影響が軽減され、閾値電圧Ｖthのシフトが生じにくくなる。

図７に、酸化シリコン膜１３０Ａおよび酸化シリコン膜１２９Ｂの両方を多孔質膜とした場合（実施例１）、酸化シリコン膜１３０Ａのみを多孔質膜とした場合（実施例２）のの各場合において測定した閾値電圧ＶthのシフトΔＶthについて示す。また、比較例として、多孔質膜を形成しない場合の閾値電圧ＶthのシフトΔＶthについても示す。尚、ウェットエッチングレートは、比較例における場合を１として、実施例１では、酸化シリコン１２９Ｂおよび酸化シリコン膜１３０Ａをそれぞれ１．４に設定した。また、実施例２では、酸化シリコン膜１２９Ｂを１に、酸化シリコン膜１３０Ａを１．４にそれぞれ設定した。この結果、シフトΔＶthは、実施例１では−１．２６Ｖ、実施例２では、−１．２０Ｖ、比較例では−１．６３Ｖとなった。尚、−（マイナス）の記号は、負側にシフトしていることを示す。

これらの結果から、酸化シリコン膜１２９Ｂ，１３０Ａの両方を多孔質膜とした実施例１と、酸化シリコン膜１３０Ａのみを多孔質膜とした実施例２とでは、多孔質膜を用いない比較例に比べ、シフトΔＶthが小さくなり、特性が改善されることがわかる。このように、半導体層１２６に隣接するシリコン酸化物膜が多孔質膜であることが望ましい。

また、実施例１，２では、ほぼ同等のシフト量となり、半導体層１２６に隣接する酸化シリコン膜１２９Ｂ，１３０Ａのうち、酸化シリコン膜１３０Ａのみを多孔質膜とすれば、酸化シリコン膜１３０Ａ，１２９Ｂの両方を多孔質膜とした場合と同等の効果が得られることもわかった。

ここで、半導体層１２６に上側から隣接する酸化シリコン膜１３０Ａのみを多孔質膜とする場合には、次のようなメリットがある。即ち、製造プロセスにおいては、第２ゲート絶縁膜１２９、半導体層１２６および第１ゲート絶縁膜１３０を形成する際、基板１１０上に、窒化シリコン膜１２９Ａ、酸化シリコン膜１２９Ｂ、半導体層１２６、酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを、この順に、例えばＣＶＤプロセス等を用いて形成する。このとき、窒化シリコン膜１２９Ａ、酸化シリコン膜１２９Ｂおよび半導体層１２６の成膜は、真空チャンバー内において連続的に行われるが、この後、製造プロセス上の理由から、基板１１０は一度チャンバー外に出される（大気に曝される）こととなる。例えば、半導体層１２６として低温多結晶シリコンを用いる場合には、結晶化（ＥＬＡ：Excimer Laser Anneal）工程を行うために、基板１１０が一度チャンバーから出される。このため、酸化シリコン膜１２９Ｂと半導体層１２６との界面の状態は良好となる（汚れ、荒れ等が生じにくい）が、半導体層１２６と酸化シリコン膜１３０Ａとの界面の状態は劣化し易い（汚れ、荒れ等が生じ易い）。

このため、半導体層１２６は、酸化シリコン膜１３０Ａ側からの正孔による影響を受け易い。従って、半導体層１２６の上側に隣接する酸化シリコン膜１３０Ａを多孔質膜とすることにより、そのような正孔による影響を効果的に軽減できる。

また、デュアルゲート型のトランジスタ２２において、第１ゲート電極１２０Ａおよび第２ゲート電極１２０Ｂをショートさせて（同電位に保持して）駆動する場合には、半導体層１２６よりも上側の素子構造による特性が支配的となる。このことからも、酸化シリコン膜１３０Ａを選択的に多孔質膜とすることが、特性改善に有利である。

更に、半導体層１２６よりも下層の第２ゲート絶縁膜１２９では、基板１１０側からの汚染（不純物の浸入等）を防ぐという観点では、できるだけ緻密な膜質で形成されることが望ましい。以上のような観点において、酸化シリコン膜１３０Ａのみを選択的に多孔質膜とすることが望ましい。

以上のように本実施の形態では、各画素２０から放射線に基づく信号電荷を読み出すためのトランジスタ２２において、半導体層１２６と第１ゲート電極１２０Ａとの間に設けられた第１ゲート絶縁膜１３０が酸化シリコン膜１３０Ａを含み、この酸化シリコン膜１３０Ａが、第１ゲート絶縁膜１３０とは異なる層に設けられたシリコン酸化物膜（例えば酸化シリコン膜１３１Ａ，１３１Ｃ）よりも膜密度の小さい多孔質膜となっている。これにより、放射線Ｒradの影響によるトランジスタ２２の閾値電圧シフトを抑制することができる。よって、トランジスタの特性劣化を抑制して高信頼性を実現することが可能となる。

続いて、上記実施の形態の変形例について説明する。尚、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

＜変形例１＞
図８は、変形例１に係るトランジスタ（トランジスタ２２Ａ）の断面構成を表したものである。上記実施の形態では、第１ゲート絶縁膜（第１ゲート絶縁膜１３０）を、酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを含む３層積層膜としたが、第１ゲート絶縁膜の積層構造はこれに限定されるものではない。例えば、本変形例のトランジスタ２２Ａの第１ゲート絶縁膜（第１ゲート絶縁膜２３０）のように、半導体層１２６の側から順に酸化シリコン膜１３０Ａおよび窒化シリコン膜１３０Ｂを積層した２層構造であってもよい。このような構造において、第１ゲート絶縁膜２３０に含まれる酸化シリコン膜１３０Ａが多孔質膜となっていれば、上記実施の形態と同等の効果を得ることができる。

＜変形例２＞
図９は、変形例２に係るトランジスタ（トランジスタ２２Ｂ）の断面構成を表したものである。上記実施の形態では、第１ゲート絶縁膜（第１ゲート絶縁膜１３０）を３層積層膜としたが、本変形例のように、第１ゲート絶縁膜（第１ゲート絶縁膜２３０Ａ）が酸化シリコン膜の単層膜から構成されていてもよい。このように、第１ゲート絶縁膜２３０Ａを酸化シリコン膜の単層構造とした場合であっても、第１ゲート絶縁膜２３０Ａが多孔質膜であれば、上記実施の形態と同等の効果を得ることができる。

＜変形例３＞
図１０は、変形例３に係るトランジスタの断面構成を表したものである。上記実施の形態では、デュアルゲート型の素子構造を例示したが、本開示のトランジスタは、本変形例のようなトップゲート型の素子構造であってもよい。本変形例の素子構造は、例えば基板１１０側から順に、窒化シリコン膜１２９Ａ、酸化シリコン膜１２９Ｂ、半導体層１２６、第１ゲート絶縁膜１３４（第１のゲート絶縁膜）および第１ゲート電極１２０Ａを有している。第１ゲート絶縁膜１３４は、例えば上記実施の形態の第２ゲート絶縁膜１３０と同様の積層構造を有している。また、第１ゲート絶縁膜１３４および第１ゲート電極１２０Ａ上には、第１層間絶縁膜１３３が形成されており、この第１層間絶縁膜１３３と第１ゲート絶縁膜１３４とを貫通するコンタクトホールＨ１が形成されている。第１層間絶縁膜１３３上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。第１層間絶縁膜１３３は、第１ゲート電極１２０Ａの側から順に、例えば酸化シリコン膜１３３Ａ、窒化シリコン膜１３３Ｂおよび酸化シリコン膜１３３Ｃを有する積層膜である。第１層間絶縁膜１３３およびソース・ドレイン電極１２８を覆うように、第２層間絶縁膜１３２が形成されている。

本変形例においても、第１ゲート絶縁膜１３４の酸化シリコン膜１３０Ａ，１３０Ｃ（望ましくは半導体層１２６に隣接する酸化シリコン膜１３０Ａ）が、上述したような多孔質膜であることにより、上記実施の形態と同等の効果を得ることができる。

尚、本変形例においても、第１ゲート絶縁膜１３４の積層構造は上記のものに限定されず、シリコン酸化物膜を含んでいれば、２層構造であってもよいし、シリコン酸化物の単層膜であってもよい。

＜変形例４＞
図１１は、変形例４に係るトランジスタの断面構成を表したものである。上記実施の形態では、デュアルゲート型の素子構造を例示したが、本開示のトランジスタは、本変形例のようなボトムゲート型の素子構造であってもよい。本変形例の素子構造は、例えば基板１１０側から順に、第１ゲート電極１２０Ａ、第１ゲート絶縁膜１２９、半導体層１２６および酸化シリコン膜１３０Ａを有している。また、酸化シリコン膜１３０Ａ上には、第１層間絶縁膜１３５が形成されており、この第１層間絶縁膜１３５と、酸化シリコン膜１３０Ａとを貫通するコンタクトホールＨ１が形成されている。第１層間絶縁膜１３５上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。第１層間絶縁膜１３５は、酸化シリコン膜１３０Ａの側から順に、例えば窒化シリコン膜１３５Ａおよび酸化シリコン膜１３５Ｂを有する積層膜である。

本変形例においても、第１ゲート絶縁膜１２９の酸化シリコン膜１２９Ｂが、上述したような多孔質膜であることにより、上記実施の形態と同等の効果を得ることができる。

＜変形例５＞
図１２は、変形例５に係る画素（画素２０Ａ）の回路構成を、上記実施の形態で説明したチャージアンプ回路１７１の回路構成例と共に表したものである。本変形例の画素２０Ａは、実施の形態の画素２０と同様にいわゆるパッシブ型の回路構成となっており、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０ＡにはＨ方向に沿って延在する読み出し制御線Ｌread（Ｌread１，Ｌread２）と、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

但し、本変形例の画素２０Ａでは、上記実施の形態の画素２０とは異なり、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードがグランド（接地）に接続されている。このように、画素２０Ａにおいて光電変換素子２１のアノードに蓄積ノードＮが接続されるようにしてもよく、このように構成した場合であっても、上記実施の形態の放射線撮像装置１と同様の効果を得ることが可能である。

＜変形例６＞
図１３は、変形例６に係る画素（画素２０Ｂ）の回路構成を、上記実施の形態で説明したチャージアンプ回路１７１の回路構成例と共に表したものである。本変形例の画素２０Ｂは、実施の形態の画素２０と同様にいわゆるパッシブ型の回路構成を有し、１つの光電変換素子２１を有すると共に、Ｈ方向に沿って延在する読み出し制御線Ｌread１，Ｌread２と、Ｖ方向に沿って延在する信号線Ｌsigとに接続されている。

但し、本変形例では、画素２０Ｂが、２つのトランジスタ２２を有している。これら２つのトランジスタ２２は、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている。また、各トランジスタ２２における各一方のゲートが読み出し制御線Ｌread１に接続され、各他方のゲートが読み出し制御線Ｌread２に接続されている。このように１つの画素２０Ｂに２つのトランジスタ２２を設けることにより、オフリークを低減させることができる。

このように、画素２０Ｂ内に直列接続させた２つのトランジスタ２２を設けてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。尚、３つ以上のトランジスタを直列接続させてもよい。

＜変形例７−１，７−２＞
図１４は、変形例７−１に係る画素（画素２０Ｃ）の回路構成を、以下説明するチャージアンプ回路１７１Ａの回路構成例とともに表したものである。また、図１５は、変形例７−２に係る画素（画素２０Ｄ）の回路構成を、チャージアンプ回路１７１Ａの回路構成例とともに表したものである。これらの変形例７−１，７−２に係る画素２０Ｃ，２０Ｄはそれぞれ、これまで説明した画素２０，２０Ａ，２０Ｂとは異なり、いわゆるアクティブ型の画素回路を有している。

このアクティブ型の画素２０Ｃ，２０Ｄには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｃ，２０Ｄにはまた、Ｈ方向に沿って延在する読み出し制御線Ｌread（Ｌread１，Ｌread２）およびリセット制御線Ｌrstと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、ソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは電源ＶＤＤに接続され、ゲートは、蓄積ノードＮを介して、光電変換素子２１のカソード（図１４の例）またはアノード（図１５の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースにはリセット電圧Ｖrstが印加されるようになっている。変形例７−１では、光電変換素子２１のアノードがグランドに接続され、変形例７−２では、光電変換素子２１のカソードがグランドに接続されている。

また、これらの変形例７−１，７−２においてチャージアンプ回路１７１Ａは、前述したチャージアンプ回路１７１におけるチャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１に代わりに、アンプ１７６および定電流源１７７を設けたものである。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。尚、信号線Ｌsigの一端側には定電流源１７７の一方の端子が接続され、この定電流源１７７の他方の端子には電源ＶＳＳが接続されている。

＜適用例＞
続いて、上記実施の形態および変形例に係る放射線撮像装置は、以下に説明するような放射線撮像表示システムへ適用することも可能である。

図１６は、適用例に係る放射線撮像表示システム（放射線撮像表示システム５）の概略構成例を模式的に表したものである。放射線撮像表示システム５は、上記実施の形態等に係る画素部１１等を有する放射線撮像装置１と、画像処理部５２と、表示装置４とを備えている。

画像処理部５２は、放射線撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。

この放射線撮像表示システム５では、放射線撮像装置１が、放射線源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された放射線に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。

このように、本適用例の放射線撮像表示システム５では、放射線撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。

尚、上述のような放射線撮像装置１および放射線撮像表示システム５は、放射線Ｒradに基づいて電気信号を得る、様々な種類の撮像装置および撮像表示システムとして利用される。例えば、医療用のＸ線撮像装置（Digital Radiography等）、空港等で用いられる携帯物検査用のＸ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査を行う装置）などに適用可能である。

以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、第１，第２のゲート絶縁膜として、１〜３つの絶縁膜を積層したものを例示したが、第１，第２のゲート絶縁膜が４つ以上の絶縁膜を積層したものであってもよい。どのような積層構造であっても、第１のゲート絶縁膜のうち半導体層側にシリコン酸化物膜が設けられ、かつこのシリコン酸化物膜が多孔質膜となっていれば、本開示の効果を得ることができる。

また、上記実施の形態等の画素部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。

更に、上記実施の形態等で説明した画素部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。

尚、本開示は以下のような構成を取ることも可能である。
（１）
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層を含む半導体層と、
前記半導体層に対向配置された第１ゲート電極と、
前記半導体層と前記第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極と、
前記第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜と
を有し、
前記第１のゲート絶縁膜の前記第１のシリコン酸化物膜は、前記第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である
放射線撮像装置。
（２）
前記トランジスタは、
前記半導体層を間にして前記第１ゲート電極と対向配置された第２ゲート電極と、
前記半導体層と前記第２ゲート電極との間に設けられ、第３のシリコン酸化物膜を含む第２のゲート絶縁膜と
を更に有する
上記（１）に記載の放射線撮像装置。
（３）
前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
前記第３のシリコン酸化物膜が前記第２のシリコン酸化物膜に相当する
上記（２）に記載の放射線撮像装置。
（４）
前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
前記トランジスタの前記第１ゲート電極上に、前記第２のシリコン酸化物膜を含む第１の層間絶縁膜を備え、
前記第１および第３のシリコン酸化物膜の両方が前記多孔質膜である
上記（２）に記載の放射線撮像装置。
（５）
前記多孔質膜の膜密度は、２．５５ｇ／ｃｍ³以下である
上記（１）〜（４）のいずれかに記載の放射線撮像装置。
（６）
前記第１のシリコン酸化物膜は、前記半導体層に隣接して形成されている
上記（１）〜（５）のいずれかに記載の放射線撮像装置。
（７）
前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
前記トランジスタの前記第１ゲート電極上に設けられ、前記第２のシリコン酸化物膜を含む第１の層間絶縁膜と、
前記第１の層間絶縁膜、前記ソース電極および前記ドレイン電極を覆って設けられた第２の層間絶縁膜と
を更に備え、
前記第２の層間絶縁膜は前記多孔質膜となっている
上記（１）〜（６）のいずれかに記載の放射線撮像装置。
（８）
前記トランジスタは、前記半導体層上に、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有する
上記（１）に記載の放射線撮像装置。
（９）
前記トランジスタは、前記第１ゲート電極上に、前記第１のゲート絶縁膜および前記半導体層をこの順に有する
上記（１）に記載の放射線撮像装置。
（１０）
前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体を含む
上記（１）〜（９）のいずれかに記載の放射線撮像装置。
（１１）
前記半導体層は、低温多結晶シリコンを含む
上記（１０）に記載の放射線撮像装置。
（１２）
前記複数の画素がそれぞれ光電変換素子を有し、
前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（１）〜（１１）のいずれかに記載の放射線撮像装置。
（１３）
前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
上記（１２）に記載の放射線撮像装置。
（１４）
前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させるものである
上記（１）〜（１１）のいずれかにに記載の放射線撮像装置。
（１５）
前記放射線はＸ線である
上記（１）〜（１４）のいずれかに記載の放射線撮像装置。
（１６）
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
活性層を含む半導体層と、
前記半導体層に対向配置された第１ゲート電極と、
前記半導体層と前記第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、
前記半導体層に電気的に接続されたソース電極およびドレイン電極と、
前記第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜と
を有し、
前記第１のゲート絶縁膜の前記第１のシリコン酸化物膜は、前記第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である
放射線撮像表示システム。

１…放射線撮像装置、１１…画素部、１３…行走査部、１３０…単位回路、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７…列選択部、１７１，１７１Ａ…チャージアンプ回路、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１７６…アンプ、１７７…定電流源、２０，２０Ａ〜２０Ｄ…画素（撮像画素）、２１…光電変換素子、２２，２３，２４…トランジスタ、１１０…基板、１２０Ａ…第１ゲート電極、１２０Ｂ…第２ゲート電極、１２９…第２ゲート絶縁膜、１２９Ａ，１３０Ｂ…窒化シリコン膜、１２９Ｂ，１３０Ａ，１３０Ｃ…酸化シリコン膜、１２６…半導体層、１３０，２３０，２３０Ａ…第１ゲート絶縁膜、１３１…第１層間絶縁膜、１３２…第２層間絶縁膜、１１１Ａ…光電変換層、１１２…波長変換層、１１１Ｂ…直接変換層、４…表示装置、４０…モニタ画面、５…放射線撮像表示システム、５０…被写体、５１…放射線源、５２…画像処理部、Ｌsig…信号線、Ｌread，Ｌread１，Ｌread２…読み出し制御線、Ｌrst…リセット制御線、Ｌcarst…アンプリセット制御線、Ｄout…出力データ、Ｎ…蓄積ノード、ＳＷ１…スイッチ、Ｒrad…放射線。

Claims (16)

1. 放射線に基づく信号電荷を発生する複数の画素と、
   前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
   前記トランジスタは、
   活性層を含む半導体層と、
   前記半導体層に対向配置された第１ゲート電極と、
   前記半導体層と前記第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、
   前記半導体層に電気的に接続されたソース電極およびドレイン電極と、
   前記第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜と
   を有し、
   前記第１のゲート絶縁膜の前記第１のシリコン酸化物膜は、前記第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である
   放射線撮像装置。
2. 前記トランジスタは、
   前記半導体層を間にして前記第１ゲート電極と対向配置された第２ゲート電極と、
   前記半導体層と前記第２ゲート電極との間に設けられ、第３のシリコン酸化物膜を含む第２のゲート絶縁膜と
   を更に有する
   請求項１に記載の放射線撮像装置。
3. 前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
   前記第３のシリコン酸化物膜が前記第２のシリコン酸化物膜に相当する
   請求項２に記載の放射線撮像装置。
4. 前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
   前記トランジスタの前記第１ゲート電極上に、前記第２のシリコン酸化物膜を含む第１の層間絶縁膜を備え、
   前記第１および第３のシリコン酸化物膜の両方が前記多孔質膜である
   請求項２に記載の放射線撮像装置。
5. 前記多孔質膜の膜密度は、２．５５ｇ／ｃｍ³以下である
   請求項１に記載の放射線撮像装置。
6. 前記第１のシリコン酸化物膜は、前記半導体層に隣接して形成されている
   請求項１に記載の放射線撮像装置。
7. 前記トランジスタは、前記第２ゲート電極上に、前記第２のゲート絶縁膜、前記半導体層、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有し、
   前記トランジスタの前記第１ゲート電極上に設けられ、前記第２のシリコン酸化物膜を含む第１の層間絶縁膜と、
   前記第１の層間絶縁膜、前記ソース電極および前記ドレイン電極を覆って設けられた第２の層間絶縁膜と
   を更に備え、
   前記第２の層間絶縁膜は前記多孔質膜となっている
   請求項１に記載の放射線撮像装置。
8. 前記トランジスタは、前記半導体層上に、前記第１のゲート絶縁膜および前記第１ゲート電極をこの順に有する
   請求項１に記載の放射線撮像装置。
9. 前記トランジスタは、前記第１ゲート電極上に、前記第１のゲート絶縁膜および前記半導体層をこの順に有する
   請求項１に記載の放射線撮像装置。
10. 前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体を含む
    請求項１に記載の放射線撮像装置。
11. 前記半導体層は、低温多結晶シリコンを含む
    請求項１０に記載の放射線撮像装置。
12. 前記複数の画素がそれぞれ光電変換素子を有し、
    前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
    請求項１に記載の放射線撮像装置。
13. 前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
    請求項１２に記載の放射線撮像装置。
14. 前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させるものである
    請求項１に記載の放射線撮像装置。
15. 前記放射線はＸ線である
    請求項１に記載の放射線撮像装置。
16. 放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
    放射線に基づく信号電荷を発生する複数の画素と、
    前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
    前記トランジスタは、
    活性層を含む半導体層と、
    前記半導体層に対向配置された第１ゲート電極と、
    前記半導体層と前記第１ゲート電極との間に設けられ、第１のシリコン酸化物膜を含む第１のゲート絶縁膜と、
    前記半導体層に電気的に接続されたソース電極およびドレイン電極と、
    前記第１のゲート絶縁膜とは異なる層に設けられた第２のシリコン酸化物膜と
    を有し、
    前記第１のゲート絶縁膜の前記第１のシリコン酸化物膜は、前記第２のシリコン酸化物膜よりも膜密度の小さい多孔質膜である
    放射線撮像表示システム。

Images