JPS63258063A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に耐放射線性の優れたＳ
　ＯＴ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ
）構造の半導体装置に関する。

〔従来の技術〕

近年、半導体集積回路を宇宙空間、原子炉周辺などで使
用する機会が増加しつつある。このような厳しい環境内
におかれた半導体集積回路は種々の放射線損傷を受は回
路の誤動作および破壊を生じ、システムの機能低下を受
けやすい。したがって、放射線に強い半導体集積回路の
開発が望まれる。

集積回路が受ける放射線損傷は２つのタイプ、すなわち
トータルドーズによる損傷とシングルエベントによる損
傷に分類される。

トータルドーズによる損傷は損傷が蓄積し、最後に破壊
に至るもので主な原伏はシリコン酸化膜等の絶縁膜中へ
の正電荷の蓄積と絶縁膜／シリコン基板界面における界
面準位密度の増大である。

一方、シングルエベントによる損傷はソフトエラー（メ
モリの反転、消去）、ラフチアツブ等一過性の損傷で、
シリコン基板内に入射したα線や重イオンが多蟹の電子
−正孔対を発生ずるために起こる。

上記損傷の中で耐シングルエベント性向上のためにＳＯ
Ｉ構造が考えられ−る。すなわち、薄い表面シリコン結
晶層に重イオンが入射しても、このシリコン表面層で発
生する電子−正孔対は小さく、したがってソフトエラー
は起こり難くなる。さらに、相補型電界トランジスタ（
０ＭＯ３Ｉ−ランジスタ）のｎおよびｐチャンネルトラ
ンジスタのチャンネル領域を、ＳＯＩ構造により互いに
分離できるのでラフチアツブを完全になくすことも可能
となる。

従来、上記ＳＯＩ構造はサファイア等の厚い絶縁膜基板
上にシリコン結晶を成長させたり、あるいは厚い（数１
１００ｎ〜数μｍ）シリコン熱酸化膜あるいは化学気相
成長したシリコン酸化膜上にシリコン結晶を成長させる
ことにより形成している。

例えば、第３図のように、シリコン半導体基板３１に形
成した埋込絶縁膜層３２上にシリコン結晶を成長させる
とともに、素子分離膜３３．ゲートシリコン酸化膜３４
を形成し、更にゲートポリシリコン電極３５．ソース・
ドレイン領域３６　ヲ形成してＳＯＩ構造を構成してい
る。

〔発明が解決しようとする問題点〕

上述した厚い絶縁膜あるいは基板より形成したＳＯＩ＋
Ｍ造は耐シングルエベント性は向上するが、耐トータル
ドーズ性に関しては、以下に示す新たな問題を生じる。

すなわち、厚い絶縁膜からなる埋込層に電離放射線が入
射すると膜厚に比例して多量の電子−正孔対を生じる。

その際、移動度の大きい電子は容易に絶縁膜から散逸す
るが、正札は膜中に残され正電荷を蓄積する。

また、正孔の一部は表面シリコン層／絶縁膜層界面に達
し、界面準位を発生する。

その結果、第３図に示すように埋込絶縁膜層３２中に蓄
積した正電荷３８、表面シリコン層／埋込絶縁膜層界面
に発生し′た界面準位３７により、上部のＭＯＳ）ラン
ジスタが劣化する前に埋込絶縁膜層界面に大量のリーク
電流が流れ、上部トランジスタの機能が損なわれるおそ
れがある。

本発明は埋込絶縁膜層界面近傍を流れるリーク電流を抑
制して耐放射線性を大幅に向上できる半導体装置を提供
することを目的としている。

〔問題点を解決するための手段〕

本発明の半導体装置は、厚い絶縁膜層上にシリコン結晶
を成長させ、ここに半導体素子を形成したＳＯＩ構造の
半導体装置において、厚い絶縁膜層を、シリコン結晶に
接してその下側に設けたシリコン熱酸化膜と、このシリ
コン酸化膜の下側に夫々化学気相成長によって形成した
シリコン酸化膜、リンガラス５ボロンリンガラス、シリ
コン窒化膜の少なくとも一層とで構成している。

即ち、埋込ｖＡａ膜層の一部を構成する化学気相成長に
よって形成した膜は、シリコン熱酸化膜よりも大きな電
子及び正孔捕捉確率を有する。特にリン及びボロンの膜
中濃度が増加すると、この捕捉確率は著しく増大する。

そして、捕捉された電子と正孔は互いに電荷を打ち消す
ため、蓄積される電荷量は大幅に減少する。一方、シリ
コン熱酸化膜は、シリコン結晶層と化学気相成長した膜
間の初期の界°面単位密度を低減させ、かつ自身に形成
される高濃度の電子及び正孔捕捉中心によって化学気相
成長膜からシリコン結晶に向かう正札をここで捕捉して
界面準位発生量を減少させる。

また、化学気相成長膜を多層に構成すると、各膜間の界
面にも多量の電子及び正孔捕捉中心が生成され、絶縁膜
層中の正電荷蓄積量を更に減少する。

〔実施例〕

次に、本発明を図面を参照して説明する。

（実施例１） 第１図（ａ）乃至第１図（ｆ）は本発明の一実施例を工
程順に示す断面図であり、ここでは、ＳＯＩ基板の表面
シリコン結晶層にｎチャンネルＭＯ３）ランジスタを形
成する場合に本発明を適用した例を示している。

第１図（ａ）に示すように、（１００）の面方位を有す
るシリコン基板１１に膜厚１０＝　１１００ｎのシリコ
ン熱酸化膜１２を形成した後、化学気相成長したリンガ
ラス層１３を数百ｎｍ〜数μｍ堆積させる。あるいは化
学気相成長したシリコン酸化膜、ポロンリンガラスを堆
積してもよい。

次に、上記絶縁膜１２．１３を公知のフォトレジストお
よび蝕刻技術を用いてパターニングする。

その結果を第１図（ｂ）に示す。

次に第１図（Ｃ）に示すように、化学気相成長したリン
ガラス層１３を酸素雰囲気で表面を熱酸化し、膜厚１０
〜１１００ｎのシリコン熱酸化膜１４にする。

さらに、第１図（ｄ）に示すように、シリコン基板面の
露出している部分を種として数百ｎｍ−数μｍの厚さの
シリコン結晶層１５をエピタキシャル成長させる。この
エピタキシャル成長は例えばアモルファスシリコンをウ
ェハー全面に堆積し、その後５００〜６００℃の低温で
固相エピタキシャル成長させることによって行うことが
できる。この結果、前記絶縁膜１２，１３．１４は埋込
絶縁膜層として構成される。

以下、第１図（ｅ）に示すように、埋込絶縁膜層に達す
る深さまで表面シリコン結晶１５を熱酸化して素子分離
絶縁膜１６を形成した後、ゲートシリコン酸化ＪＪ１１
７を形成し、さらにゲートポリシリコン電極１８を公知
のフォトレジスト、蝕刻技術により形成する。ここで、
素子分離をトレンチ分離構造によって行ってよい。

さらに、第１図（ｆ）に示すように、ゲートポリシリコ
ン電極１８を側面酸化を行った後、砒素等のイオン注入
によりソース・ドレイン領域１９を形成する。

この構成によれば、ＭＯＳトランジスタに電離放射線が
入射しても、ＳＯＩ構造の埋込絶縁膜層に蓄積される正
電荷量及び表面シリコン結晶層／埋込絶縁膜層界面に発
生する界面準位量はともに少なく、埋込絶縁膜界面近傍
を流れるリーク電流を大幅に低減することができ、、Ｓ
ＯＩ構造の本来の性能である高い耐シングルエベント性
とあわせて耐放射性を大幅に向上させることができる。

（実施例２） 第２図（ａ）乃至第２図（ｃ）は本発明の第２実施例を
工程順に示す断面図であり、ここでは実施例１と同様Ｓ
ＯＩ基板上の表面シリコン層中にＭＯＳトランジスタを
形成する場合に本発明を適用した例の、特に埋込絶縁膜
層の形成についてのみ図示している。

先ず、第２図（ａ）に示すように、（１００）の面方位
を有するシリコン基板２１に、膜厚１０〜１１００ｎの
シリコン熱酸化膜２２を形成した後、化学気相成長した
ポロンリンガラス層２３を数百ｎｍ−数μｍ堆積し、更
にその上に化学気相成長したシリコン窒化膜２４を数百
ｎｍ〜数μｍ堆積する。

次に、上記絶縁膜上に１０〜１１００ｎのポリシリコン
膜を化学気相成長により堆積し、更に酸素雰囲気中で上
記ポリシリコン膜を熱酸化し、シリコン熱酸化膜２５を
形成する。その結果を第２図（ｂ）に示す。

次に、第２図（ｃ）に示すように、公知のフォトリソグ
ラフィ技術により前記各膜をバターニングして、エピタ
キシャル成長のための種としてシリコン基板２１０表面
を露出する。

以後は実施例１と同様、シリコン結晶をエピタキシャル
成長し、酸化処理、ゲートポリシリコン電極及びソース
・ドレイン領域を形成してＳＯＩ構造を形成し、表面シ
リコン結晶層にＭＯ３Ｉ−ランジスタを製造する。

この実施例２においても、前記実施例１と同様に、ＳＯ
Ｉ構造の埋込絶縁膜層に蓄積される正電荷量及び表面シ
リコン結晶層／埋込絶縁膜層界面に発生する界面準位量
をともに少なくし、埋込絶縁膜層界面近傍を流れるリー
ク電流を大幅に低減することができ、耐放射性を大幅に
向上させることができる。

ここで、化学気相成長により形成した膜は適宜に組合わ
せを変えて構成してもよい。また、前記各実施例はｎチ
ャンネルＭＯ３Ｉ−ランジスタに適用しているが、他の
半導体集積回路についても同様に適用できる。

〔発明の効果〕

以上説明したように本発明は、ＳＯＩ構造を構成する下
側基体としての厚い絶縁膜層を、シリコン結晶に接して
その下側に設けたシリコン熱酸化膜と、このシリコン酸
化膜の下側に夫々化学気相成長によって形成したシリコ
ン酸化膜、リンガラス、ボロンリンガラス、シリコン窒
化膜の少なくとも一層とで構成しているので、埋込絶縁
膜層界面近傍を流れるリーク電流を大幅に抑制し、耐放
射線性を大幅に向上できる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｆ）は本発明の第１実施例を
製造工程順に示す断面図、第２図（ａ）乃至第２図（Ｃ
）は本発明の第２実施例を製造工程順に示す断面図、第
３図は従来の問題を説明するための断面図である。 １１・・・シリコン基板、１２・・・シリコン熱酸化膜
、１３・・・リンガラス層、１４・・・シリコン熱酸化
膜、１５・・・シリコン結晶層、１６・・・素子分離絶
縁膜、１７・・・ゲートシリコン酸化膜、１８・・・ゲ
ートポリシリコン電極、１９・・・ソース・ドレイン領
域、２１・・・シリコン基板、２２・・・シリコン酸化
膜、２３・・・ボロンリンガラス層、２４・・・シリコ
ン窒化膜、２５・・・シリコン熱酸化膜、３１・・・シ
リコン基板、３２・・・埋込絶縁膜層、３３・・・素子
分離絶縁膜、３４・・・ゲートシリコン酸化膜、３５・
・・ゲートポリシリコン電極、３６・・・ソース・ドレ
イン領域、３７・・・界面準位、３８・・・固定正電荷
。 第１図 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）厚い絶縁膜層上にシリコン結晶を成長させ、ここ
   に半導体素子を形成したＳＯＩ構造の半導体装置におい
   て、前記厚い絶縁膜層を、前記シリコン結晶に接してそ
   の下側に設けたシリコン熱酸化膜と、このシリコン酸化
   膜の下側に夫々化学気相成長によって形成したシリコン
   酸化膜、リンガラス、ボロンリンガラス、シリコン窒化
   膜の少なくとも一層とで構成したことを特徴とする半導
   体装置。
2. （２）厚い絶縁膜層をシリコン半導体基板の少なくとも
   一部に形成してなる特許請求の範囲第１項記載の半導体
   装置。