JP2595982B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2595982B2
JP2595982B2 JP21424087A JP21424087A JP2595982B2 JP 2595982 B2 JP2595982 B2 JP 2595982B2 JP 21424087 A JP21424087 A JP 21424087A JP 21424087 A JP21424087 A JP 21424087A JP 2595982 B2 JP2595982 B2 JP 2595982B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon
groove
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21424087A
Other languages
English (en)
Other versions
JPS6457642A (en
Inventor
邦彦 笠間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21424087A priority Critical patent/JP2595982B2/ja
Publication of JPS6457642A publication Critical patent/JPS6457642A/ja
Application granted granted Critical
Publication of JP2595982B2 publication Critical patent/JP2595982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体集積回路素子
間の電気的絶縁分離膜の構造に関するものである。
〔従来の技術及びその問題点〕
近年、半導体集積回路を人工衛星や原子炉周辺で働く
ロボット等に搭載して使用する機会が増加している。こ
のような厳しい環境内に置かれた半導体集積回路は種々
の放射線損傷を受け、回路の誤動作および破壊を生じ、
システムの機能低下を招きやすい。したがって放射線に
強い半導体集積回路の開発が望まれる。
宇宙空間や原子炉周辺にはα線,β線,γ線あるいは
その他の放射線が多量に存在する。その中でもγ線は透
過性が高く、他の放射線のように簡単な遮蔽で保護する
ことは困難である。このような透過性の高いγ線が高集
積回路の基本素子である絶縁ゲート電界トランジスタ
(以後、MOSトランジスタと略す)やバイポーラトラン
ジスタに入射するとシリコン酸化膜中に正電荷が蓄積
し、さらにシリコン酸化膜−シリコン基板界面の界面準
位密度が増大する。その結果、しきい値電圧の変動,リ
ーク電流の増加,あるいは電流増幅率の低下をもたら
す。
すなわちγ線のような電離放射線がシリコン酸化膜中
に入射すると多量の電子−正孔対が生成する。その後、
その一部は再結合して消滅するが、一部の電子および正
孔はシリコン酸化膜中に捕捉される。その際電子の移動
度は大きく、正または負のバイアスが酸化膜に印加され
ると短時間の間にそのほとんどはシリコン酸化膜外に拡
散する。一一方、、正孔は移動度が小さく、シリコン酸
化膜内で捕捉されるため、正の固定電荷が形成される。
またシリコン酸化膜−シリコン基板界面に捕捉された正
孔は界面準位を形成すると言われている。
特に電気的絶縁膜であるフィールド酸化膜はゲート酸
化膜と比較して厚い膜厚を有するため多量の正孔が生成
し、大きなしきい値電圧変化、および界面準位生成をも
たらし、寄生MOSトランジスタの発生,素子間リークの
原因となる。さらにトランジスタのチャンネル領域が損
傷を受けた分離絶縁膜の側壁と接しているとトランジス
タに側面リーク電流が発生しやすい。
従来、素子分離膜のしきい値電圧変化、および界面準
位発生を抑えるために(1)シリコン酸化膜の薄膜化や
(2)低温熱処理が考えられている。しかしながら、絶
縁分離膜の薄膜化は確かにしきい値電圧の変動、および
界面準位生成量を減少させるが、反面酸化膜上を走る配
線と基板間の容量増大をもたらすので半導体集積回路の
性能を低下させる。また低温熱処理による改善は微々た
るものである。
〔問題点を解決するための手段〕
本発明によれば、シリコン半導体基板の一主面に選択
的に形成された溝と、この溝によって分離された複数の
素子形成領域と、この溝の側面に熱酸化により形成され
た第1のシリコン酸化膜と、この第1のシリコン熱酸化
膜に接してこの第1のシリコン酸化膜の内側の溝側面に
形成されたポリシリコン膜と、このポリシリコン膜およ
び溝底面のシリコン基板の一主面に接してこのポリシリ
コン膜の内側の溝側面および溝底面に熱酸化により形成
された第2のシリコン酸化膜と、この第2のシリコン熱
酸化膜に囲まれた溝内に形成された絶縁層とを有する半
導体装置が得られる。
〔作 用〕
まず素子間リーク電流を抑制するためその中に多層の
絶縁膜を堆積している。すなわち溝部にシリコン熱酸化
膜を形成し、その上に化学気相成長したシリコン窒化膜
層,リンガラス層,ボロンリンガラス層あるいはシリコ
ン酸化膜層のいずれか一層あるいはそれらを多層にして
埋め込んだものである。堆積の順序および組み合わせは
いずれでもかまわない。
さらに放射線照射によって溝部の側壁に発生する正電
荷および界面準位の影響を低減するため、チャンネル領
域の溝側壁近傍を薄いシリコン熱酸化膜−ポリシリコン
膜の2層構造にしてある。
素子分離膜は通常500nm程度の厚さをもつため、移動
度の小さい正孔の多くは酸化膜外に拡散することができ
ない。また正孔の捕獲位置がシリコン酸化膜−シリコン
基板界面に近いほどしきい値電圧変動に与える影響が大
きい。さらにシリコン酸化膜−シリコン基板界面に正孔
が到達するとその一部は界面準位を形成する。一方、電
子は移動度が大きく、電子捕捉確率は小さいため、通常
の熱酸化膜中にほとんど捕捉されない。
したがって、電離放射線が素子分離膜に入射して生成
した正孔はただちにその位置で捕捉されたとき、しきい
値電圧変化量、および界面準位増加量は小さくてすむ。
また同時に生成する電子が生成位置近傍でできるだけ
捕捉されれば素子分離膜内の電荷は相殺されてしきい値
電圧変化はさらに減少することになる。
化学気相成長したシリコン窒化膜,リンガス,ボロン
リンガラスおよびシリコン酸化膜はシリコン熱酸化膜よ
りも大きな電子および正孔捕捉確率をもつ。特にリンお
よびボロンの膜中濃度が増加すると電子および正孔の捕
捉確率は著しく増大する。したがってほとんどの正孔は
その生成位置で捕捉され、かつ電子の一部も捕捉される
ことになる。したがって上述の理由により、しきい値電
圧変化および界面準位発生量は大幅に減少する。
一方、下地の熱酸化膜には2つの役割がある。その第
1はシリコン基板−化学気相成長した膜間の初期の界面
準位密度が比較的高いため、それを低減させるためであ
る。第2に熱シリコン酸化膜−化学気相成長した膜界面
には高濃度の電子および正孔捕捉中心が形成される。そ
のため化学気相成長した膜中で生成した正孔がたとえ熱
シリコン酸化膜界面まで拡散しても、そこで捕捉され
る。したがって界面準位発生量は減少する。
ところで下地の酸化膜を薄くしてゆけば下地のシリコ
ン熱酸化膜内に生成する正孔量は減少するので界面準位
を減らすことができる。しかし、素子分離構造形成後の
熱処理によって化学気相成長した膜の成分(ボロンやリ
ン等)がシリコン熱酸化膜−シリコン基板界面まで拡散
するのを制御するための膜厚は必要である。いずれにし
ても後の熱処理工程を考慮した熱酸化膜にすることが必
要である。
以上のように素子分離絶縁膜の耐放射線性を改善する
ことにより素子間のリーク電流を大幅に減少させること
が可能となる。
さらに溝側面のリーク電流を低減するため溝側面をシ
リコン熱酸化膜−ポリシリコン膜の2層構造とした。放
射線によって生成する電子−正孔対は膜厚に比例するた
め溝側面を薄いシリコン熱酸化膜にすれば正電荷蓄積量
および界面準位発生量を小さくできる。さらに溝側面の
シリコン熱酸化膜はシリコン基板と同電位のポリシリコ
ン膜にはさまれている。したがってシリコン熱酸化膜に
は電界が加わらず、生成した電子−正孔対の再結合確率
が増大する。その結果、シリコン熱酸化膜中の正電荷蓄
積量と界面準位発生量は大幅に減少し、側面リーク電流
の発生を回避することができる。
〔実施例〕
次に図面を参照して実施例により本発明をより詳細に
説明する。
以下、P型シリコン基板上にMOSトランジスタを形成
する場合に本発明を適用して述べるが、他の半導体集積
回路についても同様な構造を用いることができる。
第1図(a)乃至から第1図(h)は本発明の一実施
例を製造する主な工程を各段階ごとに示したものであ
る。
第1図(a)に示すようにP型シリコン半導体基板10
1に表面をパターニングされた薄い酸化膜102およびシリ
コン窒化膜103を公知のホトレジストおよび蝕刻技術を
用いて形成する。
次に第1図(b)に示すように上記窒化膜103をマス
クにして異方性プラズマエッチングによりシリコン半導
体基板101表面を選択的に蝕刻し、溝104を形成する。蝕
刻溝104の深さは作製する半導体集積回路の集積度によ
り決定されるが数百nm程度である。次にシリコン窒化膜
103をイオン注入のマスクとしてポロン等のP型不純物
を蝕刻溝104にイオン注入し、チャンネルストッパー領
域105を形成する。その際イオン注入角度を変化させ側
壁にもチャンネルストッパー領域105を伸ばす。あるい
はジボランB2H6等の雰囲気中でP型不純物を熱拡散して
もよい。その後、溝104部に熱酸化により膜厚10〜100nm
程度のシリコン熱酸化膜106を形成する。
次に第1図(c)に示すようにシリコン熱酸化膜106
を異方性プラズマエッチングにより溝側面にのみ残す。
その後ポリシリコン膜107を化学気相成長法により100nm
〜500nm程度堆積する。
さらに第1図(d)に示すごとく異方性プラズマエッ
チングによりポリシリコン膜107を溝側面のみに残し、
シリコン窒化膜103を湿式エッチングにより除去する。
その後、溝側面のポリシリコン膜107と溝底面のシリコ
ン基板101を熱酸化し、シリコン酸化膜108を形成する。
次に蝕刻溝部分に化学気相成長したボロンリンガラス
109を堆積する。あるいはリンガラス層,シリコン酸化
膜,シリコン窒化膜を化学気相成長して堆積してもよ
い。蝕刻溝のみに化学気相成長したボロンリンガラス10
9を堆積する方法の1つとして以下の方法があげられ
る。すなわち全面に溝を埋められるまで厚くボロンリン
ガラス層109を堆積した後、熱処理により蝕刻溝部のボ
ロンリンガラス層を厚くする。次にホトレジストを厚く
塗布し、プラズマエッチングにより溝部のみにボロンリ
ンガラス層を残し溝埋めを完了する。その結果を第1図
(e)に示す。
次にチャンネル領域のシリコン酸化膜102を公知のエ
ッチング法により除去すると第1図(f)に示した姿態
となる。
第1図(g)および第1図(h)はn−チャンネルMO
Sトランジスタを形成する工程である。第1図(g)はM
OSトランジスタのゲート酸化膜110を熱酸化で形成した
後、リンを含有するポリシリコンあるいは高融点金属等
でゲート電極111を公知の蝕刻技術により形成した姿態
を示している。次に第1図(h)に示すようにゲート電
極111の側面酸化を行なった後、砒素等のイオン注入に
よりソース領域113およびドレイン領域114を形成してMO
Sトランジスタが完成する。
斯くのごとく、本発明をMOSトランジスタに適用する
とγ線等の電離放射線が絶縁素子分離領域に照射しても
生成した正孔はほとんど拡散することなく捕捉されかつ
電子の一部も捕捉されて正電荷量を相殺する。したがっ
てしきい値電圧の変動を小さく保つことができる。また
正孔がシリコン熱酸化膜−シリコン基板界面にまで到達
しにくいため界面準位も増加しない。したがって隣接し
たMOSトランジスタ間のリーク電流は106rad(Si)以上
の高線量でも抑えることができる。
さらに溝側面は薄いシリコン熱酸化膜とシリコン基板
と同電位のポリシリコン膜の2層構造より形成されてい
る。したがって初期にシリコン酸化膜に発生する電子−
正孔対は少なく、かつ再結合しやすい。そのため溝側壁
の薄いシリコン酸化膜中に発生する固定正電荷,界面準
位発生量は小さく側面リーク電流は生じにくい。
次に本発明の他の実施例について第2図(a),
(b)を参照して説明する。前述した一実施例と同様P
型シリコン基板上にMOSトランジスタを作製する場合に
ついて述べる。
前述した実施例ではボロンリンガラス層を一層のみ堆
積した場合について述べたが、本実施例においてはボロ
ンリンガラス層とシリコン酸化膜の2層構造とした場合
について説明する。埋め込み直後の姿態を第2図(a)
に示す。2層構造に堆積する方法の1つとして以下の方
法があげられる。すなわち全面にボロンリンガラス層20
6を堆積した後、熱処理により溝下部のボロンリンガラ
ス層206を厚くする。次にホトレジストを厚く塗布し、
プラズマエッチングにより溝下部にのみボロンリンガラ
ス層206を残す。さらに全面にシリコン酸化膜207を堆積
し、再びホトレジストを厚く塗布し、プラズマエッチン
グにより蝕刻溝部分にのみシリコン酸化膜207を残し、
溝埋めを完了させる。
その後は一実施例と同様の工程によりMOSトランジス
タを作製する。得られる構造を第2図bに示す。
本実施例によって作製したMOSトランジスタは実施例
1によって作製した場合と同様、高い放射線耐性を示
す。
〔発明の効果〕
以上、説明したように本発明をMOSトランジスタの素
子分離構造に用いることによって隣接したMOSトランジ
スタ間のリーク電流および各トランジスタの素子分離膜
側面を流れるリーク電流は大幅に抑えられ、耐放射線性
は大幅に向上する。
【図面の簡単な説明】
第1図(a)〜(h)は本発明の一実施例を製造する主
な工程を工程順に示した断面図、第2図(a),(b)
は本発明の他の実施例を製造する主な工程を示した断面
図である。 101,201……シリコン基板、102……マスク用シリコン酸
化膜、103……マスク用シリコン窒化膜、104……素子分
離用溝、105,202……チャンネルストッパー領域、106,2
03……熱酸化により形成したシリコン酸化膜、107,204
……化学気相成長して形成したポリシリコン膜、108,20
5……熱酸化により形成したシリコン酸化膜、109,206…
…化学気相成長して形成したボロンリンガラス層(ある
いはリンガラス層,シリコン酸化膜層,シリコン窒化膜
層)、207……化学気相成長して形成したシリコン酸化
膜層(あるいはリンガラス層、ボロンリンガラス層,シ
リコン窒化膜層)、110,208……ゲート酸化膜、111,209
……ゲート電極、112,210……側面酸化膜、113,211……
ソース領域、114,212……ドレイン領域。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン半導体基板の一主面に選択的に形
    成された溝と、前記溝によって分離された複数の素子形
    成領域と、前記溝の側面に形成されたシリコン酸化膜と
    該シリコン熱酸化膜に接して該シリコン熱酸化膜の内側
    の前記溝側面に形成されたポリシリコン膜と該ポリシリ
    コン膜が形成された前記溝を埋めるように該溝内に多重
    に形成された複数の絶縁物質の多重層とを有することを
    特徴とする半導体装置。
  2. 【請求項2】前記複数の絶縁物質はシリコン窒化物,リ
    ンガラス,ボロンリンガラス,シリコン酸化物から選ば
    れる絶縁物質である特許請求の範囲第1項記載の半導体
    装置。
JP21424087A 1987-08-27 1987-08-27 半導体装置 Expired - Lifetime JP2595982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21424087A JP2595982B2 (ja) 1987-08-27 1987-08-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21424087A JP2595982B2 (ja) 1987-08-27 1987-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS6457642A JPS6457642A (en) 1989-03-03
JP2595982B2 true JP2595982B2 (ja) 1997-04-02

Family

ID=16652501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21424087A Expired - Lifetime JP2595982B2 (ja) 1987-08-27 1987-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2595982B2 (ja)

Also Published As

Publication number Publication date
JPS6457642A (en) 1989-03-03

Similar Documents

Publication Publication Date Title
US4577395A (en) Method of manufacturing semiconductor memory device having trench memory capacitor
JP2848268B2 (ja) 固体撮像装置およびその製造方法
JPH0257347B2 (ja)
JP2595982B2 (ja) 半導体装置
EP0110656B1 (en) Semiconductor device and method of manufacturing the same
JPS6240741A (ja) 半導体装置
JP2949947B2 (ja) 半導体装置
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
JPS60206040A (ja) 半導体集積回路絶縁分離装置
JPH0644590B2 (ja) 半導体装置
JPS61107739A (ja) 耐放射線性が強化された半導体装置
JPH0695550B2 (ja) 半導体装置
US5284793A (en) Method of manufacturing radiation resistant semiconductor device
JP2914026B2 (ja) 半導体装置
JP2523645B2 (ja) 半導体記憶装置およびその製造方法
JPH07115125A (ja) 半導体集積回路装置およびその製造方法
JPS6058662A (ja) 電荷一時蓄積記憶装置
JPS63258063A (ja) 半導体装置
JP2944785B2 (ja) 固体撮像装置の製造方法
JPH023934A (ja) 耐放射線特性が強化された半導体装置
JPH07302883A (ja) 半導体装置
JPS62140455A (ja) 半導体記憶装置
JPH0556663B2 (ja)
JPS6146964B2 (ja)
JPS60107837A (ja) 耐放射線性の強化された半導体装置及びその製造方法