JPS60107837A - 耐放射線性の強化された半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、放射線照射に強い耐放射線性の強化された半
導体装置及びその製造方法に関する。

半導体集積回路は種々のＬＳＩ技術の進歩にょシ、高集
積化、大容量化、高機能化へと目覚ましく発展してきて
いる。しかしながら、通常のＬＳＩ。

超ＬＳＩのようなデバイスを宇宙空間や原子炉等の放射
線照射のある環境で使用するとき、該デバイスの放射線
損傷が大きな問題となってくる。このような放射線源と
して、陽子、中性子、電子、Ｘ線、ガンマ線α粒子、各
種イオン等があげられるが、放射線照射によって受ける
デバイス損傷は−大まかに次のように分けられる。すな
わち１）デバイスを作っている物質中の原子の位置変位
による損傷、２）電離性放射線による絶縁物の損傷、３
）電離性放射線による一過性損傷である。

この中で特に、現在ＬＳＩ化の著しい７リコン半導体基
板上に形成する集積回路デバイスに於いて、該デバイス
を構成するシリコン酸化物の電子線、Ｘ線、ガンマ線照
射による前記２）項に起因した該デバイスの誤動作、又
は破壊の防止方法の開発は特に重要な問題となっている
。これは、シリコン基板上に形成する集積回路素子（Ｍ
ＯＳ。

バイポーラ素子）の高集積化による高機能ＬＳＩ化が比
較的容易であシ、宇宙空間又は原子炉等に使用する回路
システムに導入する半導体デバイスとして注目されてい
るからである。

前記半導体集積回路デバイスの放射線照射による誤動作
又は破壊を防ぐためには、該デバイスを含むシステム全
体を被覆し、放射線の入射を防ぐ努力も必要でめるが、
一方、これらＬＳＩ自体が放射線照射に対し耐え得るよ
うにする必要がある。

しかしながら、従来の技術では充分に耐放射線性のある
ＬＳＩレベルの集積回路デバイスの実現には到っていな
い。

本発明は、半導体装置の耐放射線性に対して、前記２）
項によるデバイス誤動作、破壊を防止する新規な方法を
提供し、放射線照射下での該半導体装置の信頼性の向上
を容易にぜんとするものである。

本発明は、半導体表面を被覆する絶縁膜中の少くとも一
部領域に該絶縁膜を構成する原子とは異なる種類の原子
が該絶縁膜を構成する原子と化学結合した電子を捕獲す
る物質層を有することを特徴とする耐放射線性の強化さ
れた半導体装置である０ また本発明は、半導体表面を被覆する絶縁膜中に選択的
に該絶縁膜を構成する原子とは異なる種類の原子のイオ
ンを注入する工程と該絶縁膜のアニール工程とを含み、
該絶縁膜中の少くとも一部の領域に該絶縁膜４構・成す
る原子とは異なる種類の原子と該絶縁膜を構成する原子
とで電子を捕獲する物質層を形成せしめることを特徴と
する耐放射線性の強化された半導体装置の製造方法であ
る０本発明を要約すれば、シリコン酸化膜等の絶縁膜中
にシリコン原子又は酸素原子等の絶縁膜中原子との化学
結合を作るイオン例えば、窒素イオン又はＴａ、Ｔｉ等
の高融点金属イオンをイオン注入装置で加速し導入した
後、熱処理を施し、該注入したイオンと絶縁膜中原子と
化学結合せしめ、該絶縁膜中に異質の物質層を形成する
。さらに該イオン注入することで前記熱処理では消滅し
ない、電荷捕獲中心を該絶縁膜中に残留させることがで
きる。このようにすることで、前記２）による損傷の原
因、すなわちシリコン酸化膜等の絶縁膜に放射線が照射
されるとき、正孔と電子による正及び負の電荷が必然的
に該絶縁膜中に発生し、膜中にある電界によシミ子のみ
外部に掃引されることによる膜の正帯電または半導体と
絶縁膜界面での多くの界面準位の発生が抑えられる。

以下、本発明の原理、損傷原因とその防止方法について
、第１図、第２図をもとに説明する。ここではシリコン
半導体基板上に形成したシリコン酸化膜の場合を例に述
べるが、他の絶縁膜の場合も原理的には同じである。第
１図に示すシリコン半導体基板１０１上に形成したシリ
コン酸化膜層１０２更に該シリコン酸化膜層を被覆する
金属電極１０３で構成されたＭＯＳダイオード措造に電
子線、Ｘ線、ガンマ綜等の放射線１０４が照射さはコン
プトン効果による電離発生が起こ９、正孔１０５、電子
１０６が生成される。シリコン半導体基板１０１と金属
電極１０３間に電源１０７を通し電圧印加があるとき、
例えば金属電極１０３が陽極、シリコン半導体基板１０
１が陰極になっているとき、生成された電子１０６は金
属電極１０３側、正孔１０５はシリコン半導体基板１０
１側へ引き工せられる。しかしシリコン酸化膜中の電子
１０６の易動度（〜２０　ｃｍ２／Ｖ　、、Ｓ　）は正
孔１０５の易動度（〜２　Ｘ　１０−”ａｍ２／Ｖ−Ｓ
　）ヨｈ数桁も大きいため、電子の′み電極側に速かに
掃引され、正孔１０５が該シリコン酸化膜１０２に残留
するようになる。かくして該シリコン酸化膜１０２は正
に帯電しＭＯＳダイオードのフラ、トバン下電圧又はし
き−値電圧は負側にシフトする。また正孔１０５がシリ
コン半導体基板１０１とシリコン酸化膜１０２界面に長
時間（〜ｌ　ｓｅｃ　）たって達すると、膜中にある８
ｉ−Ｈ結合を切断し多くの界面準位を発生させる。これ
らが損傷の原因である。

２０６．２０７，２０８は第１図と同じくそれぞれ金属
電極、電源、放射線である。第２図のようにシリコン半
導体基板２０１上に形成したシリコン酸化膜２０２中に
Ｓｉ　−Ｎ、　Ｔａ　−０，Ｔｉ−０結合を有する異物
質層２０３が存在すると該異物質層２０３とシリコン酸
化膜界面２０４及び２０５又は異物質層２０３中に多く
の再結合中心が形成され、その再結合中心を介して正孔
と電子の再結合が頻繁におこシ、正孔の消滅が促進され
るため前記従来構造のようなシリコン酸化膜の正への帯
電は抑えられる。また、同様な理由から発生した正孔の
シリコン半導体基板２０１とシリコン酸化膜２０２との
界面に達する正孔が減少し、界面準位の発生も抑えられ
る。斯くして放射線照射による絶縁膜中の電離発生によ
って生じる電子、正孔による半導体装置の誤動作、又は
破壊は防止されるようになる。

次に相補型ＭＯＳトランジスタ集積回路のＮチャンネル
ＭＯＳ）ランシスタに対する実施例により本発明の詳細
な説明を行う。第３図に示すように導電型がＮＷのシリ
コン半導体基板３０１に導電型がＰ型の拡散領域（以下
Ｐ−Ｗｅｌｌという）３０２を形成した後、膜厚が２０
０〜５００Ａの薄いシリコン酸化膜３０３とその上に膜
厚１０００〜３０００Ａのシリコン窒化膜３０４を被覆
する。

その後、パターニングされたイオン注入用ホトレジスト
３０５を公知のリングラフィ技術でもって形成し、イオ
ン注入窓３０６を通してボロンイオン等のＰ型不純物イ
オン３０７をイオン注入してｐ−Ｗｅｌｌ　３０２とＮ
型シリコン半導体基板３０１０間に比較的濃度のｄいチ
ャネルストッパ一層３０８を形成する。次に第４図に示
す様に、前記パターニングされたイオン注入用ホトレジ
スト３０５を除去し、第４図に示す新たにパターニング
されたエツチング用ホトレジスト３０９で被覆し、該ホ
トレジスト３０９をマスクとして薄いシリコン酸化膜３
０３と薄いシリコン窒化膜３０４をドライエツチング又
は化学薬品エツチングし、第５図に示す如く、パターニ
ングされたシリコン酸化膜３１０又はシリコン窒化膜３
１１を形成する０ 次に前記パターニングされたシリコン酸化膜３１０及び
シリコン窒化膜３１１を熱酸化のマスク材として用い、
第６図に示す様にＰ　−Ｗｅ　ｌ　１３０２及びＮ型シ
リコン半導体基板３０１表面に選択的に膜厚２０００Ａ
−１，０μｍと比較的厚いシリコン酸化膜（以下フィー
ルド酸化膜という）３１２を形成する。以上は何れもよ
く知られた工程である。この後、選択的熱酸化のマスク
材に使用したパターニングされたシリコン酸化膜３１０
及びシリコン窒化膜３１１を除去し、第７図に示すよう
にシリコン半導体基板３０１を熱酸化し後でＭＯＢトラ
ンジスターのゲート酸化膜となるシリコン酸化膜３１３
を形成した後、本発明の絶縁膜を構成する原子と異なる
種類の原子のイオンをイオン注入するためのパターニン
グされたホトレジストマスク３１４を形成する。ここで
該異種原子のイオンを注入する窓３１５はＰ−Ｗｅｌｌ
　３０２及びＮ型シリコン基板３０１の隣接領域の上部
に位置するようにし窒素イオン又は、高融点金属イオン
等の異種原子のイオン３１６をフィールド酸化膜３１２
中に注入する。次に該ホトレジストマスク３１４を除去
し熱処理炉の中に該シリコン半導体基板３０１を挿入し
、温度４００〜１１００℃で熱処理を加える。かくして
第８−図に示す様にシリコン窒化膜層、又は高融点金属
とシリコン又は酸素と化学結合した異物質層３１７を選
択的にフィールド酸化膜３１２中に埋め込むことができ
る。

次によく知られた工程によってＰ　−Ｗｅｌｌ　３０２
内にｎ−チャネルＭＯ８）ランシスターを以下の様に形
成する。すなわう、第９図に示すようにＮ聾不純物添加
したポリシリコン、又は、高融点金属等をパターニング
しゲート電極３１８を形成した後、砒素等のＮ型不純物
のイオン注入でＰ　−Ｗｅｌ１３０２内にｎ　層を形成
しＭＯＳ　）ランシスタのソース３１９及びドレイン３
２０をつくる。引き続いてシリコン半導体基板全面を熱
酸化したゲート電極３１８も保護酸化膜３２３で覆った
後、第１０図に示すようにソース及びドレイン領域の酸
化膜中に開孔を設け、アルミ熱着を行った後ソースミ極
３２１及びドレイン電極３２２を構成し、ｎチャネルＭ
Ｏ８）ランシスターの基本構造は形成される。

かくの如く、Ｐ−Ｗｅｌ１３０２とＮ型シリコン半導体
基板３０１の隣接領域上部にまたがったフィールド酸化
膜３１２内に異物質層３１７を設けることによシ、第１
図、第２図で説明したように放射線の照射による該隣接
領域上部のフィールド酸化膜中の正孔による正の帯電は
抑えられソース３１９又はドレイン３２０とＮ型シリコ
ン半導体基板３０１間のリーク電流がなくなる。ここで
もし、該異物質層３１７がない時には、該［接領域上部
のフィールド酸化膜が正に帯電し、Ｐ−Ｗｅ１１表面は
反転されＮ型化する。かくして、ｎ＋層であるシース３
１９又はドレイン３２０とＮＷシリコン半導体基板３０
１間に電流経路が生じ多量のリーク電流が流れる。まだ
、本発明によれば、Ｐ−Ｗｅｌｌ　３０２表面の界面準
位も抑えられるため、これ等の界面準位を再結合中心と
する微少電流もなくなる。以上の結果、半導体デバイス
の誤動作又は破壊は防止できるようになる。最後に、今
までＮ型シリコン半導体基板について述べたがＰ型シリ
コン半導体基板でも同様であること、更に又シリコン半
導体に限らず、他の半導体でも本発明によシ同様な効果
が生じることは明瞭である。

【図面の簡単な説明】

第１図、第２図は本発明の詳細な説明するＭＯＳダイオ
ードの断面図、第３図ないし第１０図はそれぞれ本発明
の１実施例の各工程を示す断面図である。１０１・・・
・・・シリコン半導体基板、１ｏ２・・・・・・シリコ
ン酸化膜、１０３・・・・・・金属電極、１０４・・・
・・・放射線、１０５・・・・・・正孔、１０６・・・
・・・電子、１０７・・・・・・電源、２０１・・・・
・・シリコン半導体基板、２０２・・・・・・シリコン
酸化膜、２０３・・・・・・異物質層、２０４．２０５
・・・・・・界面、２０６・・・・・・金属電極、２０
７・・・・・・電源、２０８・・・・・・放射線、３０
１・旧・・Ｎｆｉシリコン半導体基板、３０２・・・・
・・Ｐ−Ｗｅ１１１３０３・・・・・・薄いシリコン酸
化膜、３０４・・・・・・シリコン窒化膜、３０５・・
・・・・イオン注入用ホトレジス）、３０６・・・・・
・イオン注入窓、３ｏ７・・・・・・Ｐ型不純物イオン
、３０８・・・・・・チャネルスト、パ一層、３０９・
・・・・・工、チング用ホトレジスト、３１ｏ・・・・
・・パターニングされたシリコン酸化膜、３１１・・・
・・・パターニングされたシリコン窒化膜、３１２・・
・・・・フィールド酸化膜、３１３・・・・・・シリコ
ン酸化膜、３１４・・・・・・ホトレジストマスク、３
１５・旧・・イオン注入窓、３１６・・・・・・注入イ
オン、３１７・・・・・・異物質層、３１８・・・・・
・ゲート電極、３１９・・団・ソース、３２０・・・・
・・ドレイン、３２１・旧・・ソース電極、３２２・・
・・・・ドレイン電極、３２３・・・・・・保護酸化膜
、−第　ｌ　区 第３　図　匙６　図 条４図　第。６

Claims (2)

【特許請求の範囲】
1. （１）半導体表面を被覆する絶縁膜中の少くとも一部領
   域に該絶縁膜を構成する原子とは異なる種類の原子が該
   絶縁膜を構成する原子と化学結合した電子を捕獲する物
   質層を有することを特徴とする耐放射線性の強化された
   半導体装置。
2. （２）半導体表面を被覆する絶縁膜中に選択的に該絶縁
   膜を構成する原子とは異なる種類の原子のイオンを注入
   する工程と該絶縁膜のアニール工程とを含み、該絶縁膜
   中の少くとも一部の領域に該絶縁膜を構成する原子とは
   異なる種類の原子と、該絶縁膜を構成する原子とで電子
   を捕獲する物質層を形成せしめることを特徴とする耐放
   射線性の強化された半導体装置の製造方法。