JPS6193641A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6193641A JPS6193641A JP21561384A JP21561384A JPS6193641A JP S6193641 A JPS6193641 A JP S6193641A JP 21561384 A JP21561384 A JP 21561384A JP 21561384 A JP21561384 A JP 21561384A JP S6193641 A JPS6193641 A JP S6193641A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- film
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
本発明は半導体装置にかかり、とくに半導体集積回路素
子間の電気的絶縁分離膜の耐放射線性向上に関するもの
である。
子間の電気的絶縁分離膜の耐放射線性向上に関するもの
である。
近年、半導体集積回路を宇宙空間、原子炉周辺などで使
用する機会が増加しつつある。そのような厳しい環境内
におかれた半導体集積回路は種々の放射線損傷を受け、
回路の誤動作および破壊を生じ、システムの機能低下を
受けやすい。したがって放射線に強い半導体集積回路の
開発が望まれる。高集積回路の基本素子である絶縁ゲー
ト電界効果トランジスタ（以後、ＭＯＳトランジスタと
略す）およびパイボーラトジンドスタの放射線損傷の主
な原因はシリコン酸化膜中への正電荷の蓄積とシリコン
酸化膜−シリコン界面における界面準位密度の増加であ
る。その結果、しきい値電圧の変動とリーク電流の増加
、あるいは電流増幅率の低下をもたらす。すなわち電離
放射線がシリコン酸化膜に入射すると多量の電子−正孔
対が生成する。その後、その一部は再結合して消滅する
が、一部はシリコン酸化膜中に捕獲される。電子の移動
度は大きく、正のゲート電圧のもとでは短時間で酸化膜
外に拡散するが、正孔は移動度が小さく、シリコン酸化
膜内に捕獲され、正の固定電荷が形成される。またシリ
コン酸化膜−シリコン界面に捕獲された正孔は界面準位
を形成すると言われている。特に電気的絶縁分離膜であ
るフィールド酸化膜はゲート酸化膜と比較して厚い酸化
膜厚を有するため多量の正孔が生成し、大きな閾値電圧
変化および界面準位生成もたらし、寄生ＭＯＳトランジ
スタ発生と素子間リークの増大°をひきおこす。
用する機会が増加しつつある。そのような厳しい環境内
におかれた半導体集積回路は種々の放射線損傷を受け、
回路の誤動作および破壊を生じ、システムの機能低下を
受けやすい。したがって放射線に強い半導体集積回路の
開発が望まれる。高集積回路の基本素子である絶縁ゲー
ト電界効果トランジスタ（以後、ＭＯＳトランジスタと
略す）およびパイボーラトジンドスタの放射線損傷の主
な原因はシリコン酸化膜中への正電荷の蓄積とシリコン
酸化膜−シリコン界面における界面準位密度の増加であ
る。その結果、しきい値電圧の変動とリーク電流の増加
、あるいは電流増幅率の低下をもたらす。すなわち電離
放射線がシリコン酸化膜に入射すると多量の電子−正孔
対が生成する。その後、その一部は再結合して消滅する
が、一部はシリコン酸化膜中に捕獲される。電子の移動
度は大きく、正のゲート電圧のもとでは短時間で酸化膜
外に拡散するが、正孔は移動度が小さく、シリコン酸化
膜内に捕獲され、正の固定電荷が形成される。またシリ
コン酸化膜−シリコン界面に捕獲された正孔は界面準位
を形成すると言われている。特に電気的絶縁分離膜であ
るフィールド酸化膜はゲート酸化膜と比較して厚い酸化
膜厚を有するため多量の正孔が生成し、大きな閾値電圧
変化および界面準位生成もたらし、寄生ＭＯＳトランジ
スタ発生と素子間リークの増大°をひきおこす。
（従来技術）
従来、 値電圧変化、および界面準位生成を抑えるため
に、（１）：フィールド酸化膜の薄膜化、（２）：低温
アニールが考えられている。しかしながらフィールド酸
化膜の薄膜化は確かに閾値電圧および界面準位生成量を
減少させるが、反面上を走る配線と基板間の容量増大を
もたらすので半導体集積回路の性能を低下させる。また
低温アニールによる改善はわずかである。
に、（１）：フィールド酸化膜の薄膜化、（２）：低温
アニールが考えられている。しかしながらフィールド酸
化膜の薄膜化は確かに閾値電圧および界面準位生成量を
減少させるが、反面上を走る配線と基板間の容量増大を
もたらすので半導体集積回路の性能を低下させる。また
低温アニールによる改善はわずかである。
（本発明の構成）
本発明の目的は、上記の問題点を解決するため新規のフ
ィールド酸化膜構造を持つ半導体装置を提供するもので
ある。新しいフィールド酸化膜は多層の絶縁Ｈ％溝構造
とる。すなわ）、初めに熱酸化したシリコン酸化膜乞形
成し、以後化学気相成長したシリコン酸化膜（あるいは
リンガラス）とシリコン窒化膜な交互に堆積することを
特徴とする。
ィールド酸化膜構造を持つ半導体装置を提供するもので
ある。新しいフィールド酸化膜は多層の絶縁Ｈ％溝構造
とる。すなわ）、初めに熱酸化したシリコン酸化膜乞形
成し、以後化学気相成長したシリコン酸化膜（あるいは
リンガラス）とシリコン窒化膜な交互に堆積することを
特徴とする。
（本発明の原理）
次にその原理について述べる。フィールド酸化膜の膜厚
は通常５００＋＋＋ｍ以上であり、発生した正孔の多く
は酸化膜外に拡散することは難しい。また正孔の捕獲位
置がシリコン酸化膜−シリコン界面に近いほどしぎい（
ｉｌＬ電圧の変動に与える影響は大きい。さらに酸化膜
内部で生成した正孔が界面付近まで到達しやすいと界面
準位増加量が増える。
は通常５００＋＋＋ｍ以上であり、発生した正孔の多く
は酸化膜外に拡散することは難しい。また正孔の捕獲位
置がシリコン酸化膜−シリコン界面に近いほどしぎい（
ｉｌＬ電圧の変動に与える影響は大きい。さらに酸化膜
内部で生成した正孔が界面付近まで到達しやすいと界面
準位増加量が増える。
したがって、を離放射線の入射により生成した正孔はた
だちにその場所で捕獲されると閾値電圧の変動は小さく
てすむ。さらに同時に生成する電子も生成した位置付近
で捕獲されれば、酸化膜内の電荷は相殺される。また界
面準位はシリコン膜−シリコン界面に達する正孔量が減
少するため七の増加量は小さい。
だちにその場所で捕獲されると閾値電圧の変動は小さく
てすむ。さらに同時に生成する電子も生成した位置付近
で捕獲されれば、酸化膜内の電荷は相殺される。また界
面準位はシリコン膜−シリコン界面に達する正孔量が減
少するため七の増加量は小さい。
化学気相成長によるシリコン酸化膜、す／ガラス、およ
びシリコン窒化膜はその内部に高濃度の正孔および電子
捕獲中心を含んでいる。特にシリコン酸化膜とシリコン
窒化膜界面領域の正孔、電子捕獲中心の密度は高い。し
たがって多層絶縁膜から形成された素子絶縁膜中の電荷
量は非常に少ない。また界面準位増加量もシリコン酸化
膜−シリコン界面へ到達する正孔量が少ないため大幅に
減少する。ただし化学気相成長したシリコン酸化膜ある
いはシリコン窒化膜は初期の界面準位密度が比較的高い
ため、シリコン熱酸化膜を初めに形、 成し、放射線照
射前の界面密度を小さくしている。
びシリコン窒化膜はその内部に高濃度の正孔および電子
捕獲中心を含んでいる。特にシリコン酸化膜とシリコン
窒化膜界面領域の正孔、電子捕獲中心の密度は高い。し
たがって多層絶縁膜から形成された素子絶縁膜中の電荷
量は非常に少ない。また界面準位増加量もシリコン酸化
膜−シリコン界面へ到達する正孔量が少ないため大幅に
減少する。ただし化学気相成長したシリコン酸化膜ある
いはシリコン窒化膜は初期の界面準位密度が比較的高い
ため、シリコン熱酸化膜を初めに形、 成し、放射線照
射前の界面密度を小さくしている。
この熱酸化膜を薄膜化してゆけば熱酸化膜内に生成する
正孔量は減少するので界面準位増加量は著しく減少する
ことができる。しかし、フィールド酸化膜形成後の熱処
理によって化学気相成長したシリコン酸化膜およびシリ
コン窒化膜の成分がシリコン酸化膜−シリコン界面まで
拡散するのを抑制するための膜厚は必要である。いずれ
ＫＬ”’（も後の熱処理工程を考慮した膜厚罠する必要
がある。
正孔量は減少するので界面準位増加量は著しく減少する
ことができる。しかし、フィールド酸化膜形成後の熱処
理によって化学気相成長したシリコン酸化膜およびシリ
コン窒化膜の成分がシリコン酸化膜−シリコン界面まで
拡散するのを抑制するための膜厚は必要である。いずれ
ＫＬ”’（も後の熱処理工程を考慮した膜厚罠する必要
がある。
（発明の実施例）。
次に実施例により本発明の詳細な説明を行う。
以下、２塁シリコン基板上にＭＯＳトランジスタを形成
する場合に本発明適用して述べるが、他の半導体集積回
路についても同様な構造を用いることができる。
する場合に本発明適用して述べるが、他の半導体集積回
路についても同様な構造を用いることができる。
第１図から第８図は本発明の一形成例な各ステップごと
に示したものである。
に示したものである。
第１図に示すようにＰ型シリコン半導体基板１０１に表
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第２図に示すように該シリコン窒
化膜１０３をマスク材として、異方性プラズマエツチン
グおよび湿式エツチングを組み合わせて該シリコン半導
体基板１０１表面を選択的に蝕刻する。その際、湿式エ
ツチング工程は蝕刻面を平滑にし、側壁にスロープをつ
け、さらにプラズマエツチングによるダメージを除去す
るために用いられる。また蝕刻溝の深さは作製する半導
体集積回路の集積度によって決定されるが数百ｎｍ〜数
μｍＷ度である。次にシリコン窒化膜１０３をイオン注
入のマスクとしてボロン等のＰ型不純物を蝕刻溝にイオ
ン注入１０４し、チャンネルストッパー領域１０５を形
成する。
面にパターニングされた薄い酸化膜１０２およびシリコ
ン窒化膜１０３を公知のホトレジストおよび蝕刻技術を
用いて形成する。次に第２図に示すように該シリコン窒
化膜１０３をマスク材として、異方性プラズマエツチン
グおよび湿式エツチングを組み合わせて該シリコン半導
体基板１０１表面を選択的に蝕刻する。その際、湿式エ
ツチング工程は蝕刻面を平滑にし、側壁にスロープをつ
け、さらにプラズマエツチングによるダメージを除去す
るために用いられる。また蝕刻溝の深さは作製する半導
体集積回路の集積度によって決定されるが数百ｎｍ〜数
μｍＷ度である。次にシリコン窒化膜１０３をイオン注
入のマスクとしてボロン等のＰ型不純物を蝕刻溝にイオ
ン注入１０４し、チャンネルストッパー領域１０５を形
成する。
次に第３図に示した様に該チャンネルストッパー領域に
整合して蝕刻溝に低温熱酸化により膜厚１００〜１００
０λのシリコン酸化膜１０６を形成する。
整合して蝕刻溝に低温熱酸化により膜厚１００〜１００
０λのシリコン酸化膜１０６を形成する。
さらに第４図に示すごとく、蝕刻溝に化学気相成長した
シリコン酸化膜（あるいはリンガラスフと化学気相成長
したシリコン窒化膜を交互に堆積するのであるがその一
例として次の方法がある。
シリコン酸化膜（あるいはリンガラスフと化学気相成長
したシリコン窒化膜を交互に堆積するのであるがその一
例として次の方法がある。
すなわち、化学気相成長法によってシリコン基板全面に
シリコン酸化膜（あるいはリンガラス）とシリコン窒化
膜を数百人〜数千１間隔で堆積した後、ホトレジストを
塗布し、化学気相成長したシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜をプラズマエツチングして
ゆき蝕刻溝部分にのみ残す方法である。次にシリコン窒
化膜１０３と薄いシリコン酸化膜１０２を公知のエツチ
ング法で除去すると第５図に示した姿態になる。
シリコン酸化膜（あるいはリンガラス）とシリコン窒化
膜を数百人〜数千１間隔で堆積した後、ホトレジストを
塗布し、化学気相成長したシリコン酸化膜（あるいはリ
ンガラス）とシリコン窒化膜をプラズマエツチングして
ゆき蝕刻溝部分にのみ残す方法である。次にシリコン窒
化膜１０３と薄いシリコン酸化膜１０２を公知のエツチ
ング法で除去すると第５図に示した姿態になる。
第６図以降はｎチャンネルＭＯＢ）ランジスタを形成す
る工程である。すなわち第６図はＭＯＳトランジスタの
ゲート酸化膜を新たに熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属等でゲート電極１
０９を公知の咄刻技術で形成した姿態を示している。次
に第７図に示すよ５にゲート成極１０９の側面酸化を行
った後、砒素等のイオン注入によりソース領域１１１、
およびドレイン領域１１２を形成する。
る工程である。すなわち第６図はＭＯＳトランジスタの
ゲート酸化膜を新たに熱酸化で形成した後、リンを含有
するポリシリコンあるいは高融点金属等でゲート電極１
０９を公知の咄刻技術で形成した姿態を示している。次
に第７図に示すよ５にゲート成極１０９の側面酸化を行
った後、砒素等のイオン注入によりソース領域１１１、
およびドレイン領域１１２を形成する。
最後に第８図に示すようにリンガラス等の保護絶縁膜１
１３で全体を被覆した後、ＭＯＳトランジスタのソース
電極１１４、およびドレイン電極１１５を形成し、ＭＯ
Ｓトランジスタ構造が完成する。さらに完成したＭＯＳ
トランジスタはシリコン窒化膜などで保護されることに
なる。
１３で全体を被覆した後、ＭＯＳトランジスタのソース
電極１１４、およびドレイン電極１１５を形成し、ＭＯ
Ｓトランジスタ構造が完成する。さらに完成したＭＯＳ
トランジスタはシリコン窒化膜などで保護されることに
なる。
斯くのごとく、本発明をＭＯＳトランジスタを適用する
と、電離放射線が絶縁素子分離領域に照射しても生成し
た電子および正孔は拡散することなくただちに捕獲され
、その電荷が相殺されるため、絶縁膜内の帯電は生じ難
く、また正孔がシリコン酸化膜−シリコン界面まで拡散
しにくいため界面準位も増加しない。したがって隣接し
たＭＯＳトランジスタ間のリーク電流は抑えられ、耐放
射線能は大幅に向上する。
と、電離放射線が絶縁素子分離領域に照射しても生成し
た電子および正孔は拡散することなくただちに捕獲され
、その電荷が相殺されるため、絶縁膜内の帯電は生じ難
く、また正孔がシリコン酸化膜−シリコン界面まで拡散
しにくいため界面準位も増加しない。したがって隣接し
たＭＯＳトランジスタ間のリーク電流は抑えられ、耐放
射線能は大幅に向上する。
第１図乃至第８図は本発明の実施例の製造を工程順に示
した断面図である。 １０１・・・・・・シリコン半導体基板、１０２・・・
・・・薄いシリコン酸化１１ｉ、１０３・・・・・・マ
スク用シリコン窒化膜、１０４・・・・・・チャンネル
ストッパー領域生成のためのイオン、１０５・・・・・
・チャンネルストッパー領域、１０６・・・・・・熱酸
化により生成したシリコン酸化膜、１０７・・・・・・
化学気相成長したシリコン酸化膜（あるいはリンガラス
）とシリコン窒化膜が交互に層となった絶縁膜、１０８
・・・・・・ゲート酸化膜、１０９・・・・・・ゲート
電極、１１０・・・・・・側面酸化膜、１１１・・・・
・・ノース領域、１１２・・用°ドレイン領域、１１３
・・・・・・保護絶縁膜、１１４・・・・・・ソース電
極、１１５・・・・・・ドレイ／電へ。 ＼、−一 革 １ 図 ＄ ２ 閏 竿 ３ 図 華 ５ 面 事２図 薯 ７ 図 Ｊ７Ｆ−ご 凶
した断面図である。 １０１・・・・・・シリコン半導体基板、１０２・・・
・・・薄いシリコン酸化１１ｉ、１０３・・・・・・マ
スク用シリコン窒化膜、１０４・・・・・・チャンネル
ストッパー領域生成のためのイオン、１０５・・・・・
・チャンネルストッパー領域、１０６・・・・・・熱酸
化により生成したシリコン酸化膜、１０７・・・・・・
化学気相成長したシリコン酸化膜（あるいはリンガラス
）とシリコン窒化膜が交互に層となった絶縁膜、１０８
・・・・・・ゲート酸化膜、１０９・・・・・・ゲート
電極、１１０・・・・・・側面酸化膜、１１１・・・・
・・ノース領域、１１２・・用°ドレイン領域、１１３
・・・・・・保護絶縁膜、１１４・・・・・・ソース電
極、１１５・・・・・・ドレイ／電へ。 ＼、−一 革 １ 図 ＄ ２ 閏 竿 ３ 図 華 ５ 面 事２図 薯 ７ 図 Ｊ７Ｆ−ご 凶
Claims (1)
- シリコン半導体基板表面の一部領域に選択的に該シリ
コン半導体基体と同じ導電型の有効不純物を有する埋込
み領域が形成され、更に該シリコン半導体基体表面に該
埋め込み領域に整合して、熱酸化によるシリコン酸化膜
が形成され、更に該シリコン酸化膜上に化学気相成長し
たシリコン酸化膜もしくはリンガラス膜とシリコン窒化
膜が交互に形成された構造を有することを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215613A JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215613A JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7140994A Division JPH07302883A (ja) | 1995-04-28 | 1995-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193641A true JPS6193641A (ja) | 1986-05-12 |
| JPH0644590B2 JPH0644590B2 (ja) | 1994-06-08 |
Family
ID=16675312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215613A Expired - Fee Related JPH0644590B2 (ja) | 1984-10-15 | 1984-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644590B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302883A (ja) * | 1995-04-28 | 1995-11-14 | Nec Corp | 半導体装置 |
| CN1293637C (zh) * | 2003-04-25 | 2007-01-03 | 台湾积体电路制造股份有限公司 | 具有应变沟道的互补式金属氧化物半导体及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0891504A (ja) * | 1994-09-21 | 1996-04-09 | Yashima Denki Kk | 搬送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093781A (ja) * | 1973-12-21 | 1975-07-26 |
-
1984
- 1984-10-15 JP JP59215613A patent/JPH0644590B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093781A (ja) * | 1973-12-21 | 1975-07-26 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302883A (ja) * | 1995-04-28 | 1995-11-14 | Nec Corp | 半導体装置 |
| CN1293637C (zh) * | 2003-04-25 | 2007-01-03 | 台湾积体电路制造股份有限公司 | 具有应变沟道的互补式金属氧化物半导体及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644590B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4825278A (en) | Radiation hardened semiconductor devices | |
| US4925807A (en) | Method of manufacturing a semiconductor device | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| US4637124A (en) | Process for fabricating semiconductor integrated circuit device | |
| US4377819A (en) | Semiconductor device | |
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS62156873A (ja) | 半導体装置 | |
| JP3252432B2 (ja) | 半導体装置およびその製造方法 | |
| JP3348782B2 (ja) | 半導体装置の製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JP3526127B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2888857B2 (ja) | 半導体装置 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| EP0427285B1 (en) | Method of manufacturing radiation resistant semiconductor device | |
| JP2604496B2 (ja) | 半導体装置 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPS6146964B2 (ja) | ||
| JP2595982B2 (ja) | 半導体装置 | |
| JP2676769B2 (ja) | 半導体装置 | |
| KR940010919B1 (ko) | Ldd형 mos 트랜지스터 제조방법 | |
| JPH07302883A (ja) | 半導体装置 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPS60148143A (ja) | 耐放射線性の強化された半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |