JP3526127B2 - Ｍｏｓトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）基板に作り込む、高集積化・高速化ＭＯ
Ｓトランジスタの製造方法に関するものである。

【０００２】

【従来の技術】図９は、ＳＯＩ基板に作り込んだ従来の
ｎチャネルＭＯＳトランジスタの構成を示す断面図であ
る。図９において、１は単結晶シリコン基板、２は埋め
込み絶縁膜としてのシリコン酸化膜、３は横方向の素子
間分離用のシリコン酸化膜、５はゲートシリコン酸化
膜、６はｎ形の多結晶シリコンからなるゲート電極、７
はゲート電極６の表面を保護するシリコン酸化膜、８は
ｎ形ソース領域、９はｎ形ドレイン領域、１０はｐ形の
ボディ領域、１５はパッシベーション膜としてのＰＳＧ
膜、１６はソース電極、１７はドレイン電極である。

【０００３】このように構成されたｎチャネルＭＯＳト
ランジスタは、その周囲が絶縁膜２，３で完全に覆われ
ている。このため、同一基板上に、ｐチャネルＭＯＳト
ランジスタと混載してＣＭＯＳ構成とした場合でも、原
理的にラッチアップの発生がなく、高集積化が可能であ
る。また、ソース領域８とドレイン領域９との底面がシ
リコン酸化膜２と接しているため、このシリコン酸化膜
２を厚く形成することにより、これら両領域８，９と単
結晶シリコン基板１との間で構成される寄生容量を大幅
に低減できる。この結果として、高速動作を実現でき
る。

【０００４】さらには、ゲート電極６とボディ領域１０
との仕事関数の差から、ボディ領域１０内に誘起される
空乏層の厚さよりもボディ領域１０自身の厚さＴを小さ
く設計することにより、このｎチャネルＭＯＳトランジ
スタがオフ時においても、ボディ領域１０の全体が完全
に空乏化する状態を実現できる。この結果として、素子
の微細化に伴う短チャネル効果に起因した素子特性の変
動を低減でき、また、ドレイン電流の増大による高速化
も達成できる。このように、ＳＯＩ基板に作り込んだＭ
ＯＳトランジスタは、高集積化と高速化との双方を兼ね
ており、今後の超高集積回路を構成する素子としてその
将来性が注目されている。

【０００５】なお、ここで述べた特長の詳細は、公知文
献（例えばJ.P.Colinge,"SOI technology for deep-sub
micron CMOS application,"Proceeding of the Fource
Internatinal Symposium on Ultra Large Scale Integr
ation Science and Technology,Electrochemical Socie
ty,Vol.93-13,pp.39-54,1993.）に開示されている。

【０００６】

【発明が解決しようとする課題】ところで、上述した従
来のｎチャネルＭＯＳトランジスタでは、通常はボディ
領域１０をフローティングの状態で使用する。ボディ領
域１０に専用の電極を設けて、外部より強制的に所望の
電位を与えることは極めて希である。これはボディ領域
１０に専用の電極を設けると、必然的にｎチャネルＭＯ
Ｓトランジスタの占有面積が大きくなり、前述した高集
積化の長所が大きく損なわれるためである。しかしなが
ら、ボディ領域１０をフローティングの状態で使用する
と、以下に示すような電気的特性上の問題が生じる。

【０００７】図１０は、ＳＯＩ基板に形成したｎチャネ
ルＭＯＳトランジスタが示す典型的なドレイン電流とゲ
ート電圧との関係を示す特性図である。このＭＯＳトラ
ンジスタは、ゲート電極６の長さが０．２４μｍであ
り、幅が１０μｍである。また、ボディ領域１０の厚さ
Ｔが５０ｎｍであり、ゲート電圧オフ時には、ボディ領
域１０の全体が空乏化するように設計されている。図１
０において、実線で示す特性曲線（ａ）と特性曲線
（ｂ）とは、ボディ領域１０をフローティングの状態と
してそれぞれ２Ｖと２．５Ｖとのドレイン電圧ＶD を印
加した場合である。また、破線で示す特性曲線（ｃ）
は、ボディ領域１０に設けた専用の電極をソース電極１
６と共通とし、ボディ領域１０を強制的にソース電位に
固定して２Ｖのドレイン電圧ＶD を印加した場合であ
る。

【０００８】まず、ドレイン電圧ＶD が２Ｖである特性
曲線（ａ）と特性曲線（ｃ）とを比較すると、特性曲線
（ａ）でのドレイン電流が特性曲線（ｃ）のそれに比べ
て極めて大きく、フローティングの状態では何らかの寄
生素子による電流が発生していると考えられる。このた
めに特性曲線（ａ）から求められる閾値電圧ＶT は２０
ｍＶと低い。ボディ領域１０をソース電位に固定した特
性曲線（ｃ）での閾値電圧ＶT が１４０ｍＶであること
を考慮すると、結局、ボディ領域１０をフローティング
とすることで閾値電圧ＶT は１２０ｍＶも低下している
と言える。

【０００９】また、ボディ領域１０をフローティングと
することで、ゲート電圧が０Ｖでのドレイン電流、すな
わちオフ電流は、約１桁も増大している。さらにドレイ
ン電圧ＶD を２．５Ｖまで高めた特性曲線（ｂ）に注目
すると、ゲート電圧を負バイアス印加してもなお大きな
ドレイン電流が流れ続け、ゲート電圧の制御だけではｎ
チャネルＭＯＳトランジスタをオフ状態にできないとい
う最悪の事態に至っている。この状態は、自己ラッチの
状態であり、ドレイン電圧ＶD を低下させない限り解除
できない。

【００１０】このような問題は、ｎ形のソース領域８を
エミッタ領域、ｐ形のボディ領域１０をベース領域、ｎ
形のドレイン領域９をコレクタ領域と見なした寄生バイ
ポーラトランジスタの動作に原因があると考えられる。
これを図１１に示すｎチャネルＭＯＳトランジスタ内で
のキャリアの振る舞いの観点から詳細に説明する。

【００１１】図１１において、ｎチャネルＭＯＳトラン
ジスタを動作させるためには、単結晶シリコン基板１と
ソース電極１６とを接地し、ドレイン電極１７とゲート
電極６とにそれぞれ正のドレイン電圧ＶD とゲート電圧
ＶG とを印加する。ここで、ドレイン電圧ＶD を高くす
ると、ドレイン／ボディ接合面１４に形成された高電界
の空乏層内で、インパクトイオン化により電子・正孔対
（図中の点線で囲まれた○印，●印）が発生する。発生
した電子・正孔対のうち、電子（図中の●印）はドレイ
ン領域９に流れ込み、正孔（図中の○印）はボディ領域
１０に流れ込む。このとき、正孔はポテンシャルの低い
ボディ領域１０の底面側をソース領域８に向けて流れ
る。この正孔による電流（Ｉp ）が、寄生バイポーラト
ランジスタのベース電流として寄与する。

【００１２】ソース／ボディ接合面１３に到達した正孔
は、この接合を通過してソース領域８内に注入され、こ
こでの多数キャリアである電子と再結合して消滅する。
この正孔の注入に伴って、電子がソース領域８からボデ
ィ領域１０に同時に逆注入される。この逆注入電子（図
中の◎印）による電子電流（Ｉn ）が、寄生バイポーラ
トランジスタのエミッタ電流であり、ゲート電圧によっ
てボディ領域１０の上面に誘起された電子（図中の◇
印）からなるＭＯＳトランジスタ本来のチャネル電流に
加わる。

【００１３】また、ドレイン電圧ＶD をさらに高めた場
合を想定すると、ドレイン空乏層内で発生する電子・正
孔対の数が多くなり、これによって正孔による電流（Ｉ
p ）が増大し、よって電子電流（Ｉn ）も増大する。こ
の増大した電子電流（Ｉn ）がドレイン／ボディ接合に
形成された空乏層内でのインパクトイオン化を助長し、
さらに多数の電子・正孔対を発生させる。このような正
帰還のかかった状態が図１０での特性曲線（ｂ）に対応
する。

【００１４】なお、前述したボディ領域１０をソース電
位に固定することは、ソース／ボディ接合面１３を介さ
ないで正孔電流（Ｉp ）をボディ領域１０から引き抜く
ことであり、したがって電子電流（Ｉn ）の発生はな
い。つまり、寄生バイポーラトランジスタはオン状態に
ならない。この状態が図１０の特性曲線（ｃ）に対応す
る。したがって、ボディ領域１０をフローティングの状
態で使用するとき、寄生バイポーラトランジスタの動作
を抑制するには、ソース領域８からボディ領域１０へ逆
注入される電子電流（Ｉn ）を可能な限り小さく抑える
必要がある。

【００１５】以上説明したように、ＳＯＩ基板に形成し
たＭＯＳトランジスタは、高集積化，高速化といった点
で優れた特長を有している反面、そのボディ領域１０を
フローティングの状態で使用することに伴った問題点、
すなわちオフ電流の増大および閾値電圧の低下という問
題点も同時に有しており、まだ実用化の段階に至ってい
ない。

【００１６】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、ボ
ディ領域をフローティングの状態で使用しても寄生バイ
ポーラトランジスタの動作を抑制でき、これによって高
集積化および高速化が両立できるＭＯＳトランジスタの
製造方法を提供することにある。

【００１７】

【課題を解決するための手段】このような目的を達成す
るために本発明によるＭＯＳトランジスタの製造方法
は、希ガス元素をイオン注入し、アニール処理を行うこ
とにより、埋め込み絶縁膜上に形成された単結晶半導体
からなるソース領域内に、ボディ領域と所定距離離れた
ところから、結晶欠陥からなる少数キャリア再結合領域
を、埋め込み絶縁膜に接して形成し、イオン注入の加速
エネルギーは、イオン注入の直後において希ガス元素の
濃度がソース領域と埋め込み絶縁膜との界面で最大とな
る大きさであるようにした。イオン注入された希ガス元
素は、単結晶半導体からなるソース領域内に結晶欠陥を
形成するが、キャリアとしては機能しない。

【００１８】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。図１は、本発明の実施の形態
によるＭＯＳトランジスタの構成を示すｎチャネルＭＯ
Ｓトランジスタの断面図である。図１において、１は単
結晶シリコン基板、２，３は素子間分離用のシリコン酸
化膜であり、シリコン酸化膜２はＳＯＩ基板における埋
め込み絶縁膜である。また、５はゲートシリコン酸化
膜、６はｎ形の多結晶シリコンからなるゲート電極、７
はゲート電極６の表面を保護するシリコン酸化膜であ
る。

【００１９】また、８はシリコン酸化膜２上に形成され
た単結晶シリコンからなるｎ形のソース領域、９はシリ
コン酸化膜２上形成された単結晶シリコンからなるｎ形
のドレイン領域、１０はシリコン酸化膜２上のソース領
域８とドレイン領域９に挟まれて形成された単結晶シリ
コンからなるｐ形のボディ領域である。また、１１はソ
ース領域８内に形成されたｎ形の少数キャリア再結合領
域、１２はドレイン領域９内に形成されたｎ形の少数キ
ャリア再結合領域である。そして、１３はソース領域８
とボディ領域１０との接合面すなわちソース／ボディ接
合面、１４はドレイン領域９とボディ領域１０との接合
面すなわちドレイン／ボディ接合面、１５はパッシベー
ション膜としてのＰＳＧ膜、１６はソース電極、１７は
ドレイン電極である。

【００２０】この場合、少数キャリア再結合領域１１
は、結晶欠陥が形成されている領域であり、ソース領域
８内のソース／ボディ接合面１３と距離Ｄだけ離れたと
ころよりシリコン酸化膜２に接して形成されている。ま
た、少数キャリア再結合領域１２も同様に、ドレイン領
域９内のドレイン／ボディ接合面１４と距離Ｄだけ離れ
た所からシリコン酸化膜２に接して形成されている。こ
の少数キャリア再結合領域１１，１２は、ボディ領域１
０からの空乏層に接しないように配置する。実質的には
ボディ領域１０と接しないように配置する。このよう
に、接合面から離れた位置に少数キャリア再結合領域を
形成すれば、これがその接合面に接したときに発生する
接合リーク電流の増大を招かない。

【００２１】ｐｎ接合理論では、接合面よりｎ形のドレ
イン領域側へ広がる空乏層の幅Ｗ１と、接合面よりｐ形
のボディ領域側へ広がる空乏層の幅Ｗ２は次式で示され
ている。 Ｗ１＝［｛２・ε・Ｎａ・（Ｖｂｉ＋Ｖｄ）｝/｛ｑ・Ｎｄ・（Ｎａ＋Ｎｄ）｝］^1/2 Ｗ２＝［｛２・ε・Ｎｄ・（Ｖｂｉ＋Ｖｄ）｝/｛ｑ・Ｎａ・（Ｎａ＋Ｎｄ）｝］^1/2 ここで、εはシリコンの誘電率、ｑは電子の電荷量、Ｖ
ｂｉは拡散電位（ビルトイン電位）、Ｖｄはドレイン電
圧、Ｎａはｐ形のボディ領域の不純物濃度、Ｎｄはｎ形
のソース領域の不純物濃度である。

【００２２】そして、例えば、Ｎａ＝３×１０¹⁷ｃ
ｍ^-3，Ｎｄ＝２×１０²⁰ｃｍ^-3，ｑ＝１．６×１０^-19
Ｃ，Ｖｂｉ＝１Ｖ，Ｖｄ＝２Ｖとした場合は、Ｗ１＝
０．１７ｎｍ、Ｗ２＝１１３．６ｎｍとなる。すなわ
ち、接合面からドレイン側へ広がる空乏層の幅は、０．
２ｎｍ以内と非常に小さいものであり、事実上無視でき
るものである。したがって、上述したように、少数キャ
リア再結合領域１１，１２は、実質的には、ボディ領域
１０と接しないように配置すればよい。なお、ボディ領
域１０の厚さは、ゲートシリコン膜５の直下から広がり
得る空乏層の厚さよりも小さく設定されている。

【００２３】次に、このような構造を有するｎチャネル
ＭＯＳトランジスタでは、距離Ｄをソース領域８内での
正孔の拡散長よりも小さい値に設定することにより、寄
生バイポーラトランジスタの動作を抑制できることにつ
いて説明する。まず、このｎチャネルＭＯＳトランジス
タを駆動するには、単結晶シリコン基板１とソース電極
１６とを接地し、ゲート電極６とドレイン電極１７とに
それぞれ適切な正のゲート電圧ＶG とドレイン電圧ＶD
とを印加する。例えば、ドレイン電圧ＶD を２Ｖまで高
くすると、従来のｎチャネルＭＯＳトランジスタと同様
にドレイン／ボディ接合面１４の近傍で高電界が発生す
る。その結果として電子・正孔対（図中の破線で囲んだ
○印，●印）が、インパクトイオン化により発生する。

【００２４】このうち、正孔（図中○印）はボディ領域
１０内に流れ込む。このボディ領域１０内で一部の正孔
は、再結合で消滅したりまたは蓄積されるものの、大半
の正孔はボディ領域１０を通過してソース領域８内へ流
れ込む。このとき、少数キャリア再結合領域１１がソー
ス／ボディ接合面１３より距離Ｄに位置しているため、
ソース領域８側に注入された正孔は、この少数キャリア
再結合領域１１の結晶欠陥で、強制的に多数キャリアで
ある電子と再結合して消滅する。この結果、ソース領域
８での正孔の拡散長は、実質的に距離Ｄとなる。

【００２５】ところで、前述した課題で説明したよう
に、寄生バイポーラトランジスタを抑制するには、ソー
ス／ボディ接合面１３を横切ってソース領域８からボデ
ィ領域１０に逆注入される電子（図中の◎印）の数を、
可能な限り少なく抑えることが重要である。定常状態を
扱ったバイポーラトランジスタ理論によれば、ソース領
域８からボディ領域１０に注入される電子電流（Ｉn ）
と、逆にボディ領域１０からソース領域８に流れ込む正
孔電流（Ｉp ）との比は、次の近似式で与えられること
が知られている。 Ｉn／Ｉp＝（ＬpE・σE）／｛ＬnB・σB・tanh（Ｌeff／ＬnB）｝ ここで、ＬpEはエミッタとして作用するｎ形ソース領域
８での正孔の拡散長、σE はソース領域８の導電率、Ｌ
nBはベースとして作用するｐ形ボディ領域１０での電子
の拡散長、σB はボディ領域１０の導電率、Ｌeff はボ
ディ領域１０の長さすなわちＭＯＳトランジスタとして
の実効チャネル長である。

【００２６】前記式より、ボディ領域１０の構造定数と
電気的諸特性とを変えずに電子電流（Ｉn ）を効率的に
低下させるには、正孔の拡散長ＬpEを小さくする方法が
考えられる。ここで、ソース領域８内に少数キャリア再
結合領域１１を設けない従来構造でのＭＯＳトランジス
タにおける正孔の拡散長をＬpEとする。そして、本発明
によるＭＯＳトランジスタ構造で距離Ｄが、そのＬpEよ
りも小さくなるように少数キャリア再結合領域１１を配
置すれば、前記式にしたがって、ソース領域８からボデ
ィ領域１０に注入される電子の数は減少することにな
る。この結果、寄生バイポーラトランジスタの動作は抑
制されることになる。

【００２７】以上の説明では、寄生バイポーラトランジ
スタを抑制するためにソース領域８内に形成された少数
キャリア再結合領域１１が、重要な役割を果たすことに
ついて説明したが、一方のドレイン領域９内に設けた少
数キャリア再結合領域１２ついても、同様の効果が得ら
れる。通常、ＭＯＳトランジスタでは、ソース領域８と
ドレイン領域９とを同一構造として、両者の区別は印加
する電圧の大小から決める。例えばｎチャネルＭＯＳト
ランジスタでは、低電圧側をソース領域と呼び、高電圧
側をドレイン領域と呼ぶ。

【００２８】実際の集積回路に組み込まれたＭＯＳトラ
ンジスタを想定すると、例えばトランスミッションゲー
ト回路のように、ソース領域とドレイン領域とに印加さ
れる電圧の大小が時間的に変化し、結果としてソース領
域とドレイン領域とが時間の経過とともに入れ代わる場
合もある。このような場合においても、本実施の形態の
効果を期待できるＭＯＳトランジスタの構造を実現する
には、ドレイン領域９内にも少数キャリア再結合領域１
２を形成しておく必要がある。

【００２９】なお、前述では、ｎチャネルＭＯＳトラン
ジスタに少数キャリア再結合領域を設けた場合について
説明した。しかし、ｐチャネルＭＯＳトランジスタにお
いても、ソース領域，ドレイン領域，ボディ領域および
ゲート電極の導電形が異なるのみで、ソース領域内およ
びドレイン領域内に少数キャリア再結合領域を設ければ
同様の効果が得られる。また、ｎチャネルＭＯＳトラン
ジスタとｐチャネルＭＯＳトランジスタとを、同一のＳ
ＯＩ基板上に形成した相補形のＭＯＳトランジスタ構造
においても、同様の効果が得られる。

【００３０】図２〜図５は、図１に示すｎチャネルＭＯ
Ｓトランジスタの製造方法の実施の形態を説明する、各
工程における断面図である。図１のＭＯＳトランジスタ
は、単結晶シリコン基板１と、厚さが９０ｎｍ程度のシ
リコン酸化膜２と、厚さが５０ｎｍ程度の単結晶シリコ
ン層とが順次積層された構造のＳＯＩ基板に形成する。
なお、出発基板として用いるＳＯＩ基板は、堆積膜再結
晶法や単結晶分離法もしくはヘテロエピタキシャル堆積
法などにより形成されたもの、また、張り合わせ法によ
り形成されたものなどがあるが、どれを用いても同様で
ある。

【００３１】そのＳＯＩ基板を出発基板とし、まず、横
方向の素子間分離のための選択酸化によりシリコン酸化
膜３を形成し、これによってシリコン酸化膜２とシリコ
ン酸化膜３とに囲まれた、単結晶シリコン島４を形成す
る。その後、この単結晶シリコン島４にボロンをイオン
注入し、所望のｐ形不純物濃度を持った単結晶シリコン
島４を形成する。引き続き、その表面を熱酸化して厚さ
５ｎｍ程度のゲートシリコン酸化膜５を形成する。次
に、減圧ＣＶＤ法によって、厚さ３００ｎｍ程度のリン
添加多結晶シリコン膜をゲートシリコン酸化膜５上に堆
積し、さらにレジストをマスクとしてこのリン添加多結
晶シリコン膜をエッチング加工してゲート電極６を形成
する。そして、レジストを除去した後、ゲート電極６の
表面を熱酸化し、厚さ１０ｎｍ程度のシリコン酸化膜７
を形成する（図２）。

【００３２】次に、図３に示すように、ゲート電極６と
シリコン酸化膜７とからなる積層膜をマスクとしたリン
のイオン注入と、その後のアニール処理とによって、ｎ
形のソース領域８とドレイン領域９とを同時に形成す
る。これらのソース領域８とドレイン領域９とに挟まれ
た、ｐ形の単結晶シリコン領域が、ボディ領域１０とな
る。

【００３３】次に、図４に示すように、ゲート電極６と
シリコン酸化膜７とからなる積層膜をマスクとして、ソ
ース領域８とドレイン領域９とに、例えばアルゴンを加
速エネルギー５０ｋｅＶ，ドーズ量１×１０¹⁴ｃｍ^-2，
ビーム入射角７度の条件でイオン注入を行う。この加速
エネルギーでは、アルゴンの縦方向の射影飛程が約５０
ｎｍとなることから、イオン注入直後においてアルゴン
が最大濃度となる位置は、ソース領域８またはドレイン
領域９とシリコン酸化膜２との界面付近となる。

【００３４】その後、９５０℃で１５秒のアニール処理
を施す。これによって、ソース領域８とドレイン領域９
との内部で、かつ、シリコン酸化膜２に隣接した位置
に、それぞれ結晶欠陥を多数に含むｎ形の少数キャリア
再結合領域１１と、ｎ形の少数キャリア再結合領域１２
とを同時に形成する。ここで、図中に示したＤは、ソー
ス／ボディ接合面１３から少数キャリア再結合領域１１
までの距離、またはドレイン／ボディ接合面１４から少
数キャリア再結合領域１２までの距離を示している。

【００３５】この場合、ソース／ボディ接合面１３とド
レイン／ボディ接合面１４とが、ともにゲート電極６の
直下にその端部より約４０ｎｍの距離だけ侵入している
こと、シリコン酸化膜７の厚さが約１０ｎｍであるこ
と、さらにアルゴンの横方向の侵入距離が約２５ｎｍで
あること、の３点を考慮すれば、距離Ｄの値は約２５ｎ
ｍと見積もれる。そして、図５に示すように、パッシベ
ーション膜としてＰＳＧ膜１５を堆積し、その後、電極
コンタクトを窓開けしてソース電極１６とドレイン電極
１７とを形成し、最後に水素アニールを行って、図１に
示すＳＯＩ形のｎチャネルＭＯＳトランジスタが完成す
る。

【００３６】なお、この実施の形態では、アルゴンのイ
オン注入条件としてビーム入射角を７度とした場合につ
いて説明したが、ビーム入射角をさらに大きくした斜め
イオン注入法を採用すれば、工程を新たに追加すること
もなく、距離Ｄの値をさらに小さくできる。極端な場合
として、ビーム入射角を４５度とすれば、距離Ｄの値を
零にすることも可能である。いずれにしてもアルゴンの
イオン注入条件をパラメータとした自己整合技術によ
り、距離Ｄを制御性良く所望の小さい値に設定できる。

【００３７】図６は、前述した製造方法の実施の形態に
したがって、アルゴンを１×１０¹⁴ｃｍ^-2のドーズ量で
イオン注入した場合の、ｎ形ソース領域８における電子
濃度（図中の○印）の深さ方向分布を示したものであ
る。図６では、アルゴンを全くイオン注入していない、
参考の試料で測定した電子濃度（図中の●印）の分布も
併せて示してある。参考の試料では、電子濃度は深さ方
向にほぼ一定であり、その値は、約２×１０²⁰ｃｍ^-3で
ある。一方、アルゴンのイオン注入を追加した場合に
は、表面付近で参考試料と同じ電子濃度であるが、表面
から深くなるにつれて電子濃度は次第に低下する。ソー
ス領域８とシリコン酸化膜２との界面付近である５０ｎ
ｍ程度になると、電子濃度は約４×１０¹⁹ｃｍ^-3と表面
の約１／５倍にまで低下している。

【００３８】これは、アルゴンのイオン注入によってソ
ース領域８に結晶欠陥が誘起され、この結晶欠陥がバン
ドギャップ中に深い準位を形成し、結果として多数の電
子がこの準位に捕獲されたためと考えられる。この深い
準位が、少数キャリアである正孔に対して再結合中心と
して作用することになる。ここで、電子濃度が表面付近
での値よりも半分以下に減少した領域、換言すれば、１
×１０²⁰ｃｍ^-3以上の再結合中心を含む領域を少数キャ
リア再結合領域１１と考えると、図６より、この再結合
領域は表面から３５〜５０ｎｍの深さに形成されている
ことになる。したがって、前述した製造方法の実施の形
態では、１×１０²⁰ｃｍ^-3以上の再結合中心を含む厚さ
１５ｎｍ程度の少数キャリア再結合領域１１が、ソース
／ボディ接合面１３から約２５ｎｍ離れた位置にシリコ
ン酸化膜２に隣接して形成されたと考えられる。

【００３９】図７は、アルゴンのイオン注入で形成した
少数キャリア再結合領域が、寄生バイポーラトランジス
タの制御に対して有効であることを、閾値電圧の観点か
ら実証した結果を示す図である。閾値電圧の測定には、
前述した実施の形態で製造したｎチャネルＭＯＳトラン
ジスタを用いている。また、製造に当たっては、アルゴ
ンのドーズ量をパラメータとして用いている。

【００４０】図７において、ドレイン電圧ＶD が０．１
Ｖと極めて低い場合には、ドレイン／ボディ接合に形成
された空乏層で発生する電子・正孔対の数は少なく、寄
生バイポーラトランジスタの存在は無視できる。このた
めに、閾値電圧はアルゴンのドーズ量に依存していな
い。ゲート電極の長さが小さくなるにつれて閾値電圧が
低下しているのは、短チャネル効果と呼ばれるＭＯＳト
ランジスタ特有の現象である。

【００４１】一方、ドレイン電圧ＶD が２Ｖと高くなる
と、前記空乏層で発生する電子・正孔対の数が増大し、
寄生バイポーラトランジスタによる電流がＭＯＳトラン
ジスタ本来のチャネル電流と比較して無視できなくなる
ため、閾値電圧の低下と言った問題が生じる。図７で
は、アルゴンのイオン注入を全く施していない場合の×
印がこの状態に対応する。

【００４２】これに対して、アルゴンイオン注入を施す
と、明らかに閾値電圧の増大が見られる。しかもドーズ
量を１×１０¹⁴ｃｍ^-2（図中の○印）から２×１０¹⁴ｃ
ｍ^-2（図中の●印）に高めると、閾値電圧の増大効果が
さらに大きい。これは、高いドーズ量で形成した再結合
領域ほど、寄生バイポーラトランジスタによる電流を低
減するのに有効であることを示している。いずれにして
も、少数キャリア再結合領域の形成が、寄生バイポーラ
トランジスタ効果の抑制に有効な手段であることを、図
７は示している。

【００４３】ところで、少数キャリア再結合領域を形成
するのにシリコン，酸素，炭素，窒素のいずれかをイオ
ン注入する方法が、特開平７−１９３２４８号公報に開
示されている。これらの元素と本実施の形態で使用した
アルゴンとを比較すると、以下に説明する理由からアル
ゴンが優れている。

【００４４】まず、シリコン元素を使用して結晶欠陥を
形成した場合、６００℃を越える熱処理がイオン注入後
に行われると、固相成長で結晶欠陥が消滅する。つま
り、この元素を使用すると、イオン注入以降でおこなう
処理温度が６００℃未満と制限が加わったことになる。
一方、本実施の形態のアルゴン元素を使用した場合に
は、９５０℃でアニールを施しても結晶欠陥が消滅しな
い。このため、デバイス製造上の高温処理、例えば高温
での絶縁膜形成工程の温度に対する制限を与えない。

【００４５】次に酸素原子を使用して結晶欠陥を形成す
る場合には、イオン注入装置が特殊となり、汎用装置は
酸素イオン注入を容易に行えない。汎用のイオン注入装
置では、フィラメント方式のイオン源を使用しており、
酸素元素を使用すると、フィラメントが燃焼するために
その寿命が極めて小さくなる。しかも、酸素元素の質量
数は１６とアルゴンの４０と比較して小さいため、結晶
欠陥を形成するには、１０¹⁶ｃｍ^-2オーダのドーズ量を
必要とし、アルゴンで必要な１０¹⁴ｃｍ^-2オーダと比較
すると、２桁も高い。つまり注入時間が長くなる。

【００４６】次に炭素元素を使用する場合、その質量数
は１２で酸素元素よりもさらに小さいため、結晶欠陥を
形成するには１０¹⁶ｃｍ^-2オーダの高ドーズ量を必要と
し、処理時間がかかる。しかも、イオン注入でゲート酸
化膜に炭素元素が打ち込まれることになる。この場合、
ゲート酸化膜中の炭素が水素と反応して正電荷が発生す
るとの報告（公開文献：Vivek Jain et al.,"Internal
Passivation for Suppression of Device Instabilitie
s Induced by Backend Process."IEEE International R
eliability Physics Syposium.pp.11-15,1992 ）があ
り、信頼性上の問題を引き起こす可能性がある。

【００４７】最後に窒素元素を使用した場合、質量数が
１４で酸素や炭素と同様に小さいため、やはり高ドーズ
量を必要とする。しかも、窒素元素はドナー形不純物と
して作用することが知られており、ｐチャネルＭＯＳト
ランジスタのソース領域に注入されると、既に添加済み
のアクセプター形不純物と相殺して、ソース領域のシー
ト抵抗を極端に高める可能性がある。さらにｎチャネル
ＭＯＳトランジスタの場合には、チャネル領域がｐ形の
低不純物濃度であり、注入された窒素イオンが、ソース
領域（またはドレイン領域）周辺のチャネル領域に混入
すると、チャネル領域の一部で伝導形が変化してしまう
可能性がある。

【００４８】以上、説明したように、本実施の形態で使
用したアルゴンは、上記の特開平７−１９３２４８号公
報に記載された各種元素と比較して次に説明する特徴を
有している。すなわち、高温熱処理を施しても、安定に
存在する結晶欠陥を形成できること、質量数が４０と大
きいために比較的低ドーズ量で効率的に結晶欠陥を形成
できること、汎用のイオン注入装置を用いてイオン注入
できること、ドナー形またはアクセプター形と言った不
純物として作用しないことなどである。

【００４９】さらに、クリプトン，キセノン，ゲルマニ
ウム，アルゴンなどの中性不純物イオンをドレイン／ボ
ディ接合部の高電界領域に注入して、寄生バイポーラト
ランジスタの動作を制御する方法が、特開平７−１５０
１５号公報に開示されている。この方法は、中性不純物
を使用して高電界領域に散乱中心を生成させ、これによ
ってキャリアの平均自由工程を小さくし、ドレイン／ボ
ディ接合付近でのインパクト・イオン化により発生する
電子・正孔対の数を減少させることを基本としている。
したがって、中性不純物をイオン注入する領域は、必然
的にドレイン／ボディ接合近傍で、かつチャネル電流が
流れるボディ領域の表面付近となる。

【００５０】一方、本実施の形態は、ソース／ボディ接
合近傍に再結合中心を形成することにより、ボディ領域
内に蓄積されるキャリアを、効率的にソース領域へ引き
抜くことを基本としており、ドレイン／ボディ接合付近
でのインパクト・イオン化を制御するものではない。し
たがって、イオン注入する元素はアルゴンと同じである
が、その注入位置が大きく異なり、ソース／ボディ接合
近傍でかつソース領域と素子間分離用のシリコン酸化膜
との界面付近となる。

【００５１】ところで、図１で示した少数キャリア再結
合領域１１は、ソース領域８内のシリコン酸化膜２上に
おいて、平面的にみると島状に形成されていても良い。
これは、少数キャリア再結合領域１２も同様である。図
８（ａ）の平面図に示すように、島状に形成した少数キ
ャリア再結合領域１１，１２を設けるようにしても良
い。このとき、距離Ｄが、前述したように設定されてい
ればよい。但し、図８（ｂ）に示すように、少数キャリ
ア再結合領域１１は、ソース領域８内でゲート電極６が
のびている方向いっぱいに形成されている方がより効果
的である。これは、少数キャリア再結合領域１２におい
ても同様である。

【００５２】

【発明の効果】以上、説明したように本発明によれば、
次に示すような極めて優れた効果が得られる。 （１）単結晶半導体からなるソース領域内に、ボディ領
域と所定距離離れたところから、埋め込み酸化膜と接し
て形成された少数キャリア再結合領域を設けるようにし
たので、ボディ領域とドレイン領域との接合付近で発生
した電子・正孔のうち、第１導電形を担うキャリアが、
第１導電形のボディ領域を通過してそのまま第２導電形
のソース領域内に注入されたとしても、第１導電形を担
うキャリアは、少数キャリア再結合領域で強制的に消滅
する。このために、ソース領域での第１導電形をになう
キャリアの実質的な拡散長は、少数キャリア再結合領域
が設けられていない場合と比較して、大幅に短く抑える
ことができる。

【００５３】（２）第１導電形を担うキャリアの実質的
な拡散長の短縮化により、ソース領域から、ボディ領域
に注入される第２導電形を担うキャリアの数を、飛躍的
に減少させることができる。このために、寄生バイポー
ラトランジスタが、本体のＭＯＳトランジスタの電気的
特性に悪影響を及ぼすのを防止できる。これによって、
従来のＳＯＩ形ＭＯＳトランジスタと比較して、高集積
化と高速化とを兼ねた安定に動作する素子を実現でき
る。

【００５４】（３）第２導電形のドレイン領域側におい
ても、少数キャリア再結合領域を設けていることから、
ドレイン領域はソース領域と同じ構造を有している。こ
のために、ソース領域とドレイン領域とは、互いに役割
を自由に入れ代わることができる。 （４）ボディ領域とソース領域との接合面から、少数キ
ャリア再結合領域までの距離、および、ボディ領域とド
レイン領域との接合面から、少数キャリア再結合領域ま
での距離は、イオン注入を基本とした自己整合法で決定
される。この距離が前記（１）で説明したキャリアの拡
散長に対応することから、寄生バイポーラトランジスタ
の抑制を制御性良く行える。

【図面の簡単な説明】

【図１】 ｎチャネルＭＯＳトランジスタの断面図であ
る。

【図２】 本発明によるＭＯＳトランジスタの製造方法
の実施の形態を説明する初期工程における断面図であ
る。

【図３】 図２に引き続く工程の断面図である。

【図４】 図３に引き続く工程の断面図である。

【図５】 図４に引き続く工程の断面図である。

【図６】 本発明によるＭＯＳトランジスタの製造方法
の実施の形態により形成されたソース領域内での電子濃
度の深さ方向分布を示す図である。

【図７】 本発明によるＭＯＳトランジスタの製造方法
の実施の形態により形成されたｎチャネルＭＯＳトラン
ジスタの閾値電圧を示す図である。

【図８】 少数キャリア再結合領域の分布を示す平面図
である。

【図９】 従来のｎチャネルＭＯＳトランジスタの構成
を示す断面図である。

【図１０】 従来のｎチャネルＭＯＳトランジスタのド
レイン電流とゲート電圧との関係を示す図である。

【図１１】 従来のｎチャネルＭＯＳトランジスタにお
いて現れる寄生バイポーラトランジスタ効果を説明する
断面図である。

【符号の説明】

１…単結晶シリコン基板、２…シリコン酸化膜、３…素
子間分離用シリコン酸化膜、４…単結晶シリコン島、５
…ゲートシリコン酸化膜、６…ゲート電極、７…シリコ
ン酸化膜、８…ソース領域、９…ドレイン領域、１０…
ボディ領域、１１…少数キャリア再結合領域、１２…少
数キャリア再結合領域、１３…ソース／ボディ接合面、
１４…ドレイン／ボディ接合面、１５…ＰＳＧ膜、１６
…ソース電極、１７…ドレイン電極。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−75120（ＪＰ，Ａ) 特開 昭61−43475（ＪＰ，Ａ) 特開 昭64−25573（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 埋め込み絶縁膜上に、単結晶半導体から
   なる第１導電形のボディ領域とその両脇の単結晶半導体
   からなる第２導電形のソース領域およびドレイン領域と
   を形成する工程と、 前記ボディ領域上にゲート絶縁膜を形成する工程と、 このゲート絶縁膜上にゲート電極を形成する工程と、 希ガス元素をイオン注入し、アニール処理を行うことに
   より、前記ソース領域内の前記ボディ領域より所定距離
   離れたところから、前記埋め込み酸化膜に接して、結晶
   欠陥からなる少数キャリア再結合領域を形成する工程と
   を備え 前記イオン注入の加速エネルギーは、前記イオン注入の
   直後において前記希ガス元素の濃度が前記ソース領域と
   前記埋め込み絶縁膜との界面で最大となる大きさである
   ことを特徴とするＭＯＳトランジスタの製造方法。
2. 【請求項２】 請求項１記載のＭＯＳトランジスタの製
   造方法において、 前記希ガス元素は、アルゴンであることを特徴とするＭ
   ＯＳトランジスタの製造方法。