JP2005051223A - 薄膜トランジスタ、ｔｆｔ基板、液晶表示装置、及び、薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】 光リーク電流を低減しつつ、導電性膜の電気的影響による特性の悪化を抑制できる薄膜トランジスタを提供する。
【解決手段】 ＴＦＴの活性層７の下層側には、活性層７に侵入する光を遮光する、導電性を有する遮光膜３が形成される。活性層７の遮光膜３側の表面部分のうち、ソース領域８及びドレイン領域９には、ソース電極１５及びドレイン電極１６と遮光膜３との間の絶縁膜４中に電流を流して電気的ストレスを印加することで、５×１０¹²／ｃｍ²以上の密度で捕獲準位が導入される。
【選択図】 図２

Description

本発明は、薄膜トランジスタ及びその製造方法に関し、更に詳しくは、活性層に対向して配置される導電性膜を有する薄膜トランジスタ、及び、その製造方法に関する。また、本発明は、ＴＦＴ基板及び液晶表示装置に関し、更に詳しくは、本発明の薄膜トランジスタを複数有するＴＦＴ基板、及び、そのようなＴＦＴ基板を有する液晶表示装置に関する。

近年、事務機器用表示装置として、液晶表示装置を用いた表示装置の開発が行われている。各種の液晶表示装置のなかでも、能動素子である薄膜トランジスタ（ＴＦＴ）をスイッチング素子として使用するアクティブマトリクス型液晶表示装置では、走査線数が多い場合であっても、コントラストや応答速度があまり低下しないという利点がある。このため、高品位のＯＡ機器用表示装置やハイビジョンＴＶ用表示装置には、一般的に、アクティブマトリクス型液晶表示装置が用いられる。また、アクティブマトリクス型液晶表示装置を、プロジェクタ等の投射型表示装置のライトバルブとして使用する場合には、大画面表示が容易に得られるという利点がある。

液晶表示装置を、投射型表示装置のライトバルブとして使用する場合には、液晶表示装置は、光源と、光源からの光をスクリーン等に投射する光学系との間に配置される。このとき、液晶表示装置は、光源が液晶表示装置の対向基板側に、光学系が液晶表示装置の薄膜半導体デバイス・アレイ基板（ＴＦＴ基板）側になるように配置される。液晶表示装置は、光源から入射する比較的高輝度の光のうち、光学系側に透過する光の強度を、画面情報に基づいて制御する。より詳細には、液晶表示装置は、ＴＦＴをスイッチング駆動し、各画素に対応する液晶層に印加する電界を制御して、各画素の透過率を変化させることで、透過光の強度を調整する。液晶表示装置を通過した光は、レンズなどで構成された投影用の光学系を介して拡大投影される。

通常、アクティブマトリクス型液晶表示装置では、アモルファスシリコン（amorphous silicon）や多結晶シリコンなどの半導体層が、ＴＦＴの活性層として使用される。この活性層に光が入射すると、光励起に起因して光リーク電流が発生し、コントラストの低下などによって、液晶表示装置の表示性能が低下する。特に、アクティブマトリクス型液晶表示装置を、投影型表示装置のライトバルブとして用いる場合には、液晶表示装置には高輝度の光が入射するため、発生する光リーク電流による影響が大きくなる。また、この場合、液晶表示装置には、光源からの光だけでなく、投影用の光学系で反射した光もＴＦＴの活性層に入射するため、光リーク電流による影響は一層大きくなる。近年では、投射型表示装置の小型化や高輝度化が進んでおり、ライトバルブとして使用される液晶表示装置に入射する光の輝度が増加する傾向にある。このため、光リーク電流の問題はより深刻なものとなっている。

光リークを低減する技術としては、特許文献１に記載された技術がある。この技術では、活性層を挟んでゲート電極に対向する位置に、遮光性を有する第１遮光膜を配置し、その第１遮光膜と活性層との間に、光吸収性を有する第２遮光膜を配置して、活性層に侵入する光を低減している。特許文献１に記載の技術では、遮光膜と活性層との間の距離が短いほど、遮光効果が高く、活性層を効果的に遮光でき、光リーク電流を効果的に低減できる。しかし、遮光膜が活性層に近づくと、遮光膜による電気的な影響が活性層に及び、活性層の遮光膜側にチャネルが形成されて、ＴＦＴのバックチャネル側に別のリーク電流が流れるという問題が発生する。

上記問題を解消する技術としては、特許文献２に記載された技術がある。この技術では、活性層と遮光膜との間に、酸化タンタル等の界面準位が高い絶縁膜を配置することにより、遮光膜が活性層に及ぼす電気的影響を緩和し、ＴＦＴのバックチャネル側にチャネルが形成されることを抑制している。このような構成により、活性層と遮光膜との間の距離を短くして、光リーク電流を低減しつつ、遮光膜の電気的な影響によるリーク電流を防止できる。
特開２００３−１３１２６１号公報 実開平３−０４２１２３号公報

特許文献２に記載の技術では、活性層と遮光膜との間に高界面準位の絶縁膜を配置して、ＴＦＴのバックチャネル側にチャネルが形成されにくくしている。しかし、この構成を採用すると、ゲート電極にＴＦＴがオンとなる電位を与えた際にも、ＴＦＴのチャネル側にチャネルが形成されにくくなる。このため、リーク電流は低減されるものの、同時に、ＴＦＴオン時のドレイン電流も低下するという問題がある。

また、特許文献２に記載の技術では、活性層と遮光膜との間に、高界面準位の絶縁膜として、通常のＴＦＴで使用される絶縁膜とは異なる、特殊な絶縁膜を配置する必要がある。このようなＴＦＴの製造には、通常のＴＦＴの製造プロセスとは異なる製造プロセスが要求されるため、製造工程を複雑化させ、ＴＦＴ製造のスループットを低下させるという問題もある。

本発明は、上記問題点を解消し、遮光膜に起因するリーク電流を低減しつつ、ＴＦＴオン時のドレイン電流の低下を抑制できる薄膜トランジスタを提供することを目的とする。また、本発明は、本発明の薄膜トランジスタを、複雑な製造工程を必要とせずに製造できる薄膜トランジスタの製造方法を提供することを目的とする。

更に、本発明は、本発明の薄膜トランジスタを有するＴＦＴ基板、及び、そのようなＴＦＴ基板を備える液晶表示装置を提供することを目的とする。

上記目的を達成するために、本発明の薄膜トランジスタは、少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタにおいて、前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度がチャネル領域の捕獲準位密度よりも大きいことを特徴とする。

本発明の薄膜トランジスタでは、活性層において、ソース領域及びドレイン領域の導電性膜側の表面部分の捕獲準位密度が、チャネル領域の導電性膜側の表面部分の捕獲準位密度に比して高く設定されるため、導電性膜がチャネル領域に及ぼす電気的な影響に比して、導電性膜がソース領域及びドレイン電極に及ぼす電気的な影響が低い。

従来のように、導電性膜と活性層との間に高界面準位の絶縁膜を配置して、導電性膜が活性層に及ぼす電気的影響を低減する場合には、導電性膜による電気的影響に起因するリーク電流は低減されるものの、同時に、チャネル領域の導電性膜側にチャネルが形成されにくくなって、薄膜トランジスタがオンのときのドレイン電流が低下する。本発明の薄膜トランジスタでは、活性層の導電膜側の表面部分において、チャネル領域の捕獲準位密度を例えば活性層のゲート電極側の表面の捕獲準位密度と同等にし、ソース領域及びドレイン領域の捕獲準位密度を、チャネル領域の捕獲準位密度に比して高くすることで、活性層と導電性膜とを近づけた場合であっても、導電性膜による電気的影響に起因するリーク電流を低減できると共に、薄膜トランジスタのオン時のドレイン電流の低下を回避することができる。なお、導電性膜は、例えば、光透過性を有しない金属シリサイドで構成することができ、或いは、光吸収性を有する、キャリアがドープされたシリコンで構成することができる。

本発明の薄膜トランジスタでは、前記活性層の前記導電性膜に対向する表面部分における前記ソース領域及びドレイン領域の捕獲準位密度が５×１０¹²／cm²以上であることが好ましい。この場合、導電性膜が活性層に及ぼす電気的影響を効果的に低減でき、導電性膜と活性層との間の距離を、例えば４００ｍｍ以下、好ましくは１００ｎｍ〜２５０ｎｍに設定して、活性層に侵入する光を効果的に低減できる。

本発明の薄膜トランジスタでは、前記導電性膜が、前記第１の絶縁膜を介して前記活性層に対向する光吸収性膜と、第２の絶縁膜を介して前記光吸収性膜に対向する光反射性膜とを含む構成を採用することができる。この場合、光吸収性膜と光反射性膜とによって、活性層のチャネル領域に進入する光を特に効果的に低減できる。

本発明の薄膜トランジスタでは、前記導電性膜が光反射性膜であり、該光反射性膜の前記活性層に対向する表面に接して光吸収性膜を更に備える構成を採用することができる。この場合にも、上記と同様に、光吸収性膜と光反射性膜とによって、活性層チャネル領域に進入する光を特に効果的に低減できる。光吸収性膜は、導電性を有する膜で構成することができ、或いは、真性半導体等を用いた半導体膜で構成することができる。

本発明の薄膜トランジスタでは、前記活性層は、前記ソース領域とチャネル領域との間、及び、前記ドレイン領域とチャネル領域との間に、前記ソース領域及びドレイン領域と同じ導電型で且つソース領域及びドレイン領域よりも不純物濃度が低い低濃度キャリア領域を有することが好ましい。この場合、低濃度キャリア領域の導電性膜側の表面の捕獲準位密度は、ソース領域及びドレイン領域の導電性膜側の表面の捕獲準位密度と同程度にすることができる。

本発明のＴＦＴ基板は、上記本発明の薄膜トランジスタを複数含むトランジスタアレイを、前記導電性膜を介して光透過性基板上に形成し、各薄膜トランジスタに接続された画素電極を備えることを特徴とする。

本発明のＴＦＴ基板では、導電性膜が光透過性基板側になるように、薄膜トランジスタが形成される。本発明の薄膜トランジスタでは、導電性膜を活性層に近づけた場合であっても、導電性膜による電気的影響に起因するリーク電流を低減できるため、そのような薄膜トランジスタを有するＴＦＴ基板は、光透過性側から比較的高輝度な光を入射する液晶表示装置に好適に使用できる。また、薄膜トランジスタのオンのときのドレイン電流の低下が回避されるため、画素電極への信号の書き込み速度が低下しない。

本発明の液晶表示装置は、上記本発明のＴＦＴ基板と、該ＴＦＴ基板に対向して配設される対向基板と、前記ＴＦＴ基板と前記対向基板との間に配設された液晶層とを備えることを特徴とする。

本発明の液晶表示装置では、例えば対向基板側からバックライト光が入射され、液晶層を透過するバックライト光の光量が、ＴＦＴ基板の画素電極と対向基板の対向電極とで制御される。ＴＦＴ基板に形成された各薄膜トランジスタは、オン時のドレイン電流の低下を抑制しつつ、導電性膜を活性層に近づけて光リークを低減できると共に、導電性膜の電気的影響によるリーク電流を低減できるため、この薄膜トランジスタが形成されたＴＦＴ基板を備える本発明の液晶表示装置では、高輝度及び高コントラストを実現できる。

本発明の第１の視点の薄膜トランジスタの製造方法は、少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、前記活性層と前記導電性膜との間の絶縁膜中に所定値以上の電流を流し、前記活性層の前記導電性膜に対向する表面部分に捕獲準位を導入することを特徴とする。

本発明の第１の視点の薄膜トランジスタの製造方法では、例えば、薄膜トランジスタの形成後に、ソース電極、ドレイン電極、及び、導電性膜に所定の電位を与え、その状態を所定時間保持することにより、導電性膜と薄膜トランジスタの活性層との間にある絶縁膜中に、一定以上の電流密度の電流を生じさせることにより、絶縁膜中のソース・ドレイン領域直下の領域、及び、絶縁膜と活性層のソース・ドレイン直下の領域の界面部分に、捕獲準位を導入する。この場合、各電極に印加する電圧を適切に設定することで、活性層の導電性膜側の表面部分において、所望の領域に所望の密度の捕獲準位を導入することができる。このように、活性層の導電性膜側の表面部分に捕獲準位を導入する工程が、簡易な工程として構成されるため、スループットを落とすことなく、薄膜トランジスタを製造することができる。

本発明の第２の視点の薄膜トランジスタの製造方法は、少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、前記第１の絶縁膜の前記活性層に対向する表面部分に不純物イオンをドープして、前記活性層と前記第１の絶縁膜との境界面に捕獲準位を導入することを特徴とする。

本発明の第２の視点の薄膜トランジスタの製造方法では、第１の絶縁膜の活性層側の表面部分に不純物イオンをドープすることで、第１の絶縁膜と活性層との界面、つまり、活性層の導電性膜側の表面部分に捕獲準位を導入する。この場合、例えば第１の絶縁膜上に形成するフォトレジストのパターンを適切に設定することで、第１の絶縁膜の活性層側の表面部分において、所望の領域に所望の密度の捕獲準位を導入することができる。このように、活性層の導電性膜側の表面部分に捕獲準位を導入する工程が、簡易な工程として構成されるため、上記と同様に、スループットを落とすことなく、薄膜トランジスタを製造することができる。

本発明の第３の視点の薄膜トランジスタの製造方法は、少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、前記活性層の前記導電性膜に対向する表面部分に不純物イオンをドープして、前記活性層の前記導電性膜に対向する表面部分に捕獲準位を導入することを特徴とする。

本発明の第３の視点の薄膜トランジスタの製造方法では、例えば、活性層のソース領域及びドレイン領域の形成の際に、所定の加速電圧を用いて、活性層上層側から不純物イオンをドープすることで、活性層の導電性膜側の表面部分に捕獲準位を導入する。この場合、活性層上に形成するフォトレジストのパターンを適切に設定することで、活性層の導電性膜側の表面部分において、所望の領域に所望の密度の捕獲準位を導入することができる。このような薄膜トランジスタの製造方法を採用するときには、新たな工程を追加することなく、活性層の導電性膜側の表面部分に捕獲準位を導入できるため、上記と同様に、スループットを落とすことなく、薄膜トランジスタを製造することができる。

本発明の第４の視点の薄膜トランジスタの製造方法は、少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、前記第１の絶縁膜の前記活性層に対向する表面部分をプラズマ処理することにより、前記活性層と前記第１の絶縁膜との境界面に捕獲準位を導入することを特徴とする。

本発明の第４の視点の薄膜トランジスタの製造方法では、例えば、水素プラズマ処理により、第１の絶縁膜の活性層側の表面部分にダメージを与え、第１の絶縁膜と活性層との界面に捕獲準位を導入する。この場合、第１の絶縁膜上に形成する保護用の絶縁膜の平面形状を適切に設定することで、第１の絶縁膜の活性層側の表面部分において、所望の領域に所望の捕獲準位を導入することができる。このように、活性層の導電性膜側の表面部分に捕獲準位を導入する工程が、簡易な工程として構成されるため、上記と同様に、スループットを落とすことなく、薄膜トランジスタを製造することができる。

本発明の第１〜第４の視点の薄膜トランジスタの製造方法では、前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度が、チャネル領域の捕獲準位密度よりも大きくなるように、捕獲準位を導入することが好ましい。この場合、オン時のドレイン電流の低下を抑制しつつ、導電性膜を活性層に近づけて光リークを低減できると共に、導電性膜の電気的影響によるリーク電流を低減できる薄膜トランジスタを得ることができる。

本発明の薄膜トランジスタは、活性層において、ソース領域及びドレイン領域の導電性膜側の表面部分の捕獲準位密度が、チャネル領域の導電性膜側の表面部分の捕獲準位密度に比して高く設定されるため、導電性膜がチャネル領域に及ぼす電気的な影響に比して、導電性膜がソース領域及びドレイン電極に及ぼす電気的な影響が低い。このため、導電性膜を活性層に近づけた場合であっても、導電性膜によるリーク電流を低減でき、かつ、薄膜トランジスタのオン時のドレイン電流の低下を回避することができる。本発明の薄膜トランジスタの製造方法は、本発明の薄膜トランジスタを、複雑な工程を追加することなく、製造できる。

また、本発明のＴＦＴ基板は、本発明の薄膜トランジスタを有するため、対向基板側から比較的高輝度な光を入射する液晶表示装置に好適に使用できる。また、本発明の液晶表示装置は、本発明のＴＦＴ基板を備えるため、高輝度及び光コントラストを実現できる。

以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。

第１実施形態例
図１は、本発明の第１実施形態例の液晶表示装置における薄膜トランジスタ・アレイ基板（ＴＦＴ基板）のＴＦＴ付近を平面図として示し、図２は、図１のＡ−Ａ’断面を示している。以下、図１及び図２を参照して、アクティブマトリクス型液晶表示装置を構成するＴＦＴ基板３２の構造について詳述する。なお、図１及び図２は、ＴＦＴ基板３２に含まれる複数のＴＦＴのうちの１つを示しており、図２では、図１のブラックマトリクス３５を省略して図示している。

図１に示すように、ＴＦＴ基板３２には、Ｙ方向に沿って延びる複数のデータ線２８ａと、Ｘ方向に沿って延びる複数のゲート線２６と、マトリクス状に配置される複数のＴＦＴ３３と、これらゲート線２６、データ線２８ａ、及び、ＴＦＴ３３を遮光するブラックマトリクス３５とが形成される。ゲート線２６は、キャリアがドープされたポリシリコン膜やシリサイド膜などからなり、データ線２８ａは、アルミニウム膜などからなる。ＴＦＴ３３は、データ線２８ａとゲート線２６との交点付近に形成される。

ブラックマトリクス３５は、遮光性を有する金属からなり、ゲート線２６、データ線２８ａ、及び、ＴＦＴ３３に空間的に重なる位置に形成される。液晶表示装置の画素領域３１は、ゲート線２６とデータ線２８ａとによって、言い換えれば、ブラックマトリクス３５によってほぼ矩形状に区画される。画素領域３１には、透明電極からなる画素電極２３が形成され、画素電極２３は、スルーホールを介して、ＴＦＴ３３のドレインに接続される。

図２に示すように、ＴＦＴ基板３２は、ガラス基板１と、ガラス基板１上に順次に積層された下地絶縁膜２、遮光膜３、絶縁膜４、及び、活性層７とを有する。また、活性層７の上層側には、ゲート絶縁膜１０、ゲート電極１３、第１層間絶縁膜１４、ソース電極１５、ドレイン電極１６、第２層間絶縁膜１７、下部電極１８、容量絶縁膜１９、上部電極２０、第３層間絶縁膜２１、平坦化膜２２、及び、画素電極２３が形成される。

下地絶縁膜２は、酸化シリコンからなり、高歪点ガラスからなるガラス基板１上の全面に形成される。遮光膜３は、導電性及び非光透過性を有する金属又は金属シリサイド膜からなり、ガラス基板１側から入射する光を遮断する。遮光膜３は、ＴＦＴ３３に対応する領域の下層側では、Ｘ方向に関して活性層７に重なる領域に、或いは、活性層７よりも少し広めの領域に形成される。

絶縁膜４は、酸化シリコンからなり、遮光膜３と活性層７との間に形成される。活性層７は、ＴＦＴ３３の活性層を構成し、絶縁膜４を介して遮光膜３と対向する。活性層７と絶縁膜４との間の界面である、活性層７の遮光膜３に対向する側の表面部分における、ソース領域８及びドレイン領域９に対応する領域の捕獲準位密度は、５×１０¹²／ｃｍ²以上に設定される。

図１に示すように、活性層７は、Ｘ方向の両端では、中央部に比して、Ｙ方向の幅が広く形成される。活性層７のＸ方向の一端付近には、キャリア濃度が高く設定されるソース領域８が形成され、Ｘ方向の他端付近には、キャリア濃度が高く設定されるドレイン領域９が形成される。ソース領域８は、アルミニウムシリコンからなるソース電極１５を介して、第１データ線２８ａと接続する。ドレイン領域９は、アルミニウムシリコンからなるドレイン電極１６を介して、第２データ線２８ｂと接続する。

図２に戻り、活性層７上には、酸化シリコンからなるゲート絶縁膜１０が形成され、ゲート絶縁膜１０上には、活性層７のＸ方向に関して中央付近に、金属又は金属シリサイドからなるゲート電極１３が形成される。チャネル領域２７は、ゲート電極１３と空間的に重なる位置に形成される。ソース領域８と、ゲート電極１３直下のチャネル領域２７との間には低濃度キャリア領域１１が形成され、ドレイン領域９とチャネル領域２７との間には低濃度キャリア領域１２が形成される。ゲート絶縁膜１０上及びゲート電極１３上には、酸化シリコンからなる第１層間絶縁膜１４が形成される。

第１層間絶縁膜１４、ソース電極１５、及び、ドレイン電極１６上には、窒化シリコンからなる第２層間絶縁膜１７が形成され、第２層間絶縁膜１７上には、下部電極１８が形成される。下部電極１８の上部には、窒化シリコンからなる容量絶縁膜１９が形成され、その容量絶縁膜１９上には、上部電極２０が形成される。上部電極２０は、第２データ線２８ｂ（図１）を介してドレイン電極１６に接続する。上部電極２０と下部電極１８とは、容量絶縁膜１９を挟んで対向し、画素容量を構成する。上部電極２０上には、窒化シリコンからなる第３層間絶縁膜２１が形成される。

第３層間絶縁膜２１上には、平坦化膜２２が形成される。平坦化膜２２上には、画素電極２３が形成され、画素電極２３は、コンタクト孔を介して上部電極２０と接続する。画素電極２３は、ＩＴＯからなり、画素領域３１（図１）に形成される透明電極として構成される。液晶表示装置では、図示しない液晶に印加される電界を、画素電極２３に与える電位を変化させることで制御し、図示しない対向基板側からの光の透過量が制御される。

図３（ａ）〜（ｄ）、図４（ｅ）、（ｆ）、及び、図５（ｇ）、（ｈ）は、ＴＦＴ基板３２を製作段階ごとに示している。ＴＦＴ基板３２の製造にあたっては、まず、ＣＶＤ法により、高歪点ガラス等からなるガラス基板１上の全面に下地絶縁膜２を３００ｎｍ程度の膜厚で形成し、その下地絶縁膜２上に、スパッタ法により、非光透過性及び導電性を有する金属膜又は金属シリサイド膜である遮光膜３を１００〜２００ｎｍの膜厚で形成する（図３（ａ））。次いで、活性層７が形成される領域か、それよりもいくらか広い領域にフォトリソグラフィ法でフォトレジストマスクを形成し、ドライエッチング法により遮光膜３を選択的に除去する（図３（ｂ））。

ＣＶＤ法により、ＴＥＯＳと酸素の混合ガスを用い、絶縁膜４を４００ｎｍ以下の膜厚で形成する。絶縁膜４上に、シリコン膜を５０ｎｍ〜１５０ｎｍの膜厚で形成し、そのシリコン膜を、エキシマレーザによりアニールして結晶化させる。シリコン膜上にフォトリソグラフィ法でフォトレジストマスクを形成し、これをマスクとしてシリコン膜をパターニングし、図１に示す平面形状を有する活性層７を形成する（図３（ｃ））。

パターニングされた活性層７上に、フォトリソグラフィ法でソース領域８及びドレイン領域９が形成される領域を露出させるようにフォトレジストマスクを形成し、イオンドーピング法、又は、イオン注入法を用いて、活性層７に、キャリア濃度が５×１０²⁰／ｃｍ³程度となるようにキャリアを注入し、ソース領域８及びドレイン領域９を形成する。ソース領域８及びドレイン領域９を形成した後に、ＣＶＤ法により、ゲート絶縁膜１０を、５０〜１５０ｎｍ程度の膜厚で形成する（図３（ｄ））。

続いてゲート電極１３を形成し、このゲート電極１３、及び、別に形成したフォトレジストマスクをマスクとして、イオンドーピング法又はイオン注入法を用いて低濃度のキャリアを活性層７に注入し、低濃度キャリア領域１１及び１２を形成する（図４（ｅ））。低濃度キャリア領域１１及び１２のキャリア濃度は、１０¹⁷／ｃｍ³程度に設定される。その後、注入されたキャリアをＣＶＤ装置で活性化して、水素化する。

引き続き、通常の液晶表示装置を構成するＴＦＴ基板の製造方法と同様にして、第１層間絶縁膜１４、ソース電極１５、ドレイン電極１６を形成する。ソース電極１５及びドレイン電極１６を形成する際には、ＴＦＴ基板３２の表示領域外の図示しない周辺回路に、遮光膜３を電気的に接続する。その後、第２層間絶縁膜１７を形成する（図４（ｆ））。

スパッタ法により金属膜を２００〜３００ｎｍ程度の膜厚で形成し、その金属膜上に、フォトリソグラフィ法でフォトレジストマスクを形成し、ドライエッチング法により金属膜をパターニングして、下部電極１８を形成する。次いで、容量絶縁膜１９をＣＶＤ法で１００〜２００ｎｍ程度の膜厚で形成し、これをパターニングして、上部電極２０とドレイン電極１６とを接続するコンタクト孔を形成する。その後、アルミシリコン膜を５００〜７００ｎｍ程度の膜厚で形成し、その上にフォトリソグラフィ法でフォトレジストマスクを形成し、ドライエッチング法により、アルミシリコン膜をパターニングして上部電極２０を形成する（図５（ｇ））。

ＣＶＤ法で第３層間絶縁膜２１を３００〜６００ｎｍ程度の膜厚で形成し、第３層間絶縁膜２１上に平坦化膜２２を形成する。平坦化膜２２に、画素電極２３を画素容量の上部電極２０に接続するためのコンタクト孔を形成した後に、スパッタ法を用い、画素電極２３を３０〜１００ｎｍ程度の膜厚で形成する（図５（ｈ））。以上のような製作工程により、図２に示す断面構造を有するＴＦＴ基板３２が得られる。

ＴＦＴ基板３２を形成した後に、活性層７の遮光膜３側の表面に捕獲準位を導入する。この捕獲準位の導入の際には、ゲート電極１３、ソース電極１５、及び、ドレイン電極１６を接地電位とし、遮光膜３に−２０〜−８０Ｖの一定電位を与えて、ソース電極１５と遮光膜３との間、及び、ドレイン電極１６と遮光膜３との間の絶縁膜４中に電流密度２．５Ａ／ｍ²程度以上の電流を流し、その状態を１〜１０分間保持する。このような電気的ストレスによって、絶縁膜４の結晶性が悪化して結晶欠陥が発生し、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域と、絶縁膜４中とに捕獲準位が導入される。

ここで、図６は、活性層７の遮光膜３側の表面に捕獲準位を導入していない通常のＴＦＴにおける遮光膜３の電位とドレイン電流の関係を示している。同図に示すグラフは、液晶表示装置において黒が観察されるように、ゲート電極１３に、ＴＦＴがオフとなる電位を与えたときの、ドレイン電流特性、つまり遮光膜３によるリーク電流特性を示している。なお、以下では、ドレイン電流が３ｐＡ以上になると、液晶表示装置において本来黒が表示されるべき画素が、人の視覚上では黒として観察されずに、表示装置上でのコントラスト低下、明点として観察されるものとする。言い換えると、ドレイン電流が３ｐＡ以上になると、リーク電流により、コントラストの低下、明点の出現等、液晶表示装置の表示品質の低下が観察されるものとする。

一般に、活性層７と遮光膜３の間の距離が短くなるほど、遮光膜３による電気的な影響が活性層７に及び易い。図６に示すように、活性層７の遮光膜３側の表面に捕獲準位を導入しないＴＦＴにおいては、絶縁膜４の膜厚、つまり、活性層７と遮光膜３の間の距離が１００ｎｍのときは、ドレイン電流が３ｐＡ未満となる遮光膜３に与える電位の範囲はほとんどなく、リーク電流によって、液晶表示装置の表示品質が低下する。絶縁膜４の膜厚を２００ｎｍ、３００ｎｍと増加させると、膜厚の増加に伴い、遮光膜３に与える電位によるリーク電流が減少して、ドレイン電流が３ｐＡ未満となる遮光膜３に与える電位の範囲が広がって、リーク電流による液晶表示装置の表示品質の低下が抑制される。しかし、この場合には、バックライト光源を点灯すると遮光膜３で遮光しきれない光が活性層７に侵入して光リーク電流が発生し、その光リーク電流の影響によって、液晶表示装置の表示品質が低下するという問題が発生する。

図７は、上述のようにして、活性層７の遮光膜３側の表面部分のソース領域８及びドレイン領域９に対応する領域に捕獲準位を導入したＴＦＴにおける遮光膜３の電位とドレイン電流の関係を示している。同図に示すグラフは、絶縁膜４の膜厚を１００ｎｍで形成し、図６に示す特性測定のときと同様に、ゲート電極１３に、ＴＦＴがオフとなる電位を与えたときの、遮光膜３によるリーク電流（ドレイン電流）特性を示している。図７に示すように、活性層７の遮光膜３側の表面部分において、ソース領域８及びドレイン領域９に対応する領域に導入した捕獲準位密度が５×１０¹¹／ｃｍ²のとき、及び、１×１０¹²／ｃｍ²のときには、ドレイン電流が３ｐＡ未満となる、遮光膜３に与える電位の範囲はほとんどない。

ＴＦＴでは、導入する捕獲準位密度を高くするほど、ドレイン電流が３ｐＡ以下となる遮光膜３に与える電位の範囲が広くなる傾向を示す。図７に示すように、活性層７の遮光膜３側の表面部分において、ソース領域８及びドレイン領域９に対応する領域に導入した捕獲準位密度が５×１０¹²／ｃｍ²であるときには、導入する捕獲密度がそれよりも低い場合に比して、ドレイン電流が３ｐＡ未満となる遮光膜３に与える電位の範囲が広くなっている。このことから、導入する捕獲準位密度が５×１０¹²／ｃｍ²以上であるときには、絶縁膜４の膜厚を１００ｎｍで形成し、遮光膜３による活性層７に対する遮光効果を高め、光リーク電流の影響を低減した場合であっても、遮光膜３によるリーク電流の影響を低減できることがわかる。

図８（ａ）は、比較例のＴＦＴにおける、ゲート電極１３に印加する電位とドレイン電流の関係をグラフとして示し、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係をグラフとして示している。これらに示すグラフは、それぞれ、図２と同様な断面構造を有する比較例のＴＦＴにおいて、活性層７の遮光膜３側の表面に捕獲準位を導入する前のＴＦＴと、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴとの双方についてのドレイン電流特性を示している。図８に示す特性を測定するために使用した、活性層７の遮光膜３側の表面に捕獲準位を導入した比較例のＴＦＴでは、チャネル領域２７の遮光膜３側の表面に導入された捕獲準位密度を、ソース領域８及びドレイン領域９の遮光膜３側の表面に導入された捕獲準位密度よりも大きく設定している。具体的には、活性層７の絶縁膜４側の表面部分の各領域には、以下の表に示す捕獲準位密度が導入されている。

比較例のＴＦＴでは、遮光膜３に、ＴＦＴのオフ時にゲート電極１３に印加される電位（−２Ｖ）を印加し、ゲート電極１３に印加する電位を変化させ、ドレイン電流を測定すると、図８（ａ）に示すように、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴでは、捕獲準位を導入する前に比してＴＦＴオフ時のドレイン電流が低減している。しかし、このＴＦＴでは、同時に、ＴＦＴオン時のドレイン電流の低下も観察される。また、ゲート電極１３に印加する電位を一定（−２Ｖ）とし、遮光膜３に印加する電位を変化させ、ドレイン電流を測定すると、同図（ｂ）に示すように、同図（ａ）と同様に、ＴＦＴオフ時とＴＦＴオン時の双方において、ドレイン電流の低下が観察される。

上記のように、チャネル領域２７の遮光膜３側の表面に導入された捕獲準位密度を、ソース領域８及びドレイン領域９の遮光膜３側の表面に導入された捕獲準位密度よりも大きく設定している比較例のＴＦＴでは、オフ時のリーク電流を低減できるものの、同時にオン時のドレイン電流が低下する。これは、チャネル領域２７において、活性層７の遮光膜３側の表面に捕獲準位が導入されたことにより、チャネル領域２７のゲート電極１３側にチャネルが形成されにくくなるためである。このため、活性層７の遮光膜３側の表面のうち、チャネル領域２７には、捕獲準位を導入しすぎないことが好ましい。

図９（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係をグラフとして示し、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係をグラフとして示している。これらに示すグラフは、図８（ａ）及び（ｂ）に示すグラフと同様に、それぞれ、活性層７の遮光膜３側の表面に捕獲準位を導入する前のＴＦＴと、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴとの双方についての、ドレイン電流特性を示している。図９に示す特性を測定するために使用した、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴ３３では、チャネル領域２７の遮光膜３側の表面に導入された捕獲準位密度が、ソース領域８及びドレイン領域９の遮光膜３側の表面に導入された捕獲準位密度に比して低く設定されている。具体的には、活性層７の絶縁膜４側の表面部分の各領域には、以下の表に示す捕獲準位密度が導入されている。

図９（ａ）では、図８（ａ）のときと同様に、遮光膜３に与える電圧を一定（−２Ｖ）とし、ゲート電極１３に印加する電位を変化させて、ドレイン電流を測定した。図９（ａ）に示すように、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴ３３では、図８（ａ）と同様に、捕獲準位を導入する前に比してＴＦＴオフ時のドレイン電流が低減する一方、図８（ａ）のときは異なり、ＴＦＴオン時のドレイン電流の低下は、ほとんど観察されない。また、図８（ｂ）のときと同様に、ゲート電極１３に印加する電位を一定（−２Ｖ）とし、遮光膜３に印加する電位を変化させ、ドレイン電流を測定した場合についても、図９（ｂ）に示すように、同図（ａ）のときと同様に、ＴＦＴオフ時のリーク電流が低減する一方、ＴＦＴオン時のドレイン電流の低下はほとんど観察されない。このように、活性層７において、チャネル領域２７の遮光膜３側の表面には捕獲準位を導入しすぎないことで、ＴＦＴオフ時のリーク電流を低減できると共に、ＴＦＴオン時のドレイン電流の低下を防止できる。

前述したような電位を各電極に与え、その状態を保持して電気的ストレスを印加すると、絶縁膜４では、チャネル領域２７の遮光膜３との間の領域の電界強度は低く、ソース領域８と遮光膜３との間に対応する領域、及び、ドレイン領域９と遮光膜３との間に対応する領域での電界強度は高くなり、絶縁膜４中では、チャネル領域２７の遮光膜３との間の領域には電流が生じないが、ソース領域８と遮光膜３との間に対応する領域、及び、ドレイン領域９と遮光膜３との間に対応する領域には電流が生じる。このようにすることで、活性層７の遮光膜３側の表面部分において、ソース領域８及びドレイン領域９に対応する領域に、選択的に捕獲準位を導入することができる。従って、前述のような電位を各電極に与えて形成したＴＦＴ３３では、図９（ａ）及び（ｂ）に示すように、ＴＦＴオフ時のリーク電流が低減する一方、ＴＦＴオン時のドレイン電流の低下は観察されず、書き込み特性等が悪化しない。

本実施形態例では、ＴＦＴ３３の、活性層７の遮光膜３に対向する側の表面部分のうち、ソース領域８及びドレイン領域９の領域に５×１０¹²／ｃｍ²以上の密度で捕獲準位を導入し、活性層７に及ぶ、遮光膜３による電気的な影響を緩和している。このため、光リーク電流の影響を低減するために、遮光膜３と活性層７との間の距離を短くした場合であっても、遮光膜３による電気的な影響により生ずる、オフリーク電流等のＴＦＴの特性悪化を抑制できる。言い換えると、ＴＦＴ３３では、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できる。このようなＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができ、高輝度及び光コントラストの液晶表示装置が実現できる。

上述のように、活性層７の遮光膜３側の表面部分のうち、チャネル領域２７の領域に捕獲準位を導入しすぎると、ＴＦＴオフ時のリーク電流は低減できるものの、ＴＦＴオン時のドレイン電流も低下する。本実施形態例では、活性層７の遮光膜３側の表面部分において、チャネル領域２７の領域の捕獲準位密度が、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くなるようにしているため、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制することができる。

本実施形態例では、活性層７の遮光膜３側の表面への捕獲準位の導入が、各電極に所定の電位を与えて、遮光膜３と活性層７との間の絶縁膜４に電気的ストレスを印加することで生じる絶縁膜４中の電流により行われる。このため、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を抑制したＴＦＴ基板３２を、複雑な工程を追加することなく、また、スループットを落とすことなく作成することができる。また、所望の捕獲準位を導入した後の製造工程には、温度が６００℃を越えるような工程は含まれず、最高到達温度は高々４００℃程度であり、導入された捕獲準位が補償されることはない。

ところで、絶縁膜４の膜厚、つまり遮光膜３と活性層７との間の距離を４００ｎｍ以上に設定する場合には、活性層７に到達する光が多くなって、光リーク電流が顕著になる。また、絶縁膜４の膜厚を１００ｎｍ以下に設定する場合には、活性層７の遮光膜３側の表面部分に捕獲準位を導入した場合であっても、遮光膜３が活性層７に与える電気的な影響が緩和しきれなくなって、ＴＦＴ３３の特性悪化が顕著になる。従って、絶縁膜４の膜厚は、１００〜４００ｎｍに設定するとよく、遮光効果の観点からは、特に１００ｎｍ〜２５０ｎｍに設定することが好ましい。

図１０（ａ）は、捕獲準位を導入する際の、遮光膜３に与える電位と絶縁膜４中の電流密度との関係を示し、同図（ｂ）は、絶縁膜４中の電流密度と活性層７の遮光膜３側の表面に導入される捕獲準位密度との関係を示している。活性層７の遮光膜３側の表面に捕獲準位を導入する際に、ゲート電極１３、ソース電極１５、ドレイン電極１６に接地電位を与え、遮光膜３の電位を、−２０Ｖ〜−８０Ｖの範囲で変化させたとき、絶縁膜４中を流れる電流の電流密度は、同図（ａ）のように変化した。また、活性層７の遮光膜３側の表面部分において、ソース領域８及びドレイン領域９の領域に導入される捕獲準位の密度は、絶縁膜４中を流れる電流の電流密度によって、同図（ｂ）に示すように変化した。

図１０（ａ）に示すように、遮光膜３に与える負の電圧を大きくするに伴って、絶縁膜４中に流れる電流の電流密度が大きくなる。また、同図（ｂ）に示すように、絶縁膜４中を流れる電流の電流密度が大きくなるに伴って、絶縁膜４中、並びに、絶縁膜４と活性層７との界面のドレイン領域９及びソース領域８の領域に導入される捕獲準位密度が大きくなる。つまり、電気的ストレスの印加では、遮光膜３に与える負の電圧を大きくするに伴って、導入される捕獲準位密度が大きくなる。絶縁膜４の膜厚を変更すると、同図（ａ）に示す関係、及び、同図（ｂ）に示す関係は変化するが、そのときには、絶縁膜４中を流れる電流の電流密度が２．５Ａ／ｍ²以上となるように、各電極に与える電位を設定することで、絶縁膜４中、並びに、絶縁膜４と活性層７との界面のドレイン領域９及びソース領域８の領域に所望の捕獲準位を導入することができる。

図１１（ａ）〜（ｄ）は、それぞれ、ＴＦＴ３３における遮光膜３の電位とドレイン電流の関係を示している。これらのグラフは、それぞれ、絶縁膜４中、並びに、絶縁膜４と活性層７との界面のドレイン領域９及びソース領域８の領域に捕獲準位を導入する前のＴＦＴと、捕獲準位導入後のＴＦＴ３３について、ゲート電極１３に、ＴＦＴがオフとなる電位を与えたときの、遮光膜３によるリーク電流（ドレイン電流）特性を示している。絶縁膜４中、並びに、絶縁膜４と活性層７との界面のドレイン領域９及びソース領域８の領域に捕獲準位を導入する際には、ゲート電極１３、ソース電極１５、ドレイン電極１６に接地電位を与え、活性層７と遮光膜３との間に電気的ストレスを印加することで、絶縁膜４中に電流を生じさせ、その状態を１分間保持した。

図１１(ａ)に示すグラフは、電気的ストレスを印加する際に、遮光膜３に−２０Ｖの電位を与えたＴＦＴ３３についてのリーク電流特性を示している。このときの絶縁膜４中を流れる電流の電流密度は２Ａ／ｍ²であり、その電流によって、絶縁膜４中、並びに、絶縁膜４と活性層７の界面のうちドレイン領域９、ソース領域８に対応する領域に捕獲準位を導入した。活性層７に対して捕獲準位を導入する前と比較して、捕獲準位導入後では、ＴＦＴオフ時のドレイン電流が低減しており、ＴＦＴ３３の特性の悪化が抑制されているのがわかる。また、ドレイン電流が３ｐＡ以下となる遮光膜３に与える電位の範囲が広がっている。このため、ＴＦＴ基板３２において、複数のＴＦＴ３３に対応して配置される各遮光膜３に同じ電位を与えたときに、特性ばらつきがあったとしても、全てのＴＦＴ３３で、遮光膜３の電気的影響によって生じるオフリーク電流を３ｐＡ以下にする遮光膜３の電位を設定することができ、このＴＦＴ基板３２を有する液晶表示装置では、表示品質の低下が回避される。

図１１(ｂ)に示すグラフは、電気的ストレスを印加する際に、遮光膜３に−４０Ｖの電位を与えたＴＦＴ３３についてのリーク電流特性を示し、同図（ｃ）は、電気的ストレスを印加する際に、遮光膜３に−６０Ｖの電位を与えたＴＦＴ３３についてのリーク電流特性を示し、同図（ｄ）は、電気的ストレスを印加する際に、遮光膜３に−８０Ｖの電位を与えたＴＦＴ３３についてのリーク電流特性を示している。電気的ストレスによって、絶縁膜４中、並びに、絶縁膜４と活性層７との界面のうちドレイン領域９及びソース領域８に対応する領域に捕獲準位を導入する際に遮光膜３に与える電位を、−４０Ｖ、−６０Ｖ、−８０Ｖと変化させるに伴って、同図（ｃ）〜（ｄ）に示すように、ＴＦＴオフ時のドレイン電流が３ｐＡ以下となる遮光膜３に与える電位の範囲が広がっていき、特性ばらつきが大きい場合であっても、遮光膜３をある電位に設定することで、液晶表示装置の表示品質を良好に保つことができる。

第２実施形態例
図１２は、本発明の第２実施形態例のＴＦＴ基板の製造プロセスにおける一工程を示している。本実施形態例では、ＴＦＴ基板３２の製造工程の一部が、第１実施形態例と相違する。本実施形態例のＴＦＴ基板は、図１に示す平面構造、及び、図２に示す断面構造と同様な構造を有する。上記第１実施形態例では、ＴＦＴ基板３２の形成後に電気的ストレスを与えて絶縁膜４中、並びに、絶縁膜４と活性層７との界面のドレイン領域９及びソース領域８の領域に捕獲準位を導入したが、本実施形態例では、絶縁膜４上に活性層７を形成する前に、絶縁膜４の表面に水素プラズマ処理を施して、絶縁膜４の活性層７側の表面にダメージを与えて、絶縁膜４と活性層７の間の界面、つまり活性層７の遮光膜３側の表面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する。

本実施形態例のＴＦＴ基板３２Ａは、以下のようにして作成される。図３（ａ）及び（ｂ）と同様にして、ガラス基板１上に、下地絶縁膜２、及び、遮光膜３を形成する。遮光膜３上に絶縁膜４を形成し、絶縁膜４上に、フォトリソグラフィ法を用いて、形成される活性層７のソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域以外の領域に、１００ｎｍの膜厚で保護用絶縁膜４０を形成する。保護用絶縁膜４０の形成後、基板全面に対して、ＲＦパワー２５００Ｗ程度、水素ガス圧力４００Ｐａ程度、水素ガス流量４００ｓｃｃｍ程度、及び、温度３７０℃程度の条件にて、水素プラズマ処理を施す（図１２）。絶縁膜４の活性層７に面する界面に捕獲準位を導入した後に、保護用絶縁膜４０を除去し、図３（ｃ）と同様にして、絶縁膜４上に活性層７を形成する。その後、第１実施形態例と同様な工程を経て、図２（図５（ｇ））に示す断面構造と同様な構造を有するＴＦＴ基板３２が作成される。

図１３は、水素プラズマ処理のＲＦパワーと絶縁膜４に導入される捕獲準位密度の関係を示している。同図に示すように、水素プラズマ処理の際のＲＦパワーを２２００Ｗ以上にすることで、活性層７の遮光膜３側の表面にのうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に５×１０¹²／ｃｍ²以上の密度で捕獲準位を導入することができる。

図１４（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係をグラフとして示し、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係をグラフとして示している。同図（ａ）及び（ｂ）に示すグラフは、活性層７の遮光膜３側の表面のうちソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する前のＴＦＴと、捕獲準位導入後のＴＦＴとの双方についてのドレイン電流特性を示している。活性層７の遮光膜３側の表面のうちソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する際には、ＲＦパワー２５００Ｗの水素プラズマ処理を用いた。

図１４（ａ）では、図９（ａ）のときと同様に、遮光膜３に与える電圧を一定（−２Ｖ）とし、ゲート電極１３に印加する電位を変化させて、ドレイン電流を測定した。図１４（ａ）に示すように、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴ３３では、捕獲準位を導入する前に比してＴＦＴオフ時のドレイン電流が低減される一方、ＴＦＴオン時のドレイン電流の低下は、ほとんど観察されない。また、図１４（ｂ）に示すように、図９（ｂ）のときと同様に、ゲート電極１３に印加する電位を一定（−２Ｖ）とし、遮光膜３に印加する電位を変化させ、ドレイン電流を測定した場合についても、捕獲準位導入前に比してＴＦＴオフ時のリーク電流が低減される一方、ＴＦＴオン時のドレイン電流の低下はほとんど観察されない。

本実施形態例のように、水素プラズマ処理を施すことにより、活性層７の遮光膜３側の表面のうちソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に、捕獲準位を導入する場合についても、第１実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴ３３を得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のようにして作成されたＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第３実施形態例
図１５は、本発明の第３実施形態例のＴＦＴ基板の製造プロセスの一工程段階を示している。本実施形態例のＴＦＴ基板は、図１に示す平面構造、及び、図２に示す断面構造と同様な構造を有する。上記第２実施形態例では、絶縁膜４の表面に水素プラズマ処理を施して、活性層７の遮光膜３側の表面に捕獲準位を導入したが、第３実施形態例では、絶縁膜４にキャリアを注入して、活性層７の遮光膜３側の表面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する。

本実施形態例のＴＦＴ基板３２は、以下のようにして作成される。図３（ａ）及び（ｂ）と同様にして、ガラス基板１上に、下地絶縁膜２、及び、遮光膜３を形成する。遮光膜３上に、絶縁膜４を形成し、絶縁膜４上に、フォトレジスト４１を形成する。フォトレジスト４１は、保護用絶縁膜４０（図１２）と同様に、絶縁膜４上に形成される活性層７のソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域以外の領域に形成される。フォトレジスト４１の形成後、イオンドーピング法によって、リン、酸素等のガスを用いて、３５ｋｅＶ程度の加速電圧、ドーズ量１０¹³／ｃｍ²で、絶縁膜４の表面に、キャリアを注入する（図１５）。

上記キャリアの注入により、絶縁膜４の活性層７側の表面、つまり、絶縁膜４の活性層７に面する界面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に５×１０¹²／ｃｍ²以上の密度で捕獲準位が導入される。絶縁膜４の活性層７側の表面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に捕獲準位を導入した後に、フォトレジスト４１を除去し、図３（ｃ）と同様にして、絶縁膜４上に活性層７を形成する。その後、第１実施形態例と同様な工程を経て、図２（図５（ｇ））に示す断面構造と同様な構造を有するＴＦＴ基板３２が作成される。

図１６は、イオンドーピングの際の加速電圧と、活性層７の遮光膜３側の表面導入される捕獲準位密度との関係とを示している。導入される捕獲準位密度は、イオンドーピングの際の加速電圧とドーズ量とに依存する。同図に示すように、例えばドーズ量を５×１０¹²／ｃｍ²とするとき、イオンドーピングの際の加速電圧を１５ｋｅＶ以上とするで、活性層７の遮光膜３側の表面に５×１０¹²／ｃｍ²以上の密度で捕獲準位を導入することができる。

図１７（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係をグラフとして示し、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係をグラフとして示している。同図（ａ）及び（ｂ）に示すグラフは、絶縁膜４の活性層７に面する界面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に捕獲準位を導入する前のＴＦＴと、捕獲準位導入後のＴＦＴとの双方についてのドレイン電流特性を示している。絶縁膜４の活性層７に面する界面に捕獲準位を導入する際には、加速電圧３５ｋｅＶ、及び、ドーズ量１０¹³／ｃｍ²の条件のイオンドーピングを用いた。

図１７（ａ）では、図９（ａ）のときと同様に、遮光膜３に与える電圧を一定（−２Ｖ）とし、ゲート電極１３に印加する電位を変化させて、ドレイン電流を測定した。図１７（ａ）に示すように、絶縁膜４の活性層７に面する界面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に捕獲準位を導入したＴＦＴ３３では、捕獲準位を導入する前に比してＴＦＴオフ時のドレイン電流が低減される一方、ＴＦＴオン時のドレイン電流の低下は、ほとんど観察されない。また、図１７（ｂ）に示すように、図９（ｂ）のときと同様に、ゲート電極１３に印加する電位を一定（−２Ｖ）とし、遮光膜３に印加する電位を変化させ、ドレイン電流を測定した場合についても、捕獲準位導入前に比してＴＦＴオフ時のリーク電流が低減される一方、ＴＦＴオン時のドレイン電流の低下はほとんど観察されない。

本実施形態例のように、絶縁膜４にイオンドーピング法により不純物イオンを注入することで、絶縁膜４の活性層７に面する界面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に５×１０¹²／ｃｍ²以上の密度で捕獲準位を導入する場合にも、第１実施形態例及び第２実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴ３３を得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のようにして作成されたＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第４実施形態例
本発明の第４実施形態例のＴＦＴ基板は、図１に示す平面構造、及び、図２に示す断面構造を有するＴＦＴ基板３２と同様な構造を有し、その製作工程の一部が第１〜第３実施形態例と相違する。上記第３実施形態例では、絶縁膜４にフォトレジスト４１を形成し、イオンドーピング法を用いて、絶縁膜４の活性層７に面する界面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２に対応する領域に捕獲準位を導入したが、本実施形態例では、低濃度キャリア領域１１、１２を形成する際のキャリア注入によって、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する。

本実施形態例のＴＦＴ基板３２は、以下のようにして作成される。図３（ａ）〜（ｄ）と同様にして、ガラス基板１上に、下地絶縁膜２、遮光膜３、絶縁膜４、ソース領域８及びドレイン領域９が形成された活性層７、及び、ゲート絶縁膜１０を形成する。図４（ｅ）において、ゲート電極１３を形成し、キャリア注入によって低濃度キャリア領域１１及び１２を形成する際に、そのドーズ量及び加速電圧を、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に導入される捕獲準位密度が５×１０¹²／ｃｍ²以上となるように調整して、キャリアを注入する。

上記キャリアの注入では、質量の差から、キャリアは、活性層７のゲート電極１３側の表面にピークを持つ濃度分布となり、キャリアとともに打ち込まれる水素は、活性層７の遮光膜３側の表面にピークを持つ濃度分布となる。これにより、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に、５×１０¹²／ｃｍ²以上の密度で捕獲準位が導入される。その後、第１実施形態例と同様な工程を経て、図２（図５（ｇ））に示す断面構造と同様な構造を有するＴＦＴ基板３２が作成される。

図１８は、低濃度キャリア領域１１、１２を形成するときのキャリア注入の際の加速電圧と、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に導入される捕獲準位密度との関係とを示している。導入される準位密度は、キャリア注入の際の加速電圧とドーズ量とに依存する。同図に示すように、例えばドーズ量が５×１０¹²／ｃｍ²のとき、キャリア注入の際の加速電圧を７０ｋｅＶ以上とすることで、活性層７の遮光膜３側の表面部分において、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に導入する捕獲準位密度を、５×１０¹²／ｃｍ¹²以上にすることができる。

図１９（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係をグラフとして示し、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係をグラフとして示している。同図（ａ）及び（ｂ）に示すグラフは、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する前のＴＦＴと、捕獲準位導入後のＴＦＴとの双方についてのドレイン電流特性を示している。活性層７の遮光膜３側の表面に捕獲準位を導入する際には、低濃度キャリア１１、１２を形成する際のキャリア注入において、加速電圧９０ｋｅＶ、及び、ドーズ量１０¹³／ｃｍ²の条件のキャリア注入を用いた。

図１９（ａ）では、図９（ａ）のときと同様に、遮光膜３に与える電圧を一定（−２Ｖ）とし、ゲート電極１３に印加する電位を変化させて、ドレイン電流を測定した。図１９（ａ）に示すように、活性層７の遮光膜３側の表面に捕獲準位を導入したＴＦＴ３３では、捕獲準位を導入する前に比してＴＦＴオフ時のドレイン電流が低減する一方、ＴＦＴオン時のドレイン電流の低下はほとんど観察されない。また、図１９（ｂ）に示すように、図９（ｂ）のときと同様に、ゲート電極１３に印加する電位を一定（−２Ｖ）とし、遮光膜３に印加する電位を変化させ、ドレイン電流を測定した場合についても、捕獲準位導入前に比してＴＦＴオフ時のリーク電流が低減する一方、ＴＦＴオン時のドレイン電流の低下はほとんど観察されない。

本実施形態例では、捕獲準位導入のために新たな工程を追加することなく、低濃度キャリア領域１１、１２を形成するの、キャリア注入のドーズ量及び加速電圧を調整して、活性層７の遮光膜３側の表面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に５×１０¹²／ｃｍ²以上の密度で捕獲準位を導入する。本実施形態例のようにＴＦＴ３３を形成する場合についても、第１〜第３実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴ３３を得ることができる。また、ＴＦＴ３３は、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のようにして作成されたＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第５実施形態例
本発明の第５実施形態例のＴＦＴ基板は、図１に示す平面構造、及び、図２に示す断面構造を有するＴＦＴ基板３２と同様な構造を有する。本実施形態例では、ゲート電極１３と遮光膜３とが電気的に接続され、遮光膜３の電位は、ゲート電極１３に入力される電位と同電位となる。本実施形態例のＴＦＴ基板３２において、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する際には、第１実施形態例と同様に、ＴＦＴ基板３２の形成後に各電極に所定の電位を与えて電気的ストレスを印加する方法、或いは、第２実施形態例と同様に、絶縁膜４に水素プラズマ処理を施す方法、或いは、第３実施形態例と同様に、絶縁膜４にイオンドーピングする方法を採用することができる。または、第４実施形態例と同様に、低濃度キャリア領域１１、１２を形成する際に、ドーズ量及び加速電圧を調整する方法を採用してもよい。

図２０（ａ）は、ゲート電極１３と遮光膜３とが接続された通常のＴＦＴにおける遮光膜３の電位とドレイン電流との関係を示し、同図（ｂ）は、ゲート電極１３と遮光膜３とが接続され、活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位が導入されたＴＦＴ３３における遮光膜３とドレイン電流との関係を示している。

ゲート電極１３と遮光膜３とが接続された通常のＴＦＴ３３では、例えば、ゲート電極１３にＴＦＴオフ時の電位が与えられると、遮光膜３にもＴＦＴオフ時の電位が与えられ、活性層７のＹ方向の両側の電極の電位がＴＦＴオフ時の電位となることから、ＴＦＴ３３におけるリーク電流は低く抑えられるように考えられる。しかし、遮光膜３は、チャネル領域２７だけでなく、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２ともオーバーラップしている。このため、ゲート電極１３及び遮光膜３がＴＦＴがオフとなる電位の範囲にあるとき、このＴＦＴは、図２０（ａ）に示すように、自己整合構造を有するＴＦＴと同様の特性を示し、実際には、ＴＦＴオフ時のリーク電流は低減されない。

活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入したＴＦＴ３３では、遮光膜３の電位によって、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２にかかる電界が緩和される。このため、ゲート電極１３及び遮光膜３の電位がＴＦＴがオフとなる電位の範囲にあるとき、ドレイン電流は、図２０（ｂ）に示すような特性を示し、同図（ａ）のときに比して、ＴＦＴオフ時のリーク電流が低減される。

また、活性層７において、チャネル領域２７の遮光膜３側の表面に捕獲準位を導入しすぎず、チャネル領域２７の遮光膜３側の表面に導入された捕獲準位密度が、ソース領域８及びドレイン領域９の遮光膜３側の表面に導入された捕獲準位密度よりも大きい場合には、遮光膜３の電位によってチャネル領域２７にかかる電界の緩和が、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２にかかる電界の緩和に比して弱い。このため、このようなＴＦＴ３３では、ＴＦＴオフ時のリーク電流の低減と、ＴＦＴオン時のドレイン電流の低下防止とを同時に実現できる。

本実施形態例のように、ゲート電極１３と遮光膜３とを電気的に接続する場合についても、活性層７の遮光膜３側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くすることで、上記各実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴ３３を得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を同時に抑制できるため、本実施形態例のようにして作成されたＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第６実施形態例
図２１は、本発明の第６実施形態例の液晶表示装置のＴＦＴ基板３２Ａの断面構造を示している。本実施形態例のＴＦＴ基板３２Ａは、図１に示す平面構造と同様な構造を有し、図２１に示す断面は、図１のＡ−Ａ’断面に相当する。本実施形態例のＴＦＴ基板３２Ａに形成されるＴＦＴ３３Ａは、図２に示す画素容量を備えていない点で、第１〜第５実施形態例のＴＦＴ３３と相違する。本実施形態例のＴＦＴ基板３２において、活性層７の遮光膜３側の表面に捕獲準位を導入する際には、第５実施形態例と同様に、第１〜第４実施形態例で説明した何れかの方法が使用できる。

ＴＦＴ基板３２Ａでは、活性層７の上層側に、ゲート絶縁膜１０と、ゲート電極１３と、第１層間絶縁膜１４と、ソース電極１５と、ドレイン電極１６と、第２層間絶縁膜１７と、画素電極２３とが形成される。このＴＦＴ基板３２Ａは、図３（ａ）〜図４（ｆ）と同様にして、第２層間絶縁膜１７までを形成し、その後、画素容量を生成せずに、第２層間絶縁膜１７にコンタクト孔を形成し、画素電極２３とドレイン電極１６を接続して形成される。活性層７の遮光膜３側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域には、第１〜第４実施形態例で説明した何れかの方法により、５×１０¹²／cm²以上の密度で捕獲準位が導入される。

本実施形態例のように、ＴＦＴ基板３２Ａに画素容量が形成されない場合についても、活性層７の遮光膜３側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くすることで、上記各実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴ３３を得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のようにして作成されたＴＦＴ基板３２を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第７実施形態例
図２２は、本発明の第７実施形態例の液晶表示装置の薄膜トランジスタ付近を平面図として示し、図２３は、図２２のＢ−Ｂ’断面を示している。本実施形態例のＴＦＴ基板３４は、図１に示す遮光膜３と活性層７との間に、光吸収性を有する別の遮光膜５が更に形成される点で、第１実施形態例のＴＦＴ基板３２と相違する。図２３に示すように、第２遮光膜５上には、第２絶縁膜６が形成され、活性層７は、第２絶縁膜６を挟んで、第２遮光膜５と対向する。本実施形態例では、遮光膜が、光反射性を有する第１遮光膜３と、光吸収性を有する第２遮光膜５の２層で構成されるため、遮光膜が、反射性を有する遮光膜の１層で構成される場合に比して、活性層７に対する遮光効果が高い。

第２遮光膜５は、導電性及び光吸収性を有するアモルファスシリコンなどからなり、ゲート線２６と、ＴＦＴ３３とに空間的に重なる位置に形成される。第２遮光膜５は、ＴＦＴ３３に対応する領域の下層側では、Ｘ方向に関して活性層７に重なる領域に、或いは、活性層７よりも少し広めの領域に形成される。第２遮光膜５上には、酸化シリコンからなる第２絶縁膜６が４００ｎｍ以下、好ましくは１００〜２５０ｎｍの膜厚で形成される。第２遮光膜５は、第１遮光膜３と同様に、図示しない周辺回路に電気的に接続される。本実施形態例では、活性層７と第２絶縁膜６との界面、つまり、活性層７の第２遮光膜５に対向する側の表面のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域の捕獲準位密度が５×１０¹²／cm²以上に設定される。

図２４（ａ）及び（ｂ）は、ＴＦＴ基板３４を製作段階ごとに示している。図２３に示す断面構造を有するＴＦＴ基板３２は、以下のようにして形成される。まず、図３（ａ）及び（ｂ）と同様な工程により、ガラス基板１上に下地絶縁膜２を３００ｎｍ程度の膜厚で形成し、その下地絶縁膜２上に、第１遮光膜３を１００〜２００ｎｍの膜厚で形成し、第１遮光膜３が形成される領域にフォトリソグラフィ法でフォトレジストを残し、第１遮光膜３をドライエッチング法により選択的に除去して、所望の形状の第１遮光膜３を形成する。

第１遮光膜３の形成後、その上に、ＣＶＤ法により、絶縁膜４を１００〜４００ｎｍ程度の膜厚で形成し、その絶縁膜４上に、更にＣＶＤ法により、光吸収性を有するアモルファスシリコン膜などからなる第２遮光膜５を５０〜２００ｎｍ程度の膜厚で形成する。第２遮光膜５に、イオンドーピング法、イオン注入法、又は、気相ドーズ法を用いてキャリアを注入する。第２遮光膜５が形成される領域にフォトリソグラフィ法でフォトレジストマスクを形成し、これをマスクとしてドライエッチング法により第２遮光膜５をパターニングする（図２４）。

パターニングされた第２遮光膜５上に、ＣＶＤ法により、第２絶縁膜６を４００ｎｍ以下の膜厚で形成する。その第２絶縁膜６上に、シリコン膜を５０ｎｍ〜１５０ｎｍの膜厚で形成し、そのシリコン膜を、エキシマレーザによりアニールして結晶化させる。シリコン膜上にフォトリソグラフィ法でフォトレジストマスクを形成し、シリコン膜をパターニングし、図１に示す平面形状を有する活性層７を形成する（図２４）。その後、図３（ｄ）〜図５（ｇ）と同様にして、ソース領域８、ドレイン領域９、ゲート絶縁膜１０、低濃度キャリア領域１１、１２、ゲート電極１３、第１層間絶縁膜１４、ソース電極１５、ドレイン電極１６、第２層間絶縁膜１７、下部電極１８、容量絶縁膜１９、上部電極２０、第３層間絶縁膜２１、平坦化膜２２、及び、画素電極２３を形成する。以上のような製作工程により、図２３に示す断面構造を有するＴＦＴ基板３４が形成される。

ＴＦＴ基板３４において、活性層７の第２遮光膜５側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する際には、第１実施形態例と同様に、ＴＦＴ基板３４の形成後に各電極に所定の電位を与えて電気的ストレスを印加する方法、第２実施形態例と同様に、第２絶縁膜６に水素プラズマ処理を施す方法、或いは、第３実施形態例と同様に、第２絶縁膜６にイオンドーピングする方法を採用することができる。または、第４実施形態例と同様に、低濃度キャリア領域１１、１２を形成する際に、ドーズ量及び加速電圧を調整する方法を採用してもよい。

本実施形態例では、遮光膜を２層で構成し、活性層７の第２遮光膜５側の表面のうち、ソース領域８及びドレイン領域９の領域に５×１０¹²／cm²以上の密度で捕獲準位を導入して、第２遮光膜５から活性層７に及ぶ電気的な影響を低減している。このため、活性層７と第２遮光膜５の間の距離を短くし、光リーク電流を低減するときでも、第２遮光膜５による電気的な影響により生ずるオフリーク電流等のＴＦＴの特性悪化を抑制できる。活性層７の第２遮光膜５側の表面に捕獲準位を導入する際には、第１〜第４実施形態例の何れかの方法を採用することができ、ＴＦＴ基板３４は、複雑な工程を追加することなく、また、スループットを落とすことなく作成することができる。

また、本実施形態例では、活性層７の第２遮光膜５側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くしているため、前述のように、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制することができる。従って、このようなＴＦＴ基板３４を使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、高輝度、及び、高コントラストを実現できる。

第８実施形態例
図２５は、本発明の第８実施形態例の液晶表示装置のＴＦＴ基板の断面構造を示している。本実施形態例のＴＦＴ基板３４Ａは、図２２に示す平面構造と同様な構造を有し、図２５に示す断面は、図２２のＢ−Ｂ’断面に相当する。本実施形態例のＴＦＴ基板３４Ａに形成されるＴＦＴ３３Ａは、図２３に示す画素容量を備えていない点で、第７実施形態例のＴＦＴ３３と相違する。本実施形態例のＴＦＴ基板３２において、活性層７の第２遮光膜５側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域に捕獲準位を導入する際には、第７実施形態例と同様に、第１〜第４実施形態例で説明した何れかの方法が使用できる。

ＴＦＴ基板３４Ａでは、活性層７の上層側に、ゲート絶縁膜１０と、ゲート電極１３と、第１層間絶縁膜１４と、ソース電極１５と、ドレイン電極１６と、第２層間絶縁膜１７と、画素電極２３とが形成される。このＴＦＴ基板３４Ａは、第７実施形態例のＴＦＴ基板３４と同様にして、第２層間絶縁膜１７までを形成し、その後、画素容量を生成せずに、第２層間絶縁膜１７にコンタクト孔を形成し、画素電極２３とドレイン電極１６を接続して形成される。活性層７の第２遮光膜５側の表面部分のうち、ソース領域８、ドレイン領域９、及び、低濃度キャリア領域１１、１２の領域には、第１〜第４実施形態例で説明した何れかの方法により、５×１０¹²／cm²以上の密度で捕獲準位が導入される。

本実施形態例のように、ＴＦＴ基板３４Ａに画素容量が形成されない場合についても、活性層７の第２遮光膜５側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くすることで、上記第７実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴを得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜の遮光効果を高めることで生じる第２遮光膜５の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のＴＦＴ基板３４Ａを使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

第９実施形態例
図２６は、本発明の第９実施形態例の液晶表示装置のＴＦＴ基板の断面構造を示している。本実施形態例のＴＦＴ基板３４Ｂは、図２２に示す平面図と同様な平面構造を有し、図２６に示す断面は、図２２のＢ−Ｂ’断面に相当する。本実施形態例では、図１９の第１遮光膜３と第２遮光膜５とが、絶縁膜４を介さずに積層されている点で、第７実施形態例と相違する。本実施形態例では、第２遮光膜５は、導電性を有していなくてもよい。本実施形態例のＴＦＴ基板３４Ｂにおいて、活性層７の第２遮光膜５側の表面に捕獲準位を導入する際には、第７実施形態例と同様に、第１〜第４実施形態例で説明した何れかの方法が使用できる。

図２７（ａ）及び（ｂ）は、ＴＦＴ基板３４Ｂの製作過程の一部を示している。まず、図３（ａ）と同様に、ガラス基板１上の全面に下地絶縁膜２を３００ｎｍ程度の膜厚で形成し、その下地絶縁膜２上に、スパッタ法により、第１遮光膜３を１００〜２００ｎｍ程度の膜厚で形成する。そして、第１遮光膜３の上層に、ＣＶＤ法により、第２遮光膜５を５０〜２００ｎｍ程度の膜厚で積層する（図２７（ａ））。第１遮光膜３及び第２遮光膜５が形成される領域にフォトリソグラフィ法でフォトレジストを残し、ドライエッチング法により第１遮光膜３及び第２遮光膜５を選択的に除去し、所望の形状の第１遮光膜３及び第２遮光膜５を形成する（図２７（ｂ））。第２遮光膜５上に絶縁膜６を形成して、以後、第７実施形態例と同様な工程を経て、図２６に示す断面構造を有するＴＦＴ基板３４Ｂが形成される。

本実施形態例のように、第１遮光膜３と第２遮光膜５とが、図２４の第１絶縁膜４を介さずに積層される場合についても、活性層７の第２遮光膜５側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くすることで、第７実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制できるＴＦＴを得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜の遮光効果を高めることで生じる第２遮光膜５の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のＴＦＴ基板３４Ｂを使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

本実施形態例では、第１遮光膜３と第２遮光膜５とを直接に積層するため、第１絶縁膜４を形成する工程を省略することができ、第７実施形態例に比して、製造工程が簡素化される。また、第１遮光膜３と第２遮光膜５とを直接に積層するため、第１遮光膜３の電位と、第２遮光膜５の電位とは互いに等しくなり、図示しない周辺回路には第１遮光膜３のみを電気的に接続すればよい。このため、第２遮光膜５は導電性を有していなくてもよく、第７実施形態例では必要であった第２遮光膜５にキャリアを注入する工程を省略して製造工程を更に簡素化し、工期を短縮して、液晶表示装置製造のスループットを更に向上することができる。

第１０実施形態例
図２８は、本発明の第１０実施形態例の液晶表示装置のＴＦＴ基板の断面構造を示している。本実施形態例のＴＦＴ基板３４Ｃは、図２２に示す平面構造と同様な構造を有し、図２８に示す断面は、図２２のＢ−Ｂ’断面に相当する。本実施形態例では、図２５に示す画素容量を備えていない点が、第９実施形態例と相違する。本実施形態例のＴＦＴ基板３４Ｃにおいて、活性層７の第２遮光膜５側の表面に捕獲準位を導入する際には、第７実施形態例と同様に、第１〜第４実施形態例で説明した何れかの方法が使用できる。

本実施形態例のように、ＴＦＴ基板３４Ｃに画素容量が形成されない場合についても、活性層７の第２遮光膜５側の表面部分において、チャネル領域２７の領域の捕獲準位密度を、ソース領域８及びドレイン領域９の領域の捕獲準位密度よりも低くすることで、上記第９実施形態例と同様に、複雑な工程を追加することなく、また、スループットを落とすことなく、ＴＦＴオフ時のリーク電流を低減できる一方、ＴＦＴオン時のドレイン電流の低下を抑制することができるＴＦＴ３３を得ることができる。また、光リーク電流によるＴＦＴの特性悪化と、遮光膜３の遮光効果を高めることで生じる遮光膜３の電気的な影響によるＴＦＴの特性悪化との双方を、同時に抑制できるため、本実施形態例のＴＦＴ基板３４Ｃを使用した液晶表示装置では、光源から照射されるバックライト光の輝度を高くした場合についても、良好な表示品質を保つことができる。

図２９は、本発明のＴＦＴ基板を有する投射型の液晶表示装置（プロジェクタ）の構成例を示している。このプロジェクタ５０は、ハロゲンランプ５１、ダイクロイックレンズ５２〜５７、ライトバルブ５８Ｒ、５８Ｇ、５８Ｂ、及び、投影レンズ５９によって構成される。各ライトバルブ５８は、第１〜第１０実施形態例の何れかのＴＦＴ基板と、液晶層及び対向基板（図示せず）とを有する。光源であるハロゲンランプ５１から出射されたＲ（赤）、Ｇ（緑）、Ｂ（青）各成分の光は、ダイクロイックレンズ５２〜５７で各成分に分離される。Ｒ、Ｇ、Ｂの各成分に分離された光は、各成分に対応して配置されるライトバルブ５８Ｒ、５８Ｇ、５８Ｂによってその透過量が制御され、それぞれ投影レンズ５９に向かう。投影レンズ５９は、各成分が合成された光を出射し、スクリーン６０に映像が表示される。

図３０は、ライトバルブ５８の一部を等価回路として示している。各ライトバルブ５８は、アクティブマトリクス型の表示装置であり、図１のデータ線２８ａに相当する複数のデータバス線ＤＬｉと、図１のゲート線２６に相当する複数のゲートバス線ＧＬｊとの交差する点に設けられた複数の画素Ｐｉｊよりなる。画素Ｐｉｊは、第１〜第１０実施形態例の何れかのＴＦＴ基板に形成されるＴＦＴによって構成されるトランジスタＱと液晶セルＣとからなる。

各データバス線ＤＬｉは、それぞれ、画素Ｐｉｊごとに光の透過量を決定するＤａｔａが入力されるデータドライバ６１によって駆動され、各ゲートバス線ＧＬｊは、それぞれゲートドライバ６２によって駆動される。画素Ｐｉｊの液晶セルＣは、その画素ＰｉｊのトランジスタＱを介してデータドライバ６１から入力された信号に基づいて、ハロゲンランプ５１側から投影レンズ５９側に透過する光の量を制御する。上記各実施形態例のＴＦＴ基板は、遮光膜による遮光効果を高めて光リークを低減しながらも、遮光膜の電気的影響によるＴＦＴの特性の悪化が抑制できるため、プロジェクタ５０のライトバルブ５８として、好適に使用できる。

なお、上記各実施形態例では、非光透過性及び導電性を有する遮光膜３として、金属膜又は金属シリサイド膜を用いる例について示したが、遮光膜３は、導電性、非光透過性を有する膜であれば、金属は高融点金属でなくともよい。遮光膜３として、例えば、タングステン(Ｗ)や、タンタル（Ｔａ)、チタン（Ｔｉ)、クロム（Ｃｒ)、モリブデン(Ｍｏ)等を用いることもできる。また、光吸収性及び導電性を有する第２遮光膜５は、アモルファスシリコンに限らず、微結晶シリコン(μｃ−Ｓｉ)や、アモルファスＳｉ−ｘＧｅｘ系、ポリゲルマニウム（Ｐｏｌｙ−Ｇｅ)、アモルファスゲルマニウム（ａ−Ｇｅ)、ポリＳｉ−ｘＧｅｘ系等の半導体薄膜として構成されていてもよい。また、第１〜第６実施形態例においては、遮光膜３を、光吸収性及び導電性を有する第２遮光膜５で置き換えてもよい。薄膜トランジスタは、第１遮光膜３及び第２遮光膜５に代えて、又は、これに加えて、他の遮光膜を有していてもよい。

上記各実施形態例で説明した各層の膜厚、例えば、ガラス基板上に形成した絶縁膜や、遮光膜、薄膜トランジスタの活性層、ゲート絶縁膜等の膜厚は一例であり、目的、用途等に応じて適宜変更することができる。ゲート電極１３は、金属膜又は金属シリサイド膜に限られず、タングステン（Ｗ）や、タンタル（Ｔａ）、チタン（Ｔｉ)、クロム（Ｃｒ)、モリブデン（Ｍo)、アルミニウム(Ａｌ)等を用いて構成してもよい。また、第２遮光膜５等の形成では、ＣＶＤ法に代えて、スパッタ法、プラズマＣＶＤ法等を適宜適用することができる。第２遮光膜５に対するキャリア注入では、一の導電型のキャリアを有する半導体膜に、そのキャリアとは逆の導電型のキャリアを注入して、キャリア濃度が低い第２遮光膜５を得てもよい。上記各実施形態例では、ソース領域８とチャネル領域２７の間に低濃度キャリア領域１１が形成され、ドレイン領域９とチャネル領域２７の間に低濃度キャリア領域１２が形成される例について示したが、低濃度キャリア領域１１、１２は、必ずしも形成されなくてよい。

活性層７の遮光膜側の表面に捕獲準位を導入する方法については、上記したものに限定されず、他の方法であってもよく、或いは、上記したものを適宜組み合わせてもよい。例えば、第４実施形態例で説明した低濃度キャリア領域１１、１２を形成する際のキャリア注入による捕獲準位の導入と、第１〜３実施形態例で説明した捕獲準位の導入方法とを併用することもできる。第２〜第１０実施形態例の何れにおいても、第１実施形態例で説明したのと同様に、捕獲準位導入後の製造工程に、温度が６００℃を超える工程が含まれず、ＴＦＴ基板が液晶表示装置が組み込まれた後にも、導入した捕獲準位が補償されることはない。

第１実施形態例において、活性層７に電気的ストレスを印加する際に各電極に与えられる電位は、上記した組み合わせに限定されない。例えば、遮光膜３に−２０〜−８０Ｖの電位を与えるのに代えて、２０〜８０Ｖの電位を与え、ソース電極１５及びドレイン電極１６に接地電位を与えて、その状態を１〜１０分間保持して、絶縁膜４中に所望の電流密度の電流を流して、活性層７に電気的ストレスを印加することもできる。

また、第１実施形態例では、ソース電極１５及びドレイン電極１６に接地電位を与え、遮光膜３に−２０〜−８０Ｖの電位を与えて、その状態を１〜１０分間保持して、活性層７に電気的ストレスを印加したが、ＴＦＴ製造のスループットや、ＴＦＴの電気的耐圧、特性ばらつきの観点からは、ソース電極１５及びドレイン電極１６に接地電位を与え、遮光膜３に−４０〜−８０Ｖの電位を与えて、その状態を３〜８分間保持して、活性層７に電気的ストレスを印加することが好ましい。この場合、遮光膜３に−４０〜８０の電位を与えるのに代えて、４０〜８０Ｖの電位を与えてもよい。

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の薄膜トランジスタ、ＴＦＴ基板、液晶表示装置、及び、薄膜トランジスタの製造方法は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。

本発明の第１実施形態例の薄膜トランジスタ・アレイ基板の薄膜トランジスタ付近を示す平面図。 図１のＡ−Ａ’断面を示す断面図。 図３（ａ）〜（ｄ）は、図２に示す断面構造を有する薄膜トランジスタ・アレイ基板を製造段階ごとに示す断面図。 図４（ｅ）及び（ｆ）は、図３（ｄ）に後続する工程の薄膜トランジスタ・アレイ基板を製造段階ごとに示す断面図。 図５（ｇ）及び（ｈ）は、図４（ｆ）に後続する工程の薄膜トランジスタ・アレイ基板を製造段階ごとに示す断面図。 活性層の遮光膜に対向する表面部分に捕獲準位を導入していないＴＦＴにおける遮光膜３の電位とドレイン電流の関係を示すグラフ。 活性層の遮光膜に対向する表面部分に捕獲準位を導入したＴＦＴにおける遮光膜３の電位とドレイン電流の関係を示すグラフ。 図８（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係を示すグラフ、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係を示すグラフ。 図９（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係を示すグラフ、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係を示すグラフ。 図１０（ａ）は、遮光膜３に与える電位と、絶縁膜４中の電流密度との関係を示すグラフ、同図（ｂ）は、絶縁膜４中の電流密度と、活性層７の遮光膜３側の表面部分のうち、ソース領域８及びドレイン領域９に対向する表面に導入される捕獲準位密度との関係を示すグラフ。 図１１（ａ）〜（ｄ）は、それぞれ、ＴＦＴ３３における遮光膜３の電位とドレイン電流の関係を示すグラフ。 本発明の第２実施形態例のＴＦＴ基板の製作段階の１つを示す断面図。 水素プラズマ処理のＲＦパワーと絶縁膜４に導入される捕獲準位密度の関係とを示すグラフ。 図１４（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係を示すグラフ、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係を示すグラフ。 本発明の第３実施形態例のＴＦＴ基板の製作段階の１つを示す断面図 イオンドーピングの際の加速電圧と、活性層７の遮光膜３側の表面導入される捕獲準位密度との関係とを示すグラフ。 図１７（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係を示すグラフ、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係を示すグラフ。 イオンドーピングの際の加速電圧と、活性層７の遮光膜３側の表面導入される捕獲準位密度との関係とを示すグラフ。 図１９（ａ）は、ゲート電極１３に印加する電位とドレイン電流の関係を示すグラフ、同図（ｂ）は、遮光膜３に印加する電位とドレイン電流の関係を示すグラフ。 図２０（ａ）は、ゲート電極１３と遮光膜３とが接続された通常のＴＦＴにおける遮光膜３の電位とドレイン電流との関係を示すグラフ、同図（ｂ）は、ゲート電極１３と遮光膜３とが接続された、活性層７の遮光膜３側の表面に捕獲準位が導入されたＴＦＴ３３における遮光膜３とドレイン電流との関係を示すグラフ。 本発明の第６実施形態例の薄膜トランジスタ・アレイ基板の断面構造を示す断面図。 本発明の第７実施形態例の薄膜トランジスタ・アレイ基板の薄膜トランジスタ付近を示す平面図。 図２２のＢ−Ｂ’断面を示す断面図 図２４（ａ）及び（ｂ）は、ＴＦＴ基板３４の製造工程の一部を製作段階ごとに示す断面図。 本発明の第８実施形態例の薄膜トランジスタ・アレイ基板の断面構造を示す断面図。 本発明の第９実施形態例の薄膜トランジスタ・アレイ基板の断面構造を示す断面図。 図２７（ａ）及び（ｂ）は、ＴＦＴ基板３４Ｂの製造工程の一部を製作段階ごとに示す断面図。 本発明の第１０実施形態例の薄膜トランジスタ・アレイ基板の断面構造を示す断面図。 一般的なプロジェクタの構成例を示すブロック図。 ライトバルブ５８の一部を示す等価回路図。

符号の説明

１：基板
２：下地絶縁膜
４、６：絶縁膜
３：第１遮光膜
５：第２遮光膜
７：活性層
１０：ゲート絶縁膜
１３：ゲート電極
１４：第１層間絶縁膜
１７：第２層間絶縁膜
１８：画素容量の下部電極
１９：画素容量絶縁膜
２０：画素容量の上部電極
２１：第３層間絶縁膜
２２：平坦化膜
２３：画素電極
２６：ゲート線
２８：データ線
３１：画素領域
３２、３４：薄膜トランジスタ・アレイ基板
３３：薄膜トランジスタ
３５：ブラックマトリクス膜

Claims (15)

1. 少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタにおいて、
   前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度がチャネル領域の捕獲準位密度よりも大きいことを特徴とする薄膜トランジスタ。
2. 前記活性層の前記導電性膜に対向する表面部分における前記ソース領域及びドレイン領域の捕獲準位密度が５×１０¹²／cm²以上である、請求項１に記載の薄膜トランジスタ。
3. 前記導電性膜が、前記第１の絶縁膜を介して前記活性層に対向する光吸収性膜と、第２の絶縁膜を介して前記光吸収性膜に対向する光反射性膜とを含む、請求項１に記載の薄膜トランジスタ。
4. 前記導電性膜が光反射性膜であり、該光反射性膜の前記活性層に対向する表面に接して光吸収性膜を更に備える、請求項１に記載の薄膜トランジスタ。
5. 前記活性層は、前記ソース領域とチャネル領域との間、及び、前記ドレイン領域とチャネル領域との間に、前記ソース領域及びドレイン領域と同じ導電型で且つソース領域及びドレイン領域よりも不純物濃度が低い低濃度キャリア領域を有する、請求項１に記載の薄膜トランジスタ。
6. 請求項１〜５の何れか一に記載の薄膜トランジスタを複数含むトランジスタアレイを、前記導電性膜を介して光透過性基板上に形成し、各薄膜トランジスタに接続された画素電極を備えることを特徴とするＴＦＴ基板。
7. 請求項６に記載のＴＦＴ基板と、該ＴＦＴ基板に対向して配設される対向基板と、前記ＴＦＴ基板と前記対向基板との間に配設された液晶層とを備えることを特徴とする液晶表示装置。
8. 少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、
   前記活性層と前記導電性膜との間の絶縁膜中に所定値以上の電流を流し、前記活性層の前記導電性膜に対向する表面部分に捕獲準位を導入することを特徴とする薄膜トランジスタの製造方法。
9. 前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度が、チャネル領域の捕獲準位密度よりも大きい、請求項８に記載の薄膜トランジスタの製造方法。
10. 少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、
    前記第１の絶縁膜の前記活性層に対向する表面部分に不純物イオンをドープして、前記活性層と前記第１の絶縁膜との境界面に捕獲準位を導入することを特徴とする薄膜トランジスタの製造方法。
11. 前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度が、チャネル領域の捕獲準位密度よりも大きい、請求項１０に記載の薄膜トランジスタの製造方法。
12. 少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、
    前記活性層の前記導電性膜に対向する表面部分に不純物イオンをドープして、前記活性層の前記導電性膜に対向する表面部分に捕獲準位を導入することを特徴とする薄膜トランジスタの製造方法。
13. 前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度が、チャネル領域の捕獲準位密度よりも大きい、請求項１２に記載の薄膜トランジスタの製造方法。
14. 少なくとも１層の導電性膜上に、第１の絶縁膜を介して順次に形成された活性層、ゲート絶縁膜及びゲート電極を備える薄膜トランジスタを製造する方法において、
    前記第１の絶縁膜の前記活性層に対向する表面部分をプラズマ処理することにより、前記活性層と前記第１の絶縁膜との境界面に捕獲準位を導入することを特徴とする薄膜トランジスタの製造方法。
15. 前記活性層の前記導電性膜に対向する表面部分では、ソース領域及びドレイン領域の捕獲準位密度が、チャネル領域の捕獲準位密度よりも大きい、請求項１４に記載の薄膜トランジスタの製造方法。

Images