JP3386017B2 - 液晶表示装置用の薄膜トランジスタの製造方法 - Google Patents
液晶表示装置用の薄膜トランジスタの製造方法Info
- Publication number
- JP3386017B2 JP3386017B2 JP29408199A JP29408199A JP3386017B2 JP 3386017 B2 JP3386017 B2 JP 3386017B2 JP 29408199 A JP29408199 A JP 29408199A JP 29408199 A JP29408199 A JP 29408199A JP 3386017 B2 JP3386017 B2 JP 3386017B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- light
- film
- forming
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 40
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 126
- 239000010410 layer Substances 0.000 claims description 65
- 239000011229 interlayer Substances 0.000 claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 1
- -1 Phosphorus ions Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
薄膜トランジスタの製造方法に係わり、特に、リーク電
流を低減して表示品質を向上せしめた液晶表示装置用の
薄膜トランジスタの製造方法に関する。 【0002】 【従来の技術】近年、壁掛けTVや投射型TV、或いは
OA機器用ディスプレイとして液晶表示パネルを用いた
表示装置の開発が行われている。液晶パネルのなかでも
アクティブ素子である薄膜トランジスタを液晶表示装置
に組み込んだアクティブマトリクス液晶ディスプレイ
は、走査線数が増加してもコントラストや応答速度が低
下しない利点から、高品位のOA機器用表示装置やハイ
ビジョン用表示装置において、特に期待され、液晶プロ
ジェクション等の投射型ディスプレイにおいては大型表
示が容易に得られる。 【0003】通常、液晶プロジェクション用途に使用さ
れるライトバルブ用アクティブマトリクス型液晶表示装
置では、小さな素子に強力な光を入射して、薄膜トラン
ジスタ(以下、TFTともいう)により液晶をスイッチ
ングすることにより画素毎のON/OFFを行って、透
過する光を画素情報に応じて制御し、透過した光をレン
ズなどの光学素子を介してスクリーン等に拡大投影して
いるが、その際、TFTの活性層をポリシリコンにより
形成すると、入射光による影響は勿論のこと、レンズ等
の光学系からの反射光によるTFTのチャネル部での光
励起により、オフ時のリーク電流が問題となっている。 【0004】従来、このようなライトバルブ用アクティ
ブマトリクス型液晶表示装置では、TFT基板上に設け
られた第1遮光膜と、対向基板側かもしくはTFT基板
側でTFT上部に設けられた第2遮光膜を有する。つま
り、液晶層を挟んでTFTの対向基板側から光が入射さ
れる場合、第2遮光膜で入射光を遮蔽し、第1遮光膜で
裏面ガラス基板や光学系からの反射光を遮光している。 【0005】遮光膜は、基板上にTFTや配線、層間膜
と積層して形成することから、膜厚が厚い場合には配線
の断絶やショートの原因ともなるため、0.01〜0.1
μm程度の膜厚で数百万ルクス程度の強い光にも充分な
遮光性能を持つ材質が良い。 【0006】また、プロセス上加えられる熱工程に対し
て安定な材質として、一般的に金属若しくは金属シリサ
イドが用いられている。しかし、金属や金属シリサイド
は反射率が高く、TFTの上下を遮光膜で挟んだ場合、
層表面での反射のためにTFT基板内部に乱反射が起こ
り、一部の反射光がTFTに到達して光リークの原因と
なるという新たな問題が生じる。ライトバルブの強い照
射光条件のもとでは、これらの反射光も無視できない強
さがあり、光リーク電流低減のためには、反射光に対す
る対策が必要となる。 【0007】従来、LDD(Lightly Dope
d Drain)構造をとるTFTは、ゲート電極をマ
スクとして形成される。図7に従来構造によるTFT周
辺部の平面図を示す。又、図8に図7中のA−A’にお
けるTFT部分の部分断面図を、又、図9には図7中の
B−B’におけるTFT周辺部の部分断面図を夫々示
す。 【0008】従来の液晶表示用のTFTは、ガラスや石
英などの透明絶縁性基板上41上に第1遮光膜42が形
成され、その上に第1層間膜43を介してTFTの活性
層となるボロンをドープしたポリシリコン層44が形成
され、更にゲート酸化膜50が成膜されてパターニング
される。ゲート酸化膜50上には、チャネル45及びL
DD領域46にパターニングされたレジストが形成さ
れ、イオン注入でソース47、ドレイン48が形成され
る。レジストを除去した後、ゲート電極51が形成さ
れ、ゲート電極をマスクとして再びイオン注入を行い、
ソース・ドレイン間にチャネル45及びLDD46が形
成される。その上に第2層間膜53を介してデータ線5
4が形成される。更に、第3層間膜55を介して第2遮
光膜56が形成される。更に、これらの上に第4層間膜
57が形成され、画素電極62、液晶層60、対向基板
61が形成されることで液晶パネルが完成する。 【0009】この場合、TFTの上下に形成された遮光
膜42、56によって、液晶層側から入射された光は、
第2遮光膜56により遮光され、また、基板や光学系で
反射された光は第1遮光膜42で遮光される。しかし、
裏面反射光の一部は、第2遮光層56裏面で更に反射さ
れ、この二次反射光がゲート配線に覆われていないLD
D領域46に照射され、それが光リーク電流の要因とな
って、表示品質を悪化させていた。 【0010】 【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、薄膜トランジスタ
のLDD領域をゲート電極で覆うことにより、光リーク
電流を低減せしめた新規な液晶表示装置用の薄膜トラン
ジスタの製造方法を提供するものである。 【0011】 【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。 【0012】 【0013】また、本発明に係わる液晶表示装置用の薄
膜トランジスタの製造方法の態様は、ゲート電極と、こ
のゲート電極直下のチャンネル領域を挟むように設けら
れたソース及びドレインと、前記チャンネル領域とソー
ス間及び前記チャンネル領域とドレイン間に夫々形成さ
れたLDD領域とからなる透明基板上に形成された液晶
表示装置用の薄膜トランジスタの製造方法において、透
明基板上に第1の遮光膜を形成し、この第1の遮光膜上
に第1の層間膜を形成する第1の工程と、前記第1の層
間膜上に第1のポリシリコン層を形成し、所定の形状に
パターニングした後、この第1のポリシリコン層上にゲ
ート酸化膜を成膜する第2の工程と、前記第1のポリシ
リコン層上のチャンネル領域及びLDD領域となる部分
を覆い、ソース領域及びドレイン領域となる領域にイオ
ン注入する第3の工程と、前記チャンネル領域のみを覆
い、ソース領域、ドレイン領域及びLDD領域となる部
分に更にイオン注入して、前記ソース領域、ドレイン領
域及びLDD領域を形成する第4の工程と、第2のポリ
シリコン層を成膜し、前記チャンネル領域、LDD領域
を覆うようにパターニングして、ゲート電極を形成し、
このゲート電極上にゲート線を形成する第5の工程と、
前記ゲート線上に第2の層間膜を形成し、この第2の層
間膜上にデータ線を形成し、このデータ線上に第3の層
間膜を介して第2の遮光膜を形成する第6の工程と、を
少なくとも含むことを特徴とするものである。 【0014】 【発明の実施の形態】本発明に係わる液晶表示装置用の
薄膜トランジスタは、ゲート電極と、このゲート電極直
下のチャンネル領域を挟むように設けられたソース及び
ドレインと、前記チャンネル領域とソース間及び前記チ
ャンネル領域とドレイン間に夫々形成されたLDD領域
とからなる透明基板上に形成された液晶表示装置用の薄
膜トランジスタにおいて、前記ゲート電極には、前記L
DD領域の一部分又は全てを覆う遮光部が設けられてい
ることを特徴とするものである。 【0015】本発明は、このように構成することで、L
DD部分に到達する光量をおさえ、これにより、光リー
ク電流の低減を図っている。 【0016】 【実施例】以下に、本発明に係わる液晶表示装置用の薄
膜トランジスタとその製造方法の具体例を図面を参照し
ながら詳細に説明する。 【0017】(第1の具体例)図1乃至図4は、本発明
に係わる液晶表示装置用の薄膜トランジスタとその製造
方法の第1の具体例の構造を示す図であって、これらの
図には、ゲート電極11と、このゲート電極11直下の
チャンネル領域5を挟むように設けられたソース7及び
ドレイン8と、前記チャンネル領域5とソース7間及び
前記チャンネル領域5とドレイン8間に夫々形成された
LDD領域6、6とからなる透明基板1上に形成された
液晶表示装置用の薄膜トランジスタにおいて、前記ゲー
ト電極11には、前記LDD領域6、6を全て覆う遮光
部11Aが設けられていることを特徴とする液晶表示装
置用の薄膜トランジスタが示され、又、前記遮光部の幅
W1は、前記薄膜トランジスタ30のチャンネル幅W2
より広く形成したことを特徴とする液晶表示装置用の薄
膜トランジスタが示されている。 【0018】以下に、第1の具体例を更に詳細に説明す
る。 【0019】図1には、アクティブマトリクス型液晶表
示装置の1画素あたりの平面図を示しており、マトリク
ス状に区分された領域に各画素が形成されている。TF
Tは、ゲート線12とデータ線14の交点近傍の第2遮
光膜16下に形成され、画素電極22のスイッチングを
司る。図2に、図1のA−A’線でのTFT周辺部の部
分断面図を示す。また、図3は、図1のB−B’線での
部分断面図である。 【0020】ガラス等の透明絶縁性基板1上に、各画素
のスイッチング素子となるTFT30がアレイ状に形成
されている。このTFT基板と、対向電極が形成された
対向基板21との間に液晶層20が封入されて液晶表示
装置が構成されている。本具体例において、第2の遮光
膜16は、TFT基板側に形成されているが、対向基板
側に形成されていてもかまわない。 【0021】TFT基板上に形成されている各層につい
て以下に説明する。 【0022】TFTは、ソース7、ドレイン8となる第
1のポリシリコン層31と、ゲート電極11となる第2
のポリシリコン層32と、それらの層間のゲート酸化膜
10とで構成されている。TFT30と透明絶縁性基板
1の間には、このTFT基板側からの反射光がTFT3
0に入射するのを遮蔽するための第1遮光膜2が設けら
れている。第1遮光膜2とTFT30の間には、SiO
2から成る第1層間膜3が設けられている。ゲート電極
11である第2のポリシリコン層32と、ゲート酸化膜
10と、走査信号線(ゲート線)となる金属配線層12
とを覆って、SiNから成る第2層間膜13が設けられ
ている。第2層間膜13上にはAlから成るデータ信号
線14を挟んで、SiNから成る第3層間膜15が形成
されている。データ信号線14は、ゲート線12と直交
する方向に複数本設けられており、このデータ信号線1
4は、第2層間膜13とゲート酸化膜10に設けられた
コンタクトホール18を介してソース7に接続されてい
る。 【0023】更に、第3層間膜15上には、Alから成
る第2遮光膜16がTFT領域4及び配線部分を覆うよ
うに設けられている。更に、第3層間膜15及び第2遮
光膜16を覆って、平坦化のための第4層間膜17が設
けられている。そして、第4層間膜17、第2遮光膜1
6、第3層間膜15、第2層間膜13及びゲート酸化膜
10には、コンタクトホール19が形成されている。第
4層間膜17上には各画素にパターニングされたITO
膜が形成されており、コンタクトホール19を介してド
レイン8に接続されることで、画素電極として機能する
ようになっている。 【0024】次に、各層の形成方法について述べる。 【0025】まず、ガラスなどの絶縁性基板1上に第1
遮光膜2を形成する。第1遮光膜2には、タングステン
シリサイドを用いる。なお、第1遮光膜2にはクロム等
を用いても良い。タングステンシリサイドは後に加えら
れるTFTの熱工程に対して安定な性質を持ち、膜厚
0.1μm程度で充分な遮光性能を持つ。本具体例では
膜厚0.175μmとした。第1遮光膜2は、スパッタ
リング法もしくはCVD法で成膜する。 【0026】この第1遮光膜2を覆って、第1層間膜3
が形成される。ここでは、例えば、SiO2膜をCVD
法で成膜する。この第1層間膜3の膜厚は、下地に用い
たガラス基板1から金属等の不純物がTFT工程を経る
うちに拡散してTFTに電気的な影響を及ぼすのを防ぐ
のに充分な厚さが必要である。このことから、例えば1
μmとする。 【0027】この第1層間膜3上にTFTを形成する。
まず、CVD法によりボロンをドープしたアモルファス
シリコン層を0.075μmの厚さに成膜した後、レー
ザーアニール工程を加え、更に、フォトリソグラフィ工
程とエッチング工程とを加えて第1のポリシリコン層3
1を形成する。このポリシリコン層31を覆ってゲート
酸化膜10を0.1μm厚にCVD法で成膜する。 【0028】次に、イオン注入法で低注入(LDD)領
域6及びソース7、ドレイン8を形成する。まず、図4
(a)に示したように、チャネル5及びLDD領域6を
覆うようにフォトリソグラフィ法でパターニングし、N
型MOS-TFTにはリンイオンを、P型MOS-TFT
にはボロンを注入する。次に、図4(b)に示したよう
に、チャネル5のみを覆うように再度フォトリソグラフ
ィを行って、イオン注入を行うことによりLDD領域6
及びソース7、ドレイン8を形成し、不純物の活性化ア
ニールを行う。次に、第2のポリシリコン層32をCV
D法で0.07μm厚に成膜してパターニングし、ゲー
ト電極11を形成する。この時、チャネル5及びLDD
領域6、6を覆うようにパターニングすることで、ゲー
トオーバーラップLDD構造(GOLD構造)を実現す
る。 【0029】TFT30を作製した後、ゲート線12と
なる金属配線層をAlスパッタリングにより0.2μm
厚に形成し、SiNから成る第2層間膜13をCVD法
で0.4μmの膜厚に成膜する。金属もしくは金属シリ
サイド等と比較して反射率が低いポリシリコン層をゲー
ト電極として下層に形成することで、TFT内部の乱反
射を低減できる。 【0030】第2層間膜13の上には、第2の金属配線
層を形成する。これは、Alをスパッタリングして成膜
し、データ線14となるようパターニングする。データ
線14は、第2の層間膜13に形成されたコンタクトホ
ール18を介してソース7と接続されている。 【0031】更に、データ線14と第2の層間膜13を
覆って、SiNから成る第3の層間膜15を0.4μm
厚に成膜する。この上にはAlを0.5μm厚にスパッ
タリングして、第2の遮光膜16を形成する。第2の遮
光膜16はブラックマトリクスとして、TFT領域4及
び配線領域を覆うようにパターニングされている。 【0032】更に、第2の遮光膜16及び第3の層間膜
15を覆って、平坦化のための第4層間膜17を0.8
μm塗布する。そして、第4層間膜17、第2遮光膜1
6、第3層間膜15、第2層間膜13及びゲート酸化膜
10に設けられたコンタクトホール19を、ドレイン8
に接続する。最後に、ITO膜をスパッタリング法で成
膜し、各画素電極22の形状にパターニングする。 【0033】その後、対向基板を形成して貼り合わせ、
液晶層を注入することで、液晶表示装置が完成する。 【0034】このように、第1の具体例の液晶表示装置
用の薄膜トランジスタの製造方法は、ゲート電極11
と、このゲート電極11直下のチャンネル領域5を挟む
ように設けられたソース7及びドレイン8と、前記チャ
ンネル領域5とソース7間及び前記チャンネル領域5と
ドレイン8間に夫々形成されたLDD領域6、6とから
なる透明基板1上に形成された液晶表示装置用の薄膜ト
ランジスタの製造方法において、透明基板1上に第1の
遮光膜2を形成し、この第1の遮光膜2上に第1の層間
膜3を形成する第1の工程と、前記第1の層間膜3上に
第1のポリシリコン層31を形成し、所定の形状にパタ
ーニングした後、この第1のポリシリコン層31上にゲ
ート酸化膜10を成膜する第2の工程と、前記第1のポ
リシリコン層31上のチャンネル領域5及びLDD領域
6、6となる部分を覆い、ソース領域及びドレイン領域
となる領域にイオン注入する第3の工程と、前記チャン
ネル領域5のみを覆い、ソース領域、ドレイン領域及び
LDD領域となる部分に更にイオン注入して、前記ソー
ス領域7、ドレイン領域8及びLDD領域6、6を形成
する第4の工程と、第2のポリシリコン層32を成膜
し、前記チャンネル領域5、LDD領域6、6を覆うよ
うにパターニングして、ゲート電極11を形成し、この
ゲート電極11上にゲート線12を形成する第5の工程
と、前記ゲート線12上に第2の層間膜2を形成し、こ
の第2の層間膜上にデータ線14を形成し、このデータ
線14上に第3の層間膜15を介して第2の遮光膜16
を形成する第6の工程とを少なくとも含むことを特徴と
するものである。 【0035】なお、上記説明では、LDD領域の全てを
覆うようにしたが、LDD領域の一部を部分的に覆うよ
うにしても良い。この場合、LDD領域の全てを覆う場
合に比べて、少し効果が悪くなるが、本発明の目的は達
成することが出来る。 【0036】(第2の具体例)GOLD構造を作製する
際に、図5に示すように、ゲート電極11となるポリシ
リコン層32をマスクとしてイオン注入を行う方法もあ
る。この場合、ソース7、ドレイン8となるポリシリコ
ン層31を形成する工程までは、第1の具体例と同じで
ある。第1のポリシリコン層31を形成し、ゲート酸化
膜10を0.1μm厚に成膜した後、第2のポリシリコ
ン層32を0.07μm厚に成膜した後パターニングし
て、ゲート電極11を形成する。この時、ゲート電極1
1は、チャネル5及びLDD領域6、6を覆うように形
成する。次に、ゲート線12となる金属配線層を、チャ
ネル長Lと同じ長さになるように、例えば、タングステ
ンシリサイドのスパッタリングで0.2μm厚に形成す
る。この後、イオン注入を行うことで、金属配線層12
に覆われていない第2のポリシリコン層32下部には、
イオンを低濃度に注入することができ、ソース領域7と
ドレイン領域8とLDD6、6領域を一度に形成するこ
とができる。 【0037】このように、第2の具体例の製造方法は、
ゲート電極11と、このゲート電極11直下のチャンネ
ル領域5を挟むように設けられたソース7及びドレイン
8と、前記チャンネル領域5とソース7間及び前記チャ
ンネル領域5とドレイン8間に夫々形成されたLDD領
域6、6とからなる透明基板1上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板1上に第1の遮光膜2を形成し、この第1の遮光膜2
上に第1の層間膜3を形成する第1の工程と、前記第1
の層間膜3上に第1のポリシリコン層31を形成し、所
定の形状にパターニングした後、この第1のポリシリコ
ン層31上にゲート酸化膜10を成膜する第2の工程
と、前記ゲート酸化膜10上に第2のポリシリコン層3
2を堆積させ、前記チャンネル領域5と前記LDD領域
6、6を覆うようにパターニングしてゲート電極11を
形成する第3の工程と、前記ゲート電極11上に、ゲー
ト線12となる金属配線層を形成する第4の工程と、前
記ゲート電極11と金属配線層とをマスクとしてイオン
注入を行い、前記ゲート電極11で覆われているLDD
領域6、6に低濃度のイオン注入を行い、前記ゲート電
極11で覆われていない領域に高濃度のイオン注入を行
うことで、前記ソース領域7、ドレイン領域8及びLD
D領域6、6を同時に形成する第5の工程と、前記ゲー
ト線12上に第2の層間膜13を形成し、この第2の層
間膜13上にデータ線14を形成し、このデータ線14
上に第3の層間膜15を介して第2の遮光膜16を形成
する第6の工程と、を少なくとも含むことを特徴とする
ものである。 【0038】(第3の具体例)また、図6に示すよう
に、ゲート電極11となる第2のポリシリコン層32の
チャネル長方向の端部11Bをテーパ状に加工すること
で、イオン注入工程を簡単に構成しても良い。この場
合、第一のポリシリコン層31を成膜してパターニング
したのちゲート酸化膜10を成膜し、更に、ゲート電極
11となるポリシリコン層32を成膜し、更に、マスク
となる酸化膜を成膜する。この酸化膜でポリシリコン層
32をパターニングし、異方性エッチングを行ってチャ
ネル長方向のゲート電極端をテーパ状11aに加工す
る。この後、イオン注入を行うことで、テーパ11B下
部のポリシリコン層31には不純物が低濃度に注入され
ることから、LDD領域6、6をゲート電極11下部に
形成し、同時にソース領域7、ドレイン領域8を作成で
きる。 【0039】このように、第3の具体例の製造方法は、
ゲート電極11と、このゲート電極11直下のチャンネ
ル領域5を挟むように設けられたソース7及びドレイン
8と、前記チャンネル領域5とソース7間及び前記チャ
ンネル領域5とドレイン8間に夫々形成されたLDD領
域6、6とからなる透明基板1上に形成された液晶表示
装置用の薄膜トランジスタの製造方法において、透明基
板1上に第1の遮光膜2を形成し、この第1の遮光膜2
上に第1の層間膜3を形成する第1の工程と、前記第1
の層間膜3上に第1のポリシリコン層31を形成し、所
定の形状にパターニングした後、この第1のポリシリコ
ン層31上にゲート酸化膜10を成膜する第2の工程
と、前記ゲート酸化膜10上に第2のポリシリコン層3
2を堆積させ、前記チャンネル領域5と前記LDD領域
6、6とを覆うようにパターニングしてゲート電極11
を形成すると共に、前記ゲート電極11の先端部の厚み
が薄くなるように、断面形状がテーパ11Bをもつよう
に加工する第3の工程と、前記ゲート電極11をマスク
としてイオン注入を行い、前記ソース領域7、ドレイン
領域8及びLDD領域6、6を同時に形成する第4の工
程と、前記ゲート電極11上に、ゲート線12となる金
属配線層を形成する第5の工程と、前記ゲート線12上
に第2の層間膜13を形成し、この第2の層間膜13上
にデータ線14を形成し、このデータ線14上に第3の
層間膜15を介して第2の遮光膜16を形成する第6の
工程と、を少なくとも含むことを特徴とするものであ
る。 【0040】 【発明の効果】本発明に係わる液晶表示装置用の薄膜ト
ランジスタによれば、特に、光に対する感度が高いLD
D領域をゲート電極で覆うことにより、TFTの下側に
設けられた第1の遮光膜とTFTの上側に形成される第
2の遮光膜とにおいて乱反射されてLDD部分に到達す
る光量を抑えることが出来るから、光リーク電流の低減
が図られ、ライトバルブ表示画面のコントラストを向上
させることを可能にした。
スタの平面図である。 【図2】図1のA−A’部分の断面図である。 【図3】図1のB−B’部分の断面図である。 【図4】イオン注入工程を示す図である。 【図5】本発明の第2の具体例を示す図である。 【図6】本発明の第3の具体例を示す図である。 【図7】従来の薄膜トランジスタの平面図である。 【図8】図7のA−A’部分の断面図である。 【図9】図7のB−B’部分の断面図である。
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 ゲート電極と、このゲート電極直下のチ
ャンネル領域を挟むように設けられたソース及びドレイ
ンと、前記チャンネル領域とソース間及び前記チャンネ
ル領域とドレイン間に夫々形成されたLDD領域とから
なる透明基板上に形成された液晶表示装置用の薄膜トラ
ンジスタの製造方法において、 透明基板上に第1の遮光膜を形成し、この第1の遮光膜
上に第1の層間膜を形成する第1の工程と、 前記第1の層間膜上に第1のポリシリコン層を形成し、
所定の形状にパターニングした後、この第1のポリシリ
コン層上にゲート酸化膜を成膜する第2の工程と、 前記第1のポリシリコン層上のチャンネル領域及びLD
D領域となる部分を覆い、ソース領域及びドレイン領域
となる領域にイオン注入する第3の工程と、 前記チャンネル領域のみを覆い、ソース領域、ドレイン
領域及びLDD領域となる部分に更にイオン注入して、
前記ソース領域、ドレイン領域及びLDD領域を形成す
る第4の工程と、 第2のポリシリコン層を成膜し、前記チャンネル領域、
LDD領域を覆うようにパターニングして、ゲート電極
を形成し、このゲート電極上にゲート線を形成する第5
の工程と、 前記ゲート線上に第2の層間膜を形成し、この第2の層
間膜上にデータ線を形成し、このデータ線上に第3の層
間膜を介して第2の遮光膜を形成する第6の工程と、 を少なくとも含むことを特徴とする液晶表示装置用の薄
膜トランジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29408199A JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
US09/686,668 US6452241B1 (en) | 1999-10-15 | 2000-10-11 | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
KR1020000060424A KR100332711B1 (ko) | 1999-10-15 | 2000-10-13 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29408199A JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002300256A Division JP2003179235A (ja) | 2002-10-15 | 2002-10-15 | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001119027A JP2001119027A (ja) | 2001-04-27 |
JP3386017B2 true JP3386017B2 (ja) | 2003-03-10 |
Family
ID=17803050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29408199A Expired - Fee Related JP3386017B2 (ja) | 1999-10-15 | 1999-10-15 | 液晶表示装置用の薄膜トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6452241B1 (ja) |
JP (1) | JP3386017B2 (ja) |
KR (1) | KR100332711B1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
JP3608613B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
JP2002299632A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置及びアクティブマトリクス型表示装置 |
TW594336B (en) * | 2002-01-30 | 2004-06-21 | Sanyo Electric Co | Semiconductor display device, method for making the same, and active matrix type display device |
TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
US7303945B2 (en) * | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
KR100675626B1 (ko) * | 2002-08-22 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
KR100487437B1 (ko) * | 2002-12-31 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 와이드 모드 액정표시장치에서 노말 모드 구동 방법 |
JP4376522B2 (ja) * | 2003-01-24 | 2009-12-02 | シャープ株式会社 | 電磁波検出器 |
TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
US7215306B2 (en) | 2003-12-22 | 2007-05-08 | Wintek Corporation | Driving apparatus for an active matrix organic light emitting display |
JP4884660B2 (ja) * | 2004-08-11 | 2012-02-29 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
KR100659761B1 (ko) * | 2004-10-12 | 2006-12-19 | 삼성에스디아이 주식회사 | 반도체소자 및 그 제조방법 |
CN101144949B (zh) * | 2006-09-12 | 2010-12-29 | 精工爱普生株式会社 | 电光装置及电子设备 |
TW200913269A (en) * | 2007-09-03 | 2009-03-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and manufacturing method thereof |
JP5003366B2 (ja) * | 2007-09-10 | 2012-08-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
JP5167737B2 (ja) * | 2007-09-14 | 2013-03-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR20120078293A (ko) * | 2010-12-31 | 2012-07-10 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
TWI578509B (zh) * | 2015-07-23 | 2017-04-11 | 友達光電股份有限公司 | 畫素結構 |
KR102514320B1 (ko) * | 2015-12-24 | 2023-03-27 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102510397B1 (ko) * | 2017-09-01 | 2023-03-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 |
US20240021629A1 (en) * | 2018-04-27 | 2024-01-18 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device |
CN110993640B (zh) * | 2019-10-24 | 2024-03-05 | 合肥维信诺科技有限公司 | 显示面板和显示装置 |
CN111077712A (zh) * | 2020-01-02 | 2020-04-28 | 上海中航光电子有限公司 | 液晶装置及其制作方法、光固化打印设备 |
JP7028281B2 (ja) * | 2020-06-16 | 2022-03-02 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
-
1999
- 1999-10-15 JP JP29408199A patent/JP3386017B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-11 US US09/686,668 patent/US6452241B1/en not_active Expired - Lifetime
- 2000-10-13 KR KR1020000060424A patent/KR100332711B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010051028A (ko) | 2001-06-25 |
JP2001119027A (ja) | 2001-04-27 |
KR100332711B1 (ko) | 2002-04-15 |
US6452241B1 (en) | 2002-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3386017B2 (ja) | 液晶表示装置用の薄膜トランジスタの製造方法 | |
JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
US20020033918A1 (en) | Liquid crystal display device | |
US8247245B2 (en) | Pixel structure and method for fabricating the same | |
KR100387165B1 (ko) | 액정 디스플레이 장치 | |
JPH0980476A (ja) | アクティブマトリックス基板とその製造方法 | |
US20020008814A1 (en) | Liquid crystal display device and liquid crystal projector apparatus | |
KR100375518B1 (ko) | 액정디스플레이 | |
JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
US6630972B1 (en) | Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film | |
JPH1090655A (ja) | 表示装置 | |
JP2002108244A (ja) | 電気光学装置の製造方法 | |
KR101405367B1 (ko) | 액정표시장치와 그 제조방법 | |
JP3163844B2 (ja) | 逆スタガード型薄膜電界効果トランジスタの製造方法 | |
JP2000338524A (ja) | 反射型液晶表示装置およびその製造方法 | |
JP2003307725A (ja) | 液晶表示装置およびその製造方法 | |
KR20040086574A (ko) | 표시 장치 | |
JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
JP2003179235A (ja) | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 | |
JP2001296551A (ja) | 液晶表示装置 | |
KR101198217B1 (ko) | 액정표시장치와 그 제조방법 | |
JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
JP3645769B2 (ja) | 反射型液晶表示装置 | |
JPH06222390A (ja) | 液晶表示装置 | |
KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3386017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |