JP2003307725A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2003307725A JP2003307725A JP2002115243A JP2002115243A JP2003307725A JP 2003307725 A JP2003307725 A JP 2003307725A JP 2002115243 A JP2002115243 A JP 2002115243A JP 2002115243 A JP2002115243 A JP 2002115243A JP 2003307725 A JP2003307725 A JP 2003307725A
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding film
- insulating film
- interlayer insulating
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 画素電極をスイッチングするために形成され
た薄膜トランジスタを構成する半導体層へ入射する光を
完全に遮光することができる液晶表示装置およびその製
造方法を提供する。 【解決手段】 液晶表示装置は、透明基板と、薄膜トラ
ンジスタと、透明基板側から薄膜トランジスタへ入射す
る光を遮断するように透明基板と薄膜トランジスタとの
間に形成された下部遮光膜３と、メタル配線層４と、メ
タル配線層４側から薄膜トランジスタへ入射する光を遮
断するようにメタル配線層４と薄膜トランジスタとの間
に形成されたメタル配線層下遮光膜５とを具備してお
り、薄膜トランジスタの両側には、下部遮光膜３および
メタル配線層下遮光膜５と接続された側面遮光膜７が、
斜め方向から該薄膜トランジスタへ入射する光を遮断す
るように形成されている。
た薄膜トランジスタを構成する半導体層へ入射する光を
完全に遮光することができる液晶表示装置およびその製
造方法を提供する。 【解決手段】 液晶表示装置は、透明基板と、薄膜トラ
ンジスタと、透明基板側から薄膜トランジスタへ入射す
る光を遮断するように透明基板と薄膜トランジスタとの
間に形成された下部遮光膜３と、メタル配線層４と、メ
タル配線層４側から薄膜トランジスタへ入射する光を遮
断するようにメタル配線層４と薄膜トランジスタとの間
に形成されたメタル配線層下遮光膜５とを具備してお
り、薄膜トランジスタの両側には、下部遮光膜３および
メタル配線層下遮光膜５と接続された側面遮光膜７が、
斜め方向から該薄膜トランジスタへ入射する光を遮断す
るように形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶プロジェクタ
等に使用される液晶表示装置およびその製造方法に関
し、特に液晶表示装置に設けられた薄膜トランジスタ
（以下「ＴＦＴ」ともいう）へ入射する光を遮光する構
造を有する液晶表示装置およびその製造方法に関する。
等に使用される液晶表示装置およびその製造方法に関
し、特に液晶表示装置に設けられた薄膜トランジスタ
（以下「ＴＦＴ」ともいう）へ入射する光を遮光する構
造を有する液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】プレゼンテーション、ホームシアター等
に使用される高精細液晶プロジェクタに対する需要が近
年高まっている。このような高精細液晶プロジェクタに
使用される液晶表示装置においては、画素を構成する画
素電極を画像情報に応じて薄膜トランジスタ（以下「Ｔ
ＦＴ」という）によってスイッチングして、画素電極を
画素ごとにオンオフし、液晶を透過する光を制御して、
レンズ等の光学素子を介してスクリーン上に拡大投影し
ている。
に使用される高精細液晶プロジェクタに対する需要が近
年高まっている。このような高精細液晶プロジェクタに
使用される液晶表示装置においては、画素を構成する画
素電極を画像情報に応じて薄膜トランジスタ（以下「Ｔ
ＦＴ」という）によってスイッチングして、画素電極を
画素ごとにオンオフし、液晶を透過する光を制御して、
レンズ等の光学素子を介してスクリーン上に拡大投影し
ている。
【０００３】このような液晶表示装置においては、液晶
表示装置に入射する入射光、液晶表示装置に設けられた
レンズ等の光学素子によって反射された反射光等が、Ｔ
ＦＴに設けられたチャネル領域へ到達すると、ＴＦＴの
オフ時において光励起による光リーク電流が発生する。
また、チャネル領域とソース・ドレイン領域との間に低
濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ、以下「ＬＤＤ領域」という）が形成されたＴＦＴ
においては、入射光、反射光等がこのＬＤＤ領域へ到達
することによっても光リーク電流が発生する。このよう
な光リーク電流が発生すると液晶パネルのコントラスト
が低下するために、表示品位上大きな問題になる。
表示装置に入射する入射光、液晶表示装置に設けられた
レンズ等の光学素子によって反射された反射光等が、Ｔ
ＦＴに設けられたチャネル領域へ到達すると、ＴＦＴの
オフ時において光励起による光リーク電流が発生する。
また、チャネル領域とソース・ドレイン領域との間に低
濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ、以下「ＬＤＤ領域」という）が形成されたＴＦＴ
においては、入射光、反射光等がこのＬＤＤ領域へ到達
することによっても光リーク電流が発生する。このよう
な光リーク電流が発生すると液晶パネルのコントラスト
が低下するために、表示品位上大きな問題になる。
【０００４】特開２０００−２９８２９０号公報には、
液晶表示装置に設けられたＴＦＴに形成されたチャネル
領域およびＬＤＤ領域へ入射する光を遮光する構成が開
示されている。図１７は、従来の液晶表示装置８０の断
面図である。液晶表示装置８０は、透明絶縁性基板８１
を備えている。透明絶縁性基板８１の上には下部遮光膜
８３が設けられている。下部遮光膜８３の上には、下部
遮光膜８３を覆うように形成された絶縁層を介してＴＦ
Ｔを構成する半導体層８２が設けられている。絶縁層の
上には、半導体層８２を覆うようにゲート絶縁膜が形成
されており、ゲート絶縁膜の上には、ゲート配線９７お
よびＣｓ配線９８が半導体層８２を挟むように設けられ
ている。
液晶表示装置に設けられたＴＦＴに形成されたチャネル
領域およびＬＤＤ領域へ入射する光を遮光する構成が開
示されている。図１７は、従来の液晶表示装置８０の断
面図である。液晶表示装置８０は、透明絶縁性基板８１
を備えている。透明絶縁性基板８１の上には下部遮光膜
８３が設けられている。下部遮光膜８３の上には、下部
遮光膜８３を覆うように形成された絶縁層を介してＴＦ
Ｔを構成する半導体層８２が設けられている。絶縁層の
上には、半導体層８２を覆うようにゲート絶縁膜が形成
されており、ゲート絶縁膜の上には、ゲート配線９７お
よびＣｓ配線９８が半導体層８２を挟むように設けられ
ている。
【０００５】ゲート絶縁膜の上には、第１層間絶縁膜が
ゲート配線９７およびＣｓ配線９８を覆うように形成さ
れており、第１層間絶縁膜上には、上部遮光膜８８が半
導体層８２、ゲート配線９７およびＣｓ配線９８を覆う
ように形成されている。上部遮光膜８８の上には、第２
層間絶縁膜を介して液晶が形成されており、液晶の上に
は、対向基板が設けられている。このように、半導体層
８２の下側には下部遮光膜８３が形成されており、半導
体層８２の上側には上部遮光膜８８が形成されている。
ゲート配線９７およびＣｓ配線９８を覆うように形成さ
れており、第１層間絶縁膜上には、上部遮光膜８８が半
導体層８２、ゲート配線９７およびＣｓ配線９８を覆う
ように形成されている。上部遮光膜８８の上には、第２
層間絶縁膜を介して液晶が形成されており、液晶の上に
は、対向基板が設けられている。このように、半導体層
８２の下側には下部遮光膜８３が形成されており、半導
体層８２の上側には上部遮光膜８８が形成されている。
【０００６】このような構成を有する液晶表示装置８０
においては、対向基板側から半導体層８２へ向かって入
射する入射光Ｌ１は上部遮光膜８８によって遮光され、
液晶表示装置８０に設けられた図示しないレンズ等の光
学素子によって反射され、透明絶縁性基板８１側から半
導体層８２へ向う戻り光Ｌ２は下部遮光膜８３によって
遮光される。
においては、対向基板側から半導体層８２へ向かって入
射する入射光Ｌ１は上部遮光膜８８によって遮光され、
液晶表示装置８０に設けられた図示しないレンズ等の光
学素子によって反射され、透明絶縁性基板８１側から半
導体層８２へ向う戻り光Ｌ２は下部遮光膜８３によって
遮光される。
【０００７】特開２０００−３５６７８７号公報には、
液晶表示装置に設けられたＴＦＴに形成されたチャネル
領域およびＬＤＤ領域へ入射する光を遮光する他の構成
が開示されている。図１８は、従来の他の液晶表示装置
９０の断面図である。液晶表示装置９０は、透明絶縁性
基板９１を備えている。透明絶縁性基板９１の上には下
部遮光膜９３が設けられている。下部遮光膜９３の上に
は、下部遮光膜９３を覆うように形成された絶縁層を介
して、ＴＦＴを構成する半導体層９２が設けられてい
る。絶縁層の上には、半導体層９２を覆うようにゲート
絶縁膜が形成されている。
液晶表示装置に設けられたＴＦＴに形成されたチャネル
領域およびＬＤＤ領域へ入射する光を遮光する他の構成
が開示されている。図１８は、従来の他の液晶表示装置
９０の断面図である。液晶表示装置９０は、透明絶縁性
基板９１を備えている。透明絶縁性基板９１の上には下
部遮光膜９３が設けられている。下部遮光膜９３の上に
は、下部遮光膜９３を覆うように形成された絶縁層を介
して、ＴＦＴを構成する半導体層９２が設けられてい
る。絶縁層の上には、半導体層９２を覆うようにゲート
絶縁膜が形成されている。
【０００８】半導体層９２の両側には、ゲート絶縁膜お
よび絶縁層を通って下部遮光膜９３まで達しない深さを
有するダミーコンタクトホール９９が形成されている。
ダミーコンタクトホール９９には遮光性を有する物質が
充填されている。ゲート絶縁膜の上には、ソース配線９
４Ｂが第１層間絶縁膜を介して設けられている。第１層
間絶縁膜の上には、ソース配線９４Ｂを覆うように第２
層間絶縁膜が形成されており、第２層間絶縁膜の上に
は、上部遮光膜８８Ａが、半導体層９２、ダミーコンタ
クトホール９９およびソース配線９４Ｂを覆うように設
けられている。
よび絶縁層を通って下部遮光膜９３まで達しない深さを
有するダミーコンタクトホール９９が形成されている。
ダミーコンタクトホール９９には遮光性を有する物質が
充填されている。ゲート絶縁膜の上には、ソース配線９
４Ｂが第１層間絶縁膜を介して設けられている。第１層
間絶縁膜の上には、ソース配線９４Ｂを覆うように第２
層間絶縁膜が形成されており、第２層間絶縁膜の上に
は、上部遮光膜８８Ａが、半導体層９２、ダミーコンタ
クトホール９９およびソース配線９４Ｂを覆うように設
けられている。
【０００９】このような構成を有する液晶表示装置９０
においては、図１７を参照して前述した液晶表示装置８
０と同様に、透明絶縁性基板９１の反対側から半導体層
９２へ向かって入射する入射光Ｌ１は上部遮光膜８８Ａ
によって遮光され、液晶表示装置９０に設けられた図示
しないレンズ等の光学素子によって反射され、透明絶縁
性基板９１側から半導体層９２へ向う戻り光Ｌ２は下部
遮光膜９３によって遮光される。さらに、斜め方向から
半導体層９２へ向かって入射する光Ｌ５は、ダミーコン
タクトホール９９によって遮光される。
においては、図１７を参照して前述した液晶表示装置８
０と同様に、透明絶縁性基板９１の反対側から半導体層
９２へ向かって入射する入射光Ｌ１は上部遮光膜８８Ａ
によって遮光され、液晶表示装置９０に設けられた図示
しないレンズ等の光学素子によって反射され、透明絶縁
性基板９１側から半導体層９２へ向う戻り光Ｌ２は下部
遮光膜９３によって遮光される。さらに、斜め方向から
半導体層９２へ向かって入射する光Ｌ５は、ダミーコン
タクトホール９９によって遮光される。
【００１０】
【発明が解決しようとする課題】近年、高精細液晶プロ
ジェクタにおいては、液晶表示装置に入射する光を供給
する光源ランプの光強度が加速度的に増大している。こ
のため、液晶表示装置においては、図１７および図１８
を参照して前述した入射光Ｌ１および戻り光Ｌ２に加え
て、散乱等によって斜めから半導体層へ入射する光、お
よび上部遮光膜、下部遮光膜、ゲート配線、ソース配線
等のメタル配線等によって多重反射して半導体層へ向か
う多重反射光が強まっている。これらの散乱等によって
斜めから半導体層へ入射する光および多重反射して半導
体層へ向かう多重反射光が半導体層に形成されたチャネ
ル領域およびＬＤＤ領域へ到達するために、半導体層を
構成するＴＦＴのオフ時における光リーク電流が顕著に
発生している。
ジェクタにおいては、液晶表示装置に入射する光を供給
する光源ランプの光強度が加速度的に増大している。こ
のため、液晶表示装置においては、図１７および図１８
を参照して前述した入射光Ｌ１および戻り光Ｌ２に加え
て、散乱等によって斜めから半導体層へ入射する光、お
よび上部遮光膜、下部遮光膜、ゲート配線、ソース配線
等のメタル配線等によって多重反射して半導体層へ向か
う多重反射光が強まっている。これらの散乱等によって
斜めから半導体層へ入射する光および多重反射して半導
体層へ向かう多重反射光が半導体層に形成されたチャネ
ル領域およびＬＤＤ領域へ到達するために、半導体層を
構成するＴＦＴのオフ時における光リーク電流が顕著に
発生している。
【００１１】図１７を参照して前述した従来の液晶表示
装置８０の構成では、散乱等によって斜めから半導体層
８２へ入射する光Ｌ３を遮光することができないという
問題がある。
装置８０の構成では、散乱等によって斜めから半導体層
８２へ入射する光Ｌ３を遮光することができないという
問題がある。
【００１２】図１８を参照して前述した従来の液晶表示
装置９０の構成では、ダミーコンタクトホール９９と下
部遮光膜９３との間およびダミーコンタクトホール９９
と上部遮光膜８８Ａとの間には、遮光性を有する物質が
設けられていないために、上部遮光膜８８Ａ、下部遮光
膜９３、ソース配線９４Ｂ等のメタル配線等によって多
重反射して半導体層９２へ向かう多重反射光Ｌ６を完全
に遮光することができないという問題がある。
装置９０の構成では、ダミーコンタクトホール９９と下
部遮光膜９３との間およびダミーコンタクトホール９９
と上部遮光膜８８Ａとの間には、遮光性を有する物質が
設けられていないために、上部遮光膜８８Ａ、下部遮光
膜９３、ソース配線９４Ｂ等のメタル配線等によって多
重反射して半導体層９２へ向かう多重反射光Ｌ６を完全
に遮光することができないという問題がある。
【００１３】本発明は係る問題を解決するためのもので
あり、その目的は、画素電極をスイッチングするために
形成されたＴＦＴを構成する半導体層へ入射する光を完
全に遮光することができる液晶表示装置およびその製造
方法を提供することにある。
あり、その目的は、画素電極をスイッチングするために
形成されたＴＦＴを構成する半導体層へ入射する光を完
全に遮光することができる液晶表示装置およびその製造
方法を提供することにある。
【００１４】本発明の他の目的は、散乱等によって斜め
から半導体層へ入射する光および上部遮光膜、下部遮光
膜、メタル配線等によって多重反射して半導体層へ向か
う多重反射光を遮光することができる液晶表示装置およ
びその製造方法を提供することにある。
から半導体層へ入射する光および上部遮光膜、下部遮光
膜、メタル配線等によって多重反射して半導体層へ向か
う多重反射光を遮光することができる液晶表示装置およ
びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明に係る液晶表示装
置は、画素を構成する画素電極が設けられた透明基板
と、該画素電極をスイッチングするために該透明基板上
に形成された薄膜トランジスタと、該透明基板側から該
薄膜トランジスタへ入射する光を遮断するように該透明
基板と該薄膜トランジスタとの間に形成された下部遮光
膜と、該画素電極に表示させる画像信号を該薄膜トラン
ジスタに供給するように、該薄膜トランジスタに対して
該透明基板の反対側に配置された配線層と、該配線層側
から該薄膜トランジスタへ入射する光を遮断するように
該配線層と該薄膜トランジスタとの間に形成された配線
層下遮光膜とを具備しており、該薄膜トランジスタの両
側には、斜め方向から該薄膜トランジスタへ入射する光
を遮断する側面遮光膜が、該下部遮光膜および該配線層
下遮光膜と接続されて形成されていることを特徴とし、
そのことにより上記目的が達成される。
置は、画素を構成する画素電極が設けられた透明基板
と、該画素電極をスイッチングするために該透明基板上
に形成された薄膜トランジスタと、該透明基板側から該
薄膜トランジスタへ入射する光を遮断するように該透明
基板と該薄膜トランジスタとの間に形成された下部遮光
膜と、該画素電極に表示させる画像信号を該薄膜トラン
ジスタに供給するように、該薄膜トランジスタに対して
該透明基板の反対側に配置された配線層と、該配線層側
から該薄膜トランジスタへ入射する光を遮断するように
該配線層と該薄膜トランジスタとの間に形成された配線
層下遮光膜とを具備しており、該薄膜トランジスタの両
側には、斜め方向から該薄膜トランジスタへ入射する光
を遮断する側面遮光膜が、該下部遮光膜および該配線層
下遮光膜と接続されて形成されていることを特徴とし、
そのことにより上記目的が達成される。
【００１６】前記画素は、マトリックス状に配置されて
おり、前記下部遮光膜と前記配線層下遮光膜とは、各画
素に沿って格子状にそれぞれ形成されており、前記側面
遮光膜は、各画素を囲むように形成されていてもよい。
おり、前記下部遮光膜と前記配線層下遮光膜とは、各画
素に沿って格子状にそれぞれ形成されており、前記側面
遮光膜は、各画素を囲むように形成されていてもよい。
【００１７】前記側面遮光膜は、導電性を有しており、
前記下部遮光膜および前記配線層下遮光膜と電気的に接
続されていてもよい。
前記下部遮光膜および前記配線層下遮光膜と電気的に接
続されていてもよい。
【００１８】前記側面遮光膜と前記下部遮光膜と前記配
線層下遮光膜とは、互いに等しい電位に固定されていて
もよい。
線層下遮光膜とは、互いに等しい電位に固定されていて
もよい。
【００１９】前記画素は、マトリックス状に配置されて
おり、前記配線層は、各画素に沿って互いに平行に形成
されたソース配線と、各ソース配線と直交する方向に各
画素に沿って互いに平行に形成されたドレイン電極とを
有しており、該ソース電極および該ドレイン電極を覆う
ように該ソース電極および該ドレイン電極に対して前記
透明基板の反対側に格子状に配置された上部遮光膜をさ
らに具備していてもよい。
おり、前記配線層は、各画素に沿って互いに平行に形成
されたソース配線と、各ソース配線と直交する方向に各
画素に沿って互いに平行に形成されたドレイン電極とを
有しており、該ソース電極および該ドレイン電極を覆う
ように該ソース電極および該ドレイン電極に対して前記
透明基板の反対側に格子状に配置された上部遮光膜をさ
らに具備していてもよい。
【００２０】前記配線層下遮光膜は、前記ソース配線と
前記薄膜トランジスタとを接続するために形成された第
１コンタクトホールと、前記ドレイン電極と該薄膜トラ
ンジスタとを接続するために形成された第２コンタクト
ホールとを有していてもよい。
前記薄膜トランジスタとを接続するために形成された第
１コンタクトホールと、前記ドレイン電極と該薄膜トラ
ンジスタとを接続するために形成された第２コンタクト
ホールとを有していてもよい。
【００２１】本発明に係る液晶表示装置の製造方法は、
透明基板上に下部遮光膜を形成する工程と、該下部遮光
膜を覆うように第１層間絶縁膜を形成する工程と、画素
を構成する液晶をスイッチングするための薄膜トランジ
スタを、該透明基板側から該薄膜トランジスタへ入射す
る光が該下部遮光膜によって遮断されるように該第１層
間絶縁膜上に形成する工程と、該薄膜トランジスタを覆
うようにゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上に薄膜トランジスタをオンオフさせるための信号を
供給するゲート配線を形成する工程と、該ゲート絶縁膜
および該ゲート配線を覆うように第２層間絶縁膜を形成
する工程と、該第２層間絶縁膜と該ゲート絶縁膜と該第
１層間絶縁膜とを通って該下部遮光膜へ達する側面ホー
ルを該薄膜トランジスタの両側に形成する工程と、斜め
方向から該薄膜トランジスタへ入射する光を遮断するよ
うに側面遮光膜を該側面ホールに形成するとともに、該
透明基板の反対側から該薄膜トランジスタへ入射する光
を遮断する配線層下遮光膜を該第２層間絶縁膜上におい
て該側面遮光膜と接続するように形成する工程と、該配
線層下遮光膜を覆うように第３層間絶縁膜を形成する工
程と、該画素電極に表示させる画像信号を該薄膜トラン
ジスタに供給するための配線層を該第３層間絶縁膜上に
形成する工程とを包含することを特徴とし、そのことに
より上記目的が達成される。
透明基板上に下部遮光膜を形成する工程と、該下部遮光
膜を覆うように第１層間絶縁膜を形成する工程と、画素
を構成する液晶をスイッチングするための薄膜トランジ
スタを、該透明基板側から該薄膜トランジスタへ入射す
る光が該下部遮光膜によって遮断されるように該第１層
間絶縁膜上に形成する工程と、該薄膜トランジスタを覆
うようにゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上に薄膜トランジスタをオンオフさせるための信号を
供給するゲート配線を形成する工程と、該ゲート絶縁膜
および該ゲート配線を覆うように第２層間絶縁膜を形成
する工程と、該第２層間絶縁膜と該ゲート絶縁膜と該第
１層間絶縁膜とを通って該下部遮光膜へ達する側面ホー
ルを該薄膜トランジスタの両側に形成する工程と、斜め
方向から該薄膜トランジスタへ入射する光を遮断するよ
うに側面遮光膜を該側面ホールに形成するとともに、該
透明基板の反対側から該薄膜トランジスタへ入射する光
を遮断する配線層下遮光膜を該第２層間絶縁膜上におい
て該側面遮光膜と接続するように形成する工程と、該配
線層下遮光膜を覆うように第３層間絶縁膜を形成する工
程と、該画素電極に表示させる画像信号を該薄膜トラン
ジスタに供給するための配線層を該第３層間絶縁膜上に
形成する工程とを包含することを特徴とし、そのことに
より上記目的が達成される。
【００２２】前記配線層を覆うように第４層間絶縁膜を
形成する工程と、該第４層間絶縁膜上に上部遮光膜を形
成する工程とをさらに包含してもよい。
形成する工程と、該第４層間絶縁膜上に上部遮光膜を形
成する工程とをさらに包含してもよい。
【００２３】前記第１ないし第４層間絶縁膜の少なくと
も１つは、誘電率が３．９よりも小さい低誘電率層間絶
縁膜によって構成されていてもよい。
も１つは、誘電率が３．９よりも小さい低誘電率層間絶
縁膜によって構成されていてもよい。
【００２４】
【発明の実施の形態】本実施の形態に係る液晶表示装置
は、画素電極をスイッチングするために形成されたＴＦ
Ｔを構成する半導体層へ入射する光を遮光する構造を有
している。図１は、実施の形態に係る液晶表示装置５０
の概略斜視図であり、図２は、その平面図である。図３
は、図２に示す線ＡＡに沿った断面図であり、図４は、
図２に示す線ＢＢに沿った断面図である。図５は、図２
に示す線ＣＣに沿った断面図である。
は、画素電極をスイッチングするために形成されたＴＦ
Ｔを構成する半導体層へ入射する光を遮光する構造を有
している。図１は、実施の形態に係る液晶表示装置５０
の概略斜視図であり、図２は、その平面図である。図３
は、図２に示す線ＡＡに沿った断面図であり、図４は、
図２に示す線ＢＢに沿った断面図である。図５は、図２
に示す線ＣＣに沿った断面図である。
【００２５】液晶表示装置５０は、透明絶縁性基板１を
備えている。透明絶縁性基板１は、例えば、石英等によ
って構成されている。透明絶縁性基板１の上には、マト
リックス状に形成された画素を構成する画素電極と、各
画素電極に沿って行方向および列方向に格子状に形成さ
れた下部遮光膜３とが設けられている。下部遮光膜３の
上には、下部遮光膜３を覆うように形成された第１層間
絶縁膜１２を介して、各画素電極をスイッチングするた
めにそれぞれ形成されたＴＦＴを構成する半導体層２が
設けられている。
備えている。透明絶縁性基板１は、例えば、石英等によ
って構成されている。透明絶縁性基板１の上には、マト
リックス状に形成された画素を構成する画素電極と、各
画素電極に沿って行方向および列方向に格子状に形成さ
れた下部遮光膜３とが設けられている。下部遮光膜３の
上には、下部遮光膜３を覆うように形成された第１層間
絶縁膜１２を介して、各画素電極をスイッチングするた
めにそれぞれ形成されたＴＦＴを構成する半導体層２が
設けられている。
【００２６】第１層間絶縁膜１２の上には、ゲート絶縁
膜１１が半導体層２を覆うように形成されている。ゲー
ト絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８
とが形成されている。Ｃｓ配線１８は、半導体層２を覆
うように配置されている。ゲート絶縁膜１１の上には、
ゲート配線１７とＣｓ配線１８とを覆うように第２層間
絶縁膜１３が形成されている。半導体層２の両側には、
第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間
絶縁膜１２を貫通して下部遮光膜３に到達する側面ホー
ル６が形成されている。側面ホール６は、マトリックス
状に形成された画素をそれぞれ囲むように形成されてい
る。側面ホール６には、斜め方向から半導体層２へ向か
って入射する光を遮光する側面遮光膜７が充填されてい
る。側面遮光膜７は、導電性を有する材料によって形成
されており、下部遮光膜３と電気的に接続されている。
膜１１が半導体層２を覆うように形成されている。ゲー
ト絶縁膜１１の上には、ゲート配線１７とＣｓ配線１８
とが形成されている。Ｃｓ配線１８は、半導体層２を覆
うように配置されている。ゲート絶縁膜１１の上には、
ゲート配線１７とＣｓ配線１８とを覆うように第２層間
絶縁膜１３が形成されている。半導体層２の両側には、
第２層間絶縁膜１３、ゲート絶縁膜１１および第１層間
絶縁膜１２を貫通して下部遮光膜３に到達する側面ホー
ル６が形成されている。側面ホール６は、マトリックス
状に形成された画素をそれぞれ囲むように形成されてい
る。側面ホール６には、斜め方向から半導体層２へ向か
って入射する光を遮光する側面遮光膜７が充填されてい
る。側面遮光膜７は、導電性を有する材料によって形成
されており、下部遮光膜３と電気的に接続されている。
【００２７】第２層間絶縁膜１３の上には、メタル配線
層下遮光膜５が各側面ホール６に充填された側面遮光膜
７とそれぞれ接続するように、各画素電極に沿って行方
向および列方向に格子状に形成されている。このよう
に、半導体層２は、下部遮光膜３とメタル配線層下遮光
膜５との間に設けられており、下部遮光膜３、メタル配
線層下遮光膜５および側面遮光膜７によって実質的に完
全に覆われている。
層下遮光膜５が各側面ホール６に充填された側面遮光膜
７とそれぞれ接続するように、各画素電極に沿って行方
向および列方向に格子状に形成されている。このよう
に、半導体層２は、下部遮光膜３とメタル配線層下遮光
膜５との間に設けられており、下部遮光膜３、メタル配
線層下遮光膜５および側面遮光膜７によって実質的に完
全に覆われている。
【００２８】第２層間絶縁膜１３の上には、メタル配線
層下遮光膜５を覆うように第３層間絶縁膜１４が形成さ
れている。第３層間絶縁膜１４の上には、画素電極に表
示させる画像信号を半導体層２へ供給するためのメタル
配線層４が形成されている。メタル配線層４は、列方向
に沿って形成されたソース配線４Ａと行方向に沿って形
成されたドレイン電極４Ｂとを有している。
層下遮光膜５を覆うように第３層間絶縁膜１４が形成さ
れている。第３層間絶縁膜１４の上には、画素電極に表
示させる画像信号を半導体層２へ供給するためのメタル
配線層４が形成されている。メタル配線層４は、列方向
に沿って形成されたソース配線４Ａと行方向に沿って形
成されたドレイン電極４Ｂとを有している。
【００２９】半導体層２には、ソース領域２Ｄが設けら
れている。ソース領域２Ｄの上には、第３層間絶縁膜１
４、メタル配線層下遮光膜５、第２層間絶縁膜１３およ
びゲート絶縁膜１１を貫通してソース領域２Ｄへ到達す
るＴＦＴソース配線コンタクトホール９が形成されてい
る。ソース配線４Ａは、ＴＦＴソース配線コンタクトホ
ール９を通って半導体層２に設けられたソース領域２Ｄ
へ向かって延伸しており、ソース領域２Ｄと接続されて
いる。
れている。ソース領域２Ｄの上には、第３層間絶縁膜１
４、メタル配線層下遮光膜５、第２層間絶縁膜１３およ
びゲート絶縁膜１１を貫通してソース領域２Ｄへ到達す
るＴＦＴソース配線コンタクトホール９が形成されてい
る。ソース配線４Ａは、ＴＦＴソース配線コンタクトホ
ール９を通って半導体層２に設けられたソース領域２Ｄ
へ向かって延伸しており、ソース領域２Ｄと接続されて
いる。
【００３０】半導体層２には、ドレイン領域２Ｅが設け
られている。ドレイン領域２Ｅの上には、第３層間絶縁
膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３
およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ
到達するＴＦＴドレイン電極コンタクトホール１０が形
成されている。ドレイン電極４Ｂは、ＴＦＴドレイン電
極コンタクトホール１０を通って半導体層２に設けられ
たドレイン領域２Ｅへ向かって延伸しており、ドレイン
領域２Ｅと接続されている。
られている。ドレイン領域２Ｅの上には、第３層間絶縁
膜１４、メタル配線層下遮光膜５、第２層間絶縁膜１３
およびゲート絶縁膜１１を貫通してドレイン領域２Ｅへ
到達するＴＦＴドレイン電極コンタクトホール１０が形
成されている。ドレイン電極４Ｂは、ＴＦＴドレイン電
極コンタクトホール１０を通って半導体層２に設けられ
たドレイン領域２Ｅへ向かって延伸しており、ドレイン
領域２Ｅと接続されている。
【００３１】半導体層２に設けられたソース領域２Ｄと
ドレイン領域２Ｅとの間には、チャネル領域２Ｃが設け
られている。チャネル領域２Ｃとソース領域２Ｄとの間
およびチャネル領域２Ｃとドレイン領域２Ｅとの間に
は、ＬＤＤ領域２Ｂが設けられている。ドレイン領域２
Ｅの隣には、補助容量領域２Ａが設けられている。
ドレイン領域２Ｅとの間には、チャネル領域２Ｃが設け
られている。チャネル領域２Ｃとソース領域２Ｄとの間
およびチャネル領域２Ｃとドレイン領域２Ｅとの間に
は、ＬＤＤ領域２Ｂが設けられている。ドレイン領域２
Ｅの隣には、補助容量領域２Ａが設けられている。
【００３２】ＬＤＤ領域２Ｂ、チャネル領域２Ｃ、およ
びソース領域２Ｄは、ソース配線４Ａの下に形成されて
おり、ドレイン領域２Ｅおよび補助容量領域２Ａは、ド
レイン電極４Ｂの下に形成されている。
びソース領域２Ｄは、ソース配線４Ａの下に形成されて
おり、ドレイン領域２Ｅおよび補助容量領域２Ａは、ド
レイン電極４Ｂの下に形成されている。
【００３３】第３層間絶縁膜１４の上には、ソース配線
４Ａおよびドレイン電極４Ｂを覆うように第４層間絶縁
膜１５が形成されている。第４層間絶縁膜１５の上に
は、上部遮光膜８が、格子状にそれぞれ形成された下部
遮光膜３およびメタル配線層下遮光膜５と対向するよう
に形成されている。第４層間絶縁膜１５の上には、上部
遮光膜８を覆うように第５層間絶縁膜１６が形成されて
いる。ドレイン電極４Ｂの上には、第５層間絶縁膜１
６、上部遮光膜８および第４層間絶縁膜１５を貫通して
ドレイン電極４Ｂへ到達するドレイン電極透明電極コン
タクトホール２０が形成されている。第５層間絶縁膜１
６の上には、透明電極１９が設けられている。透明電極
１９は、ドレイン電極透明電極コンタクトホール２０に
充填された導電性材料を介してドレイン電極４Ｂと接続
されている。
４Ａおよびドレイン電極４Ｂを覆うように第４層間絶縁
膜１５が形成されている。第４層間絶縁膜１５の上に
は、上部遮光膜８が、格子状にそれぞれ形成された下部
遮光膜３およびメタル配線層下遮光膜５と対向するよう
に形成されている。第４層間絶縁膜１５の上には、上部
遮光膜８を覆うように第５層間絶縁膜１６が形成されて
いる。ドレイン電極４Ｂの上には、第５層間絶縁膜１
６、上部遮光膜８および第４層間絶縁膜１５を貫通して
ドレイン電極４Ｂへ到達するドレイン電極透明電極コン
タクトホール２０が形成されている。第５層間絶縁膜１
６の上には、透明電極１９が設けられている。透明電極
１９は、ドレイン電極透明電極コンタクトホール２０に
充填された導電性材料を介してドレイン電極４Ｂと接続
されている。
【００３４】このような構成を有する液晶表示装置５０
は、以下のようにして製造される。図６ないし図１５
は、本実施の形態に係る液晶表示装置５０の製造工程を
説明するための図２に示す線ＣＣに沿った断面図であ
る。図６を参照すると、石英等によって構成された透明
絶縁性基板１に、ＣＶＤ法、スパッタ法等によって遮光
膜を堆積させる。そして、フォトリソグラフィー工程、
エッチング工程によって、堆積させた遮光膜をソース配
線４Ａ（図１）およびゲート配線１７（図１）に沿って
格子状にパターニングして、下部遮光膜３を形成する。
は、以下のようにして製造される。図６ないし図１５
は、本実施の形態に係る液晶表示装置５０の製造工程を
説明するための図２に示す線ＣＣに沿った断面図であ
る。図６を参照すると、石英等によって構成された透明
絶縁性基板１に、ＣＶＤ法、スパッタ法等によって遮光
膜を堆積させる。そして、フォトリソグラフィー工程、
エッチング工程によって、堆積させた遮光膜をソース配
線４Ａ（図１）およびゲート配線１７（図１）に沿って
格子状にパターニングして、下部遮光膜３を形成する。
【００３５】下部遮光膜３は、液晶表示装置５０に設け
られるレンズ等の光学素子によって反射され、透明絶縁
性基板１側から入射する戻り光を遮光することができる
材料によって構成する。後工程において高温において処
理するアニール工程が実施されることを考慮すれば、下
部遮光膜３は、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒおよ
びそれらのシリサイド等の高融点金属またはその化合物
によって構成することが好ましい。下部遮光膜３の厚み
は、約２００ｎｍである。下部遮光膜３の厚みは、１０
０ｎｍ以上５００ｎｍ以下であればよい。
られるレンズ等の光学素子によって反射され、透明絶縁
性基板１側から入射する戻り光を遮光することができる
材料によって構成する。後工程において高温において処
理するアニール工程が実施されることを考慮すれば、下
部遮光膜３は、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒおよ
びそれらのシリサイド等の高融点金属またはその化合物
によって構成することが好ましい。下部遮光膜３の厚み
は、約２００ｎｍである。下部遮光膜３の厚みは、１０
０ｎｍ以上５００ｎｍ以下であればよい。
【００３６】図７を参照すると、透明絶縁性基板１上
に、ＳｉＯ2、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕ
ｒｅ Ｏｘｉｄｅ）等の絶縁膜を、下部遮光膜３を覆う
ように堆積させて、第１層間絶縁膜１２を形成する。第
１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ
以下である。その理由は、以下に示すとおりである。Ｔ
ＦＴを構成する半導体層２に対して下部遮光膜３がバッ
クゲートとして作用しないようにするためには、第１層
間絶縁膜１２の厚みは３００ｎｍ以上であることが好ま
しい。しかし、第１層間絶縁膜１２の厚みが５００ｎｍ
よりも厚いと、側面遮光膜７を充填するための側面ホー
ル６を後工程において形成することが困難になる。この
ため、第１層間絶縁膜１２の厚みは、３００ｎｍ以上５
００ｎｍ以下としている。
に、ＳｉＯ2、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕ
ｒｅ Ｏｘｉｄｅ）等の絶縁膜を、下部遮光膜３を覆う
ように堆積させて、第１層間絶縁膜１２を形成する。第
１層間絶縁膜１２の厚みは、３００ｎｍ以上５００ｎｍ
以下である。その理由は、以下に示すとおりである。Ｔ
ＦＴを構成する半導体層２に対して下部遮光膜３がバッ
クゲートとして作用しないようにするためには、第１層
間絶縁膜１２の厚みは３００ｎｍ以上であることが好ま
しい。しかし、第１層間絶縁膜１２の厚みが５００ｎｍ
よりも厚いと、側面遮光膜７を充填するための側面ホー
ル６を後工程において形成することが困難になる。この
ため、第１層間絶縁膜１２の厚みは、３００ｎｍ以上５
００ｎｍ以下としている。
【００３７】図８を参照すると、下部遮光膜３の上に、
下部遮光膜３を覆うように形成された第１層間絶縁膜１
２を介して、各画素電極をスイッチングするためにそれ
ぞれ形成されたＴＦＴを構成する半導体層２を形成す
る。半導体層２は、例えば、多結晶シリコンによって構
成されており、具体的には以下のようにして形成する。
ＬＰＣＶＤ法によって第１層間絶縁膜１２上にアモルフ
ァスシリコン薄膜を５０ｎｍないし１５０ｎｍの厚みで
成膜した後、成膜したアモルファスシリコン薄膜に対し
て高温熱処理またはレーザアニールを施してアモルファ
スシリコン薄膜を多結晶化させる。その後、フォトリソ
グラフィー工程とエッチング工程とによって多結晶化し
たアモルファスシリコン薄膜をパターニングし、所定の
形状をした半導体層２を形成する。その後、必要に応じ
て、ＴＦＴのしきい値を制御するための不純物を半導体
層２へ注入してもよい。
下部遮光膜３を覆うように形成された第１層間絶縁膜１
２を介して、各画素電極をスイッチングするためにそれ
ぞれ形成されたＴＦＴを構成する半導体層２を形成す
る。半導体層２は、例えば、多結晶シリコンによって構
成されており、具体的には以下のようにして形成する。
ＬＰＣＶＤ法によって第１層間絶縁膜１２上にアモルフ
ァスシリコン薄膜を５０ｎｍないし１５０ｎｍの厚みで
成膜した後、成膜したアモルファスシリコン薄膜に対し
て高温熱処理またはレーザアニールを施してアモルファ
スシリコン薄膜を多結晶化させる。その後、フォトリソ
グラフィー工程とエッチング工程とによって多結晶化し
たアモルファスシリコン薄膜をパターニングし、所定の
形状をした半導体層２を形成する。その後、必要に応じ
て、ＴＦＴのしきい値を制御するための不純物を半導体
層２へ注入してもよい。
【００３８】図９を参照すると、半導体層２を覆うよう
にゲート絶縁膜１１を形成する。ゲート絶縁膜１１の厚
みは、約１００ｎｍである。ゲート絶縁膜１１は、ＣＶ
Ｄ法によって絶縁膜を堆積させ、堆積した絶縁膜を熱処
理によって酸化させることによって形成する。そして、
半導体層２のうち補助容量領域２Ａとなるべき領域以外
の領域をレジスト２１により覆う。その後、半導体層２
へ不純物イオンを注入し、補助容量領域２Ａを形成す
る。
にゲート絶縁膜１１を形成する。ゲート絶縁膜１１の厚
みは、約１００ｎｍである。ゲート絶縁膜１１は、ＣＶ
Ｄ法によって絶縁膜を堆積させ、堆積した絶縁膜を熱処
理によって酸化させることによって形成する。そして、
半導体層２のうち補助容量領域２Ａとなるべき領域以外
の領域をレジスト２１により覆う。その後、半導体層２
へ不純物イオンを注入し、補助容量領域２Ａを形成す
る。
【００３９】図１０を参照すると、レジスト２１を剥離
した後、半導体層２の上にゲート絶縁膜１１を介してゲ
ート配線１７およびＣｓ配線１８を形成する。ゲート配
線１７およびＣｓ配線１８は、例えば、ＬＰＣＶＤ法に
よってＷＳｉ等の膜を約２００ｎｍの厚みでゲート絶縁
膜１１上に形成し、その後、所定の形状にパターニング
することによって形成する。そして、ゲート配線１７お
よびＣｓ配線１８をマスクとして、半導体層２に不純物
イオンを注入して、ＬＤＤ領域を形成する。ゲート配線
１７がマスクとなって不純物イオンが注入されないゲー
ト配線１７の下の領域は、チャネル領域２Ｃとなる。
した後、半導体層２の上にゲート絶縁膜１１を介してゲ
ート配線１７およびＣｓ配線１８を形成する。ゲート配
線１７およびＣｓ配線１８は、例えば、ＬＰＣＶＤ法に
よってＷＳｉ等の膜を約２００ｎｍの厚みでゲート絶縁
膜１１上に形成し、その後、所定の形状にパターニング
することによって形成する。そして、ゲート配線１７お
よびＣｓ配線１８をマスクとして、半導体層２に不純物
イオンを注入して、ＬＤＤ領域を形成する。ゲート配線
１７がマスクとなって不純物イオンが注入されないゲー
ト配線１７の下の領域は、チャネル領域２Ｃとなる。
【００４０】図１１を参照すると、ゲート配線１７の両
側に対応する半導体層２の領域をＬＤＤ領域２Ｂとして
残すようにレジスト２２を形成する。そしてレジスト２
２をマスクとして半導体層２に不純物イオンを注入し、
ソース領域２Ｄおよびドレイン領域２Ｅを半導体層２に
形成する。その後、注入された不純物イオンを活性化す
るためにアニールを行う。
側に対応する半導体層２の領域をＬＤＤ領域２Ｂとして
残すようにレジスト２２を形成する。そしてレジスト２
２をマスクとして半導体層２に不純物イオンを注入し、
ソース領域２Ｄおよびドレイン領域２Ｅを半導体層２に
形成する。その後、注入された不純物イオンを活性化す
るためにアニールを行う。
【００４１】図１２を参照すると、ゲート絶縁膜１１の
上に、ゲート配線１７とＣｓ配線１８とを覆うように第
２層間絶縁膜１３を約２００ｎｍの厚みに形成する。第
２層間絶縁膜１３は、ＳｉＯ2、ＨＴＯによって構成す
る。第２層間絶縁膜１３の厚みは、後工程において側面
ホール６および側面遮光膜７をより容易に形成すること
ができること、および半導体層２へ入射する光をより有
効に遮光することを考慮すれば、より薄い方が好まし
い。第２層間絶縁膜１３の厚みが薄すぎると、メタル配
線層下遮光膜５に印加される電圧がゲート配線１７のゲ
ート電位および半導体層２に形成されたＬＤＤ領域２Ｂ
に悪影響を与える。このため、第２層間絶縁膜１３の厚
みは、約２００ｎｍが好ましい。
上に、ゲート配線１７とＣｓ配線１８とを覆うように第
２層間絶縁膜１３を約２００ｎｍの厚みに形成する。第
２層間絶縁膜１３は、ＳｉＯ2、ＨＴＯによって構成す
る。第２層間絶縁膜１３の厚みは、後工程において側面
ホール６および側面遮光膜７をより容易に形成すること
ができること、および半導体層２へ入射する光をより有
効に遮光することを考慮すれば、より薄い方が好まし
い。第２層間絶縁膜１３の厚みが薄すぎると、メタル配
線層下遮光膜５に印加される電圧がゲート配線１７のゲ
ート電位および半導体層２に形成されたＬＤＤ領域２Ｂ
に悪影響を与える。このため、第２層間絶縁膜１３の厚
みは、約２００ｎｍが好ましい。
【００４２】そして、半導体層２の両側に、第２層間絶
縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２
を貫通して下部遮光膜３に到達する側面ホール６を形成
する。側面ホール６は、マトリックス状に形成された画
素をそれぞれ囲むように形成する。側面ホール６の深さ
は、第２層間絶縁膜１３、ゲート絶縁膜１１および第１
層間絶縁膜１２の厚みの合計によって定まる。本実施の
形態におけるこれら３つの絶縁膜の厚みの合計は、約６
００ｎｍ以上約８００ｎｍ以下である。
縁膜１３、ゲート絶縁膜１１および第１層間絶縁膜１２
を貫通して下部遮光膜３に到達する側面ホール６を形成
する。側面ホール６は、マトリックス状に形成された画
素をそれぞれ囲むように形成する。側面ホール６の深さ
は、第２層間絶縁膜１３、ゲート絶縁膜１１および第１
層間絶縁膜１２の厚みの合計によって定まる。本実施の
形態におけるこれら３つの絶縁膜の厚みの合計は、約６
００ｎｍ以上約８００ｎｍ以下である。
【００４３】図１３を参照すると、側面ホール６および
第２層間絶縁膜１３上に遮光膜を堆積させ、フォトリソ
グラフィー工程およびエッチング工程によって、堆積さ
せた遮光膜をパターニングして、側面遮光膜７およびメ
タル配線層下遮光膜５をそれぞれ同時に形成する。側面
遮光膜７およびメタル配線層下遮光膜５は、スパッタ法
によって同時に成膜する。側面遮光膜７およびメタル配
線層下遮光膜５の膜厚は、成膜方法に適した膜厚であっ
て、かつ十分な遮光性を得ることができる膜厚であれば
よい。側面遮光膜７およびメタル配線層下遮光膜５は、
ＴＦＴを構成する半導体層２へ向かって入射する光を遮
光することができる遮光性を有する材料によって構成す
る。側面遮光膜７が下部遮光膜３およびメタル配線層下
遮光膜５と電気的に接続され、互いに等しい電位に固定
されることを考慮すれば、側面遮光膜７およびメタル配
線層下遮光膜５は、低い抵抗を有する材料によって構成
することが好ましい。
第２層間絶縁膜１３上に遮光膜を堆積させ、フォトリソ
グラフィー工程およびエッチング工程によって、堆積さ
せた遮光膜をパターニングして、側面遮光膜７およびメ
タル配線層下遮光膜５をそれぞれ同時に形成する。側面
遮光膜７およびメタル配線層下遮光膜５は、スパッタ法
によって同時に成膜する。側面遮光膜７およびメタル配
線層下遮光膜５の膜厚は、成膜方法に適した膜厚であっ
て、かつ十分な遮光性を得ることができる膜厚であれば
よい。側面遮光膜７およびメタル配線層下遮光膜５は、
ＴＦＴを構成する半導体層２へ向かって入射する光を遮
光することができる遮光性を有する材料によって構成す
る。側面遮光膜７が下部遮光膜３およびメタル配線層下
遮光膜５と電気的に接続され、互いに等しい電位に固定
されることを考慮すれば、側面遮光膜７およびメタル配
線層下遮光膜５は、低い抵抗を有する材料によって構成
することが好ましい。
【００４４】メタル配線層下遮光膜５は、下部遮光膜
３、半導体層２、ゲート配線１７およびＣｓ配線１８を
覆うように格子状にパターニングする。このパターニン
グの際、ＴＦＴソース配線コンタクトホール９およびＴ
ＦＴドレイン電極コンタクトホール１０を形成するため
の開口をメタル配線層下遮光膜５に形成する。
３、半導体層２、ゲート配線１７およびＣｓ配線１８を
覆うように格子状にパターニングする。このパターニン
グの際、ＴＦＴソース配線コンタクトホール９およびＴ
ＦＴドレイン電極コンタクトホール１０を形成するため
の開口をメタル配線層下遮光膜５に形成する。
【００４５】図１４を参照すると、第２層間絶縁膜１３
の上に、メタル配線層下遮光膜５を覆うように酸化膜を
堆積させて、第３層間絶縁膜１４を３００ｎｍ以上４０
０ｎｍ以下の厚みに形成する。第３層間絶縁膜１４は、
ＳｉＯ2、ＨＴＯ等によって構成する。
の上に、メタル配線層下遮光膜５を覆うように酸化膜を
堆積させて、第３層間絶縁膜１４を３００ｎｍ以上４０
０ｎｍ以下の厚みに形成する。第３層間絶縁膜１４は、
ＳｉＯ2、ＨＴＯ等によって構成する。
【００４６】そして、半導体層２に設けられたソース領
域２Ｄの上に、第３層間絶縁膜１４、メタル配線層下遮
光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を
貫通してソース領域２Ｄへ到達するＴＦＴソース配線コ
ンタクトホール９を形成し、ドレイン領域２Ｅの上に、
第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層
間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイ
ン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホ
ール１０を形成する。
域２Ｄの上に、第３層間絶縁膜１４、メタル配線層下遮
光膜５、第２層間絶縁膜１３およびゲート絶縁膜１１を
貫通してソース領域２Ｄへ到達するＴＦＴソース配線コ
ンタクトホール９を形成し、ドレイン領域２Ｅの上に、
第３層間絶縁膜１４、メタル配線層下遮光膜５、第２層
間絶縁膜１３およびゲート絶縁膜１１を貫通してドレイ
ン領域２Ｅへ到達するＴＦＴドレイン電極コンタクトホ
ール１０を形成する。
【００４７】次に、第３層間絶縁膜１４の上およびＴＦ
Ｔソース配線コンタクトホール９に、Ａｌ等の金属材料
を成膜し、ソース配線４Ａを列方向に沿って形成する。
第３層間絶縁膜１４の上およびＴＦＴドレイン電極コン
タクトホール１０に、Ａｌ等の金属材料を成膜し、ドレ
イン電極４Ｂを行方向に沿って形成する。
Ｔソース配線コンタクトホール９に、Ａｌ等の金属材料
を成膜し、ソース配線４Ａを列方向に沿って形成する。
第３層間絶縁膜１４の上およびＴＦＴドレイン電極コン
タクトホール１０に、Ａｌ等の金属材料を成膜し、ドレ
イン電極４Ｂを行方向に沿って形成する。
【００４８】図１５を参照すると、第３層間絶縁膜１４
の上に、パッシベーション膜として窒化膜および酸化膜
をソース配線４Ａおよびドレイン電極４Ｂを覆うように
堆積させて第４層間絶縁膜１５を形成する。その後、水
素化処理を行う。次に、第４層間絶縁膜１５の上に、Ｃ
ＶＤ法、スパッタ法等によって遮光膜を堆積させ、フォ
トリソグラフィー工程およびエッチング工程によってパ
ターニングして、上部遮光膜８を下部遮光膜３およびメ
タル配線層下遮光膜５と対向するように格子状に形成す
る。
の上に、パッシベーション膜として窒化膜および酸化膜
をソース配線４Ａおよびドレイン電極４Ｂを覆うように
堆積させて第４層間絶縁膜１５を形成する。その後、水
素化処理を行う。次に、第４層間絶縁膜１５の上に、Ｃ
ＶＤ法、スパッタ法等によって遮光膜を堆積させ、フォ
トリソグラフィー工程およびエッチング工程によってパ
ターニングして、上部遮光膜８を下部遮光膜３およびメ
タル配線層下遮光膜５と対向するように格子状に形成す
る。
【００４９】図５を参照すると、次に、第４層間絶縁膜
１５の上に、絶縁膜を成膜し、平坦化のためのエッチバ
ック、ＣＭＰ等を行い、上部遮光膜８を覆うように第５
層間絶縁膜１６を形成する。その後、ドレイン電極４Ｂ
の上に、第５層間絶縁膜１６、上部遮光膜８および第４
層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達する
ドレイン電極透明電極コンタクトホール２０を形成す
る。そして、第５層間絶縁膜１６の上に、ＩＴＯ膜によ
って構成された透明電極膜を成膜し、ドレイン電極透明
電極コンタクトホール２０を覆ってドレイン電極４Ｂと
透明電極１９とのコンタクトをとる。その後、透明電極
膜を所定の形状にパターニングして、透明電極１９を形
成する。このようにして、本実施の形態に係る液晶表示
装置５０が製造される。
１５の上に、絶縁膜を成膜し、平坦化のためのエッチバ
ック、ＣＭＰ等を行い、上部遮光膜８を覆うように第５
層間絶縁膜１６を形成する。その後、ドレイン電極４Ｂ
の上に、第５層間絶縁膜１６、上部遮光膜８および第４
層間絶縁膜１５を貫通してドレイン電極４Ｂへ到達する
ドレイン電極透明電極コンタクトホール２０を形成す
る。そして、第５層間絶縁膜１６の上に、ＩＴＯ膜によ
って構成された透明電極膜を成膜し、ドレイン電極透明
電極コンタクトホール２０を覆ってドレイン電極４Ｂと
透明電極１９とのコンタクトをとる。その後、透明電極
膜を所定の形状にパターニングして、透明電極１９を形
成する。このようにして、本実施の形態に係る液晶表示
装置５０が製造される。
【００５０】このような液晶表示装置５０においては、
透明電極１９側から半導体層２へ向かって入射する入射
光は上部遮光膜８によって遮光され、液晶表示装置５０
に設けられた図示しないレンズ等の光学素子によって反
射され、透明絶縁性基板１側から半導体層２へ向う戻り
光は下部遮光膜３によって遮光される。
透明電極１９側から半導体層２へ向かって入射する入射
光は上部遮光膜８によって遮光され、液晶表示装置５０
に設けられた図示しないレンズ等の光学素子によって反
射され、透明絶縁性基板１側から半導体層２へ向う戻り
光は下部遮光膜３によって遮光される。
【００５１】さらに、散乱等によって斜めから半導体層
２へ入射する光および上部遮光膜８、下部遮光膜３、メ
タル配線層４等によって多重反射して半導体層２へ向か
う多重反射光は、メタル配線層下遮光膜５および下部遮
光膜３と接続するように形成された側面遮光膜７によっ
て完全に遮光される。
２へ入射する光および上部遮光膜８、下部遮光膜３、メ
タル配線層４等によって多重反射して半導体層２へ向か
う多重反射光は、メタル配線層下遮光膜５および下部遮
光膜３と接続するように形成された側面遮光膜７によっ
て完全に遮光される。
【００５２】以上のように本実施の形態によれば、半導
体層２の両側に形成された側面遮光膜７が下部遮光膜３
およびメタル配線層下遮光膜５と接続されているため
に、側面遮光膜７、下部遮光膜３およびメタル配線層下
遮光膜５はトンネル構造を構成する。このため、半導体
層２は、下部遮光膜３、メタル配線層下遮光膜５および
側面遮光膜７によって実質的に完全に覆われる。従っ
て、半導体層２へ向かってあらゆる方向から入射する光
を実質的に完全に遮光することができる。
体層２の両側に形成された側面遮光膜７が下部遮光膜３
およびメタル配線層下遮光膜５と接続されているため
に、側面遮光膜７、下部遮光膜３およびメタル配線層下
遮光膜５はトンネル構造を構成する。このため、半導体
層２は、下部遮光膜３、メタル配線層下遮光膜５および
側面遮光膜７によって実質的に完全に覆われる。従っ
て、半導体層２へ向かってあらゆる方向から入射する光
を実質的に完全に遮光することができる。
【００５３】このように、散乱等によって斜めから半導
体層２へ入射する光および上部遮光膜８、下部遮光膜
３、メタル配線層４等によって多重反射して半導体層２
へ向かう多重反射光を遮光することができ、画素電極を
スイッチングするために形成されたＴＦＴを構成する半
導体層２へ入射する光を完全に遮光することができる。
体層２へ入射する光および上部遮光膜８、下部遮光膜
３、メタル配線層４等によって多重反射して半導体層２
へ向かう多重反射光を遮光することができ、画素電極を
スイッチングするために形成されたＴＦＴを構成する半
導体層２へ入射する光を完全に遮光することができる。
【００５４】従って、ＴＦＴのオフ時における光リーク
電流の発生を抑えることができる。その結果、液晶パネ
ルのコントラストの低下を防止することができるので、
表示品位を向上させることができる。
電流の発生を抑えることができる。その結果、液晶パネ
ルのコントラストの低下を防止することができるので、
表示品位を向上させることができる。
【００５５】また、側面遮光膜７は、下部遮光膜３およ
びメタル配線層下遮光膜５と電気的に接続されているた
めに、互いに等しい電位に固定されている。このため、
画素電極をスイッチングするために形成されたＴＦＴの
電気的特性が変動しないという効果を奏する。
びメタル配線層下遮光膜５と電気的に接続されているた
めに、互いに等しい電位に固定されている。このため、
画素電極をスイッチングするために形成されたＴＦＴの
電気的特性が変動しないという効果を奏する。
【００５６】なお、本実施の形態においては、第１層間
絶縁膜１２がＳｉＯ2、ＨＴＯ等によって構成されてい
る例を示したが、本発明はこれに限定されない。第１層
間絶縁膜１２は、ＳｉＯ2の誘電率３．９よりも小さい
誘電率を有する低誘電率層間絶縁膜（以下「Ｌｏｗ−Ｋ
材料」という）によって構成してもよい。Ｌｏｗ−Ｋ材
料によって第１層間絶縁膜１２を構成すると、下部遮光
膜３によるバックゲートの影響を抑えることができるた
めに、第１層間絶縁膜１２の厚みを３００ｎｍよりも薄
くすることができる。このため、側面遮光膜７を充填す
るための側面ホール６を後工程において容易に形成する
ことができるようになる。また、液晶表示装置の開口率
を向上させることもできる。
絶縁膜１２がＳｉＯ2、ＨＴＯ等によって構成されてい
る例を示したが、本発明はこれに限定されない。第１層
間絶縁膜１２は、ＳｉＯ2の誘電率３．９よりも小さい
誘電率を有する低誘電率層間絶縁膜（以下「Ｌｏｗ−Ｋ
材料」という）によって構成してもよい。Ｌｏｗ−Ｋ材
料によって第１層間絶縁膜１２を構成すると、下部遮光
膜３によるバックゲートの影響を抑えることができるた
めに、第１層間絶縁膜１２の厚みを３００ｎｍよりも薄
くすることができる。このため、側面遮光膜７を充填す
るための側面ホール６を後工程において容易に形成する
ことができるようになる。また、液晶表示装置の開口率
を向上させることもできる。
【００５７】第２層間絶縁膜１３も、第１層間絶縁膜１
２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘
電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料
によって構成してもよい。Ｌｏｗ−Ｋ材料によって第２
層間絶縁膜１３を構成すると、メタル配線層下遮光膜５
に印加される電圧がＴＦＴを構成する半導体層２に与え
る悪影響を抑えることができるとともに、メタル配線層
下遮光膜５とゲート配線１７との間の配線間容量を抑え
ることができるために、第２層間絶縁膜１３の厚みを２
００ｎｍよりも薄くすることができる。このため、後工
程において側面ホール６および側面遮光膜７をより一層
容易に形成することができるとともに、液晶表示装置の
開口率も向上させることができる。
２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘
電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料
によって構成してもよい。Ｌｏｗ−Ｋ材料によって第２
層間絶縁膜１３を構成すると、メタル配線層下遮光膜５
に印加される電圧がＴＦＴを構成する半導体層２に与え
る悪影響を抑えることができるとともに、メタル配線層
下遮光膜５とゲート配線１７との間の配線間容量を抑え
ることができるために、第２層間絶縁膜１３の厚みを２
００ｎｍよりも薄くすることができる。このため、後工
程において側面ホール６および側面遮光膜７をより一層
容易に形成することができるとともに、液晶表示装置の
開口率も向上させることができる。
【００５８】第３層間絶縁膜１４も、第１層間絶縁膜１
２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘
電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料
によって構成してもよい。Ｌｏｗ−Ｋ材料によって第３
層間絶縁膜１４を構成すると、メタル配線層下遮光膜５
とメタル配線層４との間の配線間容量を抑えることがで
きるために、第３層間絶縁膜１４の厚みを３００ｎｍよ
りも薄くすることができる。このため、後工程において
ＴＦＴソース配線コンタクトホール９およびＴＦＴドレ
イン電極コンタクトホール１０を容易に形成することが
できる。第４層間絶縁膜１５も、Ｌｏｗ−Ｋ材料によっ
て構成してもよい。
２と同様に、ＳｉＯ2、ＨＴＯの替わりに、ＳｉＯ2の誘
電率３．９よりも小さい誘電率を有するＬｏｗ−Ｋ材料
によって構成してもよい。Ｌｏｗ−Ｋ材料によって第３
層間絶縁膜１４を構成すると、メタル配線層下遮光膜５
とメタル配線層４との間の配線間容量を抑えることがで
きるために、第３層間絶縁膜１４の厚みを３００ｎｍよ
りも薄くすることができる。このため、後工程において
ＴＦＴソース配線コンタクトホール９およびＴＦＴドレ
イン電極コンタクトホール１０を容易に形成することが
できる。第４層間絶縁膜１５も、Ｌｏｗ−Ｋ材料によっ
て構成してもよい。
【００５９】また、半導体層２が多結晶シリコンによっ
て構成されている例を示したが、半導体層２は、非晶質
シリコン、単結晶シリコン等によって構成してもよい。
て構成されている例を示したが、半導体層２は、非晶質
シリコン、単結晶シリコン等によって構成してもよい。
【００６０】側面遮光膜７およびメタル配線層下遮光膜
５をそれぞれ同時に形成する例を示したが、側面遮光膜
７およびメタル配線層下遮光膜５は、別個に形成しても
よい。
５をそれぞれ同時に形成する例を示したが、側面遮光膜
７およびメタル配線層下遮光膜５は、別個に形成しても
よい。
【００６１】スパッタ法によって側面遮光膜７を側面ホ
ール６に成膜する例を示したが、側面遮光膜７は、高温
Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ
法、コリメートスパッタ法等によって、側面ホール６に
成膜してもよい。
ール６に成膜する例を示したが、側面遮光膜７は、高温
Ａｌスパッタ／リフロー法、ブランケットＷ−ＣＶＤ
法、コリメートスパッタ法等によって、側面ホール６に
成膜してもよい。
【００６２】スパッタ法によって側面遮光膜７を側面ホ
ール６に成膜する場合、下部遮光膜３とコンタクトをと
ることができる側面ホール６のアスペクト比は、約０．
７である。側面ホール６の深さが約６００ｎｍである
と、側面ホール６を側面遮光膜７によって充填して下部
遮光膜３とコンタクトをとるためには、側面ホール６の
コンタクト径は８５０ｎｍ必要である。従って、スパッ
タ法によって側面遮光膜７を側面ホール６に成膜すると
きは、下部遮光膜３の面積を広げてパターンをを大きく
取る必要がある。
ール６に成膜する場合、下部遮光膜３とコンタクトをと
ることができる側面ホール６のアスペクト比は、約０．
７である。側面ホール６の深さが約６００ｎｍである
と、側面ホール６を側面遮光膜７によって充填して下部
遮光膜３とコンタクトをとるためには、側面ホール６の
コンタクト径は８５０ｎｍ必要である。従って、スパッ
タ法によって側面遮光膜７を側面ホール６に成膜すると
きは、下部遮光膜３の面積を広げてパターンをを大きく
取る必要がある。
【００６３】これに対して、高温Ａｌスパッタ／リフロ
ー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ
法等によれば、約１．５ないし２．０の高いアスペクト
比を有する側面ホール６によって下部遮光膜３とコンタ
クトをとることができる。側面ホール６の深さが約６０
０ｎｍであると、側面ホール６を側面遮光膜７によって
充填して下部遮光膜３とコンタクトをとるために必要な
側面ホール６のコンタクト径は約３００ｎｍ以上約４０
０ｎｍ以下でよい。このため、下部遮光膜３の面積を広
げてパターンを大きく取る必要がない。
ー法、ブランケットＷ−ＣＶＤ法、コリメートスパッタ
法等によれば、約１．５ないし２．０の高いアスペクト
比を有する側面ホール６によって下部遮光膜３とコンタ
クトをとることができる。側面ホール６の深さが約６０
０ｎｍであると、側面ホール６を側面遮光膜７によって
充填して下部遮光膜３とコンタクトをとるために必要な
側面ホール６のコンタクト径は約３００ｎｍ以上約４０
０ｎｍ以下でよい。このため、下部遮光膜３の面積を広
げてパターンを大きく取る必要がない。
【００６４】さらに、高温Ａｌスパッタ／リフロー法等
によって、高いアスペクト比を有する側面ホール６によ
って下部遮光膜３とコンタクトをとるとともに、第１層
間絶縁膜１２と第２層間絶縁膜１３との少なくとも一方
をＬｏｗ−Ｋ材料によって構成すると、層間絶縁膜の厚
みを薄くすることができる。このため、側面ホール６の
コンタクト径をさらに小さくすることができ、液晶表示
装置の開口率を向上させることができる。
によって、高いアスペクト比を有する側面ホール６によ
って下部遮光膜３とコンタクトをとるとともに、第１層
間絶縁膜１２と第２層間絶縁膜１３との少なくとも一方
をＬｏｗ−Ｋ材料によって構成すると、層間絶縁膜の厚
みを薄くすることができる。このため、側面ホール６の
コンタクト径をさらに小さくすることができ、液晶表示
装置の開口率を向上させることができる。
【００６５】図１６は、本実施の形態に係る他の液晶表
示装置６０の製造工程を説明する断面図である。図１な
いし図１５を参照して前述した液晶表示装置５０の構成
要素と同一の構成要素には同一の参照符号を付してい
る。これらの構成要素の詳細な説明は省略する。前述し
た液晶表示装置５０と異なる点は、第４層間絶縁膜１５
の上に上部遮光膜８および第５層間絶縁膜１６を形成す
ることなく、透明電極１９を第４層間絶縁膜１５の上に
直接形成している点である。
示装置６０の製造工程を説明する断面図である。図１な
いし図１５を参照して前述した液晶表示装置５０の構成
要素と同一の構成要素には同一の参照符号を付してい
る。これらの構成要素の詳細な説明は省略する。前述し
た液晶表示装置５０と異なる点は、第４層間絶縁膜１５
の上に上部遮光膜８および第５層間絶縁膜１６を形成す
ることなく、透明電極１９を第４層間絶縁膜１５の上に
直接形成している点である。
【００６６】前述した図６ないし図１４に示す工程を経
た後、第３層間絶縁膜１４の上に、パッシベーション膜
として窒化膜および酸化膜をソース配線４Ａおよびドレ
イン電極４Ｂを覆うように堆積させて第４層間絶縁膜１
５を形成する。その後、水素化処理を行う。その後、ド
レイン電極４Ｂの上に、第４層間絶縁膜１５を貫通して
ドレイン電極４Ｂへ到達するドレイン電極透明電極コン
タクトホール２０を形成する。そして、第４層間絶縁膜
１５の上に、ＩＴＯ膜によって構成された透明電極膜を
成膜し、ドレイン電極透明電極コンタクトホール２０を
覆ってドレイン電極４Ｂと透明電極１９とのコンタクト
をとる。その後、透明電極膜を所定の形状にパターニン
グして、透明電極１９を形成する。このようにして、本
実施の形態に係る他の液晶表示装置６０が製造される。
た後、第３層間絶縁膜１４の上に、パッシベーション膜
として窒化膜および酸化膜をソース配線４Ａおよびドレ
イン電極４Ｂを覆うように堆積させて第４層間絶縁膜１
５を形成する。その後、水素化処理を行う。その後、ド
レイン電極４Ｂの上に、第４層間絶縁膜１５を貫通して
ドレイン電極４Ｂへ到達するドレイン電極透明電極コン
タクトホール２０を形成する。そして、第４層間絶縁膜
１５の上に、ＩＴＯ膜によって構成された透明電極膜を
成膜し、ドレイン電極透明電極コンタクトホール２０を
覆ってドレイン電極４Ｂと透明電極１９とのコンタクト
をとる。その後、透明電極膜を所定の形状にパターニン
グして、透明電極１９を形成する。このようにして、本
実施の形態に係る他の液晶表示装置６０が製造される。
【００６７】本実施の形態に係る他の液晶表示装置６０
によれば、前述した液晶表示装置５０によって奏される
効果と同様の効果を得ることができる。さらに、液晶表
示装置６０においては、ソース配線４Ａおよびドレイン
電極４Ｂによって構成されるメタル配線層４が上部遮光
膜の機能を兼ねるために、上部遮光膜を形成する工程が
不要である。このため、製造コストを削減することがで
きるという効果を奏する。
によれば、前述した液晶表示装置５０によって奏される
効果と同様の効果を得ることができる。さらに、液晶表
示装置６０においては、ソース配線４Ａおよびドレイン
電極４Ｂによって構成されるメタル配線層４が上部遮光
膜の機能を兼ねるために、上部遮光膜を形成する工程が
不要である。このため、製造コストを削減することがで
きるという効果を奏する。
【００６８】
【発明の効果】以上のように本発明によれば、画素電極
をスイッチングするために形成された薄膜トランジスタ
を構成する半導体層へ入射する光を完全に遮光すること
ができる液晶表示装置およびその製造方法を提供するこ
とができる。
をスイッチングするために形成された薄膜トランジスタ
を構成する半導体層へ入射する光を完全に遮光すること
ができる液晶表示装置およびその製造方法を提供するこ
とができる。
【００６９】また本発明によれば、散乱等によって斜め
から半導体層へ入射する光および上部遮光膜、下部遮光
膜、メタル配線等によって多重反射して半導体層へ向か
う多重反射光を遮光することができる液晶表示装置およ
びその製造方法を提供することができる。
から半導体層へ入射する光および上部遮光膜、下部遮光
膜、メタル配線等によって多重反射して半導体層へ向か
う多重反射光を遮光することができる液晶表示装置およ
びその製造方法を提供することができる。
【図１】本実施の形態に係る液晶表示装置の概略斜視図
【図２】本実施の形態に係る液晶表示装置の平面図
【図３】図２に示す線ＡＡに沿った断面図
【図４】図２に示す線ＢＢに沿った断面図
【図５】図２に示す線ＣＣに沿った断面図
【図６】本実施の形態に係る液晶表示装置の製造工程を
説明する断面図
説明する断面図
【図７】本実施の形態に係る液晶表示装置の製造工程を
説明する断面図
説明する断面図
【図８】本実施の形態に係る液晶表示装置の製造工程を
説明する断面図
説明する断面図
【図９】本実施の形態に係る液晶表示装置の製造工程を
説明する断面図
説明する断面図
【図１０】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１１】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１２】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１３】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１４】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１５】本実施の形態に係る液晶表示装置の製造工程
を説明する断面図
を説明する断面図
【図１６】本実施の形態に係る他の液晶表示装置の製造
工程を説明する断面図
工程を説明する断面図
【図１７】従来の液晶表示装置の断面図
【図１８】従来の他の液晶表示装置の断面図
１ 透明絶縁性基板
２ 半導体層
２Ａ 補助容量領域
２Ｂ ＬＤＤ領域
２Ｃ チャネル領域
２Ｄ ソース領域
２Ｅ ドレイン領域
３ 下部遮光膜
４ メタル配線層
４Ａ ソース配線
４Ｂ ドレイン電極
５ メタル配線層下遮光膜
６ 側面ホール
７ 側面遮光膜
８ 上部遮光膜
９ ＴＦＴソース配線コンタクトホール
１０ ＴＦＴドレイン電極コンタクトホール
１１ ゲート絶縁膜
１２ 第１層間絶縁膜
１３ 第２層間絶縁膜
１４ 第３層間絶縁膜
１５ 第４層間絶縁膜
１６ 第５層間絶縁膜
１７ ゲート配線
１８ Ｃｓ配線
１９ 透明電極
２０ ドレイン電極透明電極コンタクトホール
２１、２２ レジスト
５０、６０ 液晶表示装置
フロントページの続き
Ｆターム(参考） 2H091 FA34Y FD04 GA11 GA13
LA03
2H092 GA29 GA30 JA34 JA37 JA46
JB53 JB54 KB25 NA22 PA09
5F110 AA06 AA30 BB01 CC02 DD13
EE05 EE45 FF02 FF09 FF23
FF29 GG02 GG12 GG13 GG15
GG47 HJ13 HJ23 HL03 HL23
HM15 NN03 NN23 NN24 NN42
NN44 NN45 NN46 NN54 NN55
NN72 NN73 PP03 QQ11 QQ19
QQ21
Claims (9)
- 【請求項１】 画素を構成する画素電極が設けられた透
明基板と、 該画素電極をスイッチングするために該透明基板上に形
成された薄膜トランジスタと、 該透明基板側から該薄膜トランジスタへ入射する光を遮
断するように該透明基板と該薄膜トランジスタとの間に
形成された下部遮光膜と、 該画素電極に表示させる画像信号を該薄膜トランジスタ
に供給するように、該薄膜トランジスタに対して該透明
基板の反対側に配置された配線層と、 該配線層側から該薄膜トランジスタへ入射する光を遮断
するように該配線層と該薄膜トランジスタとの間に形成
された配線層下遮光膜とを具備しており、 該薄膜トランジスタの両側には、斜め方向から該薄膜ト
ランジスタへ入射する光を遮断する側面遮光膜が、該下
部遮光膜および該配線層下遮光膜と接続されて形成され
ていることを特徴とする液晶表示装置。 - 【請求項２】 前記画素は、マトリックス状に配置され
ており、 前記下部遮光膜と前記配線層下遮光膜とは、各画素に沿
って格子状にそれぞれ形成されており、 前記側面遮光膜は、各画素を囲むように形成されてい
る、請求項１記載の液晶表示装置。 - 【請求項３】 前記側面遮光膜は、導電性を有してお
り、前記下部遮光膜および前記配線層下遮光膜と電気的
に接続されている、請求項１記載の液晶表示装置。 - 【請求項４】 前記側面遮光膜と前記下部遮光膜と前記
配線層下遮光膜とは、互いに等しい電位に固定されてい
る、請求項３記載の液晶表示装置。 - 【請求項５】 前記画素は、マトリックス状に配置され
ており、 前記配線層は、各画素に沿って互いに平行に形成された
ソース配線と、 各ソース配線と直交する方向に各画素に沿って互いに平
行に形成されたドレイン電極とを有しており、 該ソース配線および該ドレイン電極を覆うように該ソー
ス配線および該ドレイン電極に対して前記透明基板の反
対側に格子状に配置された上部遮光膜をさらに具備して
いる、請求項１記載の液晶表示装置。 - 【請求項６】 前記配線層下遮光膜は、前記ソース配線
と前記薄膜トランジスタとを接続するために形成された
第１コンタクトホールと、 前記ドレイン電極と該薄膜トランジスタとを接続するた
めに形成された第２コンタクトホールとを有している、
請求項５記載の液晶表示装置。 - 【請求項７】 透明基板上に下部遮光膜を形成する工程
と、 該下部遮光膜を覆うように第１層間絶縁膜を形成する工
程と、 画素を構成する液晶をスイッチングするための薄膜トラ
ンジスタを、該透明基板側から該薄膜トランジスタへ入
射する光が該下部遮光膜によって遮断されるように該第
１層間絶縁膜上に形成する工程と、 該薄膜トランジスタを覆うようにゲート絶縁膜を形成す
る工程と、 該ゲート絶縁膜上に薄膜トランジスタをオンオフさせる
ための信号を供給するゲート配線を形成する工程と、 該ゲート絶縁膜および該ゲート配線を覆うように第２層
間絶縁膜を形成する工程と、 該第２層間絶縁膜と該ゲート絶縁膜と該第１層間絶縁膜
とを通って該下部遮光膜へ達する側面ホールを該薄膜ト
ランジスタの両側に形成する工程と、 斜め方向から該薄膜トランジスタへ入射する光を遮断す
るように側面遮光膜を該側面ホールに形成するととも
に、該透明基板の反対側から該薄膜トランジスタへ入射
する光を遮断する配線層下遮光膜を該第２層間絶縁膜上
において該側面遮光膜と接続するように形成する工程
と、 該配線層下遮光膜を覆うように第３層間絶縁膜を形成す
る工程と、 該薄膜トランジスタをオンオフさせるための信号を該薄
膜トランジスタに供給するための配線層を該第３層間絶
縁膜上に形成する工程とを包含することを特徴とする液
晶表示装置の製造方法。 - 【請求項８】 前記配線層を覆うように第４層間絶縁膜
を形成する工程と、 該第４層間絶縁膜上に上部遮光膜を形成する工程とをさ
らに包含する、請求項７記載の液晶表示装置の製造方
法。 - 【請求項９】 前記第１ないし第４層間絶縁膜の少なく
とも１つは、誘電率が３．９よりも小さい低誘電率層間
絶縁膜によって構成されている、請求項８記載の液晶表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115243A JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115243A JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003307725A true JP2003307725A (ja) | 2003-10-31 |
| JP4132937B2 JP4132937B2 (ja) | 2008-08-13 |
Family
ID=29396676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115243A Expired - Fee Related JP4132937B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132937B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009122250A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7821605B2 (en) | 2007-09-10 | 2010-10-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR101171809B1 (ko) | 2003-08-26 | 2012-08-13 | 가부시키가이샤 니콘 | 광학소자 및 노광장치 |
| CN106019738A (zh) * | 2015-03-31 | 2016-10-12 | 精工爱普生株式会社 | 电光学装置以及电子设备 |
| CN111274844A (zh) * | 2018-12-04 | 2020-06-12 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
| CN113745249A (zh) * | 2021-08-23 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、移动终端 |
| US11372292B2 (en) | 2020-06-16 | 2022-06-28 | Seiko Epson Corporation | Electro-optical device and electronic device |
-
2002
- 2002-04-17 JP JP2002115243A patent/JP4132937B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101171809B1 (ko) | 2003-08-26 | 2012-08-13 | 가부시키가이샤 니콘 | 광학소자 및 노광장치 |
| US7821605B2 (en) | 2007-09-10 | 2010-10-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2009122250A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7558445B2 (en) | 2007-11-13 | 2009-07-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN106019738A (zh) * | 2015-03-31 | 2016-10-12 | 精工爱普生株式会社 | 电光学装置以及电子设备 |
| US9823530B2 (en) | 2015-03-31 | 2017-11-21 | Seiko Epson Corporation | Electro-optical apparatus and electronic apparatus |
| CN111274844A (zh) * | 2018-12-04 | 2020-06-12 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
| CN111274844B (zh) * | 2018-12-04 | 2023-04-07 | 世界先进积体电路股份有限公司 | 半导体装置及其形成方法 |
| US11372292B2 (en) | 2020-06-16 | 2022-06-28 | Seiko Epson Corporation | Electro-optical device and electronic device |
| CN113745249A (zh) * | 2021-08-23 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、移动终端 |
| CN113745249B (zh) * | 2021-08-23 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4132937B2 (ja) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3464944B2 (ja) | 薄膜トランジスタ基板、その製造方法および液晶表示装置 | |
| US6927809B2 (en) | Active matrix substrate and display device | |
| US6936847B2 (en) | Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film | |
| TWI420669B (zh) | 薄膜電晶體（ｔｆｔ）陣列基板，包含該基板之液晶顯示器，以及ｔｆｔ陣列基板之製造方法 | |
| US6452241B1 (en) | Thin film transistor for use in liquid crystal display device and method for manufacturing the same | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JP3605823B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| JP5040222B2 (ja) | 表示装置 | |
| JP2004295073A (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2005159115A (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| JP2003270663A (ja) | 液晶表示装置 | |
| JP3767696B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP2000206562A (ja) | 液晶表示装置 | |
| JP2005250234A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
| JP2004012726A (ja) | 表示装置およびその製造方法 | |
| JP2003197917A (ja) | 半導体装置及びその製造方法 | |
| JP4385817B2 (ja) | 電気光学装置及び電子機器 | |
| JP2005223015A (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| JP2001305578A (ja) | 液晶表示装置 | |
| JPH1020332A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4132937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| LAPS | Cancellation because of no payment of annual fees |