JPH03288824A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH03288824A JPH03288824A JP2090963A JP9096390A JPH03288824A JP H03288824 A JPH03288824 A JP H03288824A JP 2090963 A JP2090963 A JP 2090963A JP 9096390 A JP9096390 A JP 9096390A JP H03288824 A JPH03288824 A JP H03288824A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- picture element
- active matrix
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、薄膜トランジスタ（以下ではｒＴＦＴ」と称
す〉等のスイッチング素子を有し、液晶等を表示媒体と
して用いたアクティブマトリクス表示装置に関する。
す〉等のスイッチング素子を有し、液晶等を表示媒体と
して用いたアクティブマトリクス表示装置に関する。
（従来の技術）
近年、液晶等を表示媒体として用いたアクティブマトリ
クス表示装置が、活発に研究されている。
クス表示装置が、活発に研究されている。
中でも液晶を用いたアクティブマトリクス型の液晶デイ
スプレィ（以下ではｒＬＣＤＪと称す）は、平面デイス
プレィとして研究され、その成果も着実に上がってきて
いる。現在のアクティブマトリクス型のＬＣＤの研究開
発には二つの流れがある。
スプレィ（以下ではｒＬＣＤＪと称す）は、平面デイス
プレィとして研究され、その成果も着実に上がってきて
いる。現在のアクティブマトリクス型のＬＣＤの研究開
発には二つの流れがある。
一つはいわゆる壁掛はテレビの実現を目指した、表示画
面の大面積化である。他の一つは表示画面の高精細化で
ある。特に、小型で高精細の表示を行うアクティブマト
リクス型のＬＣＤには、ビデオカメラ用のカラービュー
ファインダとして大きな需要が期待されている。
面の大面積化である。他の一つは表示画面の高精細化で
ある。特に、小型で高精細の表示を行うアクティブマト
リクス型のＬＣＤには、ビデオカメラ用のカラービュー
ファインダとして大きな需要が期待されている。
アクティブマトリクス型のＬＣＤには、ＴＰＴ７１イ部
を駆動するためのＩＣチップが実装される。しかし、小
型で高精細な表示を行うアクティブマトリクス型のＬＣ
Ｄでは、接続端子間の距離が非常に小さくなり、実装が
困難となる。この点を解決するため、小型高精細のアク
ティブマトリクス型のＬＣＤでは、ＴＦＴアレイが形成
された基板上に駆動回路が形成される。
を駆動するためのＩＣチップが実装される。しかし、小
型で高精細な表示を行うアクティブマトリクス型のＬＣ
Ｄでは、接続端子間の距離が非常に小さくなり、実装が
困難となる。この点を解決するため、小型高精細のアク
ティブマトリクス型のＬＣＤでは、ＴＦＴアレイが形成
された基板上に駆動回路が形成される。
駆動回路とＴＦＴアレイとを同一基板上に形成したアク
ティブマトリクス表示装置の基本的構造の模式図を、第
４図に示す。この表示装置では基板５０上に、ゲート駆
動回路５４、ソース駆動回路５５、及びＴＦＴアレイ部
５３が形成されている。ＴＦＴアレイ部５３には、ゲー
ト駆動回路５４から延びる多数の並行するゲートバス配
線５１が配設されている。ソース駆動回路５５からは多
数のソースバス配線５２が、ゲートバス配線５１に直交
して配設されている。更に、ソースバス配線５２に並行
して、付加容量共通配線５９が配設されている。
ティブマトリクス表示装置の基本的構造の模式図を、第
４図に示す。この表示装置では基板５０上に、ゲート駆
動回路５４、ソース駆動回路５５、及びＴＦＴアレイ部
５３が形成されている。ＴＦＴアレイ部５３には、ゲー
ト駆動回路５４から延びる多数の並行するゲートバス配
線５１が配設されている。ソース駆動回路５５からは多
数のソースバス配線５２が、ゲートバス配線５１に直交
して配設されている。更に、ソースバス配線５２に並行
して、付加容量共通配線５９が配設されている。
ソースバス配線５２と、ゲートバス配線５１゜５１と、
付加容量共通配線５９とに囲まれた矩形の領域には、Ｔ
ＰＴ５６、絵素５７、及び付加容Ｊ１５８が設けられて
いる。ＴＰＴ５６のゲート電極はゲートバス配線５１に
接続され、ソース電極はソースバス配線５２に接続され
ている。ＴＰＴ５６のドレイン電極に接続された絵素電
極と対向基板上の対向電極との間に液晶が封入され、絵
素５７が構成されている。また、ＴＰＴ５６と付加容量
共通配線５９との間に付加容ｊ１５８が形成されている
。付加容量共通配線５９は、対向電極と同じ電位の電極
に接続されている。
付加容量共通配線５９とに囲まれた矩形の領域には、Ｔ
ＰＴ５６、絵素５７、及び付加容Ｊ１５８が設けられて
いる。ＴＰＴ５６のゲート電極はゲートバス配線５１に
接続され、ソース電極はソースバス配線５２に接続され
ている。ＴＰＴ５６のドレイン電極に接続された絵素電
極と対向基板上の対向電極との間に液晶が封入され、絵
素５７が構成されている。また、ＴＰＴ５６と付加容量
共通配線５９との間に付加容ｊ１５８が形成されている
。付加容量共通配線５９は、対向電極と同じ電位の電極
に接続されている。
この表示装置ではゲート駆動回路５４からの信号によっ
て、ゲートバス配線５１上に接続されているＴＰＴ５６
がオン状態となる。一方、ソース駆動回路５５からソー
スバス配線５２を通して絵素５７に映像信号が送られる
。この映像信号はＴＰＴ５６がオフ状態となった後も、
絵素を構成する絵素電極及び対向電極の間に保持される
。ところが、小型で高精細なアクティブマトリクス型Ｌ
ＣＤでは絵素の面積は非常に小さくなるので、絵素電極
及び対向電極との間で形成されるコンデンサの容量が小
さくなる。従って、映像信号を必要な時間保持すること
ができなくなるという問題点が生じる。一方、絵素電極
の電位に対するバス配線の電位の変動が大きくなるとい
う問題も生じる。
て、ゲートバス配線５１上に接続されているＴＰＴ５６
がオン状態となる。一方、ソース駆動回路５５からソー
スバス配線５２を通して絵素５７に映像信号が送られる
。この映像信号はＴＰＴ５６がオフ状態となった後も、
絵素を構成する絵素電極及び対向電極の間に保持される
。ところが、小型で高精細なアクティブマトリクス型Ｌ
ＣＤでは絵素の面積は非常に小さくなるので、絵素電極
及び対向電極との間で形成されるコンデンサの容量が小
さくなる。従って、映像信号を必要な時間保持すること
ができなくなるという問題点が生じる。一方、絵素電極
の電位に対するバス配線の電位の変動が大きくなるとい
う問題も生じる。
そこで、絵素電極と対向電極との間のコンデンサの容量
不足を補うために、各絵素５７に並列に付加容ｊ１５８
が設けられているのである。付加容１５８の一方の電極
はＴＰＴ５６のドレイン電極に接続されている。付加容
１５８のもう一方の電極は対向電極と同じ電位でなけれ
ばならない。そのため、この電極は付加容量共通配線５
９を介して対向電極と同じ電位の電極に接続されている
。
不足を補うために、各絵素５７に並列に付加容ｊ１５８
が設けられているのである。付加容１５８の一方の電極
はＴＰＴ５６のドレイン電極に接続されている。付加容
１５８のもう一方の電極は対向電極と同じ電位でなけれ
ばならない。そのため、この電極は付加容量共通配線５
９を介して対向電極と同じ電位の電極に接続されている
。
このような駆動回路一体型の多くのアクティブマトリク
ス表示装置では、ＴＰＴの半導体層として多結晶シリコ
ンが用いられている。その理由は、電子及びホールの移
動度が大きいこと、ｐ型及びｐ型のＴＰＴが作製し得る
のでＣＭＯＳの構成が可能であること等である。
ス表示装置では、ＴＰＴの半導体層として多結晶シリコ
ンが用いられている。その理由は、電子及びホールの移
動度が大きいこと、ｐ型及びｐ型のＴＰＴが作製し得る
のでＣＭＯＳの構成が可能であること等である。
（発明が解決しようとする課題）
このような駆動回路一体型のアクティブマトリクス型の
ＬＣＤでは付加容量が設けられているので、絵素電極の
表示に寄与する部分の面積が小さくなり、表示画面の開
口率が低下するという問題点がある。このような開口率
の低下を防止し、同時に信号遅延の生じない付加容量共
通配線構造としたアクティブマトリクス表示装置が、特
願平１−３０４４０２号に開示されている。
ＬＣＤでは付加容量が設けられているので、絵素電極の
表示に寄与する部分の面積が小さくなり、表示画面の開
口率が低下するという問題点がある。このような開口率
の低下を防止し、同時に信号遅延の生じない付加容量共
通配線構造としたアクティブマトリクス表示装置が、特
願平１−３０４４０２号に開示されている。
第５図に上記表示装置に用いられるＴＦＴアレイの部分
平面図を示す。第６図に第５図のＶＩ−ＶＩ線に沿った
断面図を示す。第５図及び第６図を参照しながら、この
表示装置を製造工程に従って説明する。前述のガラス基
板１１上の全面に、後に半導体層１２及び容量用下部電
極５となる多結晶シリコン薄膜がＣＶＤ法、スパッタリ
ング法等によって形成される。多結晶シリコン薄膜のバ
ターニングを行い、半導体層１２及び容量用下部電極５
が形成される。次に、ＣＶＤ法、この多結晶シリコン薄
膜上面の熱酸化等により、ゲート絶縁膜１３が形成され
る。次に、容量用下部電極５の部分にイオン注入法によ
ってドーピングを行い、低抵抗の容量用下部電極５が得
られる。
平面図を示す。第６図に第５図のＶＩ−ＶＩ線に沿った
断面図を示す。第５図及び第６図を参照しながら、この
表示装置を製造工程に従って説明する。前述のガラス基
板１１上の全面に、後に半導体層１２及び容量用下部電
極５となる多結晶シリコン薄膜がＣＶＤ法、スパッタリ
ング法等によって形成される。多結晶シリコン薄膜のバ
ターニングを行い、半導体層１２及び容量用下部電極５
が形成される。次に、ＣＶＤ法、この多結晶シリコン薄
膜上面の熱酸化等により、ゲート絶縁膜１３が形成され
る。次に、容量用下部電極５の部分にイオン注入法によ
ってドーピングを行い、低抵抗の容量用下部電極５が得
られる。
次に、ｎｏ又はｐ０型の多結晶シリコンによってゲート
バス配線１、ゲート電極３ａ及び３ｂ、並びに容量用上
部電極６が形成される。容量用上部電極６と前述の容量
用下部電極５との間で、付加容量２７が形成される。こ
のゲート電極３ａ及び３ｂをマスクとし、且つ、フォト
リングラフィ法によって形成されたレジストをマスクと
して、半導体層１２のゲート電極３ａ及び３ｂの下方以
外の部分にイオン注入が行なわれる。これにより、ＴＰ
Ｔのソース・ドレイン領域が自己整合的に形成される。
バス配線１、ゲート電極３ａ及び３ｂ、並びに容量用上
部電極６が形成される。容量用上部電極６と前述の容量
用下部電極５との間で、付加容量２７が形成される。こ
のゲート電極３ａ及び３ｂをマスクとし、且つ、フォト
リングラフィ法によって形成されたレジストをマスクと
して、半導体層１２のゲート電極３ａ及び３ｂの下方以
外の部分にイオン注入が行なわれる。これにより、ＴＰ
Ｔのソース・ドレイン領域が自己整合的に形成される。
この基板上の全面に絶縁層１４が形成される。
次に、第５図に示すように３つのコンタクトホール７
ａ ｓ ７ ｂ及び７Ｃが形成される。コンタクトホー
ル７ａ及び７ｂは、絶縁層１４及び前述のゲート絶縁膜
１３を貫いて、半導体層１２及び容量用下部電極５上に
それぞれ形成される。コンタクトホール７Ｃは、絶縁層
１４を貫いて容量用上部電極６の端部の上に形成される
。
ａ ｓ ７ ｂ及び７Ｃが形成される。コンタクトホー
ル７ａ及び７ｂは、絶縁層１４及び前述のゲート絶縁膜
１３を貫いて、半導体層１２及び容量用下部電極５上に
それぞれ形成される。コンタクトホール７Ｃは、絶縁層
１４を貫いて容量用上部電極６の端部の上に形成される
。
次に、ソースバス配線２及び付加容量共通配線８が、Ａ
１金属等の低抵抗の金属を用いて同時に形成される。第
５図に示すように、ソースバス配線２はコンタクトホー
ル７ａ上で幅が広くなった形状に形成されている。また
、付加容量共通配線８はコンタクトホール７Ｃ上で幅が
広くなった形状に形成されている。従って、ソースバス
配線２はフンタクトホール７ａを介して半導体層１２に
接続され、付加容量共通配線８はコンタクトホール７ｃ
を介して容量用上部電極６に接続されることになる。付
加容量共通配線８は表示装置として完成した後には、対
向基板上の対向電極と同じ電位の電極に接続される。
１金属等の低抵抗の金属を用いて同時に形成される。第
５図に示すように、ソースバス配線２はコンタクトホー
ル７ａ上で幅が広くなった形状に形成されている。また
、付加容量共通配線８はコンタクトホール７Ｃ上で幅が
広くなった形状に形成されている。従って、ソースバス
配線２はフンタクトホール７ａを介して半導体層１２に
接続され、付加容量共通配線８はコンタクトホール７ｃ
を介して容量用上部電極６に接続されることになる。付
加容量共通配線８は表示装置として完成した後には、対
向基板上の対向電極と同じ電位の電極に接続される。
更に、ＩＴＯから戊る絵素電極４がパターン形成される
。第５図に示すように、絵素電極４の一部はコンタクト
ホール７ｂ上に延びている。従って、絵素電極４はコン
タクトホール７ｂを介して半導体層１２に接続される。
。第５図に示すように、絵素電極４の一部はコンタクト
ホール７ｂ上に延びている。従って、絵素電極４はコン
タクトホール７ｂを介して半導体層１２に接続される。
さらにこの基板の全面に保護膜１５が形成される。
このアクティブマトリクス表示装置の付加容量２７は、
容量用上部電極６と容量用下部電極５との間に、薄くゲ
ート絶縁膜１３を有しているので、付加容ｆｉ２７の単
位面積当りの容量を大きくすることができる。従って、
表示画面上に占める付加容ｆｆ１２７の面積を小さくす
ることができ、表示画面の開口率の低下を防止すること
ができる。
容量用上部電極６と容量用下部電極５との間に、薄くゲ
ート絶縁膜１３を有しているので、付加容ｆｉ２７の単
位面積当りの容量を大きくすることができる。従って、
表示画面上に占める付加容ｆｆ１２７の面積を小さくす
ることができ、表示画面の開口率の低下を防止すること
ができる。
表示画面の高精細化が更に進むと、絵素電極を更に小さ
くすることが必要となる。ところが、ある程度以上絵素
電極の面積が小さくなると、絵素電極の大きさに比例し
て、ゲートバス配線ｌ及びソースバス配線２の幅、ＴＰ
Ｔ２５ａ、２５ｂの大きさ等を小さくすることができな
くなる。従って、表示画面の開口部が小さくなり、表示
画面が暗くなるという問題が生じる。
くすることが必要となる。ところが、ある程度以上絵素
電極の面積が小さくなると、絵素電極の大きさに比例し
て、ゲートバス配線ｌ及びソースバス配線２の幅、ＴＰ
Ｔ２５ａ、２５ｂの大きさ等を小さくすることができな
くなる。従って、表示画面の開口部が小さくなり、表示
画面が暗くなるという問題が生じる。
アクティブマトリクス表示装置の画面の明るさは、アク
ティブマトリクス基板上での絵素電極４の面積に単純に
比例するものではない。絵素電極４上の液晶層には表示
に対応した電界が存在し、液晶分子はこの電界に従って
配向している。しかし、絵素電極４上以外の部分の液晶
層には電界が加えられないため、液晶分子の配向が乱れ
ている。
ティブマトリクス基板上での絵素電極４の面積に単純に
比例するものではない。絵素電極４上の液晶層には表示
に対応した電界が存在し、液晶分子はこの電界に従って
配向している。しかし、絵素電極４上以外の部分の液晶
層には電界が加えられないため、液晶分子の配向が乱れ
ている。
アクティブマトリクス型のＬＣＤに最もよく用いられて
いるツィスティッドネマティックモードでは、通常、白
を表示した場合に複屈折の影響が小さいノーマリホワイ
ト方式が用いられている。このノーマリホワイト方式に
於いては、絵素ｉ４極４上以外の電界の加えられない部
分では白表示となる。そのため、コントラスト比が低下
することとなる。コントラスト比の低下を防ぐため、対
向基板上の絵素電極に対向する部分以外の部分に、遮光
膜がしばしば形成される。遮光膜を形成すれば上述のフ
ントラスト比の低下を防止することができる。ところが
、対向基板とアクティブマトリクス基板との貼り合わせ
の誤差を考慮して、遮光膜は絵素電極の周縁部に重畳さ
れるように形成される。このような重畳部によっても開
口率が低下し、表示画面が暗くなる。
いるツィスティッドネマティックモードでは、通常、白
を表示した場合に複屈折の影響が小さいノーマリホワイ
ト方式が用いられている。このノーマリホワイト方式に
於いては、絵素ｉ４極４上以外の電界の加えられない部
分では白表示となる。そのため、コントラスト比が低下
することとなる。コントラスト比の低下を防ぐため、対
向基板上の絵素電極に対向する部分以外の部分に、遮光
膜がしばしば形成される。遮光膜を形成すれば上述のフ
ントラスト比の低下を防止することができる。ところが
、対向基板とアクティブマトリクス基板との貼り合わせ
の誤差を考慮して、遮光膜は絵素電極の周縁部に重畳さ
れるように形成される。このような重畳部によっても開
口率が低下し、表示画面が暗くなる。
このように、小型高精細のアクティブマトリクス表示装
置に於いては、開口率の低下による表示特性の低下が問
題とされている。また、遮光膜の占める面積が大きい表
示装置を投影型デイスプレィとして用いると、画像に遮
光膜の黒い部分が現れるという問題点もある。
置に於いては、開口率の低下による表示特性の低下が問
題とされている。また、遮光膜の占める面積が大きい表
示装置を投影型デイスプレィとして用いると、画像に遮
光膜の黒い部分が現れるという問題点もある。
本発明はこのような問題点を解決するものであり、本発
明の目的は、大きな面積の絵素電極を有し、開口率が大
きく、しかも高精細な表示画面を有するアクティブマト
リクス表示装置を提供することである。
明の目的は、大きな面積の絵素電極を有し、開口率が大
きく、しかも高精細な表示画面を有するアクティブマト
リクス表示装置を提供することである。
（課題を解決するための手段）
本発明のアクティブマトリクス表示装置は、−対の絶縁
性基板と、該一対の基板の何れか一方の基板内面にマト
リクス状に配列された絵素電極と、該絵素電極間に配線
され映像信号を供給する信号線と、を備えたアクティブ
マトリクス表示装置であって、該信号線上の全面に層間
絶縁膜が形成され、該層間絶縁膜上に該絵素電極が形成
されており、そのことによって上記目的が達成される。
性基板と、該一対の基板の何れか一方の基板内面にマト
リクス状に配列された絵素電極と、該絵素電極間に配線
され映像信号を供給する信号線と、を備えたアクティブ
マトリクス表示装置であって、該信号線上の全面に層間
絶縁膜が形成され、該層間絶縁膜上に該絵素電極が形成
されており、そのことによって上記目的が達成される。
また、前記絵素電極の一部が前記信号線の一部に前記層
間絶縁膜を介して重畳されている構成とすることもでき
る。
間絶縁膜を介して重畳されている構成とすることもでき
る。
また、本発明のアクティブマトリクス表示装置は、一対
の絶縁性基板と、該一対の基板の何れか一方の基板内面
にマトリクス状に配列された絵素電極と、該絵素電極間
に配線され映像信号を供給する信号線と、該絵素電極の
電荷を保持するための付加容量と、該付加容量の一方の
電極に接続された付加容量共通配線と、を備えたアクテ
ィブマトリクス表示装置であって、該信号線上の全面に
層間絶縁膜が形成され、該層間絶縁膜上に該絵素電極が
形成され、該絵素電極の一部が該付加容量共通配線の一
部に重畳されており、そのことによって上記目的が達成
される。
の絶縁性基板と、該一対の基板の何れか一方の基板内面
にマトリクス状に配列された絵素電極と、該絵素電極間
に配線され映像信号を供給する信号線と、該絵素電極の
電荷を保持するための付加容量と、該付加容量の一方の
電極に接続された付加容量共通配線と、を備えたアクテ
ィブマトリクス表示装置であって、該信号線上の全面に
層間絶縁膜が形成され、該層間絶縁膜上に該絵素電極が
形成され、該絵素電極の一部が該付加容量共通配線の一
部に重畳されており、そのことによって上記目的が達成
される。
更に、前記一方の基板上に、半導体層、ゲート絶縁膜、
及びゲート電極が順次形成されたスタガ型の薄膜トラン
ジスタを有し、該薄膜トランジスタのソース電極が前記
信号線に接続され、該薄膜トランジスタのドレイン電極
が前記絵素電極に接続されている構成とすることもでき
る。
及びゲート電極が順次形成されたスタガ型の薄膜トラン
ジスタを有し、該薄膜トランジスタのソース電極が前記
信号線に接続され、該薄膜トランジスタのドレイン電極
が前記絵素電極に接続されている構成とすることもでき
る。
（作用）
従来のアクティブマトリクス表示装置では、信号線又は
付加容量共通配線と絵素電極との間には、絶縁膜が設け
られていないので、信号線又は付加容量共通配線と絵素
電極とは重ならないように形成される必要がある。本発
明のアクティブマトリクス表示装置では、信号線又は付
加容量共通配線上の全面に層間絶縁膜が形成され、更に
層間絶縁膜上に絵素電極が形成されているので、絵素電
極の形成に際して、バターニングの誤差を考慮する必要
がない。従って、絵素電極の面積を大きくすることがで
き、開口率の向上を図ることができる。
付加容量共通配線と絵素電極との間には、絶縁膜が設け
られていないので、信号線又は付加容量共通配線と絵素
電極とは重ならないように形成される必要がある。本発
明のアクティブマトリクス表示装置では、信号線又は付
加容量共通配線上の全面に層間絶縁膜が形成され、更に
層間絶縁膜上に絵素電極が形成されているので、絵素電
極の形成に際して、バターニングの誤差を考慮する必要
がない。従って、絵素電極の面積を大きくすることがで
き、開口率の向上を図ることができる。
また、信号線及び絵素電極の間隙からの光の漏れ、又は
付加容量共通配線及び絵素電極の間隙からの光の漏れが
防止されるので、これらの間隙に重畳して遮光膜を設け
る必要がなく、そのことによっても開口率の向上を図る
ことができる。
付加容量共通配線及び絵素電極の間隙からの光の漏れが
防止されるので、これらの間隙に重畳して遮光膜を設け
る必要がなく、そのことによっても開口率の向上を図る
ことができる。
（実施例）
本発明を実施例について以下に説明する。
第１図に本発明のアクティブマトリクス表示装置のＴＦ
Ｔアレイ部２２の部分平面図を示す。第２図及び第３図
に、第１図の■−■線及び■−■線に沿った断面図をそ
れぞれ示す。第１図、第２図及び第３図を参照しながら
、本実施例を製造工程に従って説明する。ガラス、石英
等の透明絶縁性基板１１上の全面に、後に半導体層１２
及び容量用下部電極５となる多結晶シリコン薄膜をＣＶ
Ｄ法によって形成した。本実施例の表示装置にはスタガ
型のＴＰＴが用いられる。次に、ＣＶＤ法、スパッタリ
ング法、又はこの多結晶シリコン薄膜上面の熱酸化によ
り、後にゲート絶縁膜１３となる絶縁膜を形成した。ゲ
ート絶縁膜１３の厚さは１１００ｎである。次に、上記
多結晶シリコン薄膜及び絶縁膜のパターニングを行い、
半導体層１２及び容量用下部電極５を第１図に示す形状
で形成した。上述のゲート絶縁膜１３の形成を半導体層
１２及び容量用下部電極５のパターン形成の後に行って
もよい。また、絶縁膜の形成前に、多結晶シリコン薄膜
の結晶性を高めるため、レーザアニール、窒素雰囲気中
でのアニール等の処理を行うことも可能である。次に、
容量用下部電極５の部分にイオン注入を行い、低抵抗の
容量用下部電極５を得た。
Ｔアレイ部２２の部分平面図を示す。第２図及び第３図
に、第１図の■−■線及び■−■線に沿った断面図をそ
れぞれ示す。第１図、第２図及び第３図を参照しながら
、本実施例を製造工程に従って説明する。ガラス、石英
等の透明絶縁性基板１１上の全面に、後に半導体層１２
及び容量用下部電極５となる多結晶シリコン薄膜をＣＶ
Ｄ法によって形成した。本実施例の表示装置にはスタガ
型のＴＰＴが用いられる。次に、ＣＶＤ法、スパッタリ
ング法、又はこの多結晶シリコン薄膜上面の熱酸化によ
り、後にゲート絶縁膜１３となる絶縁膜を形成した。ゲ
ート絶縁膜１３の厚さは１１００ｎである。次に、上記
多結晶シリコン薄膜及び絶縁膜のパターニングを行い、
半導体層１２及び容量用下部電極５を第１図に示す形状
で形成した。上述のゲート絶縁膜１３の形成を半導体層
１２及び容量用下部電極５のパターン形成の後に行って
もよい。また、絶縁膜の形成前に、多結晶シリコン薄膜
の結晶性を高めるため、レーザアニール、窒素雰囲気中
でのアニール等の処理を行うことも可能である。次に、
容量用下部電極５の部分にイオン注入を行い、低抵抗の
容量用下部電極５を得た。
次に、後にゲートバス配線１、ゲート電極３ａ及び３ｂ
、並びに容量用上部電極６となる多結晶シリコン薄膜を
ＣＶＤ法によって形成し、ドーピングを行った。これに
より、低抵抗の多結晶シリコン薄膜が得られた。その後
、低抵抗多結晶シリコン薄膜のパターニングによって、
第１図に示す形状のゲートバス配線１，２つのゲート電
極３ａ及び３ｂ、並びに容量用上部電極６を形成した。
、並びに容量用上部電極６となる多結晶シリコン薄膜を
ＣＶＤ法によって形成し、ドーピングを行った。これに
より、低抵抗の多結晶シリコン薄膜が得られた。その後
、低抵抗多結晶シリコン薄膜のパターニングによって、
第１図に示す形状のゲートバス配線１，２つのゲート電
極３ａ及び３ｂ、並びに容量用上部電極６を形成した。
容量用上部電極６と前述の容量用下部電極５との間で、
付加容ｊ１２７が形成される。このゲート電極３ａ及び
３ｂをマスクとし、且つ、フォトリングラフィ法によっ
て形成されたレジストをマスクとして、ゲート電極３ａ
及び３ｂの下方以外の半導体層１２の部分にイオン注入
を行った。これにより、ＴＰＴ２５ ａ及び２５ｂのソ
ース・ドレイン領域が形成される。
付加容ｊ１２７が形成される。このゲート電極３ａ及び
３ｂをマスクとし、且つ、フォトリングラフィ法によっ
て形成されたレジストをマスクとして、ゲート電極３ａ
及び３ｂの下方以外の半導体層１２の部分にイオン注入
を行った。これにより、ＴＰＴ２５ ａ及び２５ｂのソ
ース・ドレイン領域が形成される。
この基板上の全面に、シリコン酸化膜又はシリコン窒化
膜をＣＶＤ法によって７００ｎｍの厚さに堆積させて絶
縁層１４を形成した。次に、第１図に示すように２つの
コンタクトホール７ａ及び７Ｃを形成した。絶縁層１４
として不純物をドープしたシリコン酸化膜を用いると、
この不純物ドープシリコン酸化膜の軟化点が低いので、
約１０００″Ｃに加熱することにより、絶縁層１４の上
面を平坦にすることができる。絶縁層１４の上面が平坦
であると、その上に形成される金属配線の断線を防止す
ることができる。第２図に示すように、コンタクトホー
ル７ａは絶縁層１４及び前述のゲート絶縁膜１３を貫い
て、半導体層１２上に形成されている。コンタクトホー
ル７Ｃは、絶縁層１４を貫いて容量用上部電極６の端部
の上に形成されている。
膜をＣＶＤ法によって７００ｎｍの厚さに堆積させて絶
縁層１４を形成した。次に、第１図に示すように２つの
コンタクトホール７ａ及び７Ｃを形成した。絶縁層１４
として不純物をドープしたシリコン酸化膜を用いると、
この不純物ドープシリコン酸化膜の軟化点が低いので、
約１０００″Ｃに加熱することにより、絶縁層１４の上
面を平坦にすることができる。絶縁層１４の上面が平坦
であると、その上に形成される金属配線の断線を防止す
ることができる。第２図に示すように、コンタクトホー
ル７ａは絶縁層１４及び前述のゲート絶縁膜１３を貫い
て、半導体層１２上に形成されている。コンタクトホー
ル７Ｃは、絶縁層１４を貫いて容量用上部電極６の端部
の上に形成されている。
次に、信号線として機能するソースバス配線２と、付加
容量共通配線８とを、ＡＩ金金属の低抵抗の金属を用い
て同時に形成した。第１図に示すように、ソースバス配
線２はコンタクトホール７ａ上を通り、フンタクトホー
ル７ａ上で幅が広くなった形状に形成されている。また
、付加容量共通配線８はフンタクトホール７Ｃ上を通り
、コンタクトホール７Ｃ上で幅が広くなった形状に形成
されている。従って、ソースバス配線２はコンタクトホ
ール７ａを介して半導体層１２に接続されることになる
。付加容量共通配線８はコンタクトホール７Ｃを介して
容量用上部電極６に接続されることになる。付加容量共
通配線８は表示装置として完成した後には、対向基板上
の対向電極と同じ電位の電極に接続される。
容量共通配線８とを、ＡＩ金金属の低抵抗の金属を用い
て同時に形成した。第１図に示すように、ソースバス配
線２はコンタクトホール７ａ上を通り、フンタクトホー
ル７ａ上で幅が広くなった形状に形成されている。また
、付加容量共通配線８はフンタクトホール７Ｃ上を通り
、コンタクトホール７Ｃ上で幅が広くなった形状に形成
されている。従って、ソースバス配線２はコンタクトホ
ール７ａを介して半導体層１２に接続されることになる
。付加容量共通配線８はコンタクトホール７Ｃを介して
容量用上部電極６に接続されることになる。付加容量共
通配線８は表示装置として完成した後には、対向基板上
の対向電極と同じ電位の電極に接続される。
次に、この基板上の全面に、シリコン酸化膜又はシリコ
ン窒化膜をＣＶＤ法によって堆積させて層間絶縁膜１７
を形成した。次に、層間絶縁膜１７にコンタクトホール
７ｂを形成した。第２図に示すように、コンタクトホー
ル７ｂは層間絶縁膜１７、絶縁層１４、及びゲート絶縁
膜１３を貫いて、半導体層１２及び容量用下部電極５上
に形成される。
ン窒化膜をＣＶＤ法によって堆積させて層間絶縁膜１７
を形成した。次に、層間絶縁膜１７にコンタクトホール
７ｂを形成した。第２図に示すように、コンタクトホー
ル７ｂは層間絶縁膜１７、絶縁層１４、及びゲート絶縁
膜１３を貫いて、半導体層１２及び容量用下部電極５上
に形成される。
更に、ＩＴＯから成る絵素電極４をパターン形成した。
第１図に示すように、絵素電極４は、ソースバス配線２
及び付加容量共通配線８上に重なるように形成されてい
る。また、絵素電極４はコンタクトホール７ｂ及び７Ｃ
上、並びに付加容量２７上にも形成されている。この絵
素電極４はコンタクトホール７ｂを介して半導体層１２
に接続される。
及び付加容量共通配線８上に重なるように形成されてい
る。また、絵素電極４はコンタクトホール７ｂ及び７Ｃ
上、並びに付加容量２７上にも形成されている。この絵
素電極４はコンタクトホール７ｂを介して半導体層１２
に接続される。
本実施例では、絵素電極４とソースバス配線２、及び絵
素電極４と付加容量共通配線８とが、層間絶縁膜１７を
介して重畳されている。従って、絵素電極４をソースバ
ス配線２及び付加容量共通配線８からの距離を考慮する
ことなくパターン形成でき、開口率の高い表示装置が得
られる。また、絵素電極４とソースバス配線２との間、
及び絵素電極４と付加容量共通配線８との開からの光の
漏れは生じないので、遮光膜をこれらの部分に重畳して
形成する必要がなくなる。このことによっても、開口率
の高い表示装置が得られる。本実施例では遮光膜はソー
スバス配線２及び付加容量共通配線８の間の部分に重畳
して形成される。遮光膜の幅は、ソースバス配線２及び
付加容量共通配線８の間の部分の幅に、対向基板とアク
ティブマトリクス基板との間の重ね合わせの誤差を加え
た大きさでよいことになる。
素電極４と付加容量共通配線８とが、層間絶縁膜１７を
介して重畳されている。従って、絵素電極４をソースバ
ス配線２及び付加容量共通配線８からの距離を考慮する
ことなくパターン形成でき、開口率の高い表示装置が得
られる。また、絵素電極４とソースバス配線２との間、
及び絵素電極４と付加容量共通配線８との開からの光の
漏れは生じないので、遮光膜をこれらの部分に重畳して
形成する必要がなくなる。このことによっても、開口率
の高い表示装置が得られる。本実施例では遮光膜はソー
スバス配線２及び付加容量共通配線８の間の部分に重畳
して形成される。遮光膜の幅は、ソースバス配線２及び
付加容量共通配線８の間の部分の幅に、対向基板とアク
ティブマトリクス基板との間の重ね合わせの誤差を加え
た大きさでよいことになる。
第１図の構成を有する本実施例のアクティブマトリクス
表示装置について開口率を見積ると、４８％となった。
表示装置について開口率を見積ると、４８％となった。
これに対し、第５図の構成を有する従来のアクティブマ
トリクス表示装置では、開口率は３２％であった。この
ように本実施例では開口率が大幅に改善されていること
がわかる。
トリクス表示装置では、開口率は３２％であった。この
ように本実施例では開口率が大幅に改善されていること
がわかる。
本実施例では隣接する絵素電極４の間の幅は、絵素電極
４の形成に用いるプロセスによって決まる最小のぬき幅
以上、即ち、絵素電極４間を電気的に分離し得る最小の
幅以上に設定すればよいことになる。
４の形成に用いるプロセスによって決まる最小のぬき幅
以上、即ち、絵素電極４間を電気的に分離し得る最小の
幅以上に設定すればよいことになる。
本実施例では絵素電極４とソースバス配線との重なり幅
、及び絵素電極４と付加容量共通配線８との重なり幅を
等しく設定したが、絵素電極４とソースバス配線２との
重なりを小さくし、絵素電極４と付加容量共通配線８と
の重なりを大きくすることもできる。この場合には、絵
素電極４とソースバス配線２との間に形成される寄生容
量が小さくなり、ソースバス配線２の電位の変動に起因
する絵素電極４の電位の変動が小さくなるという利点が
ある。また、対向基板上の対向電極の電位を一定に保っ
て表示装置を駆動する場合には、付加容量共通配線８の
電位は対向基板上の対向電極の電位に等しく設定される
ので、絵素電極４と付加容量共通配線８との間には、付
加容ｆｉ２７と同様の機能を果たす寄生容量が形成され
ることになる。この寄生容量により、絵素電極４に印加
された映像信号の保持特性は、更に改善される。
、及び絵素電極４と付加容量共通配線８との重なり幅を
等しく設定したが、絵素電極４とソースバス配線２との
重なりを小さくし、絵素電極４と付加容量共通配線８と
の重なりを大きくすることもできる。この場合には、絵
素電極４とソースバス配線２との間に形成される寄生容
量が小さくなり、ソースバス配線２の電位の変動に起因
する絵素電極４の電位の変動が小さくなるという利点が
ある。また、対向基板上の対向電極の電位を一定に保っ
て表示装置を駆動する場合には、付加容量共通配線８の
電位は対向基板上の対向電極の電位に等しく設定される
ので、絵素電極４と付加容量共通配線８との間には、付
加容ｆｉ２７と同様の機能を果たす寄生容量が形成され
ることになる。この寄生容量により、絵素電極４に印加
された映像信号の保持特性は、更に改善される。
更に、絵素電極４を、その絵素電極４の前段の絵素電極
４に接続されたゲートバス配線１上に重ねた構成とする
こともできる。この構成により、絵素電極４の面積を大
きくすることができ、開口率を向上させることができる
。また、絵素電極４とゲートバス配線１との間の光の漏
れが生じないので、遮光膜をこの部分に重畳して形成す
る必要がなくなり、遮光膜と絵素電極４との重なりに起
因する開口率の低下が生じなくなる。また、ゲートバス
配線１は、絵素電極４に映像信号が入力される間だけオ
ン状態となり、それ以外の間は対向電極と同じ電位に設
定されている。従って、この場合にも、絵素電極４とゲ
ートバス配線１との間に、付加容量２７と同じ機能を果
たす寄生容量が形成される。この寄生容量により、絵素
電極４に印加された映像信号の保持特性は、更に改善さ
れる。
４に接続されたゲートバス配線１上に重ねた構成とする
こともできる。この構成により、絵素電極４の面積を大
きくすることができ、開口率を向上させることができる
。また、絵素電極４とゲートバス配線１との間の光の漏
れが生じないので、遮光膜をこの部分に重畳して形成す
る必要がなくなり、遮光膜と絵素電極４との重なりに起
因する開口率の低下が生じなくなる。また、ゲートバス
配線１は、絵素電極４に映像信号が入力される間だけオ
ン状態となり、それ以外の間は対向電極と同じ電位に設
定されている。従って、この場合にも、絵素電極４とゲ
ートバス配線１との間に、付加容量２７と同じ機能を果
たす寄生容量が形成される。この寄生容量により、絵素
電極４に印加された映像信号の保持特性は、更に改善さ
れる。
（発明の効果）
本発明のアクティブマトリクス表示装置では、信号線及
び付加容量共通配線上の全面に層間絶縁膜が形成され、
層間絶縁膜の上に絵素電極が形成されているので、絵素
電極の面積を大きく設定することができる。また、遮光
膜と絵素電極との重畳部を小さくすることができるので
、開口率を大きくすることができる。更に、本発明の表
示装置は大きな付加容量を有する構成とすることもでき
る。従って、本発明によれば、開口率が大きく、高精細
で、高い画像品位を有するアクティブマトリクス表示装
置が提供され得る。
び付加容量共通配線上の全面に層間絶縁膜が形成され、
層間絶縁膜の上に絵素電極が形成されているので、絵素
電極の面積を大きく設定することができる。また、遮光
膜と絵素電極との重畳部を小さくすることができるので
、開口率を大きくすることができる。更に、本発明の表
示装置は大きな付加容量を有する構成とすることもでき
る。従って、本発明によれば、開口率が大きく、高精細
で、高い画像品位を有するアクティブマトリクス表示装
置が提供され得る。
第１図は本発明のアクティブマトリクス表示装置の１実
施例に用いられるアクティツマトリクス基板のＴＦＴア
レイ部の平面図、第２図は第１図の■−■線に沿った断
面図、第３図は第１図の■−■線に沿った断面図、第４
図は従来のアクティブマトリクス装置の平面模式図、第
５図は第４図の表示装置に用いられるアクティブマトリ
クス基板のＴＦＴアレイ部の部分平面図、第６図は第５
図のＶｌ−Ｖｌ線に沿った断面図である。 １・・・ゲートバス配線、２・・・ソースバス配線、３
ａ、３ｂ・・・ゲート電極、４・・・絵素電極、５・・
・容量用下部電極、６・・・容量用上部電極、７ａ、７
ｂ。 ７Ｃ・・・フンタクトホール、８・・・付加容量共通配
線、１１・・・透明絶縁性基板、１２・・・半導体層、
１３・・・ゲート絶縁膜、１４・・・絶縁層、１７・・
・層間絶縁膜、２２ ・Ｔ Ｆ Ｔアレイ部、２５ ａ
、 ２５ ｂ＝−ＴＦＴ。 ２７・・・付加容量。 以上
施例に用いられるアクティツマトリクス基板のＴＦＴア
レイ部の平面図、第２図は第１図の■−■線に沿った断
面図、第３図は第１図の■−■線に沿った断面図、第４
図は従来のアクティブマトリクス装置の平面模式図、第
５図は第４図の表示装置に用いられるアクティブマトリ
クス基板のＴＦＴアレイ部の部分平面図、第６図は第５
図のＶｌ−Ｖｌ線に沿った断面図である。 １・・・ゲートバス配線、２・・・ソースバス配線、３
ａ、３ｂ・・・ゲート電極、４・・・絵素電極、５・・
・容量用下部電極、６・・・容量用上部電極、７ａ、７
ｂ。 ７Ｃ・・・フンタクトホール、８・・・付加容量共通配
線、１１・・・透明絶縁性基板、１２・・・半導体層、
１３・・・ゲート絶縁膜、１４・・・絶縁層、１７・・
・層間絶縁膜、２２ ・Ｔ Ｆ Ｔアレイ部、２５ ａ
、 ２５ ｂ＝−ＴＦＴ。 ２７・・・付加容量。 以上
Claims (1)
- 【特許請求の範囲】 １、一対の絶縁性基板と、該一対の基板の何れか一方の
基板内面にマトリクス状に配列された絵素電極と、該絵
素電極間に配線され映像信号を供給する信号線と、を備
えたアクティブマトリクス表示装置であって、 該信号線上の全面に層間絶縁膜が形成され、該層間絶縁
膜上に該絵素電極が形成されているアクティブマトリク
ス表示装置。 ２、前記絵素電極の一部が前記信号線の一部に前記層間
絶縁膜を介して重畳されている、請求項１に記載のアク
ティブマトリクス表示装置。 ３、一対の絶縁性基板と、該一対の基板の何れか一方の
基板内面にマトリクス状に配列された絵素電極と、該絵
素電極間に配線され映像信号を供給する信号線と、該絵
素電極の電荷を保持するための付加容量と、該付加容量
の一方の電極に接続された付加容量共通配線と、を備え
たアクティブマトリクス表示装置であって、 該信号線上の全面に層間絶縁膜が形成され、該層間絶縁
膜上に該絵素電極が形成され、該絵素電極の一部が該付
加容量共通配線の一部に重畳されているアクティブマト
リクス表示装置。 ４、前記一方の基板上に、半導体層、ゲート絶縁膜、及
びゲート電極が順次形成されたスタガ型の薄膜トランジ
スタを有し、該薄膜トランジスタのソース電極が前記信
号線に接続され、該薄膜トランジスタのドレイン電極が
前記絵素電極に接続されている、請求項１から３の何れ
かに記載のアクティブマトリクス表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096390A JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
| US07/678,077 US5182620A (en) | 1990-04-05 | 1991-04-02 | Active matrix display device |
| DE69120329T DE69120329T2 (de) | 1990-04-05 | 1991-04-03 | Anzeigevorrichtung mit aktiver Matrix |
| EP91302937A EP0450941B1 (en) | 1990-04-05 | 1991-04-03 | An active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096390A JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03288824A true JPH03288824A (ja) | 1991-12-19 |
| JP2622183B2 JP2622183B2 (ja) | 1997-06-18 |
Family
ID=14013154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9096390A Expired - Lifetime JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5182620A (ja) |
| EP (1) | EP0450941B1 (ja) |
| JP (1) | JP2622183B2 (ja) |
| DE (1) | DE69120329T2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257164A (ja) * | 1992-03-10 | 1993-10-08 | Sharp Corp | アクティブマトリクス基板 |
| JPH06258670A (ja) * | 1992-12-10 | 1994-09-16 | Gold Star Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US5852488A (en) * | 1992-04-28 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| US6566684B1 (en) | 1994-06-13 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor |
| US6784949B1 (en) | 1999-03-11 | 2004-08-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| US6806932B2 (en) | 1995-10-16 | 2004-10-19 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| US6914642B2 (en) | 1995-02-15 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US7206053B2 (en) | 1996-06-25 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2008122504A (ja) * | 2006-11-09 | 2008-05-29 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2009211088A (ja) * | 2002-04-24 | 2009-09-17 | E Ink Corp | 電子表示装置 |
| CN103488019A (zh) * | 2013-09-25 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其驱动方法、显示装置 |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017116959A (ja) * | 1999-04-27 | 2017-06-29 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2017151485A (ja) * | 2017-06-08 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018197868A (ja) * | 2001-11-09 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2019047135A (ja) * | 2000-02-22 | 2019-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10461140B2 (en) | 2001-11-09 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2022137096A (ja) * | 2006-04-06 | 2022-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6964890B1 (en) * | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| EP0916992B1 (en) * | 1992-09-18 | 2003-11-26 | Hitachi, Ltd. | A liquid crystal display device |
| KR100333153B1 (ko) * | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| US5491347A (en) * | 1994-04-28 | 1996-02-13 | Xerox Corporation | Thin-film structure with dense array of binary control units for presenting images |
| JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP3164489B2 (ja) * | 1994-06-15 | 2001-05-08 | シャープ株式会社 | 液晶表示パネル |
| JP3105408B2 (ja) * | 1994-10-19 | 2000-10-30 | シャープ株式会社 | 液晶表示素子 |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| FR2733342B1 (fr) * | 1995-04-20 | 1997-05-23 | France Telecom | Procede de fabrication d'une plaque d'un ecran d'affichage a cristaux liquides et a matrice active, et plaque obtenue par ce procede |
| JPH0926603A (ja) * | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6372534B1 (en) | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US5994721A (en) | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US5693567A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Separately etching insulating layer for contacts within array and for peripheral pads |
| US5648674A (en) * | 1995-06-07 | 1997-07-15 | Xerox Corporation | Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal |
| KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
| US5657101A (en) * | 1995-12-15 | 1997-08-12 | Industrial Technology Research Institute | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode |
| JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3634089B2 (ja) * | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| US6133075A (en) * | 1997-04-25 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JPH1152429A (ja) * | 1997-06-05 | 1999-02-26 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
| US6359672B2 (en) | 1997-10-20 | 2002-03-19 | Guardian Industries Corp. | Method of making an LCD or X-ray imaging device with first and second insulating layers |
| US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| US6184960B1 (en) * | 1998-01-30 | 2001-02-06 | Sharp Kabushiki Kaisha | Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| EP1041641B1 (en) * | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP3916823B2 (ja) | 1999-04-07 | 2007-05-23 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ |
| US6437839B1 (en) * | 1999-04-23 | 2002-08-20 | National Semiconductor Company | Liquid crystal on silicon (LCOS) display pixel with multiple storage capacitors |
| JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4193339B2 (ja) * | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
| EP1137055A1 (de) * | 2000-03-24 | 2001-09-26 | Infineon Technologies AG | Verfahren zur Herstellung einer Hochfrequenz-Halbleiterstruktur und Hochfrequenz-Halbleiterstruktur |
| TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| KR100481593B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 |
| KR100679512B1 (ko) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6542205B2 (en) * | 2000-08-04 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6825496B2 (en) | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3870897B2 (ja) * | 2002-01-07 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| TWI270919B (en) * | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7164155B2 (en) * | 2002-05-15 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| GB0228269D0 (en) * | 2002-12-04 | 2003-01-08 | Koninkl Philips Electronics Nv | Active matrix display devices |
| US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100670140B1 (ko) * | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
| KR101073403B1 (ko) * | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| CN101617352B (zh) * | 2007-04-24 | 2012-04-04 | 夏普株式会社 | 显示装置用基板、显示装置以及配线基板 |
| JP4862777B2 (ja) * | 2007-08-10 | 2012-01-25 | カシオ計算機株式会社 | 表示装置 |
| US8294840B2 (en) * | 2008-03-19 | 2012-10-23 | Chimei Innolux Corporation | Liquid crystal display device with fringe field switching mode |
| TW200941107A (en) * | 2008-03-28 | 2009-10-01 | Aussmak Optoelectronic Corp | E-paper apparatus and driving substrate thereof |
| TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
| TWI412857B (zh) * | 2010-08-05 | 2013-10-21 | Au Optronics Corp | 主動元件陣列基板 |
| JP5299872B2 (ja) * | 2010-11-30 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN103064224A (zh) * | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| JP6332019B2 (ja) * | 2014-12-25 | 2018-05-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器 |
| CN105425489B (zh) * | 2016-01-04 | 2018-11-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| CN106526992A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种coa基板及液晶面板 |
| US20240292663A1 (en) * | 2022-04-25 | 2024-08-29 | Hefei Boe Joint Technology Co.,Ltd. | Display Substrate and Display Apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121886A (ja) * | 1986-11-11 | 1988-05-25 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPS6476035A (en) * | 1987-09-17 | 1989-03-22 | Casio Computer Co Ltd | Manufacture of tft panel |
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4470060A (en) * | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
| JPS58172685A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
| US4704002A (en) * | 1982-06-15 | 1987-11-03 | Matsushita Electric Industrial Co., Ltd. | Dot matrix display panel with a thin film transistor and method of manufacturing same |
| US4839707A (en) * | 1987-08-27 | 1989-06-13 | Hughes Aircraft Company | LCMOS displays fabricated with implant treated silicon wafers |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| GB2213974A (en) * | 1987-12-16 | 1989-08-23 | Philips Electronic Associated | Liquid crystal display devices |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
-
1990
- 1990-04-05 JP JP9096390A patent/JP2622183B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-02 US US07/678,077 patent/US5182620A/en not_active Expired - Lifetime
- 1991-04-03 EP EP91302937A patent/EP0450941B1/en not_active Expired - Lifetime
- 1991-04-03 DE DE69120329T patent/DE69120329T2/de not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121886A (ja) * | 1986-11-11 | 1988-05-25 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPS6476035A (en) * | 1987-09-17 | 1989-03-22 | Casio Computer Co Ltd | Manufacture of tft panel |
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JPH05257164A (ja) * | 1992-03-10 | 1993-10-08 | Sharp Corp | アクティブマトリクス基板 |
| US5852488A (en) * | 1992-04-28 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JPH06258670A (ja) * | 1992-12-10 | 1994-09-16 | Gold Star Co Ltd | 液晶表示装置及びその製造方法 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US6297518B1 (en) | 1994-06-02 | 2001-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6495858B1 (en) | 1994-06-02 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having thin film transistors |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7479657B2 (en) | 1994-06-13 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US6566684B1 (en) | 1994-06-13 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor |
| US7161178B2 (en) | 1994-06-13 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch |
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| US6914642B2 (en) | 1995-02-15 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US7190418B2 (en) | 1995-10-16 | 2007-03-13 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7057691B2 (en) | 1995-10-16 | 2006-06-06 | Sharp Kabushiki Kaisha | Semiconductor device |
| US6806932B2 (en) | 1995-10-16 | 2004-10-19 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7206053B2 (en) | 1996-06-25 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6421102B2 (en) | 1998-09-21 | 2002-07-16 | Kabushiki Kaisha Advanced Display | Liquid crystal display with pixel electrodes formed in a plurality of matrix-like regions and manufacturing method thereof |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| US6784949B1 (en) | 1999-03-11 | 2004-08-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| JP2019053325A (ja) * | 1999-04-27 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017116959A (ja) * | 1999-04-27 | 2017-06-29 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| JP2019047135A (ja) * | 2000-02-22 | 2019-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10680049B2 (en) | 2001-11-09 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2018197868A (ja) * | 2001-11-09 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US10461140B2 (en) | 2001-11-09 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US11063102B2 (en) | 2001-11-09 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2009211088A (ja) * | 2002-04-24 | 2009-09-17 | E Ink Corp | 電子表示装置 |
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| JP2022137096A (ja) * | 2006-04-06 | 2022-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2008122504A (ja) * | 2006-11-09 | 2008-05-29 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| CN103488019A (zh) * | 2013-09-25 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其驱动方法、显示装置 |
| JP2017151485A (ja) * | 2017-06-08 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0450941B1 (en) | 1996-06-19 |
| US5182620A (en) | 1993-01-26 |
| JP2622183B2 (ja) | 1997-06-18 |
| EP0450941A3 (en) | 1992-08-05 |
| DE69120329T2 (de) | 1996-11-21 |
| DE69120329D1 (de) | 1996-07-25 |
| EP0450941A2 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP3464944B2 (ja) | 薄膜トランジスタ基板、その製造方法および液晶表示装置 | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| KR20010092358A (ko) | 액정표시장치 | |
| JPS60216377A (ja) | 液晶表示器 | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JP2000196104A (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US8089574B2 (en) | Active matrix substrate, display, and television receiver | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |