JP3989761B2 - 半導体表示装置 - Google Patents

半導体表示装置 Download PDF

Info

Publication number
JP3989761B2
JP3989761B2 JP2002107216A JP2002107216A JP3989761B2 JP 3989761 B2 JP3989761 B2 JP 3989761B2 JP 2002107216 A JP2002107216 A JP 2002107216A JP 2002107216 A JP2002107216 A JP 2002107216A JP 3989761 B2 JP3989761 B2 JP 3989761B2
Authority
JP
Japan
Prior art keywords
film
insulating film
inorganic insulating
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002107216A
Other languages
English (en)
Other versions
JP2003302917A (ja
JP2003302917A5 (ja
Inventor
舜平 山崎
智史 村上
昌彦 早川
清 加藤
光明 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002107216A priority Critical patent/JP3989761B2/ja
Priority to US10/400,427 priority patent/US7671369B2/en
Priority to TW092107910A priority patent/TWI264822B/zh
Priority to KR1020030021881A priority patent/KR101013473B1/ko
Priority to CNB031103537A priority patent/CN100350632C/zh
Publication of JP2003302917A publication Critical patent/JP2003302917A/ja
Publication of JP2003302917A5 publication Critical patent/JP2003302917A5/ja
Application granted granted Critical
Publication of JP3989761B2 publication Critical patent/JP3989761B2/ja
Priority to US12/711,611 priority patent/US8008666B2/en
Priority to KR1020100037619A priority patent/KR101013487B1/ko
Priority to KR1020100104026A priority patent/KR101035346B1/ko
Priority to US13/217,322 priority patent/US8415669B2/en
Priority to US13/857,659 priority patent/US8835271B2/en
Priority to US14/481,458 priority patent/US9666614B2/en
Priority to US15/598,651 priority patent/US10083995B2/en
Priority to US16/107,536 priority patent/US11101299B2/en
Priority to US17/401,360 priority patent/US20220077199A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、有機樹脂膜を層間絶縁膜に用いた半導体表示装置に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、半導体装置の１つであるアクティブマトリクス型の半導体表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたＴＦＴは、従来の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
【０００３】
ＴＦＴは、半導体膜に一導電型を付与する不純物が添加されることで得られる活性層と、ゲート電極と、活性層とゲート電極の間に設けられたゲート絶縁膜とからなる。そして一般的には、該ＴＦＴを覆って絶縁膜からなる層間絶縁膜が形成され、該層間絶縁膜上にＴＦＴに電気的に接続される配線が形成される。
【０００４】
層間絶縁膜の表面は十分に平坦化されていないと、ＴＦＴに電気的に接続される配線を該層間絶縁膜上に形成したときに、配線の断線を引き起こしたり、配線が部分的に薄くなることで配線抵抗が高まったりする。また配線の他に、層間絶縁膜上に画素電極を形成する場合、層間絶縁膜の表面の凹凸によって画素電極の表面に凹凸が形成されたり、画素電極の厚さを均一にすることができなかったりし、それが表示にむらとなって現れることがある。
【０００５】
よって、ＴＦＴの有する形状によって該層間絶縁膜の表面に凹凸が現れないように、例えば１〜５μm程度に層間絶縁膜を十分厚くしておく必要がある。
【０００６】
層間絶縁膜には、無機の絶縁膜（以下、無機絶縁膜とする）と、絶縁性を有する有機樹脂からなる絶縁膜（以下、有機樹脂膜とする）とに大別される。
【０００７】
無機絶縁膜は、ＣＶＤ法やスパッタ法などの気相成長法を用いて成膜される。よって、無機絶縁膜を層間絶縁膜とする場合、気相成長法を用いて、表面が平坦化できる程度に厚く成膜しなくてはならないため、処理に時間がかかるという欠点がある。
【０００８】
一方、有機樹脂膜を用いる場合、ＴＦＴが形成された基板に有機樹脂を塗布することで成膜できるので、容易に表面が平坦化された層間絶縁膜を形成することができる。
【０００９】
【発明が解決しようとする課題】
ところで、ＴＦＴに接続される配線は、コンタクトホールを開口した層間絶縁膜上に導電性を有する膜（以下、導電膜）を成膜し、該導電膜をエッチングすることによって形成される。
【００１０】
このとき導電膜のエッチングは、ウェットエッチングでもドライエッチングでもどちらでも用いることができるが、ウェットエッチは等方性のエッチングであるため、３μm以下の配線パターンの微細化に対応できない。一方、ドライエッチは異方性のエッチングが可能であるため、配線パターンの微細化に対応可能である。
【００１１】
しかし、ドライエッチングの問題点は、有機樹脂膜からなる層間絶縁膜上の導電膜をドライエッチングしたときに、該有機樹脂膜の表面が荒れてしまうことである。該有機樹脂膜の表面が荒れてしまうと、該有機樹脂膜上に形成される画素電極の表面の平坦性が損なわれるため、画素の表示に影響を与える。
【００１２】
また、有機樹脂は吸水性が高く、現像の際に用いられるアルカリ性の水溶液中の水分を含んで膨潤してしまうので、現像後に加熱処理して膜中の水分を飛ばす工程を設ける必要がある。さらに、加熱処理して水分を飛ばしても、隣接する膜や大気中の水分を吸湿し、その膜中の水分が、有機樹脂膜に接して形成されている配線を時間の経過と共に腐食させ、長期的なパネルの信頼性を損なわせうる。
【００１３】
本発明は上記問題に鑑み、成膜時間を抑えつつ表面の平坦性を得ることができ、水分除去を目的とした加熱処理の処理時間を抑えることができ、なおかつ層間絶縁膜中の水分が隣接する膜または電極に放出されるのを防ぐことができる、層間絶縁膜を有する半導体表示装置の提供を課題とする。
【００１４】
また、薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子や発光素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行われている。しかしながら、本出願人の研究により以下の事実が判明した。即ち、層間絶縁膜として樹脂膜を用い、ドライエッチング技術を用いてコンタクトホールを形成した場合、完成した薄膜トランジスタのしきい値電圧（Ｖｔｈ）が大きくばらついてしまうという事実が判明している。例えば、図２４に示すデータは、ＳＯＩ基板上に形成した薄膜トランジスタのしきい値電圧のばらつきについて、調べた結果である。図中の黒丸印は、層間絶縁膜として窒化シリコン膜（ＳｉＮ）とアクリル膜の積層構造を用いた場合、また図中の白抜き三角印は、層間絶縁膜として窒化酸化シリコン膜（ＳｉＮＯ）と酸化窒化シリコン膜（ＳｉＯＮ）の積層構造を用いた場合を示している。また、いずれの場合もコンタクトホールの開口にはドライエッチング技術を用いている。なお、「ＳｉＮＯ」と「ＳｉＯＮ」の表記の違いは、前者は酸素よりも窒素を多く含み、後者は窒素よりも酸素を多く含むという意味で使い分けている。
【００１５】
図２４のデータは、しきい値電圧のばらつきを統計処理により評価したグラフであり、横軸にチャネル長（キャリア移動の長さ）、縦軸にＶｔｈばらつきを表している。近年、統計処理として「四分位偏差」というものが知られている。四分位偏差とは、正規確率グラフにおいて、２５％の値と７５％の値の差であり、異常値に影響されない統計処理として注目されている。本出願人は、この四分位偏差（２５％分位偏差ともいう。）を元に、１６％の値と８４％の値の差を１６％分位偏差と定義し、その値を「Ｖｔｈばらつき」として縦軸にプロットしている。なお、１６％分位偏差は、正規確率分布で言う±σに相当するため、それぞれ係数をかけて±３σと見なせる値としたものをデータプロットに用いている。同データを見る限り、層間絶縁膜にアクリル膜を用いたものは、ばらつきがｎチャネル型ＴＦＴで約４倍、ｐチャネル型ＴＦＴで約２倍の差が出ており、明らかにアクリル膜を用いた方がばらつきが大きい。本出願人は、ドライエッチング時のプラズマダメージがアクリル膜に電荷を捕獲させ、その結果としてしきい値電圧がばらつく要因となっているのではないかと推測している。
【００１６】
本発明は、前掲の問題に鑑みてなされたものであり、有機樹脂膜を層間絶縁膜として用いた表示装置の作製にあたって、薄膜トランジスタをそのしきい値電圧をばらつかせることなく作製する技術を提供し、表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させることを課題とする。また、併せて表示装置の画質の向上を達成することを課題とする。
【００１７】
【課題を解決するための手段】
本発明では、ポジ型の感光性アクリル樹脂を含む有機樹脂膜の周囲を、有機樹脂と比較して水分を透過させにくい窒素を含む絶縁膜で囲むようにした。
【００１８】
具体的には、ＴＦＴを形成した後、該ＴＦＴを覆うように、有機樹脂と比較して水分を透過させにくい窒素を含む無機絶縁膜を成膜する。次に、感光性のアクリル樹脂を含む有機樹脂を塗布し、該膜を部分的に露光することで開口する。その後、開口された有機樹脂膜を覆うように、有機樹脂と比較して水分を透過させにくい窒素を含む無機絶縁膜を成膜する。そして、該有機樹脂膜の開口部において、ゲート絶縁膜と、２層の窒素を含む無機絶縁膜とをエッチングにより部分的に開口し、ＴＦＴの活性層を露出させる。
【００１９】
このエッチングの際に、後の工程において表面に配線または画素電極等の、水分の影響及び表面の凹凸の影響を回避したい部分が形成される領域において、有機樹脂膜が露出しないようにすることが肝要である。またそれ以外の領域においても、完全に無機絶縁膜で覆ってしまっても良い。
【００２０】
一般的に無機絶縁膜は、アクリル樹脂に代表されるような有機樹脂膜に比べて、ドライエッチングによるエッチングダメージが少ないため、表面の荒れが小さい。よって、後に形成される画素電極等の表面に凹凸が現れたり、画素電極の厚さが不均一になったりするのを防ぐことができるので、表示にむらが生じるのを防ぐことができる。
【００２１】
また有機樹脂膜を、該有機樹脂と比較して水分を透過させにくい窒素を含む無機絶縁膜で覆うことで、有機樹脂膜からの水分の放出を抑えることができ、また逆に有機樹脂が水分を含んで膨潤するのを防ぐことができる。よって、配線が有機樹脂膜から放出される水分により腐食するのを防ぐことができる。さらに、有機発光素子（ＯＬＥＤ：Organic Light Emitting Diode）に代表される発光素子を用いた発光装置の場合、有機樹脂膜から放出される水分により発光素子の輝度が劣化するのを防ぐことができる。
【００２２】
さらに、有機樹脂膜が露出しないように無機絶縁膜で全体を覆ってしまうことで、現像の際に用いられるアルカリ性の水溶液中の水分を含んで膨潤するのを防ぐことができ、現像後の水分除去を目的とした加熱処理の処理時間を抑えることができる。さらに、有機樹脂膜中の水分が隣接する膜または電極に放出されるのをより防ぐことができ、長期的なパネルの信頼性を高めることができる。
【００２３】
なお、本発明では有機樹脂膜として、感光性のアクリル樹脂を用いている。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。図１に、ポジ型のアクリル樹脂の開口部と、ネガ型のアクリル樹脂の開口部の断面図を示す。
【００２４】
ポジ型のアクリル樹脂の場合図１（Ａ）に示すように、第１無機絶縁膜７０００を成膜した後に、ポジ型のアクリルの有機樹脂膜を成膜し、該有機樹脂膜の開口しようとする部分を感光させる。その後、現像により感光した部分を除去し、第１の無機絶縁膜７０００を露出させる。そして、該開口部が形成されたポジ型有機樹脂膜７００１と、第１無機絶縁膜７０００の露出した部分を覆うように、第２無機絶縁膜７００２を成膜する。
【００２５】
図１（Ｂ）に、開口されたポジ型有機樹脂膜７００１の断面の拡大図を示す。図１（Ｂ）に示すように、開口部の断面は曲線を描いており、ポジ型有機樹脂膜７００１の表面の各部位における接線の、基板方向（水平方向）に対する傾きは、開口部から離れるほど小さくなっている。言いかえると、各接点Ｒ１、Ｒ２、Ｒ３における曲率半径は、開口部から離れるほど連続的に長くなっていて、基板と平行な面内に主軸を有する放物線を描いている。そして、全ての接点Ｒ１、Ｒ２、Ｒ３の曲率中心はポジ型有機樹脂膜７００６側（基板側）に存在する。
【００２６】
ポジ型のアクリルを用いた場合、開口部のポジ型有機樹脂膜７００１の途切れる部分の接点における接線の、基板に対する角度θを３０°以上６５°以下にすることができる。
【００２７】
このように、ポジ型の有機樹脂膜の場合、開口部における有機樹脂膜の表面の曲率中心が全て基板側に存在しており、エッチング不良によって膜の一部が開口したい部分に残りにくい。よって、コンタクト不良が発生しにくく、歩留りの向上につながる。
【００２８】
ネガ型のアクリル樹脂の場合図１（Ｃ）に示すように、第１無機絶縁膜７００５を成膜した後に、ネガ型のアクリルの有機樹脂膜を成膜し、該有機樹脂膜の開口しようとする部分以外を感光させる。その後、現像により感光していない部分を除去し、第１の無機絶縁膜７００５を露出させる。そして、該開口部が形成されたネガ型有機樹脂膜７００６と、第１無機絶縁膜７００５の露出した部分を覆うように、第２無機絶縁膜７００７を成膜する。
【００２９】
図１（Ｄ）に、開口されたネガ型有機樹脂膜７００６の断面の拡大図を示す。図１（Ｄ）に示すように、開口部の断面は曲線を描いており、ネガ型有機樹脂膜７００６の表面の各部位における接線の、基板方向（水平方向）に対する傾きは、開口部の接点Ｒ０から開口部の外側に向かって離れるほど小さくなっている。言いかえると、各接点Ｒ１、Ｒ２、Ｒ３における曲率半径は、接点Ｒ０から開口部の外側に向かって離れるほど連続的に長くなっている。例えばポジ型の感光性アクリルの場合、露光の条件にもよるが、端部において最小の曲率半径が３〜３０μｍ程度になる。そして接点Ｒ０から開口部の中心に向かって接線の傾きが小さくなり、曲率半径も連続的に長くなっている。そして、接点Ｒ０から開口部の外側にある接点Ｒ１、Ｒ２、Ｒ３の曲率中心はネガ型有機樹脂膜７００６側（基板側）に存在し、接点Ｒ０から開口部の中心側にある接点Ｒ−１の曲率中心はネガ型有機樹脂膜７００６の反対側（基板とは反対側）に存在する。
【００３０】
このように、ネガ型の有機樹脂膜の場合、開口部における有機樹脂膜の表面の曲率中心が、接点Ｒ０から中心に向かって、基板とは反対側に存在する。接点Ｒ０からネガ型の有機樹脂膜７００６が途切れる所までの距離が長ければ長いほど、開口部の面積が小さくなり、コンタクト不良を引き起こしやすくなる。この距離はエッチングの条件や、開口する前の有機樹脂膜の厚さによって変わる。また図１ではアクリル樹脂の場合を例に挙げて説明しているが、アクリル以外の有機樹脂膜を用いた場合、その樹脂の組成によっても、接点Ｒ０から有機樹脂膜７００６が途切れる所までの距離が変わってくる。よって、ネガ型の感光性有機樹脂を用い、図１（Ｃ）、（Ｄ）に示した断面形状を形成する場合でも、接点Ｒ０からネガ型の感光性有機樹脂７００６が途切れる所までの距離を、開口部の面積を十分確保できる程度に短くすることができれば用いることも可能である。
【００３１】
しかしやはり、図１（Ａ）、（Ｂ）に示した断面形状を形成することができる有機樹脂のほうが、図１（Ｃ）、（Ｄ）に示した断面形状を形成する有機樹脂よりも、層間絶縁膜の一部として用いるのに好ましい。ただし全てのポジ型の感光性有機樹脂が、図１（Ａ）、（Ｂ）に示した断面形状を形成することができるとは限らない。ポジ型のアクリルは図１（Ａ）、（Ｂ）に示した断面形状を形成することができるが、ポジ型のポリイミドは形成することができない。
【００３２】
また、非感光性の有機樹脂を用いた場合、層間絶縁膜に開口を形成するためには一般的にドライエッチングが用いられる。ドライエッチングは活性なラジカルや反応性ガスのプラズマを用いたエッチング法である。層間絶縁膜はゲート絶縁膜の１０倍程度の厚さを有しているため、開口を目的としたドライエッチングに時間がかかる。ＴＦＴの形成された基板がプラズマに曝されている時間が長いと、ゲート絶縁膜にホールがトラップされる所謂チャージングダメージにより、ＴＦＴの閾値がプラス側へバラツキやすくなる。よって本発明のように感光性の有機樹脂を用いて、ウェットエッチングにより開口を形成することで、ドライエッチングを用いる時間を大幅に削減することができ、ＴＦＴの閾値のバラツキを抑えることができる。
【００３３】
そして本発明ではさらに、ＴＦＴのゲート電極と、半導体表示装置の駆動回路に用いられる容量の電極とを同時に形成し、またＴＦＴに電気的に接続される配線と該容量のもう一方の電極とを同時に形成する。そして、有機樹脂膜の開口部において、２層の無機絶縁膜を２つの電極で挟んで重ね合わせることで、保持容量を形成する。
【００３４】
半導体表示装置は、その駆動回路がシリコン基板上に形成されており、ＦＰＣのピン数を削減することができ、物理的な衝撃耐性を高めることができ、半導体表示装置自体の大きさを抑えることができる。またＦＰＣの接続不良に起因する歩留りの低下を抑えることができる。
【００３５】
なお、駆動回路として代表的に、画素部に設けられた複数の画素のうちの１つまたは幾つかを順に選択する走査線駆動回路と、選択された画素に画像情報を有する信号（ビデオ信号）を入力する信号線駆動回路とが挙げられる。いずれの駆動回路も、本発明を用いて形成することが可能である。特に本発明を用いて形成される容量は、例えば信号線駆動回路の、容量分割型のＤ／Ａ変換回路が有する容量として用いることが可能である。
【００３６】
また、シリコン基板上に形成されてきたコントローラやＣＰＵ等の、半導体表示装置に用いられるその他半導体回路も、本発明を用いて、ガラス基板上に一体形成することが可能である。特に、本発明の容量を用いて作製される容量は、昇圧回路、ＤＲＡＭ（Dynamic Random Access Memory）、アナログラッチ、容量分割型のＤ／Ａ変換回路、静電対策用の保護回路など、あらゆる回路が有する容量に用いることができる。
【００３７】
コントローラやＣＰＵ等の、半導体表示装置に用いられるその他回路も、ガラス基板上に一体形成することで、ＦＰＣのピン数をさらに削減することができ、物理的な衝撃耐性を高めることができ、半導体表示装置自体の大きさを抑えることができる。またＦＰＣの接続不良に起因する歩留りの低下をもっと抑えることができる。
【００３８】
【発明の実施の形態】
図２に、ポジ型の感光性ポリイミドを用いた場合の、開口部における断面の拡大図を示す。ポジ型のアクリルを用いた場合と同様に、図２に示すように、第１無機絶縁膜を成膜した後、ポジ型ポリイミドを成膜する。そして、開口する部分を感光させ、現像することによって開口部を形成し、第１の無機絶縁膜７０１０を露出させる。そして開口部が形成されたポジ型ポリイミド膜７０１１と、第１無機絶縁膜７０１０の露出した部分を覆うように、第２無機絶縁膜７０１２を成膜する。
【００３９】
開口部が形成されたポジ型ポリイミド膜７０１１は、開口部において端部が十分に丸みを帯びていないため、第２無機絶縁膜７０１２上に配線を形成したときに該端部において配線の膜厚が薄くなり、配線抵抗を高めてしまう。また第２無機絶縁膜を気相成長法で形成した場合、ポジ型ポリイミド膜７０１１の開口部における端部が、十分に丸みを帯びていないため、成膜した際に端部７０１３に第２無機絶縁膜７０１２が他の部分に比べて厚く成膜されてしまうことがある。これは、薄膜を構成する材料分子が、被形成面に付着すると安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった形状（凸部となる形状）の部分に集まりやすいためである。この傾向は、特に蒸着法において顕著である。端部７０１３において第２無機絶縁膜７０１２が部分的に厚く成膜されてしまうと、ことさら端部において配線の膜厚が薄くなってしまい、配線抵抗を高めてしまう。
【００４０】
よって、図２に示すように、開口部の端部が曲線を描かない断面形状を形成するポジ型の感光性ポリイミドや、その他の有機樹脂を、本発明の層間絶縁膜の一部として用いるのは好ましくない。
【００４１】
次に、無機絶縁膜をエッチングして開口することにより、コンタクトホールを形成したときの、コンタクトホール付近の断面について説明する。図１（Ａ）に示した状態まで形成した後、図３（Ａ）に示すようにレジストマスク７０２１を形成し、第１無機絶縁膜７０００、第２無機絶縁膜７００２及び第１無機絶縁膜と半導体膜との間に形成されているゲート絶縁膜７０２２とをドライエッチングして、コンタクトホール７０２３を形成する。
【００４２】
なお、図３（Ｂ）は、基板の上面から見たコンタクトホール付近の様子であり、図面を見やすくするため、レジストマスク７０２１を除去した後の様子を示している。図３（Ｂ）のＡ−Ａ’における断面が、図３（Ａ）に相当する。
【００４３】
コンタクトホール７０２３は、ポジ型有機樹脂膜７００１に形成された開口部７０２４内に形成される。そして、図３（Ｃ）に示すように、コンタクトホール７０２３を覆って第２無機絶縁膜７００２上に、導電膜７０２５を成膜する。そして導電膜７０２５をパターニングして、配線を形成する。
【００４４】
図４に、配線と、ポジ型有機樹脂膜７００１の開口部７０２４と、コンタクトホール７０２３との位置関係を示す。図４（Ａ）に、コンタクトホール７０２３付近の上面図を示す。なお、図４（Ｂ）に、図４（Ａ）のＡ−Ａ’における断面図を示す。
【００４５】
導電膜７０２５をパターニングすることで得られる配線７０２６は、開口部７０２４のほぼ中心に形成されたコンタクトホール７０２３を介して、ゲート絶縁膜７０２２の下に形成されている半導体膜７３００と接続している。
【００４６】
このように、コンタクトホール７０２３は、必ず開口部７０２４内に収まるように形成し、コンタクトホール７０２３の形成により、コンタクトホール７０２３においてポジ型有機樹脂膜７００１が露出しないようにする。
【００４７】
なお、図４（Ａ）、（Ｂ）では、コンタクトホール７０２３が開口部７０２４のほぼ中心に位置するようにレイアウトされているが、本発明はこの構成に限定されない。コンタクトホール７０２３は開口部７０２４内に収まっていれば良く、一方向に寄っていても良い。
【００４８】
図４（Ｃ）に、コンタクトホール７０２３が開口部７０２４内において一方向に寄っている場合の、コンタクトホール７０２３付近の上面図を示す。なお、図４（Ｄ）に、図４（Ｃ）のＢ−Ｂ’における断面図を示す。
【００４９】
導電膜７０２５をパターニングすることで得られる配線７０２６は、開口部７０２４内において、図面で上側の方向に寄っているコンタクトホール７０２３を介して、ゲート絶縁膜７０２２の下に形成されている半導体膜（図示していない）と接続している。
【００５０】
次に、本発明の半導体表示装置における、ＴＦＴと容量の構造について、図５を用いて説明する。
【００５１】
図５（Ａ）において、絶縁表面８０００上にＴＦＴ８００１が形成されている。ＴＦＴ８００１はトップゲート型であり、半導体膜８００２と、該半導体膜８００２と接しているゲート絶縁膜８００３と、該ゲート絶縁膜に接しているゲート電極８００４とを有している。半導体膜８００２は絶縁表面８０００と接している。半導体膜８００２はチャネル形成領域８００５と、該チャネル形成領域を挟んで存在している不純物領域８００６とを有している。
【００５２】
一方、ゲート絶縁膜８００３上に形成されている容量用第１電極８００７は、ゲート電極８００４と同じ導電膜から形成することができる。
【００５３】
そして、ＴＦＴ８００１及び容量用電極８００７を覆うように、第１無機絶縁膜８００８が形成されている。第１無機絶縁膜は、窒素を含む絶縁膜であり、後に形成される有機樹脂膜よりも水分を透過しにくい性質を有している。
【００５４】
そして、第１無機絶縁膜上に感光性の有機樹脂を塗布した後、焼成し、開口したい部分を感光して現像することで、開口部を有する有機樹脂膜８００９が形成されている。この時点で、開口部において第１無機絶縁膜８００８の一部が露出している。
【００５５】
そして、有機樹脂膜８００９と、開口部において露出している第１無機絶縁膜８００８の一部を覆って、第２無機絶縁膜８０１０を形成する。第２無機絶縁膜８０１０は、第１無機絶縁膜８００８と同様に、窒素を含む絶縁膜であり、後に形成される有機樹脂膜よりも水分を透過しにくい性質を有している。
【００５６】
なお、第１無機絶縁膜８００８と第２無機絶縁膜８０１０は、容量の誘電体として用いるため、厚すぎると容量の容量値を小さくしてしまい、成膜にかかる処理時間が抑えられなくなる。逆に薄すぎると、水分の透過を防ぐという効果が薄くなってしまう。第１無機絶縁膜８００８と第２無機絶縁膜８０１０は、それぞれ１０ｎｍ〜２００ｎｍ程度の膜厚を有しているのが好ましく、２層合わせた膜厚が２０ｎｍ〜４００ｎｍ程度であるのが好ましい。
【００５７】
そして、有機樹脂膜８００９の開口部において、半導体膜の一部を露出させるように、ゲート絶縁膜８００３、第１無機絶縁膜８００８及び第２無機絶縁膜８０１０を、ドライエッチングして、コンタクトホールを形成する。このとき、半導体膜８００２はエッチングストッパーとしての効果を有している。
【００５８】
このとき、容量用第１電極８００７の上に存在する第１無機絶縁膜８００８及び第２無機絶縁膜８０１０は、エッチングされないように、レジストマスクで覆っておく。
【００５９】
そして、レジストマスクを現像液で除去する。現像液は一般的にアルカリの水溶液が用いられており、水分を多く含んでいる。本発明では、有機樹脂膜８００９が第１無機絶縁膜８００８及び第２無機絶縁膜８０１０に覆われているため、直接現像液に曝されることがない。よって、現像液の水分が有機樹脂膜８００９に入り込みにくく、膨潤しにくい。よって、現像液によってレジストマスクを除去した後、水分除去を目的とした加熱処理の時間を短縮化することができる。
【００６０】
そして、コンタクトホールを覆うように、第２無機絶縁膜８０１０上に導電膜を成膜する。そして、該導電膜をエッチングすることで、半導体膜８００２に接続された配線８０１１と、容量用第２電極８０１２とが形成される。容量用第２電極８０１２は、第１無機絶縁膜８００８及び第２無機絶縁膜８０１０を間に挟んで、容量用第１電極８００７と重なっている。この、容量用第２電極８０１２と、第１無機絶縁膜８００８及び第２無機絶縁膜８０１０と、容量用第１電極８００７とによって、保持容量８０１３が形成されている。
【００６１】
本発明では、この保持容量８０１３を、半導体表示装置の駆動回路、ＣＰＵ、コントローラ、その他の回路に含まれる容量として用いることに特徴を有している。
【００６２】
なお、ＴＦＴ８００１は、トップゲート型でもボトムゲート型でもどちらでも良い。
【００６３】
なお、図５（Ａ）の保持容量に加えて、さらに、半導体膜と容量用第１電極８００７との間で保持容量を形成しても良い。図２１に、容量用の半導体膜８０５０と、容量用第１電極８０５１とを、ゲート絶縁膜８０５２を間に挟んで重ね合わせることで、第１の保持容量８０５３を形成している例を示す。また図５（Ａ）と同様に、容量用第１電極８０５１と容量用第２電極８０５４とを、間に第１の無機絶縁膜８０５５及び第２の無機絶縁膜８０５６を挟んで重ね合わせることで、第２の保持容量８０５７を形成している。このように、容量を上下で形成することで、同じ面積での容量値を高めることができる。
【００６４】
図５（Ｂ）に、ＴＦＴがボトムゲートの場合の、本発明の半導体表示装置の構造を示す。
【００６５】
図５（Ｂ）において、絶縁表面８１００上にＴＦＴ８１０１が形成されている。ＴＦＴ８１０１はボトムゲート型であり、半導体膜８１０２と、該半導体膜８１０２と接しているゲート絶縁膜８１０３と、該ゲート絶縁膜に接しているゲート電極８１０４とを有している。ゲート電極８１０４は絶縁表面８１００と接している。半導体膜８１０２はチャネル形成領域８１０５と、該チャネル形成領域を挟んで存在している不純物領域８１０６とを有している。また８１１５は半導体膜に不純物を添加するときにマスクとして用いる絶縁膜であり、ここではチャネル保護膜と呼ぶ。
【００６６】
一方、絶縁表面８１００上に形成されている容量用第１電極８１０７は、ゲート電極８１０４と同じ導電膜から形成することができる。
【００６７】
そして、ＴＦＴ８１０１及び容量用第１電極８１０７を覆うように、第１無機絶縁膜８１０８が形成されている。そして、第１無機絶縁膜上に感光性の有機樹脂を塗布した後、焼成し、開口したい部分を感光して現像することで、開口部を有する有機樹脂膜８１０９が形成されている。この時点で、開口部において第１無機絶縁膜８１０８の一部が露出している。
【００６８】
そして、有機樹脂膜８１０９と、開口部において露出している第１無機絶縁膜８１０８の一部を覆って、第２無機絶縁膜８１１０を形成する。第２無機絶縁膜８１１０は、第１無機絶縁膜８１０８と同様に、窒素を含む絶縁膜であり、後に形成される有機樹脂膜よりも水分を透過しにくい性質を有している。
【００６９】
なお、第１無機絶縁膜８１０８と第２無機絶縁膜８１１０は、容量の誘電体として用いるため、厚すぎると容量の容量値を小さくしてしまい、成膜にかかる処理時間が抑えられなくなる。逆に薄すぎると、水分の透過を防ぐという効果が薄くなってしまう。また、ボトムゲート型のＴＦＴの場合、容量用第１電極８１０７と容量用第２電極８１１２との間にゲート絶縁膜８１０３も存在しており、誘電体の一部として用いられる。よって、ゲート絶縁膜８１０３の膜厚を考慮して、第１無機絶縁膜８１０８と第２無機絶縁膜８１１０の膜厚を決める必要がある。第１無機絶縁膜８１０８と第２無機絶縁膜８１１０は、それぞれ１０ｎｍ〜２００ｎｍ程度の膜厚を有しているのが好ましく、ゲート絶縁膜と３層合わせた膜厚が３０ｎｍ〜５００ｎｍ程度であるのが好ましい。
【００７０】
そして、有機樹脂膜８１０９の開口部において、半導体膜の一部を露出させるように、ゲート絶縁膜８１０３、第１無機絶縁膜８１０８及び第２無機絶縁膜８１１０を、ドライエッチングして、コンタクトホールを形成する。このとき、半導体膜８１０２はエッチングストッパーとしての効果を有している。
【００７１】
このとき、容量用第１電極８１０７の上に存在する第１無機絶縁膜８１０８及び第２無機絶縁膜８１１０は、エッチングされないように、レジストマスクで覆っておく。
【００７２】
そして、レジストマスクを現像液で除去する。現像液は一般的にアルカリの水溶液が用いられており、水分を多く含んでいる。本発明では、有機樹脂膜８１０９が第１無機絶縁膜８１０８及び第２無機絶縁膜８１１０に覆われているため、直接現像液に曝されることがない。よって、現像液の水分が有機樹脂膜８１０９に入り込みにくく、膨潤しにくい。よって、現像液によってレジストマスクを除去した後、水分除去を目的とした加熱処理の時間を短縮化することができる。
【００７３】
そして、コンタクトホールを覆うように、第２無機絶縁膜８１１０上に導電膜を成膜する。そして、該導電膜をエッチングすることで、半導体膜８１０２に接続された配線８１１１と、容量用第２電極８１１２とが形成される。容量用第２電極８１１２は、第１無機絶縁膜８１０８及び第２無機絶縁膜８１１０を間に挟んで、容量用第１電極８１０７と重なっている。この、容量用第２電極８１１２と、第１無機絶縁膜８１０８及び第２無機絶縁膜８１１０と、容量用第１電極８１０７とによって、保持容量８１１３が形成されている。
【００７４】
次に、本発明を用いて作製された半導体表示装置の駆動回路の構成について、一例を挙げて説明する。
【００７５】
図６（Ａ）に、本発明の半導体表示装置のブロック図を示す。１１５は信号線駆動回路、１１６は走査線駆動回路、１２０は画素部である。信号線駆動回路１１５は、シフトレジスト回路１１５＿１、レベルシフト回路１１５＿２、サンプリング回路１１５＿３を有している。なお、図６では、レベルシフト回路１１５＿２をシフトレジスト回路１１５＿１とサンプリング回路１１５＿３の間に設けられているが、シフトレジスト回路１１５＿１の中にレベルシフト回路１１５＿２が組み込まれている構成にしても良い。
【００７６】
また１２１は昇圧回路であり、供給された電源電圧から、駆動回路に供給される様々な高さの電源電圧を生成することができる。
【００７７】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスト回路１１５＿１に供給されると、シフトレジスト回路１１５＿１ではビデオ信号をサンプリングするタイミングを制御するための、タイミング信号を生成する。
【００７８】
生成されたタイミング信号は、レベルシフト回路１１５＿２に供給される。一方、昇圧回路１２１において生成された電源電圧は、レベルシフト回路に供給されており、レベルシフト回路１１５＿２では、供給された電源電圧を用いて、タイミング信号の電圧の振幅を増幅する。
【００７９】
レベルシフト回路１１５＿２において増幅されたタイミング信号は、サンプリング回路１１５＿３に入力される。そしてサンプリング回路１１５＿３に入力されたビデオ信号は、サンプリング回路１１５＿３に入力されたタイミング信号に同期してサンプリングされ、信号線を介して画素部１２０に入力される。
【００８０】
図６（Ｂ）に、昇圧回路１２１の回路図の一例を示す。図６（Ｂ）に示した昇圧回路は、２つのｎチャネル型ＴＦＴ１２２、１２３と、２つの保持容量１２４、１２５とを有している。なおここで示す昇圧回路はほんの一例であり、本発明はこの昇圧回路に限定されない。
【００８１】
ｎチャネル型ＴＦＴ１２２のゲートとドレインには、共に電源電圧Ｖｄｄが供給されている。なおＶｄｄ＞Ｇｎｄである。またｎチャネル型ＴＦＴ１２３のゲートとドレインは、共にｎチャネル型ＴＦＴ１２２のソースに接続されている。容量１２４が有する２つの容量用電極は、１つはｎチャネル型ＴＦＴ１２２のソースに接続されており、もう１つにはクロック信号ＣＬＫが供給されている。また、容量１２５が有する２つの容量用電極は、１つはｎチャネル型ＴＦＴ１２３のソースに接続されており、もう１つにはＧｎｄにおとされている。ｎチャネル型ＴＦＴ１２３のソースの電圧が、電源電圧としてレベルシフト回路１１５＿２に供給されている。
【００８２】
図７（Ａ）に、図６（Ｂ）で示した昇圧回路の上面図を示す。なお、図７（Ａ）のＡ−Ａ’における断面図が図７（Ｂ）に相当する。
【００８３】
ｎチャネル型ＴＦＴ１２３は、半導体膜１２４と、ゲート絶縁膜１２５と、ゲート電極１２６とを有している。そしてｎチャネル型ＴＦＴ１２３は第１無機絶縁膜１２８で覆われている。また第１無機絶縁膜１２８上に開口部を有する有機樹脂膜１２９が形成されており、有機樹脂膜１２９を覆って第２無機絶縁膜１３０が形成されている。
【００８４】
配線１２７は、有機樹脂膜１２９の開口部において、ゲート絶縁膜１２５、第１無機絶縁膜１２８及び第２無機絶縁膜１３０に形成されたコンタクトホールを介して、ゲート電極１２６と半導体膜１２４に接続されている。また、配線１３１は、有機樹脂膜１２９の開口部において、ゲート絶縁膜１２５、第１無機絶縁膜１２８及び第２無機絶縁膜１３０に形成されたコンタクトホールを介して、半導体膜１２４に接続されている。
【００８５】
また、容量用第１電極１３３は、有機樹脂膜１２９の開口部において、第１無機絶縁膜１２８及び第２無機絶縁膜１３０を間に挟んで、配線１３１の一部である第２容量用電極と重なっており、保持容量１２５が形成されている。
【００８６】
なお本発明の半導体表示装置が有する昇圧回路はこの構成に限定されない。図２３に、図６（Ｂ）で示した昇圧回路とは異なる構成を有する昇圧回路の回路図を示す。図２３に示す昇圧回路は、１つの容量に対して３つのＴＦＴが対応しており、容量とそれに対応する３つのＴＦＴを１つの単位とし、所望の電圧の値に合わせて容量とＴＦＴを増やすことができる。図２３では容量Ｃｓ１、Ｃｓ２、Ｃｓ３にそれぞれ対応するスイッチング素子としてのＴＦＴＳＷ１〜ＳＷ９が設けられている。
【００８７】
各容量Ｃｓ１、Ｃｓ２、Ｃｓ３の一方の電極（第１電極）は、それぞれＳＷ１、ＳＷ４、ＳＷ７を間に介してグラウンドにおとされている。また、各容量Ｃｓ１、Ｃｓ２、Ｃｓ３のもう一方の電極（第２電極）は、それぞれＳＷ２及びＳＷ３、ＳＷ５及びＳＷ６、ＳＷ８及びＳＷ９を間に介して第１電極と接続されている。そして、ＳＷ２とＳＷ３のノードにはＶｄｄ（Ｖｄｄ＞グラウンド）が与えられている。ＳＷ５とＳＷ６のノードは容量Ｃｓ１の第１電極に接続されている。また、ＳＷ８とＳＷ９のノードは、容量Ｃｓ２の第１電極に接続されている。容量Ｃｓ３の第１の電極の電圧が後段の回路に与えられる。
【００８８】
なお本実施の形態では昇圧回路の保持容量を例に挙げて説明したが、本発明を用いて作製される保持容量は、これに限定されず、半導体表示装置の他の回路において用いられる保持容量に用いることができる。また、本実施の形態で示したような保持容量を用いた半導体回路を、画素部とは異なる基板に形成していても良い。
【００８９】
【実施例】
以下、本発明の実施例について説明する。
【００９０】
（実施例１）
本実施例では、本発明の半導体表示装置の１つである発光装置の作製方法について説明する、なお本実施例では、画素部および画素部の周辺に設ける回路が有する保持容量を同時に作製する方法について詳細に説明する。
【００９１】
まず、図８（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００９２】
島状半導体層５００３、５００４は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３、５００４の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００９３】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行う。
【００９４】
なお、半導体膜は珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。
【００９５】
次いで、島状半導体層５００３、５００４を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。また窒化アルミニウムをゲート絶縁膜として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生した熱を効果的に拡散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
【００９６】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜５００９をＷで１００〜３００ｎｍの厚さに形成する。
【００９７】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００９８】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９または９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００９９】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＷとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとする組み合わせで形成することが好ましい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１００】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【０１０１】
なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【０１０２】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１０３】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１４（第１の導電層５０１１ａ〜５０１４ａと第２の導電層５０１１ｂ〜５０１４ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１４で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。（図８（Ｂ））
【０１０４】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。（図８（Ｃ））ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１３がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２１が形成される。第１の不純物領域５０１７〜５０２１には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与する不純物元素を添加する。
【０１０５】
次に、図９（Ａ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ(１３．５６ＭＨｚ)電力を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層５０２６〜５０２９（第１の導電層５０２６ａ〜５０２９ａと第２の導電層５０２６ｂ〜５０２９ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０２９で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１０６】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１０７】
そして、図９（Ｂ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図８（Ｃ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０２８を不純物元素に対するマスクとして用い、第２の導電層５０２６ａ〜５０２８ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層５０２６ａ〜５０２８ａと重なる第３の不純物領域５０３２〜５０３７と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０４２〜５０４７とを形成する。Ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19ａｔｏｍｓ／ｃｍ3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3の濃度となるようにする。
【０１０８】
そして、図９（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４に、第1の導電型とは逆の導電型の第４の不純物領域５０５２〜５０５７を形成する。第２の導電層５０２８ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３および容量用第１電極５０２９は、レジストマスク５２００で全面を被覆しておく。不純物領域５０５２〜５０５７にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１０９】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第２の導電層５０２６〜５０２８がゲート電極として機能する。また、５０２９は容量用第１電極として機能する。
【０１１０】
そして、導電型の制御を目的とし、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、５０２６〜５０２９に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１１１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１２】
次いで、図１０（Ａ）に示すように、１０〜２００ｎｍの厚さの酸化窒化シリコンからなる第１の無機絶縁膜５０６０を、ＣＶＤ法を用いて形成する。なお、第１の無機絶縁膜は酸化窒化シリコン膜に限定されず、後に形成される有機樹脂膜への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。
【０１１３】
なお、窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴや発光素子などで発生した熱を効果的に拡散させることができる。
【０１１４】
次に、第１の無機絶縁膜５０６０の上に、ポジ型の感光性有機樹脂から成る有機樹脂膜５０６１を成膜する。本実施例ではポジ型の感光性のアクリルを用いて有機樹脂膜５０６１を形成するが、本発明はこれに限定されない。
【０１１５】
本実施例では、スピンコート法によりポジ型の感光性アクリルを塗布し、焼成することで、有機樹脂膜５０６１を形成する。なお有機樹脂膜５０６１の膜厚は、焼成後、０．７〜５μm（さらに好ましくは２〜４μm）程度になるようにする。
【０１１６】
次に、フォトマスクを用いて開口部を形成したい部分を露光する。そして、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を主成分とする現像液で現像した後、基板を乾燥させ、２２０℃、１時間程度の焼成を行う。そして、図１０（Ｂ）に示したように有機樹脂膜５０６１に開口部が形成され、該開口部において第１の無機絶縁膜５０６０が一部露出された状態になる。
【０１１７】
なお、ポジ型の感光性アクリルは薄茶色をしているので、発光素子から発せられる光が基板側に向かっているときは、脱色処理を施す。この場合、焼成する前に、再び現像後の感光性アクリル全体を露光する。このときの露光は、開口部を形成するための露光に比べて、やや強い光を照射したり、照射時間を長くしたりするようにし、完全に露光が行なわれるようにする。例えば、２μｍの膜厚のポジ型のアクリル樹脂を脱色するとき、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）を用いる場合、６０ｓｅｃ程度照射する。この露光により、ポジ型のアクリル樹脂が完全に脱色される。
【０１１８】
また本実施例では、現像後に２２０℃で焼成を行なっているが、現像後にプリベークとして１００℃程度の低温で焼成してから、２２０℃の高温で焼成するようにしても良い。
【０１１９】
そして図１０（Ｃ）に示すように、第１の無機絶縁膜５０６０が一部露出された該開口部と、有機樹脂膜５０６１を覆って、ＲＦスパッタ法を用いて窒化珪素からなる第２の無機絶縁膜５０６２を成膜する。第２の無機絶縁膜５０６２の膜厚は１０〜２００ｎｍ程度が望ましい。また、第２の無機絶縁膜は酸化窒化シリコン膜に限定されず、有機樹脂膜５０６１への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。
【０１２０】
なお、酸化窒化珪素膜または酸化窒化アルミニウム膜は、その酸素と窒素のatomic%の割合が、そのバリア性に大きく関与している。酸素に対する窒素の割合が高ければ高いほど、バリア性が高められる。また、具体的には、窒素の割合が酸素の割合よりも高い方が望ましい。
【０１２１】
またＲＦスパッタ法を用いて成膜された膜は緻密性が高く、バリア性に優れている。ＲＦスパッタの条件は、例えば酸化窒化珪素膜を成膜する場合、Ｓｉターゲットで、Ｎ2、Ａｒ、Ｎ2Ｏをガスの流量比が３１：５：４となるように流し、圧力０．４Ｐａ、電力３０００Ｗとして成膜する。また、例えば窒化珪素膜を成膜する場合、Ｓｉターゲットで、チャンバー内のＮ2、Ａｒをガスの流量比が２０：２０となるように流し、圧力０．８Ｐａ、電力３０００Ｗ、成膜温度を２１５℃として成膜する。
【０１２２】
この有機樹脂膜５０６１と、第１の無機絶縁膜５０６０と、第２の無機絶縁膜とで、第１の層間絶縁膜が形成される。
【０１２３】
次に、図１１（Ａ）に示すように、有機樹脂膜５０６１の開口部において、ゲート絶縁膜５００７、第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２に、ドライエッチング法を用いてコンタクトホールを形成する。
【０１２４】
このコンタクトホールの開口により、第１の不純物領域５０１７、５０１９と、第４の不純物領域５０５２、５０５７とが、一部露出された状態になる。このドライエッチングの条件は、ゲート絶縁膜５００７、第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２の材料によって適宜設定する。本実施例では、ゲート絶縁膜５００７に酸化珪素、第１の無機絶縁膜５０６０に酸化窒化珪素、第２の無機絶縁膜５０６２に窒化珪素を用いているので、まず、ＣＦ4、Ｏ2、Ｈｅをエッチングガスとして窒化珪素からなる第２の無機絶縁膜５０６２と酸化窒化珪素からなる第１の無機絶縁膜５０６０をエッチングし、その後ＣＨＦ3を用いて酸化珪素からなるゲート絶縁膜５００７をエッチングする。
【０１２５】
なお、このドライエッチングの際、第１の容量用電極５０２９上の第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２は、保持容量の誘電体として用いるので、エッチングされないようレジストマスク等で保護しておく。
【０１２６】
また、エッチングの際に、コンタクトホールにおいて有機樹脂膜５０６１が露出しないようにすることが肝要である。
【０１２７】
次に、コンタクトホールを覆うように、第２の無機絶縁膜５０６２上に導電膜を成膜し、パターニングすることで、第１の不純物領域５０１７、５０１９と、第４の不純物領域５０５２、５０５７とに接続された配線５０６４〜５０６７と、外部端子と電気的に接続される引き出し用配線５０６８と、第２の容量用電極５０６９とが形成される。なお、第２の容量用電極５０６９と第１の容量用電極５０２９とが、有機樹脂膜５０６１の開口部において、第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２を間に挟んで重なり合っている部分において、保持容量５０７０が形成されている。
【０１２８】
なお本実施例では、第２の無機絶縁膜５０６２上に、Ｔｉ膜を１００ｎｍ、Ａｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の導電膜としたが本発明はこの構成に限定されない。単層の導電膜で形成しても良いし、３層以外の複数の層からなる導電膜で形成しても良い。また材料もこれに限定されない。
【０１２９】
例えば、Ｔｉ膜を成膜した後、Ｔｉを含むＡｌ膜を積層した導電膜を用いてもよいし、Ｔｉ膜を成膜した後、Ｗを含むＡｌ膜を積層した導電膜を用いても良い。
【０１３０】
次に、透明導電膜、例えばＩＴＯ膜を１１０ｎｍの厚さに形成し、パターニングを行うことで、配線５０６７に接する画素電極５０７２を形成する。画素電極５０７２を配線５０６７と接して重なるように配置することで、コンタクトを取っている。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０７２が発光素子の陽極となる（図１１（Ｂ））。
【０１３１】
次に、感光性のネガ型またはポジ型の有機樹脂膜を成膜し、開口したい部分を露光することで、開口部を有する第２の層間絶縁膜５０７３を形成する。なおこの工程により、画素電極５０７２と引き出し用配線５０６８の一部が露出する。
【０１３２】
感光性の有機樹脂を用いることで、開口部の断面に丸みをもたせることができるので、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、発光領域が減少するシュリンクとよばれる不良を低減させることができる。
【０１３３】
そして、画素電極５０７２と引き出し用配線５０６８の露出している部分を覆うように、第２の層間絶縁膜５０７３上に窒化珪素からなる第３の層間絶縁膜５０７４をＲＦスパッタ法を用いて形成する。なお、第３の層間絶縁膜５０７４は窒化珪素に限定されず、第２の層間絶縁膜５０７３への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。
【０１３４】
そして、第３の層間絶縁膜５０７４をパターニングすることで、第２の層間絶縁膜５０７３の開口部において、画素電極５０７２と引き出し用配線５０６８の一部を露出させる。
【０１３５】
このエッチングの際に、コンタクトホールにおいて第２の層間絶縁膜５０７３が露出しないようにすることが肝要である。
【０１３６】
次に、電界発光層５０７５を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）５０７６を形成する。このとき電界発光層５０７５及び陰極５０７６を形成するに先立って画素電極５０７２に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、仕事関数の小さい導電膜であれば公知の他の材料、例えばＣａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉであっても良い。
【０１３７】
なお陰極としてＡｌＬｉを用いた場合、窒素を含んだ第３の層間絶縁膜５０７４によって、ＡｌＬｉ中のＬｉが、第３の層間絶縁膜５０７４よりも基板側に入り込んでしまうのを防ぐことができる。
【０１３８】
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロッキング効果を示すデータを図２５に示す。図２５（Ａ）は、高周波放電によるスパッタ法で形成した窒化シリコン膜（ＲＦ−ＳＰ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。なお、「Ｌｉ−ｄｉｐ」とは、窒化シリコン膜上にリチウムを含む溶液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたことを意味する。また、図２５（Ｂ）は、比較のためプラズマＣＶＤ法で形成した窒化シリコン膜（ＣＶＤ ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。なお、図２５（Ｂ）のデータは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これらに通常のＢＴ試験を施した（具体的には、１．７ＭＶの電圧印加に加えて±１５０℃で１時間の加熱処理を行った。）結果、図２５（Ａ）に示すように、高周波放電によるスパッタ法で形成した窒化シリコン膜は殆どＣ−Ｖ特性に変化が見られなかったのに比べ、プラズマＣＶＤ法で形成した窒化シリコン膜はＣ−Ｖ特性に大きな変化が見られ、リチウムによる汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを示唆している。
【０１３９】
なお、電界発光層５０７５としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造を電界発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１４０】
例えば、電子輸送層またはホールブロッキング層として、ＳＡｌｑやＣＡｌｑなどを用いても良い。
【０１４１】
なお、電界発光層５０７５の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極５０７６の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１４２】
こうして図１２（Ａ）に示すような構造の発光装置が完成する。図１２（Ａ）において５０８１は画素部であり、５０８２は駆動回路やその他の回路に相当する。なお、画素電極５０７２、電界発光層５０７５、陰極５０７６の重なっている部分５０８０がＯＬＥＤに相当する。
【０１４３】
また陰極５０７６の一部は引き出し用配線５０６８と接続されている。引き出し用配線５０６８は、ＦＰＣに接続される端子と電気的に接続されている。このＦＰＣと接続される部分（ＦＰＣ接続部）５０８３の断面構造を図１２（Ｂ）に示す。
【０１４４】
ゲート電極と同じ導電膜から形成されたＦＰＣ用の電極５０８５が、ゲート絶縁膜５００７上に形成されている。そして、ＦＰＣ用の電極５０８は、有機樹脂膜５０６１の開口部において、第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２に形成されたコンタクトホール５０８６を介して、引き出し用配線５０６８と接続されている。
【０１４５】
そして、ＦＰＣ用の電極５０８５上において、有機樹脂膜５０６１の開口部が設けられ、さらに、第１の無機絶縁膜５０６０及び第２の無機絶縁膜５０６２がエッチングされて除去されることで、ＦＰＣ用の電極５０８５を露出する。その後、ＦＰＣ用の電極５０８５上に、画素電極５０７５と同じ透明導電膜から形成されたＦＰＣ用端子５０８４が形成される。
【０１４６】
このＦＰＣ用端子５０８４に、異方性を有する導電性の樹脂を介して、ＦＰＣの端子が接続される。
【０１４７】
５０８７はカバー材であり、気密性が高く、脱ガスの少ないシーリング材５０８８により封止されている。なお図１２（Ｂ）に示すように、カバー材５０８７と、発光素子が形成された素子基板との密着性をより高めるために、シーリング材５０８８を塗布する部分において、第２の層間絶縁膜５０７３の表面に開口部を複数形成することで凹凸を設けても良い。
【０１４８】
なお、本実施例で示すＴＦＴの構成及び具体的な作製方法はほんの一例であり、本発明はこの構成に限定されない。
【０１４９】
（実施例２）
本実施例では、実施例１に示した発光装置とは異なる断面構造を有する発光装置の構成について説明する。
【０１５０】
図１３（Ａ）に示す発光装置は、第２の無機絶縁膜７５００を形成した後、コンタクトホールを形成する前に透明導電膜を成膜し、パターニングすることで、画素電極７５０１を形成する。そして、ゲート絶縁膜７５０２、第１の無機絶縁膜７５０３及び第２の無機絶縁膜７５００を、有機樹脂膜７５０４の開口部においてエッチングしてコンタクトホールを形成し、ＴＦＴ７５０５と画素電極７５０１とを電気的に接続する配線７５０６を形成する。
【０１５１】
このように、配線７５０６を形成する前に画素電極７５０１を形成することで、画素電極の表面を研磨する工程を設けることができる。
【０１５２】
図１３（Ｂ）に示す発光装置は、第２の無機絶縁膜７５１０を形成した後、ゲート絶縁膜７５１２、第１の無機絶縁膜７５１３及び第２の無機絶縁膜７５１０を、有機樹脂膜７５１４の開口部においてエッチングしてコンタクトホールを形成し、ＴＦＴ７５１５と電気的に接続する配線７５１６を形成する。
【０１５３】
そして、配線７５１６と、第２の無機絶縁膜７５１０を覆って、第２の層間絶縁膜７５１７を形成する。第２の層間絶縁膜７５１７は、ポジ型の感光性有機樹脂膜でも、ネガ型の感光性有機樹脂膜でも良い。図１３（Ｂ）では、ポジ型のアクリルを用いて第２の層間絶縁膜７５１７を形成している。
【０１５４】
そして第２の層間絶縁膜７５１７に、露光により開口部を形成して配線７５１６の一部を露出させる。その後、開口部を覆って、第２の層間絶縁膜７５１７上に第３の層間絶縁膜７５１８を形成し、開口部において第３の層間絶縁膜７５１８を一部除去して配線７５１６を一部露出させる。このとき、開口部において第２の層間絶縁膜７５１７が露出しないようにする。
【０１５５】
そして、第３の層間絶縁膜７５１８上に透明導電膜を成膜し、パターニングすることで、配線７５１６に接続された画素電極が形成される。
【０１５６】
図１３（Ｃ）に示す発光装置は、第２の無機絶縁膜７５２０上に画素電極７５２１を形成した後、ネガ型のアクリルを用いて第３の層間絶縁膜７５２２を形成した例を示している。ネガ型のアクリルを用いて第３の層間絶縁膜７５２２を形成した場合、第３の層間絶縁膜７５２２を脱色を目的とした露光をする必要がない。
【０１５７】
図１３（Ｄ）では、発光素子の電界発光層の一部に正孔注入層としてポリチオフェン（ＰＥＤＯＴ）を用いた場合に、該ＰＥＤＯＴ膜をパターニングして除去する例について説明する。
【０１５８】
ポリチオフェン（ＰＥＤＯＴ）は一般的にスピン塗布法を用いて成膜されるため、ＰＥＤＯＴを成膜したくない部分にまで成膜される。そのため、画素電極７５３０上にＰＥＤＯＴ膜７５３１を成膜した後、蒸着用のマスクを用いて発光層７５３２及び陰極７５３３を蒸着により成膜する。本実施例では発光層としてパラフェニレンビニレン（ＰＰＶ）膜を用いるが、蒸着法により成膜することができる膜であれば良い。また本実施例では陰極７５３３としてＣａを用いるが、仕事関数の小さい材料で、蒸着法により成膜することができる材料であるならば、用いることができる。
【０１５９】
次に、陰極７５３３をマスクとし、酸素プラズマを用いたアッシングによりＰＥＤＯＴをパターニングする。
【０１６０】
次に、補助電極７５３４を形成する。補助電極は、陰極の抵抗を下げるために設ける電極であり、陰極よりも抵抗の低い金属材料からなる。補助電極７５３４は、陰極よりも抵抗の低い金属材料からなる導電膜を成膜した後パターニングすることで得られる。
【０１６１】
そして、補助電極７５３４と陰極７５３３とを電気的に接続する保護膜７５３５を、蒸着用のマスクを用いて蒸着により成膜する。保護膜７５３５は金属材料からなり、陰極７５３３と同じ材料を用いていても良い。
【０１６２】
なお図１３（Ｄ）では、発光素子の陰極をマスクとして、正孔注入層をパターニングする例を示している。しかし、本実施例はこの構成に限定されない。陰極をマスクとして正孔注入層以外の電界発光層をパターニングしても良い。
【０１６３】
図１４（Ａ）に示す発光装置は、第２の無機絶縁膜７６１０を形成した後、陰極よりも抵抗の低い金属材料からなる導電膜を成膜した後、パターニングすることで補助電極７６３４を形成する。そして、ゲート絶縁膜７６１２、第１の無機絶縁膜７６１３及び第２の無機絶縁膜７６１０を、有機樹脂膜７６１４の開口部においてエッチングしてコンタクトホールを形成し、ＴＦＴ及び補助電極７６３４と電気的に接続する配線７６１６を形成する。
【０１６４】
配線７６１６はその一部が電界発光層７６１５と接しており、陰極として機能している。
【０１６５】
図１４（Ｂ）に示す発光装置は、第２の無機絶縁膜７７０１上に陰極７７００を形成した後、電界発光層７７０２とＩＴＯ膜７７０３を形成する。このときＩＴＯ膜７７０３にＬｉを添加することで、仕事関数を小さくすることができる。そして、Ｌｉが添加されたＩＴＯ膜７７０３を覆って、別途新たにＩＴＯ膜７７０４を成膜する。
【０１６６】
（実施例３）
本実施例では、陰極の抵抗を下げるための補助電極と、ＦＰＣの端子に接続されるＦＰＣ用端子との、電気的な接続について説明する。
【０１６７】
図１５（Ａ）では、開口部を有する第２の層間絶縁膜６２００上に、第３の層間絶縁膜６２０１が形成された後、該第３の層間絶縁膜６２０１上に補助電極６２０２が形成された時点での、発光装置の断面図を示す。補助電極６２０２は、後に形成される陰極よりも配線抵抗の低い材料で形成する。
【０１６８】
なお、ＴＦＴのゲート電極６２０３と同じ導電膜で形成されたＦＰＣ用電極６２０４は、第２の層間絶縁膜６２００の開口部に形成されている。また、ＦＰＣ用電極６２０４上に、画素電極６２０６と同じ透明導電膜で形成されたＦＰＣ用端子６２０５が形成されている。
【０１６９】
図１５（Ａ）の時点では、ＦＰＣ接続部６２０５においてＦＰＣ用端子６２０５は、第３の層間絶縁膜６２０１に覆われている。
【０１７０】
次に、図１５（Ｂ）に示すように、第３の層間絶縁膜６２０１を一部エッチングして除去することで、ＦＰＣ用端子６２０５と、画素電極６２０６を一部露出させる。このとき、開口部において第２の層間絶縁膜６２００が露出しないようにする。
【０１７１】
そして、画素電極６２０６上に電界発光層６２１０と陰極６２１１を積層した後、ＦＰＣ用端子６２０５と、陰極６２１１とに接続された保護電極６２１２を形成する。
【０１７２】
上記構成では、補助電極６２０２をエッチングにより形成するとき、第３の層間絶縁膜６２０１で画素電極６２０６が覆われているため、画素電極の表面がエッチングにより荒れるのを防ぐことができる。
【０１７３】
図１６に、本実施例の発光装置の、発光素子が形成された基板（素子基板）の上面図を示す。基板８３０に、画素部８３１、走査線駆動回路８３２、信号線駆動回路８３３、ＦＰＣ用端子６２０５が形成された状態を示している。ＦＰＣ用端子６２０５と各駆動回路、画素部に形成されている電源線及び対向電極は、引き回し配線８３５で接続されている。発光素子は、ストライプ状にレイアウトされた補助電極６２０２の間に形成される。
【０１７４】
また、必要に応じてＣＰＵ、メモリーなどを形成したＩＣチップがＣＯＧ（Chip on Glass）法などにより素子基板に実装されていても良い。
【０１７５】
（実施例４）
本発明は、コントローラが画素部及び駆動回路と同一基板上に形成された発光装置の構成について説明する。
【０１７６】
図１７に本実施例のコントローラの構成を示す。コントローラは、インターフェース（I/F）６５０と、パネルリンクレシーバー（Panel Link Receiver）６５１と、位相ロックドループ（PLL：Phase Locked Loop）６５２と、信号変換部（FPGA：Field Programmable Logic Device）６５３と、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）６５４、６５５と、ＲＯＭ（Read Only Memory）６５７と、電圧調整回路６５８と、電源６５９とを有している。なお本実施例ではＳＤＲＡＭを用いているが、ＳＤＲＡＭの代わりに、高速のデータの書き込みや読み出しが可能であるならば、ＤＲＡＭ（Dynamic Random Access Memory）や、ＳＲＡＭ（Static Random Access Memory）も用いることが可能である。
【０１７７】
インターフェース６５０を介して半導体表示装置に入力されたデジタルビデオ信号は、パネルリンクレシーバー６５１においてパラレル−シリアル変換されてＲ、Ｇ、Ｂの各色に対応するデジタルビデオ信号として信号変換部６５３に入力される。
【０１７８】
またインターフェース６５０を介して半導体表示装置に入力された各種信号をもとに、パネルリンクレシーバー６５１においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が生成され、信号変換部６５３に入力される
【０１７９】
位相ロックドループ６５２では、半導体表示装置に入力される各種信号の周波数と、信号変換部６５３の動作周波数の位相とを合わせる機能を有している。信号変換部６５３の動作周波数は半導体表示装置に入力される各種信号の周波数と必ずしも同じではないが、互いに同期するように信号変換部６５３の動作周波数を位相ロックドループ６５２において調整する。
【０１８０】
ＲＯＭ６５７は、信号変換部６５３の動作を制御するプログラムが記憶されており、信号変換部６５３はこのプログラムに従って動作する。
【０１８１】
信号変換部６５３に入力されたデジタルビデオ信号は、一旦ＳＤＲＡＭ６５４、６５５に書き込まれ、保持される。信号変換部６５３では、ＳＤＲＡＭ６５４に保持されている全ビットのデジタルビデオ信号のうち、全画素に対応するデジタルビデオ信号を１ビット分づつ読み出し、信号線駆動回路に入力する。
【０１８２】
また信号変換部６５３では、各ビットに対応する、ＯＬＥＤの発光期間の長さに関する情報を走査線駆動回路に入力する。
【０１８３】
また電圧調整回路６５８は各画素のＯＬＥＤの陽極と陰極の間の電圧を、信号変換部６５３から入力される信号に同期して調整する。電源６５９は一定の高さの電圧を、電圧調整回路６５８、信号線駆動回路６６０、走査線駆動回路６６１及び画素部６６２に供給している。
【０１８４】
コントローラが有する種々の回路のうち、容量を用いて作製することができる回路、例えば、ＰＬＬ６５２、ＳＤＲＡＭ６５４、６５５に、実施の形態で示した構成を有する容量を用いることが可能である。また、パネルリンクレシーバー６５１も場合によっては容量を用いていることもあり、その場合は実施の形態で示した構成を有する容量を用いることが可能である。また、電圧調整回路も容量分割型であれば、用いることができる。
【０１８５】
本実施例は、実施例１〜実施例３と自由に組み合わせて実施することが可能である。
【０１８６】
（実施例５）
本実施例では、本発明の半導体表示装置の１つである液晶表示装置の構成について説明する。
【０１８７】
図１８に本実施例の液晶表示装置の断面図を示す。図１８において、絶縁表面上にＴＦＴ９００１が形成されている。ＴＦＴ９００１はトップゲート型であり、半導体膜９００２と、該半導体膜９００２と接しているゲート絶縁膜９００３と、該ゲート絶縁膜に接しているゲート電極９００４とを有している。
【０１８８】
一方、ゲート絶縁膜９００３上に形成されている容量用第１電極９００７は、ゲート電極９００４と同じ導電膜から形成することができる。
【０１８９】
そして、ＴＦＴ９００１及び容量用電極９００７を覆うように、第１無機絶縁膜９００８が形成されている。第１無機絶縁膜９００８は、窒素を含む絶縁膜であり、後に形成される有機樹脂膜よりも水分を透過しにくい性質を有している。
【０１９０】
そして、第１無機絶縁膜上に感光性の有機樹脂を塗布した後、焼成し、開口したい部分を感光して現像することで、開口部を有する有機樹脂膜９００９が形成されている。この時点で、開口部において第１無機絶縁膜９００８の一部が露出している。
【０１９１】
そして、有機樹脂膜９００９と、開口部において露出している第１無機絶縁膜９００８の一部を覆って、第２無機絶縁膜９０１０を形成する。第２無機絶縁膜９０１０は、第１無機絶縁膜９００８と同様に、窒素を含む絶縁膜であり、後に形成される有機樹脂膜よりも水分を透過しにくい性質を有している。
【０１９２】
そして、有機樹脂膜９００９の開口部において、半導体膜９００２の一部を露出させるように、ゲート絶縁膜９００３、第１無機絶縁膜９００８及び第２無機絶縁膜９０１０をドライエッチングして、コンタクトホールを形成する。半導体膜９００２はエッチングストッパーとしての効果を有している。
【０１９３】
このとき、容量用第１電極９００７上に存在する第１無機絶縁膜９００８及び第２無機絶縁膜９０１０は、エッチングされないように、レジストマスクで覆っておく。
【０１９４】
そして、コンタクトホールを覆うように、第２無機絶縁膜９０１０上に導電膜を成膜する。そして、該導電膜をエッチングすることで、半導体膜９００２に接続された配線９０１１と、容量用第２電極９０１２とが形成される。容量用第２電極９０１２は、第１無機絶縁膜９００８及び第２無機絶縁膜９０１０を間に挟んで、容量用第１電極９００７と重なっている。この、容量用第２電極９０１２と、第１無機絶縁膜９００８及び第２無機絶縁膜９０１０と、容量用第１電極９００７とによって、保持容量９０１３が形成されている。
【０１９５】
そして、配線９０１１及び容量用第２電極９０１２を覆うように、第２の無機絶縁膜９０１０上に透明導電膜を形成し、パターニングすることで、画素電極９０１５を形成する。画素電極９０１５は配線９０１１の１つと、容量用第２電極９０１２と接続されている。
【０１９６】
そして画素電極９０１５と、配線９０１１及び容量用第２電極９０１２とを覆って、第２の無機絶縁膜９０１０上にポジ型のアクリルを塗布し、焼成した後部分的に露光し、現像することで、開口部を有する第３の層間絶縁膜９０１７を形成する。第３の層間絶縁膜９０１７は本実施例ではポジ型のアクリル用いたが、ネガ型のアクリルであってもよい。画素電極９０１５は開口部において露出している。この第３の層間絶縁膜９０１７は基板間の間隔を一定に保つためのスペーサとして用いる。その厚さは液晶の種類によって変わるが、０．７μｍ〜数μｍ程度であることが望ましい。
【０１９７】
そして、配向膜９０１８を形成する。通常液晶表示装置の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。
【０１９８】
対向側の対向基板９０２０には、遮光膜９０２１、対向電極９０２２および配向膜９０２３を形成する。遮光膜９０２１はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成された素子基板と対向基板とをシール材９０２４で貼り合わせる。シール材９０２４にはフィラー（図示せず）が混入されていて、このフィラーと第３の層間絶縁膜９０１７によって、均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶９０２５を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１８に示すアクティブマトリクス型液晶表示装置が完成する。
【０１９９】
本実施例で示した液晶表示装置は、本発明の液晶表示装置のほんの一例であり、本発明は図１８に示した構成に限定されない。
【０２００】
なお本実施例は、実施例１〜４と自由に組み合わせることが可能である。
【０２０１】
（実施例６）
本実施例では、本発明の半導体表示装置の１つである、液晶表示装置の駆動回路の構成について説明する。
【０２０２】
図１９（Ａ）は、本実施例のアクティブマトリクス型液晶表示装置の概略ブロック図である。５０１は信号線駆動回路、５０３は走査線駆動回路、５０４は画素部である。
【０２０３】
信号線駆動回路５０１は、シフトレジスト回路５０１−１、ラッチ回路Ａ５０１−２、ラッチ回路Ｂ５０１−３、Ｄ／Ａ変換回路５０１−５を有している。その他、バッファ回路やレベルシフト回路（いずれも図示せず）を有している。また、説明の便宜上、ＤＡＣ５０１−５にはレベルシフト回路が含まれている。
【０２０４】
信号線駆動回路Ｂ５０２は、信号線駆動回路５０１と同じ構成を有する。なお、信号線駆動回路５０１は、奇数番目の信号線に映像信号（階調電圧信号）を供給し、信号線側駆動回路Ｂ５０２は、偶数番目の信号線に映像信号を供給するようになっている。
【０２０５】
なお、本実施例のアクティブマトリクス型液晶表示装置においては、回路レイアウトの都合上、画素部の上下を挟むように２つの信号線駆動回路および信号線駆動回路Ｂを設けたが、回路レイアウト上、可能であれば、信号線駆動回路を１つだけ設けるようにしても良い。
【０２０６】
また、５０３は走査線駆動回路であり、シフトレジスト回路、バッファ回路、レベルシフタ回路を有していても良い。
【０２０７】
画素部５０４は複数の画素を有している。各画素にはスイッチング素子としてのＴＦＴが配置されており、各画素ＴＦＴのソースとドレインは、一方が信号線に、もう一方が画素電極に接続されている。また、ゲートは走査線に電気的に接続されている。各画素ＴＦＴは、各画素ＴＦＴに電気的に接続された画素電極へのビデオ信号の供給を制御している。各画素電極にビデオ信号が供給され、各画素電極と対向電極の間に挟まれた液晶に電圧が印加され液晶が駆動される。
【０２０８】
まず、信号線駆動回路５０１の動作を説明する。シフトレジスト回路５０１−１では、入力されたクロック信号及びスタートパルスに基づいて、デジタルビデオ信号がラッチ回路Ａ５０１−２にラッチされるタイミングを制御するタイミング信号を生成する。
【０２０９】
ラッチ回路Ａ（５０１−２）では、生成されたタイミング信号に同期して、デジタルビデオ信号がラッチされる。ラッチ回路Ａ（５０１−２）の全てのステージにおいてデジタルビデオ信号がラッチされると、シフトレジスト回路５０１−１の動作タイミングに合わせて、ラッチ回路Ｂ（５０１−３）にラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ回路Ａ（５０１−２）にラッチされているデジタルビデオ信号は、ラッチ回路Ｂ（５０１−３）に一斉に送出され、ラッチ回路Ｂ（５０１−３）の全ステージのラッチ回路にラッチされる。
【０２１０】
デジタルビデオ信号をラッチ回路Ｂ（５０１−３）に送出し終えたラッチ回路Ａ（５０１−２）には、シフトレジスト回路５０１−１からのタイミング信号に基づき、再びデジタルビデオ信号のラッチが順次行われる。
【０２１１】
一方、ラッチ回路Ｂ（５０１−３）にラッチされているデジタルビデオ信号が、Ｄ／Ａ変換回路（ＤＡＣ）５０１−５に供給される。ＤＡＣ５０１−５は、デジタルビデオ信号をアナログのビデオ信号（アナログビデオ信号）に変換し、各信号線に順次供給する。
【０２１２】
走査線駆動回路５０３においては、シフトレジスタ（図示せず）からのタイミング信号がバッファ回路（図示せず）に供給され、対応する走査線（走査線）に供給される。走査線には、１ライン分の画素ＴＦＴのゲート電極が接続されており、１ライン分全ての画素ＴＦＴを同時にＯＮにしなくてはならないので、バッファ回路には電流容量の大きなものが用いられる。
【０２１３】
このように、走査線駆動回路からの走査信号によって対応する画素ＴＦＴのスイッチングが行われ、信号線駆動回路からのアナログビデオ信号（階調電圧）が画素ＴＦＴに供給され、液晶分子が駆動される。
【０２１４】
本実施例の液晶表示装置において、Ｄ／Ａ変換回路５０１−５は容量分割型であり、実施の形態で示した構成の容量を有している。
【０２１５】
図１９（Ｂ）に、本実施例のＤ／Ａ変換回路５０１−５の回路図を示す。図１９（Ｂ）に示すＤＡＣは、ｎビット（Ｄ0〜Ｄn-1）のデジタルデータを扱うことができる。なお、Ｄ0をＬＳＢとし、Ｄn-1をＭＳＢとする。
【０２１６】
図１９（Ｂ）に示す様に本発明のＤＡＣは、ｎビットのデジタルデータ（Ｄ0〜Ｄn-1）の各ビットが制御するｎ個のスイッチ（ＳＷ0〜ＳＷn-1）と、各スイッチ（ＳＷ0〜ＳＷn-1）に接続された容量（Ｃ、２Ｃ、…、２m-1Ｃ、Ｃ、２Ｃ、…、２n-m-1Ｃ）と、２つのリセットスイッチ（Ｒｅｓ1およびＲｅｓ2）とを有している。これらの容量は単位容量Ｃの整数倍となっている。そして、これらの容量は、実施の形態で示した構成の容量で形成されている。
【０２１７】
また、本発明のＤＡＣは、下位ｍビットに対応する回路部と上位（ｎ−ｍ）ビットに対応する回路部とを接続する容量Ｃを有している。図１９（Ｂ）に示されているように、下位ｍビットに対応する回路部のそれぞれの容量の一端は、共通接続端となっている。また、上位（ｎ−ｍ）ビットに対応する回路部のそれぞれの容量の一端は、共通接続端となっている。なお、容量ＣLは出力Ｖoutに接続された信号線の負荷容量である。また、グランド電源をＶGとする。ただし、ＶGは任意の定電源でもよい。
【０２１８】
本発明のＤＡＣには、電源ＶH、電源ＶL、オフセット電源ＶB、電源ＶAが接続されている。なお、ＶH＞ＶLの場合と、ＶH＜ＶLの場合とでは、出力Ｖoutには逆相のアナログ信号が出力される。なお、ここでは、ＶH＞ＶLの場合の出力を正相とし、ＶH＜ＶLの場合の出力を反転相とする。
【０２１９】
スイッチ（ＳＷ0〜ＳＷn-1）は、それぞれ、入力されるデジタルデータ（Ｄ0〜Ｄn-1）が０（Ｌｏ）の時、電源ＶLに接続され、入力デジタルデータが１（Ｈｉ）の時、電源ＶHに接続されるようになっている。リセットスイッチＲｅｓ1は、上位（ｎ−ｍ）ビットに対応する容量（Ｃ、２Ｃ、…、２n-m-1Ｃ）へのＶBからの電荷の充電を制御している。また、リセットスイッチＲｅｓ2は、下位ｍビットに対応する容量（Ｃ、２Ｃ、…、２m-1Ｃ）へのＶAからの電荷の充電を制御している。
【０２２０】
なお、リセットスイッチＲｅｓ2の一端を電源ＶLに接続し、電源ＶAからの電圧の供給を行わないようにしても良い。
【０２２１】
なお本実施例で示した信号線駆動回路と走査線駆動回路は、液晶表示装置の駆動回路として用いられているが、発光装置やその他の半導体表示装置の駆動回路として用いても良い。
【０２２２】
（実施例７）
本発明の半導体表示装置は、画素部と同じ基板上にＣＰＵを有していても良い。
【０２２３】
図２０（Ａ）に、本発明の半導体表示装置が有する、半導体回路の一例である、マイクロプロセッサ３２００の構成を示す。マイクロプロセッサ３２００はさまざまな回路で構成されている。図２０（Ａ）では、ＣＰＵコア３２０１、ＤＲＡＭ３２０４、クロックコントローラ３２０３、キャッシュメモリ３２０２、キャッシュコントローラ３２０５、シリアルインターフェース３２０６、Ｉ／Ｏポート３２０７等から構成される。勿論、図２０（Ａ）に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセッサはその用途によって多種多様な構成を有している。
【０２２４】
キャッシュメモリ３２０２及びＤＲＡＭ３２０４に、実施の形態で示した構成を有する保持容量を用いることができる。
【０２２５】
また、本発明の半導体表示装置が有する半導体回路の１つとして、ＡＳＩＣ（Application Specific Integrated Circuit）のように、用途を特定したＩＣも含まれる。
【０２２６】
図２０（Ｂ）に、ＡＳＩＣの１つである、ポリセル型スタンダードセルの概念図を示す。ポリセル型スタンダードセルは、セルの高さを同一にして、レイアウト設計の短ＴＡＴ化を実現させようとするものである。図２０（Ｂ）に示すポリセル型スタンダードセルは、ＤＲＡＭに、実施の形態で示した保持容量を形成することができる。
【０２２７】
なお図２０（Ｂ）で示すＡＳＩＣは、本発明の半導体表示装置が有する半導体回路のほんの一例である。本発明はこれに限定されない。
【０２２８】
（実施例８）
本発明の半導体表示装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図２２に示す。
【０２２９】
図２２（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体表示装置を表示部２００３に用いることで、本発明の表示装置が完成する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２３０】
図２２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体表示装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完成する。
【０２３１】
図２２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体表示装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【０２３２】
図２２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体表示装置を表示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
【０２３３】
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体表示装置を表示部Ａ、Ｂ２４０３、２４０４に用いることで、本発明の画像再生装置が完成する。
【０２３４】
図２２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体表示装置を表示部２５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
【０２３５】
図２２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の半導体表示装置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
【０２３６】
ここで図２２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体表示装置を表示部２７０３に用いることで、本発明の携帯電話が完成する。
【０２３７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例１〜７に示したいずれの構成とも組み合わせて実施することが可能である。
【０２３８】
（実施例９）
図２６（Ａ）に示す写真は、非感光性アクリル膜（膜厚：約１．３μｍ）に対してドライエッチング処理を施してパターン化した状態の断面ＳＥＭ（走査型電子顕微鏡）写真であり、図２６（Ｂ）はその模式図である。従来のように非感光性アクリル膜に対してドライエッチング処理を施した場合、パターン上部に曲面は殆ど形成されず、実質的に曲率半径（Ｒ）のない上端部となる。また、パターンの下部は、テーパー角（接触角）が約６３°となっているが、この下端部においても曲面は観察されない。
【０２３９】
次に、図２７（Ａ）に示す写真は、ポジ型感光性アクリル膜（膜厚：約２．０μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図２７（Ｂ）はその模式図である。ポジ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後において非常になだらかな曲面を有し、連続的に曲率半径（Ｒ）が変化している。また、接触角も約３２〜３３°と小さな値が得られている。即ち、図１（Ｂ）に示した形状そのままであり、本発明の薄膜トランジスタ及び表示装置を作製するにあたって、非常に有用な形状と言える。勿論、接触角の値はエッチング条件や膜厚等によって変わるが、前掲のように３０°＜θ＜６５°を満たせば良い。
【０２４０】
次に、図２８（Ａ）に示す写真は、ネガ型感光性アクリル膜（膜厚：約１．４μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図２８（Ｂ）はその模式図である。ネガ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後においてなだらかなＳ字状の曲面を形成し、パターン上端部においてはある曲率半径（Ｒ）をもって湾曲している。また、接触角は約４７°という値が得られている。この場合、図２８（Ｂ）のＷで表すテール（裾）の部分の長さが問題となる。特に、微細加工の必要なコンタクトホール（開口部）においては、このテール部分が長くなってしまうと、コンタクトホール内で下層の電極もしくは配線が露出しない状況が発生する恐れがあり、接触不良による断線が懸念される。ただし、このテール部分の長さ（Ｗ）が１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば、そのような断線の可能性は低くなる。
【０２４１】
次に、図２９（Ａ）に示す写真は、ポジ型感光性ポリイミド膜（膜厚：約１．５μｍ）に対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図２９（Ｂ）はその模式図である。ポジ型感光性ポリイミド膜の断面形状については、現像液によるエッチング処理後において若干のテール部分（長さＷで表される。）と湾曲した上端部を有しているが、その曲率半径（Ｒ）は小さい。
【０２４２】
以上の断面形状を観察してみると、次のような考察をすることができる。コンタクトホール（開口部）形成後、電極もしくは配線となる金属膜を成膜する際、スパッタ法、蒸着法もしくはＣＶＤ法等が用いられる。薄膜を構成する材料分子は、被形成面に付着すると安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった形状（凸部となる形状）の部分に集まりやすいことが知られている。この傾向は、特に蒸着法において顕著である。そのため、開口部の断面形状が図２６（Ａ）に示したような形状であると、開口部の縁に材料分子が集中してしまうため、その部分だけ局部的に膜厚が厚くなり、ひさし状の凸部を形成してしまう。これが後に断線（段切れ）等の不良の原因となるため、好ましいものではない。従って、図２６（Ａ）に示した非感光性アクリル膜及び図２９（Ａ）に示したポジ型感光性ポリイミド膜は、被覆率（カバレッジ）の観点から不利な材料と言える。
【０２４３】
また、前掲の図２８（Ａ）、図２９（Ａ）ように、コンタクトホールの下端部においてテール部分が形成されるような形状は、場合によってはテール部分がコンタクトホールの底面を覆ってしまい、接触不良を招く恐れがあるため、接触性の観点から不利な材料と言える。勿論、テール部分の長さが１μｍ以下（好ましくは、コンタクトホールの半径未満の長さ）であれば問題はない。
【０２４４】
【発明の効果】
有機樹脂膜を無機絶縁膜で覆うことで、ドライエッチングによる表面の荒れを抑えることができる。よって、後に形成される画素電極等の表面に凹凸が現れたり、画素電極の厚さが不均一になったりするのを防ぐことができるので、表示にむらが生じるのを防ぐことができる。
【０２４５】
また有機樹脂膜を、該有機樹脂と比較して水分を透過させにくい窒素を含む無機絶縁膜で覆うことで、有機樹脂膜からの水分の放出を抑えることができ、また逆に有機樹脂が水分を含んで膨潤するのを防ぐことができる。よって、配線が有機樹脂膜から放出される水分により腐食するのを防ぐことができる。さらに、有機発光素子（ＯＬＥＤ：Organic Light Emitting Diode）に代表される発光素子を用いた発光装置の場合、有機樹脂膜から放出される水分により発光素子の輝度が劣化するのを防ぐことができる。
【０２４６】
さらに、有機樹脂膜が露出しないように無機絶縁膜で全体を覆ってしまうことで、現像の際に用いられるアルカリ性の水溶液中の水分を含んで膨潤するのを防ぐことができ、現像後の水分除去を目的とした加熱処理の処理時間を抑えることができる。さらに、有機樹脂膜中の水分が隣接する膜または電極に放出されるのをより防ぐことができ、長期的なパネルの信頼性を高めることができる。
【０２４７】
また、非感光性の有機樹脂を用いた場合、層間絶縁膜に開口を形成するためには一般的にドライエッチングが用いられる。ドライエッチングは活性なラジカルや反応性ガスのプラズマを用いたエッチング法である。層間絶縁膜はゲート絶縁膜の１０倍程度の厚さを有しているため、開口を目的としたドライエッチングに時間がかかる。ＴＦＴの形成された基板がプラズマに曝されている時間が長いと、ゲート絶縁膜にホールがトラップされる所謂チャージングダメージにより、ＴＦＴの閾値がプラス側へバラツキやすくなる。よって本発明のように感光性の有機樹脂を用いて、ウェットエッチングにより開口を形成することで、ドライエッチングを用いる時間を大幅に削減することができ、ＴＦＴの閾値のバラツキを抑えることができる。
【図面の簡単な説明】
【図１】 開口部における感光性アクリル膜の断面図。
【図２】 開口部における感光性ポジ型ポリイミド膜の断面図。
【図３】 コンタクトホールの断面図。
【図４】 コンタクトホールと配線との位置関係を示す図。
【図５】 本発明の半導体表示装置が有するＴＦＴと保持容量の断面図。
【図６】 本発明の半導体表示装置の駆動回路のブロック図。
【図７】 昇圧回路のマスク図面と回路図。
【図８】 本発明の半導体表示装置の作製方法を示す図。
【図９】 本発明の半導体表示装置の作製方法を示す図。
【図１０】 本発明の半導体表示装置の作製方法を示す図。
【図１１】 本発明の半導体表示装置の作製方法を示す図。
【図１２】 本発明の半導体表示装置の作製方法を示す図。
【図１３】 本発明の半導体表示装置の断面図。
【図１４】 本発明の半導体表示装置の断面図。
【図１５】 本発明の半導体表示装置の作製方法を示す図。
【図１６】 本発明の半導体表示装置の上面図。
【図１７】 発光装置のコントローラの構成を示すブロック図。
【図１８】 本発明の半導体表示装置の断面図。
【図１９】 本発明の半導体表示装置の駆動回路のブロック図。
【図２０】 本発明の半導体表示装置が有するＣＰＵとＡＳＩＣの構成を示すブロック図。
【図２１】 本発明の半導体表示装置の断面図。
【図２２】 本発明の半導体表示装置を用いた電子機器の図。
【図２３】 本発明の半導体表示装置が有する昇圧回路の回路図。
【図２４】 ＴＦＴのチャネル長と閾値の関係を示す図。
【図２５】 ＴＦＴのＣＶ特性を示す図。
【図２６】 開口部における非感光性アクリル膜の断面図。
【図２７】 開口部におけるポジ型感光性アクリル膜の断面図。
【図２８】 開口部におけるネガ型感光性アクリル膜の断面図。
【図２９】 開口部におけるポジ型感光性ポリイミド膜の断面図。

Claims (12)

  1. ＴＦＴと、容量とを有する半導体表示装置であって、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記ポジ型感光性アクリル膜の表面の曲率半径は、前記第１及び第２の開口部から離れるに従って連続的に長くなっていることを特徴とする半導体表示装置。
  2. ＴＦＴと、容量とを有する半導体表示装置であって、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記ポジ型感光性アクリル膜表面の、前記第１及び第２の開口部の端部における断面形状は、基板と平行な面内に主軸を有する放物線を描いていることを特徴とする半導体表示装置。
  3. 画素部と、前記画素部に画像を表示するための信号を生成する半導体回路とを有する半導体表示装置であって
    前記画素部と前記半導体回路はＴＦＴを有しており、
    前記半導体回路は容量を有しており、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記ポジ型感光性アクリル膜の表面の曲率半径は、前記第１及び第２の開口部から離れるに従って連続的に長くなっていることを特徴とする半導体表示装置。
  4. 画素部と、前記画素部に画像を表示するための信号を生成する半導体回路とを有する半導体表示装置であって
    前記画素部と前記半導体回路はＴＦＴを有しており、
    前記半導体回路は容量を有しており、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記ポジ型感光性アクリル膜表面の、前記第１及び第２の開口部の端部における断面形状は、基板と平行な面内に主軸を有する放物線を描いていることを特徴とする半導体表示装置。
  5. 請求項３または請求項４において、前記半導体回路は、昇圧回路、容量分割型のＤ／Ａ変換回路、ＤＲＡＭ、またはアナログラッチを有することを特徴とする半導体表示装置。
  6. 請求項１乃至請求項５のいずれか１項において、前記ポジ型感光性アクリル膜は、前記第１及び第２の開口部の端部における接線が、基板に対して３０°以上６５°以下で傾いていることを特徴とする半導体表示装置。
  7. ＴＦＴと、容量と、発光素子とを有する半導体表示装置であって、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記配線に接して前記発光素子の画素電極が形成されており、
    前記配線、前記画素電極及び前記第２の電極を覆って、前記第２の無機絶縁膜上に有機樹脂膜が形成されており、
    前記有機樹脂膜は第３の開口部を有しており、
    前記有機樹脂膜上に第３の無機絶縁膜が形成されており、
    前記第３の無機絶縁膜は前記第３の開口部において第４の開口部を有しており、
    前記第４の開口部において前記画素電極に接するように、前記第３の無機絶縁膜上に電界発光層と、対向電極とが積層されており、
    前記ポジ型感光性アクリル膜の表面の曲率半径は、前記第１及び第２の開口部から離れるに従って、それぞれ連続的に長くなっていることを特徴とする半導体表示装置。
  8. ＴＦＴと、容量と、発光素子とを有する半導体表示装置であって、
    前記ＴＦＴは島状の半導体膜と、前記島状の半導体膜に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
    前記ＴＦＴは第１の無機絶縁膜で覆われており、
    前記第１の無機絶縁膜に接するように、第１の開口部と第２の開口部を有するポジ型感光性アクリル膜が形成されており、
    前記ポジ型感光性アクリル膜を覆って第２の無機絶縁膜が形成されており、
    前記第１及び第２の無機絶縁膜は、前記第１の開口部において接しており、
    前記第１の開口部において、前記ゲート絶縁膜と前記第１及び第２の無機絶縁膜とに、前記島状の半導体膜が露出するようにコンタクトホールが形成されており、
    前記第２の無機絶縁膜上に前記コンタクトホールを介して前記島状の半導体膜に接している配線が形成されており、
    前記容量は前記ゲート電極と同じ導電膜から形成された第１の電極と、前記配線と同じ導電膜から形成された第２の電極と、前記第２の開口部において前記第１の電極及び前記第２の電極と重なっている前記第１及び第２の無機絶縁膜の一部を有しており、
    前記配線に接して前記発光素子の画素電極が形成されており、
    前記配線、前記画素電極及び前記第２の電極を覆って、前記第２の無機絶縁膜上に有機樹脂膜が形成されており、
    前記有機樹脂膜は第３の開口部を有しており、
    前記有機樹脂膜上に第３の無機絶縁膜が形成されており、
    前記第３の無機絶縁膜は前記第３の開口部において第４の開口部を有しており、
    前記第４の開口部において前記画素電極に接するように、前記第３の無機絶縁膜上に電界発光層と、対向電極とが積層されており、
    前記ポジ型感光性アクリル膜表面の、前記第１及び第２の開口部の端部における断面形状は、基板と平行な面内に主軸を有する放物線を描いていることを特徴とする半導体表示装置。
  9. 請求項７または請求項８において、前記ポジ型感光性アクリル膜は、前記第１及び第２の開口部の端部における接線が、基板に対して３０°以上６５°以下で傾いていることを特徴とする半導体表示装置。
  10. 請求項７乃至請求項９のいずれか１項において、前記有機樹脂膜はポジ型感光性アクリル膜であることを特徴とする半導体表示装置。
  11. 請求項７乃至請求項１０のいずれか１項において、前記第３の無機絶縁膜は、窒化珪素、酸化窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムであることを特徴とする半導体表示装置。
  12. 請求項１乃至請求項１１のいずれか１項において、前記第１または第２の無機絶縁膜は、窒化珪素、酸化窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムであることを特徴とする半導体表示装置。
JP2002107216A 2002-04-09 2002-04-09 半導体表示装置 Expired - Lifetime JP3989761B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2002107216A JP3989761B2 (ja) 2002-04-09 2002-04-09 半導体表示装置
US10/400,427 US7671369B2 (en) 2002-04-09 2003-03-28 Semiconductor display device
TW092107910A TWI264822B (en) 2002-04-09 2003-04-07 Semiconductor display device
KR1020030021881A KR101013473B1 (ko) 2002-04-09 2003-04-08 반도체 표시장치 및 그의 제작방법
CNB031103537A CN100350632C (zh) 2002-04-09 2003-04-09 半导体显示器件
US12/711,611 US8008666B2 (en) 2002-04-09 2010-02-24 Semiconductor display device
KR1020100037619A KR101013487B1 (ko) 2002-04-09 2010-04-22 표시장치
KR1020100104026A KR101035346B1 (ko) 2002-04-09 2010-10-25 승압 회로
US13/217,322 US8415669B2 (en) 2002-04-09 2011-08-25 Semiconductor display device
US13/857,659 US8835271B2 (en) 2002-04-09 2013-04-05 Semiconductor display device
US14/481,458 US9666614B2 (en) 2002-04-09 2014-09-09 Semiconductor display device
US15/598,651 US10083995B2 (en) 2002-04-09 2017-05-18 Semiconductor display device
US16/107,536 US11101299B2 (en) 2002-04-09 2018-08-21 Semiconductor display device
US17/401,360 US20220077199A1 (en) 2002-04-09 2021-08-13 Semiconductor display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002107216A JP3989761B2 (ja) 2002-04-09 2002-04-09 半導体表示装置

Publications (3)

Publication Number Publication Date
JP2003302917A JP2003302917A (ja) 2003-10-24
JP2003302917A5 JP2003302917A5 (ja) 2005-09-22
JP3989761B2 true JP3989761B2 (ja) 2007-10-10

Family

ID=28672472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002107216A Expired - Lifetime JP3989761B2 (ja) 2002-04-09 2002-04-09 半導体表示装置

Country Status (5)

Country Link
US (8) US7671369B2 (ja)
JP (1) JP3989761B2 (ja)
KR (3) KR101013473B1 (ja)
CN (1) CN100350632C (ja)
TW (1) TWI264822B (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6680130B2 (en) * 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
EP1388903B1 (en) * 2002-08-09 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent device
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP4278499B2 (ja) * 2003-12-01 2009-06-17 三菱電機株式会社 表示装置
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US7791270B2 (en) * 2004-09-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd Light-emitting device with reduced deterioration of periphery
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
CN100444429C (zh) * 2004-12-14 2008-12-17 中华映管股份有限公司 主动式有机电激发光组件数组及其制造方法
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101119186B1 (ko) * 2005-04-06 2012-03-20 삼성전자주식회사 표시패널, 이를 갖는 표시장치 및 이의 제조 방법
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4946003B2 (ja) * 2005-10-26 2012-06-06 セイコーエプソン株式会社 電気光学装置、および電気光学装置の製造方法
CN102331639A (zh) 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101681578B (zh) * 2007-06-08 2012-04-11 株式会社半导体能源研究所 显示装置
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8629960B2 (en) * 2008-10-02 2014-01-14 Sharp Kabushiki Kaisha Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device
KR101567119B1 (ko) 2008-12-26 2015-11-06 가부시키가이샤 제이올레드 유기 ｅｌ 소자, 유기 ｅｌ 표시 장치 및 유기 ｅｌ 소자의 제조 방법
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN101969045A (zh) * 2010-09-07 2011-02-09 华映光电股份有限公司 数组基板及其制作方法
TWI671911B (zh) 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP5613635B2 (ja) * 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
KR102081468B1 (ko) * 2012-07-20 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
DE112013007837B3 (de) 2012-07-20 2023-08-17 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) * 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6138501B2 (ja) * 2013-01-31 2017-05-31 株式会社ジャパンディスプレイ 液晶表示装置の製造方法および液晶表示装置
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN104282844B (zh) * 2013-07-08 2017-02-08 上海和辉光电有限公司 有机发光结构及其制造方法及有机发光组件
US9818763B2 (en) * 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR20150024729A (ko) * 2013-08-27 2015-03-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103744213B (zh) * 2013-12-25 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
JP2015145907A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置の製造方法
US10109690B2 (en) 2014-03-20 2018-10-23 Joled Inc. Organic light-emitting panel and organic light-emitting device with optimized bank profile
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
WO2017085591A1 (ja) 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
CN105576037B (zh) * 2016-01-08 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制作和测试方法、阵列基板和显示装置
CN106054473B (zh) * 2016-05-27 2019-05-03 深圳市华星光电技术有限公司 Coa基板、彩色滤光膜及彩色滤光膜的形成方法
JP6768394B2 (ja) 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器
KR102553981B1 (ko) * 2016-08-16 2023-07-12 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR20180093192A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107359276B (zh) * 2017-08-28 2020-07-28 京东方科技集团股份有限公司 一种膜层结构、显示装置及膜层结构的制备方法
CN108364857B (zh) * 2018-02-28 2021-01-12 中国电子科技集团公司第十三研究所 半导体芯片保护层的制备方法和半导体芯片
KR102560100B1 (ko) 2018-03-08 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109148739A (zh) * 2018-08-22 2019-01-04 武汉华星光电半导体显示技术有限公司 一种柔性有机发光二极管显示器及其制作方法
JP7110879B2 (ja) * 2018-09-28 2022-08-02 住友電気工業株式会社 半導体装置およびその製造方法
CN109739037B (zh) * 2018-11-23 2023-12-15 深圳市新盈恒科技有限公司 一种方便维修的液晶显示屏
CN111508968B (zh) * 2019-01-30 2023-08-01 群创光电股份有限公司 基板修补方法及电子装置
CN110265443B (zh) * 2019-06-20 2022-03-04 京东方科技集团股份有限公司 显示面板及显示装置
CN110505756B (zh) * 2019-07-30 2020-12-08 武汉华星光电技术有限公司 软性印刷电路板及显示设备
CN111293236B (zh) * 2020-02-21 2022-07-12 京东方科技集团股份有限公司 Oled屏幕打孔方法
JP2022138030A (ja) * 2021-03-09 2022-09-22 株式会社Joled 表示装置
KR20230030078A (ko) * 2021-08-23 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
FR3139445A1 (fr) 2022-09-09 2024-03-15 L'oreal Système d’auto-nettoyage de dispositif basé sur une cartouche de formule multicanale et intelligente

Family Cites Families (287)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
FR2395567A1 (fr) 1977-06-23 1979-01-19 Commissariat Energie Atomique Dispositif recuperateur de coeur pour reacteur nucleaire a neutrons rapides
JPS5541703A (en) 1978-09-18 1980-03-24 Toshiba Corp Production of semiconductor device
JPS606040B2 (ja) 1979-06-07 1985-02-15 日本電気株式会社 集積回路
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS5681973A (en) 1979-12-06 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
JPS56111258A (en) 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5758363A (en) 1980-09-26 1982-04-08 Oki Electric Ind Co Ltd Manufacture of mos type semiconductor device
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS57104218A (en) 1980-12-19 1982-06-29 Nec Corp Fabrication of semiconductor device
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
JPS5837967A (ja) 1981-08-31 1983-03-05 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
DE3146981A1 (de) * 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPS58197761A (ja) 1982-05-13 1983-11-17 Mitsubishi Electric Corp 半導体装置
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60136259A (ja) 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
JPH0656839B2 (ja) 1984-03-28 1994-07-27 株式会社日立製作所 半導体装置の製造方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6159473A (ja) 1984-08-31 1986-03-26 株式会社日立製作所 平面デイスプレイ用アクテイブマトリツクス
JPS61220341A (ja) 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS6264562A (ja) 1985-09-18 1987-03-23 Fujitsu Ltd パタ−ン変換装置
JPS6284562A (ja) 1985-10-08 1987-04-18 Seiko Epson Corp 半導体装置とその製造方法
JPS62130018A (ja) * 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPS62274729A (ja) 1986-05-23 1987-11-28 Seiko Epson Corp 半導体装置の製造方法
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
JPS63314862A (ja) 1987-06-17 1988-12-22 Nec Corp 薄膜トランジスタの製造方法
JPS6454762A (en) 1987-08-26 1989-03-02 Toshiba Corp Insulated gate field effect transistor
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
JP2616976B2 (ja) 1988-10-07 1997-06-04 日本電信電話株式会社 アクティブマトリクスおよびその製作法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02214152A (ja) 1989-02-15 1990-08-27 Olympus Optical Co Ltd 半導体装置及びその製造方法
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
JP2553704B2 (ja) 1989-06-16 1996-11-13 松下電子工業株式会社 半導体装置の製造方法
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) * 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JPH0395939A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH0395938A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH03126921A (ja) 1989-10-12 1991-05-30 Sony Corp 液晶表示装置
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP3070062B2 (ja) 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5198685A (en) 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
KR920010788B1 (ko) 1990-08-16 1992-12-17 주식회사 금성사 주방용 쓰레기 압축처리장치
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH04139828A (ja) 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JPH04142740A (ja) 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JP2695689B2 (ja) 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
DE69126949T2 (de) 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
JP2840434B2 (ja) 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
JPH04196328A (ja) 1990-11-28 1992-07-16 Casio Comput Co Ltd 電界効果型トランジスタ
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
US5424752A (en) * 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
JPH04239731A (ja) 1991-01-23 1992-08-27 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
KR930703707A (ko) 1991-01-30 1993-11-30 죤 죠셉 우르수 폴리실리콘 박막 트랜지스터
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH04358129A (ja) 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
JPH04356129A (ja) 1991-05-30 1992-12-09 Iseki & Co Ltd 穀粒貯留装置
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
KR960000225B1 (ko) 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JPH0582442A (ja) 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
JP2781706B2 (ja) 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3116478B2 (ja) * 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH05259458A (ja) 1992-03-13 1993-10-08 G T C:Kk 半導体装置の製法
US6078316A (en) * 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
TW231343B (ja) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JPH05275373A (ja) 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
JP2704575B2 (ja) 1992-04-20 1998-01-26 日本電信電話株式会社 容量素子の製造方法
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
CN1196184C (zh) 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JP2789284B2 (ja) 1992-08-20 1998-08-20 株式会社半導体エネルギー研究所 アクティブマトリクス液晶表示装置とその作製方法
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP3127615B2 (ja) 1992-10-14 2001-01-29 セイコーエプソン株式会社 液晶装置の製造方法
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JPH06169086A (ja) 1992-11-30 1994-06-14 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06232160A (ja) 1993-02-01 1994-08-19 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2897095B2 (ja) 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP0635890B1 (en) 1993-02-10 2002-05-29 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JPH06267210A (ja) 1993-03-11 1994-09-22 Toshiba Corp 磁気ディスク装置のヘッド移動装置
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3367618B2 (ja) 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5747355A (en) * 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
JPH06291314A (ja) 1993-04-06 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5498562A (en) * 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JPH06308531A (ja) 1993-04-23 1994-11-04 Seiko Epson Corp 液晶表示装置
JPH06337436A (ja) 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3309509B2 (ja) 1993-08-12 2002-07-29 セイコーエプソン株式会社 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JPH07142743A (ja) * 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) * 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
DE69432460T2 (de) 1993-11-12 2004-01-15 Seiko Epson Corp Struktur zur montage eines halbleiters- und eines fluessigkristallanzeigeapparates
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3260975B2 (ja) 1994-06-02 2002-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08181214A (ja) * 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
JPH08250743A (ja) * 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
KR100386203B1 (ko) 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
KR100225097B1 (ko) 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3123450B2 (ja) 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
KR100254567B1 (ko) 1997-07-16 2000-05-01 윤종용 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JPH11103069A (ja) 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
JP3156765B2 (ja) 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6274516B1 (en) 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JPH11183929A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100289490B1 (ko) 1998-07-01 2001-11-22 박종섭 단차성 절연막을 가지는 반도체 장치의 형성 방법
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3458382B2 (ja) 1998-11-26 2003-10-20 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
WO2000033285A1 (en) 1998-11-30 2000-06-08 Seiko Epson Corporation Electro-optical device and its manufacturing method
US6306559B1 (en) 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3065077B2 (ja) * 1999-05-19 2000-07-12 セイコーエプソン株式会社 半導体装置の製造方法
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
EP1261366A4 (en) 2000-02-24 2003-06-18 Univ Leland Stanford Junior ADJUVANT TREATMENT BY ACTIVATING DENDRITIC CELLS IN VIVO
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
TWI226205B (en) 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6989805B2 (en) * 2000-05-08 2006-01-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002258810A (ja) 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
WO2002075780A2 (en) 2001-03-21 2002-09-26 Koninklijke Philips Electronics N.V. Electronic device having dielectric material of high dielectric constant
JP3977997B2 (ja) 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
CN1556976A (zh) * 2001-09-21 2004-12-22 ��ʽ����뵼����Դ�о��� 显示装置及其驱动方法
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US20050132549A1 (en) 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003255562A (ja) * 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20110309364A1 (en) 2011-12-22
JP2003302917A (ja) 2003-10-24
TWI264822B (en) 2006-10-21
KR20030082385A (ko) 2003-10-22
US20220077199A1 (en) 2022-03-10
KR101035346B1 (ko) 2011-05-20
US8415669B2 (en) 2013-04-09
US8835271B2 (en) 2014-09-16
CN1450665A (zh) 2003-10-22
US20170256570A1 (en) 2017-09-07
US11101299B2 (en) 2021-08-24
TW200306451A (en) 2003-11-16
US8008666B2 (en) 2011-08-30
US20110049522A1 (en) 2011-03-03
KR101013473B1 (ko) 2011-02-14
US20030189210A1 (en) 2003-10-09
KR20100121455A (ko) 2010-11-17
US7671369B2 (en) 2010-03-02
KR101013487B1 (ko) 2011-02-10
KR20100061420A (ko) 2010-06-07
US10083995B2 (en) 2018-09-25
US20190067336A1 (en) 2019-02-28
CN100350632C (zh) 2007-11-21
US9666614B2 (en) 2017-05-30
US20130221361A1 (en) 2013-08-29
US20150001545A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP3989761B2 (ja) 半導体表示装置
JP3989763B2 (ja) 半導体表示装置
US10903402B2 (en) Display device and method for manufacturing the same
JP2003167558A (ja) 表示装置及びこれを用いた表示システム
JP2001210832A (ja) 半導体装置及びその作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP2003248469A (ja) 表示装置及びこれを用いた表示システム
JP2001274405A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3989761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term