JPS6264562A - パタ−ン変換装置 - Google Patents
パタ−ン変換装置Info
- Publication number
- JPS6264562A JPS6264562A JP60205603A JP20560385A JPS6264562A JP S6264562 A JPS6264562 A JP S6264562A JP 60205603 A JP60205603 A JP 60205603A JP 20560385 A JP20560385 A JP 20560385A JP S6264562 A JPS6264562 A JP S6264562A
- Authority
- JP
- Japan
- Prior art keywords
- data
- column
- register
- pattern
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はロースキャン型のキャラクタジヱネレータ（Ｃ
ｈａｒａｃｔｅｒ Ｇｅｎｅｒａｔｅｒ ； ＣＧ）
よりカラムデータに変換するパターン変換装置であって
、ロー方向に走査（スキャン）読取るアドレスカウンタ
と、変換するカラムを指定する指定手段とを設け、読取
ったローデータより指定カラムのビットデータを選択し
、順次シフトレジスタに入力してカラムデータを構成す
るものである。
ｈａｒａｃｔｅｒ Ｇｅｎｅｒａｔｅｒ ； ＣＧ）
よりカラムデータに変換するパターン変換装置であって
、ロー方向に走査（スキャン）読取るアドレスカウンタ
と、変換するカラムを指定する指定手段とを設け、読取
ったローデータより指定カラムのビットデータを選択し
、順次シフトレジスタに入力してカラムデータを構成す
るものである。
本発明はロースキャン型ＣＧよりカラムデータに変換す
る文字パターン変換装置の改良に関する。
る文字パターン変換装置の改良に関する。
ドツトマトリックスで印字するプリンタでは、読出し専
用メモリ （ＲＯＭ）に文字パターンを記録したキャラ
クタジャネレータＣＧを備え、受信ている。
用メモリ （ＲＯＭ）に文字パターンを記録したキャラ
クタジャネレータＣＧを備え、受信ている。
上記文字パターンは縦（カラム）および横（ロー）方向
のドツトマトリックスで構成され、印字ヘッドにはカラ
ム方向のドツト数（例えば２４組）の印字ヘッドが備え
られて、スペーシングとともにカラム方向のパターンデ
ータが同時に印字される。
のドツトマトリックスで構成され、印字ヘッドにはカラ
ム方向のドツト数（例えば２４組）の印字ヘッドが備え
られて、スペーシングとともにカラム方向のパターンデ
ータが同時に印字される。
そのためプリンタ用のＣＧはカラム単位に読取れるもの
（カラムスキャン型ＣＧ）が望ましいが、陰極線管（Ｃ
ＲＴ）表示装置等のロースキャン型ＣＧ）が広く普及し
ており、そのためプリンタ等ではロースキャン型ＣＧを
使用してカラムデータに変換している。
（カラムスキャン型ＣＧ）が望ましいが、陰極線管（Ｃ
ＲＴ）表示装置等のロースキャン型ＣＧ）が広く普及し
ており、そのためプリンタ等ではロースキャン型ＣＧを
使用してカラムデータに変換している。
しかしロースキャン型ＣＧからカラムデータへの変換は
Ｉビット単位に行われるため、マイクロプロセッサ等で
変換する従来の方法では処理時間が長くなるという問題
点があった。
Ｉビット単位に行われるため、マイクロプロセッサ等で
変換する従来の方法では処理時間が長くなるという問題
点があった。
そのため上記問題点を解決した文字パターン変換装置が
求められている。
求められている。
〔従来の技術〕
従来例を第３図を参照しつつ説明する。
第３図（ａｌは文字パターン例を示す図で、文字「漢」
を表している。
を表している。
図示のごとく文字パターンは２４Ｘ２４のドツトマトリ
ックスで構成されており、ロースキャン型ＣＧにはバイ
ト単位（ＢＯ〜Ｂ７）のローデータが、ＲＯＭ・Ａ−Ｒ
ＯＭ−Ｃに分割されて記録されている。
ックスで構成されており、ロースキャン型ＣＧにはバイ
ト単位（ＢＯ〜Ｂ７）のローデータが、ＲＯＭ・Ａ−Ｒ
ＯＭ−Ｃに分割されて記録されている。
そのため、ＲＯＭ−Ａ ＝ ＣをＲＯＭ選択信号（チッ
プ選択信号）により選択し、Ａ４〜ＡＯの５ビツトで指
定して順次ローデータを読出す。
プ選択信号）により選択し、Ａ４〜ＡＯの５ビツトで指
定して順次ローデータを読出す。
一方プリンタはカラム方向のドツト数に相当する２４組
の印字ヘッドを備え、Ｄ２３−ＤＯＯのごとくスペーシ
ングとともに各２４組のパターンが同時に印字される。
の印字ヘッドを備え、Ｄ２３−ＤＯＯのごとくスペーシ
ングとともに各２４組のパターンが同時に印字される。
そのため上記ロースキャンで読出した文字パターンデー
タをカラム単位に読出し可能なバッファに展開する必要
がある。
タをカラム単位に読出し可能なバッファに展開する必要
がある。
以下その展開動作の１例を説明する。
第３図（ｂ）は従来例のプリンタの一部を表すブロック
図、第３図（Ｃ１はパターン変換動作説明図である。
図、第３図（Ｃ１はパターン変換動作説明図である。
第３図（ｂｌにおいて、２はインタフェース（図示せず
）を通じて受信した印字情報を格納する受信バッファ、
３はパターン展開動作を行うためのメモリ、ＲＯＭ −
Ａ−ＲＯＭ −Ｃは第３図（ａ）に示すロースキャン型
のＣＧ、４はマイクロプロセッサ（ＭＰＵ）１によりチ
ップセレクト信号が格納される選択レジスタ、７は１行
分のパターンデータを格納するバッファ、６は印字ヘッ
ド駆動部、５はスペーシング等プリンタ機構を駆動する
プリンタ機構駆動部である。
）を通じて受信した印字情報を格納する受信バッファ、
３はパターン展開動作を行うためのメモリ、ＲＯＭ −
Ａ−ＲＯＭ −Ｃは第３図（ａ）に示すロースキャン型
のＣＧ、４はマイクロプロセッサ（ＭＰＵ）１によりチ
ップセレクト信号が格納される選択レジスタ、７は１行
分のパターンデータを格納するバッファ、６は印字ヘッ
ド駆動部、５はスペーシング等プリンタ機構を駆動する
プリンタ機構駆動部である。
受信バッファ２に１行分の印字情報が格納されると、Ｍ
ＰＵＩは受信バッファ２より印字情報（文字コード）を
抽出し、順次バッファ７にパターンデータを展開する。
ＰＵＩは受信バッファ２より印字情報（文字コード）を
抽出し、順次バッファ７にパターンデータを展開する。
即ち、
マイクロプロセッサ（ＭＰＵ）１はまずＡ４〜ＡＯを（
０００００）としてローデータＢＯ−８７を読取り（メ
モリＭ１）、ビットデータＢ７をカラムデータＤ７とし
てメモリＭ３に格納する。
０００００）としてローデータＢＯ−８７を読取り（メ
モリＭ１）、ビットデータＢ７をカラムデータＤ７とし
てメモリＭ３に格納する。
続イテＡ４〜ＡＯを（００００１〕〕トｌ、テ０−テー
タＢＯ〜Ｂを読取り、そのピントデータＢ７を１ビツト
右シフト （メモリＭ２）してカラムデータＤ６とし、
メモリＭ３の他の領域をマスクして書込む。
タＢＯ〜Ｂを読取り、そのピントデータＢ７を１ビツト
右シフト （メモリＭ２）してカラムデータＤ６とし、
メモリＭ３の他の領域をマスクして書込む。
なおメモリＭｌ、Ｍ２．Ｍ３はそれぞれメモリ３内のワ
ークエリアを表す。
ークエリアを表す。
以上の処理を繰り返し、カラムデータＣ（０７〜ＤＯ）
がメモリＭ３に得られると、バッファ７に格納する。
がメモリＭ３に得られると、バッファ７に格納する。
同様にしてカラムデータＣ２〜をパ゛ッファ７に格納し
て１文字のパターン展開が完了する。
て１文字のパターン展開が完了する。
以上のごとく、ローデータをＲＯＭ・Ａ−Ｃより読出し
、カラムデータに１ビツトづつ変換していく。
、カラムデータに１ビツトづつ変換していく。
上記説明したように、ロースキャン型のＲＯＭよりカラ
ムデータへの変換は１ビツトづつ変換するため、マイク
ロプロセッサ（ＭＰＵ）によるバターン展開では処理時
間が長くかかるという問題点があった。
ムデータへの変換は１ビツトづつ変換するため、マイク
ロプロセッサ（ＭＰＵ）によるバターン展開では処理時
間が長くかかるという問題点があった。
そのため、本発明は高速に変換する文字パターン変換装
置を提供することを目的とする。
置を提供することを目的とする。
ｃ問題点を解決するための手段〕
上記目的のため、本発明のパターン変換装置は第１図原
理説明図に示すように、 ＣＧメモリを走査読出すアドレスカウンタ（１１）と、
変換するカラム番号を指定するカラム指定手段（１０）
とを設け、 該アドレスカウンタに基づき読出したローデータより前
記カラム指定手段の指定するビットデータを選択する選
択手段（１２）と、 該アドレスカウンタの歩進とともに選択されたビットデ
ータを順次シフトせしめるシフトレジスタ（１３）と、 前記シフトレジスタに該カラムデータが構成されたとき
該シフトレジスタを読取り、前記カラム指定手段にカラ
ム番号をセットするとともに該アドレスカウンタを起動
せしめる手段（１４）と、を備える。
理説明図に示すように、 ＣＧメモリを走査読出すアドレスカウンタ（１１）と、
変換するカラム番号を指定するカラム指定手段（１０）
とを設け、 該アドレスカウンタに基づき読出したローデータより前
記カラム指定手段の指定するビットデータを選択する選
択手段（１２）と、 該アドレスカウンタの歩進とともに選択されたビットデ
ータを順次シフトせしめるシフトレジスタ（１３）と、 前記シフトレジスタに該カラムデータが構成されたとき
該シフトレジスタを読取り、前記カラム指定手段にカラ
ム番号をセットするとともに該アドレスカウンタを起動
せしめる手段（１４）と、を備える。
ＣＧをロー方向に走査するカウンタによってローデータ
を読取り、そのローデータよりカラム指定手段の指定す
るビットデータを選択して順次シフトすると、所定カラ
ムデータがシフトレジスタに得られる。
を読取り、そのローデータよりカラム指定手段の指定す
るビットデータを選択して順次シフトすると、所定カラ
ムデータがシフトレジスタに得られる。
このカラムデータを読取るとともに、カラム指定手段を
歩進せしめ、前記カウンタを再び初興値より歩進せしめ
ると、文字パターンデータをカラム単位に変換すること
ができる。
歩進せしめ、前記カウンタを再び初興値より歩進せしめ
ると、文字パターンデータをカラム単位に変換すること
ができる。
本発明の詳細を第２図に示す実施例に従って説明する。
第２図（ａ）は２４Ｘ２４の文字パターンをカラムデー
タに変換するための動作説明図、第２図（ｂｌは実施例
のパターン変換装置のブロック図、第２図ｆｃ）は動作
フローチャート図である。
タに変換するための動作説明図、第２図（ｂｌは実施例
のパターン変換装置のブロック図、第２図ｆｃ）は動作
フローチャート図である。
本実施例では第２図（ａｌに示すように８ビット単位（
Ｃ１，Ｃ２３〜）にカラムデータをバッファに格納する
ため、ロー方向の読出カウンタとして、アドレスカウン
タ八２〜ＡＯおよびアドレスカウンタＡ４Ａ３を設け、
またカラム指定手段としてビット選１尺レジスタを設け
ている。
Ｃ１，Ｃ２３〜）にカラムデータをバッファに格納する
ため、ロー方向の読出カウンタとして、アドレスカウン
タ八２〜ＡＯおよびアドレスカウンタＡ４Ａ３を設け、
またカラム指定手段としてビット選１尺レジスタを設け
ている。
く構成）
第２図（ｂｌにおいて、
１５はＭＰＵＩよりアドレスカウンタＡ２〜へ０に送出
するカウンタ可指令を格納する読取指令レジスタ、 １６はアドレスカウンタＡ２〜ＡＯで、アドレスバス１
０１にアドレス舷〜ＡＯを送出するもの、１７はアドレ
スカウンタ八２〜ＡＯ（１６）が８進して出力するキャ
リーにより歩進する３進のアドレスカウンタへ４八３で
、アドレスバス１０１にアドレスＡ４．Ａ３を送出する
もの、 １８は３ビツトのビット選択レジスタで、読取ったロー
データのビットを指定するもの、１９はチップ選択レジ
スタで、ＲＯＭ−Ａ−ＲＯＭ−Ｃに備えるデコード回路
によりＲＯＭを選択するもの、 ２０は文字コードに基づきパターンアドレスを指定する
パターンアドレスレジスタ、 ２２は読出されたローデータをビット選択レジスタ１８
の指定するビットを選択するセレクタ、２１はセレクタ
２２の出力をシフトするシフトレジスタで主バス線１０
０に接続されているもの、である。
するカウンタ可指令を格納する読取指令レジスタ、 １６はアドレスカウンタＡ２〜ＡＯで、アドレスバス１
０１にアドレス舷〜ＡＯを送出するもの、１７はアドレ
スカウンタ八２〜ＡＯ（１６）が８進して出力するキャ
リーにより歩進する３進のアドレスカウンタへ４八３で
、アドレスバス１０１にアドレスＡ４．Ａ３を送出する
もの、 １８は３ビツトのビット選択レジスタで、読取ったロー
データのビットを指定するもの、１９はチップ選択レジ
スタで、ＲＯＭ−Ａ−ＲＯＭ−Ｃに備えるデコード回路
によりＲＯＭを選択するもの、 ２０は文字コードに基づきパターンアドレスを指定する
パターンアドレスレジスタ、 ２２は読出されたローデータをビット選択レジスタ１８
の指定するビットを選択するセレクタ、２１はセレクタ
２２の出力をシフトするシフトレジスタで主バス線１０
０に接続されているもの、である。
（動作説明）〔第２図（Ｃ）参照〕
第２図（ａ）に示すように、カラムデータはＣ１゜Ｃ２
，Ｃ３，Ｃ４の順に生成する。
，Ｃ３，Ｃ４の順に生成する。
そのため、ＭＰＵＩはパターンアドレスレジスタ２０．
チップ選択レジスタ１９にセットした後、まずビット選
択レジスタ１８を８７にセットしてアドレスカウンタ八
２〜ＡＯ（１６）を歩進せしめる。
チップ選択レジスタ１９にセットした後、まずビット選
択レジスタ１８を８７にセットしてアドレスカウンタ八
２〜ＡＯ（１６）を歩進せしめる。
その結果、ＲＯＭ・Ａのローデータは順次セレクタ２２
に入力され、ビットデータＢ７が選択されてシフトレジ
スタ２１により順次シフトされる。
に入力され、ビットデータＢ７が選択されてシフトレジ
スタ２１により順次シフトされる。
アドレスカウンタＡ２〜ＡＯ（１Ｂ）がキャリーを送出
すると、アドレスカウンタＡ４Ａ３（１７）が歩進し、
読取指令レジスタ１５がリセットされ、前記動作が停止
する。
すると、アドレスカウンタＡ４Ａ３（１７）が歩進し、
読取指令レジスタ１５がリセットされ、前記動作が停止
する。
ＭＰＬＩＩはシフトレジスタ２２に格納されたカラムデ
ータＣ１を読取りバッファ７に格納した後読取指令レジ
スタ１５に読取指令をセットする。
ータＣ１を読取りバッファ７に格納した後読取指令レジ
スタ１５に読取指令をセットする。
上記のごとくアドレスカウンタＡ４Ａ３（１７）が歩進
するとＣＩ、Ｃ２，Ｃ３のカラムデータが変換され、続
いてビット選択レジスタを８６にセットして、Ｃ４を変
換する。
するとＣＩ、Ｃ２，Ｃ３のカラムデータが変換され、続
いてビット選択レジスタを８６にセットして、Ｃ４を変
換する。
以上の動作をチップ選択終了まで繰り返すことによりカ
ラム変換された文字パターンデータをバッファ７に得る
ことができる。
ラム変換された文字パターンデータをバッファ７に得る
ことができる。
以上の実施例ではビット選択、チップ選択にレジスタを
使用したが、アドレスカウンタＡ４Ａ３（１７）のキャ
リーで歩道する８進のビット選択カウンタ、ビット選択
カウンタのキャリーにより歩進する３進のチップ選択カ
ウンタを使用すれば、前記レジスタのセット動作が省略
できる。
使用したが、アドレスカウンタＡ４Ａ３（１７）のキャ
リーで歩道する８進のビット選択カウンタ、ビット選択
カウンタのキャリーにより歩進する３進のチップ選択カ
ウンタを使用すれば、前記レジスタのセット動作が省略
できる。
以上説明したように、ＭＰＵＩは文字コードを指定した
後、一定のサイクルで変換されたカラムデータをシフト
レジスタより読取るとともに、読取指令および各レジス
タの書込みを行うのみで高速に変換でき、その間ＭＰＵ
は他の処理を実行することができる。
後、一定のサイクルで変換されたカラムデータをシフト
レジスタより読取るとともに、読取指令および各レジス
タの書込みを行うのみで高速に変換でき、その間ＭＰＵ
は他の処理を実行することができる。
以上説明したように、本発明はローデータをカラムデー
タに高速で変換するパターン変換装置を提供するもので
、マイクロプロセッサはシフトレジスタに高速で変換さ
れたカラムデータを読取ればよく、カラムスキャン型Ｒ
ＯＭと同等の速度でパターン展開ができる。
タに高速で変換するパターン変換装置を提供するもので
、マイクロプロセッサはシフトレジスタに高速で変換さ
れたカラムデータを読取ればよく、カラムスキャン型Ｒ
ＯＭと同等の速度でパターン展開ができる。
第１図は本発明の原理説明図、
第２図（ａｌは動作説明図、
第２図（ｂｌは実施例のパターン変換装置ブロック図、
第２図（Ｃ）は動作フローチャート図、第３図（ａ）は
文字パターン例を表す図、第３図（ｂ）は従来例のプリ
ンタブロック図、第３図（Ｃ）はパターン変換動作説明
図、である。図中、 １はマイクロプロセッサ（Ｍ Ｐ Ｕ）、２は受信バッ
ファ、 ３はメモリ、４はチップ選択レジスタ・ ５ばプリンタ機構駆動部、 ６は印字ヘッド駆動部、 ７はバッファ、１０はカラ
ム指定手段、 １１はアドレスカウンタ、１２は選択手段、１３はシフ
トレジスタ、 １４は制御手段、１５は読取指令レジ
スタ、 １６はアドレスカウンタへ２〜ＡＯ１ １７はアドレスカウンタＡ４Ａ３． １８はビット選択レジスタ、 １９はチップ選択レジスタ、 ２０はパターンアドレスレジスタ、 ２１はシフトレジスタ、 ２２はセレクタ、ＲＯＭ−Ａ
、ＲＯＭ−Ｂ、ＲＯＭ−Ｃは文字パターン発生用ＲＯＭ
（ＣＧ）、 ニ」蛭−茅１図 一二質今丁１１ 条２図（ａ） 少施脅・団パターン９羽１綾置ブＯ・ソフ図第２図（す 文字へ°ターン脅・１２表わ１図 第５ 図（ａ）
文字パターン例を表す図、第３図（ｂ）は従来例のプリ
ンタブロック図、第３図（Ｃ）はパターン変換動作説明
図、である。図中、 １はマイクロプロセッサ（Ｍ Ｐ Ｕ）、２は受信バッ
ファ、 ３はメモリ、４はチップ選択レジスタ・ ５ばプリンタ機構駆動部、 ６は印字ヘッド駆動部、 ７はバッファ、１０はカラ
ム指定手段、 １１はアドレスカウンタ、１２は選択手段、１３はシフ
トレジスタ、 １４は制御手段、１５は読取指令レジ
スタ、 １６はアドレスカウンタへ２〜ＡＯ１ １７はアドレスカウンタＡ４Ａ３． １８はビット選択レジスタ、 １９はチップ選択レジスタ、 ２０はパターンアドレスレジスタ、 ２１はシフトレジスタ、 ２２はセレクタ、ＲＯＭ−Ａ
、ＲＯＭ−Ｂ、ＲＯＭ−Ｃは文字パターン発生用ＲＯＭ
（ＣＧ）、 ニ」蛭−茅１図 一二質今丁１１ 条２図（ａ） 少施脅・団パターン９羽１綾置ブＯ・ソフ図第２図（す 文字へ°ターン脅・１２表わ１図 第５ 図（ａ）
Claims (1)
- 【特許請求の範囲】 ロー方向に走査読出すメモリに記録されたパターンデー
タをカラムデータに変換するパターン変換装置であって
、 前記メモリを走査読出すアドレスカウンタ（１１）と、
変換するカラム番号を指定するカラム指定手段（１０）
とを設け、 該アドレスカウンタに基づき読出したローデータより前
記カラム指定手段の指定するビットデータを選択する選
択手段（１２）と、 該アドレスカウンタの歩進とともに選択されたビットデ
ータを順次シフトせしめるシフトレジスタ（１３）と、 前記シフトレジスタに該カラムデータが構成されたとき
該シフトレジスタを読取り、前記カラム指定手段にカラ
ム番号をセットするとともに該アドレスカウンタを起動
せしめる手段（１４）と、を備えることを特徴とするパ
ターン変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205603A JPS6264562A (ja) | 1985-09-18 | 1985-09-18 | パタ−ン変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205603A JPS6264562A (ja) | 1985-09-18 | 1985-09-18 | パタ−ン変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264562A true JPS6264562A (ja) | 1987-03-23 |
| JPH0426311B2 JPH0426311B2 (ja) | 1992-05-07 |
Family
ID=16509599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205603A Granted JPS6264562A (ja) | 1985-09-18 | 1985-09-18 | パタ−ン変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471228A (en) * | 1987-08-21 | 1989-03-16 | Thomson Brandt Gmbh | Method of improving resolution of digital signal |
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111789A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Character pattern output system |
| JPS58106671A (ja) * | 1981-12-18 | 1983-06-25 | Nec Corp | メモリ集積回路 |
| JPS58147786A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 文字発生器 |
-
1985
- 1985-09-18 JP JP60205603A patent/JPS6264562A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111789A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Character pattern output system |
| JPS58106671A (ja) * | 1981-12-18 | 1983-06-25 | Nec Corp | メモリ集積回路 |
| JPS58147786A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 文字発生器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471228A (en) * | 1987-08-21 | 1989-03-16 | Thomson Brandt Gmbh | Method of improving resolution of digital signal |
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426311B2 (ja) | 1992-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075620A (en) | Video display system | |
| US5122973A (en) | Front-end system for a raster output scanner | |
| JPS5935283A (ja) | 文字発生装置 | |
| JPS6264562A (ja) | パタ−ン変換装置 | |
| US5409318A (en) | Font generation method and apparatus with single font memory for serving different scan formats | |
| US4825386A (en) | Horizontal line processor of data to be printed dot sequentially | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPS5814678B2 (ja) | 表示装置 | |
| JPS583876A (ja) | 感熱式ドツトプリンタにおける拡大文字印字方法 | |
| JP2957448B2 (ja) | データの転送装置 | |
| JPS6230436B2 (ja) | ||
| JPS58113977A (ja) | ドツトパタ−ンの横縦変換方式 | |
| JPS58187995A (ja) | 画像表示装置 | |
| SU1709385A1 (ru) | Устройство дл формировани видеосигнала | |
| KR890001867B1 (ko) | 문자 이미지 변환 방법 및 장치 | |
| JPH01237162A (ja) | プリンタのインターフェイス装置 | |
| JPS5971593A (ja) | Ｃｒｔデイスプレイのハ−ドコピ−方式 | |
| JPS5854395B2 (ja) | 文字パタ−ン発生方式 | |
| JPS6039686A (ja) | パタ−ン書込回路 | |
| JPH05131674A (ja) | 記録装置 | |
| JPS5860789A (ja) | パタン拡大方式 | |
| JPS592026B2 (ja) | モジパタ−ンハツセイソウチ | |
| JPS59125163A (ja) | ファクシミリ符号変換装置 | |
| JPS62127890A (ja) | パタ−ン発生装置 | |
| JPS58113976A (ja) | 文字パタ−ン発生装置 |