SU1709385A1 - Устройство дл формировани видеосигнала - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении систем отображени  графической информации растрового типа. Цель изобретени  - повышение быстродействи  устройства, котора  достигаетс  введением мультиплексора 3, первого 4 и второго 5 элементов ИЛИ и соответствующих функциональных св зей. Изобретение позвол ет использовать устройства дл  формировани  цифрового видеосигнала совместно с кэш-пам тью. 4 ил.

Description

Изобретение относитс  к.автоматике и вычислительной технике и может быть использовано при построении систем отображени  графической информации растрового типа...

Цель изобретени  - повышение быстродействи  устройства.

Сущность изобретени  по сн етс  чертежом , где на фиг. 1 приведена структурна  схема устройства; на фиг. 2,3- по сн етс  принцип работы устройства; на фиг. 4 - один из вариантов использовани  устройства.

Устройство содержит регистр 1, регистр 2 сдвига, мультиплексор 3, первый 4 и второй 5 элементы ИЛИ.

На фиг. 1 обозначены информационные входы 6 группы устройства, первый управл ющий 7, информационный 8. второй управл ющий 9 и тактовый 10 входы устройства, управл ющие входы 11 группы устройства, третий 12 и четвертый 13 управл ющие входы устройства, первый 14 и второй 15 выходы устройства.

Устройства работает следующим образом .

В графических системах с побитовой организацией пам ти формирование изображени  происходит путем записи битовой картины элементов отображени , хран щих значение  ркости соответствующей точки экрана, в буфер регенерации (на фиг. 1 не показан).

Дл  поддержани  стабильного изображени  на экране информаци  из буфера регенерации считываетс  с частотой, не менее 50 Гц (прогрессивна  развертка). Так как элементы пам ти не обеспечивают необходимую скорость считывани , то данные из буфера регенерации считываютс  словами, которые поступают на регистр сдвига видеосигнала , который преобразует параллельный код в цифровой видеосигнал высокочастотную последовательность элементов отображени .

Во врем  пр мого хода электронного луча по строке информаци  из буфера регенерации по информационным входам устройстаз по сигналу загрузки, поступающему по управл ющему входу 7 устройства, заноситс  в регистр 1.

Следующие 15 тактов (при условии, что разр дность регистров 1,2-16) происходит сдвиг в сторону младшего триггера регистра 2 сдвига. Выход младшего триггера регистра 2 сдвига соединен с первым эходом первого элемента 1/1ЛИ 4, предназначенного дн  маскировани  отображени  растровых плоскостей буфера регенерации. Режим маскировани  осуществл етс  подачей сигнала низкого уровн .на третий управл ющий вход 12 устройства.

Следует отметить, что устройство может обслужить две растровые плоскости буфера регенерации, у которых длина считывани  слова данных составл ет 8 или 4 бит. Дл  этого на угфавл ющих входах мультиплексора 3 устанавливаетс  код, соответствующий выбору соответственно восьмого или четвертого триггеров регистра 2 сдвига. Выход мультиплексора 3 соединен с первым входом второго элемента ИЛИ 5. Таким образом, ма выходе первого элемента ИЛИ 4 формируетс  цифровой видеосигнал li зpвoй растровой плоскости, а на выходе второго элемента ИЛИ 5 - второй растровой плоскости буфера регенерации. Причем маскирование двух плоскостей осущйСТЕл етс  с помо-щью первого 4 и второго Е элементов ИЛИ при низком уровне сигнглов нз упраел ющих входах 12, 13 устройства ,

В рассмотренном устройстве за врем  одного свободного (обратный ход по стро;-:е и кадру) цикла паг/ ти осуществл ют запись а буфер регенерации только одного элемента отображени . Дл  увеличени  скорости построени  и,зображени  используют кеш памлть, В кеш-пам ть с повышенной скоростью записываютс  элементы отображени , з затэм в течение одного цикла пам ти одновременйо несколько элементов отображени  переписываютс  в буфер регенерации. Элементы отображени  в кеш-пам ти хран тс  в виде матрицы. При 16-разр днОй длине слова, битовой карты зозможны два варианта таких матриц (8x2) (см, фиг. 2а), и (4x4) бмт (см, фиг, 26),

Рассмотрим организацию записи и считывани  данных на экран матрицей (4x4), как наиболее .1вной при вeктop; oрзстровом преобразовании отрезков пр мых .

Дл  осущестелени  записи матрицами (4x4) элементов отображени  битова  карта разбита на четыре страницы, В каждую страницу одногфеменно записываютс 

строки матрицы размером (4x1) элемент, В зависимости от координат адреса матрицы пор док записи строк матрицы по страницам пам ти мен етс . На фиг. За, б, в, г показамы четыре различных матрицы А, В. С и D, адреса которых отличаютс  двум  младшими разр дами по координате X, На фиг, Зд показан пор док записи строк этих матриц по страницам пам ти,

Чтение информации на экран из пам ти буфера регенерации происходит 16-разр дными словами. Таким образом, как видно из фиг. Зд, требуетс  специальное преобразование данных дл  осуществлени  правильного месторасположени  строк матриц на экране. Такую логику работы в устройстве дл  формировани  цифрового видеосигнала обеспечивает мультиплексор 3, на входы управлени  которого.поступают два

младших разр да по координате Y; Причем , первый 14 выход устройства должен быть соединен с информационным входом регистра 2 сдвига, а на управл ющий вход 12 должен быть подан сигнал высокого

уровн , обеспечивающий прохождение информации с выхода младшего триггера регистра 2 сдвига через элемент ИЛИ первый 4 на информационный вход 8 устройства (фиг. 4). Выходом устройства  вл етс  выход

второго 5 элемента ИЛИ, который формирует цифровой видеосигнал при высоком уровне сигнала на управл ющем входе 13 устройства.

Таким образом, изобретение позвол ет , с одной стороны, использовать устройство формировани  цифрового видеосигнала совместно с буфером регенерации произвольной организации.а с другой, позвол ет включать в систему отображени  кеш-пам ть , что значительно повышает быстродействие устройства.

Claims (1)

1. Формула изобретени  Устройство дл  формировани  видеосигнала , содержащее регистр, регистр сдвига , информационные входы группы которого соединены с выходами регистра, информационные входы которого  вл ютс  информационными входами группы устройства.

   управл ющий вход регистра  вл етс  первым управл ющим входом устройства, информационный , управл ющий и тактовый входы регистра сдвига  вл ютс  соответственно информационным, вторым управл ющим и тактовым входами устройства, о т л и чающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит мультиплексор, первый и второй элементы ИЛИ, выходы которых  вл ютс , соответственно , первым и вторым выходами устройства . первый вход первого элемента ИЛИ, соединенный с первым информационным входом мультиплексора, подключен к первому выходу регистра сдвига, второй, третий и четвертый выходы которого соединены соответственно с вторым, третьим и четвертым информационными входами мультиплексора, управл ющие входы которого  вл ютс  управл ющими входами группы устройства, второй вход первого элемента ИЛИ  вл етс  третьим управл ющим входом устройства, выход мультиплексора подключен к первому входу второго элемента ИЛИ, второй вход которого  вл етс  четвертым управл ющим входом устройства .

   Фиг. г

   Го

   Г

   i:Z

   p( «

   Сз «o Si

   Nj

   J

   Ш

   Ж

   -Ш

   ift

   -

   э G