JPH0535257A - 画像メモリ制御方法および画像表示装置 - Google Patents
画像メモリ制御方法および画像表示装置Info
- Publication number
- JPH0535257A JPH0535257A JP3194272A JP19427291A JPH0535257A JP H0535257 A JPH0535257 A JP H0535257A JP 3194272 A JP3194272 A JP 3194272A JP 19427291 A JP19427291 A JP 19427291A JP H0535257 A JPH0535257 A JP H0535257A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- read
- memory
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 固有の信号周期を持った画像信号を入力源と
し、その画像データをフレーム単位で画像メモリに蓄
え、入力源とは異なる周期で画像メモリから画像データ
を読み出すとき、各フレームの画像データが保存される
画像メモリ制御方法およびこれを用いた画像表示装置。 【構成】 入力された画像データは、書き込み制御回路
によって２系統の画像メモリのうちの一方に対しフレー
ム単位で書き込まれる。一旦書き込まれた画像データ
は、読み出し制御回路によって読み出され、表示され
る。この書き込み動作と読み出し動作は、各フレームの
データが保存されるように、予め定めた規則で画像メモ
リを切り替えて行なわれる。
し、その画像データをフレーム単位で画像メモリに蓄
え、入力源とは異なる周期で画像メモリから画像データ
を読み出すとき、各フレームの画像データが保存される
画像メモリ制御方法およびこれを用いた画像表示装置。 【構成】 入力された画像データは、書き込み制御回路
によって２系統の画像メモリのうちの一方に対しフレー
ム単位で書き込まれる。一旦書き込まれた画像データ
は、読み出し制御回路によって読み出され、表示され
る。この書き込み動作と読み出し動作は、各フレームの
データが保存されるように、予め定めた規則で画像メモ
リを切り替えて行なわれる。
Description
【０００１】
【産業上の利用分野】本発明は、画像メモリの制御方法
および画像表示装置に関する。
および画像表示装置に関する。
【０００２】
【従来の技術】互いに画像データの転送周期が異なる装
置間における画像データ転送としては、画像信号発生装
置と画像表示装置との間の画像データ転送がある。
置間における画像データ転送としては、画像信号発生装
置と画像表示装置との間の画像データ転送がある。
【０００３】例えば、表示周期とは異なる信号周期の画
像信号を、入力および表示する画像表示装置として、Ｃ
ＲＴや特開平２−４２４７６に記載されているように、
発光素子アレイが発する光の列を共振型ミラーを用いて
反射し、その反射方向を光の列とは垂直方向に少しづつ
ずらしていくことによって、２次元画像を表示するとい
うものがあった。
像信号を、入力および表示する画像表示装置として、Ｃ
ＲＴや特開平２−４２４７６に記載されているように、
発光素子アレイが発する光の列を共振型ミラーを用いて
反射し、その反射方向を光の列とは垂直方向に少しづつ
ずらしていくことによって、２次元画像を表示するとい
うものがあった。
【０００４】ＣＲＴでは、陰極線を走査する回路の特性
により、入力信号の信号周期がある程度異なっても、そ
れに対して表示周期を同期させることができる。
により、入力信号の信号周期がある程度異なっても、そ
れに対して表示周期を同期させることができる。
【０００５】又、特開平２−４２４７６に記載されてい
る画像表示装置では、画像の表示周期が共振型ミラーの
振動周期によって決定されるため、表示する画像データ
をミラーの振動周期と同期させて発光素子アレイに転送
し、発光させる必要がある。そこで、一旦、画像データ
を画像メモリに蓄えた後、ミラーの運動に従って読み出
し、発光素子アレイに転送する方法を採用している。
る画像表示装置では、画像の表示周期が共振型ミラーの
振動周期によって決定されるため、表示する画像データ
をミラーの振動周期と同期させて発光素子アレイに転送
し、発光させる必要がある。そこで、一旦、画像データ
を画像メモリに蓄えた後、ミラーの運動に従って読み出
し、発光素子アレイに転送する方法を採用している。
【０００６】
【発明が解決しようとする課題】しかしＣＲＴでは、信
号周期が大きく異なる入力信号に対して表示周期を同期
させることが困難であるという課題を有する。
号周期が大きく異なる入力信号に対して表示周期を同期
させることが困難であるという課題を有する。
【０００７】又、特開平２−４２４７６に記載の装置で
は、連続的な表示を実現するために、画像メモリから画
像データを読み出す動作を優先させており、書き込み動
作については表示周期のうちの読み出し動作に使用しな
い期間に行うという方法を採用していた。このため、入
力信号の周期と表示周期が異なる場合には、入力信号に
同期して画像データの書き込みができず、動きのある画
像を表示することが困難であるという課題を有してい
た。
は、連続的な表示を実現するために、画像メモリから画
像データを読み出す動作を優先させており、書き込み動
作については表示周期のうちの読み出し動作に使用しな
い期間に行うという方法を採用していた。このため、入
力信号の周期と表示周期が異なる場合には、入力信号に
同期して画像データの書き込みができず、動きのある画
像を表示することが困難であるという課題を有してい
た。
【０００８】この課題を解決するために、特開平２−４
２４７６において、入力信号であるビデオ信号やＲＧＢ
信号等の信号周期にミラーの運動を同期させ、発光素子
アレイに直接画像データを転送するという試みがある。
しかし、共振型ミラーの共振周波数を入力信号に合わせ
て制御することは困難であり、また、制御することで低
消費電力という共振型ミラーの長所を低減させてしまう
という課題も有するそこで、本発明はこのような課題を
解決するもので、その目的とするところは、固有の信号
周期を持った画像信号を入力源とし、その画像データを
フレーム単位で画像メモリに蓄え、入力源とは異なる周
期で画像メモリから画像データを読み出すとき、各フレ
ームの画像データが保存される画像メモリ制御方法及び
画像表示装置を提供するところにある。
２４７６において、入力信号であるビデオ信号やＲＧＢ
信号等の信号周期にミラーの運動を同期させ、発光素子
アレイに直接画像データを転送するという試みがある。
しかし、共振型ミラーの共振周波数を入力信号に合わせ
て制御することは困難であり、また、制御することで低
消費電力という共振型ミラーの長所を低減させてしまう
という課題も有するそこで、本発明はこのような課題を
解決するもので、その目的とするところは、固有の信号
周期を持った画像信号を入力源とし、その画像データを
フレーム単位で画像メモリに蓄え、入力源とは異なる周
期で画像メモリから画像データを読み出すとき、各フレ
ームの画像データが保存される画像メモリ制御方法及び
画像表示装置を提供するところにある。
【０００９】
【課題を解決するための手段】本発明の画像メモリ制御
方法及び画像表示装置は、以下の点を特徴とする。
方法及び画像表示装置は、以下の点を特徴とする。
【００１０】（１）本発明の画像メモリ制御方法は、互
いに画像データの転送周期が異なる、第１画像処理装置
と第２画像処理装置に対して、画像メモリを２系統用意
し、前記第１画像処理装置からの画像データを前記画像
メモリに書き込んだ後、書き込まれた前記画像データを
読み出して、前記第２画像処理装置に出力する時の画像
メモリ制御方法において、前記画像メモリとして、入出
力部が共通で、画像データの入力動作と出力動作を時分
割に行う画像メモリを用い、前記第１画像処理装置の書
き込み周期ごとに、前記画像メモリのうちの１系統を交
互に選択して、画像データを書き込み、前記第２画像処
理装置の読み出し周期ごとに、前記画像メモリのうちの
１系統を交互に選択して画像データを読み出し、書き込
もうとする前記画像メモリが読み出し動作中の場合に
は、次の書き込み周期まで待機して画像データを書き込
み、読み出そうとする前記画像メモリが書き込み動作中
の場合には、直前に読み出した前記画像メモリから再び
画像データを読み出すことを特徴とする。
いに画像データの転送周期が異なる、第１画像処理装置
と第２画像処理装置に対して、画像メモリを２系統用意
し、前記第１画像処理装置からの画像データを前記画像
メモリに書き込んだ後、書き込まれた前記画像データを
読み出して、前記第２画像処理装置に出力する時の画像
メモリ制御方法において、前記画像メモリとして、入出
力部が共通で、画像データの入力動作と出力動作を時分
割に行う画像メモリを用い、前記第１画像処理装置の書
き込み周期ごとに、前記画像メモリのうちの１系統を交
互に選択して、画像データを書き込み、前記第２画像処
理装置の読み出し周期ごとに、前記画像メモリのうちの
１系統を交互に選択して画像データを読み出し、書き込
もうとする前記画像メモリが読み出し動作中の場合に
は、次の書き込み周期まで待機して画像データを書き込
み、読み出そうとする前記画像メモリが書き込み動作中
の場合には、直前に読み出した前記画像メモリから再び
画像データを読み出すことを特徴とする。
【００１１】（２）本発明の画像メモリ制御方法は、互
いに画像データの転送周期が異なる、第１画像処理装置
と第２画像処理装置に対して、画像メモリを２系統用意
し、前記第１画像処理装置からの画像データを前記画像
メモリに書き込んだ後、書き込まれた前記画像データを
読み出して、前記第２画像処理装置に出力する時の画像
メモリ制御方法において、前記画像メモリとして、入出
力部が独立で、画像データの入力動作と出力動作を非同
期に行う画像メモリを用い、前記第１画像処理装置の書
き込み周期ごとに、前記画像メモリのうちの１系統を交
互に選択して、画像データを書き込み、前記第２画像処
理装置の読み出し周期ごとに、前記画像メモリのうちの
１系統を交互に選択して画像データを読み出し、書き込
もうとする前記画像メモリが読み出し動作中の場合に
は、前記第１画像処理装置の書き込み周期と前記第２画
像処理装置の読み出し周期の大小関係に従って、そのま
ま書き込み動作を行うか、もしくは、直前に書き込んだ
前記画像メモリに対して再び画像データの書き込みを行
うかを選択し、読み出そうとする前記画像メモリが書き
込み動作中の場合には、前記第１画像処理装置の書き込
み周期と前記第２画像処理装置の読み出し周期の大小関
係に従って、そのまま読み出し動作をするか、もしく
は、直前に読み出した前記画像メモリに対して再び画像
データの読み出しを行うかを選択することを特徴とす
る。 （３）本発明の画像表示装置は、発光素子が直線状に配
置された発光素子アレイと、前記発光素子アレイの出力
光を複数方向に順次偏向する運動を行なう反射鏡と、画
像データを蓄積する２系統の画像メモリと、入力される
画像信号の信号周期に従い、前記画像メモリのうちの１
系統を選択して前記画像信号から得た画像データの書き
込みを行う書き込み制御回路と、前記反射鏡の運動周期
に従い、前記画像メモリのうちの１系統を選択して画像
データの読み出しを行う読み出し制御回路を備え、前記
反射鏡が運動するとき、前記画像メモリから読み出した
画像データに従って前記発光素子アレイを選択的に発光
させることによって、実質的に２次元の画像を表示する
ことを特徴とする。
いに画像データの転送周期が異なる、第１画像処理装置
と第２画像処理装置に対して、画像メモリを２系統用意
し、前記第１画像処理装置からの画像データを前記画像
メモリに書き込んだ後、書き込まれた前記画像データを
読み出して、前記第２画像処理装置に出力する時の画像
メモリ制御方法において、前記画像メモリとして、入出
力部が独立で、画像データの入力動作と出力動作を非同
期に行う画像メモリを用い、前記第１画像処理装置の書
き込み周期ごとに、前記画像メモリのうちの１系統を交
互に選択して、画像データを書き込み、前記第２画像処
理装置の読み出し周期ごとに、前記画像メモリのうちの
１系統を交互に選択して画像データを読み出し、書き込
もうとする前記画像メモリが読み出し動作中の場合に
は、前記第１画像処理装置の書き込み周期と前記第２画
像処理装置の読み出し周期の大小関係に従って、そのま
ま書き込み動作を行うか、もしくは、直前に書き込んだ
前記画像メモリに対して再び画像データの書き込みを行
うかを選択し、読み出そうとする前記画像メモリが書き
込み動作中の場合には、前記第１画像処理装置の書き込
み周期と前記第２画像処理装置の読み出し周期の大小関
係に従って、そのまま読み出し動作をするか、もしく
は、直前に読み出した前記画像メモリに対して再び画像
データの読み出しを行うかを選択することを特徴とす
る。 （３）本発明の画像表示装置は、発光素子が直線状に配
置された発光素子アレイと、前記発光素子アレイの出力
光を複数方向に順次偏向する運動を行なう反射鏡と、画
像データを蓄積する２系統の画像メモリと、入力される
画像信号の信号周期に従い、前記画像メモリのうちの１
系統を選択して前記画像信号から得た画像データの書き
込みを行う書き込み制御回路と、前記反射鏡の運動周期
に従い、前記画像メモリのうちの１系統を選択して画像
データの読み出しを行う読み出し制御回路を備え、前記
反射鏡が運動するとき、前記画像メモリから読み出した
画像データに従って前記発光素子アレイを選択的に発光
させることによって、実質的に２次元の画像を表示する
ことを特徴とする。
【００１２】
（実施例１）以下、本発明の画像メモリ制御方法を実施
例にもとづいて説明する。
例にもとづいて説明する。
【００１３】図１は、請求項１に記載された本発明の画
像メモリ制御方法の一実施例を示したブロック構成図で
ある。
像メモリ制御方法の一実施例を示したブロック構成図で
ある。
【００１４】画像メモリ２及び画像メモリ３は、それぞ
れ１ポートメモリ５と切り替え回路７、１ポートメモリ
６と切り替え回路８から構成されている。この１ポート
メモリ５、６は、例えば一般的なＤＲＡＭやＳＲＡＭの
ように、１系統の入出力部を備え、入力動作と出力動作
を時分割に行うメモリである。切り替え回路７、８はそ
れぞれ１ポートメモリ５、６の入出力部を書き込み制御
回路１側と読み出し制御回路４側に切り替える動作を行
なう。尚、切り替え回路７、８の切り替え動作は、書き
込み制御回路１と読み出し制御回路４によって制御され
る。
れ１ポートメモリ５と切り替え回路７、１ポートメモリ
６と切り替え回路８から構成されている。この１ポート
メモリ５、６は、例えば一般的なＤＲＡＭやＳＲＡＭの
ように、１系統の入出力部を備え、入力動作と出力動作
を時分割に行うメモリである。切り替え回路７、８はそ
れぞれ１ポートメモリ５、６の入出力部を書き込み制御
回路１側と読み出し制御回路４側に切り替える動作を行
なう。尚、切り替え回路７、８の切り替え動作は、書き
込み制御回路１と読み出し制御回路４によって制御され
る。
【００１５】図２は、図１に示したブロック構成図にお
ける書き込み動作及び読み出し動作の制御方法を説明す
るための図である。尚、ここでは画像データを書き込む
周期が読み出す周期よりも短い場合を例にして説明して
いるが、逆の場合も同様である。また、図中、Ｗ、Ｒで
示した区間は、それぞれ画像データの書き込み動作、読
み出し動作を行なっていることを示し、数字は入力され
た画像データのフレーム番号を示している。従って、Ｗ
１は１番目のフレームを書き込むことを意味し、Ｒ１は
Ｗ１で書き込まれた画像データを読み出すことを意味し
ている。
ける書き込み動作及び読み出し動作の制御方法を説明す
るための図である。尚、ここでは画像データを書き込む
周期が読み出す周期よりも短い場合を例にして説明して
いるが、逆の場合も同様である。また、図中、Ｗ、Ｒで
示した区間は、それぞれ画像データの書き込み動作、読
み出し動作を行なっていることを示し、数字は入力され
た画像データのフレーム番号を示している。従って、Ｗ
１は１番目のフレームを書き込むことを意味し、Ｒ１は
Ｗ１で書き込まれた画像データを読み出すことを意味し
ている。
【００１６】書き込み制御回路１は、画像データの信号
周期に従い、１ポートメモリ５、６に対して交互に画像
データの書き込み動作を行なう。ただし、書き込もうと
するメモリが読み出し動作中の場合は、その読み出し動
作が終了した後の書き込み周期まで動作を中断する。図
中では、Ｗ３、Ｗ６、Ｗ８がこれに相当する。
周期に従い、１ポートメモリ５、６に対して交互に画像
データの書き込み動作を行なう。ただし、書き込もうと
するメモリが読み出し動作中の場合は、その読み出し動
作が終了した後の書き込み周期まで動作を中断する。図
中では、Ｗ３、Ｗ６、Ｗ８がこれに相当する。
【００１７】一方、読み出し制御回路４は、表示周期に
従い、１ポートメモリ５、６から交互に画像データの読
み出し動作を行なう。但し、読み出そうとするメモリが
書き込み動作中の場合は、再び同じメモリに対して読み
出し動作を行なう。図中では２回目のＲ１とＲ３がこれ
に相当する。
従い、１ポートメモリ５、６から交互に画像データの読
み出し動作を行なう。但し、読み出そうとするメモリが
書き込み動作中の場合は、再び同じメモリに対して読み
出し動作を行なう。図中では２回目のＲ１とＲ３がこれ
に相当する。
【００１８】このように本実施例の画像メモリ制御方法
によると、各フレームの画像データが保存された、非同
期の画像データ転送が出来る。又、画像メモリ切り替え
時の判断として、画像メモリが書き込み中であるか、読
み出し中であるかという情報のみを使用しているため、
書き込み周期および読み出し周期がそれぞれ変動して
も、上記の画像データ転送動作にはいっさい悪影響を及
ぼさない。
によると、各フレームの画像データが保存された、非同
期の画像データ転送が出来る。又、画像メモリ切り替え
時の判断として、画像メモリが書き込み中であるか、読
み出し中であるかという情報のみを使用しているため、
書き込み周期および読み出し周期がそれぞれ変動して
も、上記の画像データ転送動作にはいっさい悪影響を及
ぼさない。
【００１９】（実施例２）図３は、請求項２に記載され
た本発明の画像メモリ方法の一実施例を示したブロック
構成図である。
た本発明の画像メモリ方法の一実施例を示したブロック
構成図である。
【００２０】２ポートメモリ９、１０は、例えばＦＩＦ
ＯやデュアルポートＲＡＭのように、２系統の入出力部
を備え、入力動作と出力動作を非同期に行うメモリであ
り、それぞれ書き込み制御回路１による書き込み動作と
読み出し制御回路４による読み出し動作が全く独立に行
なうことができる。但し、同一のメモリに対して互いに
周期の異なる書き込み動作と読み出し動作を行なった場
合、１画面分の画像データを読み出すとき、複数のフレ
ームの画像が混在してしまうという不具合を生じる。従
って、以下に示すような制御が必要となる。
ＯやデュアルポートＲＡＭのように、２系統の入出力部
を備え、入力動作と出力動作を非同期に行うメモリであ
り、それぞれ書き込み制御回路１による書き込み動作と
読み出し制御回路４による読み出し動作が全く独立に行
なうことができる。但し、同一のメモリに対して互いに
周期の異なる書き込み動作と読み出し動作を行なった場
合、１画面分の画像データを読み出すとき、複数のフレ
ームの画像が混在してしまうという不具合を生じる。従
って、以下に示すような制御が必要となる。
【００２１】図４は、図３に示したブロック構成図にお
ける書き込み動作読み出し動作の制御方法を説明するた
めの図である。尚、ここでは画像データを書き込む周期
が読み出す周期よりも短い場合を例にして説明してお
り、逆の場合は後で説明する。また、図中、Ｗ、Ｒで示
した区間は、それぞれ画像データの書き込み動作、読み
出し動作を行なっていることを示し、数字は入力された
画像データのフレーム番号を示している。従って、Ｗ１
は１番目のフレームを書き込むことを意味し、Ｒ１はＷ
１で書き込まれたデータを読み出すことを意味してい
る。
ける書き込み動作読み出し動作の制御方法を説明するた
めの図である。尚、ここでは画像データを書き込む周期
が読み出す周期よりも短い場合を例にして説明してお
り、逆の場合は後で説明する。また、図中、Ｗ、Ｒで示
した区間は、それぞれ画像データの書き込み動作、読み
出し動作を行なっていることを示し、数字は入力された
画像データのフレーム番号を示している。従って、Ｗ１
は１番目のフレームを書き込むことを意味し、Ｒ１はＷ
１で書き込まれたデータを読み出すことを意味してい
る。
【００２２】書き込み制御回路１は、画像データの信号
周期に従い、２ポートメモリ９、１０に対して交互に画
像データの書き込み動作を行なう。ただし、書き込もう
とするメモリが読み出し動作中の場合は、再び同じメモ
リに対して書き込み動作を行なう。図中では、Ｗ２、Ｗ
５がこれに相当する。
周期に従い、２ポートメモリ９、１０に対して交互に画
像データの書き込み動作を行なう。ただし、書き込もう
とするメモリが読み出し動作中の場合は、再び同じメモ
リに対して書き込み動作を行なう。図中では、Ｗ２、Ｗ
５がこれに相当する。
【００２３】一方、読み出し制御回路４は、表示周期に
従い、２ポートメモリ９、１０から交互に画像データの
読み出し動作を行う。図中、Ｗ２の最中にＲ２を行なっ
ているが、読み出し動作に比べて書き込み動作の方が速
いため、Ｗ１で書き込まれた画像データを読み出すよう
なことはない。他のＷ３とＲ３、Ｗ５とＲ５等も同様で
ある。
従い、２ポートメモリ９、１０から交互に画像データの
読み出し動作を行う。図中、Ｗ２の最中にＲ２を行なっ
ているが、読み出し動作に比べて書き込み動作の方が速
いため、Ｗ１で書き込まれた画像データを読み出すよう
なことはない。他のＷ３とＲ３、Ｗ５とＲ５等も同様で
ある。
【００２４】以上は、書き込み動作周期の方が読み出し
動作周期よりも短い場合であるが、その逆のときは、以
下のような制御を行なう必要がある。
動作周期よりも短い場合であるが、その逆のときは、以
下のような制御を行なう必要がある。
【００２５】書き込み制御回路１は、画像データの信号
周期に従い、２ポートメモリ９、１０から交互に画像デ
ータの書き込み動作を行なう。
周期に従い、２ポートメモリ９、１０から交互に画像デ
ータの書き込み動作を行なう。
【００２６】一方、読み出し制御回路４は、表示周期に
従い、２ポートメモリ９、１０に対して画像データの読
み出し動作を行う。ただし、読み出そうとするメモリが
書き込み動作中の場合は、再び同じメモリに対して読み
出し動作を行なう。
従い、２ポートメモリ９、１０に対して画像データの読
み出し動作を行う。ただし、読み出そうとするメモリが
書き込み動作中の場合は、再び同じメモリに対して読み
出し動作を行なう。
【００２７】このように本実施例の画像メモリ制御方法
によると、各フレームの画像データが保存された、非同
期の画像データ転送が出来る。又、画像メモリ切り替え
時の判断として、画像メモリが書き込み中であるか、読
み出し中であるかという情報のみを使用しているため、
書き込み周期および読み出し周期がそれぞれ変動して
も、上記の画像データ転送動作にはいっさい悪影響を及
ぼさない。
によると、各フレームの画像データが保存された、非同
期の画像データ転送が出来る。又、画像メモリ切り替え
時の判断として、画像メモリが書き込み中であるか、読
み出し中であるかという情報のみを使用しているため、
書き込み周期および読み出し周期がそれぞれ変動して
も、上記の画像データ転送動作にはいっさい悪影響を及
ぼさない。
【００２８】又、本実施例では、書き込み周期と読み出
し周期の大小関係によって、書き込み制御回路２および
読み出し制御回路５による制御方法を変更しているが、
一般に画像信号の種類によってその信号周期は既知であ
るため、入力する画像信号を選択する時点で上記の制御
方法を自動的に選択することは十分可能である。
し周期の大小関係によって、書き込み制御回路２および
読み出し制御回路５による制御方法を変更しているが、
一般に画像信号の種類によってその信号周期は既知であ
るため、入力する画像信号を選択する時点で上記の制御
方法を自動的に選択することは十分可能である。
【００２９】（実施例３）図５は本発明の画像表示装置
の一実施例を示すブロック構成図である。
の一実施例を示すブロック構成図である。
【００３０】画像信号１０１は、例えばビデオ信号やＲ
ＧＢ信号のように、固有の信号周期を持った画像信号で
ある。この画像信号１０１は、入力処理回路１１によっ
てフレーム単位のディジタルの画像データに変換され
る。
ＧＢ信号のように、固有の信号周期を持った画像信号で
ある。この画像信号１０１は、入力処理回路１１によっ
てフレーム単位のディジタルの画像データに変換され
る。
【００３１】入力処理回路１１から出力される画像デー
タは、書き込み制御回路１に従い、各フレーム毎に画像
メモリ２、又は画像メモリ３に書き込まれる。一方、読
み出し制御回路４は、表示制御回路１２からのタイミン
グに従って、画像メモリ２、又は画像メモリ３からフレ
ーム単位の画像データを読み出す。
タは、書き込み制御回路１に従い、各フレーム毎に画像
メモリ２、又は画像メモリ３に書き込まれる。一方、読
み出し制御回路４は、表示制御回路１２からのタイミン
グに従って、画像メモリ２、又は画像メモリ３からフレ
ーム単位の画像データを読み出す。
【００３２】書き込み制御回路１は、各フレーム毎に、
画像メモリ２、画像メモリ３に対して交互に画像データ
の書き込みを行う。但し、書き込もうとする画像メモリ
が読み出し動作中の場合で、画像メモリが１ポートメモ
リの時には実施例１、２ポートメモリの時には実施例２
に示した制御を行う。
画像メモリ２、画像メモリ３に対して交互に画像データ
の書き込みを行う。但し、書き込もうとする画像メモリ
が読み出し動作中の場合で、画像メモリが１ポートメモ
リの時には実施例１、２ポートメモリの時には実施例２
に示した制御を行う。
【００３３】読み出し制御回路４は、表示する画像デー
タの各フレーム毎に、画像メモリ２、画像メモリ３から
交互に読み出す。但し、読み出そうとする画像メモリが
書き込み動作中の場合、画像メモリが１ポートメモリの
時には実施例１、２ポートメモリの時には実施例２に示
した制御を行う。
タの各フレーム毎に、画像メモリ２、画像メモリ３から
交互に読み出す。但し、読み出そうとする画像メモリが
書き込み動作中の場合、画像メモリが１ポートメモリの
時には実施例１、２ポートメモリの時には実施例２に示
した制御を行う。
【００３４】これにより、読み出したフレームが、画像
メモリ書き込み時においては時間的に前後していたフレ
ームの画像データから構成されることはない。
メモリ書き込み時においては時間的に前後していたフレ
ームの画像データから構成されることはない。
【００３５】表示制御回路１２は、予め定められた表示
周期が得られるように共振型ミラー１４を駆動すると共
に、読み出し制御回路４に対して画像データを読み出す
タイミングを出力する。そして、読み出された画像デー
タを発光素子アレイ１３に転送し、発光させる。読み出
し制御回路４を通じての画像データの読み出し、発光素
子アレイ１３への転送、発光素子アレイ１３の発光とい
う一連の動作を、１画面分を構成するのに必要なだけ繰
り返し、実質的に２次元の画像を表示する。
周期が得られるように共振型ミラー１４を駆動すると共
に、読み出し制御回路４に対して画像データを読み出す
タイミングを出力する。そして、読み出された画像デー
タを発光素子アレイ１３に転送し、発光させる。読み出
し制御回路４を通じての画像データの読み出し、発光素
子アレイ１３への転送、発光素子アレイ１３の発光とい
う一連の動作を、１画面分を構成するのに必要なだけ繰
り返し、実質的に２次元の画像を表示する。
【００３６】このように本実施例の画像表示装置では、
画像の表示周期とは異なった周期の画像信号を入力源と
し、かつ、表示するフレームが、画像信号入力時におい
ては時間的に前後していたフレームの画像データによっ
て構成されることのない品質の高い表示が可能となる。
又、画像メモリ切り替え時の判断として、画像メモリが
書き込み中であるか、読み出し中であるかという情報の
みを使用しているため、画像信号および表示周期がそれ
ぞれ変動しても、上記動作にはいっさい悪影響を及ぼさ
ない。
画像の表示周期とは異なった周期の画像信号を入力源と
し、かつ、表示するフレームが、画像信号入力時におい
ては時間的に前後していたフレームの画像データによっ
て構成されることのない品質の高い表示が可能となる。
又、画像メモリ切り替え時の判断として、画像メモリが
書き込み中であるか、読み出し中であるかという情報の
みを使用しているため、画像信号および表示周期がそれ
ぞれ変動しても、上記動作にはいっさい悪影響を及ぼさ
ない。
【００３７】
【発明の効果】以上述べたように、本発明によれば、画
像メモリを切り替える際の制御方法として、画像メモリ
が書き込み中であるか、読み出し中であるかという単純
な判断によって、２装置間の画像データの非同期転送を
実現でき、又、各装置の周期が変動しても転送動作には
悪影響を与えないため、画像処理装置を設計する上での
自由度を大幅に増加させるという効果をもたらす。
像メモリを切り替える際の制御方法として、画像メモリ
が書き込み中であるか、読み出し中であるかという単純
な判断によって、２装置間の画像データの非同期転送を
実現でき、又、各装置の周期が変動しても転送動作には
悪影響を与えないため、画像処理装置を設計する上での
自由度を大幅に増加させるという効果をもたらす。
【００３８】又、各表示フレームにおいて、時間的に前
後するフレームの画像が混在しないため、動画像や静止
画像の切り替え時における違和感を解消できるという効
果も合わせて持つ。
後するフレームの画像が混在しないため、動画像や静止
画像の切り替え時における違和感を解消できるという効
果も合わせて持つ。
【図１】請求項１に記載された本発明の画像メモリ構成
方法の一実施例を示すブロック構成図。
方法の一実施例を示すブロック構成図。
【図２】図１に示したブロック構成図の動作を説明する
図。
図。
【図３】請求項２に記載された本発明の画像メモリ構成
方法の一実施例を示すブロック図。
方法の一実施例を示すブロック図。
【図４】図３に示したブロック構成図の動作を説明する
図。
図。
【図５】本発明の画像表示装置の一実施例を示すブロッ
ク図。
ク図。
１ 書き込み制御回路
２，３ 画像メモリ
４ 読みだし制御回路
５，６ １ポートメモリ
７，８ 切り替え回路
９，１０ ２ポートメモリ
１１ 入力処理回路
１２ 表示制御回路
１３ 発光素子アレイ
１４ 共振型ミラー
１０１ 画像信号
Claims (3)
- 【請求項１】 互いに画像データの転送周期が異なる、
第１画像処理装置と第２画像処理装置に対して、画像メ
モリを２系統用意し、 前記第１画像処理装置からの画像データを前記画像メモ
リに書き込んだ後、書き込まれた前記画像データを読み
出して、前記第２画像処理装置に出力する時の画像メモ
リ制御方法において、 前記画像メモリとして、入出力部が共通で、画像データ
の入力動作と出力動作を時分割に行う画像メモリを用
い、 前記第１画像処理装置の書き込み周期ごとに、前記画像
メモリのうちの１系統を交互に選択して、画像データを
書き込み、 前記第２画像処理装置の読み出し周期ごとに、前記画像
メモリのうちの１系統を交互に選択して画像データを読
み出し、 書き込もうとする前記画像メモリが読み出し動作中の場
合には、次の書き込み周期まで待機して画像データを書
き込み、 読み出そうとする前記画像メモリが書き込み動作中の場
合には、直前に読み出した前記画像メモリから再び画像
データを読み出すことを特徴とする画像メモリ制御方
法。 - 【請求項２】 互いに画像データの転送周期が異なる、
第１画像処理装置と第２画像処理装置に対して、画像メ
モリを２系統用意し、 前記第１画像処理装置からの画像データを前記画像メモ
リに書き込んだ後、書き込まれた前記画像データを読み
出して、前記第２画像処理装置に出力する時の画像メモ
リ制御方法において、 前記画像メモリとして、入出力部が独立で、画像データ
の入力動作と出力動作を非同期に行う画像メモリを用
い、 前記第１画像処理装置の書き込み周期ごとに、前記画像
メモリのうちの１系統を交互に選択して、画像データを
書き込み、 前記第２画像処理装置の読み出し周期ごとに、前記画像
メモリのうちの１系統を交互に選択して画像データを読
み出し、 書き込もうとする前記画像メモリが読み出し動作中の場
合には、前記第１画像処理装置の書き込み周期と前記第
２画像処理装置の読み出し周期の大小関係に従って、そ
のまま書き込み動作を行うか、もしくは、直前に書き込
んだ前記画像メモリに対して再び画像データの書き込み
を行うかを選択し、 読み出そうとする前記画像メモリが書き込み動作中の場
合には、前記第１画像処理装置の書き込み周期と前記第
２画像処理装置の読み出し周期の大小関係に従って、そ
のまま読み出し動作をするか、もしくは、直前に読み出
した前記画像メモリに対して再び画像データの読み出し
を行うかを選択することを特徴とする画像メモリ制御方
法。 - 【請求項３】 発光素子が直線状に配置された発光素子
アレイと、 前記発光素子アレイの出力光を複数方向に順次偏向する
運動を行なう反射鏡と、 画像データを蓄積する２系統の画像メモリと、 入力される画像信号の信号周期に従い、前記画像メモリ
のうちの１系統を選択して前記画像信号から得た画像デ
ータの書き込みを行う書き込み制御回路と、 前記反射鏡の運動周期に従い、前記画像メモリのうちの
１系統を選択して画像データの読み出しを行う読み出し
制御回路を備え、 前記反射鏡が運動するとき、前記画像メモリから読み出
した画像データに従って前記発光素子アレイを選択的に
発光させることによって、実質的に２次元の画像を表示
することを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19427291A JP3232589B2 (ja) | 1991-08-02 | 1991-08-02 | 画像メモリ制御方法および画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19427291A JP3232589B2 (ja) | 1991-08-02 | 1991-08-02 | 画像メモリ制御方法および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535257A true JPH0535257A (ja) | 1993-02-12 |
| JP3232589B2 JP3232589B2 (ja) | 2001-11-26 |
Family
ID=16321861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19427291A Expired - Fee Related JP3232589B2 (ja) | 1991-08-02 | 1991-08-02 | 画像メモリ制御方法および画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232589B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163919A (ja) * | 2002-10-21 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
| JP2005308887A (ja) * | 2004-04-19 | 2005-11-04 | Mitsubishi Electric Corp | グラフィックス描画装置 |
| JP2007249010A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | メモリ制御装置およびこれを用いた表示装置 |
-
1991
- 1991-08-02 JP JP19427291A patent/JP3232589B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163919A (ja) * | 2002-10-21 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
| JP2005308887A (ja) * | 2004-04-19 | 2005-11-04 | Mitsubishi Electric Corp | グラフィックス描画装置 |
| JP4707964B2 (ja) * | 2004-04-19 | 2011-06-22 | 三菱電機株式会社 | グラフィックス描画装置 |
| JP2007249010A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | メモリ制御装置およびこれを用いた表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3232589B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
| JP3232589B2 (ja) | 画像メモリ制御方法および画像表示装置 | |
| EP0420281B1 (en) | Luminance interpolation type waveform display apparatus | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| US5646694A (en) | Moving picture decoding apparatus having three line buffers controlled to store and provide picture data of different resolutions | |
| JP3145477B2 (ja) | 子画面表示回路 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPH0773096A (ja) | 画像処理装置 | |
| JPH07199864A (ja) | 表示装置 | |
| SU1709385A1 (ru) | Устройство дл формировани видеосигнала | |
| JPH06118918A (ja) | 表示信号出力回路 | |
| JPH0676051A (ja) | 並列画像処理装置 | |
| JPH01112327A (ja) | メモリー装置 | |
| JPS6394784A (ja) | 映像信号処理装置 | |
| JPS6353755B2 (ja) | ||
| JPH04330490A (ja) | 画像表示装置 | |
| JPH0744696A (ja) | ラインバッファ及びこれを用いた画像処理装置 | |
| JPH06178267A (ja) | デジタル信号処理回路 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JPH11266426A (ja) | メモリ制御装置 | |
| JPS639292A (ja) | 走査変換回路 | |
| JPH0278398A (ja) | タイムスロット入替回路 | |
| JPS6175381A (ja) | 画像表示装置 | |
| JPH11296669A (ja) | データ処理装置 | |
| JPH09311934A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |