JP4707964B2 - グラフィックス描画装置 - Google Patents
グラフィックス描画装置 Download PDFInfo
- Publication number
- JP4707964B2 JP4707964B2 JP2004123172A JP2004123172A JP4707964B2 JP 4707964 B2 JP4707964 B2 JP 4707964B2 JP 2004123172 A JP2004123172 A JP 2004123172A JP 2004123172 A JP2004123172 A JP 2004123172A JP 4707964 B2 JP4707964 B2 JP 4707964B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- interval
- display
- transfer interval
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 claims description 421
- 238000012545 processing Methods 0.000 claims description 158
- 238000012937 correction Methods 0.000 claims description 12
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 26
- 239000000203 mixture Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000013507 mapping Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Images
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
グラフィックス描画装置1の描画処理部91はグラフィックスデータを作成し、メモリ制御部93に描画用のアクセス要求を出してフレームメモリ2に作成したグラフィックスデータを描画する。そして、表示制御部92はメモリ制御部93に表示用のアクセス要求を出してフレームメモリ2に書き込まれているグラフィックスデータを読み出して表示装置3上に表示させる。
実施の形態1.
図1はこの発明の実施の形態1によるグラフィックス描画装置を含む表示システムの構成を示すブロック図である。このグラフィックス描画装置1は、描画処理部11、表示制御部12及びメモリ制御部13を備え、フレームメモリ2と接続されると共に、画像合成・走査変換器4を介して表示装置3と画像メモリ5と接続されている。また、描画処理部11、表示制御部12、メモリ制御部13及びフレームメモリ2はメモリバス14により接続されている。
グラフィックス描画装置1の描画処理部11は、CPUからの描画命令に従って描画データの算出を行ってグラフィックスデータを作成し、算出に必要なデータをフレームメモリ2から読み出したり、作成したグラフィックスデータをフレームメモリ2に書き込むための描画用のアクセス要求をメモリ制御部13に対して行うと共に、描画状態であるか否かを示す描画状態フラグ101を表示制御部12に出力する。メモリ制御部13は描画処理部11からの描画用のアクセス要求を受けて、フレームメモリ2からデータを読み出したり、グラフィックスデータをフレームメモリ2へ書き込む。
この発明の実施の形態2によるグラフィックス描画装置を含む表示システムの構成を示すブロック図は実施の形態1の図1と同じであり、表示制御部12の内部構成を示すブロック図は実施の形態1の図2と同じである。上記実施の形態1では、描画処理部11が描画中か否かにより表示用のデータ転送間隔を制御しているが、この実施の形態2は描画処理部11の描画状態に応じて表示用のデータ転送間隔とデータ転送数を細かく制御して、より描画性能の向上を実現するものである。
表示制御部12内の転送間隔制御部21のレジスタ31〜34には、描画処理部11の各描画状態a〜dに対して最適なデータ転送間隔及びデータ転送数が設定されている。セレクタ35は、描画処理部11からの描画状態フラグ101が示す各描画状態a〜dに従って、レジスタ31〜34に設定されている最適なデータ転送間隔及びデータ転送数の選択を動的に行い、転送トリガ発生部36は、セレクタ35により選択されたデータ転送間隔及びデータ転送数の値に従って、メモリ制御部13に対して転送要求トリガ102を発生することにより、表示制御部12はデータ転送間隔とデータ転送数を変化させて表示装置3側へのデータ転送を行う。
図6は描画処理部11の内部構成の一例を示すブロック図である。この描画処理部11はデータ転送(BITBLT)処理部51、二次元図形描画処理部52及び三次元図形描画処理部53を備えている。図6において、データ転送処理部51は、フレームメモリ2上のデータを読み出して主記憶へ転送したり、主記憶上のデータをフレームメモリ2に書き込んだり、あるいは、フレームメモリ2上のデータを読み出し、フレームメモリ2上の別の領域に書き込むことにより、表示位置を移動したりといった処理を行う。二次元図形描画処理部52は、直線、三角形、矩形といった二次元図形プリミティブの描画を行う。三次元図形描画処理部53は三次元ポリゴンの描画を行う。
図8において、ポリゴン生成部61は三次元ポリゴンを算出する。テクスチャマッピング処理部62は算出されたプリミティブの各画素データに対しテクスチャイメージの画素データを貼り付ける。ピクセルテスト処理部63は算出された各画素データの奥行きを示すZ値を大小比較するデプステストや各画素の持つアルファ値をテストするアルファテスト等を行う。ピクセルブレンディング処理部64は算出された各画素データとフレームメモリ2中の画素データとのブレンド処理を行う。
この発明の実施の形態3によるグラフィックス描画装置を含む表示システムの構成を示すブロック図は実施の形態1の図1と同じであり、表示制御部12の内部構成を示すブロック図は実施の形態1の図2と同じである。上記実施の形態1及び上記実施の形態2では、描画処理部11の描画状態により表示用のデータ転送間隔を制御しているが、この実施の形態3は、描画状態に応じて表示用のデータ転送間隔を制御すると共に、1フレーム内の表示用のデータ転送数が一定となるようにデータ転送レートを制御することにより、描画性能を向上させると共に1フレーム内の表示用のデータ転送数が一定となることによりフレーム間で所定の表示レートでのスムーズな表示を実現するものである。
図9において、転送間隔数カウンタ71は一定の転送間隔C毎にカウントアップしフレーム単位での転送間隔数をカウントする。実転送数カウンタ72は転送完了フラグをカウントすることによりフレーム単位での実際の転送回数を示す実転送数をカウントする。転送間隔決定部73は、転送間隔数カウンタ71がカウントした転送間隔数と実転送数カウンタ72がカウントした実転送数と描画処理部11の描画状態フラグ101から、表示用のアクセス要求のデータ転送間隔を決定して転送要求トリガ102を出力する。
表示制御部12内の転送間隔制御部21では、転送間隔数カウンタ71は、表示制御部12が管理している一定の転送間隔C毎に発生するデータ転送タイミングをトリガとしてフレーム単位での転送間隔数をカウントする。ここで、一定の転送間隔Cとは表示装置3側へ一定の間隔でデータ転送を行う場合の転送間隔を示している。実転送数カウンタ72は、メモリ制御部13からデータ転送が行われる毎に発生する転送完了フラグをトリガとしてフレーム単位での実際の転送回数を示す実転送数をカウントする。転送間隔決定部73は、転送間隔数カウンタ71がカウントした転送間隔数と実転送数カウンタ72がカウントした実転送数と描画処理部11からの描画状態フラグ101から、表示用のアクセス要求のデータ転送間隔を決定し、メモリ制御部13に対して表示用のデータ転送要求をするための転送要求トリガ102を発生することにより、データ転送間隔を変化させて表示装置3側へのデータ転送を行う。
データ転送間隔=1フレーム内の残りの転送サイクル数÷フレーム内の残りの転送回数
=(1フレームの総サイクル数−転送間隔数×転送間隔C)÷
((1フレームの総転送画素数−転送データ数×実転送数)÷転送データ数) (1)
なお、式(1)における1フレームの総サイクル数、1フレームの総転送画素数、転送データ数は、表示制御部12が管理しており、転送間隔算出部に通知されるものとする。
図13は表示制御部12内の転送間隔制御部21の内部構成を示すブロック図である。この転送間隔制御部21は図9と同様に転送間隔数カウンタ71、実転送数カウンタ72及び転送間隔決定部73を備えており、さらに、転送間隔決定部73は補正部81、加算器82、レジスタ83及び転送トリガ発生部84を備えている。
図14はこの発明の実施の形態4によるグラフィックス描画装置を含む表示システムの構成を示すブロック図である。このグラフィックス描画装置1は、実施の形態1の図1の描画処理部11を描画処理部15に置き換え、表示制御部12を表示制御部16に置き換え、メモリ制御部13をメモリ制御部17に置き換えたもので、その他の接続は図1と同じである。上記実施の形態1〜上記実施の形態3では、描画処理部11の描画状態により表示用のデータ転送間隔を制御するようにしているが、この実施の形態4はメモリバス14の負荷状況に応じて表示用のデータ転送間隔を制御することにより描画性能を向上させるものである。図14において、フレームメモリ2、表示装置3、画像合成・走査変換器4及び画像メモリ5の機能は実施の形態1の図1に示すものと同じである。
グラフィックス描画装置1の描画処理部15は、CPUからの描画命令に従って描画データの算出を行ってグラフィックスデータを作成し、算出に必要なデータをフレームメモリ2から読み出したり、作成したグラフィックスデータをフレームメモリ2に書き込むための描画用のアクセス要求をメモリ制御部17に対して行う。メモリ制御部17は描画処理部11からの描画用のアクセス要求を受けてフレームメモリ2からデータを読み出したり、グラフィックスデータをフレームメモリ2へ書き込む。
Claims (5)
- 作成したグラフィックスデータをフレームメモリに書き込むための描画用のアクセス要求を、メモリバスを介して上記フレームメモリに接続されているメモリ制御部に行う描画処理部と、
上記フレームメモリに書き込まれているグラフィックスデータを読み出すための表示用のアクセス要求を上記メモリ制御部に行う表示制御部とを備え、
上記表示制御部は、上記描画処理部から描画中か否かを示す描画状態フラグを受けて、描画処理部が描画中でない場合には表示用のデータ転送間隔を短くし、上記描画処理部が描画中である場合には表示用のデータ転送間隔を長くする転送間隔制御部を有し、
上記転送間隔制御部は、描画処理部の各描画処理モードに適した表示用の各データ転送間隔及び各データ転送数を設定しているレジスタと、上記描画処理部の各描画処理モードに応じて上記レジスタに設定されているデータ転送間隔及びデータ転送数を選択するセレクタと、上記セレクタにより選択されたデータ転送間隔及びデータ転送数に従って表示用のアクセス要求のための転送要求トリガを発生する転送トリガ発生部とを有することを特徴とするグラフィックス描画装置。 - 転送間隔制御部は、一定の間隔で表示用のデータ転送を行う場合の一定の転送間隔C毎に発生するデータ転送タイミングをトリガとしてフレーム単位での転送間隔数をカウントする転送間隔数カウンタと、メモリ制御部からデータ転送が行われる毎に発生する転送完了フラグをトリガとしてフレーム単位での実転送数をカウントする実転送数カウンタと、上記転送間隔数カウンタがカウントした転送間隔数と上記実転送数カウンタがカウントした実転送数と描画処理部からの描画中か否かを示す描画状態フラグにより、表示用のデータ転送間隔を決定する転送間隔決定部とを備えたことを特徴とする請求項1記載のグラフィックス描画装置。
- 転送間隔決定部は、描画処理部が描画中でない場合に表示用のデータ転送間隔を短くし、上記描画処理部が描画中である場合に、転送間隔数カウンタがカウントした転送間隔数が実転送数カウンタがカウントした実転送数未満であれば表示用のデータ転送間隔を長くし、上記転送間隔数カウンタがカウントした転送間隔数が上記実転送数カウンタがカウントした実転送数以上であれば表示用のデータ転送間隔を一定の転送間隔Cにすることを特徴とする請求項1記載のグラフィックス描画装置。
- 転送間隔決定部は、転送間隔数カウンタがカウントした転送間隔数と実転送数カウンタがカウントした実転送数を使用して、1フレーム内の残りの転送サイクル数と残りの転送回数に応じた表示用のデータ転送間隔を決定することを特徴とする請求項1記載のグラフィックス描画装置。
- 転送間隔決定部は、実転送数カウンタがカウントした実転送数から転送間隔数カウンタがカウントした転送間隔数を減算した値に定数を乗じた値を補正値として出力する補正部と、描画処理部が描画中の前の表示用のデータ転送間隔を格納しているレジスタと、上記補正部からの補正値と上記レジスタに格納されている前の表示用のデータ転送間隔を加算して新たな表示用のデータ転送間隔として上記レジスタに格納する加算器と、描画処理部が描画中でない場合には内部に保持している短い表示用のデータ転送間隔を選択し、描画処理部が描画中の場合には上記レジスタに格納されている表示用のデータ転送間隔を選択するセレクタとを備えたことを特徴とする請求項1記載のグラフィックス描画装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123172A JP4707964B2 (ja) | 2004-04-19 | 2004-04-19 | グラフィックス描画装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123172A JP4707964B2 (ja) | 2004-04-19 | 2004-04-19 | グラフィックス描画装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005308887A JP2005308887A (ja) | 2005-11-04 |
JP4707964B2 true JP4707964B2 (ja) | 2011-06-22 |
Family
ID=35437777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123172A Expired - Lifetime JP4707964B2 (ja) | 2004-04-19 | 2004-04-19 | グラフィックス描画装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4707964B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007225925A (ja) * | 2006-02-23 | 2007-09-06 | Sharp Corp | 画面表示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5619090A (en) * | 1979-07-25 | 1981-02-23 | Mitsubishi Electric Corp | Image display device |
JPS5650585A (en) * | 1979-10-02 | 1981-05-07 | Nec Corp | Indicator |
JPH0535257A (ja) * | 1991-08-02 | 1993-02-12 | Seiko Epson Corp | 画像メモリ制御方法および画像表示装置 |
JPH0555853A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 音程制御方式とその装置 |
JPH08201508A (ja) * | 1995-01-31 | 1996-08-09 | Mitsubishi Electric Corp | 航空管制用表示装置 |
JPH1074073A (ja) * | 1996-08-30 | 1998-03-17 | Nec Corp | 表示制御装置 |
JPH10232823A (ja) * | 1997-02-19 | 1998-09-02 | Japan Radio Co Ltd | ディスプレイ制御装置 |
JPH10268851A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 画像入力インターフェース装置 |
JP2000222164A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | マルチ画像表示システムおよびマルチ画像表示方法 |
JP2000356984A (ja) * | 1999-06-14 | 2000-12-26 | Canon Inc | 信号処理装置および信号処理方法 |
-
2004
- 2004-04-19 JP JP2004123172A patent/JP4707964B2/ja not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5619090A (en) * | 1979-07-25 | 1981-02-23 | Mitsubishi Electric Corp | Image display device |
JPS5650585A (en) * | 1979-10-02 | 1981-05-07 | Nec Corp | Indicator |
JPH0535257A (ja) * | 1991-08-02 | 1993-02-12 | Seiko Epson Corp | 画像メモリ制御方法および画像表示装置 |
JPH0555853A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 音程制御方式とその装置 |
JPH08201508A (ja) * | 1995-01-31 | 1996-08-09 | Mitsubishi Electric Corp | 航空管制用表示装置 |
JPH1074073A (ja) * | 1996-08-30 | 1998-03-17 | Nec Corp | 表示制御装置 |
JPH10232823A (ja) * | 1997-02-19 | 1998-09-02 | Japan Radio Co Ltd | ディスプレイ制御装置 |
JPH10268851A (ja) * | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 画像入力インターフェース装置 |
JP2000222164A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | マルチ画像表示システムおよびマルチ画像表示方法 |
JP2000356984A (ja) * | 1999-06-14 | 2000-12-26 | Canon Inc | 信号処理装置および信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005308887A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2637920B2 (ja) | コンピュータ・グラフィック・システム及びフレーム・バッファ使用方法 | |
US6788309B1 (en) | Method and apparatus for generating a video overlay | |
US6518974B2 (en) | Pixel engine | |
US6457034B1 (en) | Method and apparatus for accumulation buffering in the video graphics system | |
JP4030519B2 (ja) | 画像処理装置および画像処理システム | |
JP2001034779A (ja) | プリミティブをレンダリングする方法及びシステム | |
US7405735B2 (en) | Texture unit, image rendering apparatus and texel transfer method for transferring texels in a batch | |
JP4200573B2 (ja) | 記憶装置と画像処理装置およびその方法とリフレッシュ動作制御装置およびその方法 | |
US9053040B2 (en) | Filtering mechanism for render target line modification | |
JPH1074263A (ja) | コンピュータ・グラフィックス・システム | |
JP2010081024A (ja) | 画像補間処理装置 | |
JP4827659B2 (ja) | 画像処理装置、画像処理方法、及びコンピュータプログラム | |
JP4707964B2 (ja) | グラフィックス描画装置 | |
JP4182575B2 (ja) | 記憶装置および画像データ処理装置 | |
JP4314655B2 (ja) | 画像処理装置 | |
JPWO2010134124A1 (ja) | ベクトル図形描画装置 | |
JP2003132347A (ja) | 画像処理装置 | |
JP6120561B2 (ja) | 図形描画装置及び図形描画プログラム | |
CN115018713B (zh) | 实现图形旋转的数据存储及访问方法、装置和存储介质 | |
JP4684744B2 (ja) | 図形描画装置及びプログラム | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
JP3971448B2 (ja) | 描画装置及び描画方法 | |
JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 | |
US20030142107A1 (en) | Pixel engine | |
JP2806376B2 (ja) | 画像処理装置および画像処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110316 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |