JP3971448B2 - 描画装置及び描画方法 - Google Patents

Description

本発明は、コンピュータを用いた映像機器であるグラフィックコンピュータ、特殊効果
装置、ビデオゲーム機等に用いられる描画装置及び描画方法に関する。

従来、家庭用ＴＶゲーム機やパーソナルコンピュータあるいはグラフィックコンピュー
タなどにおいて、テレビジョン受像機やモニタ受像機あるいは陰極線管（ＣＲＴ：Cathod
e Ray Tube）ディスプレイ装置などに出力して表示する画像のデータすなわち表示出力画
像データを生成する画像生成装置では、央演算処理装置（ＣＰＵ： Central Processing
Unit）とフレームバッファの間に専用の描画装置を設けることにより、高速処理を可能に
している。

すなわち、上記画像生成装置において、ＣＰＵ側では、画像を生成する際に、直接フレ
ームバッファをアクセスするのではなく、座標変換やクリッピング、光源計算等のジオメ
トリ処理を行い、３角形や４角形などの基本的な単位図形（ポリゴン）の組み合わせとし
て３次元モデルを定義して３次元画像を描画するための描画命令を作成し、その描画命令
を描画装置に送る。例えば、３次元のオブジェクトを表示する場合は、オブジェクトを複
数のポリゴンに分解して、各ポリゴン対応する描画命令をＣＰＵから描画装置に転送する
。そして、描画装置は、ＣＰＵから送られてきた描画命令を解釈して、頂点の色データと
奥行きを示すＺ値から、ポリゴンを構成する全ての画素の色とＺ値を考慮して、画素デー
タをフレームバッファに書き込むレンダリング処理を行い、フレームバッファに図形を描
画する。なお、上記Ｚ値は、視点からの奥行き方向の距離を示す情報である。

例えば、上記画像生成装置において、３次元のオブジェクトを表示する場合は、オブジ
ェクトを複数のポリゴンに分解して、各ポリゴンに対応する描画命令をＣＰＵから描画装
置に転送する。この際に、オブジェクトをより実際に近く表現するために、テクスチャマ
ッピングやミップマッピングと呼ばれる手法が採用されている。さらに、色変換データを
記憶したカラールックアップテーブル（ＣＬＵＴ： Color Lock Up Table）を介して画像
の色データを変換することにより、表示色を変化させる手法も広く知られている。

ここで、テクスチャマッピングとは、テクスチャソース画像として別に用意された２次
元画像（絵柄）すなわちテクスチャパターンを物体を構成するポリゴンの表面に張り付け
る技術である。また、ミップマッピングは、３次元モデルに近づいたり、それから遠ざか
った場合に、ポリゴンの張り付ける絵柄が不自然にならないように画素データを補間する
ようにしたテクスチャマッピングの手法の１つである。

ところで、画像の描画速度は、描画エンジンにおける各ポリゴンに対するテクスチャマ
ッピングやミップマッピング等の処理速度に依存する。また、画像の描画速度は、描画エ
ンジンからフレームバッファへの書き込み速度に影響され、フレームバッファのアクセス
速度が遅いと描画速度が低下することになる。従って、描画速度を高めるために高価な高
速メモリを大容量のフレームバッファに用いることはシステムの価格の高騰につながり、
安価なダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory
）等のメモリを用いるとシステムの描画速度が遅くなる、という欠点がある。

そこで、本発明は、上述したような実情に鑑みてなされたものであり、次のような目的
を有する。

すなわち、本発明の目的は、安価なＤＲＡＭ等のメモリをフレームバッファとして用い
ても、描画速度を高速に維持できるような描画装置及び描画方法を提供することにある。

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画する
ための描画命令に基づいて、描画手段により、単位図形の全ての画素の画素データを効率
よく生成して、画像メモリに描画することができる描画装置及び描画方法を提供すること
にある。

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画する
ための描画命令に基づいて、描画手段により、テクスチャキャッシュ内のテクスチャデー
タに基づいてテクスチャマッピグ処理を確実且つ効率よく行うことができる描画装置及び
描画方法を提供することにある。

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画する
ための描画命令に基づいて、描画手段により処理するポリゴンの大きさすなわち画素数を
均等化することができる描画装置及び描画方法を提供することにある。

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画する
ための描画命令に基づいて、描画手段により、テクスチャキャッシュ内のテクスチャデー
タに基づいてテクスチャの歪みの少ない状態でテクスチャマッピグ処理を行うことができ
る描画装置及び描画方法を提供することにある。

また、本発明に他の目的は、単位図形の組合せにより定義された画像モデルを描画する
ための描画命令に基づいて、描画手段により、ミップマップテクスチャデータに基づいて
ミップマッピング処理を効率よく行うことができる描画装置及び描画方法を提供すること
にある。

また、本発明に他の目的は、前処理手段と描画手段とをパイプラインで構成して、単位
図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、上記描
画手段により、効率よく高速描画処理を行うことができる描画装置及び描画方法を提供す
ることにある。

さらに、本発明に他の目的は、描画命令に基づくポリゴンをピクセルインターリーブ処
理に適した形状の複数の新たなポリゴンに分割して、描画手段いより、フレームバッファ
を効率よくアクセスして高速の描画処理を行うことができる描画装置及び描画方法を提供
することにある。

本発明は、単位図形の組合せにより定義された画像モデルを描画するための描画命令に
基づいて、描画手段により、単位図形の全ての画素の画素データを生成して、画像メモリ
に描画する描画装置及び描画方法であって、前処理手段によりを単位図形を複数に分割す
ることを特徴とする。

本発明に係る描画装置及び描画方法では、例えば、単位図形が上記描画手段におけるテ
クスチャキャシュ内に収まるか否かを判定する判定手段による判定結果に基づいて、分割
した新たな単位図形が上記テクスチャキャシュ内に収まるように上記描画命令に基づく単
位図形を複数に分割する。

また、本発明に係る描画装置及び描画方法では、例えば、単位図形内の画素数が規定値
以下であるか否かを判定する判定手段による判定結果に基づいて、分割した新たな単位図
形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を２次元空間
で複数に分割する。

また、本発明に係る描画装置及び描画方法では、例えば、上記描画命令に基づく単位図
形を３次元空間で複数に分割する。

また、本発明に係る描画装置及び描画方法では、例えば、単位図形が参照するミップマ
ップテクスチャの参照範囲を判定する判定手段による判定結果に基づい、分割した新たな
単位図形が参照するミップマップテクスチャの参照範囲が所定範囲となるように上記描画
命令に基づく単位図形を３次元空間で複数に分割する。

また、本発明に係る描画装置及び描画方法では、例えば、単位図形内の画素数が規定値
以下であるか否かを判定する判定手段による判定結果に基づいて、分割した新たな単位図
形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を上記判定手
段による判定結果に基づいて３次元空間で複数に分割する。

また、本発明に係る描画装置及び描画方法では、例えば、単位図形に対する上記描画手
段による描画処理時間を予測して判定する判定手段による判定結果に基づいて、当該前処
理手段による前処理時間と上記描画手段による描画処理時間がバランスするように上記描
画命令に基づく単位図形を複数に分割する。

さらに、本発明に係る描画装置及び描画方法では、例えば、単位図形の形状を判定する
判定手段による判定結果に基づいて、分割した新たな単位図形が所定形状に近づくように
上記描画命令に基づく単位図形を複数に分割する。

以上のように、本発明に係る描画装置及び描画方法では、単位図形を複数に分割する前
処理手段を備えるので、描画手段により処理するのに適した状態に単位図形を分割するこ
とができ、単位図形の組合せにより定義された画像モデルを描画するための描画命令に基
づいて、上記描画手段により、単位図形の全ての画素の画素データを効率よく生成して、
画像メモリに描画することができる。

また、本発明に係る描画装置及び描画方法では、単位図形が描画手段におけるテクスチ
ャキャシュ内に収まるか否かを判定する判定手段による判定結果に基づいて、前処理手段
により、分割した新たな単位図形が上記テクスチャキャシュ内に収まるように描画命令に
基づく単位図形を複数に分割するので、描画手段において、テクスチャキャッシュ内のテ
クスチャデータに基づいてテクスチャマッピグ処理を確実且つ効率よく行うことができる
。

また、本発明に係る描画装置及び描画方法では、単位図形内の画素数が規定値以下であ
るか否かを判定する判定手段による判定結果に基づいて、前処理手段により、分割した新
たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を
２次元空間で複数に分割するので、描画手段において処理するポリゴンの大きさすなわち
画素数を均等化することができる。

また、本発明に係る描画装置及び描画方法では、単位図形内の画素数が規定値以下であ
るか否かを判定する判定手段による判定結果に基づいて、前処理手段により、分割した新
たな単位図形内の画素数が上記規定値以下となるように上記描画命令に基づく単位図形を
３次元空間で複数に分割するので、例えばテクスチャキャッシュ内のテクスチャデータに
基づいてテクスチャの歪みの少ない状態でテクスチャマッピグ処理を行うことができる。

また、本発明に係る描画装置及び描画方法では、単位図形が参照するミップマップテク
スチャの参照範囲を判定する判定手段による判定結果に基づいて、前処理手段により、分
割した新たな単位図形が参照するミップマップテクスチャの参照範囲が所定範囲となるよ
うに描画命令に基づく単位図形を３次元空間で複数に分割するので、ミップマップテクス
チャデータに基づいてミップマッピング処理を効率よく行うことができる。

また、本発明に係る描画装置及び描画方法では、単位図形に対する描画手段による描画
処理時間を予測して判定する判定手段による判定結果に基づいて、前処理手段による前処
理時間と上記描画手段による描画処理時間がバランスするように描画命令に基づく単位図
形を複数に分割するので、上記前処理手段と描画手段の各処理時間のバランスを保つこと
ができ、上記前処理手段と描画手段とをパイプラインで構成して効率よく高速描画処理を
行うことができる。

さらに、本発明に係る描画装置及び描画方法では、単位図形の形状を判定する判定手段
判定結果に基づいて、前処理手段により、分割した新たな単位図形が所定形状に近づくよ
うに描画命令に基づく単位図形を複数に分割するので、上記描画命令に基づくポリゴンを
ピクセルインターリーブ処理に適した形状の複数の新たなポリゴンに分割することができ
る。これにより、描画手段で、フレームバッファを効率よくアクセスして高速の描画処理
を行うことができる。

以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。

本発明に係る描画装置は、例えば図１に示すような構成のビデオゲーム装置に適用され
る。本発明に係る描画方法は、このビデオゲーム装置において実施される。

このビデオゲーム装置は、例えば光学ディスク等の補助記憶装置に記憶されているゲー
ムプログラムを読み出して実行することにより、使用者からの指示に応じてゲームを行う
ものであって、図１に示すような構成を有している。

すなわち、このビデオゲーム装置は、２種類のバスすなわち、メインバス１とサブバス
２を備える。

上記メインバス１とサブバス２は、バスコントローラ１０を介して接続されている。

そして、上記メインバス１には、マイクロプロセッサなどからなる主中央演算処理装置
（メインＣＰＵ:Central Processing Unit）１１、ランダムアクセスメモリ（ＲＡＭ：Ra
ndom Access Memory）からなる主記憶装置（メインメモリ）１２、主ダイナミックメモリ
アクセスメモリコントローラ（メインＤＭＡＣ： Dinamic Memory Access Controller）
１３、ＭＰＥＧデコーダ（ＭＤＥＣ：MPEG Decorder）１４及び画像処理装置（ＧＰＵ：
Graphic Processing Unit）１５が接続されている。また、上記サブバス２には、マイク
ロプロセッサなどからなる副中央演算処理装置（サブＣＰＵ： Central Processing Unit
）２１、ランダムアクセスメモリ（ＲＡＭ： Random Access Memory)からなる副記憶装置
（サブメモリ）２２、副ダイナミックメモリアクセスメモリコントローラ（サブＤＭＡＣ
：Dinamic Memory Access Controller）２３、オペレーティングシステム等のプログラム
が格納されたリードオンリーメモリ（ＲＯＭ： Read Only Memory）２４、音声処理装置
（ＳＰＵ： Sound Processing Unit）２５、通信制御部（ＡＴＭ： Asynchronous Transi
mission mode）２６、補助記憶装置２７及び入力デバイス２８が接続されている。

上記バスコントローラ１０は、メインバス１とサブバス２との間のスイッチングを行う
上記メインバス１上のデバイスであって、初期状態ではオープンになっている。

また、上記メインＣＰＵ１１は、上記メインメモリ１２上のプログラムで動作する上記
メインバス１上のデバイスである。このメインＣＰＵ１１は、起動時には上記バスコント
ローラ１０がオープンになっていることにより、上記サブバス２上のＲＯＭ２４からブー
トプログラムを読み込んで実行し、補助記憶装置２７からアプリケーションプログラム及
び必要なデータを上記メインメモリ１２や上記サブバス２上のデバイスにロードする。こ
のメインＣＰＵ１１には、座標変換等の処理を行うジオミトリトランスファエンジン（Ｇ
ＴＥ： Geometry TransferEngine ）１７が搭載されている。上記ＧＴＥ１７は、例えば
複数の演算を並列に実行する並列演算機構を備え、上記メインＣＰＵ１１からの演算要求
に応じて座標変換，光源計算，行列あるいはベクトルなどの演算を高速に行う。そして、
上記メインＣＰＵ１１は、上記ＧＴＥ１７による演算結果に基づいて３角形や４角形など
の基本的な単位図形（ポリゴン）の組み合わせとして３次元モデルを定義して３次元画像
を描画するための各ポリゴンに対応する描画命令を作成し、この描画命令をパケット化し
てコマンドパケットとして上記ＧＰＵ１５に送る。

また、上記メインＤＭＡＣ１３は、メインバス１上のデバイスを対象とするＤＭＡ転送
の制御等を行う上記メインバス１上のデバイスである。このメインＤＭＡＣ１３は、上記
バスコントローラ１０がオープンになっているときにはサブバス２上のデバイスも対象と
する。

また、上記ＧＰＵ１５は、レンダリングプロセッサとして機能する上記メインバス１上
のデバイスである。このＧＰＵ１５は、メインＣＰＵ１１又はメインＤＭＡＣ１３からコ
マンドパケットとして送られてきた描画命令を解釈して、頂点の色データと奥行きを示す
Ｚ値から、ポリゴンを構成する全ての画素の色とＺ値を考慮して、画素データをフレーム
バッファ１８すなわち画像メモリに書き込むレンダリング処理を行う。

また、上記ＭＤＥＣ１４は、ＣＰＵと並列に動作可能なＩ／Ｏ接続デバイスであって、
画像伸張エンジンとして機能する上記メインバス１上のデバイスである。このＭＤＥＣ１
４は、離散コサイン変換などの直行変換により圧縮されて符号化された画像データを復号
化する。

また、上記サブＣＰＵ２１は、上記サブメモリ２２上のプログラムで動作する上記サブ
バス２上のデバイスである。

また、上記サブＤＭＡＣ２３は、サブバス２上のデバイスを対象とするＤＭＡ転送の制
御等を行う上記サブバス２上のデバイスである。このサブＤＭＡＣ２３は、上記バスコン
トローラ１０がクローズなっているときにのみバス権利を獲得することができる。

また、上記ＳＰＵ２５は、サウンドプロセッサとして機能する上記サブバス２上のデバ
イスである。このＳＰＵ２５は、上記サブＣＰＵ２１又はサブＤＭＡＣ２３からコマンド
パケットとして送られてくるサウンドコマンドに応じて、サウンドメモリ２９から音声デ
ータ読み出して出力する。

また、上記ＡＴＭ２６は、サブバス２上の通信用デバイスである。

また、上記補助記憶装置２７は、サブバス２上のデータ入力デバイスであって、ディス
クドライブなどからなる。

さらに、上記入力デバイス２８は、サブバス２上のコントロールパッド、マウスなどの
マンマシンインターフェースや、画像入力、音声入力などの他の機器からの入力用デバイ
スである。

すなわち、このビデオゲーム装置では、座標変換やクリッピング、光源計算等のジオメ
トリ処理を行い、３角形や４角形などの基本的な単位図形（ポリゴン）の組み合わせとし
て３次元モデルを定義して３次元画像を描画するための描画命令を作成し、各ポリゴンに
対応する描画命令をコマンドパケットとしてメインバス１に送出するジオメトリ処理系が
上記メインバス１上のメインＣＰＵ１１及びＧＴＵ１７などにより構成され、上記ジオメ
トリ処理系からの描画命令に基づいて各ポリゴンの画素データを生成してフレームバッフ
ァ１８に書き込むレンダリング処理を行い、フレームバッファ１８に図形を描画するレン
ダリング処理系が上記ＧＰＵ１５により構成されている。

以下、上述したＧＰＵ１５について具体的に説明する。

上記ＧＰＵ１５は、その具体的な構成を図２に示してあるように、上記メインバス１に
接続されたパケットエンジン３１を備え、上記メインＣＰＵ１１又はメインＤＭＡＣ１３
から上記メインバス１を介して上記パケットエンジン３１にコマンドパケットとして送ら
れてくる描画命令に従って、プリプロセッサ３２と描画エンジン３３により各ポリゴンの
画素データを上記フレームバッファ１８に書き込むレンダリング処理を行い、上記フレー
ムバッファ１８に描画された画像の画素データを読み出して表示制御部（ＣＲＴＣ： CRT
Controler）３４を介してビデオ信号として図示しないテレビジョン受像機やモニタ受像
機に供給するようになっている。

上記パケットエンジン３１は、上記メインＣＰＵ１１又はメインＤＭＡＣ１３から上記
メインバス１を介して送られてくるコマンドパケットを上記パケットエンジン３１により
図示しないレジスタ上に展開する。

また、上記プリプロセッサ３２は、上記パケットエンジン３１にコマンドパケットとし
て送られてきた描画命令に従ってポリゴンデータを生成して後述するポリゴンの分割処理
などの所定の前処理をポリゴンデータに施し、上記描画エンジン３３が必要とする各ポリ
ゴンの頂点座標情報、テクスチャやミップマップテクスチャのアドレス情報、ピクセルイ
ンターリーブの制御情報などの各種データを生成する。

さらに、上記描画エンジン３３は、上記プリプロセッサ３２に接続されたＮ個のポリゴ
ンエンジン３３Ａ１，３３Ａ２・・・３３ＡＮと、各ポリゴンエンジン３３Ａ１，３３Ａ
２・・・３３ＡＮに接続されたＮ個のテクスチャエンジン３３Ｂ１，３３Ｂ２・・・３３
ＢＮと、各テクスチャエンジン３３Ｂ１，３３Ｂ２・・・３３ＢＮに接続された第１のバ
ススイッチャ３３Ｃと、この第１のバススイッチャ３３Ｃに接続されたＭ個のピクセルエ
ンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭと、各ピクセルエンジン３３Ｄ１，３３Ｄ２・
・・３３ＤＭに接続された第２のバススイッチャ３３Ｅと、この第２のバススイッチャ３
３Ｅに接続されたテクスチャキャッシュ３３Ｆと、このテクスチャキャッシュ３３Ｆに接
続されたＣＬＵＴキャッシュ３３Ｇを備える。

この描画エンジン３３において、上記Ｎ個のポリゴンエンジン３３Ａ１，３３Ａ２・・
・３３ＡＮは、上記プリプロセッサ３２により前処理が施されたポリゴンデータに基づい
て、上記Ｎ個のポリゴンエンジン３３Ａ１，３３Ａ２・・・３３ＡＮは、描画命令に応じ
たポリゴンを順次生成してポリゴン毎にシェーディング処理などを並列処理により行う。

また、上記Ｎ個のテクスチャエンジン３３Ｂ１，３３Ｂ２・・・３３ＢＮは、上記ポリ
ゴンエンジン３３Ａ１，３３Ａ２・・・３３ＡＮにより生成されたポリゴン毎に、上記テ
クスチャキャッシュ３３Ｆからカラールックアップテーブル（ＣＬＵＴ：Color Lock Up
Table)キャッシュ３３Ｇを介して与えられるテクスチャデータに基づいて、テクスチャマ
ッピング処理やミップマップ処理を並列処理により行う。

ここで、上記テクスチャキャッシュ３３Ｆには、上記Ｎ個のテクスチャエンジン３３Ｂ
１，３３Ｂ２・・・３３ＢＮが処理するポリゴンに張り付けるテクスチャやミップマップ
テクスチャのアドレス情報が上記プリプロセッサ３２から事前に与えられ、上記アドレス
情報に基づいて上記フレームバッファ１８上のテクスチャ領域からテクスチャマッピング
処理に必要なテクスチャデータが転送されるとともに、該当するテクスチャデータからミ
ップマッピング処理に必要となる解像度のデータのみが選択されてミップマップテクスチ
ャデータとして転送される。さらに、上記ＣＬＵＴキャッシュ３３Ｇには、上記ポリゴン
の描画を行なう際に参照すべきＣＬＵＴデータが上記フレームバッファ１８上のＣＬＵＴ
領域から転送される。

上記Ｎ個のテクスチャエンジン３３Ｂ１，３３Ｂ２・・・３３ＢＮによりテクスチャマ
ッピング処理やミップマップ処理が施されたポリゴンデータは、上記第１のバススイッチ
ャ３３Ｃを介してＭ個のピクセルエンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭに転送され
る。

上記Ｍ個のピクセルエンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭは、Ｚバッファ処理や
アンチエリアシング処理等の各種画像処理を並列処理により行い、Ｍ個の画素データを生
成する。

そして、上記Ｍ個のピクセルエンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭで生成された
Ｍ個の画素データは、この第２のバススイッチャ３３Ｅを介して上記フレームバッファ１
８に書き込まれる。

ここで、上記第２のバススイッチャ３３Ｅは、上記プリプロセッサ３２からピクセルイ
ンターリーブの制御情報が供給されており、上記Ｍ個のピクセルエンジン３３Ｄ１，３３
Ｄ２・・・３３ＤＭで生成されたＭ個の画素データのうちのＬ個の画素データを上記制御
情報に基づいて選択することにより、上記フレームバッファ１８上に描画するポリゴンの
形状に応じたＭ個の記憶場所をアクセス単位として画素データをＭ個づつ書き込むピクセ
ルインターリーブ処理を行う機能を有している。

上記描画エンジン３３は、上記プリプロセッサ３２により前処理が施されたポリゴンデ
ータに基づいて、各ポリゴンの全ての画素データを生成して上記フレームバッファ１８に
書き込むことにより、上記描画命令によりポリゴンの組合せとして定義された画像を上記
フレームバッファ１８上に描画する。そして、上記フレームバッファ１８に描画された画
像の画素データを読み出してＣＲＴＣ３４を介してビデオ信号として図示しないテレビジ
ョン受像機やモニタ受像機に供給する。

このような構成のＧＰＵ１５において、上記プリプロセッサ３２は、例えば、ポリゴン
の頂点座標［（Ｘ０，Ｙ０），（Ｘ１，Ｙ１），（Ｘ２，Ｙ２）］やテクスチャ座標［（
Ｕ０，Ｖ０），（Ｕ１，Ｖ１），（Ｕ２，Ｖ２）］に基づいて、上記Ｎ個のテクスチャエ
ンジン３３Ｂ１，３３Ｂ２・・・３３ＢＮが処理するポリゴンに張り付けるテクスチャの
先読みを行うためのアドレス情報を生成し、また、ポリゴンの辺の傾き［（Ｘ１−Ｘ０）
／（Ｙ１−Ｙ０），（Ｘ２−Ｘ０）／（Ｙ２−Ｙ０），（Ｘ１−Ｘ２）／（Ｙ１−Ｙ２）
］、テクスチャアドレスの傾き［（Ｕ１−Ｕ０）／（Ｙ１−Ｙ０），（Ｕ２−Ｕ０）／（
Ｙ２−Ｙ０），（Ｕ１−Ｕ２）／（Ｙ１−Ｙ２）］，［（Ｖ１−Ｖ０）／（Ｙ１−Ｙ０）
，（Ｖ２−Ｖ０）／（Ｙ２−Ｙ０），（Ｖ１−Ｖ２）／（Ｙ１−Ｙ２）］・・・やポリゴ
ンの面積などからミップマップの選択情報を再生して、これらの情報をテクスチャキャッ
シュ３３Ｆに供給する。また、ポリゴンの頂点座標［（Ｘ０，Ｙ０），（Ｘ１，Ｙ１），
（Ｘ２，Ｙ２）］を左エッジの頂点順（Ｘ０，Ｙ０）→（Ｘ１，Ｙ１）→（Ｘ２，Ｙ２）
又は右エッジの頂点順（Ｘ２，Ｙ２）→（Ｘ１，Ｙ１）→（Ｘ０，Ｙ０）でソーティング
したり、両端点のスキャンやテクスチャアドレスのスキャンを行う。

そして、上記プリプロセッサ３２は、ポリゴンデータを前処理した情報を図示しないワ
ークメモリに蓄えておき、描画エンジン３３が次のポリゴンを処理できるようにになった
段階で、１ポリゴンを処理できる情報をワークメモリから上記Ｎ個のポリゴンエンジン３
３Ａ１，３３Ａ２・・・３３ＡＮに転送する。これにより、上記描画エンジン３３は、新
たなポリゴンの描画処理を開始する。

すなわち、このＧＰＵ１５では、その基本的な構成を図３に示すように、上記プリプロ
セッサ３２と描画エンジン３３でパイプラインにより描画処理を行い、描画命令によりポ
リゴンの組合せとして定義された画像を上記フレームバッファ１８上に描画する。

このパイプライン処理による描画処理を再度説明する。

上記プリプロセッサ３２は、上述のようにポリゴンデータに所定前処理を施し、上記描
画エンジン３３が必要とする各ポリゴンの頂点座標情報、テクスチャやミップマップテク
スチャのアドレス情報、ピクセルインターリーブの制御情報などの各種データを上記描画
エンジン３３に供給する。

上記描画エンジン３３は、上記プリプロセッサ３２からデータを受け取り、必要とする
テキスチャデータをテキスチャキャッシュ３３Ｄから読み出し、画素データを生成して上
記フレームバッファ１８に書き込む。上記テキスチャキャッシュ３３Ｄは、上記プリプロ
セッサ３２における前処理により算出された必要とするテクスチャアドレスに対応するテ
クスチャ領域のテキスチャデータを上記フレームバッファ１８から読み出す。テキスチャ
データの読み出しは、描画エンジン３３が実際に必要とする前に完了するように行われる
。また、ミップマッッピング処理で必要とする解像度に対応するテクスチャデータのみを
上記テクスチャ領域から読み込むことにより、上記テクスチャ領域のアクセス回数を減ら
すことができる。

なお、上記テキスチャキャッシュ３３Ｆ内のデータ構造は、その一例を図４に示してあ
るように、テクスチャアドレスからなるタグ部ＴＡＧ、必要となるテクスチャデータが格
納されておいる格納部ＤＡＴＡ、未だテクスチャデータが使用されていないことを示すフ
ラグＬを有する。そして、上記テキスチャキャッシュ３３は、フラグＬがリセットされた
エントリを使用すべく、上記フレームバッファ１８のテクスチャ領域からテクスチャデー
タを読み込み、そのフラグＬをセットする。描画エンジン３３は、フラグＬがセットされ
ているエントリから該当するテクスチャデータを読み出して描画処理を行い、描画を終了
してそのテクスチャデータをもはや必要としなくなった段階でそのエントリのフラグｌを
リセットする。

このようにテクスチャマッピング処理を行う描画装置において、プリプロセッサ３２と
描画エンジン３３をパイプラインで構成し、テクスチャメモリすなわち上記フレームバッ
ファ１８上のテキスチャ領域から上記描画エンジン３３が必要とするテキスチャデータを
上記プリプロセッサ３２による前処理の段階でキャッシュメモリ３３Ｆに転送することに
よって、上記描画エンジン３３を停止させることなく描画処理を行うことができる。また
、ミップマッッピング処理で必要とする解像度に対応するテクスチャデータのみを上記テ
クスチャ領域から読み込むことにより、上記テクスチャ領域のアクセス回数及びアクセス
時間を減らすことができ、全体の描画速度を上げることができる。

なお、上記プリプロセッサ３２におけるポリゴンの分割処理は、例えば図５に示すフロ
ーチャートに従って行われる。

すなわち、ポリゴンの分割処理は、ポリゴンの数を示すポリゴンカウントＣを１に初期
設定して開始される。

そして、第１の処理ステップＳ１では、ポリゴンを分割する必要があるか否かの判定処
理を行う。この処理ステップＳ１における判定処理では、例えば、描画エンジン３３にお
いてこれから処理するポリゴンがテクスチャキャッシュ３３Ｆ内に収まる否かを判定する
。この判定処理は、例えばポリゴンの頂点のテクスチャ座標［（Ｕ０，Ｖ０），（Ｕ１，
Ｖ１），（Ｕ２，Ｖ２）］を算出して、全てが１テクスチャページ内に収まっているか否
かを判定すればよい。

そして、上記処理ステップＳ１における判定結果が「ＮＯ」すなわちポリゴンを分割す
る必要がある場合には、次の処理ステップＳ２に進んで、ポリゴンのＮ分割処理を行う。
この処理ステップＳ２におけるポリゴンのＮ分割処理は、例えば次に示すように、ポリゴ
ンの全ての辺を中点で分割することにより行われる。

Ｘ０'＝（Ｘ０＋Ｘ１）／２
Ｙ０'＝（Ｙ０＋Ｙ１）／２
Ｚ０'＝（Ｚ０＋Ｚ１）／２
Ｘ１'＝（Ｘ１＋Ｘ２）／２
Ｙ１'＝（Ｙ１＋Ｙ２）／２
Ｚ１'＝（Ｚ１＋Ｚ２）／２
Ｘ２'＝（Ｘ２＋Ｘ０）／２
Ｙ２'＝（Ｙ２＋Ｙ０）／２
Ｚ２'＝（Ｚ２＋Ｚ０）／２
Ｕ０'＝（Ｕ０＋Ｕ１）／２
Ｖ０'＝（Ｖ０＋Ｖ１）／２
Ｚ０'＝（Ｚ０＋Ｚ１）／２
Ｕ１'＝（Ｕ１＋Ｕ２）／２
Ｖ１'＝（Ｖ１＋Ｖ２）／２
Ｚ１'＝（Ｚ１＋Ｚ２）／２
Ｕ２'＝（Ｕ２＋Ｕ０）／２
Ｖ２'＝（Ｖ２＋Ｖ０）／２
Ｚ２'＝（Ｚ２＋Ｚ０）／２
Ｒ０'＝（Ｒ０＋Ｒ１）／２
Ｇ０'＝（Ｇ０＋Ｇ１）／２
Ｂ０'＝（Ｂ０＋Ｂ１）／２
Ｒ１'＝（Ｒ１＋Ｒ２）／２
Ｇ１'＝（Ｇ１＋Ｇ２）／２
Ｂ１'＝（Ｂ１＋Ｂ２）／２
Ｒ２'＝（Ｒ２＋Ｒ０）／２
Ｇ２'＝（Ｇ２＋Ｇ０）／２
Ｂ２'＝（Ｂ２＋Ｂ０）／２
すなわち、この処理ステップＳ２におけるポリゴンのＮ分割処理では、ポリゴンの全ての
辺を中点で分割することにより、例えば三角形のポリゴンはＮ＝４個の新たなポリゴンに
分割される。

次の処理ステップＳ２では、ポリゴンカウントＣをＣ＝Ｃ＋Ｎ−１としてポリゴンの数
を変更する。そして、最初の処理ステップＳ１に戻り、分割された新たなポリゴンをさら
に分割する必要があるか否かの判定処理を行い、分割した新たなポリゴンが上記テクスチ
ャキャシュ内に収まるようになるまで、上記各処理ステップＳ１〜Ｓ３を繰り返し行う。

また、上記処理ステップＳ１における判定結果が「ＹＥＳ」すなわちポリゴンを分割す
る必要がない場合には次の処理ステップＳ４に進む。

この処理ステップＳ４では、ポリゴンエンジン３３Ａ１，３３Ａ２・・・３３ＡＮＰに
１ポリゴン分の前処理情報を渡して、レンダリング処理を開始させ、レンダリング処理の
終了を待つことなく次の処理ステップＳ５に進む。

この処理ステップＳ５では、ポリゴンカウントＣをデクリメントする。

次の処理ステップＳ６では、ポリゴンカウントＣが「０」になったか否かの判定処理を
行う。そして、この処理ステップＳ６における判定結果が「ＮＯ」すなわちＣ≠０で処理
すべきポリゴンがある場合には最初の処理ステップＳ１に戻って、次のポリゴンの処理に
入る。また、この処理ステップＳ６における判定結果が「ＹＥＳ」すなわち全てのポリゴ
ンをレンダリングして分割すべきポリゴンが無くなれば、処理を終了する。

すなわち、上記プリプロセッサ３２では、描画エンジン３３においてこれから処理する
ポリゴンがテクスチャキャッシュ３３Ｆ内に収まる否か（以下、判定条件１という）を判
定し、その判定結果に基づいて分割処理を行うことによって、分割した新たなポリゴンが
上記テクスチャキャシュ３３Ｆ内に収まるように上記描画命令に基づくポリゴンを複数に
分割する。これにより、上記描画エンジン３３において、テクスチャキャッシュ３３Ｆか
らＣＬＵＴチャッシュ３３Ｇを介して読み出されるテクスチャデータに基づいてテクスチ
ャマッピグ処理を確実且つ効率よく行うことができる。

ここで、上記プリプロセッサ３２におけるポリゴンの分割処理では、上述の最初の処理
ステップＳ１においてポリゴン内の画素数が規定値以下であるか否か（以下、判定条件２
という）によりポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて
、分割した新たなポリゴン内の画素数が上記規定値以下となるように処理ステップＳ２で
上記描画命令に基づくポリゴンを２次元空間で複数に分割しても良い。これにより、上記
描画エンジン３３において処理するポリゴンの大きさすなわち画素数を均等化することが
できる。なお、上記ポリゴン内の画素数は、例えば、そのポリゴンの頂点の外積値として
面積を求め、その値が適正な値よりも小さいか否かにより判定することができる。

また、上記プリプロセッサ３２におけるポリゴンの分割処理では、上述の処理ステップ
Ｓ２において上記描画命令に基づくポリゴンを３次元空間で複数に分割するようにしても
良い。

この場合、上述の処理ステップＳ１において、ポリゴンの頂点のＺ値の最小値と最大値
との差が適正な範囲内に収まっているか否か（以下、判定条件３という）により、ポリゴ
ンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割した新たなポリ
ゴン内の画素数が上記規定範囲内に収まるように上記処理ステップＳ２で上記描画命令に
基づくポリゴンを３次元空間で複数に分割して、１ポリゴンの大きさを制限することによ
って、テクスチャキャッシュ３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み出される
テクスチャデータに基づいてテクスチャの歪みの少ない状態でテクスチャマッピグ処理を
行うことができる。

また、この場合、上述の処理ステップＳ１において、ポリゴンの頂点のＺ値の最小値と
最大値で参照するミップマップテキスチャを跨いでいるか否か（以下、判定条件４という
）によりポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、分割
した新たなポリゴンがミップマップテキスチャを跨がないように、上記処理ステップＳ２
で上記描画命令に基づくポリゴンを３次元空間で複数に分割して、１ポリゴンの参照する
ミップマップテキスチャの参照範囲を制限を制限することによって、テクスチャキャッシ
ュ３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み出されるミップマップテクスチャデ
ータに基づいてミップマッピング処理を効率よく行うことができる。

さらに、この場合、上述の処理ステップＳ１において、ポリゴン内の画素数が規定値以
下であるか否かにより、ポリゴンを分割する必要があるか否かを判定し、その判定結果に
基づいて、分割した新たなポリゴン内の画素数が上記規定値以下となるように上記描画命
令に基づくポリゴンを上記処理ステップＳ２により３次元空間で複数に分割するようにし
ても良い。

また、上述の処理ステップＳ１において、ポリゴンに対する描画エンジン３３に描画処
理時間を例えばポリゴン内の画素数に基づいて予測し、当該プリプロセッサ３２による前
処理時間と上記描画エンジン３３による描画処理時間がバランスいるか否か（以下、判定
条件５という）により、ポリゴンを分割する必要があるか否かを判定し、その判定結果に
基づいて、当該プリプロセッサ３２による前処理時間と上記描画エンジン３３による描画
処理時間がバランスするように上記描画命令に基づくポリゴンを上記処理ステップＳ２で
複数に分割するようにしても良い。これにより、上記プリプロセッサ３２と描画エンジン
３３の各処理時間のバランスを保ち、上記プリプロセッサ３２と描画エンジン３３とパイ
プラインで構成して効率よく高速描画処理を行うことができる。

また、上述の処理ステップＳ１において、描画エンジン３３で処理するポリゴンがピク
セルインターリーブ処理に適した形状であるか否か（以下、判定条件６という）により、
ポリゴンを分割する必要があるか否かを判定し、その判定結果に基づいて、上記処理ステ
ップＳ２により上記描画命令に基づくポリゴンをピクセルインターリーブ処理に適した形
状の複数の新たなポリゴンに分割するようにしても良い。これにより、描画エンジン３３
でフレームバッファ１８を効率よくアクセスして高速の描画処理を行うことができる。

さらに、上述の処理ステップＳ１において、上述の各種判定条件を組み合わせてポリゴ
ンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新たなポ
リゴンが各種判定条件を満たすように上記描画命令に基づくポリゴンを上記処理ステップ
Ｓ２により複数に分割するようにしても良い。

上述の各種判定条件を組み合わせとしては、例えば、描画エンジン３３においてテキス
チャマッピングを行う場合には、上記判定条件１と他の判定条件２〜判定条件６との組み
合わせが採用される。

すなわち、上述の処理ステップＳ１において、上記判定条件１と判定条件２を組み合わ
せてポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割し
た新たなポリゴンが上記判定条件１と判定条件２を満たすように上記描画命令に基づくポ
リゴンを上記処理ステップＳ２により複数に分割することにより、上記描画エンジン３３
において処理するポリゴンの大きさすなわち画素数を均等化し、上記テクスチャキャッシ
ュ３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み出されるテクスチャデータに基づい
てテクスチャマッピグ処理を確実且つ効率よく行うことができる。

また、上述の処理ステップＳ１において、上記判定条件１と判定条件３を組み合わせて
ポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新
たなポリゴンが上記判定条件１と判定条件３を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することにより、上記テクスチャキャッシュ
３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み出されるテクスチャデータに基づいて
テクスチャの歪みの少ない状態でテクスチャマッピグ処理を確実且つ効率よく行うことが
できる。さらに、上記判定条件２を組み合わせるようにすれば、上記描画エンジン３３に
おいて処理するポリゴンの大きさすなわち画素数を均等化して、テクスチャマッピグ処理
を行うことができる。

また、上述の処理ステップＳ１において、上記判定条件１と判定条件４を組み合わせて
ポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新
たなポリゴンが上記判定条件１と判定条件４を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することにより、上記テクスチャキャッシュ
３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み出されるテクスチャデータに基づいて
、ミップマッピング処理を確実且つ効率よく行うことができる。さらに、上記判定条件２
や判定条件３を組み合わせて、上記描画エンジン３３において処理するポリゴンの大きさ
すなわち画素数を均等化したり、テクスチャの歪みを軽減するようにしても良い。

また、上述の処理ステップＳ１において、上記判定条件１と判定条件５を組み合わせて
ポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新
たなポリゴンが上記判定条件１と判定条件５を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することにより、上記プリプロセッサ３２と
描画エンジン３３の各処理時間のバランスを保ちパイプラインで効率よく高速のテクスチ
ャマッピグ処理を行うことができる。さらに、上記判定条件２や判定条件３を組み合わせ
て、上記描画エンジン３３において処理するポリゴンの大きさすなわち画素数を均等化し
たり、テクスチャの歪みを軽減するようにしても良い。上記判定条件４を組み合わせて、
ミップマッピング処理を行うようにしても良い。

さらに、上述の処理ステップＳ１において、上記判定条件１と判定条件６を組み合わせ
てポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した
新たなポリゴンが上記判定条件１と判定条件６を満たすように上記描画命令に基づくポリ
ゴンを上記処理ステップＳ２により複数に分割することにより、描画エンジン３３でテク
スチャマッピグ処理を確実且つ効率よく行ＵＴＯともに、フレームバッファ１８を効率よ
くアクセスして高速の描画処理を行うことができる。さらに、上記判定条件２や判定条件
３を組み合わせて、上記描画エンジン３３において処理するポリゴンの大きさすなわち画
素数を均等化したり、テクスチャの歪みを軽減するようにしても良い。上記判定条件４を
組み合わせてミップマッピング処理を行うようにしたり、上記判定条件５を組み合わせて
パイプラインによる高速化を図るようにしても良い。

また、描画エンジン３３においてテキスチャマッピングを行わない場合には、上記判定
条件２、判定条件５、判定条件６の組み合わせが上述の各種判定条件を組み合わせとして
採用される。

すなわち、上述の処理ステップＳ１において、上記判定条件２と判定条件５を組み合わ
せてポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割し
た新たなポリゴンが上記判定条件２と判定条件５を満たすように上記描画命令に基づくポ
リゴンを上記処理ステップＳ２により複数に分割することにより、上記描画エンジン３３
において処理するポリゴンの大きさすなわち画素数を均等化して、上記プリプロセッサ３
２と描画エンジン３３の各処理時間のバランスを保ちパイプラインで効率よく高速の描画
処理を行うことができる。

また、上述の処理ステップＳ１において、上記判定条件２と判定条件６を組み合わせて
ポリゴンを分割する必要があるか否かを判定して、その判定結果に基づいて、分割した新
たなポリゴンが上記判定条件２と判定条件６を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することにより、上記描画エンジン３３にお
いて処理するポリゴンの大きさすなわち画素数を均等化し、フレームバッファ１８を効率
よくアクセスして高速の描画処理を行うことができる。さらに、上記判定条件５を組み合
わせてパイプラインによる高速化を図るようにしても良い。

さらに、上述した第２のバススイッチャ３３Ｅにおけるピクセルインターリーブ処理は
、次のようにして行われる。

すなわち、第２のバススイッチャ３３Ｅは、図６に示すように、上記図２に示したプリ
プロセッサ３２の出力が供給される制御回路１０１と、制御回路１０１の出力が供給され
るセレクタ１０２と、セレクタ１０２の出力が各々供給される複数のマルチプレクサ／デ
マルチプレクサ（ＭＵＸ： Multiplexer／ＤＭＵＸ：Demultiplexer）１０３ａ，１０３
ｂ，１０３ｃ，１０３ｄ，・・・とを備えている。

そして、ＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，・・・は、各々
、上記図２に示したフレームバッファ１８と描画エンジン３３に接続されている。

ここで、フレームバッファ１８は、複数のメモリバンク［１］，［２］，・・・，［Ｘ
］，・・・，［Ｌ］からなり、複数のメモリバンク［１］，［２］，・・・，［Ｘ］，・
・・，［Ｌ］は、各々、１６個のアドレスで現される短形（以下、インターリーブパター
ンと言う。）の各アドレスを同時にアクセスすることができるようになされている。

したがって、フレームバッファ１８の、例えば、メモリバンク［Ｘ］は、アドレスＡ0
〜Ａ15をアクセスするための１６個の入出力ポートＰ0 〜Ｐ15を備えており、複数のＭＵ
Ｘ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，・・・のうちの４個のＭＵＸ／
ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄは、各々、１６個の入出力ポートＰ0
〜Ｐ15と接続されている。

また、４個のＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄは、描画エン
ジン３３の４個のピクセルエンジン３３ＤX1，３３ＤX2，３３ＤX3，３３ＤX4と対応して
接続されている。

なお、メモリバンク［Ｘ］以外の他の各メモリバンクは、上述したメモリバンク［Ｘ］
と同様の構成をしているため、その詳細な説明は省略する。また、第２のバススイッチャ
３３Ｅが行う上記他の各メモリバンクに対するアクセス処理についても、後述する第２の
バススイッチャ３３Ｅが行うメモリバンク［Ｘ］に対するアクセス処理と同様であるため
、以下の説明では、第２のバススイッチャ３３Ｅが行うメモリバンク［Ｘ］に対するアク
セス処理についてのみ説明する。

まず、第２のバススイッチャ３３Ｅの一連の動作について説明する。

例えば、メモリバンク［Ｘ］上に描画するポリゴンの形状が図７に示すような三角形Ｔ
ABC （第１のポリゴンの形状）であった場合、先ず、プリプロセッサ３２から制御回路１
０１には、ピクセルインターリーブの制御情報が供給される。

制御回路１０１は、プリプロセッサ３２からのピクセルインターリーブの制御情報に基
いて、三角形ＴABC 内部をアクセスする際に用いるインターリーブパターンを、例えば、
（４×４）のインターリーブパターンＰに切り換える。

なお、制御回路１０１におけるインターリーブパターンの切換方法についての詳細は後
述する。

そして、制御回路１０１は、（４×４）のインターリーブパターンＰを用いて、メモリ
バンク［Ｘ］上に形成される複数のインターリーブパターンのうち、アクセスすべきイン
ターリーブパターン、すなわち三角形ＴABC 内部を全てアクセスすることができるような
インターリーブパターンを検出する。

したがって、三角形ＴABC では、メモリバンク［Ｘ］上の各インターリーブパターンを
Ｐ（ｘ方向のパターンインデックス，ｙ方向のパターンインデックス）で示した場合、図
８に示すように、
Ｐ（ｘ，ｙ）＝Ｐ（３，１），Ｐ（４，１），Ｐ（１，２），Ｐ（２，２），
Ｐ（３，２），Ｐ（４，２），Ｐ（１，３），Ｐ（２，３），
Ｐ（３，３），Ｐ（４，３），Ｐ（５，３），Ｐ（２，４），
Ｐ（３，４），Ｐ（４，４），Ｐ（５，４），Ｐ（３，５），
Ｐ（４，５），Ｐ（５，５），Ｐ（４，６），Ｐ（５，６）
で示される合計２０個のインターリーブパターンが検出される。

そして、制御回路１０１は、上述のようにして検出した２０個のインターリーブパター
ンを示すパターン情報をインターリーブパターン単位でセレクタ１０２に供給する。また
、１アドレス単位でメモリアクセスを行う場合には、制御回路１０１は、三角形ＴABC の
形状に基いたマスク情報をセレクタ１０２に供給する。

セレクタ１０２は、制御回路１０１からインターリーブパターン単位で供給されたパタ
ーン情報に基いて、アクセスすべき（４×４）のインターリーブパターンＰに対応したア
ドレスをＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄに指定する。

また、セレクタ１０２は、制御回路１０１からマスク情報が供給された場合には、その
マスク情報に基いて、図９に示すように、（４×４）のインターリーブパターンＰのなか
でマスクを行った結果得られるアクセスすべきアドレスをＭＵＸ／ＤＭＵＸ１０３ａ，１
０３ｂ，１０３ｃ，１０３ｄに指定する。したがって、例えば、図１０に示すように、上
記図９に示したＰ（４，１）で示されるインターリーブパターン内のアドレスＡ0 〜Ａ15
において、マスクを行った結果得られるアクセスすべきアドレスは、Ａ４，Ａ５，Ａ６，
Ａ８，Ａ９，Ａ１０，Ａ１３，Ａ１４，Ａ１５（斜線部分）となる。

ＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄは、各々、メモリバンク［
Ｘ］のアドレスＡ0 〜Ａ15のうち、セレクタ１０２により指定されたアドレスをアクセス
する。

ここで、上述したように、ピクセルエンジン３３ＤX1，３３ＤX2，３３ＤX3，３３ＤX4
からＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄには、各々、画素データ
が供給されるようになされている。

そこで、例えば、ＭＵＸ／ＤＭＵＸ１０３ａは、セレクタ１０２により指定されたアド
レスをアクセスすることにより、入出力ポートＰ0 〜Ｐ15のうち上記アドレスに対応した
入出力ポートを介して、ピクセルエンジンＸａからの画素データをメモリバンク［Ｘ］の
上記アドレスにより示される領域に書き込む。

また、ＭＵＸ／ＤＭＵＸ１０３ａは、セレクタ１０２により指定されたアドレスをアク
セスすることにより、入出力ポートＰ0 〜Ｐ15のうち上記アドレスに対応した入出力ポー
トを介して、メモリバンク［Ｘ］の上記アドレスにより示される領域に書き込まれている
データを読み出す。そして、ＭＵＸ／ＤＭＵＸ１０３ａは、メモリバンク［Ｘ］から読み
出したデータに対して所定の処理を行う。

なお、ＭＵＸ／ＤＭＵＸ１０３ｂ〜１０３ｄの動作については、上述したＭＵＸ／ＤＭ
ＵＸ１０３ａの動作と同様であるため、その詳細な説明は省略する。

つぎに、上述した制御回路１０１におけるインターリーブパターンの切換方法について
具体的に説明する。

まず、メモリバンク［Ｘ］上に描画するポリゴンの形状が、例えば、図１１に示すよう
にな横長の三角形ＴDEF （第２のポリゴンの形状）であり、三角形ＴDEF を（４×４）の
インターリーブパターンＰでアクセスする場合のアクセス回数について説明する。

この場合、アクセスすべきインターリーブパターンの個数は、図１２に示すように、
Ｐ（ｘ，ｙ）＝Ｐ（１，１），Ｐ（２，１），Ｐ（３，１），
Ｐ（４，１），Ｐ（５，１），Ｐ（０，２），
Ｐ（１，２），Ｐ（２，２），Ｐ（３，２），
Ｐ（４，２），Ｐ（５，２），Ｐ（６，２），
Ｐ（７，２），Ｐ（８，２），Ｐ（７，３），
Ｐ（８，３），Ｐ（９，３）
の合計１７個となる。

すなわち、（４×４）のインターリーブパターンＰで三角形ＴDEF をアクセスする場合
、三角形ＴDEF 内部を全てアクセスするためのアクセス回数は、１７回となる。

また、１アドレス単位でアクセスする場合には、上述した三角形ＴABC のアクセス時と
同様に、図１３に示すように、（４×４）のインターリーブパターンＰのなかでマスクを
行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

つぎに、図１４に示すように、三角形ＴDEF を（８×２）のインターリーブパターンＰ
1 でアクセスする場合、アクセスすべきインターリーブパターンの個数は、図１５に示す
ように、
Ｐ1（ｘ，ｙ）＝Ｐ1（１，２），Ｐ1（２，２），Ｐ1（０，３），
Ｐ1（１，３），Ｐ1（２，３），Ｐ1（０，４），
Ｐ1（１，４），Ｐ1（２，４），Ｐ1（３，４），
Ｐ1（１，５），Ｐ1（２，５），Ｐ1（３，５），
Ｐ1（４，５），Ｐ1（３，６），Ｐ1（４，６）
の合計１５個となる。

すなわち、（８×２）のインターリーブパターンＰ1 で三角形ＴDEF をアクセスする場
合、三角形ＴDEF 内部を全てアクセスするためのアクセス回数は、１５回となる。

また、１アドレス単位でアクセスする場合には、上述した三角形ＴABC のアクセス時と
同様に、図１６に示すように、（８×２）のインターリーブパターンＰ1 のなかでマスク
を行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

つぎに、図１７に示すように、三角形ＴDEF を（１６×１）のインターリーブパターン
Ｐ2 でアクセスする場合、アクセスすべきインターリーブパターンの個数は、図１８に示
すように、
Ｐ2（ｘ，ｙ）＝Ｐ2（０，５），Ｐ2（１，５），Ｐ2（０，６），
Ｐ2（１，６），Ｐ2（０，７），Ｐ2（１，７），
Ｐ2（０，８），Ｐ2（１，８），Ｐ2（０，９），
Ｐ2（１，９），Ｐ2（０，１０），Ｐ2（１，１０），
Ｐ2（２，１０），Ｐ2（１，１１），Ｐ2（２，１１），
Ｐ2（１，１２），Ｐ2（２，１２），Ｐ2（２，１３）
の合計１８個となる。

すなわち、（１６×１）のインターリーブパターンＰ2 で三角形ＴDEF をアクセスする
場合、三角形ＴDEF 内部を全てアクセスするためのアクセス回数は、１８回となる。

また、１アドレス単位でアクセスする場合には、上述した三角形ＴABC のアクセス時と
同様に、図１９に示すように、（８×２）のインターリーブパターンＰ2 のなかでマスク
を行うことにより、必要なメモリアドレスのみをアクセスすることとなる。

上述のように、（４×４）のインターリーブパターンＰで三角形ＴDEF をアクセスする
場合のアクセス回数は１７回、（８×２）のインターリーブパターンＰ1で三角形ＴDEF
をアクセスする場合のアクセス回数は１５回、（１６×１）のインターリーブパターンＰ
2 で三角形ＴDEF をアクセスする場合のアクセス回数は１８回となり、この結果、（８×
２）のインターリーブパターンＰ1 で三角形ＴDEF をアクセスする場合のアクセス回数が
最少のアクセス回数となる。したがって、三角形ＴDEF に対する適切なインターリーブパ
ターンは、（８×２）のインターリーブパターンＰ1ということがわかる。

そこで、制御回路１０１は、メモリバンク［Ｘ］をアクセスする際に用いるインターリ
ーブパターンを、アクセスするポリゴンの形状に応じた適切なインターリーブパターンに
切り換えるために、以下のような処理を行う。

例えば、メモリバンク［Ｘ］上に描画するポリゴンの形状が図２０に示すような三角形
ＴHIJ であった場合、先ず、制御回路１０１には、上述したように、プリプロセッサ３２
からピクセルインターリーブの制御情報が供給される。このピクセルインターリーブの制
御情報は、例えば、三角形ＴHIJの３つの頂点Ｈ，Ｉ，Ｊのｘｙ座標Ｈ（Ｘｈ，Ｙｈ），
Ｉ（Ｘｉ，Ｙｉ），Ｊ（Ｘｊ，Ｙｊ）等の情報である。

次に、制御回路１０１は、上記図２０に示すように、プリプロセッサ３２からのピクセ
ルインターリーブの制御情報を用いて、三角形ＴHIJ の縦横比Ｒを、Ｘ方向の最大値ＭＡ
Ｘｘ及び最少値ＭＩＮｘ、Ｙ方向の最大値ＭＡＸｙ及び最少値ＭＩＮｙを持って、
Ｒ＝ｄｙ／ｄｘ
＝（ＭＡＸｘ−ＭＩＮｘ）／（ＭＡＸｙ−ＭＩＮｙ）
なる演算により求める。

なお、三角形ＴHIJ では、
ＭＡＸｘ＝Ｘｊ
ＭＩＮｘ＝Ｘｉ
ＭＡＸｙ＝Ｙｈ
ＭＩＮｙ＝Ｙｉ
となる。

そして、制御回路１０１は、上述のようにして求めた縦横比Ｒに応じて、図２１に示す
ような、（１×１６）、（２×８）、（４×４）、（８×２）、（１６×１）の５種類の
インターリーブパターンＰａ〜Ｐｅのうち適切なインターリーブパターンを選出し、三角
形ＴHIJ をアクセスする際に用いるインターリーブパターンを、選出したインターリーブ
パターンに切り換える。

ここで、制御回路１０１は、表１に示すような、縦横比Ｒとインターリーブパターンと
対応表からなるテーブルを有している。このテーブルには、縦横比Ｒに応じた適切なイン
ターリーブパターン、すなわちアクセス回数が最小となるようなインターリーブパターン
が予め設定されている。したがって、制御回路１０１は、上記テーブルを用いることによ
り、上述のようにして得られた縦横比Ｒに基いた適切なインターリーブパターンを選出す
ることとなる。

上述のように、第２のバススイッチャ３３Ｅでは、メモリバンク［Ｘ］上に描画するポ
リゴンの形状に応じて、上記図２１に示したような５種類のインターリーブパターンＰａ
〜Ｐｅから適切なインターリーブパターンを選出し、選出したインターリーブパターンで
メモリバンク［Ｘ］をアクセスするため、最小のアクセス回数でメモリバンク［Ｘ］上に
上記ポリゴンを描画することができる。したがって、第２のバススイッチャ３３Ｅは、メ
モリアクセスを効率良く行うことができる。

また、ＧＰＵ１５は、上述のような、メモリアクセスの効率化を図った第２のバススイ
ッチャ３３Ｅにより、フレームバッファ１８をアクセスしてデータ処理を行うため、その
データ処理を効率良く行うことができる。

本発明を適用したビデオゲーム装置の構成を示すブロック図である。 上記ビデオゲーム装置におけるＧＰＵの具体的な構成を示すブロック図である。 上記ＧＰＵの基本的な構成をブロック図である。 上記ＧＰＵにおけるテキスチャキャッシュ内のデータ構造の一例を示す図である。 上記ＧＰＵにおけるプリプロセッサによるポリゴンの分割処理を示すフローチャートである。 上記ビデオゲーム装置における第２のバススイッチャの構成を示すブロック図である。 上記ビデオゲーム装置におけるフレームバッファのメモリバンク上に描画する第１のポリゴンの形状内部をアクセスする場合について説明するための図である。 上記第１のポリゴンの形状内部をアクセスする際のアクセスすべきインターリーブパターンを説明するための図である。 上記第１のポリゴンの形状内部をアクセスする際に、１アドレス単位でアクセスする場合のマスク処理について説明するための図である。 上記マスク処理により得られたアクセスアドレスを説明するための図である。 上記フレームバッファのメモリバンク上に描画する第２のポリゴンの形状内部を（４×４）のインターリーブパターンでアクセスする場合について説明するための図である。 上記第２のポリゴンの形状内部を（４×４）のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。 上記第２のポリゴンの形状内部を（４×４）のインターリーブパターン内で１アドレス単位でアクセスする場合のマスク処理について説明するための図である。 上記第２のポリゴンの形状内部を（８×２）のインターリーブパターンでアクセスする場合について説明するための図である。 上記第２のポリゴンの形状内部を（８×２）のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。 上記第２のポリゴンの形状内部を（８×２）のインターリーブパターン内で１アドレス単位でアクセスする場合のマスク処理について説明するための図である。 上記第２のポリゴンの形状内部を（１６×１）のインターリーブパターンでアクセスする場合について説明するための図である。 上記第２のポリゴンの形状内部を（１６×１）のインターリーブパターンでアクセスする場合のアクセスすべきインターリーブパターンを説明するための図である。 上記第２のポリゴンの形状内部を（１６×１）のインターリーブパターン内で１アドレス単位でアクセスする場合のマスク処理について説明するための図である。 上記フレームバッファのメモリバンク上に描画するポリゴンの形状の縦横比を算出する処理を説明するための図である。 １６アドレスを有する５種類のインターリーブパターンを示したパターン図である。

符号の説明

１ メインバス、１１ メインＣＰＵ、１２ メインメモリ、１３ メインＤＭＡＣ、 １
５ ＧＰＵ、１７ ＧＴＥ、１８ フレームバッファ、３１ パケットエンジン、３２ プリ
プロセッサ、３３ 描画エンジン、３３Ａ１，３３Ａ２・・・３３ＡＮ ポリゴンエンジン
、３３Ｂ１，３３Ｂ２・・・３３ＢＮ テクスチャエンジン、３３Ｃ 第１のバススイッチ
ャ、３３Ｄ１，３３Ｄ２・・・３３ＤＭ、３３Ｅ 第２のバススイッチャ、３３Ｆ テクス
チャキャッシュ

Claims (2)

1. 単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、描画手段により、単位図形の全ての画素の画素データを生成して、画像メモリに描画する描画装置であって、
   上記画像メモリには、テクスチャデータが格納されていて、
   上記描画命令に基づいて、
   単位図形を３次元空間で複数に分割する手段と、
   上記分割手段により分割された各単位図形に貼り付ける必要なテクスチャのアドレスを、該単位図形毎に順次、生成する前処理手段と、
   上記前処理手段が生成した上記テクスチャのアドレスに基づいて、上記画像メモリから、該テクスチャのアドレスに対応するテクスチャデータを読み出す手段と、を有し、
   上記描画手段は、上記読み出したテクスチャデータを用いて上記単位図形毎にテクスチャマッピングを行い、
   上記分割する手段は、
   単位図形の頂点の奥行きを示すＺ値の最小値と最大値との差が所定の範囲内に収まっているか否かにより、上記単位図形の分割を行うか否かを判定する判定手段を備え、
   上記分割を行なう判定をした場合、上記描画命令に基づく単位図形を３次元空間で複数に分割し、
   上記読み出す手段は、上記テクスチャデータの読み出しを、上記描画手段が行なう単位図形毎のテクスチャマッピングに先立って完了するように行なうこと
   を特徴とする描画装置。
2. 単位図形の組合せにより定義された画像モデルを描画するための描画命令に基づいて、単位図形の全ての画素の画素データを生成して、画像メモリに描画する描画方法であって、
   上記描画命令に基づいて、
   単位図形を３次元空間で複数に分割するステップと、
   上記分割するステップにより分割された各単位図形に貼り付ける必要なテクスチャのアドレスを、該単位図形毎に順次、生成するステップと、
   上記生成した上記テクスチャのアドレスに基づいて、上記画像メモリに予め格納されているテクスチャデータの中から対応するテクスチャデータを読み出すステップと、
   上記読み出したテクスチャデータを用いて上記単位図形毎にテクスチャマッピングを行なうステップと、を有し、
   上記分割するステップは、単位図形の頂点の奥行きを示すＺ値の最小値と最大値との差が所定の範囲内に収まっているか否かにより、上記単位図形の分割を行うか否かを判定し、
   上記分割を行なう判定をした場合、上記描画命令に基づく単位図形を３次元空間で複数に分割し、
   上記読み出すステップは、上記テクスチャデータの読み出しを、上記テクスチャマッピングを行なうステップに先立って完了するように行なうこと
   を特徴とする描画方法。

Images