JP2003263650A - 画像処理装置およびその方法 - Google Patents

画像処理装置およびその方法

Info

Publication number
JP2003263650A
JP2003263650A JP2002066595A JP2002066595A JP2003263650A JP 2003263650 A JP2003263650 A JP 2003263650A JP 2002066595 A JP2002066595 A JP 2002066595A JP 2002066595 A JP2002066595 A JP 2002066595A JP 2003263650 A JP2003263650 A JP 2003263650A
Authority
JP
Japan
Prior art keywords
page
data
unit
unit graphic
triangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002066595A
Other languages
English (en)
Inventor
Tetsugo Inada
徹悟 稲田
Hitoshi Sato
仁 佐藤
Yuji Yamaguchi
裕司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002066595A priority Critical patent/JP2003263650A/ja
Priority to US10/385,100 priority patent/US7372466B2/en
Publication of JP2003263650A publication Critical patent/JP2003263650A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/30Clipping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【課題】ページミス等のペナルティの発生を抑止でき、
画像を効率的に描画することができる画像処理装置およ
びその方法を提供する。 【解決手段】トライアングルのページの内外判定を行っ
て、トライアングルが描画される可能性のあるページを
検出し、トライアングルが描かれるページリストを作成
し、このリストからページを取り出して、そのページ領
域内のみについてオブジェクト(トライアングル)を描
画するように、トライアングルデータS133aおよび
対応する描画ページデータS133bを、トライアング
ル描画装置134に出力し、出力した描画ページを作成
したリストから消去し、リストにページがなくなるま
で、ページ内の全てのトライアングルを描画するよう
に、トライアングルデータS133aおよび対応する描
画ページデータS133bを出力するトライアングル転
送制御装置133を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、モデルを単位図形
の組み合わせによって表現し、スクリーン座標系の描画
対象領域内に、ピクセルを発生する画像処理装置および
その方法に関するものである。
【0002】
【従来の技術】昨今のコンピュータシステムにおける演
算速度の向上や描画機能の強化とも相俟って、コンピュ
ータ資源を用いて図形や画像の作成や処理を行う「コン
ピュータ・グラフィクス(CG)」技術が盛んに研究・
開発され、さらに実用化されている。
【0003】たとえば、3次元グラフィクスは、3次元
オブジェクトが所定の光源によって照らされたときの光
学現象を数学モデルで表現して、このモデルに基づいて
オブジェクト表面に陰影や濃淡を付けたり、さらには模
様を貼り付けたりして、よりリアルで3次元的な2次元
高精細画像を生成するものである。このようなコンピュ
ータ・グラフィクスは、科学、工学、製造などの開発分
野でのCAD/CAM、その他の各種応用分野において
ますます盛んに利用されるようになってきている。
【0004】3次元グラフィクスは、一般には、フロン
トエンドとして位置づけられる「ジオメトリ・サブシス
テム」と、バックエンドとして位置づけられる「ラスタ
・サブシステム」とにより構成される。
【0005】ジオメトリ・サブシステムとは、ディスプ
レイ・スクリーン上に表示する3次元オブジェクトの位
置や姿勢などの幾何学的な演算処理を行う過程のことで
ある。ジオメトリ・サブシステムでは、一般にオブジェ
クトは多数のポリゴンの集合体として扱われ、ポリゴン
単位で、「座標変換」、「クリッピング」、「光源計
算」などの幾何学的な演算処理が行われる。
【0006】一方、ラスタ・サブシステムは、オブジェ
クトを構成する各ピクセル(pixel)を塗りつぶす
過程のことである。ラスタライズ処理は、たとえばポリ
ゴンの頂点毎に求められた画像パラメータを基にして、
ポリゴン内部に含まれるすべてのピクセルの画像パラメ
ータを補間することによって実現される。ここで言う画
像パラメータには、いわゆるRGB形式などで表される
色(描画色)データ、奥行き方向の距離を表すz値など
がある。また、最近の高精細な3次元グラフィクス処理
では、遠近感を醸し出すためのf(fog:霧)や、物
体表面の素材感や模様を表現してリアリティを与えるテ
クスチャt(texture)なども、画像パラメータ
の1つとして含まれている。
【0007】ここで、ポリゴンの頂点情報からポリゴン
内部のピクセルを発生する処理では、よくDDA(Di
gital Differential Analyz
er)と呼ばれる線形補間手法を用いて実行される。D
DAプロセスでは、頂点情報からポリゴンの辺方向への
データの傾きを求め、この傾きを用いて辺上のデータを
算出した後、続いてラスタ走査方向(X方向)の傾きを
算出し、この傾きから求めたパラメータの変化分を走査
の開始点のパラメータ値に加えていくことで、内部のピ
クセルを発生していく。
【0008】
【発明が解決しようとする課題】ところで、発生された
ピクセルデータは、ピクセルレベルの処理における各種
テストをパスしたものがメモリモジュールに描画され
る。このメモリモジュールは、処理回路により所定の大
きさ、たとえば4×4の矩形領域単位にインターリーブ
される。
【0009】また、たとえば2×8ピクセルの領域でメ
モリアクセスされたデータは、図17に示すように、ペ
ージ(ロウ)とブロック(カラム)で示される領域に格
納される。各ロウROW0〜ROW7は、図17に示す
ように、それぞれ4個のカラム(ブロックBK−A,B
K−B,BK−C,BK−Dに区分けされている。そし
て、x方向について8画素毎のバウンダリ、かつy方向
について偶数のバウンダリの領域でアクセス(書き込
み、読み出し)が行われる。これにより、たとえばロウ
ROW0とROW1、あるいはロウROW4とROW5
をまたぐようなアクセスが行われることがなく、いわゆ
るページ違反が発生が抑止される。
【0010】しかしながら、たとえば並列処理によっ
て、図17に示すように、2つのプリミティブ(トライ
アングル)PM1,PM2を同時に描画する場合、ロウ
ROW6のブロックBK−CとロウROW7のブロック
BK−Cとは同じバンクであるため、同時に活性化する
ことができない。したがって、従来の画像処理装置で
は、プリミティブ単位に並列処理する場合、ページに対
するペナルティが頻繁に起こり、効率良く描画を行うこ
とができないという不利益があった。
【0011】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ページミス等のペナルティの発
生を抑止でき、画像を効率的に描画することができる画
像処理装置およびその方法を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点に係る画像処理装置は、プリミ
ティブを単位図形の組み合わせとして表現し、単位図形
をメモリに描画する画像処理装置であって、上記メモリ
は、一度に活性化できる記憶領域が所定のページ単位に
区分けされ、上記単位図形が描画される可能性のあるペ
ージを検出し、検出したページ領域内のみについて単位
図形を描画するように単位図形データおよび対応する描
画ページデータを生成する単位図形転送制御装置と、上
記単位図形転送制御装置による単位図形データおよび対
応する描画ページデータを受けて、指定されたページに
対する少なくとも一つの単位図形の描画処理を行う描画
装置とを有する。
【0013】第1の観点では、上記単位図形転送制御装
置は、単位図形のページに対する内外判定を行うことに
より、単位図形が描画される可能性のあるページを検出
する。
【0014】また、第1の観点では、上記単位図形転送
制御装置は、単位図形が描画されるページリストを作成
し、このリストからページを取り出して、取り出したペ
ージ領域内のみについて単位図形を描画するように、単
位図形データおよび対応する描画ページデータを上記描
画装置に出力する。
【0015】好適には、上記単位図形転送制御装置は、
出力した描画ページを作成したリストから消去し、リス
トにページがなくなるまで、単位図形データおよび対応
する描画ページデータを上記描画装置に出力する。
【0016】好適には、上記単位図形転送制御装置は、
ページ領域内の全ての単位図形を描画するように、単位
図形データを対応する描画ページデータとともに上記描
画装置に出力する。
【0017】また、第1の観点では、上記単位図形転送
制御装置は、描画ページ判定装置および記憶装置を有
し、上記描画ページ判定装置は、単位図形が描画される
可能性のあるページを検出し、当該単位図形データと、
検出した描画される可能性のある描画ページデータとを
上記記憶装置に記憶させ、記憶した描画ページデータの
中からページを一つずつ選択し、選択したページに描画
される単位図形データおよび対応する描画ページデータ
を、上記処描画装置に出力させる。
【0018】また、第1の観点では、好適には、上記描
画ページ判定装置は、上記記憶装置に単位図形データお
よび対応する描画ページデータを処理回路に出力させた
後、選択したページデータを消去させる。
【0019】また、第1の観点では、高次プリミティブ
モード時は、高次プリミティブデータを受けて、当該高
次プリミティブデータが複数のページ領域にわたる場
合、隣接のページ間の境界に単位図形の辺のうちの一辺
が位置し、ページ境界にまたがらないようにページ毎に
少なくとも一つの単位図形を生成し、生成した単位図形
データおよびページ情報を上記単位図形転送制御装置に
供給する高次ページプリミティブ処理装置を有する。
【0020】本発明の第2の観点に係る画像処理方法
は、プリミティブを単位図形の組み合わせとして表現
し、単位図形をメモリに描画する画像処理方法であっ
て、上記メモリを、一度に活性化できる記憶領域が所定
のページ単位に区分けする第1のステップと、上記単位
図形が描画される可能性のあるページを検出する第2の
ステップと、検出したページ領域内のみについて単位図
形を描画するように単位図形データおよび対応する描画
ページデータを生成し出力する第3のステップと、上記
生成された単位図形データおよび対応する描画ページデ
ータを受けて、指定されたページに対する少なくとも一
つの単位図形の描画処理を行う第4のステップとを有す
る。
【0021】第2の観点では、上記第2のステップで
は、単位図形のページに対する内外判定を行うことによ
り、単位図形が描画される可能性のあるページを検出す
る。
【0022】また、第2の観点では、上記第2のステッ
プでは、単位図形が描画されるページリストを作成し、
上記第3のステップでは、上記リストからページを取り
出して、取り出したページ領域内のみについて単位図形
を描画するように、単位図形データおよび対応する描画
ページデータを出力する。
【0023】また、第2の観点では、上記第3のステッ
プでは、出力した描画ページを作成したリストから消去
し、リストにページがなくなるまで、単位図形データお
よび対応する描画ページデータを出力する。
【0024】好適には、上記第3のステップでは、ペー
ジ領域内の全ての単位図形を描画するように、単位図形
データを対応する描画ページデータとともに出力する。
【0025】また、第2の観点では、高次プリミティブ
モード時は、第2のステップの前に、高次プリミティブ
データが複数のページ領域にわたる場合、隣接のページ
間の境界に単位図形の辺のうちの一辺が位置し、ページ
境界にまたがらないようにページ毎に少なくとも一つの
単位図形を生成し、生成した単位図形データおよびペー
ジデータを出力する第5のステップを有する。
【0026】本発明によれば、たとえばアプリケーショ
ンの進行状況などに応じて、メインメモリから必要なグ
ラフィックデータが読み出される。そして、上位装置に
おいて、このグラフィックデータに対して所定の処理が
施されて、ワールド座標系の単位図形データが生成さ
れ、ジオメトリ処理等が施されて単位図形転送制御装置
に供給される。また、曲面処理等の高次プリミティブモ
ードのときは、上位装置において高次プリミティブデー
タが生成されて、高次プリミティブ処理装置に供給され
る。高次プリミティブ処理装置では、高次プリミティブ
モード時に、上位装置により供給された複数のページに
わたる高次プリミティブデータを受けて、隣接のページ
間の境界に単位図形の辺のうちの一辺が位置し、生成し
た単位図形がページ境界にまたがらないように単位図形
の生成がページ毎に行われる。そして、高次プリミティ
ブ処理装置によりページ毎に生成された単位図形データ
が各ページ情報とともにジオメトリ処理等を受けた後、
単位図形転送制御装置に供給される。
【0027】単位図形転送制御装置においては、ジオメ
トリ処理後の単位図形データを受けて、たとえば描画ペ
ージ判定回路で単位図形のページの内外判定が行われ、
単位図形が描画される可能性のあるページが検出され
る。そして、描画ページ判定回路では、オブジェクトを
構成する単位図形が描かれるページリストが作成され、
記憶装置に記憶される。単位図形転送制御装置では、作
成したこのリストからページが取り出されて、そのペー
ジ領域内のみについて単位図形を描画するように、単位
図形データSおよび対応する描画ページデータが、描画
装置に出力される。また、単位図形転送制御装置では、
出力した描画ページが作成したリストから消去される。
そして、リストにページがなくなるまで、ページ内の全
ての単位図形を描画するように、単位図形データおよび
対応する描画ページデータが描画装置に出力される。そ
して、描画装置では、単位図形転送制御装置による単位
図形データおよび対応する描画ページデータを受けて、
指定されたページに対する少なくとも一つの単位図形の
描画処理が行われる。
【0028】
【発明の実施の形態】以下、本実施形態においては、パ
ーソナルコンピュータなどに適用される、任意の3次元
物体モデルに対する所望の3次元画像をCRT(Cathode
Ray Tube)などのディスプレイ(モニタ)上に高速に表
示する3次元コンピュータグラフィックスシステムにつ
いて説明する。
【0029】図1は、本発明に係る画像処理装置として
の3次元コンピュータグラフィックスシステム10のシ
ステム構成図である。
【0030】3次元コンピュータグラフィックスシステ
ム10は、立体モデル(プリミティブ)を単位図形であ
る三角形(ポリゴンまたはトライアングル)の組み合わ
せとして表現し、このポリゴンを描画することで表示画
面の各画素の色を決定し、ディスプレイに表示するポリ
ゴンレンダリング処理を行うシステムである。また、3
次元コンピュータグラフィックスシステム10では、平
面上の位置を表現する(x,y)座標の他に、奥行きを
表すz座標を用いて3次元物体を表し、この(x,y,
z)の3つの座標で3次元空間の任意の一点を特定す
る。
【0031】図1に示すように、3次元コンピュータグ
ラフィックスシステム10は、メインプロセッサ(CP
U)11、メインメモリ12、グラフィックスプロセッ
サ13、およびCRT等のモニタ14を有している。な
お、本実施形態においては、グラフィックスメモリ13
5は、一度に活性化できる単位をページ単位として、複
数の領域に区分けされる。
【0032】メインプロセッサ11は、たとえば、アプ
リケーションの進行状況などに応じて、メインメモリ1
2から必要なグラフィックデータを読み出し、このグラ
フィックデータに対して所定の処理を施していわゆるワ
ールド座標系のトライアングルデータS11aを生成し
て、グラフィックスプロセッサ13に出力する。また、
メインプロセッサ11は、曲面処理等の高次プリミティ
ブモードのときは、高次プリミティブデータS11bを
生成して、グラフィックスプロセッサ13に出力する。
【0033】グラフィックスプロセッサ13は、高次プ
リミティブ処理装置131、ジオメトリ処理装置13
2、トライアングル転送制御装置133、トライアング
ル描画装置134、グラフィックスメモリ135、およ
びデータバス136を有している。
【0034】高次プリミティブ処理装置131は、メイ
ンプロセッサ11により供給された図2(A)に示すよ
うに、複数のページにわたる高次プリミティブデータS
11bを受けて、図2(B)に示すように、トライアン
グルの生成(プリミティブの分割)に際しては、隣接の
ページ間の境界にトライアングルの3辺のうちの一辺が
位置し、生成したトライアングルがページ境界にまたが
らないようにトライアングルの生成を行い、データバス
136を介して各ページ情報とともに対応するトライア
ングルデータS131をジオメトリ処理装置132に出
力する。
【0035】ジオメトリ処理装置132は、データバス
136を介して入力されるメインプロセッサ11による
トライアングルデータS11または高次プリミティブ処
理装置131によるトライアングルデータS131に対
して、座標変換、クリッピング(Clipping)処理、ライテ
ィング(Lighting)処理などのジオメトリ(Geometry)処理
などを行い、トライアングルデータ(ポリゴンレンダリ
ングデータ)S132を生成し、トライアングル転送制
御装置133に出力する。
【0036】トライアングル転送制御装置133は、ジ
オメトリ処理装置132によるトライアングルデータS
132を受けて、図3に示すように、トライアングルの
ページの内外判定を行って、トライアングルが描画され
る可能性のあるページを検出する。そして、トライアン
グル転送制御装置133は、図4に示すように、オブジ
ェクトを構成するトライアングルが描かれるページリス
トを作成し(ST11)、このリストからページを取り
出して、そのページ領域内のみについてオブジェクト
(トライアングル)を描画するように、トライアングル
データS133aおよび対応する描画ページデータS1
33bを、トライアングル描画装置134に出力する
(ST12,ST13)。また、トライアングル転送制
御装置133は、出力した描画ページをステップST1
1で作成したリストから消去し(ST14)、リストに
ページがなくなるまで、ステップST12〜ST14の
処理を行わせて、ページ内の全てのトライアングルを描
画するように、トライアングルデータS133aおよび
対応する描画ページデータS133bを出力する。
【0037】図5は、トライアングル転送制御装置13
3の構成例を示すブロック図である。
【0038】トライアングル転送制御装置133は、図
5に示すように、描画ページ判定装置1331、および
トライアングル記憶装置1332を有している。
【0039】描画ページ判定装置1331は、ジオメト
リ処理装置132によるトライアングルデータS132
を受けて、トライアングルが描画される可能性のあるペ
ージを検出し、このトライアングルデータS1331a
と、検出した描画される可能性のあるページデータS1
331bとをトライアングル記憶装置1332に記憶さ
せる。描画ページ判定装置1331は、たとえばいわゆ
るハッシュ表を作成してトライアングル記憶装置133
2に記憶する。また、描画ページ判定装置1331は、
トライアングル記憶装置1332に、記憶したページデ
ータの中からページを一つずつ選択し、選択したページ
に描画されるトライアングルデータS133aおよび対
応する描画ページデータS133bを、次段のトライア
ングル描画装置134に対して出力させる。また、描画
ページ判定装置1331は、トライアングル記憶装置1
332にトライアングルデータS133aおよび対応す
る描画ページデータS133bをトライアングル描画装
置134に出力させた後、選択したページデータを消去
させる。
【0040】トライアングル記憶装置1332は、描画
ページ判定装置1331によるトライアングルデータS
1331aと、検出された描画される可能性のある描画
ページデータS1331bを記憶し、描画判定装置13
31による指示に応じて選択されたページに描画される
トライアングルデータS133aおよび対応する描画ペ
ージデータS133bを、次段のトライアングル描画装
置134に対して出力し、データ出力後に選択された描
画ページデータを消去する。
【0041】図6は、図5のトライアングル転送制御装
置の動作を説明するためのフローチャートである。図6
に示すように、トライアングル転送制御装置133にお
いては、以下のステップST21〜ST27の処理が行
われる。
【0042】ステップST21においては、描画ページ
判定装置1331で、ジオメトリ処理装置132による
トライアングルデータS132を受けて、トライアング
ルが描画される可能性のあるページが検出される。
【0043】次に、ステップST22においては、この
トライアングルデータS1331aと、検出した描画さ
れる可能性のある描画ページデータS1331bとがト
ライアングル記憶装置1332に記憶される。
【0044】ステップST23においては、描画ページ
判定装置1331によりトライアングル記憶装置133
2に空き容量がないか、または、オブジェクトが終了し
たか否かの判定が行われる。ステップST23におい
て、否定的な判定結果が得られた場合には、ステップS
T21の処理に戻り、肯定的な判定結果が得られた場合
には、次のステップST24の処理に移行する。
【0045】ステップST24においては、描画ページ
判定装置1331によりトライアングル記憶装置133
2に描画していないページがあるか否かの判定が行われ
る。ステップST24において、描画していないページ
があると判定された場合には、次のステップST25の
処理に移行する。
【0046】ステップST25においては、描画ページ
判定装置1331により描画していないページがページ
リストから一つ選択され、次のステップST26の処理
に移行する。
【0047】ステップST26においては、選択したペ
ージに描画されるトライアングルデータS133aおよ
び対応する描画ページデータS133bが、トライアン
グル記憶装置1332からトライアングル描画装置13
4に対して出力され、次のステップST27の処理に移
行する。
【0048】ステップST27においては、選択したペ
ージデータがトライアングル記憶装置1332から消去
されて、ステップST24の処理に戻り、描画していな
いページがなくなるまで、ステップST25〜ST27
の処理が繰り返される。
【0049】以上の処理を行うトライアングル転送制御
装置133の処理を具体的なモデルに基づいて図7〜図
10に関連付けてさらに説明する。図7〜図10は、本
実施形態に係るトライアングル転送制御装置の4つのペ
ージにまたがるモデルに対する具体的な処理を説明する
ための図である。
【0050】本実施形態では、たとえば2×8ピクセル
の領域でメモリアクセスされたデータは、図7に示すよ
うに、ページとブロックで示される領域に格納される。
各ページ0〜7は、図7に示すように、それぞれ4個の
ブロックBK−A,BK−B,BK−C,BK−Dに区
分けされている。本実施形態では、一度に活性化できる
記憶領域をページという単位にまとめ、ページの内部に
ついて描画を行う。
【0051】図7〜図10の例は、立体モデル(プリミ
ティブ)が複数のページ、具体的にはページ1、ページ
2、ページ5、およびページ6に跨がっている。このた
め、トライアングル転送制御装置133では、ページリ
ストに、ページ1、ページ2、ページ5、およびページ
6がリストアップされる。そして、ページ内で描画を行
う限りペナルティは起こらないことから、まず図7に示
すように、ページ1内に描画される全てのトライアング
ルデータS133aおよび対応する描画ページデータS
133bが順次にトライアングル描画装置134に転送
されて、ページ1に関する描画を行わせる。ページ1に
関するトライアングルデータS133aを転送し、ペー
ジ1に関する描画を行わせたらページリストからページ
1が消去される。
【0052】次に、図8に示すように、ページ2内に描
画される全てのトライアングルデータS133aおよび
対応する描画ページデータS133bが順次にトライア
ングル描画装置134に転送されて、ページ2に関する
描画を行わせる。ページ2に関するトライアングルデー
タS133aを転送し、ページ2に関する描画を行わせ
たらページリストからページ2が消去される。
【0053】次に、図9に示すように、ページ5内に描
画される全てのトライアングルデータS133aおよび
対応する描画ページデータS133bが順次にトライア
ングル描画装置134に転送されて、ページ5に関する
描画を行わせる。ページ5に関するトライアングルデー
タS133aを転送し、ページ5に関する描画を行わせ
たらページリストからページ5が消去される。
【0054】次に、図10に示すように、ページ6内に
描画される全てのトライアングルデータS133aおよ
び対応する描画ページデータS133bが順次にトライ
アングル描画装置134に転送されて、ページ6に関す
る描画を行わせる。ページ6に関するトライアングルデ
ータS133aを転送し、ページ6に関する描画を行わ
せたらページリストからページ6が消去される。
【0055】このように、ページ内で描画を行う限りペ
ナルティは起こらないため、並列処理を行っても描画性
能が落ちることはない。
【0056】トライアングル描画装置134は、トライ
アングル転送制御装置133による描画すべきトライア
ングルデータS133aおよび対応する描画ページデー
タS133bを受けて、以下に詳述する線形補間等の処
理を行って、一度に活性化できるページ単位でピクセル
データPIXおよびテクスチャデータTEXをグラフィ
ックスメモリに描画し、あるいは表示データのモニタ1
4への読み出し処理等を行う。
【0057】トライアングル描画装置134に入力され
るトライアングルデータ(ポリゴンレンダリングデー
タ)は、ポリゴンの各3頂点の(x,y,z,R,G,
B,s,t,q)のデータを含んでいる。ここで、
(x,y,z)データは、トライアングル(ポリゴン)
の頂点の3次元座標を示し、(R,G,B)データは、
それぞれ当該3次元座標における赤、緑、青の輝度値を
示している。(s,t,q)データのうち、(s,t)
は、対応するテクスチャの同次座標を示しており、qは
同次項を示している。ここで、「s/q」および「t/
q」に、それぞれテクスチャサイズUSIZEおよびV
SIZEを乗じて、実際のテクスチャ座標データ(u,
v)が得られる。トライアングル描画装置134による
グラフィックスメモリ(具体的には後記するテクスチャ
バッファ)135に記憶されたテクスチャデータへのア
クセスは、テクスチャ座標データ(u,v)を用いて行
われる。すなわち、トライアングルデータ(ポリゴンレ
ンダリングデータ)は、三角形の各頂点の物理座標値
と、それぞれの頂点の色とテクスチャデータである。
【0058】以下、トライアングル描画装置134につ
いて詳細に説明する。
【0059】図11に示すように、トライアングル描画
装置134は、線形補間演算のための初期設定演算ブロ
ックとしてのDDA(Digital Differential Anaryzer)
セットアップ回路1341、線形補間処理ブロックとし
てのトライアングルDDA回路1342、テクスチャエ
ンジン回路1343、メモリインタフェース(I/F)
回路1344、およびCRTコントロール回路1345
を有している。
【0060】以下、トライアングル描画装置134の各
ブロックの構成および機能について、図面に関連付けて
順を追って説明する。
【0061】DDAセットアップ回路1341は、後段
のトライアングルDDA回路1342において物理座標
系上の三角形の各頂点の値を線形補間して、三角形の内
部の各画素の色と深さ情報を求めるに先立ち、トライア
ングルデータ(ポリゴンレンダリングデータ)S133
aが示す(z,R,G,B,s,t,q)データについ
て、三角形の辺と水平方向の差分などを求めるセットア
ップ演算を行う。このセットアップ演算は、具体的に
は、開始点の値と終点の値と、開始点と終点との距離を
用いて、単位長さ移動した場合における、求めようとし
ている値の変分を算出する。DDAセットアップ回路1
341は、算出した変分データを含むプリミティブに関
する情報としてのセットアップデータS1341および
ページデータS133bをトライアングルDDA回路1
342に出力する。
【0062】DDAセットアップ回路1341の機能に
ついて図12に関連付けてさらに説明する。上述したよ
うに、DDAセットアップ回路1341の主な処理は、
前段のジオメトリ処理を経て物理座標にまで落ちてきた
各頂点における各種情報(色、テクスチャ座標)の与え
られた三頂点P0(x0,y0)、P1(x1,y
1)、P2(x2,y2)により構成される三角形内部
で変分を求めて、後段の線形補間処理の基礎デ−タを算
出することである。三角形の描画はひとつひとつの画素
の描画に集約されるが、そのために描画開始点における
最初の値を求める必要がある。最初の描画点における各
種情報は、頂点からその最初の描画点までの水平距離に
水平方向の変分を掛けた値と、垂直距離に垂直方向の変
分を掛けた値を足し合わせたものとなる。いったん目的
の三角形の内部の一つの整数格子上の値が求まれば、対
象の三角形内部のその他の格子点における値は変分の整
数倍で求めることが可能となる。
【0063】三角形の各頂点データは、たとえばx,y
座標が16ビット、z座標が24ビット、RGBカラー
値が各12ビット(=8+4)、s,t,qテクスチャ
座標は各32ビット浮動少数値(IEEEフォーマッ
ト)等で構成される。
【0064】なお、このDDAセットアップ回路134
1は、従来のようにDSP構造ではなく、ASIC手法
により実装している。具体的には、図13に示すよう
に、多段に配置したレジスタ13411−1〜1341
3間に並列に複数の演算ユニットを並列に配置した演算
ユニット群13412−1〜13412−3を挿入した
フルデータパスロジック、換言すれば、同期パイプライ
ン方式の時間並列構造として構成されている。
【0065】トライアングルDDA回路1342は、D
DAセットアップ回路1341から入力した変分データ
を含むプリミティブに関する情報としてのセットアップ
データS1341を基に、三角形内部の各画素における
線形補間された(z,R,G,B,s,t,q)データ
を算出する。トライアングルDDA回路1342は、各
画素の(x,y)データと、当該(x,y)座標におけ
る(z,R,G,B,s,t,q)データとを、DDA
データ(補間データ)S1342としてテクスチャエン
ジン回路1343に出力する。
【0066】すなわち、トライアングルDDA回路13
42は、ポリゴンの頂点毎に求められた画像パラメータ
に基づいてポリゴン内部に含まれるすべてのピクセルの
画像パラメータを補間するラスタライズ処理(ラスタラ
イゼーション:Rasterization)を行う。
具体的には、トライアングルDDA回路1342は、各
種データ(z,テクスチャ座標、カラーなど)をラスタ
ライズする。また、トライアングルDDA回路1342
は、ページデータS133bをテクスチャエンジン回路
1343に出力する。
【0067】テクスチャエンジン回路1343は、「s
/q」および「t/q」の算出処理、テクスチャ座標デ
ータ(u,v)の算出処理、グラフィックスメモリ13
5からの(R,G,B)データの読み出し処理等をパイ
プライン方式で行う。なお、テクスチャエンジン回路1
343は、たとえば所定の矩形内に位置する複数(たと
えば4あるいは8)画素についての処理を同時に並行し
て行う。
【0068】テクスチャエンジン回路1343は、DD
AデータS1342が示す(s,t,q)データについ
て、sデータをqデータで除算する演算と、tデータを
qデータで除算する演算とを行う。テクスチャエンジン
回路1343には、たとえば図示しない除算回路が並列
処理する画素数分だけ(たとえば8個)設けられてお
り、8画素についての除算「s/q」および「t/q」
が同時に行われる。また、8画素のうち代表点からの補
間演算処理を行うように実装することも可能である。
【0069】また、テクスチャエンジン回路1343
は、除算結果である「s/q」および「t/q」に、そ
れぞれテクスチャサイズUSIZEおよびVSIZEを
乗じて、テクスチャ座標データ(u,v)を生成する。
また、テクスチャエンジン回路1343は、メモリI/
F回路1344を介して、グラフィックスメモリ135
に、生成したテクスチャ座標データ(u,v)を含む読
み出し要求を出力し、メモリI/F回路1344を介し
て、グラフィックスメモリ135に含まれるテクスチャ
バッファに記憶されているテクスチャデータを読み出す
ことで、(s,t)データに対応したテクスチャアドレ
スに記憶された(R,G,B)データを得る。テクスチ
ャエンジン回路1343は、読み出した(R,G,B)
データの(R,G,B)データと、前段のトライアング
ルDDA回路1342からのDDAデータS1342に
含まれる(R,G,B)データとを、それぞれ掛け合わ
せるなどして、画素データを生成する。テクスチャエン
ジン回路1343は、この画素データを最終的に画素の
カラー値としてメモリI/F回路1344に出力する。
また、テクスチャエンジン回路1343は、ページデー
タS133bをメモリI/F回路1344に出力する。
【0070】なお、グラフィックスメモリ135に含ま
れるテクスチャバッファには、MIPMAP(複数解像
度テクスチャ)などの複数の縮小率に対応したテクスチ
ャデータが記憶されている。ここで、何れの縮小率のテ
クスチャデータを用いるかは、所定のアルゴリズムを用
いて、前記三角形単位で決定される。
【0071】テクスチャエンジン回路1343は、フル
カラー方式の場合には、テクスチャバッファから読み出
した(R,G,B)データを直接用いる。一方、テクス
チャエンジン回路1343は、インデックスカラー方式
の場合には、あらかじめ作成しておいたカラーインデッ
クステーブルのデータを、テクスチャカラールックアッ
プテーブル(CLUT)バッファより内蔵するSRAM
等で構成した一時保管バッファに転送しておいて、この
カラールックアップテーブルを用いて、テクスチャバッ
ファから読み出したカラーインデックスに対応する
(R,G,B)データを得る。たとえばカラールックア
ップテーブルがSRAMで構成された場合、カラーイン
デックスをSRAMのアドレスに入力すると、その出力
には実際の(R,G,B)データが出てくるといった使
い方となる。
【0072】ここで、いわゆるテクスチャマッピング処
理について、図14および図15に関連付けてさらに説
明する。図14は、テクスチャエンジン回路1343に
おけるテクスチャマッピング処理回路の構成例を示すブ
ロック図であり、図15は、実際のテクスチャマッピン
グ処理をイメージ的に示す図である。
【0073】このテクスチャマッピング処理回路は、D
DA回路13431,13432、テクスチャ座標算出
回路(Div)13433、MIPMAPレベル算出回
路13434、フィルタ回路13435、第1の合成回
路(FUNC)13436、および第2の合成回路(F
OG)13437を有している。
【0074】このテクスチャマッピング処理回路におい
ては、図15(A)に示すように、DDA回路1343
1,13432において、三角形の内部で線形補間され
たテクスチャの同時座標s、t、qを用いて、デカルト
座標でのテクスチャの実際のアドレスに変換する(qで
の除算)。さらにMIPMAP等を行う場合は、MIP
MAPレベル算出回路13434においてMIPMAP
のレベルの算出を行う。そして、図15(B)に示すよ
うに、テクスチャ座標算出回路13433においてテク
スチャ座標の算出を行う。また、フィルタ回路1343
5において、グラフィックスメモリ135に含まれるテ
クスチャバッファからそれぞれのレベルのテクスチャデ
ータを読み出し、そのまま使うポイントサンプリング
(Point Sampling)または、bi-Linea(4近傍)補間、
Tri-Linea 補間等を行う。そこで得られたテクスチャー
カラーに対して次の処理を行う。すなわち、第1の合成
回路13436において、入力された物体カラーとテク
スチャーカラーを合成し、さらに第2の合成回路134
37でそれにフォグカラーを合成して、最終的に描画す
る画素のカラーを決定する。
【0075】メモリI/F回路1344は、テクスチャ
エンジン回路1343から入力した画素データS135
に対応するzデータと、グラフィックスメモリ135に
含まれるzバッファに記憶されているzデータとの比較
を行い、入力した画素データによって描画される画像
が、前回、グラフィックスメモリ135(ディスプレイ
バッファ)に書き込まれた画像より、手前(視点側)に
位置するか否かを判断し、手前に位置する場合には、画
像データに対応するzデータでzバッファに記憶された
zデータを更新する。また、メモリI/F回路1344
は、(R,G,B)データをグラフィックスメモリ13
5(ディスプレイバッファ)に書き込む。
【0076】さらに、メモリI/F回路1344は、今
から描画しようとしている画素におけるテクスチャアド
レスに対応したテクスチャデータを格納しているグラフ
ィックメモリ135のメモリブロックをそのテクスチャ
アドレスより算出し、そのメモリブロックにのみ読み出
し要求を出すことにより、テクスチャデータを読み出
す。この場合、該当するテクスチャデータを保持してい
ないメモリブロックにおいては、テクスチャデータの読
み出しのためのアクセスが行われないため、描画により
多くのアクセス時間を提供することが可能となってい
る。
【0077】メモリI/F回路1344は、描画におい
ても同様に、今から描画しようとしている画素アドレス
に対応する画素データを格納しているグラフィックスメ
モリ135のメモリブロックに対して、該当アドレスか
ら画素データをモディファイ書き込みをするために読み
出し、モディファイ後同じアドレスへ書き戻す。隠れ面
処理を行なう場合には、やはり同じように今から描画し
ようとしている画素アドレスに対応する奥行きデータを
格納しているメモリブロックに対して、該当アドレスか
ら奥行きデータをモディファイ書き込みするため読み出
し、必要ならばモディファイ後同じアドレスへ書き戻
す。
【0078】また、メモリI/F回路1344は、テク
スチャエンジン回路1343からグラフィックスメモリ
135に対する、生成されたテクスチャ座標データ
(u,v)を含む読み出し要求を受けた場合には、グラ
フィックスメモリ135に記憶された(R,G,B)デ
ータを読み出す。また、メモリI/F回路1344は、
CRTコントロール回路1345から表示データを読み
出す要求を受けた場合には、この要求に応じて、グラフ
ィックメモリ135(ディスプレイバッファ)から一定
の固まり、たとえば8画素あるいは16画素単位で表示
データを読み出す。
【0079】メモリI/F回路1344は、グラフィッ
クスメモリ135へのアクセス(書き込みまたは読み出
し)を行うが、書き込み経路と読み出し経路とが別経路
として構成されている。すなわち、書き込みの場合には
書き込みアドレスADRWと書き込みデータDTWが書
き込み系回路で処理されてグラフィックスメモリ135
に書き込み、読み出しの場合には読み出し系回路で処理
されてグラフィックスメモリ135から読み出す。そし
て、メモリI/F回路1344は、所定のインターリー
ブ方式のアドレッシングに基づいてグラフィックスメモ
リ135へのアクセスを、たとえば16画素単位で行
う。
【0080】このようなメモリとのデータのやりとりに
おいては、それまでの処理を複数並行処理することで、
描画性能を向上させることができる。特に、トライアン
グルDDA部分とテクスチャエンジン部分を並列実効形
式で、同じ回路を設ける(空間並列)か、または、パイ
プラインを細かく挿入する(時間並列)ことで、複数画
素の同時算出を行っている。グラフィックスメモリ13
5のメモリブロックは表示領域において隣接した部分
は、後述するように異なるメモリブロックとなるように
配置してあるので、三角形のような平面を描画する場合
には面で同時に処理できることになるため、それぞれの
メモリブロックの動作確率は非常に高くなっている。
【0081】グラフィックスメモリ135は、テクスチ
ャバッファ、ディスプレイバッファ、zバッファおよび
テクスチャCLUT(Color Look Up Table) バッファと
して機能する。また、グラフィックスメモリ135は、
同一機能を有する複数、たとえば4個のモジュールに分
割されている。
【0082】また、グラフィックスメモリ135には、
より多くのテクスチャデータを格納するために、インデ
ックスカラーにおけるインデックスと、そのためのカラ
ールックアップテーブル値が、テクスチャCLUTバッ
ファに格納されている。インデックスおよびカラールッ
クアップテーブル値は、上述したように、テクスチャ処
理に使われる。すなわち、通常はR,G,Bそれぞれ8
ビットの合計24ビットでテクスチャ要素を表現する
が、それではデータ量が膨らむため、あらかじめ選んで
おいたたとえば256色等の中から一つの色を選んで、
そのデータをテクスチャ処理に使う。このことで256
色であればそれぞれのテクスチャ要素は8ビットで表現
できることになる。インデックスから実際のカラーへの
変換テーブルは必要になるが、テクスチャの解像度が高
くなるほど、よりコンパクトなテクスチャデータとする
ことが可能となる。これにより、テクスチャデータの圧
縮が可能となり、内蔵メモリの効率良い利用が可能とな
る。
【0083】さらに、グラフィックスメモリ135に
は、描画と同時並行的に隠れ面処理を行うため、描画し
ようとしている物体の奥行き情報が格納されている。な
お、表示データと奥行きデータおよびテクスチャデータ
の格納方法としては、たとえばメモリブロックの所定の
位置、たとえば先頭から連続して表示データが格納さ
れ、次に奥行きデータが格納され、残りの空いた領域
に、テクスチャの種類毎に連続したアドレス空間でテク
スチャデータが格納される。図面に関連付けて概念的に
説明すると、図16(A)〜(C)に示すように、いわ
ゆるベースポインタ(BP)で示された位置から図中F
Bで示す領域に、たとえば24ビット幅で表示データと
奥行きデータが格納され、残りの空いた領域である8ビ
ット幅の領域に図中TBで示すようにテクスチャデータ
が格納される。これらは表示データとテクスチャデータ
のユニファイドメモリ(Unified Memory)化ということ
になる。これにより、テクスチャデータを効率よく格納
できることになる。
【0084】以上のように、DDAセットアップ回路1
341、トライアングルDDA回路1342、テクスチ
ャエンジン回路1343、メモリI/F回路1344等
における処理を経て、最終的なメモリアクセスがピクセ
ル(Pixel;Picture Cell Element) という描画画素単位
になる。
【0085】CRTコントロール回路1345は、与え
られた水平および垂直同期信号に同期して、CRT等の
モニタ14に表示する表示アドレスを発生し、グラフィ
ックスメモリ135に含まれるディスプレイバッファか
ら表示データを読み出す要求をメモリI/F回路134
4に出力する。この要求に応じて、メモリI/F回路1
344は、グラフィックスメモリ135(ディスプレイ
バッファ)から一定の固まりで表示データを読み出す。
CRTコントローラ回路1345は、グラフィックスメ
モリ135から読み出した表示データを記憶するたとえ
ばFIFO回路を内蔵し、一定の時間間隔で、RGBの
インデックス値を発生する。CRTコントローラ回路1
345は、各インデックス値に対応するR,G,Bデー
タを記憶しており、発生したRGBのインデックス値に
対応するデジタル形式のR,G,Bデータを、図示しな
いD/Aコンバータ(Digital/Analog Converter)に転送
し、アナログ形式のR,G,Bデータを生成する。CR
Tコントローラ回路1345は、この生成されたR,
G,Bデータを図示しないCRTに出力する。
【0086】次に、上記構成による動作を説明する。
【0087】3次元コンピュータグラフィックスシステ
ム10においては、メインプロセッサ11に、たとえ
ば、アプリケーションの進行状況などに応じて、メイン
メモリ12から必要なグラフィックデータが読み出され
る。メインプロセッサ11では、このグラフィックデー
タに対して所定の処理が施されて、ワールド座標系のト
ライアングルデータS11aが生成され、グラフィック
スプロセッサ13に出力される。また、メインプロセッ
サ11においては、曲面処理等の高次プリミティブモー
ドのときは、高次プリミティブデータS11bが生成さ
れて、グラフィックスプロセッサ13に出力される。
【0088】高次プリミティブ処理装置131では、高
次プリミティブモード時に、メインプロセッサ11によ
り供給された複数のページにわたる高次プリミティブデ
ータS11bを受けて、隣接のページ間の境界にトライ
アングルの3辺のうちの一辺が位置し、生成したトライ
アングルがページ境界にまたがらないようにトライアン
グルの生成がページ毎に行われる。そして、高次プリミ
ティブ処理装置131によりページ毎に生成されたトラ
イアングルデータ131がデータバス136を介して各
ページ情報とともにジオメトリ処理装置132に出力さ
れる。
【0089】ジオメトリ処理装置132では、データバ
ス136を介して入力されるメインプロセッサ11によ
るトライアングルデータS11または高次プリミティブ
処理装置131によるトライアングルデータS131に
対して、座標変換、クリッピング(Clipping)処理、ライ
ティング(Lighting)処理などのジオメトリ(Geometry)処
理などが行われる。そして、ジオメトリ処理装置132
において、トライアングルデータS132が生成され、
トライアングル転送制御装置133に出力される。
【0090】トライアングル転送制御装置133におい
ては、ジオメトリ処理装置132によるトライアングル
データS132を受けて、描画ページ判定回路1331
でトライアングルのページの内外判定が行われ、トライ
アングルが描画される可能性のあるページが検出され
る。そして、描画ページ判定回路1331では、オブジ
ェクトを構成するトライアングルが描かれるページリス
トが作成され、トライアングル記憶装置1332に記憶
される。トライアングル転送制御装置133では、作成
したこのリストからページが取り出されて、そのページ
領域内のみについてトライアングルを描画するように、
トライアングルデータS133aおよび対応する描画ペ
ージデータS133bが、トライアングル描画装置13
4に出力される。また、トライアングル転送制御装置1
33では、出力した描画ページが作成したリストから消
去される。そして、リストにページがなくなるまで、ペ
ージ内の全てのトライアングルを描画するように、トラ
イアングルデータS133aおよび対応する描画ページ
データS133bがトライアングル描画装置134に出
力される。
【0091】トライアングル描画装置134において、
DDAセットアップ回路1341でポリゴンレンダリン
グデータS11に基づいて、三角形の辺と水平方向の差
分などを示す変分データが生成される。具体的には、開
始点の値と終点の値、並びに、その間の距離を用いて、
単位長さ移動した場合における、求めようとしている値
の変化分である変分が算出され、変分データを含むセッ
トアップデータS1341としてトライアングルDDA
回路1342に出力される。
【0092】トライアングルDDA回路1342におい
ては、変分データを含むセットアップデータS1341
を用いて、、三角形内部の各画素における線形補間され
た(z,R,G,B,s,t,q)データが算出され
る。そして、この算出された(z,R,G,B,s,
t,q)データと、三角形の各頂点の(x,y)データ
とが、DDAデータS1342として、トライアングル
DDA回路1342からテクスチャエンジン回路134
3に出力される。すなわち、トライアングルDDA13
42においては、ポリゴンの頂点毎に求められた画像パ
ラメータに基づいてポリゴン内部に含まれるすべてのピ
クセルの画像パラメータ(z,テクスチャ座標、カラー
など)を補間するラスタライズ処理が行われる。そし
て、トライアングルDDA回路1342において、各種
データ(z,テクスチャ座標、カラーなど)がラスタラ
イズされて、DDAデータS1342としてテクスチャ
エンジン回路1343に出力される。
【0093】テクスチャエンジン回路1343において
は、DDAデータS1342が示す(s,t,q)デー
タについて、sデータをqデータで除算する演算と、t
データをqデータで除算する演算とが行われる。そし
て、除算結果「s/q」および「t/q」に、それぞれ
テクスチャサイズUSIZEおよびVSIZEが乗算さ
れ、テクスチャ座標データ(u,v)が生成される。
【0094】次に、テクスチャエンジン回路1343か
らメモリI/F回路1344に対して生成されたテクス
チャ座標データ(u,v)を含む読み出し要求が出力さ
れ、メモリI/F回路1344を介して、グラフィック
スメモリ135に記憶された(R,G,B)データが読
み出される。次に、テクスチャエンジン回路1343に
おいて、読み出した(R,G,B)データの(R,G,
B)データと、前段のトライアングルDDA回路134
2からのDDAデータS1342に含まれる(R,G,
B)データとが掛け合わされ、画素データとして生成さ
れる。この画素データは、テクスチャエンジン回路13
43からメモリI/F回路1344に出力される。
【0095】そして、メモリI/F回路1344におい
て、テクスチャエンジン回路1343から入力した画素
データに対応するzデータと、zバッファに記憶されて
いるzデータとの比較が行われ、入力した画素データS
135によって描画される画像が、前回、ディスプレイ
バッファに書き込まれた画像より、手前(視点側)に位
置するか否かが判断される。判断の結果、手前に位置す
る場合には、画像データに対応するzデータでzバッフ
ァに記憶されたzデータが更新される。
【0096】次に、メモリI/F回路1344におい
て、(R,G,B)データがグラフィックスメモリ13
5のディスプレイバッファに書き込まれる。これら書き
込む(更新も含む)べきデータは、書き込み系回路を介
し所定のメモリに対して並列的に書き込まれる。
【0097】メモリI/F回路1344においては、今
から描画しようとしている画素におけるテクスチャアド
レスに対応したテクスチャを格納しているグラフィック
スメモリ135のメモリブロックがそのテクスチャアド
レスにより算出され、そのメモリブロックにのみ読みだ
し要求が出され、テクスチャデータが読み出される。こ
の場合、該当するテクスチャデータを保持していないメ
モリブロックにおいては、テクスチャ読み出しのための
アクセスが行われないため、描画により多くのアクセス
時間を提供することが可能となっている。
【0098】描画においても同様に、今から描画しよう
としている画素アドレスに対応する画素データを格納し
ているメモリブロックに対して、該当アドレスから画素
データがモディファイ書き込み(Modify Write)を行うた
めに読み出され、モディファイ後、同じアドレスへ書き
戻される。
【0099】隠れ面処理を行う場合には、やはり同じよ
うに今から描画しようとしている画素アドレスに対応す
る奥行きデータを格納しているメモリブロックに対し
て、該当アドレスから奥行きデータがモディファイ書き
込み(Modify Write)を行うために読み出され、必要なら
ばモディファイ後、同じアドレスへ書き戻される。
【0100】そして、図示しないCRTに画像を表示す
る場合には、CRTコントロール回路1345におい
て、与えられた水平垂直同期周波数に同期して、表示ア
ドレスが発生され、メモリI/F回路1344へ表示デ
ータ転送の要求が出される。メモリI/F回路1344
では、その要求に従い、一定のまとまった固まりで、表
示データがCRTコントロール回路1345に転送され
る。CRTコントロール回路1345では、図示しない
ディスプレイ用FIFO等にその表示データが貯えら
れ、一定の間隔でRGBのインデックス値が生成され
る。CRTコントロール回路1345においては、内部
にRGBのインデックスに対するRGB値が記憶されて
いて、インデックス値に対するRGB値が図示しないD
/Aコンバータへ転送される。そして、D/Aコンバー
タでアナログ信号に変換されたRGB信号がCRTへ転
送される。
【0101】以上説明したように、本実施形態によれ
ば、ジオメトリ処理装置132によるトライアングルデ
ータS132を受けて、トライアングルのページの内外
判定を行って、トライアングルが描画される可能性のあ
るページを検出し、トライアングルが描かれるページリ
ストを作成し、このリストからページを取り出して、そ
のページ領域内のみについてオブジェクト(トライアン
グル)を描画するように、トライアングルデータS13
3aおよび対応する描画ページデータS133bを、ト
ライアングル描画装置134に出力し、出力した描画ペ
ージを作成したリストから消去し、リストにページがな
くなるまで、ページ内の全てのトライアングルを描画す
るように、トライアングルデータS133aおよび対応
する描画ページデータS133bを出力するトライアン
グル転送制御装置133を設けたので、メモリの活性化
に伴うペナルティを低減することができ、その結果、画
像を効率的に描画することができる利点がある。
【0102】
【発明の効果】以上説明したように、本発明によれば、
メモリが同時に活性化できる領域を考慮してピクセル生
成を行うことで、メモリの活性化に伴うペナルティを低
減することができる。その結果、画像を効率的に描画す
ることができる。
【図面の簡単な説明】
【図1】本発明に係る画像処理装置としての3次元コン
ピュータグラフィックスシステムのシステム構成図であ
る。
【図2】図1の高次プリミティブ処理装置における高次
プリミティブ処理を説明するための図である。
【図3】図1のトライアングル転送制御装置におけるト
ライアングルが描画される可能性のあるページの検出処
理を説明するための図である。
【図4】図1のトライアングル転送制御装置の動作を説
明するためのフローチャートである。
【図5】本実施形態に係るトライアングル転送制御装置
の構成例を示すブロック図である。
【図6】図5のトライアングル転送制御装置の動作を説
明するためのフローチャートである。
【図7】本実施形態に係るトライアングル転送制御装置
の4つのページにまたがるモデルに対する具体的な処理
を説明するための図である。
【図8】本実施形態に係るトライアングル転送制御装置
の4つのページにまたがるモデルに対する具体的な処理
を説明するための図である。
【図9】本実施形態に係るトライアングル転送制御装置
の4つのページにまたがるモデルに対する具体的な処理
を説明するための図である。
【図10】本実施形態に係るトライアングル転送制御装
置の4つのページにまたがるモデルに対する具体的な処
理を説明するための図である。
【図11】本実施形態に係るトライアングル描画装置の
構成例を示すブロック図である。
【図12】本実施形態に係るDDAセットアップ回路の
機能を説明するための図である。
【図13】本実施形態に係るDDAセットアップ回路の
構成例を示す図である。
【図14】本実施形態に係るテクスチャエンジン回路に
おけるテクスチャマッピング処理回路の構成例を示すブ
ロック図である。
【図15】本実施形態に係るテクスチャエンジン回路に
おける実際のテクスチャマッピング処理をイメージ的に
示す図である。
【図16】本実施形態に係るグラフィックスメモリへの
表示データと奥行きデータおよびテクスチャデータの格
納方法を概念的に説明するための図である。
【図17】従来の課題を説明するための図である。
【符号の説明】
10…画像処理装置、11…メインプロセッサ、12…
メインメモリ、13…グラフィックスプロセッサ、13
1…高次プリミティブ処理装置、132…ジオメトリ処
理装置、133…トライアングル転送制御装置、133
1…描画ページ判定装置、1332…トライアングル記
憶装置、134…トライアングル描画装置、1341…
DDAセットアップ回路、1342…トライアングルD
DA回路、1343…テクスチャエンジン回路、134
4…メモリインタフェース(I/F)回路、1345…
CRTコントロール回路、135…グラフィックスメモ
リ、14…モニタ。
フロントページの続き (72)発明者 山口 裕司 東京都品川区東五反田1丁目14番10号 株 式会社ソニー木原研究所内 Fターム(参考) 5B080 AA14 CA01 CA03 CA09 FA02 FA16 GA11 GA22 GA26

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 プリミティブを単位図形の組み合わせと
    して表現し、単位図形をメモリに描画する画像処理装置
    であって、 上記メモリは、一度に活性化できる記憶領域が所定のペ
    ージ単位に区分けされ、 上記単位図形が描画される可能性のあるページを検出
    し、検出したページ領域内のみについて単位図形を描画
    するように単位図形データおよび対応する描画ページデ
    ータを生成する単位図形転送制御装置と、 上記単位図形転送制御装置による単位図形データおよび
    対応する描画ページデータを受けて、指定されたページ
    に対する少なくとも一つの単位図形の描画処理を行う描
    画装置とを有する画像処理装置。
  2. 【請求項2】 上記単位図形転送制御装置は、単位図形
    のページに対する内外判定を行うことにより、単位図形
    が描画される可能性のあるページを検出する請求項1記
    載の画像処理装置。
  3. 【請求項3】 上記単位図形転送制御装置は、単位図形
    が描画されるページリストを作成し、このリストからペ
    ージを取り出して、取り出したページ領域内のみについ
    て単位図形を描画するように、単位図形データおよび対
    応する描画ページデータを上記描画装置に出力する請求
    項1記載の画像処理装置。
  4. 【請求項4】 上記単位図形転送制御装置は、出力した
    描画ページを作成したリストから消去し、リストにペー
    ジがなくなるまで、単位図形データおよび対応する描画
    ページデータを上記描画装置に出力する請求項3記載の
    画像処理装置。
  5. 【請求項5】 上記単位図形転送制御装置は、ページ領
    域内の全ての単位図形を描画するように、単位図形デー
    タを対応する描画ページデータとともに上記描画装置に
    出力する請求項1記載の画像処理装置。
  6. 【請求項6】 上記単位図形転送制御装置は、ページ領
    域内の全ての単位図形を描画するように、単位図形デー
    タを対応する描画ページデータとともに上記描画装置に
    出力する請求項4記載の画像処理装置。
  7. 【請求項7】 上記単位図形転送制御装置は、描画ペー
    ジ判定装置および記憶装置を有し、 上記描画ページ判定装置は、単位図形が描画される可能
    性のあるページを検出し、当該単位図形データと、検出
    した描画される可能性のある描画ページデータとを上記
    記憶装置に記憶させ、記憶した描画ページデータの中か
    らページを一つずつ選択し、選択したページに描画され
    る単位図形データおよび対応する描画ページデータを、
    上記処描画装置に出力させる請求項1記載の画像処理装
    置。
  8. 【請求項8】 上記描画ページ判定装置は、上記記憶装
    置に単位図形データおよび対応する描画ページデータを
    処理回路に出力させた後、選択したページデータを消去
    させる請求項7記載の画像処理装置。
  9. 【請求項9】 高次プリミティブモード時は、高次プリ
    ミティブデータを受けて、当該高次プリミティブデータ
    が複数のページ領域にわたる場合、隣接のページ間の境
    界に単位図形の辺のうちの一辺が位置し、ページ境界に
    またがらないようにページ毎に少なくとも一つの単位図
    形を生成し、生成した単位図形データおよびページ情報
    を上記単位図形転送制御装置に供給する高次ページプリ
    ミティブ処理装置を有する請求項1記載の画像処理装
    置。
  10. 【請求項10】 高次プリミティブモード時は、高次プ
    リミティブデータを受けて、当該高次プリミティブデー
    タが複数のページ領域にわたる場合、隣接のページ間の
    境界に単位図形の辺のうちの一辺が位置し、ページ境界
    にまたがらないようにページ毎に少なくとも一つの単位
    図形を生成し、生成した単位図形データおよびページ情
    報を上記単位図形転送制御装置に供給する高次ページプ
    リミティブ処理装置を有する請求項7記載の画像処理装
    置。
  11. 【請求項11】 プリミティブを単位図形の組み合わせ
    として表現し、単位図形をメモリに描画する画像処理方
    法であって、 上記メモリを、一度に活性化できる記憶領域が所定のペ
    ージ単位に区分けする第1のステップと、 上記単位図形が描画される可能性のあるページを検出す
    る第2のステップと、 検出したページ領域内のみについて単位図形を描画する
    ように単位図形データおよび対応する描画ページデータ
    を生成し出力する第3のステップと、 上記生成された単位図形データおよび対応する描画ペー
    ジデータを受けて、指定されたページに対する少なくと
    も一つの単位図形の描画処理を行う第4のステップとを
    有する画像処理方法。
  12. 【請求項12】 上記第2のステップでは、単位図形の
    ページに対する内外判定を行うことにより、単位図形が
    描画される可能性のあるページを検出する請求項11記
    載の画像処理方法。
  13. 【請求項13】 上記第2のステップでは、単位図形が
    描画されるページリストを作成し、 上記第3のステップでは、上記リストからページを取り
    出して、取り出したページ領域内のみについて単位図形
    を描画するように、単位図形データおよび対応する描画
    ページデータを出力する請求項11記載の画像処理方
    法。
  14. 【請求項14】 上記第3のステップでは、出力した描
    画ページを作成したリストから消去し、リストにページ
    がなくなるまで、単位図形データおよび対応する描画ペ
    ージデータを出力する請求項13記載の画像処理方法。
  15. 【請求項15】 上記第3のステップでは、ページ領域
    内の全ての単位図形を描画するように、単位図形データ
    を対応する描画ページデータとともに出力する請求項1
    1記載の画像処理方法。
  16. 【請求項16】 上記第3のステップでは、ページ領域
    内の全ての単位図形を描画するように、単位図形データ
    を対応する描画ページデータとともに出力する請求項1
    4記載の画像処理方法。
  17. 【請求項17】 高次プリミティブモード時は、第2の
    ステップの前に、高次プリミティブデータが複数のペー
    ジ領域にわたる場合、隣接のページ間の境界に単位図形
    の辺のうちの一辺が位置し、ページ境界にまたがらない
    ようにページ毎に少なくとも一つの単位図形を生成し、
    生成した単位図形データおよびページデータを出力する
    第5のステップを有する請求項11記載の画像処理方
    法。
JP2002066595A 2002-03-12 2002-03-12 画像処理装置およびその方法 Pending JP2003263650A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002066595A JP2003263650A (ja) 2002-03-12 2002-03-12 画像処理装置およびその方法
US10/385,100 US7372466B2 (en) 2002-03-12 2003-03-10 Image processing apparatus and method of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002066595A JP2003263650A (ja) 2002-03-12 2002-03-12 画像処理装置およびその方法

Publications (1)

Publication Number Publication Date
JP2003263650A true JP2003263650A (ja) 2003-09-19

Family

ID=29198301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002066595A Pending JP2003263650A (ja) 2002-03-12 2002-03-12 画像処理装置およびその方法

Country Status (2)

Country Link
US (1) US7372466B2 (ja)
JP (1) JP2003263650A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003856A1 (ja) * 2004-07-01 2006-01-12 Matsushita Electric Industrial Co., Ltd. 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595794C (zh) * 2004-08-04 2010-03-24 松下电器产业株式会社 绘制装置
CN105978595B (zh) * 2016-07-27 2019-01-18 矽力杰半导体技术(杭州)有限公司 多模接收装置、多模发送装置和多模收发方法
US10902265B2 (en) * 2019-03-27 2021-01-26 Lenovo (Singapore) Pte. Ltd. Imaging effect based on object depth information
CN112270246B (zh) * 2020-10-23 2024-01-05 泰康保险集团股份有限公司 视频行为识别方法及装置、存储介质、电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152357A (ja) * 1993-11-26 1995-06-16 Nippon Steel Corp データ変換方法及び装置
JPH07319436A (ja) * 1994-03-31 1995-12-08 Mitsubishi Electric Corp 半導体集積回路装置およびそれを用いた画像データ処理システム
JPH09179999A (ja) * 1995-12-25 1997-07-11 Nec Corp 画像生成方法およびその装置
JPH09305776A (ja) * 1996-05-10 1997-11-28 Sony Computer Entertainment:Kk データ処理装置およびデータ処理方法
JPH11144451A (ja) * 1997-11-05 1999-05-28 Texas Instr Japan Ltd 半導体記憶装置
JP2000123157A (ja) * 1998-10-20 2000-04-28 Sony Corp 画像処理装置
JP2000250528A (ja) * 1998-12-28 2000-09-14 Namco Ltd 画像メモリ装置
WO2001006461A1 (fr) * 1999-07-15 2001-01-25 Hitachi, Ltd. Procede et dispositif de dessin
JP2001283242A (ja) * 2000-03-30 2001-10-12 Nec Corp 画像処理装置および画像処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598517A (en) * 1995-01-10 1997-01-28 Evans & Sutherland Computer Corp. Computer graphics pixel rendering system with multi-level scanning
US5764243A (en) * 1995-03-24 1998-06-09 3Dlabs Inc. Ltd. Rendering architecture with selectable processing of multi-pixel spans
US5852443A (en) * 1995-08-04 1998-12-22 Microsoft Corporation Method and system for memory decomposition in a graphics rendering system
US5914722A (en) * 1997-04-14 1999-06-22 Ati Technologies Inc. Memory efficient method for triangle rasterization
US6856320B1 (en) * 1997-11-25 2005-02-15 Nvidia U.S. Investment Company Demand-based memory system for graphics applications
US6611272B1 (en) * 1998-07-02 2003-08-26 Microsoft Corporation Method and apparatus for rasterizing in a hierarchical tile order
US6879324B1 (en) * 1998-07-14 2005-04-12 Microsoft Corporation Regional progressive meshes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152357A (ja) * 1993-11-26 1995-06-16 Nippon Steel Corp データ変換方法及び装置
JPH07319436A (ja) * 1994-03-31 1995-12-08 Mitsubishi Electric Corp 半導体集積回路装置およびそれを用いた画像データ処理システム
JPH09179999A (ja) * 1995-12-25 1997-07-11 Nec Corp 画像生成方法およびその装置
JPH09305776A (ja) * 1996-05-10 1997-11-28 Sony Computer Entertainment:Kk データ処理装置およびデータ処理方法
JPH11144451A (ja) * 1997-11-05 1999-05-28 Texas Instr Japan Ltd 半導体記憶装置
JP2000123157A (ja) * 1998-10-20 2000-04-28 Sony Corp 画像処理装置
JP2000250528A (ja) * 1998-12-28 2000-09-14 Namco Ltd 画像メモリ装置
WO2001006461A1 (fr) * 1999-07-15 2001-01-25 Hitachi, Ltd. Procede et dispositif de dessin
JP2001283242A (ja) * 2000-03-30 2001-10-12 Nec Corp 画像処理装置および画像処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003856A1 (ja) * 2004-07-01 2006-01-12 Matsushita Electric Industrial Co., Ltd. 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路
JPWO2006003856A1 (ja) * 2004-07-01 2008-04-17 松下電器産業株式会社 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路
US7737971B2 (en) 2004-07-01 2010-06-15 Panasonic Corporation Image drawing device, vertex selecting method, vertex selecting program, and integrated circuit
JP4691494B2 (ja) * 2004-07-01 2011-06-01 パナソニック株式会社 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路

Also Published As

Publication number Publication date
US20040012586A1 (en) 2004-01-22
US7372466B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
US8059119B2 (en) Method for detecting border tiles or border pixels of a primitive for tile-based rendering
CA2301607C (en) An improved method and apparatus for per pixel mip mapping and trilinear filtering
WO2005101320A1 (ja) 画像生成装置および画像生成方法
US7898549B1 (en) Faster clears for three-dimensional modeling applications
US20050068326A1 (en) Image processing apparatus and method of same
WO2006028093A1 (ja) 画像生成装置および画像生成方法
JP3892016B2 (ja) 画像処理装置および画像処理方法
US6441818B1 (en) Image processing apparatus and method of same
US6774897B2 (en) Apparatus and method for drawing three dimensional graphics by converting two dimensional polygon data to three dimensional polygon data
JPH10320573A (ja) 画像処理装置及び画像処理方法
US6714195B1 (en) Image processing apparatus
US8179399B2 (en) Rasterizing method
JP3979162B2 (ja) 画像処理装置およびその方法
JP2003263650A (ja) 画像処理装置およびその方法
JP2005332195A (ja) テクスチャユニット、画像描画装置、テクセル転送方法
JPH09231385A (ja) オブジェクトのラスタ化方法及び装置
JP2000182069A (ja) 画像処理装置およびその方法
JP3747859B2 (ja) 画像処理装置およびその方法
US20100302259A1 (en) Drawing data processing method, graphics drawing system and graphics drawing data generation program
US6476818B1 (en) Storage circuit control device and graphic computation device
JP3209140B2 (ja) 画像処理装置
JP3971448B2 (ja) 描画装置及び描画方法
JP2003296748A (ja) 画像処理装置およびその方法
US6624820B2 (en) Graphic processing method for determining representative texture data for a plurality of pixels and apparatus for same
JP4408152B2 (ja) テクスチャマッピング方法及びテクスチャマッピング装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130