JPH0773096A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0773096A JPH0773096A JP5220320A JP22032093A JPH0773096A JP H0773096 A JPH0773096 A JP H0773096A JP 5220320 A JP5220320 A JP 5220320A JP 22032093 A JP22032093 A JP 22032093A JP H0773096 A JPH0773096 A JP H0773096A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- scanning direction
- address data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 メモリ容量を低減し、画像処理装置の小型化
を図り、ひいては低価格化を図る。 【構成】 １フレーム相当の容量を有し、外部より入力
された画像データを記憶するとともに、書込アドレスデ
ータＷＡ及び読出アドレスデータＲＡに基づいて非同期
で画像データの読出及び書込が可能な画像記憶手段１０
１と、書込アドレス制御信号ＷＡＣに基づいて書込アド
レスデータＷＡを生成し出力する書込アドレス生成手段
１０２と、読出アドレス制御信号ＲＡＣに基づいて読出
アドレスデータＲＡを生成し出力する読出アドレス生成
手段１０３と、外部からの画像処理指示信号ＧＣに応じ
て、読出アドレス制御信号ＲＡＣに対応する画像データ
の読出に影響のない書込アドレスに相当する書込アドレ
ス制御信号ＷＡＣ及び読出アドレス制御信号ＲＡＣを出
力するアドレス制御手段１０４と、を備える。
を図り、ひいては低価格化を図る。 【構成】 １フレーム相当の容量を有し、外部より入力
された画像データを記憶するとともに、書込アドレスデ
ータＷＡ及び読出アドレスデータＲＡに基づいて非同期
で画像データの読出及び書込が可能な画像記憶手段１０
１と、書込アドレス制御信号ＷＡＣに基づいて書込アド
レスデータＷＡを生成し出力する書込アドレス生成手段
１０２と、読出アドレス制御信号ＲＡＣに基づいて読出
アドレスデータＲＡを生成し出力する読出アドレス生成
手段１０３と、外部からの画像処理指示信号ＧＣに応じ
て、読出アドレス制御信号ＲＡＣに対応する画像データ
の読出に影響のない書込アドレスに相当する書込アドレ
ス制御信号ＷＡＣ及び読出アドレス制御信号ＲＡＣを出
力するアドレス制御手段１０４と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は画像処理装置に係り、特
に上下反転表示、部分拡大表示等の特殊表示処理を行う
画像処理装置に関する。
に上下反転表示、部分拡大表示等の特殊表示処理を行う
画像処理装置に関する。
【０００２】現在、特に液晶方式のプロジェクタにおい
てはノンインターレス駆動、画面の上下反転、画面の一
部拡大等の様々な画像処理の要求があり、簡易な構成で
これらの画像処理を行うことができる画像処理装置が要
望されている。
てはノンインターレス駆動、画面の上下反転、画面の一
部拡大等の様々な画像処理の要求があり、簡易な構成で
これらの画像処理を行うことができる画像処理装置が要
望されている。
【０００３】
【従来の技術】従来の画像処理装置であって、比較的複
雑な画像処理を行うものにおいては、処理速度との関係
から、図９（ａ）、（ｂ）に示すように１フレーム分の
映像データを記憶できる容量を持ったメモリ（フレーム
メモリ）を２個用いる構成となっていた。
雑な画像処理を行うものにおいては、処理速度との関係
から、図９（ａ）、（ｂ）に示すように１フレーム分の
映像データを記憶できる容量を持ったメモリ（フレーム
メモリ）を２個用いる構成となっていた。
【０００４】この従来の画像処理装置の動作は、入力側
セレクタ５０により選択された一方のフレームメモリ５
１（または５２）に映像データを先頭アドレスから順次
書込んでいる時に他方のフレームメモリ５２（または５
１）からアドレスカウンタ制御回路５５の制御下で実行
したい画像処理に合せて読出アドレスカウンタ５４より
出力される読出アドレスデータに基づいて出力側セレク
タ５３を介して映像データを読み出すという動作を、１
水平期間毎に交互に書込むべきフレームメモリと読み出
すべきフレームメモリとを切換えることにより行ってい
た。
セレクタ５０により選択された一方のフレームメモリ５
１（または５２）に映像データを先頭アドレスから順次
書込んでいる時に他方のフレームメモリ５２（または５
１）からアドレスカウンタ制御回路５５の制御下で実行
したい画像処理に合せて読出アドレスカウンタ５４より
出力される読出アドレスデータに基づいて出力側セレク
タ５３を介して映像データを読み出すという動作を、１
水平期間毎に交互に書込むべきフレームメモリと読み出
すべきフレームメモリとを切換えることにより行ってい
た。
【０００５】
【発明が解決しようとする課題】従って、２フレーム分
のメモリ容量が必要となっていたので、画像処理装置の
小型化、低価格化が困難であるという問題点があった。
のメモリ容量が必要となっていたので、画像処理装置の
小型化、低価格化が困難であるという問題点があった。
【０００６】そこで、本発明の目的は、メモリ容量を低
減し、画像処理装置の小型化を図り、ひいては低価格化
を図ることができる画像処理装置を提供することにあ
る。
減し、画像処理装置の小型化を図り、ひいては低価格化
を図ることができる画像処理装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、図１の原理説明図に示すように、１フレ
ーム相当の容量を有し、外部より入力された画像データ
を記憶するとともに、書込アドレスデータＷＡ及び読出
アドレスデータＲＡに基づいて非同期で画像データの読
出及び書込が可能な画像記憶手段１０１と、書込アドレ
ス制御信号ＷＡＣに基づいて書込アドレスデータＷＡを
生成し出力する書込アドレス生成手段１０２と、読出ア
ドレス制御信号ＲＡＣに基づいて読出アドレスデータＲ
Ａを生成し出力する読出アドレス生成手段１０３と、外
部からの画像処理指示信号ＧＣに応じて、読出アドレス
制御信号ＲＡＣに対応する画像データの読出に影響のな
い書込アドレスに相当する書込アドレス制御信号ＷＡＣ
及び読出アドレス制御信号ＲＡＣを出力するアドレス制
御手段１０４と、を備えて構成する。
め、本発明は、図１の原理説明図に示すように、１フレ
ーム相当の容量を有し、外部より入力された画像データ
を記憶するとともに、書込アドレスデータＷＡ及び読出
アドレスデータＲＡに基づいて非同期で画像データの読
出及び書込が可能な画像記憶手段１０１と、書込アドレ
ス制御信号ＷＡＣに基づいて書込アドレスデータＷＡを
生成し出力する書込アドレス生成手段１０２と、読出ア
ドレス制御信号ＲＡＣに基づいて読出アドレスデータＲ
Ａを生成し出力する読出アドレス生成手段１０３と、外
部からの画像処理指示信号ＧＣに応じて、読出アドレス
制御信号ＲＡＣに対応する画像データの読出に影響のな
い書込アドレスに相当する書込アドレス制御信号ＷＡＣ
及び読出アドレス制御信号ＲＡＣを出力するアドレス制
御手段１０４と、を備えて構成する。
【０００８】
【作用】本発明によれば、アドレス制御手段１０４は、
外部からの画像処理指示信号ＧＣに応じて、読出アドレ
ス制御信号ＲＡＣに対応する画像データの読出に影響の
ない書込アドレスに相当する書込アドレス制御信号ＷＡ
Ｃを書込アドレス生成手段１０２に出力し、読出アドレ
ス制御信号ＲＡＣを読出アドレス生成手段１０３に出力
する。
外部からの画像処理指示信号ＧＣに応じて、読出アドレ
ス制御信号ＲＡＣに対応する画像データの読出に影響の
ない書込アドレスに相当する書込アドレス制御信号ＷＡ
Ｃを書込アドレス生成手段１０２に出力し、読出アドレ
ス制御信号ＲＡＣを読出アドレス生成手段１０３に出力
する。
【０００９】これにより、書込アドレス生成手段１０２
は書込アドレスデータＷＡを生成し画像記憶手段１０１
に出力し、読出アドレス生成手段１０３は読出アドレス
データＲＡを生成し画像記憶手段１０１に出力する。
は書込アドレスデータＷＡを生成し画像記憶手段１０１
に出力し、読出アドレス生成手段１０３は読出アドレス
データＲＡを生成し画像記憶手段１０１に出力する。
【００１０】この結果、画像記憶手段１０１は、書込ア
ドレスデータＷＡ及び読出アドレスデータＲＡに基づい
て非同期で画像データの読出及び書込を行う。従って、
既に不要となった、すなわち読出しが完了した画像デー
タのアドレスに、読出しとは非同期に書込みを行うこと
により１フレームの記憶容量の画像記憶手段１を用い
て、２フレーム相当の画像処理を行うことができる。
ドレスデータＷＡ及び読出アドレスデータＲＡに基づい
て非同期で画像データの読出及び書込を行う。従って、
既に不要となった、すなわち読出しが完了した画像デー
タのアドレスに、読出しとは非同期に書込みを行うこと
により１フレームの記憶容量の画像記憶手段１を用い
て、２フレーム相当の画像処理を行うことができる。
【００１１】
【実施例】次に図面を参照して本発明の好適な実施例を
説明する。第１実施例 図２に第１実施例の画像処理装置の主要部の概要構成ブ
ロック図を示す。
説明する。第１実施例 図２に第１実施例の画像処理装置の主要部の概要構成ブ
ロック図を示す。
【００１２】画像処理装置は、外部の信号源１からのア
ナログ映像入力信号２をアナログ／ディジタル変換して
ディジタルの映像データ３を出力するアナログ／ディジ
タルコンバータ（以下、Ａ／Ｄコンバータという）４
と、１フレーム相当の画像データを記憶するフレームメ
モリ５と、アナログ映像入力信号２から分離した同期信
号ＳＹＮＣ及び外部から入力された、どの様な画像処理
を行うかを指示するための画像処理指示信号１７に基づ
いて書込アドレス制御信号６及び読出アドレス制御信号
７を出力するアドレスカウンタ制御回路８と、書込アド
レス制御信号６に基づいて書込アドレスデータ９を出力
する書込アドレスカウンタ１０と、読出アドレス制御信
号７に基づいて読出アドレスデータ１１を出力する読出
アドレスカウンタ１２と、フレームメモリ５より出力さ
れる映像データ１３をディジタル／アナログ変換してア
ナログ映像出力信号１４として出力するディジタル／ア
ナログコンバータ（以下、Ｄ／Ａコンバータという）１
５と、アナログ映像出力信号１４を増幅して後段の液晶
ドライバ等に出力するアンプ回路１６と、を備えて構成
されている。
ナログ映像入力信号２をアナログ／ディジタル変換して
ディジタルの映像データ３を出力するアナログ／ディジ
タルコンバータ（以下、Ａ／Ｄコンバータという）４
と、１フレーム相当の画像データを記憶するフレームメ
モリ５と、アナログ映像入力信号２から分離した同期信
号ＳＹＮＣ及び外部から入力された、どの様な画像処理
を行うかを指示するための画像処理指示信号１７に基づ
いて書込アドレス制御信号６及び読出アドレス制御信号
７を出力するアドレスカウンタ制御回路８と、書込アド
レス制御信号６に基づいて書込アドレスデータ９を出力
する書込アドレスカウンタ１０と、読出アドレス制御信
号７に基づいて読出アドレスデータ１１を出力する読出
アドレスカウンタ１２と、フレームメモリ５より出力さ
れる映像データ１３をディジタル／アナログ変換してア
ナログ映像出力信号１４として出力するディジタル／ア
ナログコンバータ（以下、Ｄ／Ａコンバータという）１
５と、アナログ映像出力信号１４を増幅して後段の液晶
ドライバ等に出力するアンプ回路１６と、を備えて構成
されている。
【００１３】ここで画像処理装置の概要動作を説明す
る。外部の信号源１からのアナログ映像入力信号２が入
力されると、Ａ／Ｄコンバータ４はアナログ映像入力信
号２をアナログ／ディジタル変換してディジタルの映像
データ３としてフレームメモリに出力する。
る。外部の信号源１からのアナログ映像入力信号２が入
力されると、Ａ／Ｄコンバータ４はアナログ映像入力信
号２をアナログ／ディジタル変換してディジタルの映像
データ３としてフレームメモリに出力する。
【００１４】これと並行してアドレスカウンタ制御回路
８は、アナログ映像入力信号２から分離した同期信号Ｓ
ＹＮＣに基づいて書込アドレス制御信号６を書込アドレ
スカウンタ１０に出力する。
８は、アナログ映像入力信号２から分離した同期信号Ｓ
ＹＮＣに基づいて書込アドレス制御信号６を書込アドレ
スカウンタ１０に出力する。
【００１５】これにより、書込アドレスカウンタ１０は
書込アドレス制御信号６に基づいて書込アドレスデータ
９をフレームメモリ５に出力する。これらの結果、フレ
ームメモリ５には、書込アドレスデータ９に対応するア
ドレスに映像データ３が記憶される。
書込アドレス制御信号６に基づいて書込アドレスデータ
９をフレームメモリ５に出力する。これらの結果、フレ
ームメモリ５には、書込アドレスデータ９に対応するア
ドレスに映像データ３が記憶される。
【００１６】一方、画像処理指示信号１７に基づいてア
ドレスカウンタ制御回路８は、上記書込動作と並行し
て、同期信号ＳＹＮＣに基づいて読出アドレス制御信号
７を読出アドレスカウンタ１２に出力する。
ドレスカウンタ制御回路８は、上記書込動作と並行し
て、同期信号ＳＹＮＣに基づいて読出アドレス制御信号
７を読出アドレスカウンタ１２に出力する。
【００１７】これにより、読出アドレスカウンタ１２は
読出アドレス制御信号７に基づいて読出アドレスデータ
１１をフレームメモリ５に出力する。これらの結果、フ
レームメモリ５からは、読出アドレスデータ１１に対応
して画像処理後の映像データ１３がＤ／Ａコンバータ１
５に出力され、Ｄ／Ａコンバータによりアナログ映像出
力信号に変換され、アンプ回路１６により増幅されて後
段の液晶ドライバ等に出力され、図示しない表示画面上
に画像処理後の画像が表示されることとなる。
読出アドレス制御信号７に基づいて読出アドレスデータ
１１をフレームメモリ５に出力する。これらの結果、フ
レームメモリ５からは、読出アドレスデータ１１に対応
して画像処理後の映像データ１３がＤ／Ａコンバータ１
５に出力され、Ｄ／Ａコンバータによりアナログ映像出
力信号に変換され、アンプ回路１６により増幅されて後
段の液晶ドライバ等に出力され、図示しない表示画面上
に画像処理後の画像が表示されることとなる。
【００１８】図３に、より具体的な画像処理として画面
の上下反転を行わせる場合のアドレスカウンタ（書込ア
ドレスカウンタ、読出アドレスカウンタ及びアドレスカ
ウンタ制御回路）周辺の詳細構成ブロック図を示す。
の上下反転を行わせる場合のアドレスカウンタ（書込ア
ドレスカウンタ、読出アドレスカウンタ及びアドレスカ
ウンタ制御回路）周辺の詳細構成ブロック図を示す。
【００１９】アドレスカウンタは、同期信号ＳＹＮＣに
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである水平走査方向アドレスデータ
２０を出力する水平方向アドレスカウンタ２１と、同期
信号ＳＹＮＣに対応してアドレスカウンタ制御回路８か
ら入力されるホリゾンタルクロック信号ＨＣＬＫに基づ
いて画面上垂直走査方向のアドレスデータである垂直走
査方向アドレスデータ２２を出力する垂直方向アドレス
カウンタ２３と、垂直走査方向アドレスデータ２２を１
水平走査期間遅延して遅延垂直走査方向アドレスデータ
２４を出力するラッチ回路２５と、アドレスカウンタ制
御回路８からの奇数フレーム／偶数フレーム指示信号２
６により垂直方向アドレスカウンタの出力値をそのまま
垂直走査方向アドレスデータとして出力させるかあるい
は垂直方向アドレスカウンタの出力値を走査線数から差
し引いた値を垂直走査方向アドレスデータとして出力す
るダウン演算回路２７を介して出力させるかを切換える
ためのスイッチＳと、を備えて構成されている。
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである水平走査方向アドレスデータ
２０を出力する水平方向アドレスカウンタ２１と、同期
信号ＳＹＮＣに対応してアドレスカウンタ制御回路８か
ら入力されるホリゾンタルクロック信号ＨＣＬＫに基づ
いて画面上垂直走査方向のアドレスデータである垂直走
査方向アドレスデータ２２を出力する垂直方向アドレス
カウンタ２３と、垂直走査方向アドレスデータ２２を１
水平走査期間遅延して遅延垂直走査方向アドレスデータ
２４を出力するラッチ回路２５と、アドレスカウンタ制
御回路８からの奇数フレーム／偶数フレーム指示信号２
６により垂直方向アドレスカウンタの出力値をそのまま
垂直走査方向アドレスデータとして出力させるかあるい
は垂直方向アドレスカウンタの出力値を走査線数から差
し引いた値を垂直走査方向アドレスデータとして出力す
るダウン演算回路２７を介して出力させるかを切換える
ためのスイッチＳと、を備えて構成されている。
【００２０】この場合において、水平走査方向アドレス
データ２０及び遅延垂直走査方向アドレスデータ２４は
書込アドレスデータ１０に相当し、水平走査方向アドレ
スデータ２０及び垂直走査方向アドレスデータ２２は読
出アドレスデータ１１に相当している。
データ２０及び遅延垂直走査方向アドレスデータ２４は
書込アドレスデータ１０に相当し、水平走査方向アドレ
スデータ２０及び垂直走査方向アドレスデータ２２は読
出アドレスデータ１１に相当している。
【００２１】次に動作図４のタイミングチャートを参照
して説明する。この場合において、走査線数は４８０本
とし、フレームメモリ５には既に前回の映像データが通
常の状態、すなわち、アドレスの小さい側（記憶アドレ
ス＝１ライン）から大きい側（記憶アドレス＝４８０ラ
イン）に向かって第１番目の走査線に相当する映像デー
タから第４８０番目の走査線に相当する映像データが順
番に書込まれているものとし、奇数フレーム／偶数フレ
ーム指示信号２６によりスイッチＳはダウン演算回路２
７側に切換えられているものとする。
して説明する。この場合において、走査線数は４８０本
とし、フレームメモリ５には既に前回の映像データが通
常の状態、すなわち、アドレスの小さい側（記憶アドレ
ス＝１ライン）から大きい側（記憶アドレス＝４８０ラ
イン）に向かって第１番目の走査線に相当する映像デー
タから第４８０番目の走査線に相当する映像データが順
番に書込まれているものとし、奇数フレーム／偶数フレ
ーム指示信号２６によりスイッチＳはダウン演算回路２
７側に切換えられているものとする。
【００２２】時刻ｔ1 の水平同期信号（ＨＳＹＮＣ）に
同期して、第１番目の走査線（１ライン）の映像データ
３が入力されると、書込アドレスカウンタ１０は、遅延
垂直走査方向アドレスデータ２４及び水平走査方向アド
レスデータ２０に基づいて第４８０番目の走査線（４８
０ライン）のアドレスに書込むための書込アドレスデー
タ９を出力する。この時、４８０ラインのアドレスには
時刻ｔ1 の水平同期信号の直前で読み出された映像デー
タが記録されており、この既に不要となった映像データ
を新しい１ラインの映像データで更新する。
同期して、第１番目の走査線（１ライン）の映像データ
３が入力されると、書込アドレスカウンタ１０は、遅延
垂直走査方向アドレスデータ２４及び水平走査方向アド
レスデータ２０に基づいて第４８０番目の走査線（４８
０ライン）のアドレスに書込むための書込アドレスデー
タ９を出力する。この時、４８０ラインのアドレスには
時刻ｔ1 の水平同期信号の直前で読み出された映像デー
タが記録されており、この既に不要となった映像データ
を新しい１ラインの映像データで更新する。
【００２３】これと並行して読出アドレスカウンタ１２
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第４７９番目の走査線
（４７９ライン）のアドレスから読み出すための読出ア
ドレスデータ１１を出力する。
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第４７９番目の走査線
（４７９ライン）のアドレスから読み出すための読出ア
ドレスデータ１１を出力する。
【００２４】これにより図示しない表示画面の第２番目
の走査線表示位置に元の画像の第４７９番目の走査線に
相当する映像データ１３に基づく表示が行われることと
なる。
の走査線表示位置に元の画像の第４７９番目の走査線に
相当する映像データ１３に基づく表示が行われることと
なる。
【００２５】つづいて次の水平同期信号に同期して、第
２番目の走査線（２ライン）の映像データ３が入力され
ると、書込アドレスカウンタ１０は、遅延垂直走査方向
アドレスデータ２４及び水平走査方向アドレスデータ２
０に基づいて第４７９番目の走査線（４７９ライン）の
アドレスに書込むための書込アドレスデータ１０を出力
する。この時、４７９ラインのアドレスには時刻ｔ1 の
水平同期信号の直後に読み出された映像データが記録さ
れており、この既に不要となった映像データを新しい１
ラインの映像データで更新する。
２番目の走査線（２ライン）の映像データ３が入力され
ると、書込アドレスカウンタ１０は、遅延垂直走査方向
アドレスデータ２４及び水平走査方向アドレスデータ２
０に基づいて第４７９番目の走査線（４７９ライン）の
アドレスに書込むための書込アドレスデータ１０を出力
する。この時、４７９ラインのアドレスには時刻ｔ1 の
水平同期信号の直後に読み出された映像データが記録さ
れており、この既に不要となった映像データを新しい１
ラインの映像データで更新する。
【００２６】これと並行して読出アドレスカウンタ１２
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第４７８番目の走査線
（４７８ライン）のアドレスから読み出すための読出ア
ドレスデータ１１を出力する。
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第４７８番目の走査線
（４７８ライン）のアドレスから読み出すための読出ア
ドレスデータ１１を出力する。
【００２７】これにより図示しない表示画面の第３番目
の走査線表示位置に元の画像の第４７８番目の走査線に
相当する映像データ１３に基づく表示が行われることと
なる。
の走査線表示位置に元の画像の第４７８番目の走査線に
相当する映像データ１３に基づく表示が行われることと
なる。
【００２８】以下同様にして、書込アドレスデータ９
は、 ４７８→４７７→…→３→２ライン という順番で変化し、読出アドレスデータ１１は、 ４７７→４７６→…→２→１ライン という順番で変化する。これにより図示しない表示画面
上には入力された映像データ１３に対応する１フレーム
分の画像の上下反転画像が形成される。
は、 ４７８→４７７→…→３→２ライン という順番で変化し、読出アドレスデータ１１は、 ４７７→４７６→…→２→１ライン という順番で変化する。これにより図示しない表示画面
上には入力された映像データ１３に対応する１フレーム
分の画像の上下反転画像が形成される。
【００２９】そして時刻ｔ２になると、奇数フレーム／
偶数フレーム指示信号２６によりスイッチＳはダウン演
算回路２７側でない側に切換えられる。これにより時刻
ｔ2 の水平同期信号に同期して、第１番目の走査線（１
ライン）の映像データ３が入力されると、書込アドレス
カウンタ１０は、遅延垂直走査方向アドレスデータ２４
及び水平走査方向アドレスデータ２０に基づいて第１番
目の走査線（１ライン）のアドレスに書込むための書込
アドレスデータを出力する。この時、１ラインのアドレ
スには時刻ｔ2 の水平同期信号の直前で読み出された映
像データが記録されており、この既に不要となった映像
データを新しい１ラインの映像データで更新する。
偶数フレーム指示信号２６によりスイッチＳはダウン演
算回路２７側でない側に切換えられる。これにより時刻
ｔ2 の水平同期信号に同期して、第１番目の走査線（１
ライン）の映像データ３が入力されると、書込アドレス
カウンタ１０は、遅延垂直走査方向アドレスデータ２４
及び水平走査方向アドレスデータ２０に基づいて第１番
目の走査線（１ライン）のアドレスに書込むための書込
アドレスデータを出力する。この時、１ラインのアドレ
スには時刻ｔ2 の水平同期信号の直前で読み出された映
像データが記録されており、この既に不要となった映像
データを新しい１ラインの映像データで更新する。
【００３０】これと並行して読出アドレスカウンタ１２
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第２番目の走査線（２ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
は、垂直走査方向アドレスデータ２２及び水平走査方向
アドレスデータ２０に基づいて第２番目の走査線（２ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
【００３１】これにより図示しない表示画面の第２番目
の走査線表示位置に元の画像の第４７９番目の走査線に
相当する映像データに基づく表示が行われることとな
る。以下同様にして、書込アドレスデータ９は、 ２→３→…→４７８→４７９ライン という順番で変化し、読出アドレスデータ１１は、 ３→４→…→４７９→４８０ライン という順番で変化する。これにより図示しない表示画面
上には入力映像データ３に対応する１フレーム分の画像
の上下反転画像が形成される。
の走査線表示位置に元の画像の第４７９番目の走査線に
相当する映像データに基づく表示が行われることとな
る。以下同様にして、書込アドレスデータ９は、 ２→３→…→４７８→４７９ライン という順番で変化し、読出アドレスデータ１１は、 ３→４→…→４７９→４８０ライン という順番で変化する。これにより図示しない表示画面
上には入力映像データ３に対応する１フレーム分の画像
の上下反転画像が形成される。
【００３２】以上の説明のように、本第１実施例によれ
ば、１フレーム分のメモリ容量で上下反転表示を行うこ
とができる。第２実施例 図５に画面のインタレース駆動用の映像データを用いて
ノンインタレース駆動を行わせる場合のアドレスカウン
タ周辺の詳細構成ブロック図を示す。
ば、１フレーム分のメモリ容量で上下反転表示を行うこ
とができる。第２実施例 図５に画面のインタレース駆動用の映像データを用いて
ノンインタレース駆動を行わせる場合のアドレスカウン
タ周辺の詳細構成ブロック図を示す。
【００３３】アドレスカウンタは、同期信号ＳＹＮＣに
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである水平走査方向アドレスデータ
２０を出力する水平方向アドレスカウンタ２１と、同期
信号ＳＹＮＣに対応してアドレスカウンタ制御回路８か
ら入力されるホリゾンタルクロック信号ＨＣＬＫに基づ
いて画面上垂直走査方向の第１走査線〜第２４０走査線
に相当するアドレスデータである第１垂直走査方向アド
レスデータ３０を出力する第１垂直方向アドレスカウン
タ３１と、同期信号ＳＹＮＣに対応してアドレスカウン
タ制御回路８から入力されるホリゾンタルクロック信号
ＨＣＬＫに基づいて画面上垂直走査方向の第２４１走査
線〜第４８０走査線に相当するアドレスデータである第
２垂直走査方向アドレスデータ３２を出力する第２垂直
方向アドレスカウンタ３３と、第１垂直走査方向アドレ
スデータ３０あるいは第２垂直走査方向アドレスデータ
３２を１水平走査期間遅延して遅延垂直走査方向アドレ
スデータ３４として出力するラッチ回路３５と、アドレ
スカウンタ制御回路８からの奇数フィールド／偶数フィ
ールド指示信号３６により、奇数フィールドでは第１垂
直方向アドレスカウンタ３１をラッチ回路３５に接続
し、偶数フィールドでは第２垂直方向アドレスカウンタ
３２をラッチ回路３５に接続する第１スイッチＳ1 と、
アドレス制御回路８からの切換制御信号３７に基づいて
１／２水平走査線走査周期毎に第１垂直方向アドレスカ
ウンタ３１あるいは第２垂直方向アドレスカウンタ３３
のいずれかをフレームメモリ５に接続する第２スイッチ
Ｓ2 と、を備えて構成されている。
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである水平走査方向アドレスデータ
２０を出力する水平方向アドレスカウンタ２１と、同期
信号ＳＹＮＣに対応してアドレスカウンタ制御回路８か
ら入力されるホリゾンタルクロック信号ＨＣＬＫに基づ
いて画面上垂直走査方向の第１走査線〜第２４０走査線
に相当するアドレスデータである第１垂直走査方向アド
レスデータ３０を出力する第１垂直方向アドレスカウン
タ３１と、同期信号ＳＹＮＣに対応してアドレスカウン
タ制御回路８から入力されるホリゾンタルクロック信号
ＨＣＬＫに基づいて画面上垂直走査方向の第２４１走査
線〜第４８０走査線に相当するアドレスデータである第
２垂直走査方向アドレスデータ３２を出力する第２垂直
方向アドレスカウンタ３３と、第１垂直走査方向アドレ
スデータ３０あるいは第２垂直走査方向アドレスデータ
３２を１水平走査期間遅延して遅延垂直走査方向アドレ
スデータ３４として出力するラッチ回路３５と、アドレ
スカウンタ制御回路８からの奇数フィールド／偶数フィ
ールド指示信号３６により、奇数フィールドでは第１垂
直方向アドレスカウンタ３１をラッチ回路３５に接続
し、偶数フィールドでは第２垂直方向アドレスカウンタ
３２をラッチ回路３５に接続する第１スイッチＳ1 と、
アドレス制御回路８からの切換制御信号３７に基づいて
１／２水平走査線走査周期毎に第１垂直方向アドレスカ
ウンタ３１あるいは第２垂直方向アドレスカウンタ３３
のいずれかをフレームメモリ５に接続する第２スイッチ
Ｓ2 と、を備えて構成されている。
【００３４】この場合において、水平走査方向アドレス
データ２０及び遅延垂直走査方向アドレスデータ３４は
書込アドレスデータ９に相当し、水平走査方向アドレス
データ２０及び第１垂直走査方向アドレスデータ３０あ
るいは水平走査方向アドレスデータ２０及び第２垂直走
査方向アドレスデータ３２は読出アドレスデータ１１に
相当している。
データ２０及び遅延垂直走査方向アドレスデータ３４は
書込アドレスデータ９に相当し、水平走査方向アドレス
データ２０及び第１垂直走査方向アドレスデータ３０あ
るいは水平走査方向アドレスデータ２０及び第２垂直走
査方向アドレスデータ３２は読出アドレスデータ１１に
相当している。
【００３５】次に動作を図６のタイミングチャートを参
照して説明する。この場合において、走査線数は４８０
本とし、フレームメモリ５には既に前回の映像データが
記憶されているものとする。この時の記憶状態として
は、記憶アドレス＝１ラインから記憶アドレス＝２４０
ラインに奇数フィールドの映像データが記憶され、記憶
アドレス＝２４１ラインから記憶アドレス＝４８０ライ
ンに偶数フィールドの映像データが記憶されているもの
とする。
照して説明する。この場合において、走査線数は４８０
本とし、フレームメモリ５には既に前回の映像データが
記憶されているものとする。この時の記憶状態として
は、記憶アドレス＝１ラインから記憶アドレス＝２４０
ラインに奇数フィールドの映像データが記憶され、記憶
アドレス＝２４１ラインから記憶アドレス＝４８０ライ
ンに偶数フィールドの映像データが記憶されているもの
とする。
【００３６】図６（ａ）に示す時刻ｔ1 の水平同期信号
に同期して、アドレスカウンタ制御回路８は、切換制御
信号３７により第２スイッチＳ2 を第１垂直方向アドレ
スカウンタ３１側に切換える。
に同期して、アドレスカウンタ制御回路８は、切換制御
信号３７により第２スイッチＳ2 を第１垂直方向アドレ
スカウンタ３１側に切換える。
【００３７】これにより読出アドレスカウンタ１２は、
第１垂直走査方向アドレスデータ３０及び水平走査方向
アドレスデータ２０に基づいて第１番目の走査線（１ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
第１垂直走査方向アドレスデータ３０及び水平走査方向
アドレスデータ２０に基づいて第１番目の走査線（１ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
【００３８】これにより図示しない表示画面の第１番目
の走査線表示位置に元の奇数フィールドの画像の第１番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
の走査線表示位置に元の奇数フィールドの画像の第１番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
【００３９】次に時刻ｔ2 になるとアドレスカウンタ制
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４１番目の走査線（２４１ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４１番目の走査線（２４１ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
【００４０】これにより図示しない表示画面の第２番目
の走査線表示位置に元の偶数フィールドの画像の第１番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
の走査線表示位置に元の偶数フィールドの画像の第１番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
【００４１】次に時刻ｔ3 の水平同期信号に同期して、
奇数フィールドの第１番目の走査線（１ライン）の映像
データ３が入力されると、アドレスカウンタ制御回路８
は奇数／偶数フィールド指示信号３６により第１スイッ
チＳ1 を第１垂直走査方向アドレスカウンタ３１側に切
換える。
奇数フィールドの第１番目の走査線（１ライン）の映像
データ３が入力されると、アドレスカウンタ制御回路８
は奇数／偶数フィールド指示信号３６により第１スイッ
チＳ1 を第１垂直走査方向アドレスカウンタ３１側に切
換える。
【００４２】これにより書込アドレスカウンタ１０は、
第１垂直走査方向アドレスデータ３０を１水平期間遅延
して得られる遅延垂直走査方向アドレスデータ３４及び
水平走査方向アドレスデータ２０に基づいて第１番目の
走査線（１ライン）のアドレスに書込むための書込アド
レスデータ９を出力する。この時、１ラインのアドレス
には時刻ｔ1 の水平同期信号に同期して読み出された映
像データが記録されており、この既に不要となった映像
データを新しい１ラインの映像データで更新する。
第１垂直走査方向アドレスデータ３０を１水平期間遅延
して得られる遅延垂直走査方向アドレスデータ３４及び
水平走査方向アドレスデータ２０に基づいて第１番目の
走査線（１ライン）のアドレスに書込むための書込アド
レスデータ９を出力する。この時、１ラインのアドレス
には時刻ｔ1 の水平同期信号に同期して読み出された映
像データが記録されており、この既に不要となった映像
データを新しい１ラインの映像データで更新する。
【００４３】これと並行して読出アドレスカウンタ１２
は、第１垂直走査方向アドレスデータ３０及び水平走査
方向アドレスデータ２０に基づいて第２番目の走査線
（１ライン）のアドレスから読み出すための読出アドレ
スデータ１１を出力する。
は、第１垂直走査方向アドレスデータ３０及び水平走査
方向アドレスデータ２０に基づいて第２番目の走査線
（１ライン）のアドレスから読み出すための読出アドレ
スデータ１１を出力する。
【００４４】これにより図示しない表示画面の第３番目
の走査線表示位置に元の奇数フィールドの画像の第２番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
の走査線表示位置に元の奇数フィールドの画像の第２番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
【００４５】次に時刻ｔ4 になるとアドレスカウンタ制
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直走査方向アドレスカウンタ３３側に切換え
る。これにより読出アドレスカウンタ１２は、第２垂直
走査方向アドレスデータ３２及び水平走査方向アドレス
データ２０に基づいて第２４２番目の走査線（２４２ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直走査方向アドレスカウンタ３３側に切換え
る。これにより読出アドレスカウンタ１２は、第２垂直
走査方向アドレスデータ３２及び水平走査方向アドレス
データ２０に基づいて第２４２番目の走査線（２４２ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
【００４６】これにより図示しない表示画面の第４番目
の走査線表示位置に元の偶数フィールドの画像の第２番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
の走査線表示位置に元の偶数フィールドの画像の第２番
目の走査線に相当する映像データ１３に基づく表示が行
われることとなる。
【００４７】以下同様にして、奇数フィールドの映像デ
ータが入力されている際に前回入力された奇数フィール
ド及び偶数フィールドの映像データに基づく表示が行わ
れ、インタレース駆動用の映像データを用いてノンイン
タレース駆動を行える。
ータが入力されている際に前回入力された奇数フィール
ド及び偶数フィールドの映像データに基づく表示が行わ
れ、インタレース駆動用の映像データを用いてノンイン
タレース駆動を行える。
【００４８】奇数フィールドの映像データ３のフレーム
メモリ５への記憶が終了し、図６（ｂ）に示す時刻ｔ5
になると、当該時刻ｔ5 の水平同期信号に同期してアド
レスカウンタ制御回路８は、切換制御信号３７により第
２スイッチＳ2 を第１垂直方向アドレスカウンタ３１側
に切換える。
メモリ５への記憶が終了し、図６（ｂ）に示す時刻ｔ5
になると、当該時刻ｔ5 の水平同期信号に同期してアド
レスカウンタ制御回路８は、切換制御信号３７により第
２スイッチＳ2 を第１垂直方向アドレスカウンタ３１側
に切換える。
【００４９】これにより読出アドレスカウンタ１２は、
第１垂直走査方向アドレスデータ３１及び水平走査方向
アドレスデータ２０に基づいて第１番目の走査線（１ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
第１垂直走査方向アドレスデータ３１及び水平走査方向
アドレスデータ２０に基づいて第１番目の走査線（１ラ
イン）のアドレスから読み出すための読出アドレスデー
タ１１を出力する。
【００５０】これにより図示しない表示画面の第１番目
の走査線表示位置に直前に記憶した奇数フィールドの画
像の第１番目の走査線に相当する映像データ１３に基づ
く表示が行われることとなる。
の走査線表示位置に直前に記憶した奇数フィールドの画
像の第１番目の走査線に相当する映像データ１３に基づ
く表示が行われることとなる。
【００５１】次に時刻ｔ6 になるとアドレスカウンタ制
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４１番目の走査線（２４１ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４１番目の走査線（２４１ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
【００５２】これにより図示しない表示画面の第２番目
の走査線表示位置に直前に記憶した偶数フィールドの画
像の第１番目の走査線に相当する映像データ１３に基づ
く表示が行われることとなる。
の走査線表示位置に直前に記憶した偶数フィールドの画
像の第１番目の走査線に相当する映像データ１３に基づ
く表示が行われることとなる。
【００５３】次に時刻ｔ7 の水平同期信号に同期して、
偶数フィールドの第１番目の走査線（２ライン）の映像
データが入力されると、アドレスカウンタ制御回路８は
偶数／奇数フィールド指示信号３６により第１スイッチ
Ｓ1 を第２垂直方向アドレスカウンタ３３側に切換え
る。
偶数フィールドの第１番目の走査線（２ライン）の映像
データが入力されると、アドレスカウンタ制御回路８は
偶数／奇数フィールド指示信号３６により第１スイッチ
Ｓ1 を第２垂直方向アドレスカウンタ３３側に切換え
る。
【００５４】これにより書込アドレスカウンタ１０は、
第２垂直走査方向アドレスデータ３２を１水平期間遅延
して得られる遅延垂直走査方向アドレスデータ３４及び
水平走査方向アドレスデータ２０に基づいて第２４１番
目の走査線（２４１ライン）のアドレスに書込むための
書込アドレスデータ９を出力する。この時、２４１ライ
ンのアドレスには時刻ｔ6 に読み出された映像データが
記録されており、この既に不要となった映像データを新
しい１ラインの映像データで更新する。
第２垂直走査方向アドレスデータ３２を１水平期間遅延
して得られる遅延垂直走査方向アドレスデータ３４及び
水平走査方向アドレスデータ２０に基づいて第２４１番
目の走査線（２４１ライン）のアドレスに書込むための
書込アドレスデータ９を出力する。この時、２４１ライ
ンのアドレスには時刻ｔ6 に読み出された映像データが
記録されており、この既に不要となった映像データを新
しい１ラインの映像データで更新する。
【００５５】これと並行して読出アドレスカウンタ１２
は、第１垂直走査方向アドレスデータ３０及び水平走査
方向アドレスデータ２０に基づいて第２番目の走査線
（１ライン）のアドレスから読み出すための読出アドレ
スデータ１１を出力する。
は、第１垂直走査方向アドレスデータ３０及び水平走査
方向アドレスデータ２０に基づいて第２番目の走査線
（１ライン）のアドレスから読み出すための読出アドレ
スデータ１１を出力する。
【００５６】これにより図示しない表示画面の第３番目
の走査線表示位置に直前に記録された奇数フィールドの
画像の第２番目の走査線に相当する映像データ１３に基
づく表示が行われることとなる。
の走査線表示位置に直前に記録された奇数フィールドの
画像の第２番目の走査線に相当する映像データ１３に基
づく表示が行われることとなる。
【００５７】次に時刻ｔ8 になるとアドレスカウンタ制
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４２番目の走査線（２４２ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
御回路８は、切換制御信号３７により第２スイッチＳ2
を第２垂直方向アドレスカウンタ３３側に切換える。こ
れにより読出アドレスカウンタ１２は、第２垂直走査方
向アドレスデータ３２及び水平走査方向アドレスデータ
２０に基づいて第２４２番目の走査線（２４２ライン）
のアドレスから読み出すための読出アドレスデータ１１
を出力する。
【００５８】これにより図示しない表示画面の第４番目
の走査線表示位置に前回の偶数フィールドの画像の第２
番目の走査線に相当する映像データ１３に基づく表示が
行われることとなる。
の走査線表示位置に前回の偶数フィールドの画像の第２
番目の走査線に相当する映像データ１３に基づく表示が
行われることとなる。
【００５９】以下同様にして、偶数フィールドの映像デ
ータ３が入力されている際に前回に入力された奇数フィ
ールド及び偶数フィールドの映像データ１３に基づく表
示が行われ、インタレース駆動用の映像データを用いて
ノンインタレース駆動を行える。
ータ３が入力されている際に前回に入力された奇数フィ
ールド及び偶数フィールドの映像データ１３に基づく表
示が行われ、インタレース駆動用の映像データを用いて
ノンインタレース駆動を行える。
【００６０】以上の説明のように本第２実施例によれ
ば、１フレームのメモリ容量でインタレース駆動用の映
像データを用いてノンインタレース駆動による表示を行
うことができる。第３実施例 図７に画面の一部をＮ×Ｍ倍（Ｎ、Ｍ：自然数）に拡大
して表示を行う場合のアドレスカウンタ周辺の詳細構成
ブロック図を示す。
ば、１フレームのメモリ容量でインタレース駆動用の映
像データを用いてノンインタレース駆動による表示を行
うことができる。第３実施例 図７に画面の一部をＮ×Ｍ倍（Ｎ、Ｍ：自然数）に拡大
して表示を行う場合のアドレスカウンタ周辺の詳細構成
ブロック図を示す。
【００６１】アドレスカウンタは、同期信号ＳＹＮＣに
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである第１水平走査方向アドレスデ
ータ４０を出力する第１水平方向アドレスカウンタ４１
と、同期信号ＳＹＮＣに対応してアドレスカウンタ制御
回路８から入力されるホリゾンタルクロック信号ＨＣＬ
Ｋに基づいて画面上垂直走査方向のアドレスデータであ
る第１垂直走査方向アドレスデータ４２を出力する第１
垂直方向アドレスカウンタ４３と、同期信号ＳＹＮＣに
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫを（１／Ｍ）倍したドットク
ロック信号（1/M ）ＤＣＬＫに基づいて画面上水平走査
方向のアドレスデータである第２水平走査方向アドレス
データ４４を出力する第２水平方向アドレスカウンタ４
５と、同期信号ＳＹＮＣに対応してアドレスカウンタ制
御回路８から入力されるホリゾンタルクロック信号ＨＣ
ＬＫを（１／Ｎ）倍したホリゾンタルクロック信号（1/
N ）ＨＣＬＫに基づいて画面上垂直走査方向のアドレス
データである第２垂直走査方向アドレスデータ４６を出
力する第２垂直方向アドレスカウンタ４７と、を備えて
構成されている。
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫに基づいて画面上水平走査方
向のアドレスデータである第１水平走査方向アドレスデ
ータ４０を出力する第１水平方向アドレスカウンタ４１
と、同期信号ＳＹＮＣに対応してアドレスカウンタ制御
回路８から入力されるホリゾンタルクロック信号ＨＣＬ
Ｋに基づいて画面上垂直走査方向のアドレスデータであ
る第１垂直走査方向アドレスデータ４２を出力する第１
垂直方向アドレスカウンタ４３と、同期信号ＳＹＮＣに
対応してアドレスカウンタ制御回路８から入力されるド
ットクロック信号ＤＣＬＫを（１／Ｍ）倍したドットク
ロック信号（1/M ）ＤＣＬＫに基づいて画面上水平走査
方向のアドレスデータである第２水平走査方向アドレス
データ４４を出力する第２水平方向アドレスカウンタ４
５と、同期信号ＳＹＮＣに対応してアドレスカウンタ制
御回路８から入力されるホリゾンタルクロック信号ＨＣ
ＬＫを（１／Ｎ）倍したホリゾンタルクロック信号（1/
N ）ＨＣＬＫに基づいて画面上垂直走査方向のアドレス
データである第２垂直走査方向アドレスデータ４６を出
力する第２垂直方向アドレスカウンタ４７と、を備えて
構成されている。
【００６２】この場合において、第１水平走査方向アド
レスデータ４０及び第１垂直走査方向アドレスデータ４
２は書込アドレスデータ９に相当し、第２水平走査方向
アドレスデータ４４及び第２垂直走査方向アドレスデー
タ４６は読出アドレスデータ１１に相当している。
レスデータ４０及び第１垂直走査方向アドレスデータ４
２は書込アドレスデータ９に相当し、第２水平走査方向
アドレスデータ４４及び第２垂直走査方向アドレスデー
タ４６は読出アドレスデータ１１に相当している。
【００６３】次に動作を図８のタイミングチャートを参
照して説明する。この場合において、走査線数は４８０
本とし、フレームメモリ５には既に前回の映像データが
記憶されているものとし、 Ｎ＝Ｍ＝２ すなわち、４倍に拡大表示を行う場合について説明す
る。
照して説明する。この場合において、走査線数は４８０
本とし、フレームメモリ５には既に前回の映像データが
記憶されているものとし、 Ｎ＝Ｍ＝２ すなわち、４倍に拡大表示を行う場合について説明す
る。
【００６４】また、時刻ｔ1 において図示しない表示画
面上には、既に半分の第２４０番目の走査線位置まで表
示が行われているものとする。時刻ｔ1 の水平同期信号
に同期して、第１番目の走査線（１ライン）の映像デー
タ３が入力されると、書込アドレスカウンタ１０は、第
１垂直走査方向アドレスデータ４３及び第１水平走査方
向アドレスデータ４０に基づいて第１番目の走査線（１
ライン）のアドレスに書込むための書込アドレスデータ
９を出力する。この時、１ラインのアドレスには前回の
映像データが記録されており、この既に不要となった映
像データを新しい１ラインの映像データで更新する。
面上には、既に半分の第２４０番目の走査線位置まで表
示が行われているものとする。時刻ｔ1 の水平同期信号
に同期して、第１番目の走査線（１ライン）の映像デー
タ３が入力されると、書込アドレスカウンタ１０は、第
１垂直走査方向アドレスデータ４３及び第１水平走査方
向アドレスデータ４０に基づいて第１番目の走査線（１
ライン）のアドレスに書込むための書込アドレスデータ
９を出力する。この時、１ラインのアドレスには前回の
映像データが記録されており、この既に不要となった映
像データを新しい１ラインの映像データで更新する。
【００６５】これと並行して読出アドレスカウンタ１２
は、第２垂直走査方向アドレスデータ４６及び第２水平
走査方向アドレスデータ４４に基づいて第１２１番目の
走査線（１２１ライン）のアドレスから読み出すための
読出アドレスデータ１１を出力する。
は、第２垂直走査方向アドレスデータ４６及び第２水平
走査方向アドレスデータ４４に基づいて第１２１番目の
走査線（１２１ライン）のアドレスから読み出すための
読出アドレスデータ１１を出力する。
【００６６】この結果、第２４１番目の走査線位置に前
回入力された映像データの第１２１番目の走査線の画像
が表示される。この時の水平方向の表示状態は、第２水
平走査方向アドレスデータ４４が、 （1/M ）ＤＣＬＫ＝1/2 ＤＣＬＫ に基づいて出力されているため、元の走査線の半分まで
（例えば、６４０ドット表示であれば３２０ドットま
で）が表示されることとなる。
回入力された映像データの第１２１番目の走査線の画像
が表示される。この時の水平方向の表示状態は、第２水
平走査方向アドレスデータ４４が、 （1/M ）ＤＣＬＫ＝1/2 ＤＣＬＫ に基づいて出力されているため、元の走査線の半分まで
（例えば、６４０ドット表示であれば３２０ドットま
で）が表示されることとなる。
【００６７】次に時刻ｔ2 の水平同期信号に同期して、
第２番目の走査線（２ライン）の映像データ３が入力さ
れると、書込アドレスカウンタ１０は、第１垂直走査方
向アドレスデータ４２及び第１水平走査方向アドレスデ
ータ４０に基づいて第２番目の走査線（２ライン）のア
ドレスに書込むための書込アドレスデータ９を出力す
る。この時、２ラインのアドレスには前回の映像データ
が記録されており、この既に不要となった映像データを
新しい１ラインの映像データで更新する。
第２番目の走査線（２ライン）の映像データ３が入力さ
れると、書込アドレスカウンタ１０は、第１垂直走査方
向アドレスデータ４２及び第１水平走査方向アドレスデ
ータ４０に基づいて第２番目の走査線（２ライン）のア
ドレスに書込むための書込アドレスデータ９を出力す
る。この時、２ラインのアドレスには前回の映像データ
が記録されており、この既に不要となった映像データを
新しい１ラインの映像データで更新する。
【００６８】これと並行して読出アドレスカウンタ１２
は、第２垂直走査方向アドレスデータ４６及び第２水平
走査方向アドレスデータ４４に基づいて相変わらず第１
２１番目の走査線（１２１ライン）のアドレスから読み
出すための読出アドレスデータ１１を出力している。
は、第２垂直走査方向アドレスデータ４６及び第２水平
走査方向アドレスデータ４４に基づいて相変わらず第１
２１番目の走査線（１２１ライン）のアドレスから読み
出すための読出アドレスデータ１１を出力している。
【００６９】この結果、第２４２番目の走査線位置に前
回入力された映像データの第１２１番目の走査線の画像
が再び表示される。以下同様にして、図示しない表示画
面上には、元の映像データが ａ（ドット）×ｂ（走査線） に相当するものであると、 ａ／Ｍ（ドット）×ｂ／Ｎ（走査線） の部分に相当する映像データの拡大画像が画面一杯に表
示されることとなる。
回入力された映像データの第１２１番目の走査線の画像
が再び表示される。以下同様にして、図示しない表示画
面上には、元の映像データが ａ（ドット）×ｂ（走査線） に相当するものであると、 ａ／Ｍ（ドット）×ｂ／Ｎ（走査線） の部分に相当する映像データの拡大画像が画面一杯に表
示されることとなる。
【００７０】以上の説明のように本第３実施例によれ
ば、Ｎ×Ｍ倍の拡大画像を表示することが可能となる。
以上の各実施例は、それぞれ、上下反転表示、ノンイン
タレース表示、Ｎ×Ｍ倍拡大表示の場合であったが、既
に表示が終了したアドレスに新しい映像データを書込ん
で処理を行うことにより、他の画像処理であっても同様
に１フレームのメモリ容量で処理することが可能であ
る。
ば、Ｎ×Ｍ倍の拡大画像を表示することが可能となる。
以上の各実施例は、それぞれ、上下反転表示、ノンイン
タレース表示、Ｎ×Ｍ倍拡大表示の場合であったが、既
に表示が終了したアドレスに新しい映像データを書込ん
で処理を行うことにより、他の画像処理であっても同様
に１フレームのメモリ容量で処理することが可能であ
る。
【００７１】
【発明の効果】本発明によれば、アドレス制御手段は、
外部からの画像処理指示信号に応じて、画像データの読
出に影響のない書込アドレスに相当する書込アドレス制
御信号を書込アドレス生成手段に出力し、読出アドレス
制御信号を読出アドレス生成手段に出力するので、これ
らに基づいて表示を行うと、既に不要となった画像デー
タのアドレスに読出しとは非同期に書込みを行うことに
より１フレームの記憶容量の画像記憶手段であっても、
２フレーム相当の画像処理を行うことができ、回路の小
型化、低価格化に寄与することが可能となる。
外部からの画像処理指示信号に応じて、画像データの読
出に影響のない書込アドレスに相当する書込アドレス制
御信号を書込アドレス生成手段に出力し、読出アドレス
制御信号を読出アドレス生成手段に出力するので、これ
らに基づいて表示を行うと、既に不要となった画像デー
タのアドレスに読出しとは非同期に書込みを行うことに
より１フレームの記憶容量の画像記憶手段であっても、
２フレーム相当の画像処理を行うことができ、回路の小
型化、低価格化に寄与することが可能となる。
【図１】本発明の原理説明図である。
【図２】画像処理装置の概要構成を示すブロック図であ
る。
る。
【図３】第１実施例のアドレスカウンタ周辺の詳細構成
ブロック図である。
ブロック図である。
【図４】第１実施例の動作タイミングチャートである。
【図５】第２実施例のアドレスカウンタ周辺の詳細構成
ブロック図である。
ブロック図である。
【図６】第２実施例の動作タイミングチャートである。
【図７】第３実施例のアドレスカウンタ周辺の詳細構成
ブロック図である。
ブロック図である。
【図８】第３実施例の動作タイミングチャートである。
【図９】従来の画像処理装置を説明する図である。
１…信号源 ２…アナログ映像入力信号 ３…映像データ ４…アナログ／ディジタルコンバータ（Ａ／Ｄコンバー
タ） ５…フレームメモリ ６…書込アドレス制御信号 ７…読出アドレス制御信号 ８…アドレスカウンタ制御回路 ９…書込アドレスデータ９ １０…書込アドレスカウンタ １１…読出アドレスデータ １２…読出アドレスカウンタ １３…映像データ １４…アナログ映像出力信号 １５…ディジタル／アナログコンバータ（Ｄ／Ａコンバ
ータ） １６…アンプ回路 １７…画像処理指示信号 ２０…水平走査方アドレスデータ ２１…水平方向アドレスカウンタ ２２…垂直走査方向アドレスデータ ２３…垂直方向アドレスカウンタ ２４…遅延垂直走査方向アドレスデータ ２５…ラッチ回路 ２６…奇数フレーム／偶数フレーム指示信号 ２７…ダウン演算回路 ３０…第１垂直走査方向アドレスデータ ３１…第１垂直方向アドレスカウンタ３１ ３２…第２垂直走査方向アドレスデータ ３３…第２垂直方向アドレスカウンタ ３４…遅延垂直走査方向アドレスデータ ３５…ラッチ回路 ３６…奇数フィールド／偶数フィールド指示信号 ３７…切換制御信号 ４０…第１水平走査方向アドレスデータ ４１…第１水平方向アドレスカウンタ ４２…第１垂直走査方向アドレスデータ ４３…第１垂直方向アドレスカウンタ ４４…第２水平走査方アドレスデータ ４５…第２水平方向アドレスカウンタ ４６…第２垂直走査方向アドレスデータ ４７…第２垂直方向アドレスカウンタ １０１…画像記憶手段 １０２…書込アドレス生成手段 １０３…読出アドレス生成手段 １０４…アドレス制御手段 ＤＣＬＫ…ドットクロック信号 ＧＣ…画像処理指示信号 ＨＣＬＫ…ホリゾンタルクロック信号 ＲＡ…読出アドレスデータ ＲＡＣ…読出アドレス制御信号 ＳＹＮＣ…同期信号 Ｓ…スイッチ Ｓ1 …第１スイッチ Ｓ2 …第２スイッチ ＷＡ…書込アドレスデータ ＷＡＣ…書込アドレス制御信号
タ） ５…フレームメモリ ６…書込アドレス制御信号 ７…読出アドレス制御信号 ８…アドレスカウンタ制御回路 ９…書込アドレスデータ９ １０…書込アドレスカウンタ １１…読出アドレスデータ １２…読出アドレスカウンタ １３…映像データ １４…アナログ映像出力信号 １５…ディジタル／アナログコンバータ（Ｄ／Ａコンバ
ータ） １６…アンプ回路 １７…画像処理指示信号 ２０…水平走査方アドレスデータ ２１…水平方向アドレスカウンタ ２２…垂直走査方向アドレスデータ ２３…垂直方向アドレスカウンタ ２４…遅延垂直走査方向アドレスデータ ２５…ラッチ回路 ２６…奇数フレーム／偶数フレーム指示信号 ２７…ダウン演算回路 ３０…第１垂直走査方向アドレスデータ ３１…第１垂直方向アドレスカウンタ３１ ３２…第２垂直走査方向アドレスデータ ３３…第２垂直方向アドレスカウンタ ３４…遅延垂直走査方向アドレスデータ ３５…ラッチ回路 ３６…奇数フィールド／偶数フィールド指示信号 ３７…切換制御信号 ４０…第１水平走査方向アドレスデータ ４１…第１水平方向アドレスカウンタ ４２…第１垂直走査方向アドレスデータ ４３…第１垂直方向アドレスカウンタ ４４…第２水平走査方アドレスデータ ４５…第２水平方向アドレスカウンタ ４６…第２垂直走査方向アドレスデータ ４７…第２垂直方向アドレスカウンタ １０１…画像記憶手段 １０２…書込アドレス生成手段 １０３…読出アドレス生成手段 １０４…アドレス制御手段 ＤＣＬＫ…ドットクロック信号 ＧＣ…画像処理指示信号 ＨＣＬＫ…ホリゾンタルクロック信号 ＲＡ…読出アドレスデータ ＲＡＣ…読出アドレス制御信号 ＳＹＮＣ…同期信号 Ｓ…スイッチ Ｓ1 …第１スイッチ Ｓ2 …第２スイッチ ＷＡ…書込アドレスデータ ＷＡＣ…書込アドレス制御信号
Claims (1)
- 【請求項１】 １フレーム相当の容量を有し、外部より
入力された画像データを記憶するとともに、書込アドレ
スデータ（ＷＡ）及び読出アドレスデータ（ＲＡ）に基
づいて非同期で画像データの読出及び書込が可能な画像
記憶手段（１０１）と、 書込アドレス制御信号（ＷＡＣ）に基づいて前記書込ア
ドレスデータ（ＷＡ）を生成し出力する書込アドレス生
成手段（１０２）と、 読出アドレス制御信号（ＲＡＣ）に基づいて前記読出ア
ドレスデータ（ＲＡ）を生成し出力する読出アドレス生
成手段（１０３）と、 外部からの画像処理指示信号（ＧＣ）に応じて、前記読
出アドレス制御信号（ＲＡＣ）に対応する画像データの
読出に影響のない書込アドレスに相当する前記書込アド
レス制御信号（ＷＡＣ）及び前記読出アドレス制御信号
（ＲＡＣ）を出力するアドレス制御手段と（１０４）、 を備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220320A JPH0773096A (ja) | 1993-09-03 | 1993-09-03 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220320A JPH0773096A (ja) | 1993-09-03 | 1993-09-03 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773096A true JPH0773096A (ja) | 1995-03-17 |
Family
ID=16749299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5220320A Pending JPH0773096A (ja) | 1993-09-03 | 1993-09-03 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773096A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09297530A (ja) * | 1996-05-02 | 1997-11-18 | Furuno Electric Co Ltd | グラフィック表示方法、グラフィック表示装置、ナビゲーション装置およびレーダ |
| USRE40201E1 (en) | 1996-04-17 | 2008-04-01 | Samsung Electronics Co., Ltd. | Video signal converting apparatus and display device having the same |
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| JP2015227913A (ja) * | 2014-05-30 | 2015-12-17 | セイコーエプソン株式会社 | 画像処理装置、表示装置、画像処理方法およびプログラム |
-
1993
- 1993-09-03 JP JP5220320A patent/JPH0773096A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41522E1 (en) | 1995-10-20 | 2010-08-17 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| USRE42656E1 (en) | 1995-10-20 | 2011-08-30 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| USRE43641E1 (en) | 1995-10-20 | 2012-09-11 | Seiko Epson Corporation | Method and apparatus for scaling up and down a video image |
| USRE40201E1 (en) | 1996-04-17 | 2008-04-01 | Samsung Electronics Co., Ltd. | Video signal converting apparatus and display device having the same |
| USRE40906E1 (en) | 1996-04-17 | 2009-09-08 | Samsung Electronics Co., Ltd. | Video signal converting apparatus and display device having the same |
| USRE40905E1 (en) | 1996-04-17 | 2009-09-08 | Samsung Electronics Co., Ltd. | Video signal converting apparatus and display device having the same |
| USRE41564E1 (en) | 1996-04-17 | 2010-08-24 | Samsung Electronics Co., Ltd., | Video signal converting apparatus and a display device having the same |
| USRE41600E1 (en) | 1996-04-17 | 2010-08-31 | Samsung Electronics Co., Ltd. | Video signal converting apparatus and a display device having the same |
| JPH09297530A (ja) * | 1996-05-02 | 1997-11-18 | Furuno Electric Co Ltd | グラフィック表示方法、グラフィック表示装置、ナビゲーション装置およびレーダ |
| JP2015227913A (ja) * | 2014-05-30 | 2015-12-17 | セイコーエプソン株式会社 | 画像処理装置、表示装置、画像処理方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324843B1 (ko) | 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JP2004274219A (ja) | 映像信号のフレームレート変換装置 | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JPH0773096A (ja) | 画像処理装置 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JP3036210B2 (ja) | 画像処理回路 | |
| US6225970B1 (en) | System for driving high-resolution display panel and method thereof | |
| JPS6343950B2 (ja) | ||
| JPH07261703A (ja) | 液晶表示制御装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP2005070678A (ja) | 画像信号処理回路及び携帯端末装置 | |
| JPH0527701A (ja) | 映像信号補正回路 | |
| JP2000010518A (ja) | 表示装置 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPH07261718A (ja) | 表示システム | |
| JPH11136643A (ja) | 映像信号走査変換回路 | |
| JP2002014663A (ja) | 画像表示前処理装置および画像表示装置 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH0887247A (ja) | 画像表示装置 |