JPH11136643A - 映像信号走査変換回路 - Google Patents

映像信号走査変換回路

Info

Publication number
JPH11136643A
JPH11136643A JP9294472A JP29447297A JPH11136643A JP H11136643 A JPH11136643 A JP H11136643A JP 9294472 A JP9294472 A JP 9294472A JP 29447297 A JP29447297 A JP 29447297A JP H11136643 A JPH11136643 A JP H11136643A
Authority
JP
Japan
Prior art keywords
frame
video
control unit
frame memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9294472A
Other languages
English (en)
Inventor
Yoshiaki Kurioka
栗岡　　善昭
Yukihiko Sakashita
幸彦 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9294472A priority Critical patent/JPH11136643A/ja
Publication of JPH11136643A publication Critical patent/JPH11136643A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 少ないメモリ容量で、映像信号の同一フレー
ムを２倍速で２度出力することによりフレームレートを
２倍にする映像信号処理回路を提供する。 【解決手段】 画像表示装置の映像入力信号の各々１フ
レームに相当する時間内に映像データを非同期に書き込
みと読み出しが可能なフレームメモリと、フレームメモ
リに対する、１フレーム分の映像データの書き込みを制
御するための書き込み制御部と、１フレーム分の映像デ
ータの読み出しを制御する読み出し制御部と、を備え、
フレームメモリは１フレーム分の映像データが格納で
き、書き込み制御部は、映像入力信号の各々１フレーム
に相当する時間内に映像データの書き込みを１度行い、
読み出し制御部は、フレームメモリ内の同一の映像デー
タを２回読み出すようデータの読み出しを制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、映像信号走査変換
回路に関するものである。
【０００２】
【従来の技術】従来、液晶表示装置の映像データは、フ
レームメモリに書き込まれて、その後、所望のタイミン
グで読み出されるようになっている。この場合、フリッ
カによる低画質化を減少させるために、例えば特開平０
５−２５７８７９号公報に記載の発明のように映像信号
走査変換回路に入力される映像入力信号の１垂直同期期
間中に、フレームメモリに対して、１フレーム分の映像
信号の書き込みを１回、読み出しを２回行って、映像入
力信号の同一フレームを２回を表示している。図６の従
来例では、この方法を実現するために、書き込み制御部
２は、垂直同期信号Ｓ３の入力に応答して、書き込み制
御信号Ｓ４１，Ｓ４２をそれぞれフレームメモリ１１，
１２に出力してフレームメモリへの映像情報の書き込み
を制御し、フレームメモリ１１，１２は映像入力信号Ｓ
１の同一フレームの映像情報を格納し、読み出し制御部
３は、格納された同一の映像情報を映像入力信号Ｓ１の
垂直同期期間中、垂直同期期間の２分の１の期間でフレ
ームメモリ１１の映像情報の読み出しを開始するために
読み出し制御部３の内部で生成され出力される読み出し
開始制御信号を発して、フレームメモリ１１へ読み出し
制御信号Ｓ６１を出力するとともに映像情報がフレーム
メモリ１１から映像情報が出力されるようにスイッチ制
御信号をスイッチ４へ出力して、フレームメモリ１１は
スイッチ４を通じて映像出力信号Ｓ２を出力し、後の２
分の１の期間でフレームメモリ１２の映像情報の読み出
しを開始するために読み出し制御部３の内部で生成され
出力される読み出し開始制御信号を発して、フレームメ
モリ１２へ読み出し制御信号Ｓ６２を出力するとともに
映像情報をフレームメモリ１２から映像情報が出力され
るようスイッチ制御信号をスイッチ４へ出力して、フレ
ームメモリ１２はスイッチ４を通じて映像出力信号Ｓ２
を出力する。
【０００３】つまり、従来の映像信号走査変換回路で
は、フリッカを抑制するために必要なフレームメモリの
容量が２フレーム分の容量である。
【０００４】
【発明が解決しようとする課題】上記の従来例では、１
フレーム分の映像データを表示させるために、２フレー
ム分の容量のフレームメモリを必要とし、画像を出力す
るためのメモリ容量が余分であるために、メモリのコス
ト増、ボード作成上でのメモリの占有面積の増大を招い
ていた。
【０００５】そこで本発明は、少ないメモリ容量で、映
像信号の同一フレームを２倍速で２度出力することによ
りフレームレートを２倍にする映像信号走査変換回路を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による画像表示装
置の映像入力信号の各々１フレームに相当する時間内に
映像データを非同期に書き込みと読み出しが可能なフレ
ームメモリと、前記フレームメモリに対する、１フレー
ム分の前記映像データの書き込みを制御するための書き
込み制御部と、１フレーム分の前記映像データの読み出
しを制御する読み出し制御部と、を備え、前記フレーム
メモリは１フレーム分の前記映像データが格納でき、前
記書き込み制御部は、映像入力信号の各々１フレームに
相当する時間内に前記映像データの書き込みを１度行
い、前記読み出し制御部は、前記フレームメモリ内の同
一の前記映像データを２回読み出すようデータの読み出
しを制御することを特徴とする。
【０００７】また、本発明による映像信号走査変換回路
は、液晶表示装置の映像入力信号の各々１フレームに相
当する時間内に映像データを非同期に書き込みと読み出
しが可能なフレームメモリと、前記フレームメモリに対
する、１フレーム分の前記映像データの書き込みを制御
するための書き込み制御部と、１フレーム分の前記映像
データの読み出しを制御する読み出し制御部と、を備
え、前記フレームメモリは１フレーム分の前記映像デー
タが格納でき、前記書き込み制御部は、映像入力信号の
各々１フレームに相当する時間内に前記映像データの書
き込みを１度行い、前記読み出し制御部は、前記フレー
ムメモリ内の同一の前記映像データを２回読み出すよう
データの読み出しを制御することを特徴とする。
【０００８】更に、本発明による映像信号走査変換回路
は、フレーム反転を有する液晶表示装置の映像入力信号
の各々１フレームに相当する時間内に映像データを非同
期に書き込みと読み出しが可能なフレームメモリと、前
記フレームメモリに対する、１フレーム分の前記映像デ
ータの書き込みを制御するための書き込み制御部と、１
フレーム分の前記映像データの読み出しを制御する読み
出し制御部と、を備え、前記フレームメモリは１フレー
ム分の前記映像データが格納でき、前記書き込み制御部
は、映像入力信号の各々１フレームに相当する時間内に
前記映像データの書き込みを１度行い、前記読み出し制
御部は、前記フレームメモリ内の同一の前記映像データ
を２回読み出すようデータの読み出しを制御することを
特徴とする。
【０００９】更に、本発明による映像信号走査変換回路
は、入力される映像信号の各フレームから、各々１フレ
ーム分に相当する時間内に同じフレームを２回以上連続
させる形態の映像信号を順次生成して出力する映像信号
走査変換回路であって、入力される映像情報の少なくと
も１フレーム分の映像情報を書き込み可能な容量を有す
るフレームメモリと、前記フレームメモリに対して前記
入力映像情報の書き込み制御するための書き込み制御部
と、前記フレームメモリに対して入力される前記映像情
報の各々１フレーム分に相当する時間内に２回以上連続
して前記映像情報を読み出す読み出し制御部と、を備
え、前記読み出し制御部における１フレームの前記映像
情報の第一回目の読み出しは、前記書き込み制御部によ
り前記フレームメモリに少なくとも１フレームの前記映
像情報の２分の１が書き込まれた後に開始し、前記書き
込み制御部により前記フレームメモリに１フレームの前
記映像情報の全てが書き込まれた後に終了し、１フレー
ムの前記映像情報の第２回目の読み出し開始は第１回目
の読み出し終了後から前記フレームメモリに次の１フレ
ームの前記映像情報が書き込まれる前までの期間に行わ
れることを特徴とする。
【００１０】更に、本発明による映像信号走査変換回路
は、入力される映像信号の各フレームから、各々１フレ
ーム分に相当する時間内に同じフレームを２回連続させ
る形態の映像信号を順次生成して出力する映像信号走査
変換回路であって、入力される映像情報の少なくとも１
フレーム分の映像情報を書き込み可能な容量を有するフ
レームメモリと、前記フレームメモリに対して入力映像
情報の書き込みを制御するための書き込み制御部と、前
記フレームメモリに対して入力される前記映像情報の各
々１フレーム分に相当する時間内に２回連続して前記映
像情報を読み出す読み出し制御部と、を備え、前記読み
出し制御部における１フレームのデータの第一回目の読
み出しは、前記書き込み制御部により前記フレームメモ
リに少なくとも１フレームの前記映像情報の２分の１が
書き込まれた後に開始し、１フレームの前記映像情報の
全てが書き込まれた後に終了し、１フレームの前記映像
情報の第２回目の読み出し開始は第１回目の読み出し終
了後から前記フレームメモリに次の１フレームの前記映
像情報が書き込まれる前までの期間に行われることを特
徴とする。
【００１１】更に、本発明による映像信号走査変換回路
は、上記の映像信号走査変換回路において、前記読み出
し制御部による読み出し速度は、前記書き込み制御部に
よる書き込み速度の２倍であることを特徴とする。
【００１２】本発明による映像信号走査変換回路は、映
像信号の任意の走査線の書き込みと読み出しを同時に行
える１フレームの容量を具備するフレームメモリと、入
力されてきた前記映像信号を前記フレームメモリに書き
込む書き込み制御手段と、前記書き込み制御手段の動作
タイミングに基づき、同一フレームの全走査線を前記フ
レームメモリから２倍の速度で過不足なく２回前記映像
信号を読み出すように読み出しタイミングを調整して読
み出し手段と、を備えることを特徴とする。
【００１３】［作用］従来の２フレーム分のフレームメ
モリを、非同期に読み出し書き込みをする単一のフレー
ムメモリに置き換え、読み出しを制御することで、フレ
ームメモリ容量を半減化する。
【００１４】
【発明の実施の形態】
［実施形態１」以下、実施形態１を図面を参照して説明
する。
【００１５】図１は実施形態１に関わる映像信号走査変
換回路の回路図である。
【００１６】図２は図１に示される回路の動作説明に供
するタイミングチャートである。
【００１７】これらの図において、従来例の映像信号走
査変換回路を構成する部分と同一の部分については同一
の符号を付して重複する説明は省略する。
【００１８】本実施形態において従来例と異なる構成は
次の通りである。
【００１９】本実施形態の映像信号走査変換回路は、１
フレーム分の映像情報が書き込め、映像信号の書き込み
と非同期に読み出しが可能なフレームメモリ１と、フレ
ームメモリ１に対して映像入力信号の書き込みを制御す
るための書き込み制御部２と書き込み速度の２倍の速度
で、フレームメモリ１への書き込みが開始されてから特
定の時間後に、フレームメモリ１から映像情報の読み出
しを制御できる読み出し制御部３を設けたことを特徴と
している。
【００２０】図１を参照して説明すると、書き込み制御
部２は、垂直同期信号Ｓ３の入力に応答してフレームメ
モリ１へ書き込み制御信号Ｓ４を出力し、１フレーム分
の映像入力信号Ｓ１のフレームメモリ１への書き込みを
制御する。
【００２１】フレームメモリ１は、書き込み制御信号Ｓ
４の入力に応答して、映像入力信号Ｓ１の映像情報を格
納する。
【００２２】読み出し制御部３は、垂直同期信号Ｓ３と
書き込み制御部２からの制御信号Ｓ８の入力に応答し
て、映像入力信号Ｓ１の１垂直同期期間Ｔ１に同一フレ
ームの映像情報を２回読み出すために読み出し制御信号
Ｓ６を出力する。フレームメモリ１は、読み出し制御信
号Ｓ６の入力に応答して、フレームメモリ１に格納され
ている映像情報を取り出し、映像出力信号Ｓ２を出力す
る。
【００２３】次に、図２に示されるタイミングチャート
を参照してその動作を説明する。
【００２４】まず、書き込み制御部２は、映像入力信号
の垂直同期信号Ｓ３の入力に応答して、フレームＡの映
像情報の書き込みを制御するために、フレームメモリ１
に書き込み制御信号Ｓ４を出力する。フレームメモリ１
は、書き込み制御信号Ｓ４の入力に応答してフレームＡ
の映像情報を格納する。読み出し制御部３は、垂直同期
信号Ｓ３と書き込み制御部２からの制御信号Ｓ８を受け
て、フレームメモリ１に格納されたフレームＡの映像情
報を出力するために読み出し開始制御信号Ｓ５を１フレ
ーム期間中に２回発し、その読み出し開始制御信号Ｓ５
をもとに、フレームメモリ１へ読み出し制御信号Ｓ６を
出力して、フレームＡの情報を２回読み出す制御を行
う。読み出し制御部３が、フレームメモリ１からフレー
ムＡの情報を読み出すために、第１回目に読み出し開始
制御信号Ｓ５を発する期間は、フレームメモリ１へのフ
レームＡの映像情報の書き込みが少なくとも１フレーム
の情報量の２分の１行われた後の読み出し開始制御信号
出力可能期間ＲＤ１であり、フレームメモリ１に格納さ
れた映像情報の読み出しを制御する読み出し制御信号Ｓ
６をフレームメモリ１に出力し、第２回目の読み出し開
始制御信号Ｓ５を発する期間は、フレームＢの映像情報
がフレームメモリ１に書き込みされる前である読み出し
開始制御信号出力可能期間ＲＤ２に行われて、フレーム
メモリ１の映像情報の読み出しを制御する読み出し制御
信号Ｓ６をフレームメモリ１に出力する。フレームメモ
リ１は読み出し制御信号Ｓ６の入力に応答して映像出力
信号Ｓ２を出力する。
【００２５】つづけて、書き込み制御部２は、映像入力
信号の垂直同期信号Ｓ３の入力に応答して、フレームＢ
の映像情報の書き込みを制御するために、フレームメモ
リ１に書き込み制御信号Ｓ４を出力する。フレームメモ
リ１は、書き込み制御信号Ｓ４の入力に応答して、フレ
ームＢの映像情報を格納する。読み出し制御部３は、垂
直同期信号Ｓ３と書き込み制御部２からの制御信号Ｓ８
を受けて、フレームメモリ１に格納されたフレームＢの
映像情報を出力するために読み出し開始制御信号Ｓ５を
１フレーム期間中に２回発し、その読み出し開始制御信
号Ｓ５をもとに、フレームメモリ１へ読み出し制御信号
Ｓ６を出力して、フレームＢの情報を２回読み出す制御
を行う。読み出し制御部３が、フレームメモリ１からフ
レームＢの映像情報を読み出すために、第１回目に読み
出し開始制御信号Ｓ５を発する期間は、フレームメモリ
１へのフレームＢの映像情報の書き込みが少なくとも１
フレームの情報量の２分の１行われた後の読み出し開始
制御信号出力可能期間ＲＤ３であり、フレームメモリ１
に格納された映像情報の読み出しを制御する読み出し制
御信号Ｓ６をフレームメモリ１に出力し、第２回目の読
み出し開始制御信号Ｓ５を発する期間は、フレームＣの
映像情報がフレームメモリ１に書き込みされる前である
読み出し開始制御信号出力可能期間ＲＤ４に行われて、
フレームメモリ１の映像情報の読み出しを制御する読み
出し制御信号Ｓ６をフレームメモリ１に出力する。フレ
ームメモリ１は読み出し制御信号Ｓ６の入力に応答して
映像出力信号Ｓ２を出力する。
【００２６】フレームＣ以降の映像信号についても同様
の処理で映像出力信号Ｓ２が得られるからその説明は省
略する。
【００２７】図５にフレームメモリの各アドレスのデー
タの様子を示す。Ａフレームの書き込みのタイミングで
あるWRITE Aの開始位置Ｐ１に対して、Ａフレームの１
回目の読み出しのタイミングであるREAD A1の開始位置
Ｐ２を１／２フレーム遅らせることにより、Ａフレーム
のデータを書き込む前に読み出されてしまうことや、Ａ
フレームのデータを２回読み出す前に同一アドレスにＢ
フレームのデータが書き込まれてしまうことが無いこと
がわかる。仮に、READ A1のタイミングが早すぎれば点
Ｐ３はWRITE Aの上方に移動し、Ａフレームのデータが
書き込まれる前に、書き込まれるべきアドレスに残って
いる前フレームのデータを読み出してしまう。それに対
して、本実施形態では、Ａフレームの書き込みのタイミ
ングであるWRITE Aの開始位置Ｐ１に対して、Ａフレー
ムの１回目の読み出しのタイミングであるREAD A1の開
始位置Ｐ２を１／２フレーム遅らせることにより、これ
を回避している。仮に、READ A2のタイミングが遅すぎ
れば、点Ｐ４はWRITE Bの下方に移動し、Ａフレームの
データが２度読み出される前に、Ｂフレームのデータが
書き込まれてしまい、READ A2の初期部分でＢフレーム
の読み出してしまう。本実施形態では、READ A2のタイ
ミングを遅れすぎないようにすることによりこれを回避
している。 以上の映像信号走査変換回路の動作によ
り、単一フレームの映像入力信号Ｓ１の映像が映像入力
信号Ｓ１の垂直同期期間内で２度読み出されて、同一の
映像情報を持つフレームが映像入力信号Ｓ１の垂直同期
期間Ｔ１で２回繰り返される映像出力信号Ｓ２が出力さ
れて、画像表示装置は、映像出力信号Ｓ２を受けた高周
波駆動を行うことで、フリッカが抑制される。
【００２８】つまり、本発明の映像信号走査変換回路に
よれば、読み出し制御部を用いて、特定のタイミングで
フレームメモリから映像信号の出力を制御することで、
フリッカを抑制でき、メモリの容量を半減化できる効果
が得られる。
【００２９】［実施形態２］以下、実施形態２を図面を
参照して説明する。
【００３０】図３は実施形態２に関わる映像信号走査変
換回路の回路図である。
【００３１】図４は図３に示される回路の動作説明に供
するタイミングチャートである。
【００３２】これらの図において、従来例の映像信号走
査変換回路を構成する部分と同一の部分については同一
の符号を付して重複する説明は省略する。
【００３３】本実施形態において従来例と異なる構成は
次の通りである。
【００３４】本実施形態の映像信号走査変換回路は、１
フレーム分の映像情報が書き込め、映像信号の書き込み
と非同期に読み出しが可能なフレームメモリ１と、フレ
ームメモリ１に対して映像入力信号の書き込みを制御す
るための書き込み制御部２と書き込み速度の２倍の速度
で、フレームメモリ１への書き込みが開始されてから特
定の時間に、フレームメモリ１から映像情報の読み出し
を制御できる読み出し制御部３を設けたことを特徴とし
ている。
【００３５】図１を参照して説明すると、書き込み制御
部２は、垂直同期信号Ｓ３の入力に応答してフレームメ
モリ１へ書き込み制御信号Ｓ４を出力し、１フレーム分
の映像入力信号Ｓ１のフレームメモリ１への書き込みを
制御する。
【００３６】フレームメモリ１は、書き込み制御信号Ｓ
４の入力に応答して、映像入力信号Ｓ１の映像情報を格
納する。
【００３７】読み出し制御部３は、垂直同期信号Ｓ３と
書き込み制御部２からの制御信号Ｓ８の入力に応答し
て、映像入力信号Ｓ１の１垂直同期期間Ｔ１に同一フレ
ームの映像情報を２回読み出すために読み出し制御信号
Ｓ６を出力する。フレームメモリ１は、読み出し制御信
号Ｓ６の入力に応答して、フレームメモリ１に格納され
ている映像情報を取り出し、映像出力信号Ｓ２を出力す
る。
【００３８】次に、図４に示されるタイミングチャート
を参照してその動作を説明する。
【００３９】まず、書き込み制御部２は、映像入力信号
の垂直同期信号Ｓ３の入力に応答して、フレームＡの映
像情報の書き込みを制御するために、フレームメモリ１
に書き込み制御信号Ｓ４を出力する。フレームメモリ１
は、書き込み制御信号Ｓ４の入力に応答してフレームＡ
の映像情報を格納する。読み出し制御部３は、垂直同期
信号Ｓ３と書き込み制御部２からの制御信号Ｓ８を受け
て、フレームメモリ１に格納されたフレームＡの映像情
報を出力するために読み出し開始制御信号Ｓ５を１フレ
ーム期間中に２回発し、その読み出し開始制御信号Ｓ５
をもとに、フレームメモリ１へ読み出し制御信号Ｓ６を
出力して、フレームＡの情報を２回読み出す制御を行
う。読み出し制御部３が、フレームメモリ１からフレー
ムＡの情報を読み出すために、第１回目に読み出し開始
制御信号Ｓ５を発する期間は、フレームメモリ１へのフ
レームＡの映像情報の書き込みが少なくとも１フレーム
の情報量の２分の１行われた後の読み出し開始制御信号
出力可能期間ＲＤ１であり、フレームメモリ１に格納さ
れた映像情報の読み出しを制御する読み出し制御信号Ｓ
６をフレームメモリ１に出力し、第２回目の読み出し開
始制御信号Ｓ５を発する期間は、フレームＢの映像情報
がフレームメモリ１に書き込みされる前である読み出し
開始制御信号出力可能期間ＲＤ２に行われて、フレーム
メモリ１の映像情報の読み出しを制御する読み出し制御
信号Ｓ６をフレームメモリ１に出力する。フレームメモ
リ１は読み出し制御信号Ｓ６の入力に応答して映像出力
信号Ｓ２を出力する。
【００４０】つづけて、書き込み制御部２は、映像入力
信号の垂直同期信号Ｓ３の入力に応答して、フレームＢ
の映像情報の書き込みを制御するために、フレームメモ
リ１に書き込み制御信号Ｓ４を出力する。フレームメモ
リ１は、書き込み制御信号Ｓ４の入力に応答して、フレ
ームＢの映像情報を格納する。読み出し制御部３は、垂
直同期信号Ｓ３と書き込み制御部２からの制御信号Ｓ８
を受けて、フレームメモリ１に格納されたフレームＢの
映像情報を出力するために読み出し開始制御信号Ｓ５を
１フレーム期間中に２回発し、その読み出し開始制御信
号Ｓ５をもとに、フレームメモリ１へ読み出し制御信号
Ｓ６を出力して、フレームＢの情報を２回読み出す制御
を行う。読み出し制御部３が、フレームメモリ１からフ
レームＢの映像情報を読み出すために、第１回目に読み
出し開始制御信号Ｓ５を発する期間は、フレームメモリ
１へのフレームＢの映像情報の書き込みが少なくとも１
フレームの情報量の２分の１行われた後の読み出し開始
制御信号出力可能期間ＲＤ３であり、フレームメモリ１
に格納された映像情報の読み出しを制御する読み出し制
御信号Ｓ６をフレームメモリ１に出力し、第２回目の読
み出し開始制御信号Ｓ５を発する期間は、フレームＣの
映像情報がフレームメモリ１に書き込みされる前である
読み出し開始制御信号出力可能期間ＲＤ４に行われて、
フレームメモリ１の映像情報の読み出しを制御する読み
出し制御信号Ｓ６をフレームメモリ１に出力する。フレ
ームメモリ１は読み出し制御信号Ｓ６の入力に応答して
映像出力信号Ｓ２を出力する。
【００４１】フレームＣ以降の映像信号についても同様
の処理で映像出力信号Ｓ２が得られるからその説明は省
略する。
【００４２】フレームメモリ１から出力された映像出力
信号Ｓ２はＤ／Ａ変換器５でアナログ信号に変換され
る。正転反転駆動回路６は、アナログ信号に変換された
映像信号の同一映像情報のフレームを２回読み出したう
ちの先のフレームを正転し、後のフレームを反転させる
という極性が反転した映像信号である液晶表示信号Ｓ７
を出力する。液晶表示部７は、極性が反転した映像信号
である液晶表示信号Ｓ７をもとに画像を表示する。
【００４３】以上の映像信号走査変換回路の動作によ
り、単一フレームの映像入力信号Ｓ１の映像が映像入力
信号Ｓ１の垂直同期期間内で２度読み出されて、同一の
映像情報を持つフレームが映像入力信号Ｓ１の垂直同期
期間Ｔ１で２回繰り返される映像出力信号Ｓ２が出力さ
れる。映像出力信号Ｓ２を入力した画像表示装置は、こ
の入力信号により高周波駆動を行うことで、フリッカが
抑制された画像を表示することができる。
【００４４】さらに、液晶表示部７はフレーム反転した
信号を出力するために、焼き付きの抑制された画像表示
が可能となる。
【００４５】なお、本実施形態では、正転反転駆動回路
６をＤ／Ａ変換器５の後段に配置して、アナログ映像信
号の極性を正転または反転させたが、Ｄ／Ａ変換器５の
前段に配置して、デジタル信号の極性を正転または反転
させても液晶表示部７では同等の画像表示が可能であ
る。
【００４６】以上の映像信号走査変換回路の動作によ
り、単一フレームの映像入力信号Ｓ１の映像が映像入力
信号Ｓ１の垂直同期期間内で２度読み出されて、同一の
映像情報を持つフレームが映像入力信号Ｓ１の垂直同期
期間Ｔ１で２回繰り返される映像出力信号Ｓ２が出力さ
れて、画像表示装置は、映像出力信号Ｓ２を受けた高周
波駆動を行うことで、フリッカが抑制された画像表示が
可能になり、さらに正転反転駆動回路によって映像出力
信号の極性を反転させた映像出力信号を得ることで焼き
付きの抑制された画像表示が可能となる。
【００４７】つまり、本発明の映像信号走査変換回路に
よれば、読み出し制御部３を用いて、特定のタイミング
でフレームメモリから映像信号の出力を制御すること
で、画面のフリッカを抑制でき、メモリの容量を半減化
できる効果が得られ、正転反転回路により焼きつきの抑
制された画像表示が可能となる。
【００４８】
【発明の効果】本発明の映像信号走査変換回路によれ
ば、読み出し制御部を用いて、特定のタイミングでフレ
ームメモリから映像信号の出力を制御することで、画面
のフリッカを抑制でき、メモリの容量を半減化できる効
果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１による映像信号走査変換回
路の構成を示すブロック図である。
【図２】図１に示される回路の動作説明に供するタイミ
ングチャートである。
【図３】本発明の実施形態２による映像信号走査変換回
路の構成を示すブロック図である。
【図４】図３に示される回路の動作説明に供するタイミ
ングチャートである。
【図５】本発明によるフレームメモリの各アドレスのデ
ータの時間的変化を示す図である。
【図６】従来例による映像信号走査変換回路の構成を示
すブロック図である。
【符号の説明】
１ フレームメモリ ２ 書き込み制御部 ３ 読み出し制御部 ５ Ｄ／Ａ変換器 ６ 正転反転駆動回路 ７ 液晶表示部 Ｓ１ 映像入力信号 Ｓ２ 映像出力信号 Ｓ３ 垂直同期信号 Ｓ４ 書き込み制御信号 Ｓ５ 読み出し開始制御信号 Ｓ６ 読み出し制御信号 Ｓ７ 液晶表示信号 Ｓ８ 書き込み制御部から読み出し制御部への制御信号 Ｔ１ 垂直同期期間 ＲＤ１，ＲＤ２，ＲＤ３，ＲＤ４ 読み出し開始制御信
号出力可能期間

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 画像表示装置の映像入力信号の各々１フ
    レームに相当する時間内に映像データを非同期に書き込
    みと読み出しが可能なフレームメモリと、 前記フレームメモリに対する、１フレーム分の前記映像
    データの書き込みを制御するための書き込み制御部と、 １フレーム分の前記映像データの読み出しを制御する読
    み出し制御部と、 を備え、 前記フレームメモリは１フレーム分の前記映像データが
    格納でき、 前記書き込み制御部は、映像入力信号の各々１フレーム
    に相当する時間内に前記映像データの書き込みを１度行
    い、前記読み出し制御部は、前記フレームメモリ内の同
    一の前記映像データを２回読み出すようデータの読み出
    しを制御することを特徴とする映像信号走査変換回路。
  2. 【請求項２】 液晶表示装置の映像入力信号の各々１フ
    レームに相当する時間内に映像データを非同期に書き込
    みと読み出しが可能なフレームメモリと、 前記フレームメモリに対する、１フレーム分の前記映像
    データの書き込みを制御するための書き込み制御部と、 １フレーム分の前記映像データの読み出しを制御する読
    み出し制御部と、 を備え、 前記フレームメモリは１フレーム分の前記映像データが
    格納でき、 前記書き込み制御部は、映像入力信号の各々１フレーム
    に相当する時間内に前記映像データの書き込みを１度行
    い、前記読み出し制御部は、前記フレームメモリ内の同
    一の前記映像データを２回読み出すようデータの読み出
    しを制御することを特徴とする映像信号走査変換回路。
  3. 【請求項３】 フレーム反転を有する液晶表示装置の映
    像入力信号の各々１フレームに相当する時間内に映像デ
    ータを非同期に書き込みと読み出しが可能なフレームメ
    モリと、 前記フレームメモリに対する、１フレーム分の前記映像
    データの書き込みを制御するための書き込み制御部と、 １フレーム分の前記映像データの読み出しを制御する読
    み出し制御部と、 を備え、 前記フレームメモリは１フレーム分の前記映像データが
    格納でき、 前記書き込み制御部は、映像入力信号の各々１フレーム
    に相当する時間内に前記映像データの書き込みを１度行
    い、前記読み出し制御部は、前記フレームメモリ内の同
    一の前記映像データを２回読み出すようデータの読み出
    しを制御することを特徴とする映像信号走査変換回路。
  4. 【請求項４】 入力される映像信号の各フレームから、
    各々１フレーム分に相当する時間内に同じフレームを２
    回以上連続させる形態の映像信号を順次生成して出力す
    る映像信号走査変換回路であって、 入力される映像情報の少なくとも１フレーム分の映像情
    報を書き込み可能な容量を有するフレームメモリと、 前記フレームメモリに対して前記入力映像情報の書き込
    み制御するための書き込み制御部と、 前記フレームメモリに対して入力される前記映像情報の
    各々１フレーム分に相当する時間内に２回以上連続して
    前記映像情報を読み出す読み出し制御部と、 を備え、 前記読み出し制御部における１フレームの前記映像情報
    の第一回目の読み出しは、 前記書き込み制御部により前記フレームメモリに少なく
    とも１フレームの前記映像情報の２分の１が書き込まれ
    た後に開始し、前記書き込み制御部により前記フレーム
    メモリに１フレームの前記映像情報の全てが書き込まれ
    た後に終了し、 １フレームの前記映像情報の第２回目の読み出し開始は
    第１回目の読み出し終了後から前記フレームメモリに次
    の１フレームの前記映像情報が書き込まれる前までの期
    間に行われることを特徴とする映像信号走査変換回路。
  5. 【請求項５】 入力される映像信号の各フレームから、
    各々１フレーム分に相当する時間内に同じフレームを２
    回連続させる形態の映像信号を順次生成して出力する映
    像信号走査変換回路であって、 入力される映像情報の少なくとも１フレーム分の映像情
    報を書き込み可能な容量を有するフレームメモリと、 前記フレームメモリに対して入力映像情報の書き込みを
    制御するための書き込み制御部と、 前記フレームメモリに対して入力される前記映像情報の
    各々１フレーム分に相当する時間内に２回連続して前記
    映像情報を読み出す読み出し制御部と、 を備え、 前記読み出し制御部における１フレームのデータの第一
    回目の読み出しは、 前記書き込み制御部により前記フレームメモリに少なく
    とも１フレームの前記映像情報の２分の１が書き込まれ
    た後に開始し、１フレームの前記映像情報の全てが書き
    込まれた後に終了し、 １フレームの前記映像情報の第２回目の読み出し開始は
    第１回目の読み出し終了後から前記フレームメモリに次
    の１フレームの前記映像情報が書き込まれる前までの期
    間に行われることを特徴とする映像信号走査変換回路。
  6. 【請求項６】 請求項５に記載の映像信号走査変換回路
    において、前記読み出し制御部による読み出し速度は、
    前記書き込み制御部による書き込み速度の２倍であるこ
    とを特徴とする映像信号走査変換回路。
  7. 【請求項７】 映像信号の任意の走査線の書き込みと読
    み出しを同時に行える１フレームの容量を具備するフレ
    ームメモリと、 入力されてきた前記映像信号を前記フレームメモリに書
    き込む書き込み制御手段と、 前記書き込み制御手段の動作タイミングに基づき、同一
    フレームの全走査線を前記フレームメモリから２倍の速
    度で過不足なく２回前記映像信号を読み出すように読み
    出しタイミングを調整して読み出し手段と、 を備えることを特徴とする映像信号走査変換回路。
JP9294472A 1997-10-27 1997-10-27 映像信号走査変換回路 Pending JPH11136643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9294472A JPH11136643A (ja) 1997-10-27 1997-10-27 映像信号走査変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9294472A JPH11136643A (ja) 1997-10-27 1997-10-27 映像信号走査変換回路

Publications (1)

Publication Number Publication Date
JPH11136643A true JPH11136643A (ja) 1999-05-21

Family

ID=17808225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9294472A Pending JPH11136643A (ja) 1997-10-27 1997-10-27 映像信号走査変換回路

Country Status (1)

Country Link
JP (1) JPH11136643A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041113A1 (fr) * 1999-12-03 2001-06-07 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de conversion de signaux video
JP2012182673A (ja) * 2011-03-01 2012-09-20 Toshiba Corp 映像表示装置及び映像処理方法
JP2013048446A (ja) * 2012-09-26 2013-03-07 Toshiba Corp 映像表示装置及び映像処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041113A1 (fr) * 1999-12-03 2001-06-07 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de conversion de signaux video
US6876395B1 (en) 1999-12-03 2005-04-05 Matsushita Electric Industrial Co., Ltd. Video signal conversion device and video signal conversion method
CN1321528C (zh) * 1999-12-03 2007-06-13 松下电器产业株式会社 视频信号变换装置以及视频信号变换方法
JP2012182673A (ja) * 2011-03-01 2012-09-20 Toshiba Corp 映像表示装置及び映像処理方法
US8593575B2 (en) 2011-03-01 2013-11-26 Kabushiki Kaisha Toshiba Video display apparatus for shortened-delay processing of a video signal and video processing method
JP2013048446A (ja) * 2012-09-26 2013-03-07 Toshiba Corp 映像表示装置及び映像処理方法

Similar Documents

Publication Publication Date Title
JP3367099B2 (ja) 液晶表示装置の駆動回路とその駆動方法
US6340959B1 (en) Display control circuit
JPH09281933A (ja) データドライバ及びこれを用いた液晶表示装置，情報処理装置
US7023413B1 (en) Memory controller and liquid crystal display apparatus using the same
WO1987005428A1 (en) Image display device
JP2004274219A (ja) 映像信号のフレームレート変換装置
JP4890756B2 (ja) 信号処理装置及び方法
JP2008268672A (ja) 表示装置
JP3895897B2 (ja) アクティブマトリックス型表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JPH11136643A (ja) 映像信号走査変換回路
JPH05181431A (ja) 液晶表示データ制御装置
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JP3237126B2 (ja) 液晶パネル駆動装置
JPH10240195A (ja) 液晶表示装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
JP4419439B2 (ja) 液晶表示装置
JP2002221952A (ja) 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置
JP3232589B2 (ja) 画像メモリ制御方法および画像表示装置
JP2536407B2 (ja) アクティブマトリクス型液晶表示装置
JPS61243492A (ja) ビツトマツプ・デイスプレイ装置
KR100689591B1 (ko) 타이밍 컨트롤러 및 타이밍 컨트롤 방법
JP2003195819A (ja) 画像表示装置、表示信号供給装置および書き込み電位供給方法
JP2548018B2 (ja) 倍速変換装置
JPH0887247A (ja) 画像表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060914