JPS61243492A - ビツトマツプ・デイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 庄１光乱 この発明は、画素単位のディジタル画像データを処理す
る画像編集装置等のデータ処理システムで使用するのに
好適な、インターレース方式の高解像度ビットマップ・
ディスプレイ装置に係り。

特に、ビット単位のデータを処理することが要求される
、大容量のビットマップ・ディスプレイメモリへ連続的
に描画できる期間を長くすることによって、画面の表示
品質を低下させることなく、複雑な描画でも、短時間で
迅速に処理できるようにしたビットマップ・ディスプレ
イ装置に関する。

ｌ米藍豊 従来から、画素単位のディジタル画像データを処理する
画像編集装置等においては、精密な画像編集が行えるよ
うに、非常に高い解像度のビットマップ・ディスプレイ
が使用されている。

ところが、高解像度のビットマップ・ディスプレイの場
合、例えば、６ドツト／　ｍ　ｍ程度の解像度でＡ４版
フルサイズを表示するためには、画面のドツトサイズが
１，５００ｘ２，０００　（ドツト）程度になるので、
ディスプレイ用のバッファメモリ、すなわちディスプレ
イメモリとしては、３００〜４００にバイトのような大
容量のメモリが必要になる。

そのため、従来のビットマツプメモリの書込み制御方式
では、フラッシュレス・モードの場合。

ディスプレイメモリの書換え可能な期間（描画期間）は
、ＣＲＴディスプレイへの表示期間を除く期間に限られ
ており、連続して描画できる期間が非常に短くなる。し
たがって、一画面分のデータの書換えに要する時間が極
めて長くなり、操作能率が低下する。

これに対して、表示を一時停止して描画するフラッシュ
・モードの方法を用いれば、連続して描画できる期間は
、任意の長さに設定できるが、このモードの場合には１
表示画面に一時停止期間が存在するため、表示品質が低
下して、非常に見難くい画面になる、という不都合があ
った。

■−一枚 そこで、この発明のビットマップ・ディスプレイ装置で
は、従来のビットマツプメモリの書込み制御方式におけ
るこのような不都合を解決し、ＣＲＴディスプレイの表
示を乱すことなしに、連続的にディスプレイメモリへの
描画を可能にすることによって、ビットマツプメモリへ
の高速度の描画機能を実現することを目的とする。

ｌ−一處 そのために、この発明のビットマップ・ディスプレイ装
置においては、ディスプレイの一画面分の記憶容量を有
するビットマップ・ディスプレイメ毫りを、奇数ライン
領域と偶数ライン領域とに分割するととも・に、それぞ
れの領域毎にアドレス入力を設け１表示アドレスの制御
を行う表示アドレスコントローラと、描画アドレスの制
御とディスプレイメモリへの書込み制御とを行う描画コ
ントローラ、の２つのコントローラから出力されるアド
レス信号を選択するマルチプレクサを各アドレス入力と
、２つのコントローラとの間にそれぞれ接続することに
よって１分割された両ライン領域への書込み動作が、独
立して行えるようにしている。

そし工、第１の実施例では、インターレース方式のＣＲ
Ｔディスプレイの非走査ラインとなる期間に同期して、
描画コントローラから、メモリのライン領域へのデータ
の書込みを可能にする制御信号を一方の領域へ出力する
ことにより、一方の領域へ描画データを連続的に書込む
ように制御するとともに、他方の領域から表示データを
読出してＣＲＴディスプレイへ表示するようにしている
。

また、第２の実施例では、描画コントローラから出力さ
れるデータの書込みを可能にする制御信号の出力期間を
、１画面の走査期間よりも長くし、その間は、一方の領
域へ描画データを連続的に書込むように制御するととも
に、他方の領域から表示データを読出してＣＲＴディス
プレイへ表示するようにしている。

さらに、第３の実施例では、描画コントローラから出力
されるデータの書込みを可能にする制御信号の出力期間
を任意に設定し、その間は、一方の領域へ描画データを
連続的に書込むように制御するとともに、他方の領域の
みから表示データを読出してＣＲＴディスプレイへ表示
し、かつ、一方の領域のラインの走査期間中には、ＣＲ
Ｔディスプレイへの表示を停止するようにしている。

次に、この発明のビットマップ・ディスプレイ装置につ
いて、図面を参照しながら、その実施例を詳細に説明す
る。

第１図は、この発明のビットマップ・ディスプレイ装置
の一実施例を示す機能ブロック図である。

図面において、１はＣＲＴディスプレイ、２はＰ／Ｓ　
（パラレル／シリアル）変換器、３はディスプレイメモ
リで、３Ａはその奇数ライン用メモリ領域、３Ｂは偶数
ライン用メモリ領域、４Ａは第１のマルチプレクサ、４
Ｂは第２のマルチプレクサ、５は表示アドレスコントロ
ーラ、６は描画コントローラを示し、また、ＷＥＩとＷ
Ｆ２は書込み制御信号を示す。

各部の機能は、次のとおりである。

ＣＲＴディスプレイ１は、インターレース（いわゆる飛
越し走査）方式のビットマップ・ディスプレイである。

Ｐ　／　Ｓ、変換器２は、ディスプレイメモリ３からパ
ラレルに出力されるデータを、シリアルデータに変換し
て、ＣＲＴディスプレイ１へ送出する。

ディスプレイメモリ３は、ＣＲＴディスプレイ１の一画
面分の記憶容量を有しており、奇数ライン（○ＤＤライ
ン）用メモリ領域３Ａと、偶数ライン（ＥＶＥＮライン
）用メモリ領域３Ｂとに分割されている。これらの各領
域３Ａ、３Ｂは、それぞれ独立したアドレス入カニ、ア
ドレス入力２を有しており、また、第１のマルチプレク
サ４Ａ。

第２のマルチプレクサ４Ｂの出力がそれぞれ接続されて
いる。また、データ入力は、図示されないデータ処理シ
ステムから、両方のライン用領域へ共通に与えられる。

このディスプレイメモリ３では、奇数ライン用メモリ領
域３Ａは、アドレス入力１が活性となり、かつ書込み制
御信号ＷＥゴが非活性のとき、与えられたアドレスのデ
ータが、データ出力１からＰ／Ｓ変換器２へ入力される
。

また、アドレス入力１が活性で、かつ書込み制御信号Ｗ
ＥＩも活性のとき、データ入力からのデータが、与えら
れたアドレスに書込まれる。なお。

アドレス入力１が非活性のときは、このメモリ領域３Ａ
の読出し／書込み動作は行えない。

偶数ライン用メモリ領域３Ｂも、アドレス人力２と、書
込み制御信号ＷＥ２とによって、同様の動作が行われる
。

このように構成することにより、ディスプレイメモリ３
０２つのメモリ領域３Ａ、３Ｂは、それぞれ独立して、
上述の動作を行うことが可能となる。そのため、そのデ
ータ出力１とデータ出力２へ、同時に、各メモリ領域３
Ａ、３Ｂからのデータが出力されることもあり得る。

そこで、この発明のビットマップ・ディスプレイ装置で
は、後述の描画コントローラ６が、第１と第２のマルチ
プレクサ４Ａ、４Ｂ、および書込み制御信号ＷＥＩ、Ｗ
Ｅ２を制御することによって、２つのメモリ領域３Ａ、
３Ｂからのデータが、同時に出力されないようにしてい
る。

第１のマルチプレクサ４Ａと、第２のマルチプレクサｊ
Ｂは、描画コントローラ６から出力される描画アドレス
信号と１表示アドレスコントローラ５から出力される表
示アドレス信号の内から、そのいずれか一方を選択して
、ディスプレイメモリ３のアドレス入力１．アドレス入
力２へ入力する。。

表示アドレスコントローラ５は、ディスプレイメモリ３
の表示アドレス信号を出力する。

描画コントローラ６は、ディスプレイメモリ３の描画ア
ドレス信号を出力するとともに、第１のマルチプレクサ
４Ａ、第２のマルチプレクサ４Ｂの出力が、同時に発生
されないようにそのタイミングを制御し、また、書込み
制御信号ＷＥＩ、ＷＥ２についても、同様に１両制御信
号が同時に発生されないようにその発生タイミングを制
御する。

次に、この第１図に示した。この発明のビットマップ・
ディスプレイ装置について、その描画時の動作を説明す
る。

まず、第１の実施例では、インターレース方式のＣＲＴ
ディスプレイ１の非走査ラインとなる期間、すなわち非
表示期間に同期して、描画コントローラ６から、メモリ
３のメモリ領域３Ａ、３Ｂへのデータの書込みを可能に
する制御信号ＷＥＩ。

ＷＥ２を一方の領域へ出力することにより、一方の領域
へ描画データを連続的に書込むように制御するとともに
、他方の領域から表示データを読出してＣＲＴディスプ
レイ１へ表示するようにしている。

第２図は、第１図のビットマップ・ディスプレイ装置に
おいて、第１の実施例による描画時の動作を説明するた
めのタイムチャートである。

この第２図の場合には、ＣＲＴディスプレイ１の非走査
ラインとなる期間に同期して、描画コントローラ６から
、メモリ３のメモリ領域３Ａ、３Ｂへのデータの書込み
制御信号ＷＥＩ、ＷＥ２を一方の領域へ出力しているの
で、その出力タイミングの制御には、ＣＲＴディスプレ
イ１の水平・垂直同期信号を利用することができる。

このＣＲＴディスプレイ１には、ディスプレイメモリ３
から周期的に読出されるデータが表示される。こ、の続
出し周期は、ＣＲＴディスプレイｌの走査速度によって
決定される。一定の値である。

このＣＲＴディスプレイｌは、インターレース方式であ
るから１例えば、第２図に示すように。

奇数ラインから走査を開始するとすれば、ディスプレイ
メモリ３の奇数ライン用メモリ領域３Ａから、連続的に
、すべてのラインのデータを続出して、ＣＲＴディスプ
レイ１へ送出し、次に、偶数ライン用メモリ領域３Ｂか
ら、・連続的に、すべてのラインのデータを読出して、
ＣＲＴディスプレイ１へ送出する。このような表、示続
出しによって、表示の１周期が終了する。

そして、画面の書換えが行われず、ディスプレイメモリ
３へのアクセスが、ＣＲＴディスプレイｌへの表示のた
めの読出しのみの場合には、このような１周期が、順次
繰返丸される。

このように、ＣＲＴディスプレイ１へ表示のための、デ
ィスプレイメモリ３からのデータ読出しは、奇数ライン
用メモリ領域３Ａ、または偶数ライン用メモリ領域３Ｂ
から連続的に行われる。

したがって１例えば、この奇数ライン用メモリ領域３Ａ
から、表示のためのデータ読出しを行っている期間は、
他方の偶数ライン用メモリ領域３Ｂへ°は、描画コント
ローラ６による描画データの書込みが可能である。

すなわち、この第２図に示すように１表示アドレスコン
トローラ５から出力さ九る表示アドレス信号は、第１の
マルチプレクサ４Ａを通して、奇数ライン用メモリ領域
３Ａのアドレス入力１へ与えられる。同時に、書込み制
御信号ＷＥＩを非活性とすることにより、奇数ライン用
メモリ領域３Ａのデータが、データ出力１へ出力されて
、ＣＲＴディスプレイ１八表示される。

この間に、描画コントローラ６は、描画アドレス信号を
出力し、第２のマルチプレクサ４Ｂを介して、偶数ライ
ン用メモリ領域３Ｂのアドレス入力２＾与え、また、書
込み制御信号ＷＥ２を活性とすることにより、データ入
力に与えられた描画データを、偶数ライン用メモリ領域
３Ｂへ書込むことができる（偶数ライン描画可能期間）
。

同様く、偶数ライン用メモリ領域３Ｂから１表示のため
のデータ読出しを行っている期間は、他方の奇数ライン
用メモリ領域３Ａへ、描画コントローラ６による描画デ
ータの書込みを行うことができる（奇数ライン描画可能
期間）。

このように、この発明のビットマップ・ディスプレイ装
置の第１の実施例では、インターレース方式のＣＲＴデ
ィスプレイ装置において、１画面の走査期間の間、連続
的にディスプレイメモリへの描画が可能となるため、Ｃ
ＲＴディスプレイの表示を乱すことなく、高精度の描画
動作を短時間で実行することができる。

次に、第２の実施例では、描画コントローラ６から出力
されるメモリ３のメモリ領域３Ａ、３Ｂへのデータの書
込み制御信号ＷＥＩ、ＷＥ２の出力期間を、１画面の走
査期間よりも長くし、その間は、一方の領域へ描画デー
タを連続的に書込むように制御するとともに、他方の領
域から表示データを読出してＣＲＴディスプレイ１へ表
示するようにしている。

この第２の実施例は、高解像度のビットマップ・ディス
プレイ装置の場合には、一般に、表示される画像の隣り
合う走査ライン、すなわち奇数ラインと偶数ラインとの
相関が非常に強いので、インターレース方式によって表
示する場合に１例えば、奇数ラインの表示データを、隣
り合う偶数ラインのデータで代用しても、表示画像が大
きく乱れることはない、という点に着目し、描画データ
の書込みを連続的に行うようにしている。

第３図は、同じく第１図のビットマップ・ディスプレイ
装置において、第２の実施例による描画時の動作を説明
するためのタイムチャートである。

この第２の実施例でも、ディスプレイメモリ３へのアク
セスが、ＣＲＴディスプレイ１への表示のための読出し
のみの場合は、先の第２図の動作と同じである。

そこで、画面の書換えのために、ディスプレイメモリ３
へ描画データを書込む場合について説明する。

まず、奇数ライン用メモリ領域３Ａへ描画データを書込
、むときは、描画コントローラ６は、描画アドレス信号
を出力し、第１のマルチプレクサ４Ａを通して、奇数ラ
イン用メモリ領域３Ａのアドレス入力１を与える。同時
に、書込み制御信号ＷＥ１を活性とすることによって、
奇数ライン用メモリ領域３Ａへの描画データの書込みが
可能となる。すなわち、第３図の表示データ出力の下方
に、奇数ライン領域の描画可能期間と示されている期間
は、他方の偶数ライン領域のみからデータ出力が与えら
れる。

この間に１表示アドレスコントローラ５は、ＣＲＴディ
スプレイ１の走査周期に従って、表示アドレス信号を出
力する。この表示アドレス信号は。

第２のマルチプレクサ４Ｂを介して、常に、偶数ライン
用メモリ領域３Ｂのアドレス入力２へ入力される。

このように、第２の実施例においては、描画データを書
込んでいない場合の走査では、奇数ライン用メモリ領域
３Ａのデータの表示期間となる期間でも、そのメモリ領
域への書込み動作中には、他方の偶数ライン用メモリ領
域３Ｂからデータを読出して、連続的に表示するように
制御している。

このような動作によって、奇数ライン用メモリ領域３Ａ
への描画が終了すると、次に、偶数ライン用メモリ領域
３Ｂへの描画を行う。

この期間は、先の場合とは逆に、奇数ライン用メモリ領
域３Ａのみから表示データを読出して、ＣＲＴディスプ
レイ１へ出力し、連続的に表示するように制御する。

偶数ライン用メモリ領域３Ｂへの描画が終了す　　　　
　　５１・九 ると、その時点で、１画面すべての書換えが完了する。

このように、この第２の実施例によれば、ＣＲＴディス
プレイの表示画像に大きな乱れを生じることなしに、デ
ィスプレイメモリへの連続的な描画の期間を、任意の長
さに設定することが可能となり、高精度の描画動作を短
時間で実行することができる。

また、第３の実施例は、描画コントローラ６がら出力さ
れるデータの書込み制御信号ＷＥＩ、ＷＥ２の出、力期
間を任意に設定し、その間は、一方の領域へ描画データ
を連続的に書込むように制御するとともに、他方の領域
のみから表示データを読出してＣＲＴディスプレイへ表
示する点は、先の第２の実施例の場合と同様であるが、
さらに。

一方の領域のラインの走査期間中には、ＣＲＴディスプ
レイへの表示を停止するようにしている。

第４図は、第１図のビットマップ・ディスプレイ装置に
おいて、第３の実施例による描画時の動作を説明するた
めのタイムチャートである。

この第３の実施例も、その基本的な着眼点は、先の第２
の実施例と同様であるが、高解像度のビットマップ・デ
ィスプレイ装置で、インターレース方式によって表示す
る場合に、描画データを書込み中のラインの表示期間に
は、そのラインを非表示の状態にしても、画面上で輝度
が多少下る程度で、表示画像が大きく乱れることはない
、という点に着目し、そのラインの走査期間中には、Ｃ
ＲＴディスプレイへの表示を停止するようにしている。

なお、この描画期間である非表示期間中、ＣＲＴディス
プレイの輝度を上げるように制御すれば、殆んど表示画
像品質が影響を受けることはない。

次に、第３の実施例について１画面の書換えのために、
ディスプレイメモリ３へ描画データを書込む場合につい
て説明する。

まず、奇数ライン用メモリ領域３Ａへ描画データを書込
むときは、描画コントローラ６は、描画アドレス信号を
出力し、第１のマルチプレクサ４Ａを通して、奇数ライ
ン用メモリ領域３Ａのアドレス入力ｌを与える。同時に
、書込み制御信号７Ｅ１を活性とすることによって、奇
数ライン用メモリ領域３Ａへの描画データの書込みが可
能となる。

すなわち、第４図の表示データ出力の下方に、奇数ライ
ン領域の描画可能期間と示されている期間は、連続的に
、奇数ライン用メモリ領域３Ａへの間両が行われる。

この間、表示アドレスコントローラ５は、ＣＲＴディス
プレイ１の走査周期に従って、偶数ラインの走査９期間
のみ、表示アドレス信号を出力する。

この表示アドレス信号は第２のマルチプレクサ４Ｂを介
して、偶数ライン用メモリ領域３Ｂのアドレス入力２へ
入力される。

しかし、奇数ラインの走査期間は、表示アドレス信号を
非活性として、ディスプレイメモリ３からの表示データ
の読出しを停止し、ＣＲＴディスプレイ１を非表示の状
態とする。

このような動作によって、奇数ライン用メモリ領域３Ａ
への描画が終了すると、次に、偶数ライン用メモリ領域
３Ｂへの描画を行う。

この間は、先の場合とは逆に、奇数ラインの走査期間の
み表示データを読出して、ＣＲＴディスプレイ１へ出力
する。

偶数ライン用メモリ領域３Ｂへの描画が終了すると、そ
の時点で、１画面すべての書換えが完了する。

このように、第３の実施例の場合にも、ＣＲＴディスプ
レイの表示画像に大きな乱れを生じることなく、ディス
プレイメモリへの連続的な描画の期間を、任意の長さに
設定することが可能となり、高精度の描画動作を短時間
で実行することができる。

以上に詳細に説明したとおり、この発明のビットマップ
・ディスプレイ装置では、ディスプレイの一画面分の記
憶容量を有するビットマップ・ディスプレイメモリを、
奇数ライン領域と偶数ライン領域とに分割するとともに
、それぞれの領域毎にアドレス入力を設け１表示アドレ
スの制御を行う表示アドレスコントローラと、描画アド
レスの制御とディスプレイメモリへの書込み制御とを行
う描画コントローラ、の２つのコントローラから出力さ
れるアドレス信号を選択するマルチプレクサを各アドレ
ス入力と、２つのコントローラとの間にそれぞれ接続す
ることによって１分割された両ライン領域への書込み動
作が、独立して行えるようにしている。

そして、第１の実施例では、インターレース方式のＣＲ
Ｔディスプレイの非走査ラインとなる期間に同期して、
描画コントローラから、メモリのライン領域へのデータ
の書込みを可能にする制御信号を一方の領域へ出力する
ことにより、一方の領域へ描画データを連続的に書込む
ように制御するとともに、他方の領域から表示データを
読出してＣＲＴディスプレイへ表示するようにしている
。

また、第２の実施例では、描画コントローラから出力さ
れるデータの書込みを可能にする制御信号の出力期間を
、１画面の走査期間よりも長くし、その間は、一方の領
域へ描画データを連続的に書込むように制御するととも
に、他方の領域から表示データを読出してＣＲＴディス
プレイへ表示するようにしている。

さらに、第３の実施例では、描画コントローラから出力
されるデータの書込みを可能にする制御信号の出力期間
を任意に設定し、その間は、一方の領域へ描画データを
連続的に書込むように制御するとともに、他方の領域の
みから１表示データを読出してＣＲＴディスプレイへ表
示し、かつ、一方の領域のラインの走査期間中には、Ｃ
ＲＴディスプレイへの表示を停止するようにしている。

豊−一果 したがって、この発明のビットマップ・ディスプレイ装
置によれば、ビット単位でデータを処理する大容量のビ
ットマップ・ディスプレイメモリを使用した、インター
レース方式の高解像度ビットマップ・ディスプレイ装置
において、ビットマップ・ディスプレイメモリを、奇数
ライン領域と偶数ライン領域とに分割するとともに、そ
れぞれの領域毎にアドレス入力を設け、表示アドレスの
制御を行う表示アドレスコントローラと、描画アドレス
の制御とディスプレイメモリへの書込み制御とを行う描
画コントローラとの２つのコントローラから出力される
アドレス信号を選択するマルチプレクサを各メモリ領域
のアドレス入力と、２つのコントローラとの間にそれぞ
れ接続することによって、分割された両ライン領域への
書込み動作が、独立して行えるように構成し、その上で
。

それぞれのメモリ領域への書込みタイミングを制御する
ことにより、ＣＲＴ画面の表示品質を低下させることな
く、ディスプレイメモリへ連続的に〜 描画で孝る期間を長くすることができるようにし　　　
　　　・ている。

そのため、複雑な描画でも、短時間で処理することがで
き、高精度の描画機能が実現される、という優れた効果
が得られる。

【図面の簡単な説明】

ｌ工員はこの発明のビットマップ・ディスプレイ装置の
一実施例を示す機能ブロック図１．ＬｕＬは第１図のビ
ットマップ・ディスプレイ装置において、第１の実施例
による描画時の動作を説明するためのタイムチャート、
ｔｍは第１図のビットマップ・ディスプレイ装置におい
て、第２の実施例による描画時の動作を説明するための
タイムチャート、ｊＬ＋は第１図のビットマップ・ディ
スプレイ装置において、第３の実施例による描画時の動
作を説明するためのタイムチャートである。 図面において、１はＣＲＴディスプレイ、２はＰ／Ｓ変
換器、３はディスプレイメモリで、３Ａはその奇数ライ
ン用メモリ領域、３Ｂは偶数ライン用メモリ領域、４Ａ
は第１のマルチプレクサ、４Ｂは第２のマルチプレクサ
、５は表示アドレスコントローラ、６は描画コントロー
ラを示す。

Claims (1)

1. 【特許請求の範囲】 １、インターレース方式のＣＲＴディスプレイと、該デ
   ィスプレイの一画面分の記憶容量を有するビットマップ
   ・ディスプレイメモリと、表示アドレスの制御を行う第
   １のコントローラと、描画アドレスの制御と前記ディス
   プレイメモリへの書込み制御とを行う第２のコントロー
   ラと、前記第１および第２のコントローラから出力され
   るアドレス信号を選択するマルチプレクサとを具備し、
   中央処理装置によって制御されるデータ処理システムに
   接続されるビットマップ・ディスプレイ装置において、
   前記ディスプレイメモリを奇数ライン領域と偶数ライン
   領域とに分割するとともに、それぞれの領域毎にアドレ
   ス入力を設け、前記第１と第２のコントローラから出力
   されるアドレス信号を選択するマルチプレクサを各アド
   レス入力と前記第１と第２のコントローラとの間にそれ
   ぞれ接続することによって、前記両領域への書込み動作
   が独立して行えるようにし、かつ、前記インターレース
   方式のＣＲＴディスプレイの非走査ラインとなる期間に
   同期して、前記第２のコントローラから前記ライン領域
   へのデータの書込みを可能にする制御信号を一方の領域
   へ出力することにより、前記一方の領域へ描画データを
   連続的に書込むように制御するとともに、他方の領域か
   ら表示データを読出して前記ＣＲＴディスプレイへ表示
   することを特徴とするビットマップ・ディスプレイ装置
   。 ２、特許請求の範囲第１項記載のビットマップ・ディス
   プレイ装置において、第２のコントローラから出力され
   る、分割されたディスプレイメモリの各ライン領域への
   データの書込みを可能にする制御信号の出力期間を１画
   面の走査期間よりも長くし、その間は、一方の領域へ描
   画データを連続的に書込むように制御するとともに、他
   方の領域のみから表示データを読出してＣＲＴディスプ
   レイへ表示するようにしたことを特徴とするビットマッ
   プ・ディスプレイ装置。 ３、特許請求の範囲第１項記載のビットマップ・ディス
   プレイ装置において、第２のコントローラから出力され
   る、分割されたディスプレイメモリの各ライン領域への
   データの書込みを可能にする制御信号の出力期間を任意
   に設定し、その間は、一方の領域へ描画データを連続的
   に書込むように制御するとともに、他方の領域のみから
   表示データを読出してＣＲＴディスプレイへ表示し、か
   つ、前記一方の領域のラインの走査期間中には、前記Ｃ
   ＲＴディスプレイへの表示を停止するようにしたことを
   特徴とするビットマップ・ディスプレイ装置。