JPS60101590A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60101590A JPS60101590A JP58209081A JP20908183A JPS60101590A JP S60101590 A JPS60101590 A JP S60101590A JP 58209081 A JP58209081 A JP 58209081A JP 20908183 A JP20908183 A JP 20908183A JP S60101590 A JPS60101590 A JP S60101590A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- display memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高＄Ｉ７細表示パーソナルコンピュータのシス
テムリセノ１−や表示画面モート−の切換え時等に、表
示メモリのクリアを高速で行えるようにした表示装置に
関する。
テムリセノ１−や表示画面モート−の切換え時等に、表
示メモリのクリアを高速で行えるようにした表示装置に
関する。
（発明の背景〕
近年、パーソナル：ｌンピュークの表示機能の高精細化
が急速に進み、グラフインク表示においては、６４０Ｘ
４００ドツト或いはそれ以上の高精細化が実現されてい
る。
が急速に進み、グラフインク表示においては、６４０Ｘ
４００ドツト或いはそれ以上の高精細化が実現されてい
る。
第１図は間精細グラフインク表承を行う従来の表示装置
の一例を示すブロック図で、１は中央演算処理装置（以
下ＭＰＵと呼ぶ）、２はＭ Ｉ−’ Ｕがらのアドレス
、３はＭ Ｉ） Ｕの入出力データ、４はＭ Ｉ） Ｕ
が表示メモリに再込みを行う際に出力される書込め信号
、５は陰極線管（ＣＲＴ）などの表示器を制御する種々
の信号を発生ずる表示側ｆｌＩｌｌ装置（以下ＣＲＴ
Ｃと呼ぶ）、６ばＣＲＴＣ５がら出力される表示アドレ
ス、７は表示データ続出し期間は表示アドレス６のアド
レスを、Ｍ Ｐ Ｕ ？クセス期間はＭＰＵアドレス２
を、表示メモリへ与えるように切換えるアドレス切換信
号、８はアドレス切換信号７によりアドレスを切換える
アドレス切換信号、９はアドレス切換装置８によって切
換えられたメモリアドレス、１０は一画面分の表示デー
タを記憶、αする表示メモリ、ＩＩは表示メモ＋７１０
より複数ビットずつ出力される表示メモリ読出しデータ
、１２は並列データである表示メモリ読出しデータ１１
を直列データに変換する並直列変換装置、１３は並直列
変換装置１２により変換された直列表示データ、１４は
ＣＲ’Ｉ” Ｃ５から出力される種々の表示器制御信号
、１５は直列表示データ１３と表示器制御信号１４より
映像信−号を出力する変換装置、Ｉ６は映像信号、１７
は陰極線管（ＣＲ’ｌ’）に代表される表示器である。
の一例を示すブロック図で、１は中央演算処理装置（以
下ＭＰＵと呼ぶ）、２はＭ Ｉ−’ Ｕがらのアドレス
、３はＭ Ｉ） Ｕの入出力データ、４はＭ Ｉ） Ｕ
が表示メモリに再込みを行う際に出力される書込め信号
、５は陰極線管（ＣＲＴ）などの表示器を制御する種々
の信号を発生ずる表示側ｆｌＩｌｌ装置（以下ＣＲＴ
Ｃと呼ぶ）、６ばＣＲＴＣ５がら出力される表示アドレ
ス、７は表示データ続出し期間は表示アドレス６のアド
レスを、Ｍ Ｐ Ｕ ？クセス期間はＭＰＵアドレス２
を、表示メモリへ与えるように切換えるアドレス切換信
号、８はアドレス切換信号７によりアドレスを切換える
アドレス切換信号、９はアドレス切換装置８によって切
換えられたメモリアドレス、１０は一画面分の表示デー
タを記憶、αする表示メモリ、ＩＩは表示メモ＋７１０
より複数ビットずつ出力される表示メモリ読出しデータ
、１２は並列データである表示メモリ読出しデータ１１
を直列データに変換する並直列変換装置、１３は並直列
変換装置１２により変換された直列表示データ、１４は
ＣＲ’Ｉ” Ｃ５から出力される種々の表示器制御信号
、１５は直列表示データ１３と表示器制御信号１４より
映像信−号を出力する変換装置、Ｉ６は映像信号、１７
は陰極線管（ＣＲ’ｌ’）に代表される表示器である。
第２図は、第１図に示した従来例の表示メモリｌＯのア
クセスタイミングを示ず図で、表示器Ｉ７か表示を行わ
ない、水平、垂直Ｍ線期間にＭ Ｉ） ＬＪ １が表示
メＴ：１月Ｏを読め書き出来ることを４＜している。
クセスタイミングを示ず図で、表示器Ｉ７か表示を行わ
ない、水平、垂直Ｍ線期間にＭ Ｉ） ＬＪ １が表示
メＴ：１月Ｏを読め書き出来ることを４＜している。
第３図は表示メモリ几の読み書きのタイミングチャート
である。
である。
以下、第１〜３図により、表示器１７に図形を表示する
過程を述べる。
過程を述べる。
まず、第２図に示す表示期間におい′ζは、ＯＲ′「Ｃ
５から出力されるアドレス切換信号７により、表示アド
レス６がメモリアドレス９として表示メモリ１０に与え
られ”ζいる。表示メモリ１０から続出された表示メモ
リ続出しデータ１１は並直列変換装置１２によって、直
列表示データ１３に変換され、更に、変換装置１５によ
って映像信号１６に変換され、表示器１７で表示される
。
５から出力されるアドレス切換信号７により、表示アド
レス６がメモリアドレス９として表示メモリ１０に与え
られ”ζいる。表示メモリ１０から続出された表示メモ
リ続出しデータ１１は並直列変換装置１２によって、直
列表示データ１３に変換され、更に、変換装置１５によ
って映像信号１６に変換され、表示器１７で表示される
。
次にＭ Ｉ） Ｕアクセス期間になると、第３図に示す
ようにアドレス切換信号７が１”になる。よって第１図
におけるＭＰＵアドレス２が切換装置８により、メモリ
アドレス９として表示メモリ１０へ与えられ、ＭＰＵＩ
は表示メモリを読み猪き出来るようになる。
ようにアドレス切換信号７が１”になる。よって第１図
におけるＭＰＵアドレス２が切換装置８により、メモリ
アドレス９として表示メモリ１０へ与えられ、ＭＰＵＩ
は表示メモリを読み猪き出来るようになる。
以上の如く構成することにより、表示器１７に図形を表
示することが可能となる。しかし、表示の高精細化が進
むと大量の表示データの読出しに時間がかかり、従来、
ＭＰＵＩは第２図の表示期間中にも表示データ読出しの
間隙に表示メモリを読み書き可能であったのが不可能に
なる。そして、第２図に示すように、ＭＰＵアクセス期
間は、水平、垂直の帰線期間に限られるので、もしＭ
Ｉ） Ｕｌが第２図に示す表示期間中に表示メモリ１０
をアクセスした場合、７１歳人、−水平表示期間待たさ
れる。
示することが可能となる。しかし、表示の高精細化が進
むと大量の表示データの読出しに時間がかかり、従来、
ＭＰＵＩは第２図の表示期間中にも表示データ読出しの
間隙に表示メモリを読み書き可能であったのが不可能に
なる。そして、第２図に示すように、ＭＰＵアクセス期
間は、水平、垂直の帰線期間に限られるので、もしＭ
Ｉ） Ｕｌが第２図に示す表示期間中に表示メモリ１０
をアクセスした場合、７１歳人、−水平表示期間待たさ
れる。
システムのり七ノド時、表示画面モードの切換え時等、
頻繁に用いられる表示メモリの０クリアは表示メモリ全
部をアクセスし、０を書込まなりればならないため、特
に処理速度か低生してしまうという欠点があった。
頻繁に用いられる表示メモリの０クリアは表示メモリ全
部をアクセスし、０を書込まなりればならないため、特
に処理速度か低生してしまうという欠点があった。
〔発明のト１的〕
本発明の１」的は」−５述した従来技術の欠点をなくし
、重速で表示メモリの０クリアをμＪ能とする文字図形
表示装：６：を提供することにある。
、重速で表示メモリの０クリアをμＪ能とする文字図形
表示装：６：を提供することにある。
上記目的を達成するために本発明においては、表示器に
表示を行う際すなわち表示データ読出し１ｌｌ１間に、
表示；ｔｉｌ制御装置から順次表示メモリへ与えられる
表示データ読出しアト”レスを利用し°乙表示メモリの
１ｉｉｉ記読出しアドレスで順次指定された番地に、バ
ーＩ・ウェア的に、任意の一定植たとえば０を２１込む
ようにした。
表示を行う際すなわち表示データ読出し１ｌｌ１間に、
表示；ｔｉｌ制御装置から順次表示メモリへ与えられる
表示データ読出しアト”レスを利用し°乙表示メモリの
１ｉｉｉ記読出しアドレスで順次指定された番地に、バ
ーＩ・ウェア的に、任意の一定植たとえば０を２１込む
ようにした。
第４図は本発明一実施例を示すプロ・ツク図で、符Ｊ￥
ｒ１〜１７は第１図の場合と同一名称、同一機能のもの
を指し、１８は０クリアの際に表示メモ１月０に奮込む
データを保存しておくクリアデータレジスタ、１９はク
リアデータ、２０は表示メモ１月０へ書込むデータをＭ
ＰＬＩデータ３とクリアデータ１９ののどちらかを選択
し、表示メモリ書込みデータとして出力する書込みデー
タ選択装置、２１は書込みデータ選択装置２０によって
選択された表示メモリ店込みデータ、２２は表示メモ１
月０のクリアの際、ＭＰＵＩから指示を受けて、表示メ
モ１月０への書込めデータ、書込み信号等をクリアモー
ドに切換えるモード切換装置、２３はモード切換装置２
２から出力されるモード切換信号、２４はクリアモート
か否かによって、表示メモリ刊へ与える書込み信号を切
換える凋込み信号切換装置、２５は書込み信号切換装置
２４の出力で、表示メモリ書込み信号、２６は表示器１
７を制御するため、第２図に示す如く垂直帰線期間にＣ
Ｒｉ’ Ｃ５より出力される垂直同期信号、２７は表示
メモリ読出しデータ１１とクリアデ−タ１９をモート切
換信号２３によって切換え、並直列変換装置１２・＼出
力する表示デークリノ換装置、２８は表示デークリノ換
装置２７によって切換えられた表示データ、２９は表示
メモリクリア時の゛古体み信号発生装；６：、３０は店
込め信号発生装置２９の出力で、クリア時のｔ；込み信
号である。
ｒ１〜１７は第１図の場合と同一名称、同一機能のもの
を指し、１８は０クリアの際に表示メモ１月０に奮込む
データを保存しておくクリアデータレジスタ、１９はク
リアデータ、２０は表示メモ１月０へ書込むデータをＭ
ＰＬＩデータ３とクリアデータ１９ののどちらかを選択
し、表示メモリ書込みデータとして出力する書込みデー
タ選択装置、２１は書込みデータ選択装置２０によって
選択された表示メモリ店込みデータ、２２は表示メモ１
月０のクリアの際、ＭＰＵＩから指示を受けて、表示メ
モ１月０への書込めデータ、書込み信号等をクリアモー
ドに切換えるモード切換装置、２３はモード切換装置２
２から出力されるモード切換信号、２４はクリアモート
か否かによって、表示メモリ刊へ与える書込み信号を切
換える凋込み信号切換装置、２５は書込み信号切換装置
２４の出力で、表示メモリ書込み信号、２６は表示器１
７を制御するため、第２図に示す如く垂直帰線期間にＣ
Ｒｉ’ Ｃ５より出力される垂直同期信号、２７は表示
メモリ読出しデータ１１とクリアデ−タ１９をモート切
換信号２３によって切換え、並直列変換装置１２・＼出
力する表示デークリノ換装置、２８は表示デークリノ換
装置２７によって切換えられた表示データ、２９は表示
メモリクリア時の゛古体み信号発生装；６：、３０は店
込め信号発生装置２９の出力で、クリア時のｔ；込み信
号である。
第５図は表ボメ：Ｅ−リクリア時のタイミングナヤート
である。
である。
通常の表示時においては、モード切換装置２２は通常モ
ートをモート切換信号２３によって指ン」くするので、
古込みデータ選択装置２０はＭ）’ＬＪう一一夕３を表
示メモリ占込みデータ２１として出力し、表示データ切
換装置２７は表示メモリ読出しデータ■１を表ン１＜デ
ータ２）（とじて出力するため、従来例と同様、表示や
、Ｍ Ｉ） ＬＪ ｌの表示メモ１月Ｏの読み古きか行
われる。
ートをモート切換信号２３によって指ン」くするので、
古込みデータ選択装置２０はＭ）’ＬＪう一一夕３を表
示メモリ占込みデータ２１として出力し、表示データ切
換装置２７は表示メモリ読出しデータ■１を表ン１＜デ
ータ２）（とじて出力するため、従来例と同様、表示や
、Ｍ Ｉ） ＬＪ ｌの表示メモ１月Ｏの読み古きか行
われる。
次に表示メモリ１０のクリアを行う場合はＭ １．）
ＬＪｌがモード切換装置２２に指示する。モード切換装
置２２は、クリアモー１：への切換えをモード切換信号
２３により指示するので、爵込めデータ選択装置２０は
クリアデータ１９（即ち０）を表示メモリ書込みデータ
２１として出力し、宵込み信号切換装置２４は書込み信
号発生装置２９の出力であるクリア時の書込み信号３０
を表示メモリ書込み信号２５として表示メモリ１０へ与
える。そして、第２図に示した表示期間Ｇこは表示の先
頭から最終までの表示アドレス６がＣＲｉ” Ｃ５から
順番に出力されているので、この表示期間に第５図に示
したタイミングで表示メモリ１０ヘクリアデークである
Ｏか書込まれて行く。即ち、浦富はＣＲＴ Ｃ５は表示
のだめの８Ｊε出しアドレスを表示メモリ１０へ与えて
いるが、クリアモー１・においては、表示メモリ１０の
クリアの為のアドレスを与えていることになる。
ＬＪｌがモード切換装置２２に指示する。モード切換装
置２２は、クリアモー１：への切換えをモード切換信号
２３により指示するので、爵込めデータ選択装置２０は
クリアデータ１９（即ち０）を表示メモリ書込みデータ
２１として出力し、宵込み信号切換装置２４は書込み信
号発生装置２９の出力であるクリア時の書込み信号３０
を表示メモリ書込み信号２５として表示メモリ１０へ与
える。そして、第２図に示した表示期間Ｇこは表示の先
頭から最終までの表示アドレス６がＣＲｉ” Ｃ５から
順番に出力されているので、この表示期間に第５図に示
したタイミングで表示メモリ１０ヘクリアデークである
Ｏか書込まれて行く。即ち、浦富はＣＲＴ Ｃ５は表示
のだめの８Ｊε出しアドレスを表示メモリ１０へ与えて
いるが、クリアモー１・においては、表示メモリ１０の
クリアの為のアドレスを与えていることになる。
本実ｈｉ！！例において、表示メモリ１０は一画面分の
表示データを記憶しているので、第２図に示した表示期
間中に、表示メモ１月０の全アドレスがＣＲ１゛Ｃ５か
ら出力される。即し、−表示期間で全アドレスの内容を
クリアすることが可能である。但し、ＭＰＬＩＩは表示
期間中の何時、表示メモリ１０のクリアを指示するかは
不定であるので、モード切換装置２２は、確実にクリア
するために、クリアを開始した後、第２図に示した乗置
同期信号２６を２回カウントする。これによっ−で、モ
ー１−゛切換装置２２は表示メモリ１０のクリア終了を
知り、Ｍ ｌ） Ｕｌに連絡し、クリア動作が終了する
。
表示データを記憶しているので、第２図に示した表示期
間中に、表示メモ１月０の全アドレスがＣＲ１゛Ｃ５か
ら出力される。即し、−表示期間で全アドレスの内容を
クリアすることが可能である。但し、ＭＰＬＩＩは表示
期間中の何時、表示メモリ１０のクリアを指示するかは
不定であるので、モード切換装置２２は、確実にクリア
するために、クリアを開始した後、第２図に示した乗置
同期信号２６を２回カウントする。これによっ−で、モ
ー１−゛切換装置２２は表示メモリ１０のクリア終了を
知り、Ｍ ｌ） Ｕｌに連絡し、クリア動作が終了する
。
また、一般的に表出メモリ１０は書込の肋には、その出
力が高インピーダンス状態となるので、従来通りでは不
定データが表示される恐れがある。
力が高インピーダンス状態となるので、従来通りでは不
定データが表示される恐れがある。
そごで、クリア時には表示データ切換装置２７によりク
リアデータ■９を表示データ２８として送り出し、不定
データが表示器１７に表示されないようにする。
リアデータ■９を表示データ２８として送り出し、不定
データが表示器１７に表示されないようにする。
いま本発明の効果を数値的に述べる。表ノ１＜器１７ば
６４０ Ｘ２００１−ノ１−の表月く能力を持ら（１ハ
イ１〜８ドツトとずれば８０Ｘ２００ ＝１６にハイド
のデータの表示能力）、水平周期１５．７５ｋ１１２、
垂直周期６０１１２で動作し、■水平周期の６５％、■
垂直周期の７５％が表示期間とすれば、■垂直期間中に
ＭＰＬＪＩが表示メモリをアクセスできるのば１／６０
秒の（１−０，６５Ｘ０．７５）倍、即５８．５ｍｓと
なる。ここで、ＭＰＵＩとして米国インテル社製の８０
８８を５Ｍ）ｌｚで動作させるとして、メモリに連続し
てデータを書込む命令はｌハイド当たりＩＯクロック即
ち（１１５×１０６）×１０−２μｓ必要とする。故に
１垂直期間にＭＰＵＩが表示メモリ１０をクリア出来る
のは８．５ｍｓ ／ ２ ｐｓ ＝４２５０バイトであ
る。上述の通り、６４０ Ｘ２００ ド・ントの情報を
全てクリアするためには、１６にハイド／４２５０ハイ
ド−３，７垂直周期を必要とする。つまり、従来技術で
クリアを行うとすれば、３．７垂直周期を必要とする。
６４０ Ｘ２００１−ノ１−の表月く能力を持ら（１ハ
イ１〜８ドツトとずれば８０Ｘ２００ ＝１６にハイド
のデータの表示能力）、水平周期１５．７５ｋ１１２、
垂直周期６０１１２で動作し、■水平周期の６５％、■
垂直周期の７５％が表示期間とすれば、■垂直期間中に
ＭＰＬＪＩが表示メモリをアクセスできるのば１／６０
秒の（１−０，６５Ｘ０．７５）倍、即５８．５ｍｓと
なる。ここで、ＭＰＵＩとして米国インテル社製の８０
８８を５Ｍ）ｌｚで動作させるとして、メモリに連続し
てデータを書込む命令はｌハイド当たりＩＯクロック即
ち（１１５×１０６）×１０−２μｓ必要とする。故に
１垂直期間にＭＰＵＩが表示メモリ１０をクリア出来る
のは８．５ｍｓ ／ ２ ｐｓ ＝４２５０バイトであ
る。上述の通り、６４０ Ｘ２００ ド・ントの情報を
全てクリアするためには、１６にハイド／４２５０ハイ
ド−３，７垂直周期を必要とする。つまり、従来技術で
クリアを行うとすれば、３．７垂直周期を必要とする。
これに対し、本発明によれば、前述の通り、最も遅い場
合でも２垂直周期で表ン１＜メモリ１０のクリアが完了
する。
合でも２垂直周期で表ン１＜メモリ１０のクリアが完了
する。
即ち、本発明を実施ずれは従来の約２イ＆以上の速さで
表示メモリ１０のクリアが完了する。
表示メモリ１０のクリアが完了する。
また、第４図に示した実施例回路で新たに付加したクリ
アデータレジスタ１８、書込みデータ選択装置２０、モ
ード切換装置２２、書込み信号切換装置２４の各ブロッ
クは夫々簡単な１゛′Ｉ″Ｌ回路で実現できるし、クリ
ア時の書込み信号３０は、表示に用いる他のタイミング
信号を流用可能である。
アデータレジスタ１８、書込みデータ選択装置２０、モ
ード切換装置２２、書込み信号切換装置２４の各ブロッ
クは夫々簡単な１゛′Ｉ″Ｌ回路で実現できるし、クリ
ア時の書込み信号３０は、表示に用いる他のタイミング
信号を流用可能である。
上記実施例では、表示メモリ１０ば一画面分のデー多し
か記憶していないことを前提としたが、複数画面分配１
１ｇシていてもよい。この場合は一画面分の表示メモリ
をクリアした後、表示の先頭アドレスを変えて同様の過
程を繰り返セば良い。また、この実施例において、表示
メモリ１０はスタティック型ＲＡ Ｍを想定しているが
、安（ｉｌｌｉで大容量なダイナミック型１？八Ｍの使
用も勿＃！ Ｃ’Ｊ能である。
か記憶していないことを前提としたが、複数画面分配１
１ｇシていてもよい。この場合は一画面分の表示メモリ
をクリアした後、表示の先頭アドレスを変えて同様の過
程を繰り返セば良い。また、この実施例において、表示
メモリ１０はスタティック型ＲＡ Ｍを想定しているが
、安（ｉｌｌｉで大容量なダイナミック型１？八Ｍの使
用も勿＃！ Ｃ’Ｊ能である。
更に、クリア時に不定データが表示されるのを防く回路
とし゛（、第４図の直列表示データＩＸ（を第６図に示
ずようなアンドゲート回路３１でマスクしても良い。但
し、この図において、モート切換信号２３はクリアＥ−
１・■”０”になるものとする。
とし゛（、第４図の直列表示データＩＸ（を第６図に示
ずようなアンドゲート回路３１でマスクしても良い。但
し、この図において、モート切換信号２３はクリアＥ−
１・■”０”になるものとする。
こ・）すれば、アン１ケート回路３Ｉの出力１３−２は
クリアモート時、並直列変換装誦：１２の出力１３−１
にかか才）らず０″となる。
クリアモート時、並直列変換装誦：１２の出力１３−１
にかか才）らず０″となる。
以」−説明したように本発明によれば、面相なＴ′１゛
１、回路を伺加することにより、表示メモリのクリアを
、従来に比して２倍以上のＭｊ速で行・うごとが可能と
なる。
１、回路を伺加することにより、表示メモリのクリアを
、従来に比して２倍以上のＭｊ速で行・うごとが可能と
なる。
第１図は従来の表示装置別図、第２図は従来例の表示期
間のタイミングを示す図、第３図は従来例の表示メモリ
アクセスのタイミングチャート、第４図は本発明−実施
例のフロック図、第５図は同実施例のタイミングチャー
ト、第６図はクリア中の不定データ表示防止回路別図で
ある。 １−ｕ ｐ ｕ、５−ＣＲＴＣ，６−表示アドレス、１
〇−表示メモリ、１８− クリアデータレジスタ、 ２
０−書込みデータ選択装置、２２−モード切換装置、
２４−書込み信号切換装置、 ２９−書込み信号発生装
置。 第 ｌ 図 第 ２ 図 １ｋ＋７ 劃 怪 万 第 乙 国コ 第 ３図 ＭＰＬＩデーグ３ Ｘ（冷ｍ 第４図
間のタイミングを示す図、第３図は従来例の表示メモリ
アクセスのタイミングチャート、第４図は本発明−実施
例のフロック図、第５図は同実施例のタイミングチャー
ト、第６図はクリア中の不定データ表示防止回路別図で
ある。 １−ｕ ｐ ｕ、５−ＣＲＴＣ，６−表示アドレス、１
〇−表示メモリ、１８− クリアデータレジスタ、 ２
０−書込みデータ選択装置、２２−モード切換装置、
２４−書込み信号切換装置、 ２９−書込み信号発生装
置。 第 ｌ 図 第 ２ 図 １ｋ＋７ 劃 怪 万 第 乙 国コ 第 ３図 ＭＰＬＩデーグ３ Ｘ（冷ｍ 第４図
Claims (1)
- 表示すべき情報を記憶する表示メモリと、この表示メモ
リから順次表、Ｊ＜情１ｃμを読出して表示器に表示す
るための制１ｉ１１１を行う表示制御装置とを備えた表
示装置において、表示器に表示を行う１際に前記表示器
（１１１装置から順次表示メモリへ与えられる表示すべ
き情報のδＪ七出しアドレスを用いて、表示メモリの前
記続出しアドレスで順次指定された番地に、任意の一定
値を店込むようにしたごとを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209081A JPS60101590A (ja) | 1983-11-09 | 1983-11-09 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209081A JPS60101590A (ja) | 1983-11-09 | 1983-11-09 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101590A true JPS60101590A (ja) | 1985-06-05 |
Family
ID=16566946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58209081A Pending JPS60101590A (ja) | 1983-11-09 | 1983-11-09 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101590A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289382A (ja) * | 1985-06-17 | 1986-12-19 | 日本ビクター株式会社 | 画像生成装置 |
| JPS6330891A (ja) * | 1986-07-25 | 1988-02-09 | 富士通株式会社 | Ｃｒｔコントロ−ラ |
| US9494359B2 (en) | 2008-09-09 | 2016-11-15 | Koninklijke Philips N.V. | Horizontal finned heat exchanger for cryogenic recondensing refrigeration |
-
1983
- 1983-11-09 JP JP58209081A patent/JPS60101590A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289382A (ja) * | 1985-06-17 | 1986-12-19 | 日本ビクター株式会社 | 画像生成装置 |
| JPS6330891A (ja) * | 1986-07-25 | 1988-02-09 | 富士通株式会社 | Ｃｒｔコントロ−ラ |
| US9494359B2 (en) | 2008-09-09 | 2016-11-15 | Koninklijke Philips N.V. | Horizontal finned heat exchanger for cryogenic recondensing refrigeration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS60101590A (ja) | 表示装置 | |
| JP2574871B2 (ja) | 表示装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPH04275592A (ja) | 液晶表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPH0469908B2 (ja) | ||
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
| JPS58142389A (ja) | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 | |
| JPH05307370A (ja) | 液晶表示装置の駆動回路 | |
| JPH0378633B2 (ja) | ||
| JPS63175885A (ja) | Ｃｒｔ表示装置の表示メモリクリア方式 | |
| JPH05113768A (ja) | フレームメモリ回路 | |
| JPS5913284A (ja) | 画像表示装置 | |
| JPS61241790A (ja) | 表示装置 | |
| JPS60153083A (ja) | 表示装置 | |
| JPH0367294A (ja) | 表示制御装置 | |
| JPS63143588A (ja) | 非同期書き込み読み出し装置 |