JPS58142389A - Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 - Google Patents
Ｃｒｔデイスプレイのリフレツシユメモリ制御方式Info
- Publication number
- JPS58142389A JPS58142389A JP2389382A JP2389382A JPS58142389A JP S58142389 A JPS58142389 A JP S58142389A JP 2389382 A JP2389382 A JP 2389382A JP 2389382 A JP2389382 A JP 2389382A JP S58142389 A JPS58142389 A JP S58142389A
- Authority
- JP
- Japan
- Prior art keywords
- address
- refresh
- refresh memory
- character
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ワードプロセッサーやパーソナルコンピュ
ータ醇に用いられるラスタスキャン方式のＣＲ〒（陰極
線管）ディスプレイにおけるリフレッシュメモリ制御方
式に係り、特にフライバック期間中におけるリフレッシ
ュメモリのアドレスを／キャラクタクロック間にコ回生
成させて、リフレッシュや全データ消去等の動作を行う
ことにより、ＣＲＴディスプレイの処理速度を向上させ
たリフレッシュメモリ制御方式に関する。
ータ醇に用いられるラスタスキャン方式のＣＲ〒（陰極
線管）ディスプレイにおけるリフレッシュメモリ制御方
式に係り、特にフライバック期間中におけるリフレッシ
ュメモリのアドレスを／キャラクタクロック間にコ回生
成させて、リフレッシュや全データ消去等の動作を行う
ことにより、ＣＲＴディスプレイの処理速度を向上させ
たリフレッシュメモリ制御方式に関する。
ワードプロセッサーその他のデータ処理装置に用いられ
るＣＲＴディスプレイには、通常１画面分の表示データ
を格納する表示用リフレッシュメモリが設けられている
。
るＣＲＴディスプレイには、通常１画面分の表示データ
を格納する表示用リフレッシュメモリが設けられている
。
このリフレッシュメモリにおいては、格納されたデータ
を保持するために、リフレッシュを行う必要がある。ま
た、表示のためのデータを書込んだり、書換えや消去も
行われる。
を保持するために、リフレッシュを行う必要がある。ま
た、表示のためのデータを書込んだり、書換えや消去も
行われる。
従来から、このようなメモリのリフレッシュ。
書込みや消去等の動作は、画面のチラッキを防止するた
めに、フライバック期間、すなわち水平ブランキング時
間と垂直ブランキング時間が使用されている。
めに、フライバック期間、すなわち水平ブランキング時
間と垂直ブランキング時間が使用されている。
シカシ、リフレッシュメモリのアドレスは、常に１文字
間隔毎壷と変化されるので、フライバツク期間が例えば
ＩＯ文字間隔のときは、ＩＯ文字分しかりフレッシュで
きない。
間隔毎壷と変化されるので、フライバツク期間が例えば
ＩＯ文字間隔のときは、ＩＯ文字分しかりフレッシュで
きない。
ところが、データの書込みや書換え等もこのフライバッ
ク期間に行われるので、このような書込み動作を多く必
要とするときは、その処理速度が低下し、ＣＲＴディス
プレイを含むシステム全体の使用効率も悪くなるという
不都合を生じる。
ク期間に行われるので、このような書込み動作を多く必
要とするときは、その処理速度が低下し、ＣＲＴディス
プレイを含むシステム全体の使用効率も悪くなるという
不都合を生じる。
そこで、この発明のリフレッシュメモリ制御方式では、
従来の制御方法におけるこのような不都合を解決し、リ
フレッシュ動作や全画面クリア、全画面マークのような
長い処理時間を必要とする動作が、高速度で行えるよう
番こすることを目的とする〇 そのために、この発明のリフレッシュメモリ制御方式で
は、入力されるアドレスとその反転アドレスとを発生す
るアドレス変換手段を設け、フライバック期間中に行わ
れるリフレッシュメモリのリフレッシュ時、あるいは全
画面クリアや全画面マーク等の書換え時には、キャラク
タクロックの前半部と後半部とでアドレスを反転させ、
／キャラクタクロック間に２回のアドレスが生成される
ようにしている。
従来の制御方法におけるこのような不都合を解決し、リ
フレッシュ動作や全画面クリア、全画面マークのような
長い処理時間を必要とする動作が、高速度で行えるよう
番こすることを目的とする〇 そのために、この発明のリフレッシュメモリ制御方式で
は、入力されるアドレスとその反転アドレスとを発生す
るアドレス変換手段を設け、フライバック期間中に行わ
れるリフレッシュメモリのリフレッシュ時、あるいは全
画面クリアや全画面マーク等の書換え時には、キャラク
タクロックの前半部と後半部とでアドレスを反転させ、
／キャラクタクロック間に２回のアドレスが生成される
ようにしている。
第１図は、この発明のリフレッシュメモリ制御方式を実
施する場合に使用されるＣＲＴディスプレイ装置の表示
制御回路の一例を示す機能ブロック図である。図面にお
いて、／はＣＰＵ。
施する場合に使用されるＣＲＴディスプレイ装置の表示
制御回路の一例を示す機能ブロック図である。図面にお
いて、／はＣＰＵ。
λはリフレッシュメモリ、３はキャラクタジェネレータ
、ダはビデオレジスタ、３はドライバ、６はアドレス変
換器、７はタイミング信号発生器、ｔはアドレス変換器
、９はセレクタを示す。
、ダはビデオレジスタ、３はドライバ、６はアドレス変
換器、７はタイミング信号発生器、ｔはアドレス変換器
、９はセレクタを示す。
この第１図の回路は、後に詳しく説明するアドレス変換
器６とｔとが設けられている点を除けば、基本的には従
来の回路と同様である。
器６とｔとが設けられている点を除けば、基本的には従
来の回路と同様である。
回路構成の概略を説明すると、ＣＰＵ／からは５表示デ
ータがキャラクタコードで、リフレッシュメモリーへ書
込まれて保持される。
ータがキャラクタコードで、リフレッシュメモリーへ書
込まれて保持される。
リフレッシュメモＩＪ 、２は、１画面分の表示データ
を格納することができる。
を格納することができる。
キャラクタジェネレータ３は、表示のために続出された
表示データに応じて、ドツトパターンのデータを出力す
る。
表示データに応じて、ドツトパターンのデータを出力す
る。
ビデオレジスタダは、キャラクタジェネレータ３から出
力されたデータをシリアル変換してビデオ信号を生成す
る。ドライバ３は、ＣＲＴとのインターフェース用であ
る。 □ タイミング信号発生器りは、ＣＲＴ制御用のアドレスお
よびタイミング信号を発生し、リフレッシュメモリーへ
格納されたデータを読出して、ＣＲＴの画面へパターン
表示を行う。
力されたデータをシリアル変換してビデオ信号を生成す
る。ドライバ３は、ＣＲＴとのインターフェース用であ
る。 □ タイミング信号発生器りは、ＣＲＴ制御用のアドレスお
よびタイミング信号を発生し、リフレッシュメモリーへ
格納されたデータを読出して、ＣＲＴの画面へパターン
表示を行う。
セレクタ９は、リフレッシュメモリーに対するアドレス
を、ＣＰＵ側にするかＣＲＴ側にするかを選択する。
を、ＣＰＵ側にするかＣＲＴ側にするかを選択する。
アドレス変換器６とざは、ＣＰＵ／またはタイミング信
号発生器りから入力されるアドレスを、そのまま出力し
たり、その反転アドレスを出力したりする変換器で、フ
ライバック期間中のリフレッシュ動作時、あるいは全画
面クリアや全画面マーク等の書換え時にキャラクタクロ
ック等の切換え信号によって駆動される。
号発生器りから入力されるアドレスを、そのまま出力し
たり、その反転アドレスを出力したりする変換器で、フ
ライバック期間中のリフレッシュ動作時、あるいは全画
面クリアや全画面マーク等の書換え時にキャラクタクロ
ック等の切換え信号によって駆動される。
第２図は、第１図の回路におけるフライバック期間中の
アドレス切換え動作を説明するためのタイムチャートで
ある。図面のＡはフライバック期間信号、Ｂはキャラク
タクロック、Ｃは通常のアドレス、Ｄはフライバック期
間中のアドレスを示す。
アドレス切換え動作を説明するためのタイムチャートで
ある。図面のＡはフライバック期間信号、Ｂはキャラク
タクロック、Ｃは通常のアドレス、Ｄはフライバック期
間中のアドレスを示す。
従来から行われているリフレッシュメモリスのリフレッ
シュ動作では、すでに説明したように、アドレスは常に
／文字間隔、すなわちキャラクタクロックの１周期毎に
変化される。
シュ動作では、すでに説明したように、アドレスは常に
／文字間隔、すなわちキャラクタクロックの１周期毎に
変化される。
この関係を第２図について説明すれば、ＣＲＴがフライ
バック期間に入ると、第２図のＡのように１期間信号Ａ
がオン状態となるＯこの期間には、タイミング信号発生
器７から、リフレッシュのためのアドレスが出力されて
５セレクタヲを介してリフレッシュメモリスへ与えられ
る。この場合には、Ｃの通常アドレスに示されるように
、キャラクタクロックＢの１周期毎にアドレスが変化さ
れる。
バック期間に入ると、第２図のＡのように１期間信号Ａ
がオン状態となるＯこの期間には、タイミング信号発生
器７から、リフレッシュのためのアドレスが出力されて
５セレクタヲを介してリフレッシュメモリスへ与えられ
る。この場合には、Ｃの通常アドレスに示されるように
、キャラクタクロックＢの１周期毎にアドレスが変化さ
れる。
そのため、フライバック期間が１例えば１０文字時間で
あれば、１０文字分のリフレッシュしか行われない。こ
の関係は、データの書込みや書換え、データ消去の場合
も同様である。従来のリフレッシュ動作の速さは１例え
ば、Ｊｍ＄で７２ｔビツト、あるいは６４！ビツト、コ
３６ビツト程度である。
あれば、１０文字分のリフレッシュしか行われない。こ
の関係は、データの書込みや書換え、データ消去の場合
も同様である。従来のリフレッシュ動作の速さは１例え
ば、Ｊｍ＄で７２ｔビツト、あるいは６４！ビツト、コ
３６ビツト程度である。
これ番こ対して、この発明のリフレッシュメモリ制御方
式では、第一図のＤに示すように、フライバック期間中
のリフレッシュ動作時には。
式では、第一図のＤに示すように、フライバック期間中
のリフレッシュ動作時には。
アドレス変換器ｇによって、キャラクタクロックＢの前
半部で１通常のアドレスＣを発生させ、後半部では、通
常のアドレスＣを反転させたアドレスを発生させるよう
にしている。
半部で１通常のアドレスＣを発生させ、後半部では、通
常のアドレスＣを反転させたアドレスを発生させるよう
にしている。
したがって、ｌキャラクタクロック間に一回のアドレス
を生成することが可能となり、その処理速度は一倍にな
る。
を生成することが可能となり、その処理速度は一倍にな
る。
第３図は、アドレス変換器６とざの詳細な構成を示す回
路図である。
路図である。
また、第弘図は、リフレッシュメモリーのアドレスの関
係を示すメモリの概念構造図である〇通常のアドレスが
「ＯθθＨ」の場合、その反転アドレスは［ＦＦＦＨＪ
である。
係を示すメモリの概念構造図である〇通常のアドレスが
「ＯθθＨ」の場合、その反転アドレスは［ＦＦＦＨＪ
である。
そのため、第ダ図に示すように、キャラクタクロックの
前半部では、アドレスが上から下へ。
前半部では、アドレスが上から下へ。
後半部では、下から上へ移動され、従来の半分の時間で
、リフレッシュ動作が完了する。なあ。
、リフレッシュ動作が完了する。なあ。
前半部で反転アドレスを発生させ、後半部で通常のアド
レスを発生させるようにしても、同様の効果が得られる
ことは明らかである。
レスを発生させるようにしても、同様の効果が得られる
ことは明らかである。
また、全画面クリア、すなわち全メモリのデータ消去、
および全画面マーク等の書換え動作を行うときは、ＣＰ
Ｕ／力１ら与えられるアドレスを、アドレス変換器乙に
よってその後半部で反転させることにより、同様に、従
来の半分の時間で完了させることができる。
および全画面マーク等の書換え動作を行うときは、ＣＰ
Ｕ／力１ら与えられるアドレスを、アドレス変換器乙に
よってその後半部で反転させることにより、同様に、従
来の半分の時間で完了させることができる。
なお、第１図の回路では、７画面分のリフレッシュメモ
リーを使用する場合について説明したが、コ画面分のリ
フレッシュメモリを使用する場合にも、同様に実施する
ことが可能である。
リーを使用する場合について説明したが、コ画面分のリ
フレッシュメモリを使用する場合にも、同様に実施する
ことが可能である。
また、第１図のキャラクタジェネレータ３を設けず、表
示データを表示ドツトに対応するパターンデータでＣＰ
Ｕ／から書込む方式も知られている。この場合には、リ
フレッシュメモリーの容量は、キャラクタコードで処理
する場合に比べて著しく大きくなり、リフレッシュ動作
や、全画面クリア、全画面マーク等の書換え動作に多く
の時間が必要となる〇 しかし、この発明の制御方式によれば、その所要時間は
半分でよいから、処理速度が向上されるとともに、ＣＰ
Ｕの負担もそれｌこ対応して軽減される。
示データを表示ドツトに対応するパターンデータでＣＰ
Ｕ／から書込む方式も知られている。この場合には、リ
フレッシュメモリーの容量は、キャラクタコードで処理
する場合に比べて著しく大きくなり、リフレッシュ動作
や、全画面クリア、全画面マーク等の書換え動作に多く
の時間が必要となる〇 しかし、この発明の制御方式によれば、その所要時間は
半分でよいから、処理速度が向上されるとともに、ＣＰ
Ｕの負担もそれｌこ対応して軽減される。
以上のように、この発明のＣＲＴディスプレイのリフレ
ッシュメモリ制御方式では、タイミング信号発生器やＣ
ＰＵから入力されるアドレスとその反転アドレスとを発
生するアドレス変換手段を設け、フライバック期間中に
行われるリフレッシュメモリのリフレッシュ時、あるい
は全画面クリアや全画面マーク等の書換え時には、キャ
ラクタクロックの前半部と後半部とでアドレスを反転さ
せ、ｌキャラクタクロック間に一回のアドレスが生成さ
れるようにしている。
ッシュメモリ制御方式では、タイミング信号発生器やＣ
ＰＵから入力されるアドレスとその反転アドレスとを発
生するアドレス変換手段を設け、フライバック期間中に
行われるリフレッシュメモリのリフレッシュ時、あるい
は全画面クリアや全画面マーク等の書換え時には、キャ
ラクタクロックの前半部と後半部とでアドレスを反転さ
せ、ｌキャラクタクロック間に一回のアドレスが生成さ
れるようにしている。
したがって、この発明のリフレッシュメモリ制御方式に
よれば、リフレッシュ動作や全画面クリア尋の書換え動
作を、従来の方法に比べて倍以上の速度で行うことが可
能となり、ＣＲＴディスプレイやそれを使用するシステ
ムの処理速度が向上されて、その操作性もよくなる、等
の優れた効果が得られる０
よれば、リフレッシュ動作や全画面クリア尋の書換え動
作を、従来の方法に比べて倍以上の速度で行うことが可
能となり、ＣＲＴディスプレイやそれを使用するシステ
ムの処理速度が向上されて、その操作性もよくなる、等
の優れた効果が得られる０
第７図はこの発明のリフレッシュメモリ制御方式を実施
する場合に使用されるＣＲＴディスプレイ装置の表示制
御回路の一例を示す機能ブロック図、第一図は第７図の
回路におけるフライバック期間中のアドレス切換え動作
を説明するためのタイムチャート、第３図はアドレス変
換器の詳細な構成を示す回路図、第ｑ図はリフレッシュ
メモリのアドレスの関係を示すメモリの概念構造図であ
る。 図面において、ｌはＣＰＵ、２はリフレッシュメモリ、
３はキャラクタジェネレータ、ダはビデオレジスタ、５
はドライバ、６はアドレス変換器、７はタイミング信号
発生器％ざはアドレス変換器、９はセレクタを示す。
する場合に使用されるＣＲＴディスプレイ装置の表示制
御回路の一例を示す機能ブロック図、第一図は第７図の
回路におけるフライバック期間中のアドレス切換え動作
を説明するためのタイムチャート、第３図はアドレス変
換器の詳細な構成を示す回路図、第ｑ図はリフレッシュ
メモリのアドレスの関係を示すメモリの概念構造図であ
る。 図面において、ｌはＣＰＵ、２はリフレッシュメモリ、
３はキャラクタジェネレータ、ダはビデオレジスタ、５
はドライバ、６はアドレス変換器、７はタイミング信号
発生器％ざはアドレス変換器、９はセレクタを示す。
Claims (1)
- 【特許請求の範囲】 リフレッシュメモリを有するＣＲＴディスプレイにおい
て、入力されるアドレスとその反転アドレスとを発生す
るアドレス変換手段を設け。 フライバック期間中における前記リフレッシュメモリの
リフレッシュ時あるいは全画面クリアや全画面マーク等
の書換え時には、前記アドレス変換手段により、キャラ
クタクロックの前半部と後半部とでアドレスを反転させ
ることを特徴とするリフレッシュメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2389382A JPS58142389A (ja) | 1982-02-17 | 1982-02-17 | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2389382A JPS58142389A (ja) | 1982-02-17 | 1982-02-17 | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142389A true JPS58142389A (ja) | 1983-08-24 |
Family
ID=12123125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2389382A Pending JPS58142389A (ja) | 1982-02-17 | 1982-02-17 | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142389A (ja) |
-
1982
- 1982-02-17 JP JP2389382A patent/JPS58142389A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269989A (ja) | 表示制御装置 | |
| US4011556A (en) | Graphic display device | |
| EP0180898B1 (en) | Flat panel display control apparatus | |
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| JPH0683288A (ja) | 表示制御装置 | |
| JPS58142389A (ja) | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 | |
| JPS6236312B2 (ja) | ||
| JPS60101590A (ja) | 表示装置 | |
| JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS632117B2 (ja) | ||
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPS6134155B2 (ja) | ||
| JPS604988A (ja) | 画像表示装置 | |
| JP2585509B2 (ja) | デイスプレイ装置 | |
| JPH0126073B2 (ja) | ||
| JPS5952432B2 (ja) | 表示制御方式 | |
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPH043874B2 (ja) | ||
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS62139581A (ja) | 図形表示装置 | |
| JPS616684A (ja) | カ−ソル表示制御方式 | |
| JPS60119597A (ja) | 表示制御システム |