JPS5836782B2 - ヒヨウジヨウメモリノ ジブンカツリヨウホウ - Google Patents
ヒヨウジヨウメモリノ ジブンカツリヨウホウInfo
- Publication number
- JPS5836782B2 JPS5836782B2 JP50105885A JP10588575A JPS5836782B2 JP S5836782 B2 JPS5836782 B2 JP S5836782B2 JP 50105885 A JP50105885 A JP 50105885A JP 10588575 A JP10588575 A JP 10588575A JP S5836782 B2 JPS5836782 B2 JP S5836782B2
- Authority
- JP
- Japan
- Prior art keywords
- random access
- selection circuit
- access memory
- written
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明ＬｔＣＲＴディスプレイ装置における表示用メモ
リの時分割利用方法に関するものである。
リの時分割利用方法に関するものである。
一般にＣＲＴディスプレイ装置に文字を表示する場合、
各ラスク上に表示される輝点【Ｊランダムアクセスメモ
リ（ＲＡＭ）に記憶された文字コードを読出しパターン
ジエネレー夕で文字コードを文字のドットパターンに変
換し、ビデオレジスタを介してＣＲＴ上に表示する。
各ラスク上に表示される輝点【Ｊランダムアクセスメモ
リ（ＲＡＭ）に記憶された文字コードを読出しパターン
ジエネレー夕で文字コードを文字のドットパターンに変
換し、ビデオレジスタを介してＣＲＴ上に表示する。
従来技術において表示領域上でランダムアクセスメモリ
の文字コードを読出しながら１ラスク上にドットパター
ンを表示し、帰線時間を挾んで次のラスクにドットパタ
ーンを表示する。
の文字コードを読出しながら１ラスク上にドットパター
ンを表示し、帰線時間を挾んで次のラスクにドットパタ
ーンを表示する。
以下順次この動作を繰返し表示領域上に必要な文字パタ
ーンを表示する。
ーンを表示する。
この場合ランダムアクセスメモリへの書込み、読出しを
制御する場合に従来はこの制御期間として帰線時間を利
用していた。
制御する場合に従来はこの制御期間として帰線時間を利
用していた。
この為ランダムアクセスメモリのアクセスタイム＆１最
犬ｌラスタの表示時間を要していた。
犬ｌラスタの表示時間を要していた。
したがって、コントローラにマイクロコンピュータ等を
使用した場合にランダムアクセスメモリの書込み、読出
し実行が遅くなり、マイクロコンピュータ等の１命令の
実行時間を短縮しても上記最悪状注を回避する事が出来
ないという欠点があった。
使用した場合にランダムアクセスメモリの書込み、読出
し実行が遅くなり、マイクロコンピュータ等の１命令の
実行時間を短縮しても上記最悪状注を回避する事が出来
ないという欠点があった。
又伝送速度の速い回線で装置を接続した場合に表示時間
中にもランダムアクセスメモリに書込むと、ＣＲＴデデ
ィスプレイ装置の表示用選択回路に４Ｊランダムアクセ
スメモリから表示情報が転送できないのでＣＲＴ上の文
字パターンはちらつきを起こす欠点もあった。
中にもランダムアクセスメモリに書込むと、ＣＲＴデデ
ィスプレイ装置の表示用選択回路に４Ｊランダムアクセ
スメモリから表示情報が転送できないのでＣＲＴ上の文
字パターンはちらつきを起こす欠点もあった。
本発明はこれらの欠点を除くもので、ｎ個のランダムア
クセスメモリの内容を表示用選択回路にセットし、この
セットされた内容を順次出力する事により表示を止める
事なく、１文字表示時間×（ｎ−１）倍の制御用の書込
み、読出しに利用できる余裕時間を得る。
クセスメモリの内容を表示用選択回路にセットし、この
セットされた内容を順次出力する事により表示を止める
事なく、１文字表示時間×（ｎ−１）倍の制御用の書込
み、読出しに利用できる余裕時間を得る。
この余裕時間中に入出力レジスクの内容をランダムアク
セスメモリに書込んだり、制御用選択回路にｎ個のラン
ダムアクセスメモリの内容を読出し、ｎ個の内の１つの
内容を出力することを特徴とし、その目的はランダムア
クセスメモリをシステムとして利用した場合のアクセス
タイムを短くする事により伝達速度の速い回線に装置を
接続した場合に、バツファメモリなしにデータ伝送をす
ることにある。
セスメモリに書込んだり、制御用選択回路にｎ個のラン
ダムアクセスメモリの内容を読出し、ｎ個の内の１つの
内容を出力することを特徴とし、その目的はランダムア
クセスメモリをシステムとして利用した場合のアクセス
タイムを短くする事により伝達速度の速い回線に装置を
接続した場合に、バツファメモリなしにデータ伝送をす
ることにある。
第１図沼本発明のブロック図でｉ ｔｔ入出力レジスタ
、２１ − ２２｝’Ｊランダムアクセスメモリ、３Ｌ
Ｊ表示用選択回路、４は制御用選択回路、５目パターン
ジエネレータ、６はビデオレジスタ、７はビデオ出力、
８＆ｊ制御用コード出力である。
、２１ − ２２｝’Ｊランダムアクセスメモリ、３Ｌ
Ｊ表示用選択回路、４は制御用選択回路、５目パターン
ジエネレータ、６はビデオレジスタ、７はビデオ出力、
８＆ｊ制御用コード出力である。
次に第２図に示す、動作説明図で本発明の動作を説明す
る。
る。
入出力レジスタ１に例えばキーボード（図示せず）等か
ら入力される文字コードが入力され記憶される。
ら入力される文字コードが入力され記憶される。
人出力レジスタ１の出力は第２図ａに示すｔ２，ｔ４，
ｔ６・・・・・・（ｔ−１文字表示時間）のいずれかの
タイミングでランダムアクセスメモリ２１（ＲＡＭ−１
）がランダムアクセスメモリ２ ２ （ ＲＡＭ−２
＞のどちらかにランダムアクセスメモリのアドレスを示
すカウンタの制御により書込まれる。
ｔ６・・・・・・（ｔ−１文字表示時間）のいずれかの
タイミングでランダムアクセスメモリ２１（ＲＡＭ−１
）がランダムアクセスメモリ２ ２ （ ＲＡＭ−２
＞のどちらかにランダムアクセスメモリのアドレスを示
すカウンタの制御により書込まれる。
ランダムアクセスメモリ２１、ランダムアクセスメモリ
２２のそれぞれの出力【Ｊ１第２図ａに示すｔｌ，ｔ３
，１５・・・・・の各々の１文字表示時間に同時に表示
用選択回路３にセットされるので、第２図ｂに示すよう
に保持され、第２図Ｃに示すように表示用選択回路３に
おいて順次出力し、パターンジエネレータ５を通して文
字のドットパターンに変換ざれ、さらにビデオレジスタ
６を介してビデオ出力７となりＣＲＴ上に表示される。
２２のそれぞれの出力【Ｊ１第２図ａに示すｔｌ，ｔ３
，１５・・・・・の各々の１文字表示時間に同時に表示
用選択回路３にセットされるので、第２図ｂに示すよう
に保持され、第２図Ｃに示すように表示用選択回路３に
おいて順次出力し、パターンジエネレータ５を通して文
字のドットパターンに変換ざれ、さらにビデオレジスタ
６を介してビデオ出力７となりＣＲＴ上に表示される。
指定されたランダムアクセスメモリ２１．２２の内容を
読出す為に、ランダムアクセスメモリ２１．２２の内容
をランダムアクセスメモリ２１，２２のアドレスを示す
カウンタの制御により制御用選択回路４を通して制御用
コード出力８を読出す。
読出す為に、ランダムアクセスメモリ２１．２２の内容
をランダムアクセスメモリ２１，２２のアドレスを示す
カウンタの制御により制御用選択回路４を通して制御用
コード出力８を読出す。
制御用コード出力８の情報により、例えば文字パターン
ｌ−ＡＢＣｊ・・・・・・を「Ａ ＢＣ十・・・・・の
ように移動させる事が出来る。
ｌ−ＡＢＣｊ・・・・・・を「Ａ ＢＣ十・・・・・の
ように移動させる事が出来る。
この様に第２図ａに示すｔｌ，ｔ３，ｔ５・・・・・・
の各各の１文字表示時間に２文字分を表示用選択回路３
にセットするのでｔ２，ｔ４，ｔ６・・・・・・はあき
時間となり、この時間に入出力レジスタ１からランダム
アクセスメモリ２１ ．２２に書込んだり、ランダムア
クセスメモｌＪ２１，２２の内容を制御用選択回路４を
介して制御用コード出力８として読出すことができ、従
って最大１文字表示時間を待てば、制御用としてランダ
ムアクセスメモリ２１，２２に書込んだり、制御用コー
ド出力８として読出すことが可能となる。
の各各の１文字表示時間に２文字分を表示用選択回路３
にセットするのでｔ２，ｔ４，ｔ６・・・・・・はあき
時間となり、この時間に入出力レジスタ１からランダム
アクセスメモリ２１ ．２２に書込んだり、ランダムア
クセスメモｌＪ２１，２２の内容を制御用選択回路４を
介して制御用コード出力８として読出すことができ、従
って最大１文字表示時間を待てば、制御用としてランダ
ムアクセスメモリ２１，２２に書込んだり、制御用コー
ド出力８として読出すことが可能となる。
上記実施例では２つのランダムアクセスメモリ２１．２
２について説明したが、本発明１Ｊこれに限られるもの
ではなく、一般にｎ個（ｎ＝２．３．４・・・・・・）
のランダムアクセスメモリを並列に持ち上記実施例の様
に２つのランダムアクセスメモリ２１．２２においてし
た動作を拡張して行なわせる事が出来ることは言うまで
もない。
２について説明したが、本発明１Ｊこれに限られるもの
ではなく、一般にｎ個（ｎ＝２．３．４・・・・・・）
のランダムアクセスメモリを並列に持ち上記実施例の様
に２つのランダムアクセスメモリ２１．２２においてし
た動作を拡張して行なわせる事が出来ることは言うまで
もない。
以上説明したように本発明によれば最大１文字表示時間
を待てば、ランダムアクセスメモリ２１，２２に書込み
及び制御用コード出力８として読出しが出来るので、回
線接続で本装置を使用した場合にバツファメモリなしに
、ランダムアクセスメモリ２１ ．２２に書込む事が出
来る。
を待てば、ランダムアクセスメモリ２１，２２に書込み
及び制御用コード出力８として読出しが出来るので、回
線接続で本装置を使用した場合にバツファメモリなしに
、ランダムアクセスメモリ２１ ．２２に書込む事が出
来る。
さらにコントローラにマイクロコンピュータ等を使用し
た場合に、ランダムアクセスメモリ２１．２２に対スる
マイクロコンピュータの占有率を減少させる等の顕著な
利点がある。
た場合に、ランダムアクセスメモリ２１．２２に対スる
マイクロコンピュータの占有率を減少させる等の顕著な
利点がある。
第１図【Ｊ本発明の一実施例のブロック図、第２図はそ
の動作説明図である。 １・・・・・・入出力レジスタ、２１ ，２２・・・・
・・ランダムアクセスメモリ、３・・・・・・表示用選
択回路、４・・・・・・制御用選択回路、８・・・・・
・制御用コード出力。
の動作説明図である。 １・・・・・・入出力レジスタ、２１ ，２２・・・・
・・ランダムアクセスメモリ、３・・・・・・表示用選
択回路、４・・・・・・制御用選択回路、８・・・・・
・制御用コード出力。
Claims (1)
- １ ｎ個並列に設けたランダムアクセスメモリに書込ま
れた入出力レジスタの内容を、表示用選択回路に書込み
順次出力することにより表示するようにした表示用メモ
リにおいて、入出力レジスタの内容を書込み制御用コー
ドを出力する制御用選択回路を設け、１文字表示時間内
に該メモリに書込まれた内容が表示用選択回路へ書込ま
れた後、１文字表示時間の（ｎ−１）倍の時間内に人出
力レジスタの内容がランダムアクセスメモリに書込まれ
るかランダムアクセスメモリの内容の少くとも１つが制
御用選択回路へ書込まれるようにしたことを特徴とする
表示用メモリの時分割利用法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50105885A JPS5836782B2 (ja) | 1975-09-03 | 1975-09-03 | ヒヨウジヨウメモリノ ジブンカツリヨウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50105885A JPS5836782B2 (ja) | 1975-09-03 | 1975-09-03 | ヒヨウジヨウメモリノ ジブンカツリヨウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5230123A JPS5230123A (en) | 1977-03-07 |
| JPS5836782B2 true JPS5836782B2 (ja) | 1983-08-11 |
Family
ID=14419371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50105885A Expired JPS5836782B2 (ja) | 1975-09-03 | 1975-09-03 | ヒヨウジヨウメモリノ ジブンカツリヨウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836782B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019188223A1 (ja) | 2018-03-26 | 2019-10-03 | 大王製紙株式会社 | 吸収性物品 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102926A (en) * | 1978-01-31 | 1979-08-13 | Nec Corp | Memory control system for character display unit |
| JPS57122483A (en) * | 1981-01-22 | 1982-07-30 | Okuma Machinery Works Ltd | Graphic display controller |
| JPS58105608U (ja) * | 1981-12-29 | 1983-07-18 | 富士電機株式会社 | オ−プンシヨ−ケ−スの温度制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012936A (ja) * | 1973-06-05 | 1975-02-10 |
-
1975
- 1975-09-03 JP JP50105885A patent/JPS5836782B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012936A (ja) * | 1973-06-05 | 1975-02-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019188223A1 (ja) | 2018-03-26 | 2019-10-03 | 大王製紙株式会社 | 吸収性物品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5230123A (en) | 1977-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE52210B1 (en) | Display controlling apparatus | |
| US4399435A (en) | Memory control unit in a display apparatus having a buffer memory | |
| JPS59214079A (ja) | ビデオ表示制御回路 | |
| JPH067304B2 (ja) | 図形処理装置 | |
| JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| JPS60101637A (ja) | テキスト表示システム | |
| JPS6213690B2 (ja) | ||
| JPS6327713B2 (ja) | ||
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPH035755B2 (ja) | ||
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPH0112309Y2 (ja) | ||
| JPH0659652A (ja) | 表示制御装置 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JPS5866991A (ja) | カ−ソル表示制御方式 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPS6364798B2 (ja) | ||
| JPS58129472A (ja) | ラスタ・スキヤン・デイスプレイ装置 | |
| JPS5960482A (ja) | Ｃｒｔ装置 | |
| JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6294890A (ja) | 画像表示装置 | |
| JPS63188188A (ja) | 表示制御回路 | |
| JPH0528399B2 (ja) |