JPH0528399B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は画像メモリ書込読出制御装置に関
し、特に、CRTデイスプレイ装置において、直
線発生器（DDA）からの画像データをフレーム
メモリに転送して書込みおよび書込んだ画像デー
タを読出すような画像メモリ書込読出制御装置に
関する。

従来の技術 第８図は従来のラスタスキヤン型グラフイツク
デイスプレイ装置の概略ブロツク図であり、第９
図は第８図に示したDDA７によつてデータをフ
レームメモリ８に展開する動作を説明するための
図である。

まず、第８図および第９図を参照して、従来の
ラスタスキヤン型グラフイツクデイスプレイ装置
の概略ならびにフレームメモリ８への画像データ
の書込みおよび書込んだ画像データの読出しにつ
いて説明する。

第８図において、ホストコンピユータ１から伝
送ラインおよびホストインターフエイス２を介し
てデータが図形データ管理部３に与えられる。図
形データ管理部３はホストコンピユータ１からの
データを受けて、そのデータを図形として表示可
能なように配列し、それを図示しないセグメント
バツフアに記憶する。データ解析部４はセグメン
トバツフアの内容を取出して情報を解析し、始点
座標と終点座標とに基づいて、ベクトル演算処理
する。そして、座標変換クリツプ部５は図形の拡
大、縮小、回転や平行移動などを行なう場合に、
必要なマリトクスとそのデータの乗算を行なう。
また、CRTデイスプレイ画面上の図形の一部を
枠で囲つたとき、その枠からはみ出た図形をクリ
ツプする。

DDA制御塗りつぶし部６は図形を塗りつぶす
場合に、各ベクトルの頂点の座標から内側のライ
ンに分解した線分を発生し、それによつて塗りつ
ぶしデータを求める。DDA７は直線を発生する
直線発生器であつて、DDA制御塗りつぶし部６
からのデータに基づいて、始点と終点とを結ぶベ
クトルにおける途中の座標を演算し、その演算結
果をフレームメモリ８に展開して直線とする。フ
レームメモリ８はDDA７で発生された直線上の
各ドツトを保存するものである。フレームメモリ
８に保存されたデータは、ビデオコントロール部
９に与えられ、Ｄ／Ａ変換器（図示せず）によつ
てアナログ信号に変換されかつカラー変換テーブ
ルに基づいて、ビデオ信号に変換されてカラーモ
ニタ１０に与えられる。それによつて、カラーモ
ニタ１０には、ホストコンピユータ１から出力さ
れたデータに基づく図形が表示される。

発明が解決しようとする問題点 ところで、DDA７によつて演算された画像デ
ータをフレームメモリ８に書込む際、DDA７の
速度とフレームメモリ８の書込速度の違いを一致
させる必要がある。これは、一般にDDA７の速
度がフレームメモリ８のメモリサイクルよりも速
いためである。DDA７の速度とフレームメモリ
８への書込速度の違いを一致させる１つの手法と
して、画像メモリ書込速度変換回路（特開昭53−
110331）が知られている。これは、バイポーラ
ICを用いて、たとえば４×４ドツトのバツフア
を構成し、４×４ドツトの画像データをまとめて
フレームメモリ８に転送するものである。この方
式では、バツフアが一杯になつたときに、DDA
７を停止させ、バツフアのデータをフレームメモ
リ８に転送して書込んでいる。すなわち、第９図
ａに示すように、アドレス７１のドツトをバツフ
アに展開し、DDA７がドツトａをバツフアに書
込んだ際、アドレス７１の画像データをフレーム
メモリ８に転送し、アドレス７２のドツトｂをバ
ツフアへ書込んだ後、アドレス７２のデータをフ
レームメモリ８に転送する。この場合、アドレス
７２のデータを転送するとき、アドレス７１のデ
ータをフレームメモリ８に転送中であるため、こ
のアドレス７１のデータをフレームメモリ８に転
送し終えた後でなければ、アドレス７２のデータ
を転送することができない。すなわち、DDA７
はアドレス７１のデータをフレームメモリ８に転
送している間は待たされることになる。

また、DDA７の速度とフレームメモリ８への
書込速度の違いを一致させる他の手法として、高
速画像メモリ書込方式（特開昭58−55980が知ら
れている。これは、直線発生器よりフレームメモ
リにデータを書込む際、Ｘ軸およびＹ軸の座標情
報の任意の下位ビツトのうち、これをデコードし
た数の容量を持つＸ軸レジスタを、Ｙ座標値の任
意の下位ビツトをデコードした数だけ設ける。さ
らに、１つのプレーンを構成するフレームメモリ
をレジスタの数と同じ数と同じ数に分割してグル
ープ化し、このグループ化したフレームメモリの
それぞれにＸ軸レジスタを配置し、直線発生器の
座標値が遂次変化していくことによつて、下位ビ
ツトの情報がオーバフローするとき、Ｘ軸レジス
タのそれぞれのデータを同時にフレームメモリに
書込むものである。

ところが、上述の特開昭58−55980号公報には、
４つのメモリブロツクａないしｄに関して、Ｙ方
向の順序は記載されているが、Ｘ方向に関しては
どのようにしてブロツクメモリａないしｄを並べ
るかが明確でない。たとえば、第９図ｂに示すよ
うにメモリブロツクａないしｄが並んでいる場合
には、データをDDA７から出力してフレームメ
モリ８に転送する場合、まずアドレス７４のデー
タｂをフレームメモリ８に転送した後、アドレス
７４のデータｃをフレームメモリ８に転送し、そ
の後アドレス７５のデータｃを転送することにな
る。しかし、アドレス７５のデータｃをフレーム
メモリ８に転送する場合、アドレス７４のデータ
ｃを転送中であるため、DDA７は一旦停止しな
ければならない。

また、第９図ｄに示すようにメモリブロツクａ
ないしｄが並んでいる場合には、第９図ｅに示す
ように、まずアドレス７７のデータｂをフレーム
メモリ８に転送した後、アドレス７７のデータｃ
をフレームメモリ８に転送し、その後アドレス７
６のデータｃを転送することになる。この場合に
も、DDA７はアドレス７７のデータｃを転送し
た後、直ちにアドレス７６のデータｃを転送する
ことができず、一旦停止しなければならない。

上述のごとく、従来の画像メモリ書込速度変換
回路や高速画像メモリ書込方式においても、
DDA７を停止させることなく、データをフレー
ムメモリ８に転送することは不可能であるばかり
でなく、フレームメモリ８に書込んだ画像データ
を読出す場合にも、DDA７を停止させることな
く読出すことは不可能であつた。

問題点を解決するための手段 それゆえに、この発明の主たる目的は、DDA
から画像データを出力してフレームメモリに書込
む場合および書込んだ画像データを読出す場合
に、DDAの待ち時間を少なくし得て、高速でフ
レームメモリに画像データを展開できかつ読出す
ことのできるような画像メモリ書込読出制御装置
を提供することである。

この発明はそれぞれがＭ×Ｍドツトの複数の画
像データを記憶するための記憶領域を含むブロツ
クメモリと、Ｍ×Ｍドツトの画像データとアドレ
ス信号を出力する直線発生器と、アドレス信号に
基づいて複数のブロツクメモリのうちの対応する
ブロツクメモリ内のアドレスを指定するためのブ
ロツクメモリ指定手段と、直線発生器から出力さ
れた第１の方向のＭドツトの画像データを第２の
方向に並べ替えて指定されたブロツクメモリ内の
アドレスに書込むための書込データ並べ替え手段
と、読出アドレス信号を発生する読出アドレス信
号発生手段と、読出された画像データを第１の方
向にＭドツトずつＭ組の画像データに並べ替える
ための読出データ並べ替え手段とから構成され
る。

作 用 この発明では、直線発生器が画像データとアド
レス信号とを出力したことに応じて、ブロツクメ
モリ指定手段が対応するブロツクメモリ内のＭ×
Ｍドツトの画像データに対するアドレスを指定す
る。書込データ並べ替え手段は直線発生器から出
力された画像データを並べ替えて指定したアドレ
スに書込む。したがつて、直線発生器が画像デー
タを出力するとき、順次異なるブロツクメモリを
指定するようにすれば、それぞれのブロツクメモ
リに画像データの書込みを終了した後、当該ブロ
ツクメモリに直線発生器から画像データが出力さ
れるため、直線発生器はブロツクメモリが画像デ
ータの書込みを終了するまで待つ必要はなくな
り、待ち時間をなくすことができる。そして、読
出アドレス信号発生手段は、読出アドレス信号を
発生し、読出データ並べ替え手段はブロツクメモ
リから読出された画像データを第１の方向にＭド
ツトずつＭ組の画像データに並べ替える。実際に
は、ＭドツトずつＭ組のデータが複数のブロツク
メモリのすべてから同時に読出され、それらのす
べてを第１の方向に並べ替える。それによつて、
１メモリサイクルで大量の画像データを読出すこ
とができる。

実施例 以下に、図面に示す実施例とともに、この発明
についてより詳細に説明する。

第１図はこの発明の一実施例の概略ブロツク図
であり、第２図は第１図に示した各ブロツクメモ
リ内の詳細を示すブロツク図であり、第３図は第
２図に示したバーレルシフタを示す詳細なブロツ
ク図であり、第４図はバーレルシフタ内における
データのシフト状態を示す図であり、第５図は書
込アドレス信号を示す図であり、第６図は読出ア
ドレス信号を示す図である。

まず、第１図ないし第６図を参照して、この発
明の一実施例の構成について説明する。第１図に
おいて、フレームメモリは４つのＡブロツクメモ
リ２１ないしＤブロツクメモリ２４にブロツク化
される。Ａブロツクメモリ２１ないしＤブロツク
メモリ２４はアドレスバス２５およびデータバス
２６を介してDDAバツフア２７と２８とに接続
される。DDAバツフア２７，２８は前述の第８
図に示したDDA７に含まれ、DDA制御塗りつぶ
し部６から出力される塗りつぶしデータとそのア
ドレス信号を記憶する。２つのDDAバツフア２
７，２８を設けているのは、DDA制御塗りつぶ
し部６からのデータを一方に書込むと同時に他方
に書込んだデータを読出して高速で処理するため
である。

アドレスバス２５にはブロツク選択ROM２９
が接続される。このブロツク選択ROM２９はＡ
ブロツクメモリ２１ないしＤブロツクメモリ２４
のいずれかを指定するものである。このために、
DDAバツフア２７，２８から出力されるアドレ
ス信号には、第５図ａに示すごとくＸアドレスに
は２ビツトのブロツク選択ビツトｘ２，ｘ３が含
まれている。同様にして、第５図ｂに示すように
Ｙアドレス信号にも１ビツトのブロツク選択ビツ
トｙ２が含まれている。

読出制御回路３０はアドレスバス３１を介し
て、Ａブロツクメモリ２１ないしＤブロツクメモ
リ２４およびバーレルシフタ３３に接続される。

次に、第２図を参照して、Ａブロツクメモリ２
１ないしＤブロツクメモリ２４の詳細について説
明する。なお、第２図は説明の簡略化のためにＡ
ブロツクメモリ２１のみを示すが、Ｂブロツクメ
モリ２２ないしＤブロツクメモリ２４も同様にし
て構成される。アドレスラツチ２３３は、アドレ
スバス２５のアドレス信号を保持するものであ
り、データラツチ２３４はデータバス２６の画像
データを保持するものである。ブロツクメモリ２
１１ないし２１４はそれぞれがＸ方向に４ドツ
ト、Ｙ方向に１ドツトずつ画像データを記憶する
ものである。これらのブロツクメモリ２１１ない
し２１４には、アドレスバス２２７を介してアド
レスラツチ２３３からアドレス信号が与えられ
る。データラツチ２３４の出力にはバーレルシフ
タ２２０が接続される。このバーレルシフタ２２
０は前述のDDAバツフア２７，２８からＸ方向
に４ドツトずつ出力された画像データをＹ方向に
順次並べ替えるものである。この並べ替えは、後
述の第５図に示すアドレス信号に含まれるシフト
入力ビツトｘ４，ｘ５に基づいて行なわれる。こ
のために、アドレスバス２２７には、ROM２１
９が接続されていて、このROM２１９からシフ
ト入力ビツトＳ２，Ｓ３がバーレルシフタ２２０
に与えられる。

バーレルシフタ２２０は第３図に示すように、
４つのシフトレジスタ２２１ないし２２４によつ
て構成される。そして、第４図に示すように、Ｓ
２とＳ３のビツトが論理「１」であるかあるいは
論理「０」であるかに応じて、入力されたＸ方向
４ドツトずつの画像データを順次並べ替えて出力
する。すなわち、シフト入力ビツトＳ２，Ｓ３が
ともに論理「０」であれば、入力データY₀ない
しY₁₅をA₀ないしA₃，A₄ないしA₇，A₈ないし
A₁₁，A₁₂ないしA₁₅の順に出力するが、シフト入
力ビツトＳ２が論理「１」であり、Ｓ３が論理
「０」であれば、A₁₂ないしA₁₅，A₀ないしA₃，
A₄ないしA₇，A₈ないしA₁₁の順で出力する。

一方、読出アドレスバスには、ブロツクメモリ
２１１ないし２１４のそれぞれに対応して設けら
れたアドレスレジスタ２１５ないし２１８が接続
される。これらのアドレスレジスタ２１５ないし
２１８は第６図に示す読出アドレス信号を一時記
憶する。

ここで、第６図を参照して、読出アドレス信号
について説明する。画像データの読出しは、Ｙ方
向１ビツト、Ｘ方向64ビツトを一度に読出す。こ
のために、読出アドレス信号は、第６図ａに示す
ように、Ｙ方向アドレスとＸ方向アドレスとから
なる。そして、Ｘ方向アドレス６ビツトのうち下
位２ビツトは、Ｘ方向の４ビツトのうちのいずれ
であるかを表わすものであるが、Ｘ方向４ビツト
の画像データを一度に読出すために使用しない。
また、Ｘ方向アドレス６ビツトのうちの次の２ビ
ツトは、Ａブロツクメモリ２１ないしＤブロツク
メモリ２４のいずれかを指定するものである。さ
らに、Ｘ方向アドレス６ビツトのうち次の２ビツ
トは、４ドツト、４組の画像データのいずれであ
るかを表わす。すなわち、たとえばＡブロツクメ
モリ２１では、A₀ないしA₃，A₄ないしA₇，A₈な
いしA₁₁，A₁₂ないしA₁₅のいずれであるかを表わ
している。

また、第６図ｂないしｄに示すｍは、読出アド
レスのＹ方向アドレスの全ビツトと、Ｘ方向アド
レスの下位６ビツトを除いた全ビツトにより定め
られる数である。また、アドレスバス２３２には
ブロツク選択ROM２２５が接続される。このブ
ロツク選択ROM２２５は読出アドレス信号に含
まれるブロツク選択ビツトに基づいて、ブロツク
メモリ２１１ないし２１４の順序を決定するため
の出力をアドレスレジスタ２１５ないし２１８と
バーレルシフタ２２６とに供給している。

ブロツクメモリ２１１ないし２１４は、ブロツ
ク選択ROM２２５によつてブロツクが選択され
かつアドレス指定されると、それぞれに書込まれ
ていた４ドツトずつ４組の画像データを一括して
読出す。各ブロツクメモリ２１１ないし２１４か
ら読出されたＸ方向４ドツトずつの画像データは
バーレルシフタ２２６に与えられる。バーレルシ
フタ２２６は前述のバーレルシフタ２２０と同様
にして構成され、読出された16ドツトのデータを
Ｘ方向に４ドツトずつ４組のデータに並べ替え
る。この並べ替えはブロツク選択ROM２２５の
出力に基づいて行なわれる。このために、ブロツ
ク選択ROM２２５は、第６図に示すシフト入力
ビツトに基づいて前述の第４図に示したＳ２，Ｓ
３ビツトをバーレルシフタ２２６に与える。

第７図はこの発明の一実施例の具体的な動作を
説明するための図である。次に、第１図ないし第
７図を参照して、この発明の一実施例の具体的な
動作について説明する。今、第７図に示すよう
に、Ａブロツクメモリ２１内のＸアドレスX₀な
いしX₃、ＹアドレスY₈ないしY₁₁の４×４のエリ
ア１０１に、４×４ドツトの画像データA₀ない
しA₃，A₄ないしA₇，A₈ないしA₁₁，A₁₂ないし
A₁₅を書込むものとする。DDAバツフア２７，２
８は上述の４×４ドツトの画像データとアドレス
信号を出力する。アドレス信号は第５図ａに示す
ようにx₀，x₁の２ビツトでＸアドレスX₀ないし
X₃を表わし、x₂，x₃の２ビツトでＡブロツクメ
モリ２１を指定し、x₄，x₅で並べ替え順を示して
いる。また、Ｙアドレスは第５図ｂに示すよう
に、y₀，y₁ビツトでＹアドレスY₈ないしY₁₂を示
し、y₂ビツトでＡブロツクメモリ２１を示してい
る。

第１図に示すブロツク選択ROM２９はアドレ
スバス２５を介して入力されたアドレス信号に基
づいて、Ａブロツクメモリ２１を選択する。Ａブ
ロツクメモリ２１では、アドレスラツチ２３３が
アドレス信号を一時記憶するとともに、データラ
ツチ２３４がデータを一時記憶する。そして、ア
ドレスラツチ２３３に一時記憶されたアドレス信
号は第２図に示すROM２１９に与えられる。
ROM２１９はアドレス信号に含まれるＸアドレ
スのx₄，x₅ビツトに基づいて、バーレルシフタ２
２０にシフト入力を与える。バーレルシフタ２２
０はシフト入力に応じて、第４図に示す態様で、
入力された４×４ドツトの画像データを並べ替え
る。但し、第７図に示すエリア３０１ないし３０
４では画像データの並べ替えは行なわれていな
い。しかし、第７図に示すエリア３０５ないし３
０８では、入力された画像データA₀ないしA₁₅
を、A₄ないしA₇，A₈ないしA₁₁，A₁₂ないしA₁₅，
A₀ないしA₃の順にｙ方向について並べ替える。

また、エリア３０９ないし３１２では、入力さ
れた画像データA₀ないしA₁₅を、A₈ないしA₁₁，
A₁₂ないしA₁₅，A₀ないしA₃，A₄ないしA₇の順に
ｙ方向について並べ替える。また、エリア３１３
ないし３１６では入力された画像データA₀ない
しA₁₅を、A₁₂ないしA₁₅，A₀ないしA₃，A₄ない
しA₇，A₈ないしA₁₁の順にｙ方向について並べ替
える。

バーレルシフタ２２０によつて並べ替えられた
４ドツトずつの画像データは、データバス２２
８，２２９，２３０および２３１を介して、それ
ぞれブロツクメモリ２１１，２１２，２１３およ
び２１４に書込まれる。この場合、４×４ドツト
の画像データを書込むのに240nsecのメモリサイ
クルを要する。また、DDA７はアドレス１０１
に書込むための４ドツトの画像データをDDAバ
ツフア２７に出力し終えるには、１ドツトを出力
するのにたとえば60nsec要するとすると、４ドツ
トの画像データをすべて出力するためには、
240nsec要する。したがつて、DDA７がアドレス
１０１の画像データをDDAバツフア２７に出力
し終えたときには、Ａブロツクメモリ２１はアド
レス１０１とその４ドツトの画像データをアドレ
スラツチ２３３、データラツチ２３４に対して書
込み開始することになる。

次に、DDAバツフア２８は第７図に示すアド
レス１０２に画像データを書込むために、Ｄブロ
ツクメモリ２４に画像データを出力する。このＤ
ブロツクメモリ２４に出力する画像データを
DDAバツフア２８に展開している間に、Ａブロ
ツクメモリ２１にはアドレス１０１の画像データ
の書込みが必ず終了していることになる。その
後、DDAバツフア２７は第７図に示すエリア１
０３に画像データを書込むために、再びＡブロツ
クメモリ２１に画像データを出力する。この場
合、エリア１０３に画像データを書込むために、
Ａブロツクメモリ２１に画像データを出力すると
きには、既にエリア１０１に対応するＡブロツク
メモリ２１のアドレスに画像データの書込みを終
了しているため、DDA７は画像データの書込み
終了を待つことなく、DDA速度で画像データを
出力できる。

すなわち、この実施例では、各ブロツクメモリ
２１ないし２４のアドレスバス２５およびデータ
バス２６の入口にアドレスラツチ２３３とデータ
ラツチ２３４とを設けているので、各ブロツクメ
モリ２１１ないし２１４に対するアドレス指定を
たとえば60nsecとし、DDA７の１ドツトのデー
タの展開速度が60nsecであり、このとき、たとえ
ばエリア１０１のデータをフレームメモリへ転送
した後、エリア１０２の画像データを作成するの
に240nsec要するため、エリア１０３へデータを
書込むまでに、エリア１０１のデータ展開を終了
している。

次に、ＡブロツクメモリないしＤブロツクメモ
リ２４に書込んだ画像データの読出動作について
説明する。読出時は、第７図に示すＸアドレス
X₀ないしX₆₃，ＹアドレスY₀で指定されるエリア
２０１ないし２１６から64ビツトの画像データを
順次読出す。このために、読出制御回路３０は、
第６図に示すアドレス信号を出力する。このアド
レス信号は第２図に示すＡブロツクメモリ２１の
アドレスレジスタ２１５ないし２１８に一時記憶
される。他のブロツクメモリ２２ないし２４に含
まれるそれぞれのアドレスレジスタも同様にして
アドレス信号を一時記憶する。そして、Ａブロツ
クメモリ２１では、ブロツク選択ROM２２５が
アドレス信号に含まれるブロツク指定アドレスビ
ツトに基づいて、アドレスレジスタ２１５ないし
２１８を指定し、このアドレスレジスタ２１５な
いし２１８の内容に基づいて、第６図に示すアド
レスを指定する。

アドレスレジスタ２１５ないし２１８は、それ
ぞれが指定されると、ブロツクメモリ２１１ない
し２１４から４ドツトずつの画像データを読出
す。すなわち、第７図に示すように、Ａブロツク
メモリ２１からはＸアドレスX₀ないしX₃、Ｙア
ドレスY₀の画像データA₀ないしA₃、Ｘアドレス
X₁₆ないしX₁₉、ＹアドレスY₀の画像データA₄な
いしA₇、ＸアドレスX₃₂ないしX₃₅、Ｙアドレス
Y₀の画像データA₈ないしA₁₁、ＸアドレスX₄₈な
いしX₅₁、ＹアドレスY₀の画像データA₁₂ないし
A₁₅が出力される。このとき、同時にＢブロツク
メモリ２２からは、ＸアドレスX₄ないしX₇、Ｙ
アドレスY₀の画像データB₀ないしB₃、Ｘアドレ
スX₂₀ないしX₂₃、ＹアドレスY₀の画像データB₄
ないしB₇、ＸアドレスX₃₆ないしX₃₉、Ｙアドレ
スY₀の画像データB₈ないしB₁₁、ＸアドレスX₅₂
ないしX₅₅、ＹアドレスY₀の画像データB₁₂ない
しB₁₅が出力される。

Ｃブロツクメモリ２２ないしＤブロツクメモリ
２４も同様にして、一度に16ドツトずつの画像デ
ータを読出す。したがつて、Ａブロツクメモリ２
１ないしＤブロツクメモリ２４からは１メモリサ
イクルで合計64ドツトの画像データが読出され
る。

Ａブロツクメモリ２１では、読出された16ドツ
トの画像データがバーレルシフタ２２６に与えら
れる。一方、ブロツク選択ROM２２５は、アド
レス信号に含まれるシフト入力ビツトをバーレル
シフタ２２６に与える。バーレルシフタ２２６は
ブロツクメモリ２１１ないし２１４から読出され
た４ドツトずつ４組の画像データを、Ｘ方向につ
いて正しい順序の画像データとなるように並べ替
えて、バーレルシフタ３３で各ブロツクメモリか
ら読出された４ドツトすづ16組の画像データをＸ
方向について正しい順序となるように並べ替え
る。

したがつて、読出制御回路３０は、Ａブロツク
メモリ２１から画像データA₀ないしA₁₅を読出す
ために、Ｘ方向についての最初のＸアドレスX₀
ないしX₃、ＹアドレスY₁を指定した後、画像デ
ータB₀ないしB₁₅を読出すためにＢブロツクメモ
リ２２のＸ方向についての最初のアドレスを指定
し、画像データC₀ないしC₁₅を読出すためにＣブ
ロツクメモリ２３のＸ方向についての最初のアド
レスを指定し、画像データD₀ないしD₁₅を読出す
ためにブロツクメモリ２４のＸ方向についての最
初のアドレスを指定するようにしている。

64ドツトずつの画像データの読出しを１ライン
分終了すると、読出制御回路３０はシフト入力ビ
ツトをシフトさせ、ＹアドレスY₁についてＸ方
向64ドツトずつの画像データを読出す。

発明の効果 以上のように、この発明によれば、直線発生器
から第１の方向にＭドツト、第２の方向にＭドツ
トずつ画像データを出力するとともに、その画像
データを複数のブロツクメモリのいずれかに書込
むためのアドレス信号を発生し、そのアドレス信
号に基づいて、ブロツクメモリ指定手段によつて
対応するブロツクメモリを指定しかつＭ×Ｍドツ
トの画像データを並べ替えて、指定されたブロツ
クメモリ内に書込み、他のブロツクメモリに予め
定めるドツト数の画像データを書込んでから、再
び当該ブロツクメモリに画像データを書込むよう
にしたので、直線発生器はブロツクメモリへの画
像データの書込み終了を待つことなく順次画像デ
ータを出力することができる。しかも、画像デー
タを読出すときには、第１の方向に各ブロツクか
ら同時にＭ×Ｍドツトずつ読出せるので、非常に
高速に画像データを読出せることになる。また、
従来高速に読出すために、Ｄ−RAMにおいて
は、ニーブルモードやページモードを用いている
が、この発明においてもこれらの手法を併用する
ことにより、さらに高速なメモリ読出しが可能と
なる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロツク図
である。第２図は第１図に示した各ブロツクメモ
リの詳細なブロツク図である。第３図は第２図に
示すバーレルシフタの詳細なブロツク図である。
第４図は第３図に示したバーレルシフタにおける
データのシフト状態を示す図である。第５図は書
込アドレス信号を示す図である。第６図は読出ア
ドレス信号を示す図である。第７図はこの発明の
一実施例の具体的な動作を説明するための図であ
る。第８図は従来のラスタスキヤン型グラフイツ
クデイスプレイ装置に概略ブロツク図である。第
９図は第８図に示したDDAによつてデータをフ
レームメモリに書込むときの動作を説明するため
の図である。 図において、２１ないし２４はブロツクメモ
リ、２７，２８はDDAバツフア、２９はブロツ
ク選択ROM、３０は読出制御回路、２１１ない
し２１４はブロツクメモリ、２１５ないし２１８
はアドレスレジスタ、２１９はROM、２２０，
２２６はバーレルシフタ、２２５はブロツク選択
ROMを示す。

Claims (1)

1. 【特許請求の範囲】 １ 第１の方向および前記第１の方向に直交する
   第２の方向にそれぞれドツトで表示可能な領域に
   画像を表示するために、画像メモリに画像データ
   を書込みおよび書込んだ画像データを読出すため
   の画像メモリ書込読出制御装置であつて、 それぞれがＭ×Ｍドツトの複数の画像データを
   記憶するための記憶領域を含む複数のブロツクメ
   モリ、 前記画像データを前記第１の方向にＭドツトお
   よび前記第２の方向にＭドツトずつ出力するとと
   もに、出力したＭ×Ｍドツトの画像データを前記
   複数のブロツクメモリのうちのいずれのブロツク
   メモリに書込むかを指定するためのブロツク指定
   アドレスビツトと、当該画像データを指定したブ
   ロツクメモリ内の前記Ｍ×Ｍドツトに区切つた画
   像データをいずれのアドレスに書込むかを表わす
   ブロツク内指定アドレスビツトとを含む書込アド
   レス信号を出力する直線発生器、 前記直線発生器から出力された書込アドレス信
   号に含まれるブロツク指定アドレスビツトとブロ
   ツク内指定アドレスビツトとに基づいて、対応す
   るブロツクメモリ内のＭ×Ｍドツトの画像データ
   に対するアドレスを指定するためのブロツクメモ
   リ指定手段、 前記第１の方向のＭドツトの画像データを前記
   第２の方向に並べ替えて、前記指定されたブロツ
   クメモリ内のＭ×Ｍドツトの画像データに対する
   アドレスに書込むための書込データ並べ替え手
   段、 前記各ブロツクメモリに記憶した画像データを
   前記第１の方向にＭドツトずつ一括して読出すた
   めの読出アドレス信号を出力する読出アドレス信
   号発生手段、および 前記読出アドレス信号に基づいて、読出された
   画像データを前記第１の方向にＭドツトずつＭ組
   の画像データに並べ替えるための読出データ並べ
   替え手段を備えた、画像メモリ書込読出制御装
   置。 ２ 前記直線発生器は、前記書込データ並べ替え
   手段によつて並べ替える順序を表わす並べ替えア
   ドレスビツトを前記書込アドレス信号に含めて出
   力し、 前記書込データ並べ替え手段は、前記書込アド
   レス信号に含まれる並べ替えアドレスビツトに基
   づいて、前記画像データを並べ替え、 前記読出アドレス信号発生手段は、前記読出デ
   ータ並べ替え手段によつて並べ替える順序を表わ
   す並べ替えアドレスビツトを前記読出アドレス信
   号に含めて出力し、 前記読出データ並べ替え手段は、前記読出アド
   レス信号に含まれる並べ替えアドレスビツトに基
   づいて、画像データを並べ替えるようにした、特
   許請求の範囲第１項記載の画像メモリ書込読出制
   御装置。